TMS320F28P55x 实时微控制器

1 特性

- 实时处理：– 150MHz C28x 32 位 DSP CPU – 在实时信号链性能方面相当于基于 300MHz Arm® Cortex®-M7 的器件（参见 *Real-time Benchmarks Showcasing C2000™ Control MCU's Optimized Signal Chain* 应用说明）– IEEE 754 单精度浮点单元（FPU32）– 三角函数数学单元（TMU）
  - 支持非线性比例积分微分（NLPID）控制 – CRC 引擎和指令（VCRC）
- 可编程控制律加速器（CLA）– 150MHz – 在实时信号链性能方面相当于基于 200MHz Arm® Cortex®-M7 的器件（参见 *Real-time Benchmarks Showcasing C2000™ Control MCU's Optimized Signal Chain* 应用说明）– IEEE 754 单精度浮点指令 – 可独立于主 CPU 执行代码
- 片上存储器 – 五个独立存储体中共含 1088KB Flash（受 ECC 保护）
  - 四个 256KB 存储体
  - 一个 64KB 存储体，适用于 LFU/引导加载程序/数据 – 8KB OTP（一次性可编程 Flash 存储器）– 133KB RAM（受 ECC/奇偶校验保护）
- 安全性
  – 安全引导 – JTAG 锁定 – 高级加密标准（AES）加速器 – 唯一标识（UID）号
- 时钟与系统控制 – 两个 10MHz 内部振荡器 – 晶体振荡器或外部时钟输入 – 窗口看门狗定时器模块 – 缺失时钟检测电路 – 双时钟比较器（DCC）
- 3.3V I/O 设计 – 内部 VREG 生成支持单电源设计 – 欠压复位（BOR）电路
  – 4 个 GPIO 引脚具备 5V 故障安全和耐受能力，支持 PMBUS/I2C – 4 个 GPIO 引脚上提供可配置的 1.35V V_{IH}
- 系统外设 – 6 通道直接存储器访问（DMA）控制器 – 91 个可单独编程的复用通用输入/输出（GPIO）引脚（其中 22 个与模拟功能共享）– 模拟引脚上有 17 个数字输入 – 增强型外设中断扩展（ePIE）– 支持多种低功耗模式（LPM）
- 通信外设 – 一个电源管理总线（PMBus）接口
  - 支持 Fast Plus 模式（1MHz SCL）
  - 支持 5V/3.3V/1.35V V_{IH} 的特定引脚 – 两个集成电路间（I2C）接口 – 两个支持灵活数据速率的控制器局域网（CAN FD/MCAN）总线端口
    - 每个 MCAN 模块配有 4KB 消息 RAM，独立于系统存储器
    - 如果未使用 MCAN，可将 RAM 重用于 CPU 数据变量
  – 一个 USB 2.0 MAC + PHY – 两个串行外设接口（SPI）端口 – 三个兼容 UART 的串行通信接口（SCI）– 一个兼容 UART 的局域互连网络（LIN）接口 – 高速串行接口（FSI），含一个发送器和一个接收器（最高 200Mbps）
- 模拟系统 – 五个 3.9MSPS、12 位模数转换器（ADC）
  - 最多 39 个外部通道（包括一个 gpdac 输出）
  - 每个 ADC 集成四个后处理模块（PPB）– 四个带窗口功能的比较器子系统（CMPSS），配备 12 位参考数模转换器（DAC）
    - 数字毛刺滤波器
    - CMPSS1 的低 DAC 输出可引至引脚
  – 一个 12 位缓冲 DAC 输出

本数据手册末尾的“重要声明”涉及供货情况、保修、变更及安全关键型应用中的使用、知识产权事项及其他重要免责声明。本文为量产数据。

– 三个可编程增益放大器（PGA）
  - 支持单位增益
  - 支持反相和同相增益模式
  - 可编程输出滤波
- 增强型控制外设
  – 24 个 ePWM 通道，其中 12 个支持高分辨率（150 ps 分辨率）
  - 集成死区支持
  - 集成硬件跳闸区（TZ）– 两个增强型捕获（eCAP）模块 – 三个增强型正交编码器脉冲（eQEP）模块，支持顺时针/逆时针（CW/CCW）运行模式 – 嵌入式模式生成器（EPG）
- 可配置逻辑块（CLB）
  – 2 个 CLB Tile（TILE）– 扩展现有外设功能 – 支持位置管理器方案
- TinyEngine™ 神经网络处理单元（NPU）– 针对深度卷积神经网络（CNN）进行高度优化 – 权重和数据长度可变
  - 8 位和 4 位权重
  - 8 位和 4 位数据 – 在 75MHz、8bWx8bD 配置下达到 600MOPS（每秒百万次操作）– 在 75MHz、4bWx8bD 配置下达到 1200MOPS – 与软件（SW）方法相比，神经网络（NN）推理性能最高提升 10 倍 – 无需直接编写代码，TI AI 工具会生成固件（FW）库 – 面向实时控制的边缘 AI 模型
  - 电弧故障示例
  - 电机故障示例
- 实时固件更新（LFU）
- 诊断功能 – 存储器上电自检（MPOST）
- 符合功能安全要求的 [1]
  – 面向功能安全应用开发 – 提供相关文档，协助进行符合 ISO 26262 和 IEC 61508 的系统设计 – 系统能力最高达到 ASIL D 和 SIL 3 – 硬件完整性最高达到 ASIL B 和 SIL 2
- 安全相关认证
  – 经 TÜV SÜD 认证，符合最高 ASIL B 等级的 ISO 26262 要求
- 封装选项：– 128 引脚薄型四方扁平封装（TQFP）[PDT 后缀] – 100 引脚低外形四方扁平封装（LQFP）[PZ 后缀] – 80 引脚 TQFP [PNA 后缀] – 64 引脚 LQFP [PM 后缀] – 56 引脚超薄型四方扁平无引脚封装（VQFN）[RSH 后缀]
- 温度选项：– 结温（T_J）：–40°C 至 150°C

2 应用

- 家用电器 – 空调室外机
- 楼宇自动化 – 门机驱动控制
- 工业机械与机床 – 自动分拣设备 – 纺织机械
- 交流逆变器与 VF 驱动器
  – 交流驱动控制模块 – 交流驱动位置反馈 – 交流驱动功率级模块
- 直线电机运输系统 – 直线电机功率级
- 单轴和多轴伺服驱动器 – 伺服驱动位置反馈 – 伺服驱动功率级模块
- 调速 BLDC 驱动器
  – 交流输入 BLDC 电机驱动器
  – 直流输入 BLDC 电机驱动器
- 工厂自动化
  – 机器人伺服驱动器 – 移动机器人电机控制 – 位置传感器
- 工业电源 – 工业 AC-DC
- 不间断电源（UPS）
  – 三相 UPS – 单相在线式 UPS
- 通信设备与服务器电源
  – 商用 DC/DC – 商用网络与服务器电源（PSU）– 商用通信整流器
- 混合动力、电动及动力系统 – DC/DC 转换器 – 逆变器与电机控制 – 车载（OBC）与无线充电
  – 虚拟发动机声音系统（VESS）
  – 发动机风扇 – eTurbo/增压器 – 泵 – 电动助力转向（EPS）

1 符合功能安全要求或通过功能安全质量管理的具体器件型号，请参阅 *Functional Safety Manual for TMS320F28P55x Real-Time Microcontrollers* 和 TÜV *certification*。

版权所有 © 2026，Texas Instruments Incorporated

- 车载信息娱乐系统与组合仪表
  – 抬头显示系统 – 汽车主机 – 车载外置功率放大器
- 车身电子与照明
  – 汽车 HVAC 压缩机模块 – DC/AC 逆变器
  – 前照灯
- 高级驾驶辅助系统（ADAS）– 机械扫描式激光雷达（LIDAR）
- 电动汽车（EV）充电基础设施 – 交流充电桩 – 直流充电桩
  – 电动汽车充电站电源模块 – 无线电动汽车充电站
- 可再生能源储能
  – 储能变流系统（PCS）– 便携式储能电源
- 太阳能
  – 集中式逆变器 – 微型逆变器 – 太阳能功率优化器
  – 太阳能电弧保护 – 快速关断 – 组串式逆变器

3 说明

TMS320F28P55x（F28P55x）是 C2000™ 实时微控制器系列中的一员。该系列器件可扩展、延迟极低，旨在提高电力电子应用效率，涵盖但不限于高功率密度、高开关频率，以及支持 GaN 和 SiC 技术。

应用包括：

- 电机驱动
- 家用电器
- 混合动力、电动及动力系统
- 太阳能与电动汽车充电
- 数字电源
- 车身电子与照明
- 测试与测量

实时控制子系统基于 TI 的 32 位 C28x DSP 内核，可为运行于片上 Flash 或 SRAM 的浮点或定点代码提供 150MHz 信号处理性能。C28x CPU 还配备浮点单元（FPU）、三角函数数学单元（TMU）和 VCRC（循环冗余校验）扩展指令集，可加速实时控制系统中的常用关键算法。

CLA 可显著减少主 C28x CPU 执行的常见任务。CLA 是独立的 32 位浮点数学加速器，可与 CPU 并行运行。此外，CLA 具有专用存储资源，并可直接访问典型控制系统所需的关键外设。标准支持 ANSI C 的一个子集，同时还支持硬件断点和硬件任务切换等关键功能。

TinyEngine™ NPU（神经网络处理单元）可使用预训练模型支持机器学习推理。TinyEngine™ NPU 可实现 600–1200 MOPS（每秒百万次运算），支持 ARC 故障检测或电机故障检测模型；与仅基于 SW 的实现相比，NN 推理性能（按执行周期计）最高可提升 10x。可使用 TI 的 Edge AI Studio - Model Composer 或 Tiny ML Modelmaker 加载并训练模型，后者提供更高级的功能。这些工具会生成 C28x 的源代码，无需手动编码。对于使用自有 AI 训练框架的客户，TI Neural Network Compiler 可帮助移植 AI 模型，使其兼容多种基于 C28x 的 MCU。如需参考解决方案，可申请访问 TI 的电弧故障检测项目或电机轴承故障检测项目。

F28P55x 最多支持 1088KB Flash，分为四个 256KB 存储区和一个 64KB 存储区，可在一个存储区编程的同时从另一个存储区执行代码。器件还提供最多 133KB 片上 SRAM，可补充 Flash 存储器。

F28P55x 的实时固件更新硬件增强功能支持在旧固件与新固件之间快速切换上下文，从而在更新器件固件时尽量缩短应用停机时间。

版权所有 © 2026，Texas Instruments Incorporated

F28P55x 实时微控制器（MCU）集成了高性能模拟模块，并与处理单元和 PWM 单元紧密耦合，从而实现最佳实时信号链性能。该器件提供 24 个 PWM 通道，均支持与频率无关的分辨率模式，可控制多种功率级，包括三相逆变器、功率因数校正电路以及先进的多电平功率拓扑。

加入可配置逻辑块（CLB）后，用户可以添加自定义逻辑，并可在 C2000 实时 MCU 中集成类似 FPGA 的功能。

器件通过多种行业标准通信端口提供接口支持，例如 SPI、SCI、I2C、PMBus、LIN 和 CAN FD，并提供多种引脚复用选项，以便优化信号布局。

想进一步了解 C2000 实时控制 MCU 为何适用于实时控制系统？请查看 *The Essential Guide for Developing With C2000™ Real-Time Microcontrollers*并访问 C2000™ 实时控制 MCU 页面。

*Getting Started With C2000™ Real-Time Control Microcontrollers (MCUs) Getting Started Guide*涵盖使用 C2000 器件进行开发的各个方面，从硬件到支持资源均有涉及。除关键参考文档外，每个部分还提供相关链接和资源，以便深入了解所述信息。

准备开始了吗？请查看 TMDSCNCD28P55X 评估板或 LAUNCHXL-F28P55X 开发套件，并下载 C2000Ware。

封装信息

器件型号 1)	封装 2)	封装尺寸 3)
TMS320F28P559SJ-Q1	PDT (QFP, 128)	16mm x 16mm
	PZ (QFP, 100)	16mm x 16mm
	PNA (QFP, 80)	12mm x 12mm
	PM (QFP, 64)	12mm x 12mm
TMS320F28P550SJ	PDT (QFP, 128)	16mm x 16mm
	PZ (QFP, 100)	16mm x 16mm
	PNA (QFP, 80)	12mm x 12mm
	PM (QFP, 64)	12mm x 12mm
	RSH (VQFN, 56)	7mm x 7mm
TMS320F28P559SG-Q1	PDT (QFP, 128)	16mm x 16mm
	PZ (QFP, 100)	16mm x 16mm
	PNA (QFP, 80)	12mm x 12mm
	PM (QFP, 64)	12mm x 12mm
TMS320F28P550SG	PDT (QFP, 128)	16mm x 16mm
	PZ (QFP, 100)	16mm x 16mm
	PNA (QFP, 80)	12mm x 12mm
	PM (QFP, 64)	12mm x 12mm
	RSH (VQFN, 56)	7mm x 7mm

(1) 有关这些器件的更多信息，请参见*Device Comparison*表。(2) 更多信息请参见 *Mechanical, Packaging and Orderable Information*一节。(3) 封装尺寸（长 × 宽）为标称值；适用时包含引脚。

版权所有 © 2026，Texas Instruments Incorporated

3.1 功能框图



A. 可将某个 CMPSS 模块中的内部 DAC 配置为输出 DAC。B. LIN 模块也可用作 SCI 模块。

图 3-1. 功能框图

目录

1 特性.....12 应用.....
.....23 说明.....
.....33.1 功能框图.....
.....54 器件比较.....
.....74.1 相关产品.....
95 引脚配置和功能.....105.1 引脚
示意图.....105.2 引脚属性.....
.....155.3 信号说明.....
.....415.4 引脚复用.....
.....535.5 带内部上拉和下拉的引脚.....
..655.6 未使用引脚的连接.....666 规格
.....686.1 绝对最大额
定值.....686.2 ESD 等级 – 商业级....
.....696.3 ESD 等级 – 汽车级.....
.....706.4 推荐工作条件.....
.....716.5 功耗汇总.....726.6
电气特性.....796.7 5V 失效安
全引脚特别注意事项.....806.8 PDT 封装热阻特性
.....826.9 PZ 封装热阻特性.....
.....826.10 PNA 封装热阻特性.....
.....826.11 PM 封装热阻特性.....83
6.12 RSH 封装热阻特性.....836.13 热设
计注意事项.....836.14 系统.....
.....846.15 模拟外设.....
.....126
6.16 控制外设.....1696.17 通
信外设.....1807 详细说明.....
.....2107.1 概述.....
.....2107.2 功能框图.....
.....2117.3 存储器.....
..2127.4 器件识别.....2237.5 总
线架构 – 外设连接.....2247.6 C28x 处理
器.....2257.7 控制律加速器（CL
A）.....2267.8 嵌入式实时分析与诊断（E
RAD）.....2297.9 直接存储器访问（DMA）.....
.....2307.10 器件引导模式.....
...2327.11 安全.....2387.12
看门狗.....2407.13 C28x 定时
器.....2417.14 双时钟比较器（DC
C）.....2417.15 可配置逻辑块（CLB）.....
.....2438 功能安全.....
.....2459 参考设计.....247
10 器件和文档支持.....24910.1 器件
命名规则.....24910.2 标记.....
.....25010.3 工具和软件.....
.....25310.4 文档支持.....
.....25410.5 支持资源.....2
5610.6 商标.....25610.7 静
电放电注意事项.....25610.8 术语表.....
.....25611 修订历史.....
.....25712 机械特性、封装和可订购信息.....
.....258

版权所有 © 2026，Texas Instruments Incorporated

4 器件比较

表 4-1. 器件比较

FEATURE(1) (4)		F28P559SJ-Q1(3)	F28P550SJ	F28P559SG-Q1(3)	F28P550SG
C28x Subsystem					
Frequency (MHz)		150			
C28x	32-bit Floating-Point Unit (FPU)	是			
	VCRC	是			
	TMU - Type 1	Yes - Type 1 - NLPID Instruction Supported			
CLA - Type 2	Number	1: F28P559SJ9-Q1, F28P559SJ6-Q1 0: F28P559SJ2-Q1	1	1: F28P559SG9-Q1, F28P559SG8-Q1 0: F28P559SG2-Q1	1
	Frequency (MHz)	150			
6-Channel DMA - Type 0		1			
External Interrupts		5			
MIPS		300 (CPU + CLA)			
存储器					
Flash	Main Array	1MB (4 x 256KB Banks)		512KB (2 x 256KB Banks)	
	64KB Bank	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ6-Q1, F28P550SJ6, F28P559SG9-Q1, F28P550SG9			
	User OTP	8KB		2KB	
RAM	Dedicated	4KB			
	Local Shared RAM	64KB			
	Message	1KB			
	Global Shared RAM	64KB		32KB	
	Total RAM	133KB		101KB	
Message RAM Types	C28x CPUs and CLAs	512 bytes (256 bytes per direction)			
	DMAs and CLAs	512 bytes (256 bytes per direction)			
ECC		FLASH, Mx RAM			
奇偶校验		ROM, CAN RAM, Message RAM, LSx RAM, GSx RAM			
System					
Configurable Logic Block (CLB)		2 tiles - F28P559SJ9-Q1, F28P559SJ6-Q1, F28P550SJ9, F28P550SJ6, F28P559SG9-Q1, F28P550SG9, F28P559SG8-Q1, F28P550SG8			
TinyEngine™ NPU (Neural-Network Processing Unit)		1 - F28P559SJ9-Q1, F28P550SJ9, F28P559SG9-Q1, F28P550SG9			
Embedded Pattern Generator (EPG)		1			
32-bit CPU Timers		3			
Advanced Encryption Standard (AES) Accelerator		1			
Live Firmware Update (LFU) Support		Yes, with enhancements and flash bank erase time improvements			
Security for on-chip flash and RAM		是			
Zero-pin Boot		是			
Secure Boot		是			
JTAG Lock		是			
MPOST		是			
Embedded Real-time Analysis and Diagnostic (ERAD) - Type 2		1			
Non-maskable Interrupt Watchdog (NMIWD) timers		1			
Watchdog (WD) timers		1			
Crystal oscillator/External clock input		1			
Internal Oscillator (Optional External Precision Resistor)		2			

表 4-1. 器件比较（续）

FEATURE(1) (4)		F28P559SJ-Q1(3)	F28P550SJ	F28P559SG-Q1(3)	F28P550SG
Digital and Analog Pin Counts					
GPIO	128-pin PDT	65		65 - F28P559SG9-Q1, F28P550SG9	
	100-pin PZ	43			
	80-pin PNA	32			
	64-pin PM	17			
	56-pin RSH	-	15	-	15
	Additional GPIO	4 (2 from cJTAG and 2 from X1/X2)			
AIO (analog with digital inputs)	128-pin PDT	17		17 - F28P559SG9-Q1, F28P550SG9	
	100-pin PZ	16			
	80-pin PNA	12			
	64-pin PM	12			
	56-pin RSH	-	12	-	12
AGPIO (analog with digital inputs and outputs)	128-pin PDT	22		22 - F28P559SG9-Q1, F28P550SG9	
	100-pin PZ	19			
	80-pin PNA	16			
	64-pin PM	16			
	56-pin RSH	-	14	-	14
C28x Analog Peripherals(5)					
Analog-to-Digital Converter (ADC) (12-bit) - Type 6	Number of ADCs	5			
	MSPS	3.9			
	Conversion Time (ns)(2)	187			
ADC Input channels (single-ended) (includes the two DAC outputs)	128-pin PDT	39		39 - F28P559SG9-Q1, F28P550SG9	
	100-pin PZ	35			
	80-pin PNA	28			
	64-pin PM	28			
	56-pin RSH		26		26
PGA - Type 2		3			
Temperature Sensor		1			
Comparator subsystem (CMPSS) (each CMPSS has two comparators and two internal DACs) - Type 6		4			
Buffered Digital-to-Analog Converter (DAC) - Type 2		1			
DAC Out from CMPSS		1			
C28x Control Peripherals(5)					
eCAP - Type 2	Total inputs	2			
ePWM/HRPWM - Type 4	Total channels	24 - F28P559SJ9-Q1, F28P559SJ6-Q1 16 - F28P559J2-Q1 (ePWM1-ePWM8)	24	24 - F28P559SG9-Q1, F28P559SG8-Q1 16 - F28P559SG2-Q1 (ePWM1-ePWM8)	24
	Channels with high-resolution capability	12- F28P559SJ9-Q1, F28P559SJ6-Q1 8 - F28P559SJ2-Q1 (HRPWM1-HRPWM4)	12	12 - F28P559SG9-Q1, F28P559SG8-Q1 8 - F28P559SG2-Q1 (HRPWM1-HRPWM4)	12
eQEP modules - Type 2		3			
C28x Communications Peripherals(5)					
CAN with Flexible Data-Rate (CAN-FD) - Type 2		2			
Fast Serial Interface (FSI) RX - Type 2		1			
Fast Serial Interface (FSI) TX - Type 2		1			
Inter-Integrated Circuit (I2C) - Type 2		2			
Local Interconnect Network (LIN) - Type 1		1			
Power Management Bus (PMBus) - Type 1		1			
Serial Communications Interface (SCI) - Type 0 (UART-compatible)		3			
Serial Peripheral Interface (SPI) - Type 2		2			
Universal Serial Bus (USB) - Type 0		1 - F28P559SJ9-Q1, F28P550SJ9, F28P559SJ6-Q1, F28P550SJ6		1 - F28P559SG9-Q1, F28P550SG9	

版权所有 © 2026，Texas Instruments Incorporated

表 4-1. 器件比较（续）

FEATURE(1) (4)		F28P559SJ-Q1(3)	F28P550SJ	F28P559SG-Q1(3)	F28P550SG
Temperature and Qualification					
Junction temperature (T_J)		-40°C to 150°C			
Free-Air temperature (T_A)		-40°C to 125°C			
Package Options	128-pin PDT	F28P559SJ9-Q1, F28P559SJ6-Q1, F28P559SJ2-Q1, F28P550SJ9, F28P550SJ6, F28P559SG9-Q1, F28P550SG9			
	100-pin PZ	F28P559SJ9-Q1, F28P559SJ6-Q1, F28P559SJ2-Q1, F28P550SJ9, F28P550SJ6, F28P559SG9-Q1, F28P559SG8-Q1, F28P559SG2-Q1, F28P550SG9, F28P550SG8			
	80-pin PNA	F28P559SJ9-Q1, F28P559SJ6-Q1, F28P559SJ2-Q1, F28P550SJ9, F28P550SJ6, F28P559SG9-Q1, F28P559SG8-Q1, F28P559SG2-Q1, F28P550SG9, F28P550SG8			
	64-pin PM	F28P559SJ9-Q1, F28P559SJ6-Q1, F28P559SJ2-Q1, F28P550SJ9, F28P550SJ6, F28P559SG9-Q1, F28P559SG8-Q1, F28P559SG2-Q1, F28P550SG9, F28P550SG8			
	56-pin RSH	-	F28P550SJ9, F28P550SJ6	-	F28P550SG9, F28P550SG8

(1) 外设模块类型发生变化，表示其主要功能特性存在差异。同一外设类型的不同器件之间可能存在细微差别，但不会影响模块的基本功能。更多信息请参见*C2000 Real-Time Control Peripherals Reference Guide*。(2) 从一次转换的采样保持窗口开始，到下一次转换的采样保持窗口开始之间的时间。(3) 后缀 -Q1 表示通过了适用于汽车应用的 AEC Q100 认证。(4) 特性栏中的“-”表示没有相应封装类型。(5) 对于提供多种封装的器件，较小封装的可用引脚较少，因此表中列出的外设数量会减少；但器件内部实际集成的外设数量

与同一料号中最大封装版本的外设数量相同，并不会因封装较小而减少。

4.1 相关产品

TMS320F280013x 实时微控制器
F280013x 与 F28P55x 系列器件具有相同的引脚布局。F28P55x 系列增加了 CLA 和 DMA 支持，并提高了 CPU 时钟速度、扩展了存储容量。此外，F28P55x 还配备可编程增益放大器（PGA）和 USB、CLB，并支持实时固件更新。

TMS320F280015x 实时微控制器
F280015x 与 F28P55x 系列器件具有相同的引脚布局。F28P55x 系列增加了 CLA 和 DMA 支持，并提高了 CPU 时钟速度、扩展了存储容量。此外，F28P55x 还配备可编程增益放大器（PGA）和 USB、CLB，并支持实时固件更新。F280015x 系列采用用于安全相关系统的锁步 C28x CPU。

TMS320F28003x 实时微控制器
F28003x 与 F28P55x 系列器件具有相同的引脚布局。F28P55x 系列的整体 CPU 时钟速度更高、存储器选项更多，并额外支持可编程增益放大器（PGA）和 USB。F28003x 系列则提供 BGCRC 和 HWBIST。

5 引脚配置和功能 5.1 引脚示意图

图 5-1 显示 128 引脚 PDT 薄型四方扁平封装的引脚分配。图 5-2 显示 100 引脚 PZ 低剖面四方扁平封装的引脚分配。图 5-3 显示 80 引脚 PNA 薄型四方扁平封装的引脚分配。图 5-4 显示 64 引脚 PM 低剖面四方扁平封装的引脚分配。图 5-5 显示 56 引脚 RSH 超薄四方扁平无引脚封装的引脚分配。



A. GPIO 引脚上仅显示 GPIO 功能。完整的复用信号名称请参见*Pin Attributes*表。

图 5-1. 128 引脚 PDT 薄型四方扁平封装（顶视图）

版权所有 © 2026，Texas Instruments Incorporated



A. GPIO 引脚上仅显示 GPIO 功能。完整的复用信号名称请参见*Pin Attributes*表。

图 5-2. 100 引脚 PZ 低剖面四方扁平封装（顶视图）



A. GPIO 引脚上仅显示 GPIO 功能。完整的复用信号名称请参见*Pin Attributes*表。

图 5-3. 80 引脚 PNA 薄型四方扁平封装（顶视图）

版权所有 © 2026，Texas Instruments Incorporated



A. GPIO 引脚上仅显示 GPIO 功能。完整的复用信号名称请参见*Pin Attributes*表。

图 5-4. 64 引脚 PM 低剖面四方扁平封装（顶视图）



A. GPIO 引脚上仅显示 GPIO 功能。完整的复用信号名称请参见*Pin Attributes*表。

图 5-5. 56 引脚 RSH 超薄四方扁平无引脚封装（顶视图）

版权所有 © 2026，Texas Instruments Incorporated

5.2 引脚属性

表 5-1. 引脚属性

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
模拟								
A0							I	ADC-A 输入 0
B15							I	ADC-B 输入 15
C15							I	ADC-C 输入 15
CMP3_HP2		30	23	19	15	13	I	CMPSS-3 高侧比较器正输入 2
CMP3_LP2							I	CMPSS-3 低侧比较器正输入 2
DACA_OUT							O	缓冲 DAC-A 输出。
AIO231	0, 4, 8, 12						I	用作数字输入的模拟引脚 231
A1							I	ADC-A 输入 1
B7							I	ADC-B 输入 7
CMP1_DACL							I	CMPSS-1 低侧 DAC 输出
CMP1_HP4		29	22	18	14	12	I	CMPSS-1 高侧比较器正输入 4
CMP1_LP4							I	CMPSS-1 低侧比较器正输入 4
D11							I	ADC-D 输入 11
AIO232	0, 4, 8, 12						I	用作数字输入的模拟引脚 232
A2							I	ADC-A 输入 2
B6							I	ADC-B 输入 6
C9							I	ADC-C 输入 9
CMP1_HP0		21	17	13	9	7	I	CMPSS-1 高侧比较器正输入 0
CMP1_LP0							I	CMPSS-1 低侧比较器正输入 0
GPIO224							I/O	通用输入/输出 GPIO 224。该引脚还具有数字复用功能，详见本表 GPIO 部分。
PGA1_INP							I	PGA-1 正输入
A3							I	ADC-A 输入 3
CMP3_HP5			18				I	CMPSS-3 高侧比较器正输入 5
CMP3_LP5							I	CMPSS-3 低侧比较器正输入 5
AIO229	0, 4, 8, 12						I	用作数字输入的模拟引脚 229
A3							I	ADC-A 输入 3
CMP3_HP5		20		12	8	6	I	CMPSS-3 高侧比较器正输入 5
CMP3_LP5							I	CMPSS-3 低侧比较器正输入 5
A4							I	ADC-A 输入 4
B8							I	ADC-B 输入 8
CMP2_HP0		42	36	27	23	21	I	CMPSS-2 高侧比较器正输入 0
CMP2_LP0							I	CMPSS-2 低侧比较器正输入 0
AIO225	0, 4, 8, 12						I	用作数字输入的模拟引脚 225
A5							I	ADC-A 输入 5
CMP2_HP5			35				I	CMPSS-2 高侧比较器正输入 5
CMP2_LP5							I	CMPSS-2 低侧比较器正输入 5
AIO249	0, 4, 8, 12						I	用作数字输入的模拟引脚 249
A5							I	ADC-A 输入 5
CMP2_HP5		28		17	13	11	I	CMPSS-2 高侧比较器正输入 5
CMP2_LP5							I	CMPSS-2 低侧比较器正输入 5

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
A6							I	ADC-A 输入 6
CMP1_HP2							I	CMPSS-1 高侧比较器正输入 2
CMP1_LP2							I	CMPSS-1 低侧比较器正输入 2
D14		18	14	10	6		I	ADC-D 输入 14
E14							I	ADC-E 输入 14
GPIO228							I/O	通用输入/输出 GPIO 228。该引脚还具有数字复用功能，详见本表 GPIO 部分。
A7							I	ADC-A 输入 7
B30							I	ADC-B 输入 30
C3							I	ADC-C 输入 3
CMP4_HN1							I	CMPSS-4 高侧比较器负输入 1
CMP4_HP1		37	31	23	19	17	I	CMPSS-4 高侧比较器正输入 1
CMP4_LN1							I	CMPSS-4 低侧比较器负输入 1
CMP4_LP1							I	CMPSS-4 低侧比较器正输入 1
D12							I	ADC-D 输入 12
E30							I	ADC-E 输入 30
AIO245	0, 4, 8, 12						I	用作数字输入的模拟引脚 245
A8							I	ADC-A 输入 8
CMP4_HP4			37				I	CMPSS-4 高侧比较器正输入 4
CMP4_LP4							I	CMPSS-4 低侧比较器正输入 4
AIO240	0, 4, 8, 12						I	用作数字输入的模拟引脚 240
A8							I	ADC-A 输入 8
B0							I	ADC-B 输入 0
C11		39		24	20	18	I	ADC-C 输入 11
CMP4_HP4							I	CMPSS-4 高侧比较器正输入 4
CMP4_LP4							I	CMPSS-4 低侧比较器正输入 4
AIO241	0, 4, 8, 12						I	用作数字输入的模拟引脚 241
A9							I	ADC-A 输入 9
CMP2_HP2							I	CMPSS-2 高侧比较器正输入 2
CMP2_LP2		48	38	28	24	22	I	CMPSS-2 低侧比较器正输入 2
GPIO227							I/O	通用输入/输出 GPIO 227。该引脚还具有数字复用功能，详见本表 GPIO 部分。
A10							I	ADC-A 输入 10
B1							I	ADC-B 输入 1
C10							I	ADC-C 输入 10
CMP2_HN0							I	CMPSS-2 高侧比较器负输入 0
CMP2_HP3		50	40	29	25	23	I	CMPSS-2 高侧比较器正输入 3
CMP2_LN0							I	CMPSS-2 低侧比较器负输入 0
CMP2_LP3							I	CMPSS-2 低侧比较器正输入 3
GPIO230							I/O	通用输入/输出 GPIO 230。该引脚还具有数字复用功能，详见本表 GPIO 部分。

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
A11							I	ADC-A 输入 11
B10							I	ADC-B 输入 10
C0							I	ADC-C 输入 0
CMP1_HN1							I	CMPSS-1 高侧比较器负输入 1
CMP1_HP1		27	20	16	12	10	I	CMPSS-1 高侧比较器正输入 1
CMP1_LN1							I	CMPSS-1 低侧比较器负输入 1
CMP1_LP1							I	CMPSS-1 低侧比较器正输入 1
PGA2_OUT							O	PGA-2 输出
AIO237	0, 4, 8, 12						I	用作数字输入的模拟引脚 237
A12							I	ADC-A 输入 12
CMP2_HN1							I	CMPSS-2 高侧比较器负输入 1
CMP2_HP1		35	28	22	18	16	I	CMPSS-2 高侧比较器正输入 1
CMP2_LN1							I	CMPSS-2 低侧比较器负输入 1
CMP2_LP1							I	CMPSS-2 低侧比较器正输入 1
AIO238	0, 4, 8, 12						I	用作数字输入的模拟引脚 238
A13							I	ADC-A 输入 13
B13							I	ADC-B 输入 13
C13							I	ADC-C 输入 13
D13							I	ADC-D 输入 13
E13		34	26	21	17	15	I	ADC-E 输入 13
VREFLO[1]							I	ADC 低电压基准。如果所有 ADC 均通过内部连接使用 VSSA 作为低电压基准，则通道 A13/B13/C13/D13/E13 可在共用模拟引脚上采样。
AIO235	0, 4, 8, 12						I	用作数字输入的模拟引脚 235
A13							I	ADC-A 输入 13
B13							I	ADC-B 输入 13
C13							I	ADC-C 输入 13
D13							I	ADC-D 输入 13
E13		33, 34	26, 27	21	17	15	I	ADC-E 输入 13
VREFLO[1]							I	ADC 低电压基准。如果所有 ADC 均通过内部连接使用 VSSA 作为低电压基准，则通道 A13/B13/C13/D13/E13 可在共用模拟引脚上采样。
AIO235	ALT						I	用作数字输入的模拟引脚 235
A14							I	ADC-A 输入 14
B14							I	ADC-B 输入 14
C4							I	ADC-C 输入 4
CMP3_HP4		26	19	15	11	9	I	CMPSS-3 高侧比较器正输入 4
CMP3_LP4							I	CMPSS-3 低侧比较器正输入 4
PGA1_OUT							O	PGA-1 输出
AIO239	0, 4, 8, 12						I	用作数字输入的模拟引脚 239
A15							I	ADC-A 输入 15
CMP1_HN0							I	CMPSS-1 高侧比较器负输入 0
CMP1_HP3		22		14	10	8	I	CMPSS-1 高侧比较器正输入 3
CMP1_LN0							I	CMPSS-1 低侧比较器负输入 0
CMP1_LP3							I	CMPSS-1 低侧比较器正输入 3
AIO233	0, 4, 8, 12						I	用作数字输入的模拟引脚 233

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
A16							I	ADC-A 输入 16
B16							I	ADC-B 输入 16
C16		2	1	4	2	3	I	ADC-C 输入 16
GPIO28							I/O	通用输入/输出 GPIO 28。该引脚还具有数字复用功能，详见本表 GPIO 部分。
A17							I	ADC-A 输入 17
B17							I	ADC-B 输入 17
C17		60	48	33	27	24	I	ADC-C 输入 17
GPIO20							I/O	通用输入/输出 GPIO 20。该引脚还具有数字复用功能，详见本表 GPIO 部分。
A18							I	ADC-A 输入 18
B18							I	ADC-B 输入 18
C18		61	49	34	28	25	I	ADC-C 输入 18
GPIO21							I/O	通用输入/输出 GPIO 21。该引脚还具有数字复用功能，详见本表 GPIO 部分。
A19							I	ADC-A 输入 19
B19							I	ADC-B 输入 19
C19		62	50	35	29	26	I	ADC-C 输入 19
GPIO13							I/O	通用输入/输出 GPIO 13。该引脚还具有数字复用功能，详见本表 GPIO 部分。
A20							I	ADC-A 输入 20
B20							I	ADC-B 输入 20
C20		63	51	36	30	27	I	ADC-C 输入 20
GPIO12							I/O	通用输入/输出 GPIO 12。该引脚还具有数字复用功能，详见本表 GPIO 部分。
A24							I	ADC-A 输入 24
D0							I	ADC-D 输入 0
E0		64	52	37	31	28	I	ADC-E 输入 0
GPIO11							I/O	通用输入/输出 GPIO 11。该引脚还具有数字复用功能，详见本表 GPIO 部分。
A25							I	ADC-A 输入 25
D3							I	ADC-D 输入 3
E3		67	55	40	34	31	I	ADC-E 输入 3
GPIO17							I/O	通用输入/输出 GPIO 17。该引脚还具有数字复用功能，详见本表 GPIO 部分。
A26							I	ADC-A 输入 26
D6		24					I	ADC-D 输入 6
E6							I	ADC-E 输入 6
AIO209	0, 4, 8, 12						I	用作数字输入的模拟引脚 209
A27							I	ADC-A 输入 27
D9							I	ADC-D 输入 9
E9		44					I	ADC-E 输入 9
GPIO212							I/O	通用输入/输出 GPIO 212。该引脚还具有数字复用功能，详见本表 GPIO 部分。

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
A28							I	ADC-A 输入 28
D19							I	ADC-D 输入 19
E19		47					I	ADC-E 输入 19
GPIO215							I/O	通用输入/输出 GPIO 215。该引脚还具有数字复用功能，详见本表 GPIO 部分。
B0							I	ADC-B 输入 0
C11							I	ADC-C 输入 11
CMP2_HP3							I	CMPSS-2 高侧比较器正输入 3
CMP2_LP3			41				I	CMPSS-2 低侧比较器正输入 3
GPIO253							I/O	通用输入/输出 GPIO 253。该引脚还具有数字复用功能，详见本表 GPIO 部分。
B2							I	ADC-B 输入 2
C6							I	ADC-C 输入 6
CMP3_HP0							I	CMPSS-3 高侧比较器正输入 0
CMP3_LP0		19	15	11	7		I	CMPSS-3 低侧比较器正输入 0
E12							I	ADC-E 输入 12
GPIO226							I/O	通用输入/输出 GPIO 226。该引脚还具有数字复用功能，详见本表 GPIO 部分。
B3							I	ADC-B 输入 3
CMP3_HN0							I	CMPSS-3 高侧比较器负输入 0
CMP3_HP3							I	CMPSS-3 高侧比较器正输入 3
CMP3_LN0							I	CMPSS-3 低侧比较器负输入 0
CMP3_LP3		20	16	12	8	6	I	CMPSS-3 低侧比较器正输入 3
GPIO242							I/O	通用输入/输出 GPIO 242。该引脚还具有数字复用功能，详见本表 GPIO 部分。
PGA2_INP							I	PGA-2 正输入
B4							I	ADC-B 输入 4
C8							I	ADC-C 输入 8
CMP4_HP0							I	CMPSS-4 高侧比较器正输入 0
CMP4_LP0		49	39	28	24	22	I	CMPSS-4 低侧比较器正输入 0
GPIO236	0, 4, 8, 12						I/O	通用输入/输出 GPIO 236。该引脚还具有数字复用功能，详见本表 GPIO 部分。
B5							I	ADC-B 输入 5
CMP1_HP5							I	CMPSS-1 高侧比较器正输入 5
CMP1_LP5							I	CMPSS-1 低侧比较器正输入 5
D15		38	32				I	ADC-D 输入 15
E15							I	ADC-E 输入 15
AIO252	0, 4, 8, 12						I	用作数字输入的模拟引脚 252
B9							I	ADC-B 输入 9
C7		22	18	14	10	8	I	ADC-C 输入 7
PGA1_INM							I	PGA-1 负输入
B11							I	ADC-B 输入 11
CMP4_HP5							I	CMPSS-4 高侧比较器正输入 5
CMP4_LP5							I	CMPSS-4 低侧比较器正输入 5
D16		36	30				I	ADC-D 输入 16
E16							I	ADC-E 输入 16
AIO251	0, 4, 8, 12						I	用作数字输入的模拟引脚 251

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
B12							I	ADC-B 输入 12
C2							I	ADC-C 输入 2
CMP3_HN1							I	CMPSS-3 高侧比较器负输入 1
CMP3_HP1		28	21	17	13	11	I	CMPSS-3 高侧比较器正输入 1
CMP3_LN1							I	CMPSS-3 低侧比较器负输入 1
CMP3_LP1							I	CMPSS-3 低侧比较器正输入 1
PGA2_INM							I	PGA-2 负输入
AIO244	0, 4, 8, 12						I	用作数字输入的模拟引脚 244
B24							I	ADC-B 输入 24
D1							I	ADC-D 输入 1
E1		65	53	38	32	29	I	ADC-E 输入 1
GPIO33							I/O	通用输入/输出 GPIO 33。该引脚还具有数字复用功能，详见本表 GPIO 部分。
B25							I	ADC-B 输入 25
D4							I	ADC-D 输入 4
E4		68	56	41	35	32	I	ADC-E 输入 4
GPIO24							I/O	通用输入/输出 GPIO 24。该引脚还具有数字复用功能，详见本表 GPIO 部分。
B26							I	ADC-B 输入 26
D7		25					I	ADC-D 输入 7
E7							I	ADC-E 输入 7
AIO210	0, 4, 8, 12						I	用作数字输入的模拟引脚 210
B27							I	ADC-B 输入 27
D10							I	ADC-D 输入 10
E10		45					I	ADC-E 输入 10
GPIO213							I/O	通用输入/输出 GPIO 213。该引脚还具有数字复用功能，详见本表 GPIO 部分。
C1							I	ADC-C 输入 1
CMP4_HP2							I	CMPSS-4 高侧比较器正输入 2
CMP4_LP2		35	29	22	18	16	I	CMPSS-4 低侧比较器正输入 2
E11							I	ADC-E 输入 11
PGA3_INP							I	PGA-3 正输入
AIO248	0, 4, 8, 12						I	用作数字输入的模拟引脚 248
C5		20	28	12	8	6	I	ADC-C 输入 5
C14							I	ADC-C 输入 14
CMP4_HN0							I	CMPSS-4 高侧比较器负输入 0
CMP4_HP3							I	CMPSS-4 高侧比较器正输入 3
CMP4_LN0			42				I	CMPSS-4 低侧比较器负输入 0
CMP4_LP3							I	CMPSS-4 低侧比较器正输入 3
GPIO247							I/O	通用输入/输出 GPIO 247。该引脚还具有数字复用功能，详见本表 GPIO 部分。
C14							I	ADC-C 输入 14
CMP4_HN0							I	CMPSS-4 高侧比较器负输入 0
CMP4_HP3		42		27	23	21	I	CMPSS-4 高侧比较器正输入 3
CMP4_LN0							I	CMPSS-4 低侧比较器负输入 0
CMP4_LP3							I	CMPSS-4 低侧比较器正输入 3

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
C24							I	ADC-C 输入 24
D2							I	ADC-D 输入 2
E2		66	54	39	33	30	I	ADC-E 输入 2
GPIO16							I/O	通用输入/输出 GPIO 16。该引脚还具有数字复用功能，详见本表 GPIO 部分。
C25							I	ADC-C 输入 25
D5		23					I	ADC-D 输入 5
E5							I	ADC-E 输入 5
AIO208	0, 4, 8, 12						I	用作数字输入的模拟引脚 208
C26							I	ADC-C 输入 26
D8							I	ADC-D 输入 8
E8		43					I	ADC-E 输入 8
GPIO211							I/O	通用输入/输出 GPIO 211。该引脚还具有数字复用功能，详见本表 GPIO 部分。
C27							I	ADC-C 输入 27
D18							I	ADC-D 输入 18
E18		46					I	ADC-E 输入 18
GPIO214							I/O	通用输入/输出 GPIO 214。该引脚还具有数字复用功能，详见本表 GPIO 部分。
D20							I	ADC-D 输入 20
E20							I	ADC-E 输入 20
VREFHI[2]		31	24	20	16	14	I	ADC 高电压基准。可使用内部或外部电压基准。无论采用哪种方式，均须在 VREFHI 与 VREFLO 之间连接一个 2.2 µF 电容，并尽可能靠近器件放置。如果所有 ADC 均通过内部连接使用 VDDA 作为高电压基准，则通道 D20 和 E20 可在共用模拟引脚上采样，无需连接该电容。
AIO234	0, 4, 8, 12						I	用作数字输入的模拟引脚 234
D20							I	ADC-D 输入 20
E20							I	ADC-E 输入 20
VREFHI[2]		32	25	20	16	14	I	ADC 高电压基准。可使用内部或外部电压基准。无论采用哪种方式，均须在 VREFHI 与 VREFLO 之间连接一个 2.2 µF 电容，并尽可能靠近器件放置。如果所有 ADC 均通过内部连接使用 VDDA 作为高电压基准，则通道 D20 和 E20 可在共用模拟引脚上采样，无需连接该电容。
AIO234	ALT						I	用作数字输入的模拟引脚 234
PGA3_INM		36	30	23	19	17	I	PGA-3 负输入
PGA3_OUT		38	32	24	20	18	O	PGA-3 输出
GPIO								
GPIO236	0, 4, 8, 12	49	39	28	24	22	I/O	通用输入/输出 GPIO 236。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM7_A	1						O	ePWM-7 输出 A
EQEP1_INDEX	5						I/O	eQEP-1 索引
EPWM12_A	9						O	ePWM-12 输出 A

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO0	0, 4, 8, 12						I/O	通用输入/输出 GPIO 0
EPWM1_A	1						O	ePWM-1 输出 A
OUTPUTXBAR7	3						O	输出 X-BAR 输出 7
SCIA_RX	5						I	SCI-A 接收数据
I2CA_SDA	6						I/OD	I2C-A 开漏双向数据信号
SPIA_PTE	7	100	79	63	52	47	I/O	SPI-A 外设发送使能（PTE）
FSIRXA_CLK	9						I	FSIRX-A 输入时钟
MCANA_RX	10						I	CAN/CAN FD 接收
CLB_OUTPUTXBAR8	11						O	CLB 输出 X-BAR 输出 8
EQEP1_INDEX	13						I/O	eQEP-1 索引
EPWM3_A	15						O	ePWM-3 输出 A
GPIO1	0, 4, 8, 12						I/O	通用输入/输出 GPIO 1
EPWM1_B	1						O	ePWM-1 输出 B
SCIA_TX	5						O	SCI-A 发送数据
I2CA_SCL	6						I/OD	I2C-A 开漏双向时钟信号
SPIA_POCI	7						I/O	SPI-A 外设输出、控制器输入（POCI）
EQEP1_STROBE	9	99	78	62	51	46	I/O	eQEP-1 选通
MCANA_TX	10						O	CAN/CAN FD 发送
CLB_OUTPUTXBAR7	11						O	CLB 输出 X-BAR 输出 7
EPWM10_B	13						O	ePWM-10 输出 B
EPWM3_B	15						O	ePWM-3 输出 B
GPIO2	0, 4, 8, 12						I/O	通用输入/输出 GPIO 2
EPWM2_A	1						O	ePWM-2 输出 A
OUTPUTXBAR1	5						O	输出 X-BAR 输出 1
PMBUSA_SDA	6						I/OD	PMBus-A 开漏双向数据信号
SPIA_PICO	7						I/O	SPI-A 外设输入、控制器输出（PICO）
SCIA_TX	9	98	77	61	50	45	O	SCI-A 发送数据
FSIRXA_D1	10						I	FSIRX-A 可选附加数据输入
I2CB_SDA	11						I/OD	I2C-B 开漏双向数据信号
EPWM10_A	13						O	ePWM-10 输出 A
MCANB_TX	14						O	CAN/CAN FD 发送
EPWM4_A	15						O	ePWM-4 输出 A
GPIO3	0, 4, 8, 12						I/O	通用输入/输出 GPIO 3
EPWM2_B	1						O	ePWM-2 输出 B
OUTPUTXBAR2	2, 5						O	输出 X-BAR 输出 2
PMBUSA_SCL	6						I/OD	PMBus-A 开漏双向时钟信号
SPIA_CLK	7						I/O	SPI-A 时钟
SCIA_RX	9	97	76	60	49	44	I	SCI-A 接收数据
FSIRXA_D0	10						I	FSIRX-A 主数据输入
I2CB_SCL	11						I/OD	I2C-B 开漏双向时钟信号
MCANB_RX	14						I	CAN/CAN FD 接收
EPWM4_B	15						O	ePWM-4 输出 B

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO4	0, 4, 8, 12	96	75	59	48	43	I/O	通用输入/输出 GPIO 4
EPWM3_A	1						O	ePWM-3 输出 A
I2CA_SCL	2						I/OD	I2C-A 开漏双向时钟信号
MCANA_TX	3						O	CAN/CAN FD 发送
OUTPUTXBAR3	5						O	输出 X-BAR 输出 3
SPIB_CLK	7						I/O	SPI-B 时钟
EQEP2_STROBE	9						I/O	eQEP-2 选通
FSIRXA_CLK	10						I	FSIRX-A 输入时钟
CLB_OUTPUTXBAR6	11						O	CLB 输出 X-BAR 输出 6
EPWM11_B	13						O	ePWM-11 输出 B
SPIA_POCI	14						I/O	SPI-A 外设输出、控制器输入（POCI）
EPWM1_A	15						O	ePWM-1 输出 A
GPIO5	0, 4, 8, 12	118	89	74	61	55	I/O	通用输入/输出 GPIO 5
EPWM3_B	1						O	ePWM-3 输出 B
I2CA_SDA	2						I/OD	I2C-A 开漏双向数据信号
OUTPUTXBAR3	3						O	输出 X-BAR 输出 3
MCANA_RX	5						I	CAN/CAN FD 接收
SPIA_PTE	7						I/O	SPI-A 外设发送使能（PTE）
FSITXA_D1	9						O	FSITX-A 可选附加数据输出
CLB_OUTPUTXBAR5	10						O	CLB 输出 X-BAR 输出 5
SCIA_RX	11						I	SCI-A 接收数据
EPWM1_B	15						O	ePWM-1 输出 B
GPIO6	0, 4, 8, 12	126	97	80	64	1	I/O	通用输入/输出 GPIO 6
EPWM4_A	1						O	ePWM-4 输出 A
OUTPUTXBAR4	2						O	输出 X-BAR 输出 4
SYNCOUT	3						O	外部 ePWM 同步脉冲
EQEP1_A	5						I	eQEP-1 输入 A
SPIB_POCI	7						I/O	SPI-B 外设输出、控制器输入（POCI）
FSITXA_D0	9						O	FSITX-A 主数据输出
FSITXA_D1	11						O	FSITX-A 可选附加数据输出
CLB_OUTPUTXBAR8	14						O	CLB 输出 X-BAR 输出 8
EPWM2_A	15						O	ePWM-2 输出 A
GPIO7	0, 4, 8, 12	105	84	68	57	52	I/O	通用输入/输出 GPIO 7
EPWM4_B	1						O	ePWM-4 输出 B
EPWM2_A	2						O	ePWM-2 输出 A
OUTPUTXBAR5	3						O	输出 X-BAR 输出 5
EQEP1_B	5						I	eQEP-1 输入 B
SPIB_PICO	7						I/O	SPI-B 外设输入、控制器输出（PICO）
FSITXA_CLK	9						O	FSITX-A 输出时钟
CLB_OUTPUTXBAR2	10						O	CLB 输出 X-BAR 输出 2
SCIA_TX	11						O	SCI-A 发送数据
MCANA_TX	14						O	CAN/CAN FD 发送
EPWM2_B	15						O	ePWM-2 输出 B

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO8	0, 4, 8, 12						I/O	通用输入/输出 GPIO 8
EPWM5_A	1						O	ePWM-5 输出 A
ADCSOCAO	3						O	外部 ADC 的 A 转换启动信号
EQEP1_STROBE	5						I/O	eQEP-1 选通
SCIA_TX	6	95	74	58	47		O	SCI-A 发送数据
SPIA_PICO	7						I/O	SPI-A 外设输入、控制器输出（PICO）
I2CA_SCL	9						I/OD	I2C-A 开漏双向时钟信号
FSITXA_D1	10						O	FSITX-A 可选附加数据输出
CLB_OUTPUTXBAR5	11						O	CLB 输出 X-BAR 输出 5
EPWM11_A	13						O	ePWM-11 输出 A
GPIO9	0, 4, 8, 12						I/O	通用输入/输出 GPIO 9
EPWM5_B	1						O	ePWM-5 输出 B
SCIB_TX	2						O	SCI-B 发送数据
OUTPUTXBAR6	3						O	输出 X-BAR 输出 6
EQEP1_INDEX	5						I/O	eQEP-1 索引
SCIA_RX	6						I	SCI-A 接收数据
SPIA_CLK	7	119	90	75	62	56	I/O	SPI-A 时钟
I2CA_SCL	9						I/OD	I2C-A 开漏双向时钟信号
FSITXA_D0	10						O	FSITX-A 主数据输出
LINA_RX	11						I	LIN-A 接收
PMBUSA_SCL	13						I/OD	PMBus-A 开漏双向时钟信号
I2CB_SCL	14						I/OD	I2C-B 开漏双向时钟信号
EQEP3_B	15						I	eQEP-3 输入 B
GPIO10	0, 4, 8, 12						I/O	通用输入/输出 GPIO 10
EPWM6_A	1						O	ePWM-6 输出 A
ADCSOCBO	3						O	外部 ADC 的 B 转换启动信号
EQEP1_A	5						I	eQEP-1 输入 A
SCIB_TX	6						O	SCI-B 发送数据
SPIA_POCI	7	122	93	76	63		I/O	SPI-A 外设输出、控制器输入（POCI）
I2CA_SDA	9						I/OD	I2C-A 开漏双向数据信号
FSITXA_CLK	10						O	FSITX-A 输出时钟
LINA_TX	11						O	LIN-A 发送
EQEP3_STROBE	13						I/O	eQEP-3 选通
CLB_OUTPUTXBAR4	15						O	CLB 输出 X-BAR 输出 4
GPIO11	0, 4, 8, 12						I/O	通用输入/输出 GPIO 11。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM6_B	1						O	ePWM-6 输出 B
MCANA_RX	2						I	CAN/CAN FD 接收
OUTPUTXBAR7	3						O	输出 X-BAR 输出 7
EQEP1_B	5						I	eQEP-1 输入 B
SCIB_RX	6	64	52	37	31	28	I	SCI-B 接收数据
SPIA_PTE	7						I/O	SPI-A 外设发送使能（PTE）
FSIRXA_D1	9						I	FSIRX-A 可选附加数据输入
LINA_RX	10						I	LIN-A 接收
EQEP2_A	11						I	eQEP-2 输入 A
SPIA_PICO	13						I/O	SPI-A 外设输入、控制器输出（PICO）
EQEP3_INDEX	15						I/O	eQEP-3 索引

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO12	0, 4, 8, 12	63	51	36	30	27	I/O	通用输入/输出 GPIO 12。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM7_A	1						O	ePWM-7 输出 A
MCANA_RX	3						I	CAN/CAN FD 接收
EQEP1_STROBE	5						I/O	eQEP-1 选通
SCIB_TX	6						O	SCI-B 发送数据
PMBUSA_CTL	7						I/O	PMBus-A 控制信号：目标端输入/控制器端输出输出
FSIRXA_D0	9						I	FSIRX-A 主数据输入
LINA_TX	10						O	LIN-A 发送
SPIA_CLK	11						I/O	SPI-A 时钟
GPIO13	0, 4, 8, 12	62	50	35	29	26	I/O	通用输入/输出 GPIO 13。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM7_B	1						O	ePWM-7 输出 B
MCANA_TX	3						O	CAN/CAN FD 发送
EQEP1_INDEX	5						I/O	eQEP-1 索引
SCIB_RX	6						I	SCI-B 接收数据
PMBUSA_ALERT	7						I/OD	PMBus-A 开漏双向告警信号
FSIRXA_CLK	9						I	FSIRX-A 输入时钟
LINA_RX	10						I	LIN-A 接收
SPIA_POCI	11						I/O	SPI-A 外设输出、控制器输入（POCI）
GPIO14	0, 4, 8, 12	125	96	79			I/O	通用输入/输出 GPIO 14
EPWM8_A	1						O	ePWM-8 输出 A
SCIB_TX	2						O	SCI-B 发送数据
I2CB_SDA	5						I/OD	I2C-B 开漏双向数据信号
OUTPUTXBAR3	6						O	输出 X-BAR 输出 3
PMBUSA_SDA	7						I/OD	PMBus-A 开漏双向数据信号
SPIB_CLK	9						I/O	SPI-B 时钟
EQEP2_A	10						I	eQEP-2 输入 A
LINA_TX	11						O	LIN-A 发送
EPWM3_A	13						O	ePWM-3 输出 A
CLB_OUTPUTXBAR7	14						O	CLB 输出 X-BAR 输出 7
GPIO15	0, 4, 8, 12	124	95	78			I/O	通用输入/输出 GPIO 15
EPWM8_B	1						O	ePWM-8 输出 B
SCIB_RX	2						I	SCI-B 接收数据
I2CB_SCL	5						I/OD	I2C-B 开漏双向时钟信号
OUTPUTXBAR4	6						O	输出 X-BAR 输出 4
PMBUSA_SCL	7						I/OD	PMBus-A 开漏双向时钟信号
SPIB_PTE	9						I/O	SPI-B 外设发送使能（PTE）
EQEP2_B	10						I	eQEP-2 输入 B
LINA_RX	11						I	LIN-A 接收
EPWM3_B	13						O	ePWM-3 输出 B
CLB_OUTPUTXBAR6	14						O	CLB 输出 X-BAR 输出 6

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO16	0, 4, 8, 12						I/O	通用输入/输出 GPIO 16。该引脚还具有模拟功能，详见本表 ANALOG 部分。
SPIA_PICO	1						I/O	SPI-A 外设输入、控制器输出（PICO）
OUTPUTXBAR7	3						O	输出 X-BAR 输出 7
EPWM9_A	5						O	ePWM-9 输出 A
SCIA_TX	6						O	SCI-A 发送数据
EQEP1_STROBE	9	66	54	39	33	30	I/O	eQEP-1 选通
PMBUSA_SCL	10						I/OD	PMBus-A 开漏双向时钟信号
XCLKOUT	11						O	外部时钟输出。该引脚输出器件内部所选时钟信号经分频后的版本。
EQEP2_B	13						I	eQEP-2 输入 B
SPIB_POCI	14						I/O	SPI-B 外设输出、控制器输入（POCI）
EQEP3_STROBE	15						I/O	eQEP-3 选通
GPIO17	0, 4, 8, 12						I/O	通用输入/输出 GPIO 17。该引脚还具有模拟功能，详见本表 ANALOG 部分。
SPIA_POCI	1						I/O	SPI-A 外设输出、控制器输入（POCI）
OUTPUTXBAR8	3						O	输出 X-BAR 输出 8
EPWM9_B	5	67	55	40	34	31	O	ePWM-9 输出 B
SCIA_RX	6						I	SCI-A 接收数据
EQEP1_INDEX	9						I/O	eQEP-1 索引
PMBUSA_SDA	10						I/OD	PMBus-A 开漏双向数据信号
MCANA_TX	11						O	CAN/CAN FD 发送
EPWM6_A	14						O	ePWM-6 输出 A
GPIO18	0, 4, 8, 12						I/O	通用输入/输出 GPIO 18
SPIA_CLK	1						I/O	SPI-A 时钟
SCIB_TX	2						O	SCI-B 发送数据
MCANB_RX	3						I	CAN/CAN FD 接收
EPWM6_A	5						O	ePWM-6 输出 A
I2CA_SCL	6						I/OD	I2C-A 开漏双向时钟信号
EQEP2_A	9	87	68	50	41	38	I	eQEP-2 输入 A
PMBUSA_CTL	10						I/O	PMBus-A 控制信号：目标端输入/控制器端输出输出
XCLKOUT	11						O	外部时钟输出。该引脚输出器件内部所选时钟信号经分频后的版本。
LINA_TX	13						O	LIN-A 发送
EQEP3_INDEX	15						I/O	eQEP-3 索引
X2	ALT						I/O	晶体振荡器输出。

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO19	0, 4, 8, 12	88	69	51	42	39	I/O	通用输入/输出 GPIO 19
SPIA_PTE	1						I/O	SPI-A 外设发送使能（PTE）
SCIB_RX	2						I	SCI-B 接收数据
MCANB_TX	3						O	CAN/CAN FD 发送
EPWM6_B	5						O	ePWM-6 输出 B
I2CA_SDA	6						I/OD	I2C-A 开漏双向数据信号
EQEP2_B	9						I	eQEP-2 输入 B
PMBUSA_ALERT	10						I/OD	PMBus-A 开漏双向告警信号
CLB_OUTPUTXBAR1	11						O	CLB 输出 X-BAR 输出 1
LINA_RX	13						I	LIN-A 接收
X1	ALT						I/O	晶体振荡器输入或单端时钟输入。启用晶体振荡器前，器件初始化软件必须先配置该引脚。若使用晶体振荡器，应在 X1 与 X2 之间连接石英晶体电路。此引脚也可输入单端 3.3 V 时钟。
GPIO20	0, 4, 8, 12	60	48	33	27	24	I/O	通用输入/输出 GPIO 20。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EQEP1_A	1						I	eQEP-1 输入 A
EPWM12_A	5						O	ePWM-12 输出 A
SPIB_PICO	6						I/O	SPI-B 外设输入、控制器输出（PICO）
MCANA_TX	9						O	CAN/CAN FD 发送
ADCE_EXTMUXSEL0	10						O	ADCE 外部复用器选择引脚（位置 0）
I2CA_SCL	11						I/OD	I2C-A 开漏双向时钟信号
SCIC_TX	15						O	SCI-C 发送数据
GPIO21	0, 4, 8, 12	61	49	34	28	25	I/O	通用输入/输出 GPIO 21。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EQEP1_B	1						I	eQEP-1 输入 B
EPWM12_B	5						O	ePWM-12 输出 B
SPIB_POCI	6						I/O	SPI-B 外设输出、控制器输入（POCI）
MCANA_RX	9						I	CAN/CAN FD 接收
ADCE_EXTMUXSEL1	10						O	ADCE 外部复用器选择引脚（位置 1）
I2CA_SDA	11						I/OD	I2C-A 开漏双向数据信号
SCIC_RX	15						I	SCI-C 接收数据
GPIO22	0, 4, 8, 12	104	83	67	56	51	I/O	通用输入/输出 GPIO 22
EQEP1_STROBE	1						I/O	eQEP-1 选通
SCIB_TX	3						O	SCI-B 发送数据
SPIB_CLK	6						I/O	SPI-B 时钟
LINA_TX	9, 11						O	LIN-A 发送
CLB_OUTPUTXBAR1	10						O	CLB 输出 X-BAR 输出 1
EPWM4_A	14						O	ePWM-4 输出 A
EQEP3_A	15						I	eQEP-3 输入 A
GPIO23	0, 4, 8, 12	102	81	65	54	49	I/O	通用输入/输出 GPIO 23
EQEP1_INDEX	1						I/O	eQEP-1 索引
SCIB_RX	3						I	SCI-B 接收数据
SPIB_PTE	6						I/O	SPI-B 外设发送使能（PTE）
LINA_RX	9, 11						I	LIN-A 接收
CLB_OUTPUTXBAR3	10						O	CLB 输出 X-BAR 输出 3
EPWM12_A	13						O	ePWM-12 输出 A
EPWM4_B	14						O	ePWM-4 输出 B
USB0DM	ALT						O	USB-0 PHY 差分数据

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO24	0, 4, 8, 12	68	56	41	35	32	I/O	通用输入/输出 GPIO 24。该引脚还具有模拟功能，详见本表 ANALOG 部分。
OUTPUTXBAR1	1						O	输出 X-BAR 输出 1
EQEP2_A	2						I	eQEP-2 输入 A
SPIA_PTE	3						I/O	SPI-A 外设发送使能（PTE）
EPWM8_A	5						O	ePWM-8 输出 A
SPIB_PICO	6						I/O	SPI-B 外设输入、控制器输出（PICO）
LINA_TX	9						O	LIN-A 发送
PMBUSA_SCL	10						I/OD	PMBus-A 开漏双向时钟信号
SCIA_TX	11						O	SCI-A 发送数据
ERRORSTS	13						O	错误状态输出。该信号需要外接 pulldown.
EPWM9_A	14						O	ePWM-9 输出 A
GPIO25	0, 4, 8, 12	69	57	42			I/O	通用输入/输出 GPIO 25
OUTPUTXBAR2	1						O	输出 X-BAR 输出 2
EQEP2_B	2						I	eQEP-2 输入 B
EQEP1_A	5						I	eQEP-1 输入 A
SPIB_POCI	6						I/O	SPI-B 外设输出、控制器输入（POCI）
FSITXA_D1	9						O	FSITX-A 可选附加数据输出
PMBUSA_SDA	10						I/OD	PMBus-A 开漏双向数据信号
SCIA_RX	11						I	SCI-A 接收数据
EQEP3_A	13						I	eQEP-3 输入 A
GPIO26	0, 4, 8, 12	70	58	43			I/O	通用输入/输出 GPIO 26
OUTPUTXBAR3	1, 5						O	输出 X-BAR 输出 3
EQEP2_INDEX	2						I/O	eQEP-2 索引
SPIB_CLK	6						I/O	SPI-B 时钟
FSITXA_D0	9						O	FSITX-A 主数据输出
PMBUSA_CTL	10						I/O	PMBus-A 控制信号：目标端输入/控制器端输出输出
I2CA_SDA	11						I/OD	I2C-A 开漏双向数据信号
EQEP3_B	13						I	eQEP-3 输入 B
GPIO27	0, 4, 8, 12	71	59	44			I/O	通用输入/输出 GPIO 27
OUTPUTXBAR4	1, 5						O	输出 X-BAR 输出 4
EQEP2_STROBE	2						I/O	eQEP-2 选通
SPIB_PTE	6						I/O	SPI-B 外设发送使能（PTE）
FSITXA_CLK	9						O	FSITX-A 输出时钟
PMBUSA_ALERT	10						I/OD	PMBus-A 开漏双向告警信号
I2CA_SCL	11						I/OD	I2C-A 开漏双向时钟信号
EQEP3_STROBE	13						I/O	eQEP-3 选通

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO28	0, 4, 8, 12						I/O	通用输入/输出 GPIO 28。该引脚还具有模拟功能，详见本表 ANALOG 部分。
SCIA_RX	1						I	SCI-A 接收数据
EPWM7_A	3						O	ePWM-7 输出 A
OUTPUTXBAR5	5						O	输出 X-BAR 输出 5
EQEP1_A	6	2	1	4	2	3	I	eQEP-1 输入 A
EQEP2_STROBE	9						I/O	eQEP-2 选通
LINA_TX	10						O	LIN-A 发送
SPIB_CLK	11						I/O	SPI-B 时钟
ERRORSTS	13						O	错误状态输出。该信号需要外接 pulldown.
I2CB_SDA	14						I/OD	I2C-B 开漏双向数据信号
GPIO29	0, 4, 8, 12						I/O	通用输入/输出 GPIO 29
SCIA_TX	1						O	SCI-A 发送数据
EPWM7_B	3						O	ePWM-7 输出 B
OUTPUTXBAR6	5						O	输出 X-BAR 输出 6
EQEP1_B	6						I	eQEP-1 输入 B
EQEP2_INDEX	9	1	100	3	1	2	I/O	eQEP-2 索引
LINA_RX	10						I	LIN-A 接收
SPIB_PTE	11						I/O	SPI-B 外设发送使能（PTE）
ERRORSTS	13						O	错误状态输出。该信号需要外接 pulldown.
I2CB_SCL	14						I/OD	I2C-B 开漏双向时钟信号
AUXCLKIN	ALT						I	辅助时钟输入
GPIO30	0, 4, 8, 12						I/O	通用输入/输出 GPIO 30
SPIB_PICO	3						I/O	SPI-B 外设输入、控制器输出（PICO）
OUTPUTXBAR7	5						O	输出 X-BAR 输出 7
EQEP1_STROBE	6	127	98	1			I/O	eQEP-1 选通
FSIRXA_CLK	9						I	FSIRX-A 输入时钟
MCANA_RX	10						I	CAN/CAN FD 接收
EPWM1_A	11						O	ePWM-1 输出 A
EQEP3_INDEX	13						I/O	eQEP-3 索引
GPIO31	0, 4, 8, 12						I/O	通用输入/输出 GPIO 31
SPIB_POCI	3						I/O	SPI-B 外设输出、控制器输入（POCI）
OUTPUTXBAR8	5						O	输出 X-BAR 输出 8
EQEP1_INDEX	6	128	99	2			I/O	eQEP-1 索引
FSIRXA_D1	9						I	FSIRX-A 可选附加数据输入
MCANA_TX	10						O	CAN/CAN FD 发送
EPWM1_B	11						O	ePWM-1 输出 B
GPIO32	0, 4, 8, 12						I/O	通用输入/输出 GPIO 32
I2CA_SDA	1						I/OD	I2C-A 开漏双向数据信号
EQEP1_INDEX	2						I/O	eQEP-1 索引
SPIB_CLK	3						I/O	SPI-B 时钟
EPWM8_B	5	79	64	49	40	37	O	ePWM-8 输出 B
LINA_TX	6						O	LIN-A 发送
FSIRXA_D0	9						I	FSIRX-A 主数据输入
MCANB_TX	10						O	CAN/CAN FD 发送
PMBUSA_SDA	11						I/OD	PMBus-A 开漏双向数据信号
ADCSOCBO	13						O	外部 ADC 的 B 转换启动信号

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO33	0, 4, 8, 12						I/O	通用输入/输出 GPIO 33。该引脚还具有模拟功能，详见本表 ANALOG 部分。
I2CA_SCL	1						I/OD	I2C-A 开漏双向时钟信号
SPIB_PTE	3						I/O	SPI-B 外设发送使能（PTE）
OUTPUTXBAR4	5						O	输出 X-BAR 输出 4
LINA_RX	6	65	53	38	32	29	I	LIN-A 接收
FSIRXA_CLK	9						I	FSIRX-A 输入时钟
MCANB_RX	10						I	CAN/CAN FD 接收
EQEP2_B	11						I	eQEP-2 输入 B
ADCSOCAO	13						O	外部 ADC 的 A 转换启动信号
SCIC_RX	15						I	SCI-C 接收数据
GPIO34	0, 4, 8, 12						I/O	通用输入/输出 GPIO 34
OUTPUTXBAR1	1	123	94	77			O	输出 X-BAR 输出 1
PMBUSA_SDA	6						I/OD	PMBus-A 开漏双向数据信号
I2CB_SDA	14						I/OD	I2C-B 开漏双向数据信号
GPIO35	0, 4, 8, 12						I/O	通用输入/输出 GPIO 35
SCIA_RX	1						I	SCI-A 接收数据
SPIA_POCI	2						I/O	SPI-A 外设输出、控制器输入（POCI）
I2CA_SDA	3						I/OD	I2C-A 开漏双向数据信号
MCANB_RX	5						I	CAN/CAN FD 接收
PMBUSA_SCL	6						I/OD	PMBus-A 开漏双向时钟信号
LINA_RX	7						I	LIN-A 接收
EQEP1_A	9	78	63	48	39	36	I	eQEP-1 输入 A
PMBUSA_CTL	10						I/O	PMBus-A 控制信号：目标端输入/控制器端输出输出
EPWM5_B	11						O	ePWM-5 输出 B
TDI	15						I	JTAG 测试数据输入（TDI）。TDI 是该引脚的默认复用功能，内部上拉默认禁用。若将该引脚用作 JTAG TDI，应启用内部上拉或在电路板上增加外部上拉电阻，以避免输入悬空。
GPIO37	0, 4, 8, 12						I/O	通用输入/输出 GPIO 37
OUTPUTXBAR2	1						O	输出 X-BAR 输出 2
SPIA_PTE	2						I/O	SPI-A 外设发送使能（PTE）
I2CA_SCL	3						I/OD	I2C-A 开漏双向时钟信号
SCIA_TX	5						O	SCI-A 发送数据
MCANB_TX	6						O	CAN/CAN FD 发送
LINA_TX	7						O	LIN-A 发送
EQEP1_B	9	76	61	46	37	34	I	eQEP-1 输入 B
PMBUSA_ALERT	10						I/OD	PMBus-A 开漏双向告警信号
EPWM5_A	11						O	ePWM-5 输出 A
TDO	15						O	JTAG 测试数据输出（TDO）。TDO 是该引脚的默认复用功能，内部上拉默认禁用。没有 JTAG 活动时，TDO 处于三态，该引脚会悬空；应启用内部上拉或在电路板上增加外部上拉电阻，以避免 GPIO 输入悬空。

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO40	0, 4, 8, 12	101	80	64	53	48	I/O	通用输入/输出 GPIO 40
SPIB_PICO	1						I/O	SPI-B 外设输入、控制器输出（PICO）
EPWM2_B	5						O	ePWM-2 输出 B
PMBUSA_SDA	6						I/OD	PMBus-A 开漏双向数据信号
FSIRXA_D0	7						I	FSIRX-A 主数据输入
SCIB_TX	9						O	SCI-B 发送数据
EQEP1_A	10						I	eQEP-1 输入 A
LINA_TX	11						O	LIN-A 发送
CLB_OUTPUTXBAR4	14						O	CLB 输出 X-BAR 输出 4
EQEP3_STROBE	15						I/O	eQEP-3 选通
GPIO41	0, 4, 8, 12	103	82	66	55	50	I/O	通用输入/输出 GPIO 41
EPWM7_A	1						O	ePWM-7 输出 A
EPWM2_A	5						O	ePWM-2 输出 A
PMBUSA_SCL	6						I/OD	PMBus-A 开漏双向时钟信号
FSIRXA_D1	7						I	FSIRX-A 可选附加数据输入
SCIB_RX	9						I	SCI-B 接收数据
EQEP1_B	10						I	eQEP-1 输入 B
LINA_RX	11						I	LIN-A 接收
EPWM12_B	13						O	ePWM-12 输出 B
SPIB_POCI	14						I/O	SPI-B 外设输出、控制器输入（POCI）
USB0DP	ALT						O	USB-0 PHY 差分数据
GPIO42	0, 4, 8, 12	94		57			I/O	通用输入/输出 GPIO 42
LINA_RX	2						I	LIN-A 接收
OUTPUTXBAR5	3						O	输出 X-BAR 输出 5
PMBUSA_CTL	5						I/O	PMBus-A 控制信号：目标端输入/控制器端输出输出
I2CA_SDA	6						I/OD	I2C-A 开漏双向数据信号
SCIC_RX	7						I	SCI-C 接收数据
EQEP1_STROBE	10						I/O	eQEP-1 选通
CLB_OUTPUTXBAR3	11						O	CLB 输出 X-BAR 输出 3
GPIO43	0, 4, 8, 12	91		54			I/O	通用输入/输出 GPIO 43
OUTPUTXBAR6	3						O	输出 X-BAR 输出 6
PMBUSA_ALERT	5, 9						I/OD	PMBus-A 开漏双向告警信号
I2CA_SCL	6						I/OD	I2C-A 开漏双向时钟信号
SCIC_TX	7						O	SCI-C 发送数据
EQEP1_INDEX	10						I/O	eQEP-1 索引
CLB_OUTPUTXBAR4	11						O	CLB 输出 X-BAR 输出 4
GPIO44	0, 4, 8, 12	106	85	69			I/O	通用输入/输出 GPIO 44
OUTPUTXBAR7	3						O	输出 X-BAR 输出 7
EQEP1_A	5						I	eQEP-1 输入 A
PMBUSA_SDA	6						I/OD	PMBus-A 开漏双向数据信号
FSITXA_CLK	7						O	FSITX-A 输出时钟
PMBUSA_CTL	9						I/O	PMBus-A 控制信号：目标端输入/控制器端输出输出
CLB_OUTPUTXBAR3	10						O	CLB 输出 X-BAR 输出 3
FSIRXA_D0	11						I	FSIRX-A 主数据输入
LINA_TX	14						O	LIN-A 发送

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO45	0, 4, 8, 12						I/O	通用输入/输出 GPIO 45
OUTPUTXBAR8	3						O	输出 X-BAR 输出 8
FSITXA_D0	7	110		73			O	FSITX-A 主数据输出
PMBUSA_ALERT	9						I/OD	PMBus-A 开漏双向告警信号
CLB_OUTPUTXBAR4	10						O	CLB 输出 X-BAR 输出 4
GPIO46	0, 4, 8, 12						I/O	通用输入/输出 GPIO 46
LINA_TX	3						O	LIN-A 发送
MCANA_TX	5	4		6			O	CAN/CAN FD 发送
FSITXA_D1	7						O	FSITX-A 可选附加数据输出
PMBUSA_SDA	9						I/OD	PMBus-A 开漏双向数据信号
GPIO47	0, 4, 8, 12						I/O	通用输入/输出 GPIO 47
LINA_RX	3						I	LIN-A 接收
MCANA_RX	5	8	6				I	CAN/CAN FD 接收
CLB_OUTPUTXBAR2	7						O	CLB 输出 X-BAR 输出 2
PMBUSA_SCL	9						I/OD	PMBus-A 开漏双向时钟信号
GPIO48	0, 4, 8, 12						I/O	通用输入/输出 GPIO 48
OUTPUTXBAR3	1						O	输出 X-BAR 输出 3
MCANA_TX	5	11	7				O	CAN/CAN FD 发送
SCIA_TX	6						O	SCI-A 发送数据
PMBUSA_SDA	9						I/OD	PMBus-A 开漏双向数据信号
GPIO49	0, 4, 8, 12						I/O	通用输入/输出 GPIO 49
OUTPUTXBAR4	1						O	输出 X-BAR 输出 4
MCANA_RX	5	12	8				I	CAN/CAN FD 接收
SCIA_RX	6						I	SCI-A 接收数据
LINA_RX	9						I	LIN-A 接收
FSITXA_D0	14						O	FSITX-A 主数据输出
GPIO50	0, 4, 8, 12						I/O	通用输入/输出 GPIO 50
EQEP1_A	1						I	eQEP-1 输入 A
MCANA_TX	5	13	9				O	CAN/CAN FD 发送
SPIB_PICO	6						I/O	SPI-B 外设输入、控制器输出（PICO）
I2CB_SDA	9						I/OD	I2C-B 开漏双向数据信号
FSITXA_D1	14						O	FSITX-A 可选附加数据输出
GPIO51	0, 4, 8, 12						I/O	通用输入/输出 GPIO 51
EQEP1_B	1						I	eQEP-1 输入 B
MCANA_RX	5	14	10				I	CAN/CAN FD 接收
SPIB_POCI	6						I/O	SPI-B 外设输出、控制器输入（POCI）
I2CB_SCL	9						I/OD	I2C-B 开漏双向时钟信号
FSITXA_CLK	14						O	FSITX-A 输出时钟
GPIO52	0, 4, 8, 12						I/O	通用输入/输出 GPIO 52
EQEP1_STROBE	1						I/O	eQEP-1 选通
CLB_OUTPUTXBAR5	5	15	11				O	CLB 输出 X-BAR 输出 5
SPIB_CLK	6						I/O	SPI-B 时钟
SYNCOUT	9						O	外部 ePWM 同步脉冲
FSIRXA_D0	14						I	FSIRX-A 主数据输入

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO53	0, 4, 8, 12						I/O	通用输入/输出 GPIO 53
EQEP1_INDEX	1						I/O	eQEP-1 索引
CLB_OUTPUTXBAR6	5						O	CLB 输出 X-BAR 输出 6
SPIB_PTE	6	16	12				I/O	SPI-B 外设发送使能（PTE）
ADCSOCAO	9						O	外部 ADC 的 A 转换启动信号
MCANB_RX	10						I	CAN/CAN FD 接收
FSIRXA_D1	14						I	FSIRX-A 可选附加数据输入
GPIO54	0, 4, 8, 12						I/O	通用输入/输出 GPIO 54
SPIA_PICO	1						I/O	SPI-A 外设输入、控制器输出（PICO）
EQEP2_A	5						I	eQEP-2 输入 A
OUTPUTXBAR2	6	17	13				O	输出 X-BAR 输出 2
ADCSOCBO	9						O	外部 ADC 的 B 转换启动信号
LINA_TX	10						O	LIN-A 发送
FSIRXA_CLK	14						I	FSIRX-A 输入时钟
GPIO55	0, 4, 8, 12						I/O	通用输入/输出 GPIO 55
SPIA_POCI	1						I/O	SPI-A 外设输出、控制器输入（POCI）
EQEP2_B	5						I	eQEP-2 输入 B
OUTPUTXBAR3	6	51	43				O	输出 X-BAR 输出 3
ERRORSTS	9						O	错误状态输出。该信号需要外接 pulldown.
LINA_RX	10						I	LIN-A 接收
GPIO56	0, 4, 8, 12						I/O	通用输入/输出 GPIO 56
SPIA_CLK	1						I/O	SPI-A 时钟
CLB_OUTPUTXBAR7	2						O	CLB 输出 X-BAR 输出 7
MCANA_TX	3						O	CAN/CAN FD 发送
EQEP2_STROBE	5	80	65				I/O	eQEP-2 选通
SCIB_TX	6						O	SCI-B 发送数据
SPIB_PICO	9						I/O	SPI-B 外设输入、控制器输出（PICO）
I2CA_SDA	10						I/OD	I2C-A 开漏双向数据信号
EQEP1_A	11						I	eQEP-1 输入 A
FSIRXA_D1	14						I	FSIRX-A 可选附加数据输入
GPIO57	0, 4, 8, 12						I/O	通用输入/输出 GPIO 57
SPIA_PTE	1						I/O	SPI-A 外设发送使能（PTE）
CLB_OUTPUTXBAR8	2						O	CLB 输出 X-BAR 输出 8
MCANA_RX	3						I	CAN/CAN FD 接收
EQEP2_INDEX	5	81	66				I/O	eQEP-2 索引
SCIB_RX	6						I	SCI-B 接收数据
SPIB_POCI	9						I/O	SPI-B 外设输出、控制器输入（POCI）
I2CA_SCL	10						I/OD	I2C-A 开漏双向时钟信号
EQEP1_B	11						I	eQEP-1 输入 B
FSIRXA_CLK	14						I	FSIRX-A 输入时钟
GPIO58	0, 4, 8, 12						I/O	通用输入/输出 GPIO 58
OUTPUTXBAR1	5						O	输出 X-BAR 输出 1
SPIB_CLK	6						I/O	SPI-B 时钟
LINA_TX	9	82	67				O	LIN-A 发送
MCANB_TX	10						O	CAN/CAN FD 发送
EQEP1_STROBE	11						I/O	eQEP-1 选通
FSIRXA_D0	14						I	FSIRX-A 主数据输入

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO59	0, 4, 8, 12	121	92				I/O	通用输入/输出 GPIO 59
OUTPUTXBAR2	5						O	输出 X-BAR 输出 2
SPIB_PTE	6						I/O	SPI-B 外设发送使能（PTE）
LINA_RX	9						I	LIN-A 接收
MCANB_RX	10						I	CAN/CAN FD 接收
EQEP1_INDEX	11						I/O	eQEP-1 索引
GPIO60	0, 4, 8, 12	52	44				I/O	通用输入/输出 GPIO 60
EPWM12_B	1						O	ePWM-12 输出 B
MCANA_TX	3						O	CAN/CAN FD 发送
OUTPUTXBAR3	5						O	输出 X-BAR 输出 3
SPIB_PICO	6						I/O	SPI-B 外设输入、控制器输出（PICO）
GPIO61	0, 4, 8, 12	120	91				I/O	通用输入/输出 GPIO 61
MCANA_RX	3						I	CAN/CAN FD 接收
OUTPUTXBAR4	5						O	输出 X-BAR 输出 4
SPIB_POCI	6						I/O	SPI-B 外设输出、控制器输入（POCI）
MCANB_RX	14						I	CAN/CAN FD 接收
GPIO62	0, 4, 8, 12	58	46	31			I/O	通用输入/输出 GPIO 62
EPWM10_A	1						O	ePWM-10 输出 A
OUTPUTXBAR3	2						O	输出 X-BAR 输出 3
MCANA_TX	5						O	CAN/CAN FD 发送
SCIA_TX	6						O	SCI-A 发送数据
PMBUSA_SDA	9						I/OD	PMBus-A 开漏双向数据信号
GPIO63	0, 4, 8, 12	59	47	32			I/O	通用输入/输出 GPIO 63
EPWM10_B	1						O	ePWM-10 输出 B
OUTPUTXBAR4	2						O	输出 X-BAR 输出 4
MCANA_RX	5						I	CAN/CAN FD 接收
SCIA_RX	6						I	SCI-A 接收数据
LINA_RX	9						I	LIN-A 接收
GPIO64	0, 4, 8, 12	56					I/O	通用输入/输出 GPIO 64
SCIA_RX	1						I	SCI-A 接收数据
EPWM11_A	2						O	ePWM-11 输出 A
EPWM7_A	3						O	ePWM-7 输出 A
OUTPUTXBAR5	5						O	输出 X-BAR 输出 5
EQEP1_A	6						I	eQEP-1 输入 A
EQEP2_STROBE	9						I/O	eQEP-2 选通
LINA_TX	10						O	LIN-A 发送
SPIB_CLK	11						I/O	SPI-B 时钟
ERRORSTS	13						O	错误状态输出。该信号需要外接 pulldown.
I2CB_SDA	14						I/OD	I2C-B 开漏双向数据信号
GPIO65	0, 4, 8, 12	57					I/O	通用输入/输出 GPIO 65
EQEP1_A	1						I	eQEP-1 输入 A
EPWM11_B	2						O	ePWM-11 输出 B
SPIB_PICO	6						I/O	SPI-B 外设输入、控制器输出（PICO）
MCANA_TX	9						O	CAN/CAN FD 发送
I2CA_SCL	11						I/OD	I2C-A 开漏双向时钟信号

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO66	0, 4, 8, 12						I/O	通用输入/输出 GPIO 66
EQEP1_B	1						I	eQEP-1 输入 B
EPWM12_A	2	9					O	ePWM-12 输出 A
SPIB_POCI	6						I/O	SPI-B 外设输出、控制器输入（POCI）
MCANA_RX	9						I	CAN/CAN FD 接收
I2CA_SDA	11						I/OD	I2C-A 开漏双向数据信号
GPIO67	0, 4, 8, 12						I/O	通用输入/输出 GPIO 67
EPWM7_B	1						O	ePWM-7 输出 B
EPWM12_B	2						O	ePWM-12 输出 B
MCANA_TX	3						O	CAN/CAN FD 发送
EQEP1_INDEX	5						I/O	eQEP-1 索引
SCIB_RX	6	10					I	SCI-B 接收数据
PMBUSA_ALERT	7						I/OD	PMBus-A 开漏双向告警信号
FSIRXA_CLK	9						I	FSIRX-A 输入时钟
LINA_RX	10						I	LIN-A 接收
SPIA_POCI	11						I/O	SPI-A 外设输出、控制器输入（POCI）
SCIC_RX	15						I	SCI-C 接收数据
GPIO68	0, 4, 8, 12						I/O	通用输入/输出 GPIO 68
EPWM7_A	1						O	ePWM-7 输出 A
EPWM3_A	2						O	ePWM-3 输出 A
MCANA_RX	3						I	CAN/CAN FD 接收
EQEP1_STROBE	5						I/O	eQEP-1 选通
SCIB_TX	6	72					O	SCI-B 发送数据
PMBUSA_CTL	7						I/O	PMBus-A 控制信号：目标端输入/控制器端输出输出
FSIRXA_D0	9						I	FSIRX-A 主数据输入
LINA_TX	10						O	LIN-A 发送
SPIA_CLK	11						I/O	SPI-A 时钟
SCIC_TX	15						O	SCI-C 发送数据
GPIO69	0, 4, 8, 12						I/O	通用输入/输出 GPIO 69
EPWM6_B	1						O	ePWM-6 输出 B
EPWM3_B	2						O	ePWM-3 输出 B
OUTPUTXBAR7	3						O	输出 X-BAR 输出 7
EQEP1_B	5						I	eQEP-1 输入 B
SCIB_RX	6	73					I	SCI-B 接收数据
SPIA_PTE	7						I/O	SPI-A 外设发送使能（PTE）
FSIRXA_D1	9						I	FSIRX-A 可选附加数据输入
LINA_RX	10						I	LIN-A 接收
EQEP2_A	11						I	eQEP-2 输入 A
SPIA_PICO	13						I/O	SPI-A 外设输入、控制器输出（PICO）
EQEP3_INDEX	15						I/O	eQEP-3 索引

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO70	0, 4, 8, 12						I/O	通用输入/输出 GPIO 70
I2CA_SCL	1						I/OD	I2C-A 开漏双向时钟信号
SPIB_PTE	3						I/O	SPI-B 外设发送使能（PTE）
OUTPUTXBAR4	5						O	输出 X-BAR 输出 4
LINA_RX	6	74					I	LIN-A 接收
FSIRXA_CLK	9						I	FSIRX-A 输入时钟
MCANA_RX	10						I	CAN/CAN FD 接收
EQEP2_B	11						I	eQEP-2 输入 B
ADCSOCAO	13						O	外部 ADC 的 A 转换启动信号
EQEP3_A	15						I	eQEP-3 输入 A
GPIO71	0, 4, 8, 12						I/O	通用输入/输出 GPIO 71
SPIA_PICO	1						I/O	SPI-A 外设输入、控制器输出（PICO）
EPWM4_B	2						O	ePWM-4 输出 B
OUTPUTXBAR7	3						O	输出 X-BAR 输出 7
EPWM9_A	5						O	ePWM-9 输出 A
SCIA_TX	6						O	SCI-A 发送数据
EQEP1_STROBE	9	83					I/O	eQEP-1 选通
PMBUSA_SCL	10						I/OD	PMBus-A 开漏双向时钟信号
XCLKOUT	11						O	外部时钟输出。该引脚输出器件内部所选时钟信号经分频后的版本。
EQEP2_INDEX	13						I/O	eQEP-2 索引
SPIB_POCI	14						I/O	SPI-B 外设输出、控制器输入（POCI）
EQEP3_STROBE	15						I/O	eQEP-3 选通
GPIO72	0, 4, 8, 12						I/O	通用输入/输出 GPIO 72
SPIA_POCI	1						I/O	SPI-A 外设输出、控制器输入（POCI）
EPWM5_A	2						O	ePWM-5 输出 A
OUTPUTXBAR8	3						O	输出 X-BAR 输出 8
EPWM9_B	5						O	ePWM-9 输出 B
SCIA_RX	6	84					I	SCI-A 接收数据
EQEP1_INDEX	9						I/O	eQEP-1 索引
PMBUSA_SDA	10						I/OD	PMBus-A 开漏双向数据信号
MCANA_TX	11						O	CAN/CAN FD 发送
EPWM6_A	14						O	ePWM-6 输出 A
EQEP3_B	15						I	eQEP-3 输入 B
GPIO73	0, 4, 8, 12						I/O	通用输入/输出 GPIO 73
OUTPUTXBAR1	1						O	输出 X-BAR 输出 1
EPWM5_B	2						O	ePWM-5 输出 B
SPIA_PTE	3						I/O	SPI-A 外设发送使能（PTE）
EPWM8_A	5						O	ePWM-8 输出 A
SPIB_PICO	6	85					I/O	SPI-B 外设输入、控制器输出（PICO）
LINA_TX	9						O	LIN-A 发送
PMBUSA_SCL	10						I/OD	PMBus-A 开漏双向时钟信号
SCIA_TX	11						O	SCI-A 发送数据
ERRORSTS	13						O	错误状态输出。该信号需要外接 pulldown.
EPWM9_A	14						O	ePWM-9 输出 A

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO74	0, 4, 8, 12	86					I/O	通用输入/输出 GPIO 74
EPWM2_B	1						O	ePWM-2 输出 B
ADCSOCAO	3						O	外部 ADC 的 A 转换启动信号
MCANA_TX	5						O	CAN/CAN FD 发送
SPIA_POCI	6						I/O	SPI-A 外设输出、控制器输入（POCI）
EQEP1_B	11						I	eQEP-1 输入 B
GPIO75	0, 4, 8, 12	111					I/O	通用输入/输出 GPIO 75
EPWM1_B	1						O	ePWM-1 输出 B
LINA_RX	3						I	LIN-A 接收
EPWM6_A	5						O	ePWM-6 输出 A
SPIA_CLK	6						I/O	SPI-A 时钟
EQEP1_STROBE	11						I/O	eQEP-1 选通
SCIC_RX	14						I	SCI-C 接收数据
GPIO76	0, 4, 8, 12	112					I/O	通用输入/输出 GPIO 76
EPWM4_A	1						O	ePWM-4 输出 A
OUTPUTXBAR2	5						O	输出 X-BAR 输出 2
SPIA_PTE	6						I/O	SPI-A 外设发送使能（PTE）
MCANA_RX	10						I	CAN/CAN FD 接收
EQEP1_INDEX	11						I/O	eQEP-1 索引
GPIO77	0, 4, 8, 12	113					I/O	通用输入/输出 GPIO 77
EPWM1_A	1						O	ePWM-1 输出 A
OUTPUTXBAR3	5						O	输出 X-BAR 输出 3
SPIA_PICO	6						I/O	SPI-A 外设输入、控制器输出（PICO）
MCANA_TX	10						O	CAN/CAN FD 发送
EQEP1_A	11						I	eQEP-1 输入 A
SCIC_TX	14						O	SCI-C 发送数据
GPIO78	0, 4, 8, 12	114					I/O	通用输入/输出 GPIO 78
EPWM8_A	2						O	ePWM-8 输出 A
EPWM3_A	3						O	ePWM-3 输出 A
OUTPUTXBAR1	5						O	输出 X-BAR 输出 1
EPWM2_B	6						O	ePWM-2 输出 B
FSITXA_CLK	9						O	FSITX-A 输出时钟
GPIO79	0, 4, 8, 12	115					I/O	通用输入/输出 GPIO 79
EPWM8_B	2						O	ePWM-8 输出 B
EPWM3_B	3						O	ePWM-3 输出 B
MCANA_RX	5						I	CAN/CAN FD 接收
EPWM2_A	6						O	ePWM-2 输出 A
I2CA_SDA	7						I/OD	I2C-A 开漏双向数据信号
PMBUSA_SCL	9						I/OD	PMBus-A 开漏双向时钟信号
GPIO80	0, 4, 8, 12	116					I/O	通用输入/输出 GPIO 80
EPWM1_A	1						O	ePWM-1 输出 A
OUTPUTXBAR7	3						O	输出 X-BAR 输出 7
SCIA_RX	5						I	SCI-A 接收数据
I2CB_SDA	6						I/OD	I2C-B 开漏双向数据信号
SPIA_PTE	7						I/O	SPI-A 外设发送使能（PTE）
FSITXA_D0	9						O	FSITX-A 主数据输出
MCANA_RX	10						I	CAN/CAN FD 接收
CLB_OUTPUTXBAR8	11						O	CLB 输出 X-BAR 输出 8
EQEP1_INDEX	13						I/O	eQEP-1 索引
EPWM3_A	15						O	ePWM-3 输出 A

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO81	0, 4, 8, 12						I/O	通用输入/输出 GPIO 81
EPWM1_B	1						O	ePWM-1 输出 B
OUTPUTXBAR6	2						O	输出 X-BAR 输出 6
SCIC_RX	3						I	SCI-C 接收数据
SPIB_CLK	5	117					I/O	SPI-B 时钟
I2CB_SCL	6						I/OD	I2C-B 开漏双向时钟信号
FSITXA_D1	9						O	FSITX-A 可选附加数据输出
MCANA_TX	10						O	CAN/CAN FD 发送
EQEP3_INDEX	11						I/O	eQEP-3 索引
GPIO211	0, 4, 8, 12	43					I/O	通用输入/输出 GPIO 211。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM10_A	1						O	ePWM-10 输出 A
EQEP3_A	5						I	eQEP-3 输入 A
GPIO212	0, 4, 8, 12	44					I/O	通用输入/输出 GPIO 212。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM10_B	1						O	ePWM-10 输出 B
EQEP3_B	5						I	eQEP-3 输入 B
GPIO213	0, 4, 8, 12	45					I/O	通用输入/输出 GPIO 213。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM11_A	1						O	ePWM-11 输出 A
EQEP3_STROBE	5						I/O	eQEP-3 选通
GPIO214	0, 4, 8, 12	46					I/O	通用输入/输出 GPIO 214。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM11_B	1						O	ePWM-11 输出 B
EQEP3_INDEX	5						I/O	eQEP-3 索引
GPIO215	0, 4, 8, 12	47					I/O	通用输入/输出 GPIO 215。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM7_B	1						O	ePWM-7 输出 B
EQEP2_A	5						I	eQEP-2 输入 A
GPIO224	0, 4, 8, 12						I/O	通用输入/输出 GPIO 224。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM11_B	1						O	ePWM-11 输出 B
OUTPUTXBAR3	5						O	输出 X-BAR 输出 3
SPIA_PICO	6	21	17	13	9	7	I/O	SPI-A 外设输入、控制器输出（PICO）
EPWM1_A	9						O	ePWM-1 输出 A
MCANA_TX	10						O	CAN/CAN FD 发送
EQEP1_A	11						I	eQEP-1 输入 A
ADCE_EXTMUXSEL3	13						O	ADCE 外部复用器选择引脚（位置 3）
SCIC_TX	14						O	SCI-C 发送数据

版权所有 © 2026，Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
GPIO226	0, 4, 8, 12						I/O	通用输入/输出 GPIO 226。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM10_B	1						O	ePWM-10 输出 B
LINA_RX	3						I	LIN-A 接收
EPWM6_A	5	19	15	11	7		O	ePWM-6 输出 A
SPIA_CLK	6						I/O	SPI-A 时钟
EPWM1_B	9						O	ePWM-1 输出 B
EQEP1_STROBE	11						I/O	eQEP-1 选通
ADCE_EXTMUXSEL1	13						O	ADCE 外部复用器选择引脚（位置 1）
SCIC_RX	14						I	SCI-C 接收数据
GPIO227	0, 4, 8, 12						I/O	通用输入/输出 GPIO 227。该引脚还具有模拟功能，详见本表 ANALOG 部分。
I2CB_SCL	1	48	38	28	24	22	I/OD	I2C-B 开漏双向时钟信号
EPWM3_A	3						O	ePWM-3 输出 A
OUTPUTXBAR1	5						O	输出 X-BAR 输出 1
EPWM2_B	6						O	ePWM-2 输出 B
GPIO228	0, 4, 8, 12						I/O	通用输入/输出 GPIO 228。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM10_A	1						O	ePWM-10 输出 A
ADCSOCAO	3						O	外部 ADC 的 A 转换启动信号
MCANA_TX	5	18	14	10	6		O	CAN/CAN FD 发送
SPIA_POCI	6						I/O	SPI-A 外设输出、控制器输入（POCI）
EPWM2_B	9						O	ePWM-2 输出 B
EQEP1_B	11						I	eQEP-1 输入 B
ADCE_EXTMUXSEL0	13						O	ADCE 外部复用器选择引脚（位置 0）
GPIO230	0, 4, 8, 12						I/O	通用输入/输出 GPIO 230。该引脚还具有模拟功能，详见本表 ANALOG 部分。
I2CB_SDA	1						I/OD	I2C-B 开漏双向数据信号
EPWM3_B	3	50	40	29	25	23	O	ePWM-3 输出 B
MCANA_RX	5						I	CAN/CAN FD 接收
EPWM2_A	6						O	ePWM-2 输出 A
I2CA_SDA	7						I/OD	I2C-A 开漏双向数据信号
PMBUSA_SCL	9						I/OD	PMBus-A 开漏双向时钟信号
GPIO242	0, 4, 8, 12						I/O	通用输入/输出 GPIO 242。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM11_A	1						O	ePWM-11 输出 A
OUTPUTXBAR2	5						O	输出 X-BAR 输出 2
SPIA_PTE	6	20	16	12	8	6	I/O	SPI-A 外设发送使能（PTE）
EPWM4_A	9						O	ePWM-4 输出 A
MCANA_RX	10						I	CAN/CAN FD 接收
EQEP1_INDEX	11						I/O	eQEP-1 索引
ADCE_EXTMUXSEL2	13						O	ADCE 外部复用器选择引脚（位置 2）
GPIO247	0, 4, 8, 12		42				I/O	通用输入/输出 GPIO 247。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM12_B	1						O	ePWM-12 输出 B
GPIO253	0, 4, 8, 12		41				I/O	通用输入/输出 GPIO 253。该引脚还具有模拟功能，详见本表 ANALOG 部分。
EPWM12_A	1						O	ePWM-12 输出 A

版权所有 © 2026 Texas Instruments Incorporated

表 5-1. 引脚属性（续）

信号名称	复用位置	128 PDT	100 PZ	80 PNA	64 PM	56 RSH	引脚类型	说明
测试、JTAG 与复位								
TCK		75	60	45	36	33	I	带内部上拉的 JTAG 测试时钟。
TMS		77	62	47	38	35	I/O	JTAG 测试模式选择（TMS），带内部上拉。该串行控制输入在 TCK 上升沿锁存到 TAP 控制器。本器件没有 TRSTn 引脚。建议在电路板上将 TMS 通过 2.2 kΩ 上拉电阻连接到 VDDIO，使 JTAG 在正常运行时保持复位状态。
XRSn		3	2	5	3	4	I/OD	器件复位输入/看门狗复位输出。上电时，器件会将该引脚拉低；外部电路也可拉低该引脚以触发器件复位。发生看门狗复位时，MCU 同样会拉低 XRSn，并使其在 512 个 OSCCLK 周期内保持低电平。XRSn 与 VDDIO 之间应连接 2.2 kΩ 至 10 kΩ 电阻。若在 XRSn 与 VSS 之间接入电容滤除噪声，其容量应不大于 100 nF。这样可确保看门狗复位时，看门狗能在 512 个 OSCCLK 周期内将 XRSn 拉至 VOL。该引脚为带内部上拉的开漏输出；若由外部器件驱动，也必须使用开漏器件。
电源与接地								
VDD		6, 54, 90, 108	4, 71, 87	8, 53, 71	4, 44, 59	5, 41, 53		1.2 V 数字逻辑电源引脚。TI 建议在每个 VDD 引脚附近放置去耦电容，总电容至少约为 10 µF。使用内部 VREG 时，还建议在电路板上将所有 VDD 引脚互连。
VDDA		41	34	26	22	20		3.3 V 模拟电源引脚。每个引脚至少连接一个 2.2 µF 去耦电容。
VDDIO		5, 55, 89, 109	3, 70, 88	7, 52, 72	43, 60	40, 54		3.3 V 数字 I/O 电源引脚。每个引脚至少连接一个 0.1 µF 去耦电容。
VREGENZ		93	73	56	46	42	I	内部电压调节器使能端，带内部下拉。将其拉低至 VSS 可启用内部 VREG；拉高至 VDDIO 可使用外部电源。
VSS		7, 53, 92, 107	5, 45, 72, 86	9, 30, 55, 70	5, 26, 45, 58	PAD		数字地
VSSA		40	33	25	21	19		模拟地

(1) 在 128-PDT 封装上，VREFLO 分配到引脚 33 和 34；应在 PCB 上将这两个引脚连接在一起。在 100-PZ 封装上，VREFLO 分配到引脚 26 和 27；也应在 PCB 上将这两个引脚连接在一起。(2) 在 128-PDT 封装上，VREFHI 分配到引脚 31 和 32；应在 PCB 上将这两个引脚连接在一起。在 100-PZ 封装上，VREFHI 分配到引脚 24 和 25；也应在 PCB 上将这两个引脚连接在一起。

版权所有 © 2026，Texas Instruments Incorporated

5.3 信号说明

5.3.1 Analog Signals

表 5-2. 模拟信号

信号名称	引脚类型	说明	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
A0	I	ADC-A 输入 0	30	23	19	15	13
A1	I	ADC-A 输入 1	29	22	18	14	12
A2	I	ADC-A 输入 2	21	17	13	9	7
A3	I	ADC-A 输入 3	20	18	12	8	6
A4	I	ADC-A 输入 4	42	36	27	23	21
A5	I	ADC-A 输入 5	28	35	17	13	11
A6	I	ADC-A 输入 6	18	14	10	6	
A7	I	ADC-A 输入 7	37	31	23	19	17
A8	I	ADC-A 输入 8	39	37	24	20	18
A9	I	ADC-A 输入 9	48	38	28	24	22
A10	I	ADC-A 输入 10	50	40	29	25	23
A11	I	ADC-A 输入 11	27	20	16	12	10
A12	I	ADC-A 输入 12	35	28	22	18	16
A13	I	ADC-A 输入 13	33, 34	26, 27	21	17	15
A14	I	ADC-A 输入 14	26	19	15	11	9
A15	I	ADC-A 输入 15	22		14	10	8
A16	I	ADC-A 输入 16	2	1	4	2	3
A17	I	ADC-A 输入 17	60	48	33	27	24
A18	I	ADC-A 输入 18	61	49	34	28	25
A19	I	ADC-A 输入 19	62	50	35	29	26
A20	I	ADC-A 输入 20	63	51	36	30	27
A24	I	ADC-A 输入 24	64	52	37	31	28
A25	I	ADC-A 输入 25	67	55	40	34	31
A26	I	ADC-A 输入 26	24				
A27	I	ADC-A 输入 27	44				
A28	I	ADC-A 输入 28	47				
AIO208	I	用作数字输入的模拟引脚 208	23				
AIO209	I	用作数字输入的模拟引脚 209	24				
AIO210	I	用作数字输入的模拟引脚 210	25				
AIO225	I	用作数字输入的模拟引脚 225	42	36	27	23	21
AIO229	I	用作数字输入的模拟引脚 229		18			
AIO231	I	用作数字输入的模拟引脚 231	30	23	19	15	13
AIO232	I	用作数字输入的模拟引脚 232	29	22	18	14	12
AIO233	I	用作数字输入的模拟引脚 233	22		14	10	8
AIO234	I	用作数字输入的模拟引脚 234	31, 32	24, 25	20	16	14
AIO235	I	用作数字输入的模拟引脚 235	33, 34	26, 27	21	17	15
AIO237	I	用作数字输入的模拟引脚 237	27	20	16	12	10
AIO238	I	用作数字输入的模拟引脚 238	35	28	22	18	16
AIO239	I	用作数字输入的模拟引脚 239	26	19	15	11	9
AIO240	I	用作数字输入的模拟引脚 240		37			
AIO241	I	用作数字输入的模拟引脚 241	39		24	20	18
AIO244	I	用作数字输入的模拟引脚 244	28	21	17	13	11

版权所有 © 2026 Texas Instruments Incorporated

表 5-2. 模拟信号（续）

信号名称	引脚类型	说明	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
AIO245	I	用作数字输入的模拟引脚 245	37	31	23	19	17
AIO248	I	用作数字输入的模拟引脚 248	35	29	22	18	16
AIO249	I	用作数字输入的模拟引脚 249		35			
AIO251	I	用作数字输入的模拟引脚 251	36	30			
AIO252	I	用作数字输入的模拟引脚 252	38	32			
B0	I	ADC-B 输入 0	39	41	24	20	18
B1	I	ADC-B 输入 1	50	40	29	25	23
B2	I	ADC-B 输入 2	19	15	11	7	
B3	I	ADC-B 输入 3	20	16	12	8	6
B4	I	ADC-B 输入 4	49	39	28	24	22
B5	I	ADC-B 输入 5	38	32			
B6	I	ADC-B 输入 6	21	17	13	9	7
B7	I	ADC-B 输入 7	29	22	18	14	12
B8	I	ADC-B 输入 8	42	36	27	23	21
B9	I	ADC-B 输入 9	22	18	14	10	8
B10	I	ADC-B 输入 10	27	20	16	12	10
B11	I	ADC-B 输入 11	36	30			
B12	I	ADC-B 输入 12	28	21	17	13	11
B13	I	ADC-B 输入 13	33, 34	26, 27	21	17	15
B14	I	ADC-B 输入 14	26	19	15	11	9
B15	I	ADC-B 输入 15	30	23	19	15	13
B16	I	ADC-B 输入 16	2	1	4	2	3
B17	I	ADC-B 输入 17	60	48	33	27	24
B18	I	ADC-B 输入 18	61	49	34	28	25
B19	I	ADC-B 输入 19	62	50	35	29	26
B20	I	ADC-B 输入 20	63	51	36	30	27
B24	I	ADC-B 输入 24	65	53	38	32	29
B25	I	ADC-B 输入 25	68	56	41	35	32
B26	I	ADC-B 输入 26	25				
B27	I	ADC-B 输入 27	45				
B30	I	ADC-B 输入 30	37	31	23	19	17
C0	I	ADC-C 输入 0	27	20	16	12	10
C1	I	ADC-C 输入 1	35	29	22	18	16
C2	I	ADC-C 输入 2	28	21	17	13	11
C3	I	ADC-C 输入 3	37	31	23	19	17
C4	I	ADC-C 输入 4	26	19	15	11	9
C5	I	ADC-C 输入 5	20	28	12	8	6
C6	I	ADC-C 输入 6	19	15	11	7	
C7	I	ADC-C 输入 7	22	18	14	10	8
C8	I	ADC-C 输入 8	49	39	28	24	22
C9	I	ADC-C 输入 9	21	17	13	9	7
C10	I	ADC-C 输入 10	50	40	29	25	23
C11	I	ADC-C 输入 11	39	41	24	20	18
C13	I	ADC-C 输入 13	33, 34	26, 27	21	17	15

版权所有 © 2026，Texas Instruments Incorporated

表 5-2. 模拟信号（续）

信号名称	引脚类型	说明	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
C14	I	ADC-C 输入 14	42	42	27	23	21
C15	I	ADC-C 输入 15	30	23	19	15	13
C16	I	ADC-C 输入 16	2	1	4	2	3
C17	I	ADC-C 输入 17	60	48	33	27	24
C18	I	ADC-C 输入 18	61	49	34	28	25
C19	I	ADC-C 输入 19	62	50	35	29	26
C20	I	ADC-C 输入 20	63	51	36	30	27
C24	I	ADC-C 输入 24	66	54	39	33	30
C25	I	ADC-C 输入 25	23				
C26	I	ADC-C 输入 26	43				
C27	I	ADC-C 输入 27	46				
CMP1_DACL	I	CMPSS-1 低侧 DAC 输出	29	22	18	14	12
CMP1_HN0	I	CMPSS-1 高侧比较器负输入 0	22		14	10	8
CMP1_HN1	I	CMPSS-1 高侧比较器负输入 1	27	20	16	12	10
CMP1_HP0	I	CMPSS-1 高侧比较器正输入 0	21	17	13	9	7
CMP1_HP1	I	CMPSS-1 高侧比较器正输入 1	27	20	16	12	10
CMP1_HP2	I	CMPSS-1 高侧比较器正输入 2	18	14	10	6	
CMP1_HP3	I	CMPSS-1 高侧比较器正输入 3	22		14	10	8
CMP1_HP4	I	CMPSS-1 高侧比较器正输入 4	29	22	18	14	12
CMP1_HP5	I	CMPSS-1 高侧比较器正输入 5	38	32			
CMP1_LN0	I	CMPSS-1 Low Comparator Negative Input 0	22		14	10	8
CMP1_LN1	I	CMPSS-1 Low Comparator Negative Input 1	27	20	16	12	10
CMP1_LP0	I	CMPSS-1 低侧比较器正输入 0	21	17	13	9	7
CMP1_LP1	I	CMPSS-1 低侧比较器正输入 1	27	20	16	12	10
CMP1_LP2	I	CMPSS-1 低侧比较器正输入 2	18	14	10	6	
CMP1_LP3	I	CMPSS-1 低侧比较器正输入 3	22		14	10	8
CMP1_LP4	I	CMPSS-1 低侧比较器正输入 4	29	22	18	14	12
CMP1_LP5	I	CMPSS-1 低侧比较器正输入 5	38	32			
CMP2_HN0	I	CMPSS-2 高侧比较器负输入 0	50	40	29	25	23
CMP2_HN1	I	CMPSS-2 高侧比较器负输入 1	35	28	22	18	16
CMP2_HP0	I	CMPSS-2 高侧比较器正输入 0	42	36	27	23	21
CMP2_HP1	I	CMPSS-2 高侧比较器正输入 1	35	28	22	18	16
CMP2_HP2	I	CMPSS-2 高侧比较器正输入 2	48	38	28	24	22
CMP2_HP3	I	CMPSS-2 高侧比较器正输入 3	50	40, 41	29	25	23
CMP2_HP5	I	CMPSS-2 高侧比较器正输入 5	28	35	17	13	11
CMP2_LN0	I	CMPSS-2 Low Comparator Negative Input 0	50	40	29	25	23
CMP2_LN1	I	CMPSS-2 Low Comparator Negative Input 1	35	28	22	18	16
CMP2_LP0	I	CMPSS-2 低侧比较器正输入 0	42	36	27	23	21
CMP2_LP1	I	CMPSS-2 低侧比较器正输入 1	35	28	22	18	16
CMP2_LP2	I	CMPSS-2 低侧比较器正输入 2	48	38	28	24	22
CMP2_LP3	I	CMPSS-2 低侧比较器正输入 3	50	40, 41	29	25	23
CMP2_LP5	I	CMPSS-2 低侧比较器正输入 5	28	35	17	13	11

版权所有 © 2026 Texas Instruments Incorporated

表 5-2. 模拟信号（续）

信号名称	引脚类型	说明	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
CMP3_HN0	I	CMPSS-3 高侧比较器负输入 0	20	16	12	8	6
CMP3_HN1	I	CMPSS-3 高侧比较器负输入 1	28	21	17	13	11
CMP3_HP0	I	CMPSS-3 高侧比较器正输入 0	19	15	11	7	
CMP3_HP1	I	CMPSS-3 高侧比较器正输入 1	28	21	17	13	11
CMP3_HP2	I	CMPSS-3 高侧比较器正输入 2	30	23	19	15	13
CMP3_HP3	I	CMPSS-3 高侧比较器正输入 3	20	16	12	8	6
CMP3_HP4	I	CMPSS-3 高侧比较器正输入 4	26	19	15	11	9
CMP3_HP5	I	CMPSS-3 高侧比较器正输入 5	20	18	12	8	6
CMP3_LN0	I	CMPSS-3 Low Comparator Negative Input 0	20	16	12	8	6
CMP3_LN1	I	CMPSS-3 Low Comparator Negative Input 1	28	21	17	13	11
CMP3_LP0	I	CMPSS-3 低侧比较器正输入 0	19	15	11	7	
CMP3_LP1	I	CMPSS-3 低侧比较器正输入 1	28	21	17	13	11
CMP3_LP2	I	CMPSS-3 低侧比较器正输入 2	30	23	19	15	13
CMP3_LP3	I	CMPSS-3 低侧比较器正输入 3	20	16	12	8	6
CMP3_LP4	I	CMPSS-3 低侧比较器正输入 4	26	19	15	11	9
CMP3_LP5	I	CMPSS-3 低侧比较器正输入 5	20	18	12	8	6
CMP4_HN0	I	CMPSS-4 高侧比较器负输入 0	42	42	27	23	21
CMP4_HN1	I	CMPSS-4 高侧比较器负输入 1	37	31	23	19	17
CMP4_HP0	I	CMPSS-4 高侧比较器正输入 0	49	39	28	24	22
CMP4_HP1	I	CMPSS-4 高侧比较器正输入 1	37	31	23	19	17
CMP4_HP2	I	CMPSS-4 高侧比较器正输入 2	35	29	22	18	16
CMP4_HP3	I	CMPSS-4 高侧比较器正输入 3	42	42	27	23	21
CMP4_HP4	I	CMPSS-4 高侧比较器正输入 4	39	37	24	20	18
CMP4_HP5	I	CMPSS-4 高侧比较器正输入 5	36	30			
CMP4_LN0	I	CMPSS-4 Low Comparator Negative Input 0	42	42	27	23	21
CMP4_LN1	I	CMPSS-4 Low Comparator Negative Input 1	37	31	23	19	17
CMP4_LP0	I	CMPSS-4 低侧比较器正输入 0	49	39	28	24	22
CMP4_LP1	I	CMPSS-4 低侧比较器正输入 1	37	31	23	19	17
CMP4_LP2	I	CMPSS-4 低侧比较器正输入 2	35	29	22	18	16
CMP4_LP3	I	CMPSS-4 低侧比较器正输入 3	42	42	27	23	21
CMP4_LP4	I	CMPSS-4 低侧比较器正输入 4	39	37	24	20	18
CMP4_LP5	I	CMPSS-4 低侧比较器正输入 5	36	30			
D0	I	ADC-D 输入 0	64	52	37	31	28
D1	I	ADC-D 输入 1	65	53	38	32	29
D2	I	ADC-D 输入 2	66	54	39	33	30
D3	I	ADC-D 输入 3	67	55	40	34	31
D4	I	ADC-D 输入 4	68	56	41	35	32
D5	I	ADC-D 输入 5	23				
D6	I	ADC-D 输入 6	24				
D7	I	ADC-D 输入 7	25				
D8	I	ADC-D 输入 8	43				
D9	I	ADC-D 输入 9	44				

版权所有 © 2026 Texas Instruments Incorporated

表 5-2. 模拟信号（续）

信号名称	引脚类型	说明	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
D10	I	ADC-D 输入 10	45				
D11	I	ADC-D 输入 11	29	22	18	14	12
D12	I	ADC-D 输入 12	37	31	23	19	17
D13	I	ADC-D 输入 13	33, 34	26, 27	21	17	15
D14	I	ADC-D 输入 14	18	14	10	6	
D15	I	ADC-D 输入 15	38	32			
D16	I	ADC-D 输入 16	36	30			
D18	I	ADC-D 输入 18	46				
D19	I	ADC-D 输入 19	47				
D20	I	ADC-D 输入 20	31, 32	24, 25	20	16	14
DACA_OUT	O	缓冲 DAC-A 输出。	30	23	19	15	13
E0	I	ADC-E 输入 0	64	52	37	31	28
E1	I	ADC-E 输入 1	65	53	38	32	29
E2	I	ADC-E 输入 2	66	54	39	33	30
E3	I	ADC-E 输入 3	67	55	40	34	31
E4	I	ADC-E 输入 4	68	56	41	35	32
E5	I	ADC-E 输入 5	23				
E6	I	ADC-E 输入 6	24				
E7	I	ADC-E 输入 7	25				
E8	I	ADC-E 输入 8	43				
E9	I	ADC-E 输入 9	44				
E10	I	ADC-E 输入 10	45				
E11	I	ADC-E 输入 11	35	29	22	18	16
E12	I	ADC-E 输入 12	19	15	11	7	
E13	I	ADC-E 输入 13	33, 34	26, 27	21	17	15
E14	I	ADC-E 输入 14	18	14	10	6	
E15	I	ADC-E 输入 15	38	32			
E16	I	ADC-E 输入 16	36	30			
E18	I	ADC-E 输入 18	46				
E19	I	ADC-E 输入 19	47				
E20	I	ADC-E 输入 20	31, 32	24, 25	20	16	14
E30	I	ADC-E 输入 30	37	31	23	19	17
PGA1_INM	I	PGA-1 负输入	22	18	14	10	8
PGA1_INP	I	PGA-1 正输入	21	17	13	9	7
PGA1_OUT	O	PGA-1 输出	26	19	15	11	9
PGA2_INM	I	PGA-2 负输入	28	21	17	13	11
PGA2_INP	I	PGA-2 正输入	20	16	12	8	6
PGA2_OUT	O	PGA-2 输出	27	20	16	12	10
PGA3_INM	I	PGA-3 负输入	36	30	23	19	17
PGA3_INP	I	PGA-3 正输入	35	29	22	18	16
PGA3_OUT	O	PGA-3 输出	38	32	24	20	18

表 5-2. 模拟信号（续）

信号名称	引脚类型	说明	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
VREFHI(1)	I	ADC 高电压基准。可使用内部或外部电压基准。无论采用哪种方式，均须在 VREFHI 与 VREFLO 之间连接一个 2.2 µF 电容，并尽可能靠近器件放置。如果所有 ADC 均通过内部连接使用 VDDA 作为高电压基准，则通道 D20 和 E20 可在共用模拟引脚上采样，无需连接该电容。	31, 32	24, 25	20	16	14
VREFLO(2)	I	ADC 低电压基准。如果所有 ADC 均通过内部连接使用 VSSA 作为低电压基准，则通道 A13/B13/C13/D13/E13 可在共用模拟引脚上采样。	33, 34	26, 27	21	17	15

(1) 在 128-PDT 封装上，VREFHI 分配到引脚 31 和 32；应在 PCB 上将这两个引脚连接在一起。在 100-PZ 封装上，VREFHI 分配到引脚 24 和 25；也应在 PCB 上将这两个引脚连接在一起。(2) 在 128-PDT 封装上，VREFLO 分配到引脚 33 和 34；应在 PCB 上将这两个引脚连接在一起。在 100-PZ 封装上，VREFLO 分配到引脚 26 和 27；也应在 PCB 上将这两个引脚连接在一起。

版权所有 © 2026，Texas Instruments Incorporated

5.3.2 Digital Signals

表 5-3. 数字信号

信号名称	引脚类型	说明	GPIO	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
ADCE_EXTMUXSEL0	O	ADCE 外部复用器选择引脚（位置 0）	20, 228	18, 60	14, 48	10, 33	6, 27	24
ADCE_EXTMUXSEL1	O	ADCE 外部复用器选择引脚（位置 1）	21, 226	19, 61	15, 49	11, 34	7, 28	25
ADCE_EXTMUXSEL2	O	ADCE 外部复用器选择引脚（位置 2）	242	20	16	12	8	6
ADCE_EXTMUXSEL3	O	ADCE 外部复用器选择引脚（位置 3）	224	21	17	13	9	7
ADCSOCAO	O	外部 ADC 的 A 转换启动信号	8, 33, 53, 70, 74, 228	16, 18, 65, 74, 86, 95	12, 14, 53, 74	10, 38, 58	6, 32, 47	29
ADCSOCBO	O	外部 ADC 的 B 转换启动信号	10, 32, 54	17, 79, 122	13, 64, 93	49, 76	40, 63	37
AUXCLKIN	I	辅助时钟输入	29	1	100	3	1	2
CLB_OUTPUTXBAR1	O	CLB 输出 X-BAR 输出 1	19, 22	88, 104	69, 83	51, 67	42, 56	39, 51
CLB_OUTPUTXBAR2	O	CLB 输出 X-BAR 输出 2	7, 47	8, 105	6, 84	68	57	52
CLB_OUTPUTXBAR3	O	CLB 输出 X-BAR 输出 3	23, 42, 44	94, 102, 106	81, 85	57, 65, 69	54	49
CLB_OUTPUTXBAR4	O	CLB 输出 X-BAR 输出 4	10, 40, 43, 45	91, 101, 110, 122	80, 93	54, 64, 73, 76	53, 63	48
CLB_OUTPUTXBAR5	O	CLB 输出 X-BAR 输出 5	5, 8, 52	15, 95, 118	11, 74, 89	58, 74	47, 61	55
CLB_OUTPUTXBAR6	O	CLB 输出 X-BAR 输出 6	4, 15, 53	16, 96, 124	12, 75, 95	59, 78	48	43
CLB_OUTPUTXBAR7	O	CLB 输出 X-BAR 输出 7	1, 14, 56	80, 99, 125	65, 78, 96	62, 79	51	46
CLB_OUTPUTXBAR8	O	CLB 输出 X-BAR 输出 8	0, 6, 57, 80	81, 100, 116, 126	66, 79, 97	63, 80	52, 64	1, 47
EPWM1_A	O	ePWM-1 输出 A	0, 4, 30, 77, 80, 224	21, 96, 100, 113, 116, 127	17, 75, 79, 98	1, 13, 59, 63	9, 48, 52	7, 43, 47
EPWM1_B	O	ePWM-1 输出 B	1, 5, 31, 75, 81, 226	19, 99, 111, 117, 118, 128	15, 78, 89, 99	2, 11, 62, 74	7, 51, 61	46, 55
EPWM2_A	O	ePWM-2 输出 A	2, 6, 7, 41, 79, 230	50, 98, 103, 105, 115, 126	40, 77, 82, 84, 97	29, 61, 66, 68, 80	25, 50, 55, 57, 64	1, 23, 45, 50, 52
EPWM2_B	O	ePWM-2 输出 B	3, 7, 40, 74, 78, 227, 228	18, 48, 86, 97, 101, 105, 114	14, 38, 76, 80, 84	10, 28, 60, 64, 68	6, 24, 49, 53, 57	22, 44, 48, 52
EPWM3_A	O	ePWM-3 输出 A	0, 4, 14, 68, 78, 80, 227	48, 72, 96, 100, 114, 116, 125	38, 75, 79, 96	28, 59, 63, 79	24, 48, 52	22, 43, 47
EPWM3_B	O	ePWM-3 输出 B	1, 5, 15, 69, 79, 230	50, 73, 99, 115, 118, 124	40, 78, 89, 95	29, 62, 74, 78	25, 51, 61	23, 46, 55
EPWM4_A	O	ePWM-4 输出 A	2, 6, 22, 76, 242	20, 98, 104, 112, 126	16, 77, 83, 97	12, 61, 67, 80	8, 50, 56, 64	1, 6, 45, 51
EPWM4_B	O	ePWM-4 输出 B	3, 7, 23, 71	83, 97, 102, 105	76, 81, 84	60, 65, 68	49, 54, 57	44, 49, 52
EPWM5_A	O	ePWM-5 输出 A	8, 37, 72	76, 84, 95	61, 74	46, 58	37, 47	34
EPWM5_B	O	ePWM-5 输出 B	9, 35, 73	78, 85, 119	63, 90	48, 75	39, 62	36, 56
EPWM6_A	O	ePWM-6 输出 A	10, 17, 18, 72, 75, 226	19, 67, 84, 87, 111, 122	15, 55, 68, 93	11, 40, 50, 76	7, 34, 41, 63	31, 38
EPWM6_B	O	ePWM-6 输出 B	11, 19, 69	64, 73, 88	52, 69	37, 51	31, 42	28, 39
EPWM7_A	O	ePWM-7 输出 A	12, 28, 41, 64, 68, 236	2, 49, 56, 63, 72, 103	1, 39, 51, 82	4, 28, 36, 66	2, 24, 30, 55	3, 22, 27, 50
EPWM7_B	O	ePWM-7 输出 B	13, 29, 67, 215	1, 10, 47, 62	50, 100	3, 35	1, 29	2, 26
EPWM8_A	O	ePWM-8 输出 A	14, 24, 73, 78	68, 85, 114, 125	56, 96	41, 79	35	32
EPWM8_B	O	ePWM-8 输出 B	15, 32, 79	79, 115, 124	64, 95	49, 78	40	37
EPWM9_A	O	ePWM-9 输出 A	16, 24, 71, 73	66, 68, 83, 85	54, 56	39, 41	33, 35	30, 32
EPWM9_B	O	ePWM-9 输出 B	17, 72	67, 84	55	40	34	31
EPWM10_A	O	ePWM-10 输出 A	2, 62, 211, 228	18, 43, 58, 98	14, 46, 77	10, 31, 61	6, 50	45
EPWM10_B	O	ePWM-10 输出 B	1, 63, 212, 226	19, 44, 59, 99	15, 47, 78	11, 32, 62	7, 51	46
EPWM11_A	O	ePWM-11 输出 A	8, 64, 213, 242	20, 45, 56, 95	16, 74	12, 58	8, 47	6
EPWM11_B	O	ePWM-11 输出 B	4, 65, 214, 224	21, 46, 57, 96	17, 75	13, 59	9, 48	7, 43
EPWM12_A	O	ePWM-12 输出 A	20, 23, 66, 236, 253	9, 49, 60, 102	39, 41, 48, 81	28, 33, 65	24, 27, 54	22, 24, 49
EPWM12_B	O	ePWM-12 输出 B	21, 41, 60, 67, 247	10, 52, 61, 103	42, 44, 49, 82	34, 66	28, 55	25, 50
EQEP1_A	I	eQEP-1 输入 A	6, 10, 20, 25, 28, 35, 40, 44, 50, 56, 64, 65, 77, 224	2, 13, 21, 56, 57, 60, 69, 78, 80, 101, 106, 113, 122, 126	1, 9, 17, 48, 57, 63, 65, 80, 85, 93, 97	4, 13, 33, 42, 48, 64, 69, 76, 80	2, 9, 27, 39, 53, 63, 64	1, 3, 7, 24, 36, 48
EQEP1_B	I	eQEP-1 输入 B	7, 11, 21, 29, 37, 41, 51, 57, 66, 69, 74, 228	1, 9, 14, 18, 61, 64, 73, 76, 81, 86, 103, 105	10, 14, 49, 52, 61, 66, 82, 84, 100	3, 10, 34, 37, 46, 66, 68	1, 6, 28, 31, 37, 55, 57	2, 25, 28, 34, 50, 52

版权所有 © 2026 Texas Instruments Incorporated

表 5-3. 数字信号（续）

信号名称	引脚类型	说明	GPIO	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
EQEP1_INDEX	I/O	eQEP-1 索引	0, 9, 13, 17, 23, 31, 32, 43, 53, 59, 67, 72, 76, 80, 236, 242	10, 16, 20, 49, 62, 67, 79, 84, 91, 100, 102, 112, 116, 119, 121, 128	12, 16, 39, 50, 55, 64, 79, 81, 90, 92, 99	2, 12, 28, 35, 40, 49, 54, 63, 65, 75	8, 24, 29, 34, 40, 52, 54, 62	6, 22, 26, 31, 37, 47, 49, 56
EQEP1_STROBE	I/O	eQEP-1 选通	1, 8, 12, 16, 22, 30, 42, 52, 58, 68, 71, 75, 226	15, 19, 63, 66, 72, 82, 83, 94, 95, 99, 104, 111, 127	11, 15, 51, 54, 67, 74, 78, 83, 98	1, 11, 36, 39, 57, 58, 62, 67	7, 30, 33, 47, 51, 56	27, 30, 46, 51
EQEP2_A	I	eQEP-2 输入 A	11, 14, 18, 24, 54, 69, 215	17, 47, 64, 68, 73, 87, 125	13, 52, 56, 68, 96	37, 41, 50, 79	31, 35, 41	28, 32, 38
EQEP2_B	I	eQEP-2 输入 B	15, 16, 19, 25, 33, 55, 70	51, 65, 66, 69, 74, 88, 124	43, 53, 54, 57, 69, 95	38, 39, 42, 51, 78	32, 33, 42	29, 30, 39
EQEP2_INDEX	I/O	eQEP-2 索引	26, 29, 57, 71	1, 70, 81, 83	58, 66, 100	3, 43	1	2
EQEP2_STROBE	I/O	eQEP-2 选通	4, 27, 28, 56, 64	2, 56, 71, 80, 96	1, 59, 65, 75	4, 44, 59	2, 48	3, 43
EQEP3_A	I	eQEP-3 输入 A	22, 25, 70, 211	43, 69, 74, 104	57, 83	42, 67	56	51
EQEP3_B	I	eQEP-3 输入 B	9, 26, 72, 212	44, 70, 84, 119	58, 90	43, 75	62	56
EQEP3_INDEX	I/O	eQEP-3 索引	11, 18, 30, 69, 81, 214	46, 64, 73, 87, 117, 127	52, 68, 98	1, 37, 50	31, 41	28, 38
EQEP3_STROBE	I/O	eQEP-3 选通	10, 16, 27, 40, 71, 213	45, 66, 71, 83, 101, 122	54, 59, 80, 93	39, 44, 64, 76	33, 53, 63	30, 48
ERRORSTS	O	错误状态输出。该信号需要外接 pulldown.	24, 28, 29, 55, 64, 73	1, 2, 51, 56, 68, 85	1, 43, 56, 100	3, 4, 41	1, 2, 35	2, 3, 32
FSIRXA_CLK	I	FSIRX-A 输入时钟	0, 4, 13, 30, 33, 54, 57, 67, 70	10, 17, 62, 65, 74, 81, 96, 100, 127	13, 50, 53, 66, 75, 79, 98	1, 35, 38, 59, 63	29, 32, 48, 52	26, 29, 43, 47
FSIRXA_D0	I	FSIRX-A 主数据输入	3, 12, 32, 40, 44, 52, 58, 68	15, 63, 72, 79, 82, 97, 101, 106	11, 51, 64, 67, 76, 80, 85	36, 49, 60, 64, 69	30, 40, 49, 53	27, 37, 44, 48
FSIRXA_D1	I	FSIRX-A 可选附加数据输入	2, 11, 31, 41, 53, 56, 69	16, 64, 73, 80, 98, 103, 128	12, 52, 65, 77, 82, 99	2, 37, 61, 66	31, 50, 55	28, 45, 50
FSITXA_CLK	O	FSITX-A 输出时钟	7, 10, 27, 44, 51, 78	14, 71, 105, 106, 114, 122	10, 59, 84, 85, 93	44, 68, 69, 76	57, 63	52
FSITXA_D0	O	FSITX-A 主数据输出	6, 9, 26, 45, 49, 80	12, 70, 110, 116, 119, 126	8, 58, 90, 97	43, 73, 75, 80	62, 64	1, 56
FSITXA_D1	O	FSITX-A 可选附加数据输出	5, 6, 8, 25, 46, 50, 81	4, 13, 69, 95, 117, 118, 126	9, 57, 74, 89, 97	6, 42, 58, 74, 80	47, 61, 64	1, 55
GPIO0	I/O	通用输入/输出 GPIO 0	0	100	79	63	52	47
GPIO1	I/O	通用输入/输出 GPIO 1	1	99	78	62	51	46
GPIO2	I/O	通用输入/输出 GPIO 2	2	98	77	61	50	45
GPIO3	I/O	通用输入/输出 GPIO 3	3	97	76	60	49	44
GPIO4	I/O	通用输入/输出 GPIO 4	4	96	75	59	48	43
GPIO5	I/O	通用输入/输出 GPIO 5	5	118	89	74	61	55
GPIO6	I/O	通用输入/输出 GPIO 6	6	126	97	80	64	1
GPIO7	I/O	通用输入/输出 GPIO 7	7	105	84	68	57	52
GPIO8	I/O	通用输入/输出 GPIO 8	8	95	74	58	47	
GPIO9	I/O	通用输入/输出 GPIO 9	9	119	90	75	62	56
GPIO10	I/O	通用输入/输出 GPIO 10	10	122	93	76	63	
GPIO11	I/O	通用输入/输出 GPIO 11	11	64	52	37	31	28
GPIO12	I/O	通用输入/输出 GPIO 12	12	63	51	36	30	27
GPIO13	I/O	通用输入/输出 GPIO 13	13	62	50	35	29	26
GPIO14	I/O	通用输入/输出 GPIO 14	14	125	96	79		
GPIO15	I/O	通用输入/输出 GPIO 15	15	124	95	78		
GPIO16	I/O	通用输入/输出 GPIO 16	16	66	54	39	33	30
GPIO17	I/O	通用输入/输出 GPIO 17	17	67	55	40	34	31
GPIO18	I/O	通用输入/输出 GPIO 18	18	87	68	50	41	38
GPIO19	I/O	通用输入/输出 GPIO 19	19	88	69	51	42	39
GPIO20	I/O	通用输入/输出 GPIO 20	20	60	48	33	27	24
GPIO21	I/O	通用输入/输出 GPIO 21	21	61	49	34	28	25
GPIO22	I/O	通用输入/输出 GPIO 22	22	104	83	67	56	51
GPIO23	I/O	通用输入/输出 GPIO 23	23	102	81	65	54	49
GPIO24	I/O	通用输入/输出 GPIO 24	24	68	56	41	35	32
GPIO25	I/O	通用输入/输出 GPIO 25	25	69	57	42		
GPIO26	I/O	通用输入/输出 GPIO 26	26	70	58	43		

版权所有 © 2026，Texas Instruments Incorporated

表 5-3. 数字信号（续）

信号名称	引脚类型	说明	GPIO	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
GPIO27	I/O	通用输入/输出 GPIO 27	27	71	59	44		
GPIO28	I/O	通用输入/输出 GPIO 28	28	2	1	4	2	3
GPIO29	I/O	通用输入/输出 GPIO 29	29	1	100	3	1	2
GPIO30	I/O	通用输入/输出 GPIO 30	30	127	98	1		
GPIO31	I/O	通用输入/输出 GPIO 31	31	128	99	2		
GPIO32	I/O	通用输入/输出 GPIO 32	32	79	64	49	40	37
GPIO33	I/O	通用输入/输出 GPIO 33	33	65	53	38	32	29
GPIO34	I/O	通用输入/输出 GPIO 34	34	123	94	77		
GPIO35	I/O	通用输入/输出 GPIO 35	35	78	63	48	39	36
GPIO37	I/O	通用输入/输出 GPIO 37	37	76	61	46	37	34
GPIO40	I/O	通用输入/输出 GPIO 40	40	101	80	64	53	48
GPIO41	I/O	通用输入/输出 GPIO 41	41	103	82	66	55	50
GPIO42	I/O	通用输入/输出 GPIO 42	42	94		57		
GPIO43	I/O	通用输入/输出 GPIO 43	43	91		54		
GPIO44	I/O	通用输入/输出 GPIO 44	44	106	85	69		
GPIO45	I/O	通用输入/输出 GPIO 45	45	110		73		
GPIO46	I/O	通用输入/输出 GPIO 46	46	4		6		
GPIO47	I/O	通用输入/输出 GPIO 47	47	8	6			
GPIO48	I/O	通用输入/输出 GPIO 48	48	11	7			
GPIO49	I/O	通用输入/输出 GPIO 49	49	12	8			
GPIO50	I/O	通用输入/输出 GPIO 50	50	13	9			
GPIO51	I/O	通用输入/输出 GPIO 51	51	14	10			
GPIO52	I/O	通用输入/输出 GPIO 52	52	15	11			
GPIO53	I/O	通用输入/输出 GPIO 53	53	16	12			
GPIO54	I/O	通用输入/输出 GPIO 54	54	17	13			
GPIO55	I/O	通用输入/输出 GPIO 55	55	51	43			
GPIO56	I/O	通用输入/输出 GPIO 56	56	80	65			
GPIO57	I/O	通用输入/输出 GPIO 57	57	81	66			
GPIO58	I/O	通用输入/输出 GPIO 58	58	82	67			
GPIO59	I/O	通用输入/输出 GPIO 59	59	121	92			
GPIO60	I/O	通用输入/输出 GPIO 60	60	52	44			
GPIO61	I/O	通用输入/输出 GPIO 61	61	120	91			
GPIO62	I/O	通用输入/输出 GPIO 62	62	58	46	31		
GPIO63	I/O	通用输入/输出 GPIO 63	63	59	47	32		
GPIO64	I/O	通用输入/输出 GPIO 64	64	56				
GPIO65	I/O	通用输入/输出 GPIO 65	65	57				
GPIO66	I/O	通用输入/输出 GPIO 66	66	9				
GPIO67	I/O	通用输入/输出 GPIO 67	67	10				
GPIO68	I/O	通用输入/输出 GPIO 68	68	72				
GPIO69	I/O	通用输入/输出 GPIO 69	69	73				
GPIO70	I/O	通用输入/输出 GPIO 70	70	74				
GPIO71	I/O	通用输入/输出 GPIO 71	71	83				
GPIO72	I/O	通用输入/输出 GPIO 72	72	84				
GPIO73	I/O	通用输入/输出 GPIO 73	73	85				
GPIO74	I/O	通用输入/输出 GPIO 74	74	86				
GPIO75	I/O	通用输入/输出 GPIO 75	75	111				
GPIO76	I/O	通用输入/输出 GPIO 76	76	112				
GPIO77	I/O	通用输入/输出 GPIO 77	77	113				
GPIO78	I/O	通用输入/输出 GPIO 78	78	114				
GPIO79	I/O	通用输入/输出 GPIO 79	79	115				
GPIO80	I/O	通用输入/输出 GPIO 80	80	116				
GPIO81	I/O	通用输入/输出 GPIO 81	81	117				
GPIO211	I/O	通用输入/输出 GPIO 211	211	43				
GPIO212	I/O	通用输入/输出 GPIO 212	212	44				

版权所有 © 2026，Texas Instruments Incorporated

表 5-3. 数字信号（续）

信号名称	引脚类型	说明	GPIO	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
GPIO213	I/O	通用输入/输出 GPIO 213	213	45				
GPIO214	I/O	通用输入/输出 GPIO 214	214	46				
GPIO215	I/O	通用输入/输出 GPIO 215	215	47				
GPIO224	I/O	通用输入/输出 GPIO 224	224	21	17	13	9	7
GPIO226	I/O	通用输入/输出 GPIO 226	226	19	15	11	7	
GPIO227	I/O	通用输入/输出 GPIO 227	227	48	38	28	24	22
GPIO228	I/O	通用输入/输出 GPIO 228	228	18	14	10	6	
GPIO230	I/O	通用输入/输出 GPIO 230	230	50	40	29	25	23
GPIO236	I/O	通用输入/输出 GPIO 236	236	49	39	28	24	22
GPIO242	I/O	通用输入/输出 GPIO 242	242	20	16	12	8	6
GPIO247	I/O	通用输入/输出 GPIO 247	247		42			
GPIO253	I/O	通用输入/输出 GPIO 253	253		41			
I2CA_SCL	I/OD	I2C-A 开漏双向时钟信号	1, 4, 8, 9, 18, 20, 27, 33, 37, 43, 57, 65, 70	57, 60, 65, 71, 74, 76, 81, 87, 91, 95, 96, 99, 119	48, 53, 59, 61, 66, 68, 74, 75, 78, 90	33, 38, 44, 46, 50, 54, 58, 59, 62, 75	27, 32, 37, 41, 47, 48, 51, 62	24, 29, 34, 38, 43, 46, 56
I2CA_SDA	I/OD	I2C-A 开漏双向数据信号	0, 5, 10, 19, 21, 26, 32, 35, 42, 56, 66, 79, 230	9, 50, 61, 70, 78, 79, 80, 88, 94, 100, 115, 118, 122	40, 49, 58, 63, 64, 65, 69, 79, 89, 93	29, 34, 43, 48, 49, 51, 57, 63, 74, 76	25, 28, 39, 40, 42, 52, 61, 63	23, 25, 36, 37, 39, 47, 55
I2CB_SCL	I/OD	I2C-B 开漏双向时钟信号	3, 9, 15, 29, 51, 81, 227	1, 14, 48, 97, 117, 119, 124	10, 38, 76, 90, 95, 100	3, 28, 60, 75, 78	1, 24, 49, 62	2, 22, 44, 56
I2CB_SDA	I/OD	I2C-B 开漏双向数据信号	2, 14, 28, 34, 50, 64, 80, 230	2, 13, 50, 56, 98, 116, 123, 125	1, 9, 40, 77, 94, 96	4, 29, 61, 77, 79	2, 25, 50	3, 23, 45
LINA_RX	I	LIN-A 接收	9, 11, 13, 15, 19, 23, 29, 33, 35, 41, 42, 47, 49, 55, 59, 63, 67, 69, 70, 75, 226	1, 8, 10, 12, 19, 51, 59, 62, 64, 65, 73, 74, 78, 88, 94, 102, 103, 111, 119, 121, 124	6, 8, 15, 43, 47, 50, 52, 53, 63, 69, 81, 82, 90, 92, 95, 100	3, 11, 32, 35, 37, 38, 48, 51, 57, 65, 66, 75, 78	1, 7, 29, 31, 32, 39, 42, 54, 55, 62	2, 26, 28, 29, 36, 39, 49, 50, 56
LINA_TX	O	LIN-A 发送	10, 12, 14, 18, 22, 24, 28, 32, 37, 40, 44, 46, 54, 58, 64, 68, 73	2, 4, 17, 56, 63, 68, 72, 76, 79, 82, 85, 87, 101, 104, 106, 122, 125	1, 13, 51, 56, 61, 64, 67, 68, 80, 83, 85, 93, 96	4, 6, 36, 41, 46, 49, 50, 64, 67, 69, 76, 79	2, 30, 35, 37, 40, 41, 53, 56, 63	3, 27, 32, 34, 37, 38, 48, 51
MCANA_RX	I	CAN/CAN FD 接收	0, 5, 11, 12, 21, 30, 47, 49, 51, 57, 61, 63, 66, 68, 70, 76, 79, 80, 230, 242	8, 9, 12, 14, 20, 50, 59, 61, 63, 64, 72, 74, 81, 100, 112, 115, 116, 118, 120, 127	6, 8, 10, 16, 40, 47, 49, 51, 52, 66, 79, 89, 91, 98	1, 12, 29, 32, 34, 36, 37, 63, 74	8, 25, 28, 30, 31, 52, 61	6, 23, 25, 27, 28, 47, 55
MCANA_TX	O	CAN/CAN FD 发送	1, 4, 7, 13, 17, 20, 31, 46, 48, 50, 56, 60, 62, 65, 67, 72, 74, 77, 81, 224, 228	4, 10, 11, 13, 18, 21, 52, 57, 58, 60, 62, 67, 80, 84, 86, 96, 99, 105, 113, 117, 128	7, 9, 14, 17, 44, 46, 48, 50, 55, 65, 75, 78, 84, 99	2, 6, 10, 13, 31, 33, 35, 40, 59, 62, 68	6, 9, 27, 29, 34, 48, 51, 57	7, 24, 26, 31, 43, 46, 52
MCANB_RX	I	CAN/CAN FD 接收	3, 18, 33, 35, 53, 59, 61	16, 65, 78, 87, 97, 120, 121	12, 53, 63, 68, 76, 91, 92	38, 48, 50, 60	32, 39, 41, 49	29, 36, 38, 44
MCANB_TX	O	CAN/CAN FD 发送	2, 19, 32, 37, 58	76, 79, 82, 88, 98	61, 64, 67, 69, 77	46, 49, 51, 61	37, 40, 42, 50	34, 37, 39, 45
OUTPUTXBAR1	O	输出 X-BAR 输出 1	2, 24, 34, 58, 73, 78, 227	48, 68, 82, 85, 98, 114, 123	38, 56, 67, 77, 94	28, 41, 61, 77	24, 35, 50	22, 32, 45
OUTPUTXBAR2	O	输出 X-BAR 输出 2	3, 25, 37, 54, 59, 76, 242	17, 20, 69, 76, 97, 112, 121	13, 16, 57, 61, 76, 92	12, 42, 46, 60	8, 37, 49	6, 34, 44
OUTPUTXBAR3	O	输出 X-BAR 输出 3	4, 5, 14, 26, 48, 55, 60, 62, 77, 224	11, 21, 51, 52, 58, 70, 96, 113, 118, 125	7, 17, 43, 44, 46, 58, 75, 89, 96	13, 31, 43, 59, 74, 79	9, 48, 61	7, 43, 55
OUTPUTXBAR4	O	输出 X-BAR 输出 4	6, 15, 27, 33, 49, 61, 63, 70	12, 59, 65, 71, 74, 120, 124, 126	8, 47, 53, 59, 91, 95, 97	32, 38, 44, 78, 80	32, 64	1, 29
OUTPUTXBAR5	O	输出 X-BAR 输出 5	7, 28, 42, 64	2, 56, 94, 105	1, 84	4, 57, 68	2, 57	3, 52
OUTPUTXBAR6	O	输出 X-BAR 输出 6	9, 29, 43, 81	1, 91, 117, 119	90, 100	3, 54, 75	1, 62	2, 56
OUTPUTXBAR7	O	输出 X-BAR 输出 7	0, 11, 16, 30, 44, 69, 71, 80	64, 66, 73, 83, 100, 106, 116, 127	52, 54, 79, 85, 98	1, 37, 39, 63, 69	31, 33, 52	28, 30, 47
OUTPUTXBAR8	O	输出 X-BAR 输出 8	17, 31, 45, 72	67, 84, 110, 128	55, 99	2, 40, 73	34	31
PMBUSA_ALERT	I/OD	PMBus-A 开漏双向告警信号	13, 19, 27, 37, 43, 45, 67	10, 62, 71, 76, 88, 91, 110	50, 59, 61, 69	35, 44, 46, 51, 54, 73	29, 37, 42	26, 34, 39
PMBUSA_CTL	I/O	PMBus-A 控制信号：目标端输入/控制器端输出输出	12, 18, 26, 35, 42, 44, 68	63, 70, 72, 78, 87, 94, 106	51, 58, 63, 68, 85	36, 43, 48, 50, 57, 69	30, 39, 41	27, 36, 38

版权所有 © 2026，Texas Instruments Incorporated

表 5-3. 数字信号（续）

信号名称	引脚类型	说明	GPIO	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
PMBUSA_SCL	I/OD	PMBus-A 开漏双向时钟信号	3, 9, 15, 16, 24, 35, 41, 47, 71, 73, 79, 230	8, 50, 66, 68, 78, 83, 85, 97, 103, 115, 119, 124	6, 40, 54, 56, 63, 76, 82, 90, 95	29, 39, 41, 48, 60, 66, 75, 78	25, 33, 35, 39, 49, 55, 62	23, 30, 32, 36, 44, 50, 56
PMBUSA_SDA	I/OD	PMBus-A 开漏双向数据信号	2, 14, 17, 25, 32, 34, 40, 44, 46, 48, 62, 72	4, 11, 58, 67, 69, 79, 84, 98, 101, 106, 123, 125	7, 46, 55, 57, 64, 77, 80, 85, 94, 96	6, 31, 40, 42, 49, 61, 64, 69, 77, 79	34, 40, 50, 53	31, 37, 45, 48
SCIA_RX	I	SCI-A 接收数据	0, 3, 5, 9, 17, 25, 28, 35, 49, 63, 64, 72, 80	2, 12, 56, 59, 67, 69, 78, 84, 97, 100, 116, 118, 119	1, 8, 47, 55, 57, 63, 76, 79, 89, 90	4, 32, 40, 42, 48, 60, 63, 74, 75	2, 34, 39, 49, 52, 61, 62	3, 31, 36, 44, 47, 55, 56
SCIA_TX	O	SCI-A 发送数据	1, 2, 7, 8, 16, 24, 29, 37, 48, 62, 71, 73	1, 11, 58, 66, 68, 76, 83, 85, 95, 98, 99, 105	7, 46, 54, 56, 61, 74, 77, 78, 84, 100	3, 31, 39, 41, 46, 58, 61, 62, 68	1, 33, 35, 37, 47, 50, 51, 57	2, 30, 32, 34, 45, 46, 52
SCIB_RX	I	SCI-B 接收数据	11, 13, 15, 19, 23, 41, 57, 67, 69	10, 62, 64, 73, 81, 88, 102, 103, 124	50, 52, 66, 69, 81, 82, 95	35, 37, 51, 65, 66, 78	29, 31, 42, 54, 55	26, 28, 39, 49, 50
SCIB_TX	O	SCI-B 发送数据	9, 10, 12, 14, 18, 22, 40, 56, 68	63, 72, 80, 87, 101, 104, 119, 122, 125	51, 65, 68, 80, 83, 90, 93, 96	36, 50, 64, 67, 75, 76, 79	30, 41, 53, 56, 62, 63	27, 38, 48, 51, 56
SCIC_RX	I	SCI-C 接收数据	21, 33, 42, 67, 75, 81, 226	10, 19, 61, 65, 94, 111, 117	15, 49, 53	11, 34, 38, 57	7, 28, 32	25, 29
SCIC_TX	O	SCI-C 发送数据	20, 43, 68, 77, 224	21, 60, 72, 91, 113	17, 48	13, 33, 54	9, 27	7, 24
SPIA_CLK	I/O	SPI-A 时钟	3, 9, 12, 18, 56, 68, 75, 226	19, 63, 72, 80, 87, 97, 111, 119	15, 51, 65, 68, 76, 90	11, 36, 50, 60, 75	7, 30, 41, 49, 62	27, 38, 44, 56
SPIA_PICO	I/O	SPI-A 外设输入、控制器输出（PICO）	2, 8, 11, 16, 54, 69, 71, 77, 224	17, 21, 64, 66, 73, 83, 95, 98, 113	13, 17, 52, 54, 74, 77	13, 37, 39, 58, 61	9, 31, 33, 47, 50	7, 28, 30, 45
SPIA_POCI	I/O	SPI-A 外设输出、控制器输入（POCI）	1, 4, 10, 13, 17, 35, 55, 67, 72, 74, 228	10, 18, 51, 62, 67, 78, 84, 86, 96, 99, 122	14, 43, 50, 55, 63, 75, 78, 93	10, 35, 40, 48, 59, 62, 76	6, 29, 34, 39, 48, 51, 63	26, 31, 36, 43, 46
SPIA_PTE	I/O	SPI-A 外设发送使能（PTE）	0, 5, 11, 19, 24, 37, 57, 69, 73, 76, 80, 242	20, 64, 68, 73, 76, 81, 85, 88, 100, 112, 116, 118	16, 52, 56, 61, 66, 69, 79, 89	12, 37, 41, 46, 51, 63, 74	8, 31, 35, 37, 42, 52, 61	6, 28, 32, 34, 39, 47, 55
SPIB_CLK	I/O	SPI-B 时钟	4, 14, 22, 26, 28, 32, 52, 58, 64, 81	2, 15, 56, 70, 79, 82, 96, 104, 117, 125	1, 11, 58, 64, 67, 75, 83, 96	4, 43, 49, 59, 67, 79	2, 40, 48, 56	3, 37, 43, 51
SPIB_PICO	I/O	SPI-B 外设输入、控制器输出（PICO）	7, 20, 24, 30, 40, 50, 56, 60, 65, 73	13, 52, 57, 60, 68, 80, 85, 101, 105, 127	9, 44, 48, 56, 65, 80, 84, 98	1, 33, 41, 64, 68	27, 35, 53, 57	24, 32, 48, 52
SPIB_POCI	I/O	SPI-B 外设输出、控制器输入（POCI）	6, 16, 21, 25, 31, 41, 51, 57, 61, 66, 71	9, 14, 61, 66, 69, 81, 83, 103, 120, 126, 128	10, 49, 54, 57, 66, 82, 91, 97, 99	2, 34, 39, 42, 66, 80	28, 33, 55, 64	1, 25, 30, 50
SPIB_PTE	I/O	SPI-B 外设发送使能（PTE）	15, 23, 27, 29, 33, 53, 59, 70	1, 16, 65, 71, 74, 102, 121, 124	12, 53, 59, 81, 92, 95, 100	3, 38, 44, 65, 78	1, 32, 54	2, 29, 49
SYNCOUT	O	外部 ePWM 同步脉冲	6, 52	15, 126	11, 97	80	64	1
TDI	I	JTAG 测试数据输入（TDI）。TDI 是该引脚的默认复用功能，内部上拉默认禁用。若将该引脚用作 JTAG TDI，应启用内部上拉或在电路板上增加外部上拉电阻，以避免输入悬空。	35	78	63	48	39	36
TDO	O	JTAG 测试数据输出（TDO）。TDO 是该引脚的默认复用功能，内部上拉默认禁用。没有 JTAG 活动时，TDO 处于三态，该引脚会悬空；应启用内部上拉或在电路板上增加外部上拉电阻，以避免 GPIO 输入悬空。	37	76	61	46	37	34
USB0DM	O	USB-0 PHY 差分数据	23	102	81	65	54	49
USB0DP	O	USB-0 PHY 差分数据	41	103	82	66	55	50
X1	I/O	晶体振荡器输入或单端时钟输入。启用晶体振荡器前，器件初始化软件必须先配置该引脚。若使用晶体振荡器，应在 X1 与 X2 之间连接石英晶体电路。此引脚也可输入单端 3.3 V 时钟。	19	88	69	51	42	39
X2	I/O	晶体振荡器输出。	18	87	68	50	41	38

表 5-3. 数字信号（续）

信号名称	引脚类型	说明	GPIO	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
XCLKOUT	O	External Clock Output. This pin outputs a divided-down version of a chosen clock signal from within the device.	16, 18, 71	66, 83, 87	54, 68	39, 50	33, 41	30, 38

5.3.3 Power and Ground

表 5-4. 电源和接地

SIGNAL NAME	引脚类型	说明	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
VDD		1.2 V 数字逻辑电源引脚。TI 建议在每个 VDD 引脚附近放置去耦电容，总电容至少约为 10 µF。使用内部 VREG 时，还建议在电路板上将所有 VDD 引脚互连。	6, 54, 90, 108	4, 71, 87	8, 53, 71	4, 44, 59	5, 41, 53
VDDA		3.3-V Analog Power Pins. Place a minimum 2.2-µF decoupling capacitor on each pin.	41	34	26	22	20
VDDIO		3.3-V Digital I/O Power Pins. Place a minimum 0.1-µF decoupling capacitor on each pin.	5, 55, 89, 109	3, 70, 88	7, 52, 72	43, 60	40, 54
VREGENZ	I	Internal voltage regulator enable with internal pulldown. Tie low to VSS to enable internal VREG. Tie high to VDDIO to use an external supply.	93	73	56	46	42
VSS		数字地	7, 53, 92, 107	5, 45, 72, 86	9, 30, 55, 70	5, 26, 45, 58	PAD
VSSA		模拟地	40	33	25	21	19

版权所有 © 2026，Texas Instruments Incorporated

5.3.4 Test, JTAG, and Reset

表 5-5. 测试、JTAG 和复位

SIGNAL NAME	引脚类型	说明	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
TCK	I	带内部上拉的 JTAG 测试时钟。	75	60	45	36	33
TMS	I/O	JTAG 测试模式选择（TMS），带内部上拉。该串行控制输入在 TCK 上升沿锁存到 TAP 控制器。本器件没有 TRSTn 引脚。建议在电路板上将 TMS 通过 2.2 kΩ 上拉电阻连接到 VDDIO，使 JTAG 在正常运行时保持复位状态。	77	62	47	38	35
XRSn	I/OD	Device Reset (in) and Watchdog Reset (out). During a power-on condition, this pin is driven low by the device. An external circuit may also drive this pin to assert a device reset. This pin is also driven low by the MCU when a watchdog reset occurs. During watchdog reset, the XRSn pin is driven low for the watchdog reset duration of 512 OSCCLK cycles. A resistor between 2.2 kΩ and 10 kΩ should be placed between XRSn and VDDIO. If a capacitor is placed between XRSn and VSS for noise filtering, it should be 100 nF or smaller. These values will allow the watchdog to properly drive the XRSn pin to VOL within 512 OSCCLK cycles when the watchdog reset is asserted. This pin is an open-drain output with an internal pullup. If this pin is driven by an external device, it should be done using an open-drain device.	3	2	5	3	4

5.4 引脚复用

5.4.1 GPIO Muxed Pins

表 5-6. GPIO 复用引脚

0, 4, 8, 12	1	2	3	5	6	7	9	10	11	13	14	15	ALT
GPIO0	EPWM1_A		OUTPUTXBAR7	SCIA_RX	I2CA_SDA	SPIA_PTE	FSIRXA_CLK	MCANA_RX	CLB_OUTPUTXBAR8	EQEP1_INDEX		EPWM3_A	
GPIO1	EPWM1_B			SCIA_TX	I2CA_SCL	SPIA_POCI	EQEP1_STROBE	MCANA_TX	CLB_OUTPUTXBAR7	EPWM10_B		EPWM3_B	
GPIO2	EPWM2_A			OUTPUTXBAR1	PMBUSA_SDA	SPIA_PICO	SCIA_TX	FSIRXA_D1	I2CB_SDA	EPWM10_A	MCANB_TX	EPWM4_A	
GPIO3	EPWM2_B	OUTPUTXBAR2		OUTPUTXBAR2	PMBUSA_SCL	SPIA_CLK	SCIA_RX	FSIRXA_D0	I2CB_SCL		MCANB_RX	EPWM4_B	
GPIO4	EPWM3_A	I2CA_SCL	MCANA_TX	OUTPUTXBAR3		SPIB_CLK	EQEP2_STROBE	FSIRXA_CLK	CLB_OUTPUTXBAR6	EPWM11_B	SPIA_POCI	EPWM1_A	
GPIO5	EPWM3_B	I2CA_SDA	OUTPUTXBAR3	MCANA_RX		SPIA_PTE	FSITXA_D1	CLB_OUTPUTXBAR5	SCIA_RX			EPWM1_B	
GPIO6	EPWM4_A	OUTPUTXBAR4	SYNCOUT	EQEP1_A		SPIB_POCI	FSITXA_D0		FSITXA_D1		CLB_OUTPUTXBAR8	EPWM2_A	
GPIO7	EPWM4_B	EPWM2_A	OUTPUTXBAR5	EQEP1_B		SPIB_PICO	FSITXA_CLK	CLB_OUTPUTXBAR2	SCIA_TX		MCANA_TX	EPWM2_B	
GPIO8	EPWM5_A		ADCSOCAO	EQEP1_STROBE	SCIA_TX	SPIA_PICO	I2CA_SCL	FSITXA_D1	CLB_OUTPUTXBAR5	EPWM11_A			
GPIO9	EPWM5_B	SCIB_TX	OUTPUTXBAR6	EQEP1_INDEX	SCIA_RX	SPIA_CLK	I2CA_SCL	FSITXA_D0	LINA_RX	PMBUSA_SCL	I2CB_SCL	EQEP3_B	
GPIO10	EPWM6_A		ADCSOCBO	EQEP1_A	SCIB_TX	SPIA_POCI	I2CA_SDA	FSITXA_CLK	LINA_TX	EQEP3_STROBE		CLB_OUTPUTXBAR4	
GPIO11	EPWM6_B	MCANA_RX	OUTPUTXBAR7	EQEP1_B	SCIB_RX	SPIA_PTE	FSIRXA_D1	LINA_RX	EQEP2_A	SPIA_PICO		EQEP3_INDEX	
GPIO12	EPWM7_A		MCANA_RX	EQEP1_STROBE	SCIB_TX	PMBUSA_CTL	FSIRXA_D0	LINA_TX	SPIA_CLK				
GPIO13	EPWM7_B		MCANA_TX	EQEP1_INDEX	SCIB_RX	PMBUSA_ALERT	FSIRXA_CLK	LINA_RX	SPIA_POCI				
GPIO14	EPWM8_A	SCIB_TX		I2CB_SDA	OUTPUTXBAR3	PMBUSA_SDA	SPIB_CLK	EQEP2_A	LINA_TX	EPWM3_A	CLB_OUTPUTXBAR7		
GPIO15	EPWM8_B	SCIB_RX		I2CB_SCL	OUTPUTXBAR4	PMBUSA_SCL	SPIB_PTE	EQEP2_B	LINA_RX	EPWM3_B	CLB_OUTPUTXBAR6		
GPIO16	SPIA_PICO		OUTPUTXBAR7	EPWM9_A	SCIA_TX		EQEP1_STROBE	PMBUSA_SCL	XCLKOUT	EQEP2_B	SPIB_POCI	EQEP3_STROBE	
GPIO17	SPIA_POCI		OUTPUTXBAR8	EPWM9_B	SCIA_RX		EQEP1_INDEX	PMBUSA_SDA	MCANA_TX		EPWM6_A		
GPIO18	SPIA_CLK	SCIB_TX	MCANB_RX	EPWM6_A	I2CA_SCL		EQEP2_A	PMBUSA_CTL	XCLKOUT	LINA_TX		EQEP3_INDEX	X2
GPIO19	SPIA_PTE	SCIB_RX	MCANB_TX	EPWM6_B	I2CA_SDA		EQEP2_B	PMBUSA_ALERT	CLB_OUTPUTXBAR1	LINA_RX			X1
GPIO20	EQEP1_A			EPWM12_A	SPIB_PICO		MCANA_TX	ADCE_EXTMUXSEL0	I2CA_SCL			SCIC_TX	
GPIO21	EQEP1_B			EPWM12_B	SPIB_POCI		MCANA_RX	ADCE_EXTMUXSEL1	I2CA_SDA			SCIC_RX	
GPIO22	EQEP1_STROBE		SCIB_TX		SPIB_CLK		LINA_TX	CLB_OUTPUTXBAR1	LINA_TX		EPWM4_A	EQEP3_A	
GPIO23	EQEP1_INDEX		SCIB_RX		SPIB_PTE		LINA_RX	CLB_OUTPUTXBAR3	LINA_RX	EPWM12_A	EPWM4_B		USB0DM

版权所有 © 2026，Texas Instruments Incorporated

表 5-6. GPIO 复用引脚（续）

0, 4, 8, 12	1	2	3	5	6	7	9	10	11	13	14	15	ALT
GPIO24	OUTPUTXBAR1	EQEP2_A	SPIA_PTE	EPWM8_A	SPIB_PICO		LINA_TX	PMBUSA_SCL	SCIA_TX	ERRORSTS	EPWM9_A		
GPIO25	OUTPUTXBAR2	EQEP2_B		EQEP1_A	SPIB_POCI		FSITXA_D1	PMBUSA_SDA	SCIA_RX	EQEP3_A			
GPIO26	OUTPUTXBAR3	EQEP2_INDEX		OUTPUTXBAR3	SPIB_CLK		FSITXA_D0	PMBUSA_CTL	I2CA_SDA	EQEP3_B			
GPIO27	OUTPUTXBAR4	EQEP2_STROBE		OUTPUTXBAR4	SPIB_PTE		FSITXA_CLK	PMBUSA_ALERT	I2CA_SCL	EQEP3_STROBE			
GPIO28	SCIA_RX		EPWM7_A	OUTPUTXBAR5	EQEP1_A		EQEP2_STROBE	LINA_TX	SPIB_CLK	ERRORSTS	I2CB_SDA		
GPIO29	SCIA_TX		EPWM7_B	OUTPUTXBAR6	EQEP1_B		EQEP2_INDEX	LINA_RX	SPIB_PTE	ERRORSTS	I2CB_SCL		AUXCLKIN
GPIO30			SPIB_PICO	OUTPUTXBAR7	EQEP1_STROBE		FSIRXA_CLK	MCANA_RX	EPWM1_A	EQEP3_INDEX			
GPIO31			SPIB_POCI	OUTPUTXBAR8	EQEP1_INDEX		FSIRXA_D1	MCANA_TX	EPWM1_B				
GPIO32	I2CA_SDA	EQEP1_INDEX	SPIB_CLK	EPWM8_B	LINA_TX		FSIRXA_D0	MCANB_TX	PMBUSA_SDA	ADCSOCBO			
GPIO33	I2CA_SCL		SPIB_PTE	OUTPUTXBAR4	LINA_RX		FSIRXA_CLK	MCANB_RX	EQEP2_B	ADCSOCAO		SCIC_RX	
GPIO34	OUTPUTXBAR1				PMBUSA_SDA						I2CB_SDA		
GPIO35	SCIA_RX	SPIA_POCI	I2CA_SDA	MCANB_RX	PMBUSA_SCL	LINA_RX	EQEP1_A	PMBUSA_CTL	EPWM5_B			TDI	
GPIO37	OUTPUTXBAR2	SPIA_PTE	I2CA_SCL	SCIA_TX	MCANB_TX	LINA_TX	EQEP1_B	PMBUSA_ALERT	EPWM5_A			TDO	
GPIO40	SPIB_PICO			EPWM2_B	PMBUSA_SDA	FSIRXA_D0	SCIB_TX	EQEP1_A	LINA_TX		CLB_OUTPUTXBAR4	EQEP3_STROBE	
GPIO41	EPWM7_A			EPWM2_A	PMBUSA_SCL	FSIRXA_D1	SCIB_RX	EQEP1_B	LINA_RX	EPWM12_B	SPIB_POCI		USB0DP
GPIO42		LINA_RX	OUTPUTXBAR5	PMBUSA_CTL	I2CA_SDA	SCIC_RX		EQEP1_STROBE	CLB_OUTPUTXBAR3				
GPIO43			OUTPUTXBAR6	PMBUSA_ALERT	I2CA_SCL	SCIC_TX	PMBUSA_ALERT	EQEP1_INDEX	CLB_OUTPUTXBAR4				
GPIO44			OUTPUTXBAR7	EQEP1_A	PMBUSA_SDA	FSITXA_CLK	PMBUSA_CTL	CLB_OUTPUTXBAR3	FSIRXA_D0		LINA_TX		
GPIO45			OUTPUTXBAR8			FSITXA_D0	PMBUSA_ALERT	CLB_OUTPUTXBAR4					
GPIO46			LINA_TX	MCANA_TX		FSITXA_D1	PMBUSA_SDA						
GPIO47			LINA_RX	MCANA_RX		CLB_OUTPUTXBAR2	PMBUSA_SCL						
GPIO48	OUTPUTXBAR3			MCANA_TX	SCIA_TX		PMBUSA_SDA						
GPIO49	OUTPUTXBAR4			MCANA_RX	SCIA_RX		LINA_RX				FSITXA_D0		
GPIO50	EQEP1_A			MCANA_TX	SPIB_PICO		I2CB_SDA				FSITXA_D1		
GPIO51	EQEP1_B			MCANA_RX	SPIB_POCI		I2CB_SCL				FSITXA_CLK		
GPIO52	EQEP1_STROBE			CLB_OUTPUTXBAR5	SPIB_CLK		SYNCOUT				FSIRXA_D0		

表 5-6. GPIO 复用引脚（续）

0, 4, 8, 12	1	2	3	5	6	7	9	10	11	13	14	15	ALT
GPIO53	EQEP1_INDEX			CLB_OUTPUTXBAR6	SPIB_PTE		ADCSOCAO	MCANB_RX			FSIRXA_D1		
GPIO54	SPIA_PICO			EQEP2_A	OUTPUTXBAR2		ADCSOCBO	LINA_TX			FSIRXA_CLK		
GPIO55	SPIA_POCI			EQEP2_B	OUTPUTXBAR3		ERRORSTS	LINA_RX					
GPIO56	SPIA_CLK	CLB_OUTPUTXBAR7	MCANA_TX	EQEP2_STROBE	SCIB_TX		SPIB_PICO	I2CA_SDA	EQEP1_A		FSIRXA_D1		
GPIO57	SPIA_PTE	CLB_OUTPUTXBAR8	MCANA_RX	EQEP2_INDEX	SCIB_RX		SPIB_POCI	I2CA_SCL	EQEP1_B		FSIRXA_CLK		
GPIO58				OUTPUTXBAR1	SPIB_CLK		LINA_TX	MCANB_TX	EQEP1_STROBE		FSIRXA_D0		
GPIO59				OUTPUTXBAR2	SPIB_PTE		LINA_RX	MCANB_RX	EQEP1_INDEX				
GPIO60	EPWM12_B		MCANA_TX	OUTPUTXBAR3	SPIB_PICO								
GPIO61			MCANA_RX	OUTPUTXBAR4	SPIB_POCI						MCANB_RX		
GPIO62	EPWM10_A	OUTPUTXBAR3		MCANA_TX	SCIA_TX		PMBUSA_SDA						
GPIO63	EPWM10_B	OUTPUTXBAR4		MCANA_RX	SCIA_RX		LINA_RX						
GPIO64	SCIA_RX	EPWM11_A	EPWM7_A	OUTPUTXBAR5	EQEP1_A		EQEP2_STROBE	LINA_TX	SPIB_CLK	ERRORSTS	I2CB_SDA		
GPIO65	EQEP1_A	EPWM11_B			SPIB_PICO		MCANA_TX		I2CA_SCL				
GPIO66	EQEP1_B	EPWM12_A			SPIB_POCI		MCANA_RX		I2CA_SDA				
GPIO67	EPWM7_B	EPWM12_B	MCANA_TX	EQEP1_INDEX	SCIB_RX	PMBUSA_ALERT	FSIRXA_CLK	LINA_RX	SPIA_POCI			SCIC_RX	
GPIO68	EPWM7_A	EPWM3_A	MCANA_RX	EQEP1_STROBE	SCIB_TX	PMBUSA_CTL	FSIRXA_D0	LINA_TX	SPIA_CLK			SCIC_TX	
GPIO69	EPWM6_B	EPWM3_B	OUTPUTXBAR7	EQEP1_B	SCIB_RX	SPIA_PTE	FSIRXA_D1	LINA_RX	EQEP2_A	SPIA_PICO		EQEP3_INDEX	
GPIO70	I2CA_SCL		SPIB_PTE	OUTPUTXBAR4	LINA_RX		FSIRXA_CLK	MCANA_RX	EQEP2_B	ADCSOCAO		EQEP3_A	
GPIO71	SPIA_PICO	EPWM4_B	OUTPUTXBAR7	EPWM9_A	SCIA_TX		EQEP1_STROBE	PMBUSA_SCL	XCLKOUT	EQEP2_INDEX	SPIB_POCI	EQEP3_STROBE	
GPIO72	SPIA_POCI	EPWM5_A	OUTPUTXBAR8	EPWM9_B	SCIA_RX		EQEP1_INDEX	PMBUSA_SDA	MCANA_TX		EPWM6_A	EQEP3_B	
GPIO73	OUTPUTXBAR1	EPWM5_B	SPIA_PTE	EPWM8_A	SPIB_PICO		LINA_TX	PMBUSA_SCL	SCIA_TX	ERRORSTS	EPWM9_A		
GPIO74	EPWM2_B		ADCSOCAO	MCANA_TX	SPIA_POCI				EQEP1_B				
GPIO75	EPWM1_B		LINA_RX	EPWM6_A	SPIA_CLK				EQEP1_STROBE		SCIC_RX		
GPIO76	EPWM4_A			OUTPUTXBAR2	SPIA_PTE			MCANA_RX	EQEP1_INDEX				
GPIO77	EPWM1_A			OUTPUTXBAR3	SPIA_PICO			MCANA_TX	EQEP1_A		SCIC_TX		
GPIO78		EPWM8_A	EPWM3_A	OUTPUTXBAR1	EPWM2_B		FSITXA_CLK						
GPIO79		EPWM8_B	EPWM3_B	MCANA_RX	EPWM2_A	I2CA_SDA	PMBUSA_SCL						
GPIO80	EPWM1_A		OUTPUTXBAR7	SCIA_RX	I2CB_SDA	SPIA_PTE	FSITXA_D0	MCANA_RX	CLB_OUTPUTXBAR8	EQEP1_INDEX		EPWM3_A	
GPIO81	EPWM1_B	OUTPUTXBAR6	SCIC_RX	SPIB_CLK	I2CB_SCL		FSITXA_D1	MCANA_TX	EQEP3_INDEX				
GPIO211	EPWM10_A			EQEP3_A									
GPIO212	EPWM10_B			EQEP3_B									

版权所有 © 2026，Texas Instruments Incorporated

表 5-6. GPIO 复用引脚（续）

0, 4, 8, 12	1	2	3	5	6	7	9	10	11	13	14	15	ALT
GPIO213	EPWM11_A			EQEP3_STROBE									
GPIO214	EPWM11_B			EQEP3_INDEX									
GPIO215	EPWM7_B			EQEP2_A									
GPIO224	EPWM11_B			OUTPUTXBAR3	SPIA_PICO		EPWM1_A	MCANA_TX	EQEP1_A	ADCE_EXTMUXSEL3	SCIC_TX		
GPIO226	EPWM10_B		LINA_RX	EPWM6_A	SPIA_CLK		EPWM1_B		EQEP1_STROBE	ADCE_EXTMUXSEL1	SCIC_RX		
GPIO227	I2CB_SCL		EPWM3_A	OUTPUTXBAR1	EPWM2_B								
GPIO228	EPWM10_A		ADCSOCAO	MCANA_TX	SPIA_POCI		EPWM2_B		EQEP1_B	ADCE_EXTMUXSEL0			
GPIO230	I2CB_SDA		EPWM3_B	MCANA_RX	EPWM2_A	I2CA_SDA	PMBUSA_SCL						
GPIO236	EPWM7_A			EQEP1_INDEX			EPWM12_A						
GPIO242	EPWM11_A			OUTPUTXBAR2	SPIA_PTE		EPWM4_A	MCANA_RX	EQEP1_INDEX	ADCE_EXTMUXSEL2			
GPIO247	EPWM12_B												
GPIO253	EPWM12_A												
AIO208													
AIO209													
AIO210													
AIO225													
AIO229													
AIO231													
AIO232													
AIO233													
AIO234													
AIO235													
AIO237													
AIO238													
AIO239													
AIO240													
AIO241													
AIO244													
AIO245													
AIO248													
AIO249													

版权所有 © 2026 Texas Instruments Incorporated

表 5-6. GPIO 复用引脚（续）

0, 4, 8, 12	1	2	3	5	6	7	9	10	11	13	14	15	ALT
AIO251													
AIO252													

版权所有 © 2026，Texas Instruments Incorporated

5.4.2 Digital Inputs on ADC Pins (AIOs)

某些 GPIO 与模拟引脚复用，且仅具有数字输入功能，这类引脚也称为 AIO。该端口上仅提供 AIO 选项的引脚只能用作输入。AIO 信号列表请参见器件数据手册。默认情况下，这些引脚用作模拟引脚，GPIO 处于高阻态。使用 GPyAMSEL 寄存器可将这些引脚配置为数字或模拟工作模式。

Note

If digital signals with sharp edges (high dv/dt) are connected to the AIOs, cross-talk can occur with adjacent analog signals. Therefore, limit the edge rate of signals connected to AIOs if adjacent channels are being used for analog functions.

5.4.3 Digital Inputs and Outputs on ADC Pins (AGPIOs)

某些 GPIO 与模拟引脚复用，同时具有数字输入和输出功能，这类引脚也称为 AGPIO。与 AIO 不同，AGPIO 具备完整的输入和输出能力。默认情况下，AGPIO 未连接，必须进行配置。表 5-7 说明了 AGPIO 的配置方法。要启用模拟功能，请通过模拟子系统设置 AGPIOCTRLx 寄存器。要启用数字功能，请在 *General-Purpose Input/Output (GPIO)*一章中设置 GPxAMSEL 寄存器。

表 5-7. AGPIO 配置

AGPIOCTRLx.GPIOy (Default = 0)	GPxAMSEL.GPIOy (Default = 1)	Pin Connected To:	
		ADC	GPIOy
0	0	-	是
0	**1**	**-** (1)	**-** (1)
1	0	-	是
1	1	是	-

(1) 默认情况下，AGPIO 引脚没有连接任何信号。必须从表中选择其他某一行，才能配置引脚功能。

Note

If digital signals with sharp edges (high dv/dt) are connected to the AGPIOs, cross-talk can occur with adjacent analog signals. The user must therefore limit the edge rate of signals connected to AGPIOs, if adjacent channels are being used for analog functions.

图 5-6 展示了采用 AGPIO 实现方式的模拟子系统通用原理图。表 5-8 列出了特定模拟输入引脚在不同使用情形组合下需要特别考虑的事项。AGPIO 模拟引脚通路中串联了一个额外开关，阻值为 53Ω。如图 5-6 所示，该开关形成一个低电容隔离节点，由 ADC 和 CMPSS 比较器共用。当 ADC 对通道采样时，该节点可能受到干扰（具体取决于 ADC 采样保持电容上先前存储的电压），并可能导致最长达 50ns 的 CMPSS 误触发。如表 5-8 所示，对于 CMPSS 输入、ADC 采样和 AGPIO 的不同组合，需要采取特别措施或变通方法。可采用以下方法应对此潜在干扰：

1. 对于需要同时连接 ADC 和 CMPSS 的模拟通道，请改用其他引脚（即 AIO 类型引脚）。2. 使用 CMPSS 数字滤波器，并将其设置为 50ns 或更长时间，以滤除暂态干扰。3. 对 ADC 的采样保持电容进行预处理，避免干扰造成误跳闸。例如，在读取受影响的通道之前，立即从 ADC 的另一个通道对 3.3V 信号执行一次虚拟读取，使干扰朝正方向变化，从而避免误跳闸。如果误跳闸的极性相反，也可改为虚拟读取 0V 信号。

表 5-8. 特定模拟输入引脚的使用情形组合

Function Used on a Specific Analog Pin	**Component Used**				
CMPSS Comparator Input	是	-	是	-	是
ADC Sampling	是	是	-	是	是
AGPIO Analog Pin Type	是	是	是	-	-
AIO Analog Pin Type	-	-	-	是	是
Result	**Workaround needed**	**No special analysis or workaround needed**			



图 5-6. 采用 AGPIO 实现方式的模拟子系统框图

版权所有 © 2026，Texas Instruments Incorporated

5.4.4 GPIO Input X-BAR

输入 X-BAR 用于将 GPIO 信号路由到多个不同的 IP 模块，例如 ADC、eCAP、ePWM 和外部中断（见 *Input X-BAR*图）。*Input X-BAR Destinations*表列出了输入 X-BAR 的目标端。有关输入 X-BAR 的配置详情，请参见*TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*的交叉开关（X-BAR）一章。



图 5-7. 输入 X-BAR

表 5-9. 输入 X-BAR 目标端

输入	ECAP	EPWM XBAR	CLB XBAR	输出 XBAR	EPWM TRIP	ERAD	CPU XINT	ADC SOC	EPWM / ECAP SYNC	CMPSS	DCCx	EPG
1	是	是	是	是	TZ1, TRIP1	是	-	-	-	-	-	-
2	是	是	是	是	TZ2, TRIP2	是	-	-	-	-	-	-
3	是	是	是	是	TZ3, TRIP3	是	-	-	-	-	-	-
4	是	是	是	是	-	是	XINT1	-	-	-	-	-
5	是	是	是	是	-	是	XINT2	ADCEXTSOC	EXTSYNCIN1	-	-	
6	是	是	是	是	TRIP6	是	XINT3	-	EXTSYNCIN2	-	-	-

表 5-9. 输入 X-BAR 目标端（续）

输入	ECAP	EPWM XBAR	CLB XBAR	输出 XBAR	EPWM TRIP	ERAD	CPU XINT	ADC SOC	EPWM / ECAP SYNC	CMPSS	DCCx	EPG
7	是	是	是	-	-	是	-	-	-	CMPSS1/3. EXT_FILTIN _H	-	-
8	是	是	是	-	-	是	-	-	-	CMPSS1/3. EXT_FILTIN _L	-	-
9	是	是	是	-	-	是	-	-	-	CMPSS2/4. EXT_FILTIN _H	-	-
10	是	是	是	-	-	是	-	-	-	CMPSS2/4. EXT_FILTIN _L	-	-
11	是	是	是	-	-	是		-	-	-	CLK1	-
12	是	是	是	-	-	是	-	-	-	-	CLK1	-
13	是	是	是	-	-	是	XINT4	-	-	-	-	EPGAI N1
14	是	是	是	-	-	是	XINT5	-	-	-	-	EPGAI N2
15	是	-	-	-	-	是	-	-	-	-	CLK1	EPGAI N3
16	是	-	-	-	-	是	-	-	-	-	CLK0	EPGAI N4

版权所有 © 2026，Texas Instruments Incorporated

5.4.5 GPIO Output X-BAR, CLB X-BAR, CLB Output X-BAR, and ePWM X-BAR

输出 X-BAR 有 8 个输出，可在 GPIO 复用器中选择为 OUTPUTXBARx。CLB X-BAR 有 8 个输出，连接到 CLB 全局复用器，作为 AUXSIGx。CLB 输出 X-BAR 有 8 个输出，可在 GPIO 复用器中选择为 CLB_OUTPUTXBARx。ePWM X-BAR 有 8 个输出，连接到 ePWM 的 TRIPx 输入。图 5-8 展示了输出 X-BAR、CLB X-BAR、CLB 输出 X-BAR 和 ePWM X-BAR 的信号源。有关这些 X-BAR 的详情，请参见*TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*中的交叉开关（X-BAR）一章。



图 5-8. 输出 X -BAR、CLB X-BAR、CLB 输出 X-BAR 和 ePWM X -BAR 源信号

版权所有 © 2026，Texas Instruments Incorporated

5.5 带内部上拉和下拉的引脚

器件上的某些引脚带有内部上拉或下拉。表 5-10 列出了上拉/下拉方向及其有效条件。GPIO 引脚的上拉默认禁用，可通过软件启用。为避免未引出的输入悬空，引导 ROM会启用特定封装中未引出的 GPIO 引脚的内部上拉。表 5-10 中列出的其他带上拉或下拉的引脚始终处于启用状态，无法禁用。

表 5-10. 带内部上拉和下拉的引脚

引脚	RESET (XRSn = 0)	DEVICE BOOT	APPLICATION
GPIOx	Pullup disabled	Pullup disabled(1)	Application defined
GPIO35/TDI	Pullup disabled		Application defined
GPIO37/TDO	Pullup disabled		Application defined
TCK	Pullup active		
TMS	Pullup active		
XRSn	Pullup active		
Other pins (including AIOs)	No pullup or pulldown present		

(1) 对于特定封装中未引出的引脚，引导 ROM会启用其内部上拉。

5.6 未使用引脚的连接

对于无需使用器件全部功能的应用，表 5-11 列出了未使用引脚可接受的处理方式。如果表 5-11 中列出了多种选项，可任选其一。表 5-11 中未列出的引脚必须按照*Pin Configuration and Functions*一节的要求连接。

表 5-11. 未使用引脚的连接

信号名称	ACCEPTABLE PRACTICE
模拟	
VREFHI	Tie to VDDA (applies only if ADC is not used in the application)
VREFLO	Tie to VSSA
Analog input pins with DACx_OUT	• No Connect • Tie to VSSA through 4.7-kΩ or larger resistor
Analog input pins (except DACx_OUT)	• No Connect • Tie to VSSA • Tie to VSSA through resistor
Analog input pins (shared with GPIOs)(1)	• No connection (digital input mode with internal pullup enabled) • No connection (digital output mode with internal pullup disabled) • Pullup or pulldown resistor (any value resistor, digital input mode, and with internal pullup disabled)
数字	
GPIOx	• No connection (input mode with internal pullup enabled) • No connection (output mode with internal pullup disabled) • Pullup or pulldown resistor (any value resistor, input mode, and with internal pullup disabled)
GPIO35/TDI	When TDI mux option is selected (default), the GPIO is in Input mode. • Internal pullup enabled • External pullup resistor
GPIO37/TDO	When TDO mux option is selected (default), the GPIO is in Output mode only during JTAG activity; otherwise, it is in a tri-state condition. The pin must be biased to avoid extra current on the input buffer. • Internal pullup enabled • External pullup resistor
TCK	• No Connect • Pullup resistor
TMS	Pullup resistor
GPIO19/X1	Turn XTAL off and: • Input mode with internal pullup enabled • Input mode with external pullup or pulldown resistor • Output mode with internal pullup disabled
GPIO18/X2	Turn XTAL off and: • Input mode with internal pullup enabled • Input mode with external pullup or pulldown resistor • Output mode with internal pullup disabled

版权所有 © 2026，Texas Instruments Incorporated

表 5-11. 未使用引脚的连接（续）

信号名称	ACCEPTABLE PRACTICE
电源与接地	
VDD	All VDD pins must be connected per the *Signal Descriptions* section. Pins should not be used to bias any external circuits.
VDDA	If a dedicated analog supply is not used, tie to VDDIO.
VDDIO	All VDDIO pins must be connected per the *Signal Descriptions* section.
VSS	All VSS pins must be connected to board ground.
VSSA	If an analog ground is not used, tie to VSS.

(1) AGPIO 引脚兼具模拟和数字功能。此处所述操作仅适用于这些引脚也未用于模拟功能的情况。

6 规格

6.1 绝对最大额定值

在推荐工作条件下（除非另有说明）(1) (2)

		最小值	最大值	单位
Supply voltage	VDD with respect to VSS	–0.3	1.5	V
	VDDIO with respect to VSS	–0.3	4.6	
	VDDA with respect to VSSA	–0.3	4.6	
Input voltage (7)	$V_{输入}$ (3.3 V)	–0.3	4.6	V
	$V_{输入}$ (5.0 V) (5)	–0.3	6.0	V
Output voltage	V_O	–0.3	4.6	V
Input clamp current - per pin (4) (6)	I_{IK} - $V_{输入}$ < VSS/VSSA - $V_{输入}$ > VDDIO/VDDA	–20	20	mA
Input clamp current - per pin:GPIO2/3/9/32 (4)	I_{IK} - $V_{输入}$ < VSS	–20		mA
Input clamp current - total for all inputs (6)	$I_{IKTOTAL}$ - $V_{输入}$ < VSS/VSSA - $V_{输入}$ > VDDIO/VDDA	–20	20	mA
Output current	Digital output (per pin), $I_{输出}$	–20	20	mA
Operating junction temperature	T_J	–40	155	°C
Storage temperature(3)	T_{stg}	–65	150	°C

(1) 超出绝对最大额定值运行可能导致器件永久损坏。绝对最大额定值并不表示器件可在这些条件或推荐工作条件以外的任何条件下正常工作。在超出推荐工作条件但处于绝对最大额定值范围内时，器件可能无法完全正常工作，且可能影响器件的可靠性、功能和性能，并缩短器件寿命。(2) 除非另有说明，所有电压值均相对于 VSS。(3) 长期高温存储或长时间在最高温度条件下使用，可能降低器件整体

寿命。更多信息请参见*Semiconductor and IC Package Thermal Metrics Application Report*。(4) 每个引脚的持续钳位电流为±2mA。(5) 仅适用于 GPIO2、GPIO3、GPIO9 和 GPIO32。(6) 如果施加的 $V_{输入}$ 高于 VDDIO/VDDA 或低于 VSS/VSSA，ESD 电流钳位二极管将导通，从而使额外电流流向相应电源轨。如发生这种情况，必须将电流限制在所列的最小值/最大值范围内，以避免器件永久损坏。(7) 还必须遵守输入钳位电流限制。

版权所有 © 2026，Texas Instruments Incorporated

6.2 ESD 等级 – 商业级

				VALUE	单位
All F28P550Sxx devices in 128-pin PDT package					
$V_{(ESD)}$	Electrostatic discharge	Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001(1)	All pins	±2000	V
			5V FS Pins: 79, 97, 98, 119	±500	
		Charged-device model (CDM), per ANSI/ESDA/JEDEC JS-002(2)	All pins	±500	
			Corner pins on 128-pin PDT: 1, 32, 33, 64, 65, 96, 97, 128	±750	
All F28P550Sxx devices in 100-pin PZ package					
$V_{(ESD)}$	Electrostatic discharge	Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001(1)	All pins	±2000	V
			5V FS Pins: 64, 76, 77, 90	±500	
		Charged-device model (CDM), per ANSI/ESDA/JEDEC JS-002(2)	All pins	±500	
			Corner pins on 100-pin PZ: 1, 25, 26, 50, 51, 75, 76, 100	±750	
All F28P550Sxx devices in 80-pin PNA package					
$V_{(ESD)}$	Electrostatic discharge	Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001(1)	All pins	±2000	V
			5V FS Pins: 49, 60, 61, 75	±500	
		Charged-device model (CDM), per ANSI/ESDA/JEDEC JS-002(2)	All pins	±500	
			Corner pins on 80-pin PNA: 1, 20, 21, 40, 41, 60, 61, 80	±750	
All F28P550Sxx devices in 64-pin PM package					
$V_{(ESD)}$	Electrostatic discharge	Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001(1)	All pins	±2000	V
			5V FS Pins: 40, 49, 50, 62	±500	
		Charged-device model (CDM), per ANSI/ESDA/JEDEC JS-002(2)	All pins	±500	
			Corner pins on 64-pin PM: 1, 16, 17, 32, 33, 48, 49, 64	±750	
All F28P550Sxx devices in 56-pin RSH package					
$V_{(ESD)}$	Electrostatic discharge	Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001(1)	All pins	±2000	V
			5V FS Pins: 37, 44, 45, 56	±500	
		Charged-device model (CDM), per ANSI/ESDA/JEDEC JS-002(2)	All pins	±500	
			Corner pins on 56-pin RSH: 1, 14, 15, 28, 29, 42, 43, 56	±750	

(1) JEDEC 文档 JEP155 指出，500-V HBM 可在标准 ESD 控制流程下实现安全制造。(2) JEDEC 文档 JEP157 指出，250-V CDM 可在标准 ESD 控制流程下实现安全制造。

6.3 ESD 等级 – 汽车级

				VALUE	单位
All F28P559Sxx-Q1 devices in 128-pin PDT package					
$V_{(ESD)}$	Electrostatic discharge	Human body model (HBM), per AEC Q100-002(1)	All pins	±2000	V
			5V FS Pins: 79, 97, 98, 119	±500	
		Charged device model (CDM), per AEC Q100-011	All pins	±500	
			Corner pins on 128-pin PDT: 1, 32, 33, 64, 65, 96, 97, 128	±750	
All F28P559Sxx-Q1 devices in 100-pin PZ package					
$V_{(ESD)}$	Electrostatic discharge	Human body model (HBM), per AEC Q100-002(1)	All pins	±2000	V
			5V FS Pins: 64, 76,77, 90	±500	
		Charged device model (CDM), per AEC Q100-011	All pins	±500	
			Corner pins on 100-pin PZ: 1, 25, 26, 50, 51, 75, 76, 100	±750	
All F28P559Sxx-Q1 devices in 80-pin PNA package					
$V_{(ESD)}$	Electrostatic discharge	Human body model (HBM), per AEC Q100-002(1)	All pins	±2000	V
			5V FS Pins: 49, 60,61, 75	±500	
		Charged device model (CDM), per AEC Q100-011	All pins	±500	
			Corner pins on 80-pin PNA: 1, 20, 21, 40, 41, 60, 61, 80	±750	
All F28P559Sxx-Q1 devices in 64-pin PM package					
$V_{(ESD)}$	Electrostatic discharge	Human body model (HBM), per AEC Q100-002(1)	All pins	±2000	V
			5V FS Pins: 40, 49,50, 62	±500	
		Charged device model (CDM), per AEC Q100-011	All pins	±500	
			Corner pins on 64-pin PM: 1, 16, 17, 32, 33, 48, 49, 64	±750	

(1) AEC Q100-002 规定，HBM 应力测试按照 ANSI/ESDA/JEDEC JS-001 规范进行。

版权所有 © 2026，Texas Instruments Incorporated

6.4 推荐工作条件

		最小值	NOM	最大值	单位
Device supply voltage, VDDIO and VDDA	Internal BOR enabled(3)	$V_{BOR-VDDIO}$(MAX) + V_{BOR-GB} (2)	3.3	3.63	V
	Internal BOR disabled	2.8	3.3	3.63	
Device supply voltage, VDD		1.14	1.2	1.32	V
Device ground, VSS			0		V
Analog ground, VSSA			0		V
SR_{SUPPLY}	Supply ramp rate of VDDIO, VDD, VDDA with respect to VSS.(4)				
$V_{输入}$	Digital input voltage(6)	VSS – 0.3		VDDIO + 0.3	V
	Digital input voltage(GPIO2, 3, 9, and 32)(5)	VSS – 0.3		5.5	V
	Analog input voltage(6)	VSSA – 0.3		VDDA + 0.3	V
Junction temperature, T_J (1)		–40		150	°C
Free-Air temperature, T_A		–40		125	°C

(1) 长时间在高于 T_J = 105°C 的条件下运行会缩短器件寿命。请参见*Calculating Useful Lifetimes of Embedded Processors* 了解更多信息。(2) 请参见*Power Management Module (PMM)*一节。(3) 内部 BOR 默认启用。(4) 请参见 Power Management Module 工作条件表。(5) 这些引脚支持在器件上电之前施加电压。(6) 如果施加的 VIN 高于 VDDIO/VDDA 或低于 VSS/VSSA，ESD 电流钳位二极管将导通，使额外电流流向相应电源轨。VDDIO/VDDA 电压将在内部升高，并可能影响其他电气特性。

6.5 功耗汇总

本节列出的电流值是在给定测试条件下的典型值，并非可能出现的绝对最大值。应用中的实际器件电流会因应用代码和引脚配置而异。

6.5.1 系统电流消耗 – 启用 VREG – 内部电源

在推荐工作条件下（除非另有说明）典型值：V_{nom}；所示温度为 T
J

参数		测试条件		最小值	典型值	最大值	单位
OPERATING MODE							
I_{DDIO}	VDDIO 电流消耗 during operational usage	This is an estimation of current for a typical heavily loaded application. Actual currents will vary depending on system activity, I/O electrical loading and switching frequency. This includes Core supply current with Internal Vreg Enabled. - CPU is running from RAM - Flash is powered up - X1/X2 crystal is powered up - PLL is enabled, SYSCLK=Max Device frequency - Analog modules are powered up - Outputs are static without 直流负载 - Inputs are static high or low	30 ℃		92		mA
			85 ℃			105	mA
			125 ℃			115	mA
I_{DDA}	VDDA 电流消耗 during operational usage		125 ℃			14	mA
IDLE MODE							
I_{DDIO}	VDDIO 电流消耗 while device is in Idle mode	- CPU is in IDLE mode - Flash is powered down - PLL is Enabled, SYSCLK=Max Device Frequency, CPUCLK is gated - X1/X2 crystal is powered up - Analog Modules are powered down - Outputs are static without 直流负载 - Inputs are static high or low	30 ℃		30		mA
			85 ℃			36	mA
			125 ℃			54	mA
I_{DDA}	VDDA current consumption while device is in Idle mode		125 ℃			3	mA
STANDBY MODE (PLL Enabled)							
I_{DDIO}	VDDIO 电流消耗 while device is in Standby mode	- CPU is in STANDBY mode - Flash is powered down - PLL is Enabled, SYSCLK & CPUCLK are gated - X1/X2 crystal is powered down - Analog Modules are powered down - Outputs are static without 直流负载 - Inputs are static high or low	30 ℃		8		mA
			85 ℃			14	mA
			125 ℃			29	mA
I_{DDA}	VDDA current consumption while device is in Standby mode		125 ℃			3	mA

版权所有 © 2026，Texas Instruments Incorporated

6.5.1 系统电流消耗 – 启用 VREG – 内部电源（续）

在推荐工作条件下（除非另有说明）典型值：V_{nom}；所示温度为 T
J

参数		测试条件		最小值	典型值	最大值	单位
STANDBY MODE (PLL Disabled)							
I_{DDIO}	VDDIO 电流消耗 while device is in Standby mode	- CPU is in STANDBY mode - Flash is powered down - PLL is Disabled, SYSCLK & CPUCLK are gated - X1/X2 crystal is powered down - Analog Modules are powered down - Outputs are static without 直流负载 - Inputs are static high or low	30 ℃		4		mA
			85 ℃			10	mA
			125 ℃			24	mA
I_{DDA}	VDDA current consumption while device is in Standby mode		125 ℃			3	mA
HALT MODE							
I_{DDIO}	VDDIO 电流消耗 while device is in Halt mode	- CPU is in HALT mode - Flash is powered down - PLL is Disabled, SYSCLK and CPUCLK are gated - X1/X2 crystal is powered down - Analog Modules are powered down - Outputs are static without 直流负载 - Inputs are static high or low	30 ℃		4		mA
			85 ℃			10	mA
			125 ℃			25	mA
I_{DDA}	VDDA current consumption while device is in Halt mode		125 ℃			3	mA
FLASH ERASE/PROGRAM							
I_{DDIO}	VDDIO 电流消耗 during Erase/Program cycle(1)	- CPU is running from RAM - Flash going through continuous Program/Erase operation - PLL is enabled, SYSCLK at maximum device frequency - Peripheral clocks are turned OFF. - X1/X2 crystal is powered up - Analog is powered down - Outputs are static without 直流负载 - Inputs are static high or low			91	128	mA
I_{DDA}	VDDA 电流消耗 during Erase/Program cycle				0.1	8	mA
RESET MODE							
I_{DDIO}	VDDIO 电流消耗 while reset is active(2)	Device is under Reset	30 ℃		10		mA
			85 ℃		13		mA
			125 ℃		20		mA
I_{DDA}	VDDA current consumption while reset is active(2)		125 ℃		0.01		mA

(1) 在 Flash 编程期间发生欠压可能会损坏 Flash 数据，并导致器件永久锁定。使用替代电源（例如 USB 编程器）的编程环境必须能够为器件及其他系统组件提供额定电流，并留有足够裕量，以避免电源欠压。(2) 这是复位有效（即 XRSn 为低电平）期间的电流消耗。

6.5.2 系统电流消耗 – 禁用 VREG – 外部电源

在推荐工作条件下（除非另有说明）典型值：V_{nom}；所示温度为 T
J

参数		测试条件		最小值	典型值	最大值	单位
OPERATING MODE							
I_{DD}	VDD current consumption during operational usage	This is an estimation of current for a typical heavily loaded application. Actual currents will vary depending on system activity, I/O electrical loading and switching frequency. This includes Core supply current with Internal Vreg Enabled. - CPU is running from RAM - Flash is powered up - X1/X2 crystal is powered up - PLL is enabled, SYSCLK=Max Device frequency - Analog modules are powered up - Outputs are static without 直流负载 - Inputs are static high or low	30 ℃		85		mA
			85 ℃			96	mA
			125 ℃			115	mA
I_{DDIO}	VDDIO 电流消耗 during operational usage		30 ℃		13		mA
			85 ℃			17	mA
			125 ℃			18	mA
I_{DDA}	VDDA 电流消耗 during operational usage		125 ℃			14	mA
IDLE MODE							
I_{DD}	VDD current consumption while device is in Idle mode	- CPU is in IDLE mode - Flash is powered down - PLL is Enabled, SYSCLK=Max Device Frequency, CPUCLK is gated - X1/X2 crystal is powered up - Analog Modules are powered down - Outputs are static without 直流负载 - Inputs are static high or low	30 ℃		28		mA
			85 ℃			35	mA
			125 ℃			54	mA
I_{DDIO}	VDDIO 电流消耗 while device is in Idle mode		30 ℃		3		mA
			85 ℃			6	mA
			125 ℃			7	mA
I_{DDA}	VDDA current consumption while device is in Idle mode		125 ℃			3	mA
STANDBY MODE (PLL Enabled)							
I_{DD}	VDD current consumption while device is in Standby mode	- CPU is in STANDBY mode - Flash is powered down - PLL is Enabled, SYSCLK & CPUCLK are gated - X1/X2 crystal is powered down - Analog Modules are powered down - Outputs are static without 直流负载 - Inputs are static high or low	30 ℃		6		mA
			85 ℃			12	mA
			125 ℃			32	mA
I_{DDIO}	VDDIO 电流消耗 while device is in Standby mode		30 ℃		3		mA
			85 ℃			6	mA
			125 ℃			7	mA
I_{DDA}	VDDA current consumption while device is in Standby mode		30 ℃		1		mA
			85 ℃			2	mA
			125 ℃			3	mA

版权所有 © 2026，Texas Instruments Incorporated

6.5.2 系统电流消耗 – 禁用 VREG – 外部电源（续）

在推荐工作条件下（除非另有说明）典型值：V_{nom}；所示温度为 T
J

参数		测试条件		最小值	典型值	最大值	单位
STANDBY MODE (PLL Disabled)							
I_{DD}	VDD current consumption while device is in Standby mode	- CPU is in STANDBY mode - Flash is powered down - PLL is Disabled, SYSCLK & CPUCLK are gated - X1/X2 crystal is powered down - Analog Modules are powered down - Outputs are static without 直流负载 - Inputs are static high or low	30 ℃		3		mA
			85 ℃			8	mA
			125 ℃			29	mA
I_{DDIO}	VDDIO 电流消耗 while device is in Standby mode		30 ℃		2		mA
			85 ℃			5	mA
			125 ℃			6	mA
I_{DDA}	VDDA current consumption while device is in Standby mode		125 ℃			8	mA
I_{DDA}	VDDA current consumption while device is in Standby mode	- CPU is in STANDBY mode - Flash is powered down - PLL is Disabled, SYSCLK & CPUCLK are gated - X1/X2 crystal is powered down - Analog Modules are powered down - Outputs are static without 直流负载 - Inputs are static high or low	30 ℃		1		mA
I_{DDA}	VDDA current consumption while device is in Standby mode	- CPU is in STANDBY mode - Flash is powered down - PLL is Disabled, SYSCLK & CPUCLK are gated - X1/X2 crystal is powered down - Analog Modules are powered down - Outputs are static without 直流负载 - Inputs are static high or low	85 ℃			3	mA
HALT MODE							
I_{DD}	VDD current consumption while device is in Halt mode	- CPU is in HALT mode - Flash is powered down - PLL is Disabled, SYSCLK and CPUCLK are gated - X1/X2 crystal is powered down - Analog Modules are powered down - Outputs are static without 直流负载 - Inputs are static high or low	30 ℃		2		mA
			85 ℃			8	mA
			125 ℃			29	mA
I_{DDIO}	VDDIO 电流消耗 while device is in Halt mode		30 ℃		2		mA
			85 ℃			5	mA
			125 ℃			6	mA
I_{DDA}	VDDA current consumption while device is in Halt mode		125 ℃			3	mA
Flash 擦除/编程							

6.5.2 系统电流消耗 – 禁用 VREG – 外部电源（续）

在推荐工作条件下（除非另有说明）典型值：V_{nom}；所示温度为 T
J

参数		测试条件		最小值	典型值	最大值	单位
I_{DD}	VDD current consumption during Erase/Program cycle(1)	- CPU is running from RAM - Flash going through continuous Program/Erase operation - PLL is enabled, SYSCLK at maximum system frequency. - Peripheral clocks are turned OFF. - X1/X2 crystal is powered up - Analog is powered down - Outputs are static without 直流负载 - Inputs are static high or low			80	108	mA
I_{DDIO}	VDDIO 电流消耗 during Erase/Program cycle(1)				11	20	mA
I_{DDA}	VDDA 电流消耗 during Erase/Program cycle				0.1	8	mA

版权所有 © 2026，Texas Instruments Incorporated

6.5.2 系统电流消耗 – 禁用 VREG – 外部电源（续）

在推荐工作条件下（除非另有说明）典型值：V_{nom}；所示温度为 T
J

参数		测试条件		最小值	典型值	最大值	单位
RESET MODE							
I_{DD}	VDD current consumption while reset is active(2)	Device is under Reset	30 ℃		5		mA
			85 ℃		8		mA
			125 ℃		15		mA
I_{DDIO}	VDDIO 电流消耗 while reset is active(2)		30 ℃		5		mA
			85 ℃		5		mA
			125 ℃		5		mA
I_{DDA}	VDDA current consumption while reset is active(2)		125 ℃		0.01		mA

(1) 在 Flash 编程期间发生欠压可能会损坏 Flash 数据，并导致器件永久锁定。使用替代电源（例如 USB 编程器）的编程环境必须能够为器件及其他系统组件提供额定电流，并留有足够裕量，以避免电源欠压。(2) 这是复位有效（即 XRSn 为低电平）期间的电流消耗。

6.5.3 Operating Mode Test Description

*System Current Consumption - VREG Enable - Internal Supply*表、*System Current Consumption - VREG Disable - External Supply*表以及第 6.5.4 节列出了器件运行模式下的电流消耗值。运行模式中的数值可用于估算应用中可能出现的电流消耗。测量这些数值时采用了以下测试条件：

- 代码从 RAM 中执行。
- Flash 处于读取状态并保持激活。
- I/O 引脚不驱动任何外部组件。
- 所有外设的时钟均已启用。
- CPU 正在主动执行代码。
- 所有模拟外设均已上电。ADC 和 DAC 会定期进行转换。

6.5.4 Reducing Current Consumption

F28P55x 器件提供了多种降低器件电流消耗的方法：

- 应用处于空闲期间，可进入两种低功耗模式之一：IDLE 或 STANDBY。

- 如果代码从 RAM 执行，可关闭 Flash 模块电源。
- 对于配置为输出功能的引脚，可禁用其上拉。
- 每个外设都有独立的时钟使能位（PCLKCRx）。关闭特定应用中未使用外设的时钟，可降低电流消耗。*Typical Current Reduction per Disabled Peripheral*表列出了通过 PCLKCRx 寄存器禁用时钟可实现的典型电流降低量。

- 若要在低功耗模式（LPM）下实现最低 VDDA 电流消耗，请参见*TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*中的模数转换器（ADC）一章，并确保同时关闭每个 ADC 模块的电源。

6.5.4.1 Typical Current Reduction per Disabled Peripheral

对于包含多个实例的外设，所列电流值是所有模块的合计值。

PERIPHERAL	I_{DDIO} CURRENT REDUCTION (mA)
ADC(1)	1.0
CLA	0.56
CLB	1.41
CMPSS(1)	0.31
CPU TIMER	0.06
GPDAC	0.12
MCAN	1.01
DCC	0.08
eCAP	0.12
ERAD	1.56
EPG	0.32
ePWM (for 1 ePWM)	0.95
eQEP	0.18
SCI	0.50
I2C	0.51
SPI	0.11
FSI RX	0.34
FSI TX	0.27
PMBUS	0.28

(1) 此电流值表示各模块数字部分消耗的电流。

版权所有 © 2026，Texas Instruments Incorporated

6.6 电气特性

在推荐工作条件下（除非另有说　　明）

参数			TEST CONDITIONS	最小值	典型值	最大值	单位
Digital and Analog IO							
V_{OH}	High-level output voltage		I_{OH} = I_{OH}最小值	VDDIO * 0.8			V
			I_{OH} = –100 µA	VDDIO – 0.2			
V_{OL}	Low-level output voltage		I_{OL} = I_{OL}最大值			0.4	V
			I_{OL} = 100 µA			0.2	
I_{OH}	High-level output source current for all output pins			–4			mA
I_{OL}	Low-level output sink current for all output pins					4	mA
	Low-level output sink current for GPIO2/3/9/32	IO_DRVSEL:DRVSELGPIOx = 0				4	mA
		IO_DRVSEL:DRVSELGPIOx = 1				12	mA
R_{OH}	High-level output impedance for all output pins		VOH=VDDS-0.4V	50	66	96	Ω
R_{OL}	Low-level output impedance for all output pins		VOL=0.4V	48	60	84	Ω
	Low-level output impedance for GPIO2/3/9/32	IO_DRVSEL:DRVSELGPIOx = 0		48	60	84	Ω
		IO_DRVSEL:DRVSELGPIOx = 1		15	21	33	Ω
V_{IH}	High-level input voltage			2.0			V
V_{IH}	High-level input voltage - GPIO 23/41			2.21			V
V_{IH}	High-level input voltage - GPIO2/3/9/32	IO_MODSEL:MODSELGPIOx = 0		0.7*VDDIO			V
V_{IH}	High-level input voltage - GPIO2/3/9/32	IO_MODSEL:MODSELGPIOx = 1		1.35			V
V_{IL}	Low-level input voltage					0.8	V
	Low-level input voltage - GPIO2/3/9/32	IO_MODSEL:MODSELGPIOx = 0				0.3*VDDIO	V
		IO_MODSEL:MODSELGPIOx = 1				0.8	V
$V_{HYSTERESIS}$	Input hysteresis (AIO)			115			mV
	Input hysteresis (GPIO)			115			
$I_{PULLDOWN}$	Input current	Pins with pulldown	VDDIO = 3.3 V $V_{输入}$ = VDDIO		120		µA
I_{PULLUP}	Input current	Digital inputs with pullup enabled(1)	VDDIO = 3.3 V $V_{输入}$ = 0 V		160		µA
$R_{PULLDOWN}$	Weak pulldown resistance			22	31	62	kΩ
R_{PULLUP}	Weak pullup resistance			19	29	54	kΩ
		GPIO2/3/9/32		20	31	65	kΩ

6.6 电气特性（续）

在推荐工作条件下（除非另有说明）

参数			TEST CONDITIONS	最小值	典型值	最大值	单位
I_{LEAK}	Pin leakage	Digital inputs	Pullups and outputs disabled 0 V ≤ $V_{输入}$ ≤ VDDIO			0.150	μA
	Pin leakage (Device Powered) See the *Special Considerations for 5V Fail-Safe Pins* Section	Digital inputs (GPIO2/3/9/32)	Pullups and outputs disabled 0 V ≤ $V_{输入}$ ≤ 3.3V VDDIO = 3.3V			0.150	
			Pullups and outputs disabled 3.3V < $V_{输入}$ ≤ 4.0V VDDIO = 3.3V		30	50	
			Pullups and outputs disabled 4.0V < $V_{输入}$ ≤ 5.5V VDDIO = 3.3V		8	19	
	Pin leakage(Device Unpowered)		Pullups and outputs disabled 0 V ≤ $V_{输入}$ ≤ 5.5V VDDIO = 0V		1	5	
	Pin leakage	Analog pins	Analog drivers disabled 0 V ≤ $V_{输入}$ ≤ VDDA			0.150	
C_I	Input capacitance	Digital inputs			2		pF
		Analog pins(2)					
VREG and BOR							
VREG, POR, BOR(3)							

(1) 带上拉或下拉的引脚列表请参见“带内部上拉和下拉的引脚”表。 (2) 模拟引脚另行规定；请参见 ADC 输入模型一节中的“每通道寄生电容”表。(3) 请参见*Power Management Module (PMM)*一节。

6.7 5V 失效安全引脚特别注意事项

本器件的 GPIO2、GPIO3、GPIO9 和 GPIO32 为 5V 失效安全（5V FS）引脚。这表示以下两点：

- 无论电源电压（VDDIO）处于何种电平，这些引脚均可接受最高 5.5V 的输入电压。
- 这些引脚也具有“失效安全”特性，即器件上电之前也可以向这些引脚施加电压。

为了实现上述特性，这些 GPIO 的输入缓冲器结构与器件上的其他 GPIO 不同。因此，除了定义额外的漏电流参数（未上电漏电流）之外，器件上电时的漏电流行为也有所不同。图 6-1 显示了这些引脚的典型漏电流曲线。如图所示，当引脚电压超过器件电源电压（VDDIO）时，漏电流会增大。在这一过渡阶段观察到的漏电流最高。当输入引脚电压超过约 4V 后，在其余输入电压范围内，电流会稳定在标称值。

版权所有 © 2026，Texas Instruments Incorporated



图 6-1. 器件上电时的漏电流与输入电压关系

6.8 PDT 封装热阻特性

		°C/W(1)
$R\Theta_{JC}$	Junction-to-case thermal resistance	10.6
$R\Theta_{JB}$	Junction-to-board thermal resistance	24.9
$R\Theta_{JA}$ (High k PCB)	Junction-to-free air thermal resistance	42.5
Psi_{JT}	Junction-to-package top	0.4
Psi_{JB}	Junction-to-board	24.4

(1) 这些数值基于 JEDEC 定义的 2S2P 系统（Theta JC [$R\Theta_{JC}$] 值除外，该值基于 JEDEC 定义的 1S0P 系统），会随环境和应用而变化。
更多信息请参见以下 EIA/JEDEC 标准：

- JESD51-2，*Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3，*Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7，*High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9，*Test Boards for Area Array Surface Mount Package Thermal Measurements*

6.9 PZ 封装热阻特性

		°C/W(1)
$R\Theta_{JC}$	Junction-to-case thermal resistance	11
$R\Theta_{JB}$	Junction-to-board thermal resistance	28.8
$R\Theta_{JA}$ (High k PCB)	Junction-to-free air thermal resistance	46.4
Psi_{JT}	Junction-to-package top	0.4
Psi_{JB}	Junction-to-board	28.2

(1) 这些数值基于 JEDEC 定义的 2S2P 系统（Theta JC [$R\Theta_{JC}$] 值除外，该值基于 JEDEC 定义的 1S0P 系统），会随环境和应用而变化。
更多信息请参见以下 EIA/JEDEC 标准：

- JESD51-2，*Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3，*Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7，*High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9，*Test Boards for Area Array Surface Mount Package Thermal Measurements*

6.10 PNA 封装热阻特性

		°C/W(1)
$R\Theta_{JC}$	Junction-to-case thermal resistance	14.5
$R\Theta_{JB}$	Junction-to-board thermal resistance	29.5
$R\Theta_{JA}$ (High k PCB)	Junction-to-free air thermal resistance	51.7
Psi_{JT}	Junction-to-package top	0.5
Psi_{JB}	Junction-to-board	29.4

(1) 这些数值基于 JEDEC 定义的 2S2P 系统（Theta JC [$R\Theta_{JC}$] 值除外，该值基于 JEDEC 定义的 1S0P 系统），会随环境和应用而变化。
更多信息请参见以下 EIA/JEDEC 标准：

- JESD51-2，*Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3，*Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7，*High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9，*Test Boards for Area Array Surface Mount Package Thermal Measurements*

版权所有 © 2026，Texas Instruments Incorporated

6.11 PM 封装热阻特性

		°C/W(1)
$R\Theta_{JC}$	Junction-to-case thermal resistance	11.6
$R\Theta_{JB}$	Junction-to-board thermal resistance	24.9
$R\Theta_{JA}$ (High k PCB)	Junction-to-free air thermal resistance	45
Psi_{JT}	Junction-to-package top	0.4
Psi_{JB}	Junction-to-board	24.5

(1) 这些数值基于 JEDEC 定义的 2S2P 系统（Theta JC [$R\Theta_{JC}$] 值除外，该值基于 JEDEC 定义的 1S0P 系统），会随环境和应用而变化。更多信息请参见以下 EIA/JEDEC 标准：

- JESD51-2，*Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3，*Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7，*High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9，*Test Boards for Area Array Surface Mount Package Thermal Measurements*

6.12 RSH 封装热阻特性

		°C/W(1)
$R\Theta_{JC}$	Junction-to-case thermal resistance(top)	11.6
	Junction-to-case thermal resistance(bottom)	1.2
$R\Theta_{JB}$	Junction-to-board thermal resistance	6.7
$R\Theta_{JA}$ (High k PCB)	Junction-to-free air thermal resistance	23.7
Psi_{JT}	Junction-to-package top	0.1
Psi_{JB}	Junction-to-board	6.7

(1) 这些数值基于 JEDEC 定义的 2S2P 系统（Theta JC [$R\Theta_{JC}$] 值除外，该值基于 JEDEC 定义的 1S0P 系统），会随环境和应用而变化。更多信息请参见以下 EIA/JEDEC 标准：

- JESD51-2，*Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3，*Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7，*High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9，*Test Boards for Area Array Surface Mount Package Thermal Measurements*

6.13 热设计注意事项

根据最终应用的设计和运行情况，I_{DD} 和 I_{DDIO} 电流可能会有所变化。若最终产品中的系统功耗超过建议的最大值，可能需要额外的热设计措施。环境温度（T_A）随最终应用和产品设计而异。影响可靠性和功能的关键因素是结温 T_J，而非环境温度。因此，应确保 T_J 保持在规定限值内。应测量 T_{case} 以估算工作结温 T_J。通常在封装顶面中心处测量 T_{case}。热设计应用报告*Semiconductor and IC Package Thermal Metrics*有助于理解热参数及其定义。

6.14 系统

6.14.1 Power Management Module (PMM)

6.14.1.1 引言

电源管理模块（PMM）负责处理器件 的运行所需的所有电源管理功能。

6.14.1.2 概述

PMM 的框图如图 6-2 所示。如图所示，PMM 由多种 不同子组件构成，这些子组件将在后续各节中介绍。



图 6-2. PMM 框图

6.14.1.2.1 Power Rail Monitors

PMM 在各电源轨上设有电压监视器；上电期间，当电压越过设定阈值后，监视器会将 XRSn 信号释放为高电平。如果任何电压低于设定电平，监视器也会触发并将 XRSn 拉低。后续各节将介绍这些电压监视器。

注意

并非所有电压监视器都支持器件在启动后于应用中运行。如果某个电压监视器不支持此类运行，而应用运行期间又需要监控器件电源电压，则建议使用外部监控器。

这三个电压监视器（I/O POR、I/O BOR 和 VDD POR）必须先分别释放其输出，器件才能开始运行（即 XRSn 变为高电平）。但如果任一电压监视器触发，XRSn 就会被拉低电平。任一电压监视器触发时，I/O 均保持高阻态。

版权所有 © 2026，Texas Instruments Incorporated

6.14.1.2.1.1 I/O POR (Power-On Reset) Monitor

该I/O POR 监视器监控 VDDIO 电源轨。上电期间，这是第一个释放的监视器（即 VDDIO 上第一个解除跳闸的监视器）。

Note

The level at which the I/O POR trips is well below the minimum recommended voltage for VDDIO, and therefore should not be used for device supervision.

6.14.1.2.1.2 I/O BOR (Brown-Out Reset) Monitor

I/O BOR 监视器也监控 VDDIO 电源轨。上电期间，它是第二个释放的监视器（即第二个解除跳闸的监视器）。与 I/O POR 相比，此监视器的容差范围更严格。

只要电压低于推荐工作电压，I/O BOR 就会触发并复位器件；但可将 VMONCTL.bit.BORLVMONDIS 设为 1 来禁用此功能。只有在器件完全启动后，才能禁用 I/O BOR。禁用 I/O BOR 后，发生电压跌落时将由 I/O POR 复位器件。

图 6-3 显示了 I/O BOR 的工作区域。



图 6-3. I/O BOR 工作区域

6.14.1.2.1.3 VDD POR (Power-On Reset) Monitor

VDD POR 监视器监控 VDD 电源轨。上电期间，当 VDD 电压越过设定的触发阈值后，此监视器便会释放（即解除跳闸）。

注意

VDD POR 的设定电平低于 VDD 的最低推荐电压。因此，如果应用需要监控 VDD，不应依赖 VDD POR。

6.14.1.2.2 External Supervisor Usage

VDDIO 监控：只要符合应用要求，即可使用 I/O BOR 功能监控 I/O 电源轨。

VDD 监控：

- 由内部 VREG 供电的 VDD：VDD 电源由 VDDIO 电源产生。VREG 的设计方式可确保：只要 VDDIO 电源有效（由 I/O BOR 监控），VDD 电源也有效。
- 由外部电源供电的 VDD：VDD POR 不支持在应用中使用。如果应用需要监控 VDD，可使用外部监控器监控 VDD 电源轨。

注意

内部 VREG 不支持搭配外部监控器使用。如果应用需要监控 VDD，必须使用带 VREGENZ 引脚的封装，以便由外部电源为 VDD 供电。

6.14.1.2.3 Delay Blocks

电压监视器路径中的延迟块协同工作，用于延迟各电压监视器与 XRSn 之间的释放时间，确保 XRSn 释放时各电压均已稳定。延迟块仅在上电期间有效（即 VDDIO 和 VDD 正在爬升时）。这些延迟块有助于满足

《电源管理模块电气数据 及时序》中对各电源轨规定的最低压摆率要求。

注意

框图中标注的延迟值均为典型值。

6.14.1.2.4 Internal VDD LDO Voltage Regulator (VREG)

内部 VREG 由 VDDIO 电源轨供电，并可生成所需输出为 VDD 引脚供电。将 VREGENZ 引脚拉低即可启用内部 VREG。虽然使用内部 VREG 后无需为 VDD 使用外部电源，但 VDD 引脚上仍需安装去耦电容，以保证 VREG 稳定并抑制瞬态。详情请参见*VDD Decoupling*一节。

6.14.1.2.5 VREGENZ

VREGENZ（VREG 禁用）引脚用于控制内部 VREG 的状态。要启用内部 VREG，请将 VREGENZ 引脚连接到逻辑低电平。对于由外部电源为 VDD 供电的应用（外部 VREG），请将 VREGENZ 引脚拉高以禁用内部 VREG。

Note

Not all device packages have VREGENZ pinned out. For packages without VREGENZ, external VREG mode is not supported.

6.14.1.3 外部组件

6.14.1.3.1 Decoupling Capacitors

VDDIO 和 VDD 均需要安装去耦电容才能正常工作。具体要求将在后续各节中说明。

6.14.1.3.1.1 VDDIO Decoupling

VDDIO 上应至少配置所需的去耦电容。请参见《电源管理模块电气数据和时序》中的 C_{VDDIO} 参数。实际所需的去耦电容量由驱动 VDDIO 的电源要求决定。以下任一配置均可接受：

- 配置 1：按照 C_{VDDIO} 参数，在每个 VDDIO 引脚上安装一个去耦电容。
- 配置 2：安装一个单独的去耦电容，其电容值等于 C_{VDDIO} * VDDIO 引脚 数。

注意

去耦电容应尽可能靠近器件引脚，这一点至关重要。

版权所有 © 2026，Texas Instruments Incorporated

6.14.1.3.1.2 VDD Decoupling

VDD 上应至少配置所需的去耦电容。C_{VDD} TOTAL 参数见《电源管理模块电气数据和时序》。

在外部 VREG 模式下，实际所需的去耦电容由驱动 VDD 的电源决定。

以下任一配置均可接受：

- 配置 1：将 C_{VDD} TOTAL 平均分配到各 VDD 引脚上。在内部 VREG 模式下，如果无法在 PCB 上将所有 VDD 引脚连接在一起，可采用此方案。请参见“供电引脚并联”一节。
- 配置 2：安装一个电容值为 C_{VDD} TOTAL 的单个去耦电容。此配置要求在 PCB 上将所有 VDD 引脚彼此连接。

注意

去耦电容应尽可能靠近器件引脚，这一点至关重要。

6.14.1.4 电源时序

6.14.1.4.1 Supply Pins Ganging

强烈建议将所有 3.3-V 电源轨连接在一起，并由单一电源供电。包括：

- VDDIO
- VDDA

此外，应连接所有电源引脚，避免出现未连接的引脚。

在外部 VREG 模式下，应将 VDD 引脚连接在一起，并由单一电源供电。

在内部 VREG 模式下，VDD 引脚可以不彼此连接，但必须在每个 VDD 引脚上连接去耦电容。VDD 去耦电容配置请参见*VDD Decoupling*一节。

器件中的模拟模块具有较高的 PSRR，因此在大多数情况下，VDDA 上的噪声必须超出电源轨的推荐工作条件范围，才会导致模拟模块性能下降。因此，单独为 VDDA 供电通常收益很小。不过，为改善噪声，在 VDDIO 与 VDDA 之间放置 π 型滤波器是可接受的。

注意

每条电源轨上的所有电源引脚在器件内部均彼此连接。例如，所有 VDDIO 引脚在内部相连，所有 VDD 引脚在内部相连，其他电源轨也同样如此。

6.14.1.4.2 Signal Pins Power Sequence

器件上电之前，不要向任何数字引脚施加高于 VDDIO + 0.3 V 或低于 VSS - 0.3 V 的电压；也不要向任何模拟引脚（包括 VREFHI）施加高于 VDDA + 0.3 V 或低于 VSSA - 0.3 V 的电压。即使 VDDIO 和 VDDA 未连接在一起，也必须遵循此上电时序。

注意

如果违反上述时序，电流可能会流经器件中非预期的寄生通路，从而导致器件故障，甚至可能造成损坏。

6.14.1.4.3 Supply Pins Power Sequence

6.14.1.4.3.1 External VREG/VDD Mode Sequence

图 6-4 描述了外部 VREG 模式的上电时序要求。所有标注参数的数值均可在“电源管理模块电气数据和时序”中查到。



A. 此触发点是 XRSn 释放之前的触发点。请参见*Power Management Module Characteristics*表。B. 此触发点是 XRSn 释放之后的触发点。请参见*Power Management Module Characteristics*表。C. 上电期间，所有 POR 和 BOR 监视器均释放后，All Monitors Release Signal（所有监视器释放信号）变为高电平。请参见*PMM Block Diagram*。D. 断电期间，如果任一 POR 或 BOR 监视器触发，All Monitors Release Signal（所有监视器释放信号）将变为低电平。请参见*PMM Block Diagram*。

图 6-4. 外部 VREG 上电时序

- 上电：
  1. VDDIO（即 3.3-V 电源轨）应先以规定的最小压摆率升至工作电压。2. 随后，VDD（即 1.2-V 电源轨）应以规定的最小压摆率升至工作电压。3. VDDIO 电源轨开始上升与 VDD 电源轨开始上升之间的时间间隔也有规定。4. 经过 $V_{DDIO-MON-TOT-DELAY}$ 和 $V_{XRSN-PD-DELAY}$ 规定的时间后，XRSn 将释放，器件开始引导启动。5. I/O BOR 监视器在上电和断电期间具有不同的释放点。6. 上电期间，必须先使 VDDIO 和 VDD 电源轨均达到工作电压，然后才能释放 XRSn。

- 断电：
  1. VDDIO 和 VDD 的断电先后顺序没有要求，但必须遵守最小压摆率规范。2. I/O BOR 监视器在上电和断电期间具有不同的释放点。3. 断电期间，任一 POR 或 BOR 监视器触发后，XRSn 都会在经过 $V_{XRSN-PD-DELAY}$ 后变为低电平。

注意

：*All Monitors Release Signal* 是内部信号。

注意

如果存在驱动 XRSn 的外部电路（例如监控器），则只有在所有内部和外部源都释放 XRSn 引脚后，才会开始引导启动。

版权所有 © 2026，Texas Instruments Incorporated

6.14.1.4.3.2 Internal VREG/VDD Mode Sequence

图 6-5 描述了内部 VREG 模式的上电时序要求。所有标注参数的数值均可在“电源管理模块电气数据和时序”中查到。



A. 此触发点是 XRSn 释放之前的触发点。请参见*Power Management Module Characteristics*表。B. 此触发点是 XRSn 释放之后的触发点。请参见*Power Management Module Characteristics*表。C. 上电期间，所有 POR 和 BOR 监视器均释放后，All Monitors Release Signal（所有监视器释放信号）变为高电平。请参见*PMM Block Diagram*。D. 断电期间，如果任一 POR 或 BOR 监视器触发，All Monitors Release Signal（所有监视器释放信号）将变为低电平。请参见*PMM Block Diagram*。

图 6-5. 内部 VREG 上电时序

- 上电：
  1. VDDIO 应以规定的最小压摆率升至工作电压（即 3.3-V 电源轨）。2. I/O 监视器（I/O POR 和 I/O BOR）释放后，内部 VREG 才会上电。3. 经过 $V_{DDIO-MON-TOT-DELAY}$ 和 $V_{XRSN-PU-DELAY}$ 规定的时间后，XRSn 将释放，器件开始引导启动。4. I/O BOR 监视器在上电和断电期间具有不同的释放点。

- 断电：
  1. 断电期间，对 VDDIO 的唯一要求是遵守压摆率规范。2. I/O BOR 监视器在上电和断电期间具有不同的释放点。3. I/O BOR 触发后，经过 $V_{XRSN-PD-DELAY}$，XRSn 将变为低电平，内部 VREG 也会断电。

注意

All Monitors Release Signal 是内部信号。

注意

如果存在驱动 XRSn 的外部电路（例如监控器），则只有在所有内部和外部源都释放 XRSn 引脚后，才会开始引导启动。

6.14.1.4.3.3 Supply Sequencing Summary and Effects of Violations

下面汇总了可接受的电源轨上电时序。此处的“上电”是指相应电源轨已达到最低推荐工作电压。

注意

不符合要求的时序会带来可靠性问题，并可能造成器件损坏。

为简化设计，建议将所有 3.3-V 电源轨连接在一起，并遵循“电源引脚上电时序”中的说明。

表 6-1. 外部 VREG 时序汇总

CASE	RAILS POWER-UP ORDER			ACCEPTABLE
	VDDIO	VDDA	VDD	
A	1	2	3	是
B	1	3	2	是
C	2	1	3	否
D	2	3	1	否
E	3	2	1	否
F	3	1	2	否
G	1	1	2	是
H	2	2	1	否

表 6-2. 内部 VREG 时序汇总

CASE	RAILS POWER-UP ORDER		ACCEPTABLE
	VDDIO	VDDA	
A	1	2	是
B	2	1	否
C	1	1	是

注意

只有在 VDDA 达到最低推荐工作电压后，才能为器件中的模拟模块上电。

6.14.1.4.3.4 Supply Slew Rate

VDDIO 有最低压摆率要求。如果未达到该要求，XRSn 可能会切换几次，直到 VDDIO 电压越过 I/O BOR 工作区域。

注意

XRSn 的切换不会对器件产生不利影响，因为只有在 XRSn 稳定保持高电平后才会开始引导启动。但是，如果使用器件的 XRSn 信号控制其他 IC 的复位信号，则必须满足压摆率要求，以避免信号切换。

在外部 VREG 模式下，VDD 有最低压摆率要求。如果未达到该要求，VDD POR 可能会在 VDD 达到最低工作电压之前释放，器件可能无法以正确的复位状态启动。

6.14.1.5 推荐工作条件对 PMM 的适用性

如*Recommended Operating Conditions*表所述，器件所有引脚的电压（$V_{输入}$）都应保持在 VSS – 0.3 V 以上。低于此值的负电压会向器件注入电流，可能导致异常运行。特别要注意 PMM 附近的引脚：这些引脚上的负电压可能导致 POR 或 BOR 模块意外触发 XRSn，或禁用内部 VREG（请参见*PMM Block Diagram*）。本器件中靠近 PMM 的引脚列于下方的*Pins Near PMM*表。

表 6-3. PMM 附近的引脚

PIN NAME	PIN NUMBER				
	128 PDT	100 PZ	80 PNA	64 PM	56 RSH
GPIO42	94	–	57	–	–
GPIO8	95	74	58	47	–

版权所有 © 2026，Texas Instruments Incorporated

避免引脚出现负向噪声的方法（按重要性排序）：

1. 从噪声源头降低或消除噪声。2. 避免这些引脚上的噪声源之间发生耦合。3. 在靠近器件引脚处加装滤波器，以隔离噪声。

6.14.1.6 电源管理模块电气数据和时序 6.14.1.6.1 电源管理模块工作条件

在推荐工作条件下（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
General						
C_{VDDIO} (1) (2)	VDDIO Capacitance Per Pin(7)		0.1			uF
C_{VDDA} (1) (2)	VDDA Capacitance Per Pin(7)		2.2			uF
SR_{VDD33} (3)	Supply Ramp Rate of 3.3V Rails (VDDIO, VDDA)		20		100	mV/us
$V_{BOR-VDDIO-GB}$ (5)	VDDIO Brown Out Reset Voltage Guardband			0.1		V
External VREG						
$C_{VDD\ TOTAL}$ (1) (4)	Total VDD Capacitance(7)		10			uF
SR_{VDD12} (3)	Supply Ramp Rate of 1.2V Rail (VDD)		10		100	mV/us
V_{DDIO} - V_{DD} Delay(6)	Ramp Delay Between VDDIO and VDD		0			us
Internal VREG						
$C_{VDD\ TOTAL}$ (1) (4)	Total Nominal VDD Capacitance(7)		10		22	uF

(1) 还应使用大容量电容。去耦电容量的具体值取决于为这些引脚供电的系统电压调节方案。(2) 建议将 3.3V 电源轨（VDDIO、VDDA）连接在一起，并由单一电源供电。(3) 请参见*Supply Slew Rate*一节。电源上升速率超过最大值可能会触发片上 ESD 保护。(4) 有关总去耦电容的可选配置，请参见*Power Management Module (PMM)*一节。(5) TI 建议使用 $V_{BOR-VDDIO-GB}$，以避免 3.3-V VDDIO 系统稳压器因正常电源噪声或负载瞬态事件而引发 BOR-VDDIO 复位。良好的系统稳压器设计和去耦电容（符合系统稳压器规范）对于防止器件正常运行期间触发 BOR-VDDIO 至关重要。$V_{BOR-VDDIO-GB}$ 的取值属于系统级设计考量；此处所列电压适用于许多应用。(6) 3.3-V 电源轨与 1.2-V 电源轨开始上升之间的时间间隔。允许的电源上升时序请参见*VREG Sequence Summary*表。(7) 电容器的最大容差应为 20%。

6.14.1.6.2 电源管理模块特性

在推荐工作条件下（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
V_{VREG}	Internal Voltage Regulator 输出		1.152	1.2	1.248	V
$V_{VREG-PU}$	Internal Voltage Regulator Power Up Time				350	us
$V_{VREG-INRUSH}$ (4)	Internal Voltage Regulator Inrush Current			650		mA
$V_{POR-VDDIO}$	VDDIO Power on Reset Voltage	Before and After XRSn Release		2.3		V
$V_{BOR-VDDIO-UP}$ (1)	VDDIO Brown Out Reset Voltage on Ramp Up	Before XRSn Release		2.7		V
$V_{BOR-VDDIO-DOWN}$ (1)	VDDIO Brown Out Reset Voltage on Ramp Down	After XRSn Release	2.81		3.0	V
$V_{XRSn-PU-DELAY}$ (2)	XRSn Release Delay after Supplies are Ramped Up During Power-Up			40		us

版权所有 © 2026，Texas Instruments Incorporated

6.14.1.6.2 电源管理模块特性（续）

在推荐工作条件下（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$V_{XRSn\text{-}PD\text{-}DELAY}$ (3)	XRSn Trip Delay after Supplies are Ramped Down During Power-Down			2		us
$V_{DDIO\text{-}MON\text{-}TOT\text{-}DELAY}$	Total Delays in Path of VDDIO Monitors (POR, BOR)			80		us
$V_{XRSn\text{-}MON\text{-}RELEASE\text{-}DELAY}$	XRSn Release Delay after a VDD POR Event	Supplies Within Operating Range		40		us
	XRSn Release Delay after a VDDIO BOR Event			40		us
	XRSn Release Delay after a VDDIO POR Event			120		us

(1) 请参见*I/O BOR Operating Region* 图。(2) 电源轨电压越过各自的最低推荐工作条件后，即视为电源已完全上升。此延迟生效前，所有 POR 和 BOR 监视器都必须已释放。(3) 断电时，任一 POR 或 BOR 监视器触发都会立即触发 XRSn。此延迟是从任一 POR 或 BOR 监视器触发到 XRSn 变为低电平之间的时间。该时间可变，取决于电源的下降速率。(4) 这是内部 VREG 启用时 VDDIO 电源轨上的瞬态电流。此时 VDDIO 电源轨可能出现电压下降，使 VREG 分阶段上升。这不会对器件造成不利影响；如需减轻此现象，可在 VDDIO 上使用足够的去耦电容，或选用能够提供该瞬态电流的 LDO/DC-DC。

6.14.2 Reset Timing

XRSn 是器件的复位引脚，兼作输入和开漏输出。器件内置上电复位（POR）和欠压复位（BOR）监视器。上电期间，监视器电路会将 XRSn 引脚保持为低电平。详情请参见*Power Management Module (PMM)*一节。看门狗或 NMI 看门狗复位也会将该引脚拉低。外部开漏电路可驱动该引脚以触发器件复位。

建议在 XRSn 和 VDDIO 之间连接阻值为 2.2 kΩ 至 10 kΩ 的电阻。在 XRSn 和 VSS 之间连接电容以滤除噪声，电容值应为 100 nF 或更小。看门狗复位触发时，这些元件可使看门狗在 512 个 OSCCLK 周期内将 XRSn 引脚正确驱动至 V_{OL}。图 6-6 展示了推荐的复位电路。



图 6-6. 复位电路

6.14.2.1 复位源

*Reset Signals*表汇总了各种复位信号及其对器件的影响。

表 6-4. 复位信号

Reset Source	CPU Core Reset (C28x, FPU, TMU)	Peripherals Reset	JTAG / Debug Logic Reset	IOs	$\overline{XRS}$ 输出
POR	是	是	是	Hi-Z	是
BOR	是	是	是	Hi-Z	是
$\overline{XRS}$ Pin	是	是	否	Hi-Z	-
$\overline{WDRS}$	是	是	否	Hi-Z	是
$\overline{NMIWDRS}$	是	是	否	Hi-Z	是
$\overline{SYSRS}$ (Debugger Reset)	是	是	否	Hi-Z	否
$\overline{SCCRESET}$	是	是	否	Hi-Z	否
SIMRESET. $\overline{XRS}$	是	是	否	Hi-Z	是
SIMRESET. $\overline{CPU1RS}$	是	是	否	Hi-Z	否

参数 $t_{h(boot-mode)}$ 必须涵盖由上述任一来源触发的复位。

请参见*TMS320F28P55x Real-Time Microcontrolle*中的“系统控制”一章下的*Resets*一节 *rs Technical Reference Manual*。

> 注意
>
> 某些复位源由器件内部驱动，其中一些会将 XRSn 拉低；可利用这一点禁用其他驱动引导引脚的器件。SCCRESET 和调试器复位源不会驱动 XRSn，因此系统中的其他器件不应主动驱动用于引导模式的引脚。引导配置支持通过 OTP 更改引导引脚。

版权所有 © 2026，Texas Instruments Incorporated

6.14.2.2 复位电气数据和时序 6.14.2.2.1 复位 - XRS
n - 时序要求

		最小值	最大值	单位
$t_{h(boot-mode)}$	Hold time for boot-mode pins	1.5		ms
$t_{w(RSL2)}$	Pulse duration, XRSn low on warm reset	3.2		µs

6.14.2.2.2 复位 - XRSn - 开关特性
在推荐工作条件下（除非另有说明）

参数		最小值	典型值	最大值	单位
$t_{w(RSL1)}$	Pulse duration, XRSn driven low by device after supplies are stable		100		µs
$t_{w(WDRS)}$	Pulse duration, reset pulse generated by watchdog		$512t_{c(OSCCLK)}$		cycles
$t_{boot-flash}$	Boot-ROM execution time to first instruction fetch in flash			1.2	ms

6.14.2.2.3 Reset Timing Diagrams



A. 可由监控器或外部上拉电阻驱动 XRSn 引脚，请参见*Pin Attributes*表。在电源电压进入有效范围之前，片上监视器会将该引脚保持为低电平。B. 任何复位源触发复位后（参见*Reset Sources*一节），引导 ROM代码都会采样引导模式引脚。根据引导模式引脚的状态，引导代码会跳转到目标存储器或相应的引导代码功能。如果在上电条件满足后（调试器环境下）执行引导 ROM 代码，其执行时间取决于当前 SYSCLK 速度。SYSCLK 速度取决于用户环境，PLL 可能已启用，也可能未启用。

图 6-7. 上电复位



A. 任何复位源触发复位后（参见*Reset Sources*一节），引导 ROM代码都会采样 BOOT Mode 引脚。根据 Boot Mode 引脚的状态，引导代码会跳转到目标存储器或相应的引导代码功能。如果在上电条件满足后（调试器环境下）执行引导 ROM 代码，其执行时间取决于当前 SYSCLK 速度。SYSCLK 速度取决于用户环境，PLL 可能已启用，也可能未启用。

图 6-8. 热复位

版权所有 © 2026，Texas Instruments Incorporated

6.14.3 Clock Specifications

6.14.3.1 时钟源

表 6-5. 可用参考时钟源

CLOCK SOURCE	说明
INTOSC1	Internal oscillator 1. 10-MHz internal oscillator.
INTOSC2(1)	Internal oscillator 2. 10-MHz internal oscillator.
X1 (XTAL)	External crystal or resonator connected between the X1 and X2 pins or single-ended clock connected to the X1 pin.

(1) 复位时，内部振荡器 2（INTOSC2）是 PLL（OSCCLK）的默认时钟源。



图 6-9. 时钟系统

版权所有 © 2026，Texas Instruments Incorporated

SYSPLL



图 6-10. 系统 PLL

在*System PLL*图中,

$$f_{PLLRAWCLK} = \frac{f_{OSCCLK}}{(REFDIV + 1)} \times \frac{IMULT}{(ODIV + 1)} \quad (1)$$

6.14.3.2 时钟频率、要求和特性

本节介绍输入时钟的频率和时序要求、PLL 锁定时间, 内部时钟的频率, 以及输出时钟的频率和开关特性。

6.14.3.2.1 Input Clock Frequency and Timing Requirements, PLL Lock Times

6.14.3.2.1.1 Input Clock Frequency

		最小值	最大值	单位
$f_{(XTAL)}$	Frequency, X1/X2, from external crystal or resonator	10	20	MHz
$f_{(X1)}$	Frequency, X1, from external oscillator	10	25	MHz

6.14.3.2.1.2 XTAL Oscillator Characteristics

在推荐工作条件下（除非另有说明）

参数		最小值	典型值	最大值	单位
X1 V_{IL}	Valid low-level input voltage	–0.3		0.3 * VDDIO	V
X1 V_{IH}	Valid high-level input voltage	0.7 * VDDIO		VDDIO + 0.3	V

6.14.3.2.1.3 X1 Input Level Characteristics When Using an External Clock Source - Not a Crystal

在推荐工作条件下（除非另有说明 ）

参数		最小值	最大值	单位
X1 V_{IL}	Valid low-level input voltage (Buffer)	–0.3	0.3 * VDDIO	V
X1 V_{IH}	Valid high-level input voltage (Buffer)	0.7 * VDDIO	VDDIO + 0.3	V

6.14.3.2.1.4 X1 Timing Requirements

		最小值	最大值	单位
$t_{f(X1)}$	Fall time, X1		6	ns

6.14.3.2.1.4 X1 Timing Requirements (continued)

		最小值	最大值	单位
$t_{r(X1)}$	Rise time, X1		6	ns
$t_{w(X1L)}$	Pulse duration, X1 low as a percentage of $t_{c(X1)}$	45%	55%	
$t_{w(X1H)}$	Pulse duration, X1 high as a percentage of $t_{c(X1)}$	45%	55%	

6.14.3.2.1.5 AUXCLKIN Timing Requirements

		最小值	最大值	单位
$t_{f(AUXI)}$	Fall time, AUXCLKIN		6	ns
$t_{r(AUXI)}$	Rise time, AUXCLKIN		6	ns
$t_{w(AUXL)}$	Pulse duration, AUXCLKIN low as a percentage of $t_{c(XCI)}$	45%	55%	
$t_{w(AUXH)}$	Pulse duration, AUXCLKIN high as a percentage of $t_{c(XCI)}$	45%	55%	

6.14.3.2.1.6 APLL Characteristics

在推荐工作条件下（除非另有说明）

参数	最小值	典型值	最大值	单位
PLL Lock time				
SYS PLL Lock Time(1)			5µs + (1024 * (REFDIV + 1) * $t_{c(OSCCLK)}$)	us

(1) 此处的 PLL 锁定时间是指启用 PLL 后使其锁定所需的典型时间（SYSPLLCTL1[PLLENA]=1）。此处未计入使用双时钟比较器（DCC）验证 PLL 时钟所需的额外时间。TI 建议使用 C2000Ware 中最新的示例软件初始化 PLL。对于系统 PLL，请参见 InitSysPll() 或 SysCtl_setClock()。

6.14.3.2.1.7 XCLKOUT Switching Characteristics - PLL Bypassed or Enabled

在推荐工作条件下（除非另有说明）

参数 1)		最小值	最大值	单位
$t_{f(XCO)}$	Fall time, XCLKOUT		6	ns
$t_{r(XCO)}$	Rise time, XCLKOUT		6	ns
$t_{w(XCOL)}$	Pulse duration, XCLKOUT low	H – 2(2)	H + 2(2)	ns
$t_{w(XCOH)}$	Pulse duration, XCLKOUT high	H – 2(2)	H + 2(2)	ns
$f_{(XCO)}$	Frequency, XCLKOUT		50	MHz

(1) 这些参数假定负载为 6 pF。(2) H = 0.5$t_{c(XCO)}$

6.14.3.2.1.8 Internal Clock Frequencies

		最小值	NOM	最大值	单位
$f_{(SYSCLK)}$	Frequency, device (system) clock	2		150	MHz
$t_{c(SYSCLK)}$	Period, device (system) clock	6.67		500	ns
$f_{(INTCLK)}$	Frequency, system PLL going into VCO (after REFDIV)	2		20	MHz
$f_{(VCOCLK)}$	Frequency, system PLL VCO (before ODIV)	220		600	MHz
$f_{(PLLRAWCLK)}$	Frequency, system PLL output (before SYSCLK divider)	6		300	MHz
$f_{(PLL)}$	Frequency, PLLSYSCLK	2		150	MHz
$f_{(PLL_LIMP)}$	Frequency, PLL Limp Frequency (1)		45/(ODIV+1)		MHz
$f_{(LSP)}$	Frequency, LSPCLK	2		150	MHz
$t_{c(LSPCLK)}$	Period, LSPCLK	6.67		500	ns
$f_{(OSCCLK)}$	Frequency, OSCCLK (INTOSC1 or INTOSC2 or XTAL or X1)		See respective clock		MHz
$f_{(EPWM)}$	Frequency, EPWMCLK			150	MHz
$f_{(HRPWM)}$	Frequency, HRPWMCLK	60		150	MHz

版权所有 © 2026，Texas Instruments Incorporated

6.14.3.2.1.8 Internal Clock Frequencies (continued)

		最小值	NOM	最大值	单位
$f_{(NPU)}$	Frequency, NPUCLK	37.5		75	MHz
$f_{(CLB)}$	Frequency, CLBCLK			150	MHz

(1) OSCCLK 停止时的 PLL 输出频率（OSCCLK 丢失会使 PLL 进入 Limp 模式）。

6.14.3.3 输入时钟和 PLL

除了内部 0 引脚振荡器外，器件还支持以下三种外部时钟源：

- 单端 3.3-V 外部时钟。时钟信号应连接到 X1（如图 6-11 所示），并将 XTALCR.SE 位设为 1。
- 外部晶体。晶体应连接在 X1 和 X2 之间，负载电容应连接到 VSS（如图 6-12 所示）。
- 外部谐振器。谐振器应连接在 X1 和 X2 之间，并将接地端连接到 VSS（如图 6-13 所示）。



图 6-11. 单端 3.3-V 外部时钟



图 6-12. 外部晶体



图 6-13. 外部谐振器

6.14.3.4 XTAL 振荡器

6.14.3.4.1 Introduction

本器件中的晶体振荡器是一种嵌入式振荡器电路；与兼容的石英晶体（或陶瓷谐振器）配合使用时，可生成器件所需的系统时钟。

6.14.3.4.2 Overview

以下各节将介绍振荡器电路和晶体的组成部分。

6.14.3.4.2.1 Electrical Oscillator

本器件中的振荡器电路为皮尔斯振荡器。它是一种正反馈反相器电路，需要调谐电路才能振荡。与兼容晶体配合使用时，会形成谐振回路。该谐振回路以晶体的基频振荡。本器件中的振荡器采用并联谐振模式，其原因是存在并联电容（C0）和所需的负载电容（CL）。图 6-14 展示了振荡器电路及谐振回路的组成部分。



图 6-14. 振荡器电路框图

6.14.3.4.2.1.1 Modes of Operation

本器件中的振荡器电路有两种工作模式：晶体模式和单端模式。

6.14.3.4.2.1.1.1 Crystal Mode of Operation

在晶体工作模式下，必须将带负载电容的石英晶体连接到 X1 和 X2。

当 [XTAL On] = 1 时，会启用此工作模式；可通过将 XTALCR.OSCOFF = 0 且 XTALCR.SE = 0 来实现。反馈回路中内置了偏置电阻，因此不应使用外部偏置电阻。若添加外部偏置电阻，它会与内部 Rbias 并联，改变工作偏置点，并可能导致波形削顶、占空比超出规格，以及有效负电阻降低。

在此模式下，X1 上产生的时钟会经过比较器（Comp）传送到芯片其余部分。X1 上的时钟必须满足比较器的 VIH 和 VIL 要求。有关比较器对 VIH 和 VIL 的要求，请参见*XTAL Oscillator Characteristics* 表。

版权所有 © 2026，Texas Instruments Incorporated

6.14.3.4.2.1.1.2 Single-Ended Mode of Operation

在单端工作模式下，时钟信号连接到 X1，X2 保持未连接。此模式下不得使用石英晶体。

当 [XTAL On] = 0 时，会启用此模式；可通过将 XTALCR.OSCOFF = 1 并 将 XTALCR.SE = 1 来实现。

在此工作模式下，X1 上的时钟信号会经过缓冲器（Buffer）传送到芯片其余部分。缓冲器的输入要求请参见 *X1 Input Level Characteristics When Using an External Clock Source (Not a Crystal)*表。

6.14.3.4.2.1.2 XTAL Output on XCLKOUT

通过配置 CLKSRCCTL3.XCLKOUTSEL 和 XCLKOUTDIVSEL.XCLKOUTDIV 寄存器，可将传送到芯片其余部分的振荡器电路输出引出到 XCLKOUT，以便观察。XCLKOUT 信号输出所使用的 GPIO 列表请参见*GPIO Muxed Pins* 表。

6.14.3.4.2.2 Quartz Crystal

从电气角度看，石英晶体可用 LCR（电感-电容-电阻）电路表示。不过，与 LCR 电路不同，晶体的运动电阻较低，因此 Q 值很高，且阻尼很小。图 6-15 展示了晶体的组成部分，下面将逐一说明。



图 6-15. 晶体的电气等效模型

Cm（动生电容）：表示晶体的弹性。

Rm（动生电阻）：表示晶体内部的电阻损耗。它不是晶体的 ESR，但根据晶体其他元件的取值，可近似视为 ESR。

Lm（动生电感）：表示晶体的 。

C0（并联电容）：由晶体的两个电极及封装杂散 电容构成。

CL（负载电容）：这是晶体电极处看到的等效电容。它位于晶体 之外，晶体数据手册中规定的频率偏差（ppm）通常与 CL 参数相关。

请注意，大多数晶体制造商将 CL 规定为晶体引脚处看到的等效电容，而有些制造商将 CL 规定为仅一个晶体引脚上的电容。要在计算中使用正确的数值，请向晶体制造商确认 CL 的具体定义。

根据图 6-14，CL1 和 CL2 串联。因此，要计算晶体看到的等效总电容，必须使用串联电容公式；当 CL1 = CL2 时，结果为 [CL1]/2。

建议在此值基础上加上 PCB 的杂散电容。3 pF 至 5 pF 是合理的估 算值，但实际值取决于具体 PCB。

请注意，所选负载电容必须 同时满足振荡器电路和晶体的要求。

CL 会对晶体产生频率牵引效应。有效负载电容低于目标值时，晶体频率会升高，反之则会降低。不过，频率牵引效应通常很小，相对于标称频率的变化一般小于 10 ppm。

6.14.3.4.2.3 GPIO Modes of Operation

根据 XTAL 的工作模式，本器件的 X1 和 X2 可分别用作 GPIO19 和 GPIO18。请参见 *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*中的*External Oscillator (XTAL)*一节。

6.14.3.4.3 Functional Operation

6.14.3.4.3.1 ESR – Effective Series Resistance

等效串联电阻（ESR）是晶体在谐振时呈现给振荡器电路的电阻性负载。ESR 越高，Q 值越低，晶体起振或维持振荡的可能性就越小。ESR 与晶体各元件之间的关系如下所示。

$$ESR = Rm * \left(1 + \frac{C0}{CL}\right)^2 \quad (2)$$

请注意，ESR 与晶体的动生电阻不同；但如果 有效负载电容远大于并联电容，则可将 ESR 近似视为动生电阻。

6.14.3.4.3.2 Rneg – Negative Resistance

负电阻是振荡器电路呈现给晶体的阻抗，表示振荡器电路为克服振荡过程中的损耗而必须向晶体提供的能量。Rneg 表示一个提供能量而非消耗能量的电路，也可视为电路的总增益。

通常的做法是使 Rneg > 为 ESR 的 3x 至 5x，以确保晶体在所有条件下都能起振。请注意，晶体起振所需的能量略高于维持振荡所需的能量；因此，只要确保起振时满足负电阻要求，就无需担心维持振荡。

图 6-16 和图 6-17 显示了本器件的负电阻随晶体元件变化的情况。从图中可以看出，晶体的并联电容（C0）和有效负载电容（CL）会显著影响振荡器电路的负电阻。请注意，这些是典型曲线；设计时的最小值和最大值请参见表 6-6。

6.14.3.4.3.3 Start-up Time

选择晶体电路元件时，必须考虑起振时间。如*Rneg – Negative Resistance*一节所述，为确保晶体在所有条件下都能可靠起振，建议晶体的 Rneg > 为 ESR 的 3x 至 5x。

晶体 ESR 和阻尼电阻（Rd）会显著影响起振时间。两者的值越高，晶体起振所需的时间越长。起振时间过长通常表明晶体与外围元件不匹配。

版权所有 © 2026，Texas Instruments Incorporated

典型起振时间请参见*Crystal Oscillator Specifications*一节。此处列出的数值仅供参考，均为典型值。实际起振时间在很大程度上取决于所用晶体和外部元件。

6.14.3.4.3.3.1 X1/X2 Precondition

必要时，可利用本器件上 X1/X2 对应的 GPIO19/18 复用功能缩短晶体的起振时间。此功能通过在启用 XTAL 之前，将负载电容 CL1 和 CL2 预置为已知状态来实现。详情请参见
TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual。

6.14.3.4.3.4 DL – Drive Level

驱动电平是指振荡器电路提供并由晶体耗散的功率。晶体制造商数据手册中规定的最大驱动电平，通常是晶体在不受损坏或显著缩短工作寿命的情况下所能耗散的最大功率。另一方面，振荡器电路所规定的驱动电平是其可提供的最大功率。振荡器电路实际提供的功率不一定达到最大值，具体取决于晶体和电路板元件。

如果振荡器电路的实际驱动电平超过晶体规定的最大驱动电平，应安装阻尼电阻（Rd）以限制电流并降低晶体耗散的功率。请注意，Rd 会降低电路增益，因此应评估其实际取值，确保满足起振和维持振荡的其他所有条件。

6.14.3.4.4 How to Choose a Crystal

参考晶体振荡器规格进行设计：

1. 选择晶体频率（例如 20 MHz）。2. 根据 20 MHz 规格，检查晶体 ESR 是否为<=50 Ω。3. 根据 20 MHz 规格，检查晶体制造商要求的负载电容是否在 6 pF 至 12 pF 范围内。

- 如前所述，CL1 和 CL2 串联；因此，当 CL1 = CL2 时，有效负载电容 CL = [CL1]/2。
- 计入电路板寄生电容后，CL = [CL1]/2 + Cstray

4. 检查晶体的最大驱动电平是否为>= 1 mW。如果不满足此要求，可使用阻尼电阻 Rd。使用 Rd 时的其他注意事项请参见“DL – 驱动电平”。

6.14.3.4.5 Testing

建议用户请晶体制造商结合用户的 电路板对晶体进行完整特性表征，以确保晶体始终能够起振并维持振荡。

以下简要介绍几种可执行的测量：

由于晶体电路对电容非常敏感，建议不要将示波器探头连接到 X1 和 X2。如果必须使用示波器探头监测 X1/X2，应使用输入电容小于 1-pF 的有源探头。

频率

1. 将 XTAL 信号引出到 XCLKOUT。2. 测量该频率，并将其作为晶体频率。

负电阻

1. 将 XTAL 信号引出到 XCLKOUT。2. 在负载电容之间，将电位器与晶体串联。3. 增大电位器的电阻，直到 XCLKOUT 上的时钟停止。4. 此时的电阻与晶体的实际 ESR 之和，即为振荡器电路的负电阻。

起振时间

1. 关闭 XTAL。2. 将 XTAL 信号引出到 XCLKOUT。3. 启用 XTAL，并测量 XCLKOUT 上的时钟达到 45% 至 55 % 占空比范围所需的时间。

版权所有 © 2026，Texas Instruments Incorporated

6.14.3.4.6 Common Problems and Debug Tips

晶体无法起振

- 请检查*How to Choose a Crystal*一节，确保不存在任何违规情况。

晶体起振时间过长

- 如果安装了阻尼电阻 Rd，则其阻值过大。
- 如果未安装阻尼电阻，则可能是晶体 ESR 过高，或负载电容过大导致电路总增益过低。

6.14.3.4.7 Crystal Oscillator Specifications

6.14.3.4.7.1 Crystal Equivalent Series Resistance (ESR) Requirements

对于“晶体等效串联电阻（ESR）要求”表：
1. 晶体并联电容（C0）应小于或等于 7 pF。2. ESR = 负电阻/3

表 6-6　. 晶体等效串联电阻（ESR）要　　求

CRYSTAL FREQUENCY (MHz)	MAXIMUM ESR (Ω) (CL1 = CL2 = 12 pF)	MAXIMUM ESR (Ω) (CL1 = CL2 = 24 pF)
10	55	110
12	50	95
14	50	90
16	45	75
18	45	65
20	45	50

负电阻与 10MHz 晶体的关系



图 6-16. 10 MHz 时的负电阻变化



图 6-17. 20 MHz 时的负电阻变化

6.14.3.4.7.2 Crystal Oscillator Parameters

		最小值	最大值	单位
CL1, CL2	Load capacitance	12	24	pF
C0	Crystal shunt capacitance		7	pF

6.14.3.4.7.3 Crystal Oscillator Electrical Characteristics

在推荐工作条件下（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
Start-up time(1)	f = 10 MHz	ESR MAX = 110 Ω CL1 = CL2 = 24 pF C0 = 7 pF		4		ms
	f = 20 MHz	ESR MAX = 50 Ω CL1 = CL2 = 24 pF C0 = 7 pF		2		ms
Crystal drive level (DL)					1	mW

(1) 起振时间取决于晶体和谐振回路元件。TI 建议晶体供应商使用所选晶体对应用进行特性表征。

6.14.3.5 内部振荡器

为降低生产电路板成本并缩短应用开发时间，所有器件都包含两个独立的内部振荡器，分别称为 INTOSC1 和 INTOSC2。默认情况下，INTOSC2 用作系统参考时钟（OSCCLK）的时钟源，INTOSC1 用作备用时钟源。

对于需要更严格 SCI 波特率匹配的应用，可使用 C2000Ware 中的 SCI 波特率调校示例（baud_tune_via_uart）。

6.14.3.5.1 INTOSC 特性

在推荐工作条件下（除非另有说明）

参数		PART	封装 SUFFIX	TEST CONDITIONS	最小值	典型值	MAX	UNIT
f_{INTOSC}	Frequency, INTOSC1 and INTOSC2(1)	All	PDT, PZ, PNA, PM, RSH	-40°C to 125°C	9.82 (–1.8%)	10	10.1 (1.0%)	MHz
f_{INTOSC}	Frequency, INTOSC1 and INTOSC2(1)	All	PDT, PZ, PNA, PM, RSH	-30°C to 90°C	9.86 (–1.4%)	10	10.1 (1.0%)	MHz
f_{INTOSC}	Frequency, INTOSC1 and INTOSC2(1)	All	PDT, PZ, PNA, PM, RSH	-10°C to 85°C	9.9 (–1.0%)	10	10.1 (1.0%)	MHz
$f_{INTOSC-STABILITY}$	Frequency stability at room temperature	All	All	30°C, Nominal VDD		±0.1		%
$t_{INTOSC-ST}$	Start-up and settling time	All	All				20	µs

(1) 回流焊过程中的热应力和机械应力可能导致 INTOSC 频率偏移。回流焊后进行烘烤可使器件恢复到原始数据手册性能。

版权所有 © 2026，Texas Instruments Incorporated

6.14.4 Flash Parameters

表 6-7 列出了不同时钟源和频率下所需的最小 Flash 等待状态。等待状态 是寄存器 FRDCNTL[RWAIT] 中设置的值。

表 6-7. 不同时钟源和频率下所需的最小 Flash 等待状态

CPUCLK (MHz)	Wait States (FRDCNTL[RWAIT](1))
120 < CPUCLK ≤ 150	3
80 < CPUCLK ≤ 120	2
0 < CPUCLK ≤ 80	1

(1) FRDCNTL[RWAIT] 的最小要求值为 1；不支持 RWAIT=0。

F28P55x 器件采用 128 位预取缓冲器，可在不同等待状态下高效执行 Flash 代码。图 6-18 和图 6-19 展示了不同等待状态设置下的典型效率，并与采用 64 位预取缓冲器的上一代器件进行了比较。使用预取缓冲器时，等待状态下的执行效率取决于应用软件中的分支数量。文中给出了线性代码和 if-then-else 代码两个示例。



图 6-18. 包含大量 32 位浮点运算指令的应用代码



图 6-19. 包含 16 位 If-Else 指令的应用代码

注意

主阵列 Flash 的编程必须按 64 位地址边界对齐，并且每个 64 位字在每个擦除/写入周期内最多只能编程一次。

6.14.4.1 Flash Parameters

参数		最小值	典型值	最大值	单位
Program Time(1)	128 data bits + 16 ECC bits		62.5	625	μs
	2KB (Sector)		8	80	ms
Erase Time(2) (3) at < 25 cycles	2KB (Sector)		15	55	ms
	64KB		17	61	ms
	128KB		18	66	ms
	256KB		21	78	ms
Erase Time(2) (3) at 1000 cycles	2KB (Sector)		25	130	ms
	64KB		28	143	ms
	128KB		30	157	ms
	256KB		35	183	ms
Erase Time(2) (3) at 2000 cycles	2KB (Sector)		30	221	ms
	64KB		33	243	ms
	128KB		36	265	ms
	256KB		42	310	ms
Erase Time(2) (3) at 20K cycles	2KB (Sector)		120	1003	ms
	64KB		132	1102	ms
	128KB		145	1205	ms
	256KB		169	1410	ms
N_{wec} Write/Erase Cycles for entire Flash (4)				100000	cycles
$t_{retention}$ Data retention duration at T_J = 85°C		20			years

(1) 编程时间按器件最高频率测得。编程时间包含 Flash 状态机的开销，但不包含将以下内容传输到 RAM 所需的时间：

•用于编程 Flash 的 Flash API 调用代码
•Flash API 本身
•待编程的 Flash 数据。换言之，表中所示时间仅适用于所有必需的代码/数据已传输到器件 RAM 并准备好编程之后。传输时间会因所用 JTAG 调试探针的速度而显著变化。编程时间按每次编程 144 位、在指定工作频率下计算。编程时间包含 CPU 执行的编程校验。编程时间不会随写入/擦除（W/E）循环次数而增加，但擦除时间会增加。擦除时间包含 CPU 执行的擦除校验，不涉及数据传输。(2) 擦除时间包含 CPU 执行的擦除校验。(3) 器件从 TI 出厂时，片上 Flash 存储器处于擦除状态。因此，首次对器件进行编程时，无需

预先擦除 Flash。不过，之后每次编程都需要执行擦除操作。(4) 存储区和扇区的写入/擦除循环总次数受此处所示数值限制。

版权所有 © 2026，Texas Instruments Incorporated

6.14.5 RAM Specifications

F28P55x 器件中的所有易失性存储器（RAM 和 ROM）在读写时均为 0 等待状态，这表示其工作速度与 SYSCLK 相同。表 6-8 和表 6-9 汇总了器件中不同 RAM 实例的特性。

表 6-8. F28P55xSJ 的 RAM 参数

RAM TYPE	SIZE	FETCH TIME(1) (CYCLES)	READ TIME(1) (CYCLES)	STORE TIME (CYCLES)	BUS WIDTH	NUMBER OF BUSES AVAILABLE	NUMBER OF WAIT STATES	BURST 访问权限
LS RAM	64KB	2	2	1	16/32 bits	2	0	否
M0	2KB	2	2	1	16/32 bits	1	0	否
M1	2KB	2	2	1	16/32 bits	1	0	否
GS RAM	64KB	2	2	1	16/32 bits	3	0	否
CLA-to-CPU Message RAM	256B	2	2	1	16/32 bits	2	0	否
CPU-to-CLA Message RAM	256B	2	2	1	16/32 bits	2	0	否
CLA-to-DMA Message RAM	256B	2	2	1	16/32 bits	3	0	否
DMA-to-CLA Message RAM	256B	2	2	1	16/32 bits	3	0	否

(1) 不进行读/写/取指仲裁时，访问在 2 个周期内完成；否则，按写入/读取/取指的优先级进行仲裁。

表 6-9. F28P55xSG 的 RAM 参数

RAM TYPE	SIZE	FETCH TIME(1) (CYCLES)	READ TIME(1) (CYCLES)	STORE TIME (CYCLES)	BUS WIDTH	NUMBER OF BUSES AVAILABLE	NUMBER OF WAIT STATES	BURST 访问权限
LS RAM	64KB	2	2	1	16/32 bits	2	0	否
M0	2KB	2	2	1	16/32 bits	1	0	否
M1	2KB	2	2	1	16/32 bits	1	0	否
GS RAM	32KB	2	2	1	16/32 bits	2	0	否
CLA-to-CPU Message RAM	256B	2	2	1	16/32 bits	2	0	否
CPU-to-CLA Message RAM	256B	2	2	1	16/32 bits	2	0	否
CLA-to-DMA Message RAM	256B	2	2	1	16/32 bits	3	0	否
DMA-to-CLA Message RAM	256B	2	2	1	16/32 bits	3	0	否

(1) 不进行读/写/取指仲裁时，访问在 2 个周期内完成；否则，按写入/读取/取指的优先级进行仲裁。

6.14.6 ROM Specifications

F28P55x 器件中的所有易失性存储器（RAM 和 ROM）在读写时均为 0 等待状态，这表示其工作速度与 SYSCLK 相同。表 6-10 汇总了器件中 ROM 实例的相关信息。

表 6-10. F28P55xSJ 和 F28P55xSG 的 ROM 参数

ROM TYPE	SIZE	FETCH TIME(1) (CYCLES)	READ TIME(1) (CYCLES)	STORE TIME (CYCLES)	BUS WIDTH	NUMBER OF BUSES AVAILABLE	NUMBER OF WAIT STATES	BURST 访问权限
Boot ROM + Secure ROM	96KB	2	2	1	16/32 bits	1	0	否
CLA Data ROM	8KB	2	2	1	16/32 bits	2	0	否

(1) 不进行读/写/取指仲裁时，访问在 2 个周期内完成；否则，按写入/读取/取指的优先级进行仲裁。

版权所有 © 2026，Texas Instruments Incorporated

6.14.7 Emulation/JTAG

JTAG（IEEE 标准 1149.1-1990《标准测试访问端口和边界扫描架构》）端口有 4 个专用引脚：TMS、TDI、TDO 和 TCK。cJTAG（IEEE 标准 1149.7-2009《精简引脚和增强功能测试访问端口及边界扫描架构》）是一种紧凑型 JTAG 接口，仅需 2 个引脚（TMS 和 TCK），因此可将其他器件功能复用到传统的 GPIO35（TDI）和 GPIO37（TDO）引脚。

当 MCU 与 JTAG 接头之间的距离小于 6 英寸（15.24 cm），且 JTAG 链上没有其他器件时，JTAG 信号通常无需缓冲器。否则，每路信号都应添加缓冲器。此外，对于大多数以 10 MHz 运行的 JTAG 调试探针操作，JTAG 信号无需串联电阻。但如果需要较高的仿真速度（约 35 MHz），则应在每路 JTAG 信号上串联 22-Ω 电阻。

JTAG 调试探针接头的 PD（电源检测）引脚应连接到电路板的 3.3-V 电源。接头的 GND 引脚应连接到电路板地。TDIS（电缆断开检测）也应连接到电路板地。JTAG 时钟应从接头的 TCK 输出引脚回接到接头的 RTCK 输入引脚，以便 JTAG 调试探针检测时钟连续性。本 MCU 不支持 14 引脚和 20 引脚仿真接头上的 EMU0 和 EMU1 信号。这些信号应始终通过一对电路板上拉电阻在仿真接头处上拉；电阻值应为 2.2 kΩ 至 4.7 kΩ，具体取决于调试器端口的驱动强度。通常使用 2.2-kΩ 电阻。

接头上的 $\overline{\text{RESET}}$ 引脚是 JTAG 调试探针接头的开漏输出，可通过 JTAG 调试探针命令复位电路板组件（仅 20 引脚接头支持）。图 6-20 显示了 14 引脚 JTAG 接头与 MCU JTAG 端口信号的连接方式。图 6-21 显示了 20 引脚 JTAG 接头的连接方式。20 引脚 JTAG 接头上的 EMU2、EMU3 和 EMU4 引脚未使用，应接地。

有关硬件断点和观察点的更多信息，请参见 C2000 器件 CC ”文档。

有关 JTAG 仿真的更多信息，请参见*XDS Target Connection Guide*。

注意

JTAG 测试数据输入（TDI）是该引脚默认的复用选择。内部上拉默认禁用。如果将此引脚用作 JTAG TDI，应启用内部上拉或在电路板上添加外部上拉，以避免输入悬空。在 cJTAG 模式下，此引脚可用作 GPIO。

JTAG 测试数据输出（TDO）是该引脚默认的复用选择。内部上拉默认禁用。没有 JTAG 活动时，TDO 功能处于三态，导致引脚悬空。应启用内部上拉或在电路板上添加外部上拉，以避免 GPIO 输入悬空。在 cJTAG 模式下，此引脚可用作 GPIO。



A. cJTAG 模式无需连接 TDI 和 TDO，这些引脚可改作 GPIO。

图 6-20. 连接到 14 引脚 JTAG 接头



A. cJTAG 模式无需连接 TDI 和 TDO，这些引脚可改作 GPIO。

图 6-21. 连接到 20 引脚 JTAG 接头

版权所有 © 2026，Texas Instruments Incorporated

6.14.7.1 JTAG 电气数据和时序 6.14.7.1.1 JTAG 时序要求

NO.			最小值	最大值	单位
1	$t_{c(TCK)}$	Cycle time, TCK	66.66		ns
1a	$t_{w(TCKH)}$	Pulse duration, TCK high (40% of t_c)	26.66		ns
1b	$t_{w(TCKL)}$	Pulse duration, TCK low (40% of t_c)	26.66		ns
3	$t_{su(TDI-TCKH)}$	Input setup time, TDI valid to TCK high	7		ns
	$t_{su(TMS-TCKH)}$	Input setup time, TMS valid to TCK high	7		
4	$t_{h(TCKH-TDI)}$	Input hold time, TDI valid from TCK high	7		ns
	$t_{h(TCKH-TMS)}$	Input hold time, TMS valid from TCK high	7		

6.14.7.1.2 JTAG 开关特性

在推荐工作条件下（除非另有说明）

NO.	参数		最小值	最大值	单位
2	$t_{d(TCKL-TDO)}$	Delay time, TCK low to TDO valid	6	20	ns

6.14.7.1.3 JTAG Timing Diagram



图 6-22. JTAG 时序

6.14.7.2 cJTAG 电气数据和时序 6.14.7.2.1 cJTAG 时序要求

NO.			最小值	最大值	单位
1	$t_{c(TCK)}$	Cycle time, TCK	100		ns
1a	$t_{w(TCKH)}$	Pulse duration, TCK high (40% of t_c)	40		ns
1b	$t_{w(TCKL)}$	Pulse duration, TCK low (40% of t_c)	40		ns
3	$t_{su(TMS-TCKH)}$	Input setup time, TMS valid to TCK high	7		ns
	$t_{su(TMS-TCKL)}$	Input setup time, TMS valid to TCK low	7		ns
4	$t_{h(TCKH-TMS)}$	Input hold time, TMS valid from TCK high	2		ns
	$t_{h(TCKL-TMS)}$	Input hold time, TMS valid from TCK low	2		ns

6.14.7.2.2 cJTAG 开关特性

在推荐工作条件下（除非另有说明）

NO.	参数		最小值	最大值	单位
2	$t_{d(TCKL-TMS)}$	Delay time, TCK low to TMS valid	6	20	ns
5	$t_{dis(TCKH-TMS)}$	Delay time, TCK high to TMS disable		20	ns

6.14.7.2.3 cJTAG Timing Diagram



图 6-23. cJTAG 时序

版权所有 © 2026，Texas Instruments Incorporated

6.14.8 GPIO Electrical Data and Timing

外设信号与通用输入/输出（GPIO）信号复用。复位时，GPIO 引脚配置为输入。对于特定输入，用户还可以选择输入限定周期数，以滤除不需要的噪声毛刺。

许多 GPIO 提供输出 X-BAR 复用选项，可将各种内部信号路由到 GPIO。所有 GPIO 均连接到每个输入 X-BAR；输入 X-BAR 可将 GPIO 的高电平或低电平状态路由到不同的 IP 模块，例如 ADC、eCAP、ePWM 和外部中断。详情请参见*TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*中的 X-BAR 一章。

6.14.8.1 GPIO – 输出时序

6.14.8.1.1 通用输出开关特性

在推荐工作条件下（除非另有说明）

参数			最小值	最大值	单位
$t_{r(GPO)}$	Rise time, GPIO switching low to high	All GPIOs		6(1)	ns
$t_{f(GPO)}$	Fall time, GPIO switching high to low	All GPIOs		6(1)	ns
t_{fGPO}	Toggling frequency, GPIO pins	All GPIOs not listed below		50	MHz
		GPIO 2, 3, 9, and 32		40	
		GPIO 23 and 41		25	

(1) 上升时间和下降时间随负载而变化。此处数值基于 6-pF 负载。

6.14.8.1.2 General-Purpose Output Timing Diagram



图 6-24. 通用输出时序

6.14.8.2 GPIO – 输入时序

6.14.8.2.1 通用输入时序要求

			最小值	最大值	单位
$t_{w(SP)}$	Sampling period	QUALPRD = 0	$1t_{c(SYSCLK)}$		cycles
		QUALPRD ≠ 0	$2t_{c(SYSCLK)}$ * QUALPRD		cycles
$t_{w(IQSW)}$	Input qualifier sampling window		$t_{w(SP)}$ * (n(1) – 1)		cycles
$t_{w(GPI)}$ (2)	Pulse duration, GPIO low/high	Synchronous mode	$2t_{c(SYSCLK)}$		cycles
		With input qualifier	$t_{w(IQSW)}$ + $t_{w(SP)}$ + $1t_{c(SYSCLK)}$		cycles

(1) “n” 表示 GPxQSELn 寄存器定义的输入限定采样次数。(2) 对于 $t_{w(GPI)}$，低电平有效信号的脉冲宽度从 V_{IL} 到 V_{IL} 测量，高电平有效信号则从 V_{IH} 到 V_{IH} 测量。

6.14.8.2.2 Sampling Mode



A. 输入限定器会忽略此毛刺。QUALPRD 位字段用于指定输入限定采样周期，可设为 00 至 0xFF。若 QUALPRD = 00，采样周期为 1 个 SYSCLK 周期。对于其他任意值“n”，采样周期为 2n 个 SYSCLK 周期（即每经过 2n 个 SYSCLK 周期，就对 GPIO 引脚采样一次）。B. 通过 GPxCTRL 寄存器选择的限定周期适用于每组 8 个 GPIO 引脚。C. 限定模块可采集 3 次或 6 次样本，由 GPxQSELn 寄存器选择采样模式。D. 在所示示例中，要使限定器检测到变化，输入必须稳定至少 10 个 SYSCLK 周期。换言之，输入必须稳定（5 × QUALPRD × 2）个 SYSCLK 周期，以确保在 5 个采样周期内完成检测。由于外部信号是异步驱动的，宽度为 13 个 SYSCLK 周期的脉冲可确保可靠识别。

图 6-25. 采样模式

版权所有 © 2026，Texas Instruments Incorporated

6.14.8.3 输入信号的采样窗口宽度

以下各节汇总了不同输入限定器配置下输入信号的采样窗口宽度。

采样频率表示相对于 SYSCLK 对信号进行采样的频率。

采样频率 = SYSCLK/(2 × QUALPRD)，当 QUALPRD ≠ 0 时

采样频率 = SYSCLK，当 QUALPRD = 0 时

采样周期 = SYSCLK 周期 × 2 × QUALPRD，当 QUALPRD ≠ 0 时

在前述公式中，SYSCLK 周期表示 SYSCLK 的时间周期。

采样周期 = SYSCLK 周期，当 QUALPRD = 0 时

在给定的采样窗口内，会对输入信号采样 3 次或 6 次，以判定该信号是否有效。采样次数由写入 GPxQSELn 寄存器的值决定。

情况 1:

使用 3 次采样进行输入限定。采样窗口宽度 =（SYSCLK 周期 × 2 × QUALPRD）× 2，当 QUALPRD ≠ 0 时；采样窗口宽度 =（SYSCLK 周期）× 2，当 QUALPRD = 0 时。

情况 2:

使用 6 次采样进行输入限定

采样窗口宽度 =（SYSCLK 周期 × 2 × QUALPRD）× 5，当 QUALPRD ≠ 0 时

采样窗口宽度 =（SYSCLK 周期）× 5，当 QUALPRD = 0 时



图 6-26. 通用输入时序

6.14.9 Interrupts

C28x CPU 有 14 条外设中断线。其中两条（INT13 和 INT14）分别直接连接到 CPU 定时器 1 和 2。其余 12 条通过增强型外设中断扩展（ePIE）模块连接到外设中断信号。ePIE 可将最多 16 个外设中断复用到每条 CPU 中断线上。它还扩展了向量表，使每个中断都能拥有自己的中断服务程序（ISR），从而使 CPU 能够支持大量外设。

中断路径分为三个阶段：外设、增强型外设中断扩展（ePIE）和 CPU。每个阶段都有自己的使能寄存器和标志寄存器。该系统使 CPU 能够在其他中断等待处理时处理中断，在软件中实现并优先处理嵌套中断，还能在执行某些关键任务时禁用中断。

图 6-27 展示了本器件的中断架构。



图 6-27. 器件中断架构

版权所有 © 2026，Texas Instruments Incorporated

6.14.9.1 外部中断（XINT）电气数据和时序

有关输入限　　定参数的说明，请参见*General-Purpose Input Timin　　g Requirements*表。

6.14.9.1.1 外部中断时序要求

			最小值　最大值	单位
$t_{w(INT)}$	Pulse duration, INT input low/high	Synchronous	$2t_{c(SYSCLK)}$	cycles
		With qualifier	$t_{w(IQSW)} + t_{w(SP)} + 1t_{c(SYSCLK)}$	cycles

6.14.9.1.2 外部中断开关特性

在推荐工作条件下（除非另有说明）

参数		最小值　最大值	单位
$t_{d(INT)}$	Delay time, INT low/high to interrupt-vector fetch(1)	$t_{w(IQSW)} + 14t_{c(SYSCLK)}$　$t_{w(IQSW)} + t_{w(SP)} + 14t_{c(SYSCLK)}$	cycles

(1) 假设 ISR 位于单周期存储器中。

6.14.9.1.3 External Interrupt Timing



图 6-28. 外部中断时序

6.14.10 Low-Power Modes

本器件提供　HALT、IDLE 和 STANDBY 三种时钟门控低功耗　　模式。

所有低功耗模式的更多详情，以及进入和退出流程，请参见*Low-Power Modes*一节（位于*TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*中）。

6.14.10.1 时钟门控低功耗模式

本器件上的 IDLE 和 HALT 模式与其他 C28x 器件上的类似。表 6-11 说明进入任意时钟门控低功耗模式时，系统受到的影响。

表 6-11. 时钟门控低功耗模式对器件的影响

MODULES/ CLOCK DOMAIN	IDLE	STANDBY	HALT
SYSCLK	Active	Gated	Gated
CPUCLK	Gated	Gated	Gated
Clock to modules connected to PERx.SYSCLK	Active	Gated	Gated
WDCLK	Active	Active	Gated if CLKSRCCTL1.WDHALTI = 0
PLL	Powered	Powered	Software must power down PLL before entering HALT.
INTOSC1	Powered	Powered	Powered down if CLKSRCCTL1.WDHALTI = 0
INTOSC2	Powered	Powered	Powered down if CLKSRCCTL1.WDHALTI = 0
Flash(1)	Powered	Powered	Powered
XTAL(2)	Powered	Powered	Powered

(1) 任何 LPM 下，硬件都不会关闭 Flash 模块的电源。如果应用需要，可通过软件将其断电。

(2) 任何 LPM 下，硬件都不会关闭 XTAL 模块电源。如果应用不需要 XTAL，可随时通过软件将 XTALCR.OSCOFF 位设为 1 来关闭 XTAL。

6.14.10.2 低功耗模式唤醒时序

有关输入限定参数的说明，请参见*General-Purpose Input Timing Requirements*表 。

6.14.10.2.1 IDLE 模式时序要求

			最小值 最大值	单位
$t_{w(WAKE)}$	Pulse duration, external wake-up signal	Without input qualifier	$2t_{c(SYSCLK)}$	cycles
		With input qualifier	$2t_{c(SYSCLK)} + t_{w(IQSW)}$	

6.14.10.2.2 IDLE 模式开关特性

在推荐工作条件下（除非另有说 明）

参数			测试条件	最小值 最大值	单位
$t_{d(WAKE-IDLE)}$	Delay time, external wake signal to program execution resume(1)	From Flash (active state)	Without input qualifier	$40t_{c(SYSCLK)}$	cycles
			With input qualifier	$40t_{c(SYSCLK)} + t_{w(WAKE)}$	cycles
		From RAM	Without input qualifier	$25t_{c(SYSCLK)}$	cycles
			With input qualifier	$25t_{c(SYSCLK)} + t_{w(WAKE)}$	cycles

(1) 此时间是开始执行紧接 IDLE 指令之后的指令所需的时间。执行由唤醒信号触发的 ISR 会产生额外延迟。

6.14.10.2.3 IDLE Entry and Exit Timing Diagram



A. WAKE 可以是任意已启用的中断、WDINT 或 XRSn。执行 IDLE 指令后，必须至少经过 5 个 OSCCLK 周期，才能触发唤醒信号。

图 6-29. IDLE 进入和退出时序图

版权所有 © 2026，Texas Instruments Incorporated

6.14.10.2.4 STANDBY 模式时序要求

			最小值 最大值	单位
$t_{w(WAKE-INT)}$	Pulse duration, external wake-up signal	QUALSTDBY = 0 | $2t_{c(OSCCLK)}$	$3t_{c(OSCCLK)}$	cycles
		QUALSTDBY > 0 | (2 + QUALSTDBY)$t_{c(OSCCLK)}$ (1)	(2 + QUALSTDBY) * $t_{c(OSCCLK)}$	

(1) QUALSTDBY 是 LPMCR 寄存器中的 6 位字段。

6.14.10.2.5 STANDBY 模式开关特性

在推荐工作条件下（除非另有说 明）

参数		测试条件	最小值 最大值	单位
$t_{d(IDLE-XCOS)}$	Delay time, IDLE instruction executed to XCLKOUT stop		$16t_{c(INTOSC1)}$	cycles
$t_{d(WAKE-STBY)}$	Delay time, external wake signal to program execution resume(1)	Wakeup from flash (Flash module in active state)	$175t_{c(SYSCLK)}$ + $t_{w(WAKE-INT)}$	cycles
$t_{d(WAKE-STBY)}$		Wakeup from RAM	$3t_{c(OSC)}$ + $15t_{c(SYSCLK)}$ + $t_{w(WAKE-INT)}$	cycles

(1) 此时间是开始执行紧接 IDLE 指令之后的指令所需的时间。执行由唤醒信号触发 的 ISR 会产生额外延迟。

6.14.10.2.6 STANDBY Entry and Exit Timing Diagram



A. 执行 IDLE 指令，使器件进入 STANDBY 模式。B. LPM 模块响应 STANDBY 信号；关闭 SYSCLK 前，SYSCLK 最多保持 16 个 INTOSC1 时钟周期。此延迟使 CPU 流水线及其他待处理操作能够正常清空。C. 外设时钟关闭，但 PLL 和看门狗不会关闭。此时器件进入 STANDBY 模式。执行 IDLE 指令后，必须至少经过 5 个 OSCCLK 周期，才能触发唤醒信号。D. 外部唤醒信号变为有效。E. 用于唤醒器件的 GPIO 引脚上的唤醒信号必须满足最小脉冲宽度要求，且不得有毛刺。如果向 GPIO 引脚输入有噪声的信号，器件的唤醒行为将不确定，后续唤醒脉冲可能无法使器件退出低功耗模式。F. 经过一段延迟后，器件退出 STANDBY 模式。G. 恢复正常执行。若已启用中断，器件将响应该中断。

图 6-30. STANDBY 进入和退出时序图

6.14.10.2.7 HALT 模式时序要求

		最小值 最大值	单位
$t_{w(WAKE-GPIO)}$	Pulse duration, GPIO wake-up signal(1)	t_{oscst} + $2t_{c(OSCCLK)}$	cycles
$t_{w(WAKE-XRS)}$	Pulse duration, $\overline{XRS}$ wake-up signal(1)	t_{oscst} + $8t_{c(OSCCLK)}$	cycles

(1) 对于使用 X1/X2 作为 OSCCLK 的应用，用户必须测定所用振荡器的具体起振时间，因为该时间取决于器件外部的电路和布局。更多信息请参见*Crystal Oscillator (XTAL)*一节。对于使用 INTOSC1 或 INTOSC2 作为 OSCCLK 的应用，请参见“内部振荡器”一节中的 t_{oscst}。对于在 X1 引脚上使用单端晶体的应用，不适用振荡器起振时间，因为该晶体由器件外部供电。

6.14.10.2.8 HALT 模式开关特性

在推荐工作条件下（除非另有说明）

参数		最小值 最大值	单位
$t_{d(IDLE-XCOS)}$	Delay time, IDLE instruction executed to XCLKOUT stop	$16t_{c(INTOSC1)}$	cycles
$t_{d(WAKE-HALT)}$	Delay time, external wake signal end to CPU1 program execution resume		cycles
	Wakeup from Flash - Flash module in active state	$75t_{c(OSCCLK)}$	
	Wakeup from RAM	$75t_{c(OSCCLK)}$	

6.14.10.2.9 HALT Entry and Exit Timing Diagram



A. 执行 IDLE 指令，使器件进入 HALT 模式。B. LPM 模块响应 HALT 信号；关闭 SYSCLK 前，SYSCLK 最多保持 16 个 INTOSC1 时钟周期。此延迟使 CPU 流水线及其他待处理操作能够正常清空。

C. 外设时钟关闭，PLL 也会关闭。如果时钟源使用石英晶体或陶瓷谐振器，内部振荡器也会关闭。此时器件进入 HALT 模式，功耗极低。在 HALT 模式下，也可以保持内部振荡器（INTOSC1 和 INTOSC2）及看门狗运行。将 CLKSRCCTL1.WDHALTI 写入 1 即可实现此配置。执行 IDLE 指令后，必须至少经过 5 个 OSCCLK 周期，才能触发唤醒信号。

D. 将用于唤醒 HALT 模式器件的 GPIOn 引脚拉低后，振荡器将启动，并开始振荡器唤醒流程。只有在振荡器稳定后，才能将 GPIO 引脚拉高。这样可确保 PLL 锁定期间获得干净的时钟信号。由于 GPIO 引脚的下降沿会异步启动唤醒流程，因此在进入 HALT 模式前及 HALT 模式期间，都应确保噪声较低。

E. 输入 GPIO 引脚、用于唤醒器件的信号必须满足最小脉冲宽度要求。此外，该信号不得有毛刺。如果向 GPIO 引脚输入有噪声的信号，器件的唤醒行为将不确定，后续唤醒脉冲可能无法使器件退出低功耗模式。

F. 启用内核 CLKIN 后，经过一段延迟，器件将响应该中断（如果已启用），并退出 HALT 模式。

G. 恢复正常运行。

版权所有 © 2026，Texas Instruments Incorporated

H. HALT 唤醒后，用户必须重新锁定 PLL，以确保 PLL 稳定锁定。

图 6-31. HALT 进入和退出时序图

6.15 模拟外设

本节介绍模拟子系统模块 。

器件中的模拟模块包括模数转换器（ADC）、温度传感器、比较器子系统（CMPSS）、可编程增益放大器（PGA）和缓冲型数模转换器（DAC）。

模拟子系统具有以下特性：

- 灵活的电压参考 – ADC 提供 3 种参考选项：1. 内部参考：此模式下，片上生成高参考电压，并引出至 V_{REFHI} 引脚以连接缓冲电容。V_{REFLO} 引脚作为低端参考，通常连接到 VSSA。可通过硬件寄存器位将 ADC 范围配置为

  2.5V 或 3.3V。2. 外部参考：此模式下，外部源通过 V_{REFHI} 引脚向器件提供高参考电压。V_{REFLO} 引脚作为低端参考，通常连接到 VSSA。可通过硬件寄存器位将 ADC 范围配置为 1x V_{REFHI} 或 2x V_{REFHI}。3. VDDA/VSSA 参考：此模式下，高、低参考电压分别来自 VDDA/VSSA 模拟电源。如果所有 ADC 均使用此模式，V_{REFHI}/V_{REFLO} 引脚可根据模拟引脚信号说明用作 ADC 输入通道。

  – 缓冲型 DAC 使用 V_{REFHI} 和 VSSA 作为参考。至少一个 ADC 必须使用内部参考或外部参考模式，DAC 才能正常工作。– 比较器 DAC 使用 VDDA 和 VSSA 作为参考。

- 灵活的引脚用法
  – 缓冲型 DAC 输出、比较器子系统输入以及数字输入（AIO）/输出（AGPIO）均与 ADC 输入复用。– 所有 ADC 均内部连接至 V_{REFLO}，用于失调自校准。

6.15.1 Block Diagram

以下模拟子系统框图展示了器件中不同集成模拟模块之间的连接关系。这些引脚分为两类：模拟模块输入/输出引脚和参考电压引脚。

参考引脚 VREFHI 和 VREFLO 可用于向相应 ADC 提供外部电压参考。VREFHI 也可用于为缓冲型 DAC 提供电压参考。每个 CMPSS 或缓冲型 DAC 模块的参考源均可单独配置，并通过该模块的配置寄存器进行选择。

某些模拟引脚可通过复用的 AIO 和 AGPIO 实现数字功能。AIO 仅支持数字输入，AGPIO 则支持完整的数字输入和输出功能。

以下说明适用于所有封装：

- 并非所有器件都提供全部模拟引脚。请参见器件数据手册，确认哪些引脚可用。

- VREFHI 和 VREFLO 的允许电压范围请参见器件数据手册。
- VREFHI 引脚必须连接外部电容。所需的具体电容值请参见器件数据手册。

图 6-32 展示了 128-/80 引脚 TQFP、64 引脚 LQFP 和 56 引脚 VQFN 封装的模拟子系统框图。

图 6-33 展示了 100 引脚 LQFP 封装的模拟子系统框图。

图 6-34 展示了模拟组连接关系的总体概览。

版权所有 © 2026，Texas Instruments Incorporated

模拟引脚和内部连接详见“模拟引脚和内部连接”一节。“模拟信号说明”列出了模拟信号的说明。



图 6-32. 模拟子系统框图（128-/80-/64-/56 引脚封装）



图 6-33. 模拟子系统框图（100 引脚封装）

版权所有 © 2026，Texas Instruments Incorporated



图 6-34. 模拟组连接关系

CMPSS 模块的输入连接可通过可编程输入多路复用器进行选择。图 6-34 展示了 CMPSS 模块输入多路复用器、PGA 模块和 ADC 模块之间的连接关系。表 6-12 列出了 ADC 输入信号以及 PGA 输入/输出信号到 CMPSS 多路复用器输入端的映射。

- 要配置 CMPSSx 的 CMPx_HP 输入多路复用器，请写入模拟子系统寄存器 CMPHPMXSEL 中的 CMPxHPMXSEL 字段。
- 要配置 CMPSSx 的 CMPx_HN 输入多路复用器，请写入模拟子系统寄存器 CMPHNMXSEL 中的 CMPxHNMXSEL 字段。
- 要配置 CMPSSx 的 CMPx_LP 输入多路复用器，请写入模拟子系统寄存器 CMPLPMXSEL 中的 CMPxLPMXSEL 字段。
- 要配置 CMPSSx 的 CMPx_LN 输入多路复用器，请写入模拟子系统寄存器 CMPLNMXSEL 中的 CMPxLNMXSEL 字段。

表 6-12. CMPSS 输入多路复用器选项

CMPSSx Input MUX	CMP1	CMP2	CMP3	CMP4
HP0	A2, B6, C9, PGA1_INP	A4, B8	B2,C6, E12	B4, C8
HP1	A11, B10, C0, PGA2_OUT	A12	B12, C2, PGA2_INM	A7, C3, D12, B30, E30,
HP2	A6, D14, E14(3)	A9	A0, B15, C15, DACA_OUT	C1, E11, PGA3_INP
HP3	A15(2)	A10, B1, C10	B3, PGA2_INP	C14
HP4	A1, B7, D11, CMP1_DACL	B0, C11(1)	A14, B14, C4, PGA1_OUT	A8
				B0, C11(2)
HP5	B5, D15, E15(4)	A5(1)	A3	B11, D16, E16(4)
HP6	PGA1_OUT_INT	PGA3_OUT_INT	PGA2_OUT_INT	
HP7		TEMP SENSOR		
HN0	A15(2)	A10, B1, C10	B3, PGA2_INP	C14
HN1	A11, B10, C0, PGA2_OUT	A12	B12, C2, PGA2_INM	A7, B30, C3, D12, E30
LP0	A2, B6, C9, PGA1_INP	A4, B8	B2, C6, E12	B4, C8
LP1	A11, B10, C0, PGA2_OUT	A12	B12, C2, PGA2_INM	A7, B30, C3, D12, E30
LP2	A6, D14, E14(3)	A9	A0, B15, C15, DACA_OUT	C1, E11, PGA3_INP
LP3	A15(2)	A10, B1, C10	B3, PGA2_INP	C14
LP4	A1, B7, D11, CMP1_DACL	B0, C11(1)	A14, B14, C4, PGA1_OUT	A8
				B0, C11(2)
LP5	B5, D15, E15(4)	A5(1)	A3	B11, D16, E16(4)
LP6	PGA1_OUT_INT	PGA3_OUT_INT	PGA2_OUT_INT	
LN0	A15	A10, B1, C10	B3, PGA2_INP	C14
LN1	A11, B10, C0, PGA2_OUT	A12	B12, C2, PGA2_INM	A7, C3, D12, B30,E30

(1) 这些多路复用器选项仅适用于 100 QFP 封装。(2) 此多路复用器选项仅适用于 56 QFN、64 QFP、80 QFP 和 128 QFP 封装。(3) 此多路复用器选项仅适用于 64 QFP、80 QFP、100 QFP 和 128 QFP 封装。(4) 此多路复用器选项仅适用于 100 QFP 和 128 QFP 封装。

版权所有 © 2026，Texas Instruments Incorporated

6.15.2 Analog Pins and Internal Connections

表 6-13. 模拟引脚和内部连接

Pin Name	Pins/Package					ADC					DAC	PGA	Comparator Subsystem (MUX)				AIO Input/ AGPIO
	128 QFP	100 QFP	80 QFP	64 QFP	56 QFN	A	B	C	D	E			High Positive	High Negative	Low Positive	Low Negative	
VREFHI	31 32	24 25	20	16	14	-	-	-	D20	E20							
VREFLO	33 34	26 27	21	17	15	A13	B13	C13	D13	E13							
Analog Group 1													**CMP1**				
A6/D14/E14	18	14	10	6	-	A6	-	-	D14	E14			CMP1 (HPMXSEL=2)	-	CMP1 (LPMXSEL=2)	-	AGPIO228 (3)
A2/B6/C9/PGA1_INP	21	17	13	9	7	A2	B6	C9	-	-		PGA1_INP	CMP1 (HPMXSEL=0)	-	CMP1 (LPMXSEL=0)	-	AGPIO224 (3)
A15	22	-	14	10	8	A15	-	-	-	-			CMP1 (HPMXSEL=3)	CMP1 (HNMXSEL=0)	CMP1 (LPMXSEL=3)	CMP1 (LNMXSEL=0)	AGPIO233 (3)
B9/C7/PGA1_INM		18				-	B9	C7				PGA1_INM					
A11/B10/C0/PGA2_OUT	27	20	16	12	10	A11	B10	C0	-	-		PGA2_OUT	CMP1 (HPMXSEL=1)	CMP1 (HNMXSEL=1)	CMP1 (LPMXSEL=1)	CMP1 (LNMXSEL=1)	AIO237
A1/B7/D11/CMP1_DACL	29	22	18	14	12	A1	B7	-	D11	-	CMP1_DACL		CMP1 (HPMXSEL=4)	-	CMP1 (LPMXSEL=4)	-	AIO232
B5/D15/E15	38	32	-	-	-	-	B5	-	D15	E15		-	CMP1 (HPMXSEL=5)	-	CMP1 (LPMXSEL=5)	-	AIO252
PGA3_OUT			24	20	18		-		-	-		PGA3_OUT					
Analog Group 2													**CMP2**				
A4/B8	42	36	27	23	21	A4	B8	-	-	-			CMP2 (HPMXSEL=0)	-	CMP2 (LPMXSEL=0)	-	AIO225
A12	35	28	22	18	16	A12	-	-	-	-			CMP2 (HPMXSEL=1)	-	CMP2 (LPMXSEL=1)	-	AIO238
A9	48	38	28	24	22	A9	-	-	-	-			CMP2 (HPMXSEL=2)	-	CMP2 (LPMXSEL=2)	-	AGPIO227 (3)
A10/B1/C10	50	40	29	25	23	A10	B1	C10	-	-			CMP2 (HPMXSEL=3)	CMP2 (HNMXSEL=0)	CMP2 (LPMXSEL=3)	CMP2 (LNMXSEL=0)	AGPIO230 (3)
B0/C11	-	41	-	-	-	-	B0	C11					CMP2 (HPMXSEL=4)	-	CMP2 (LPMXSEL=4)	-	AGPIO231 (3)
A5	28	-	17	13	11	A5	-	-	-	-			CMP2 (HPMXSEL=5)	-	CMP2 (LPMXSEL=5)	-	AIO249
	-	35	-	-	-												
Analog Group 3													**CMP3**				
B2/C6/E12	19	15	11	7	-	-	B2	C6	-	E12			CMP3 (HPMXSEL=0)	-	CMP3 (LPMXSEL=0)	-	AGPIO226 (3)
B12/C2/PGA2_INM	28	21	17	13	11	-	B12	C2	-	-		PGA2_INM	CMP3 (HPMXSEL=1)	CMP3 (HNMXSEL=1)	CMP3 (LPMXSEL=1)	CMP3 (LNMXSEL=1)	AIO244

版权所有 © 2026 Texas Instruments Incorporated

表 6-13. 模拟引脚和内部连接（续）

Pin Name	Pins/Package					ADC					DAC	PGA	Comparator Subsystem (MUX)				AIO Input/ AGPIO
	128 QFP	100 QFP	80 QFP	64 QFP	56 QFN	A	B	C	D	E			High Positive	High Negative	Low Positive	Low Negative	
A0/B15/C15/DACA_OUT	30	23	19	15	13	A0	B15	C15	-	-	DACA_OUT		CMP3 (HPMXSEL=2)	-	CMP3 (LPMXSEL=2)	-	AIO231
B3/PGA2_INP	20	16	12	8	6	-	B3	-	-	-		PGA2_INP	CMP3 (HPMXSEL=3)	CMP3 (HNMXSEL=0)	CMP3 (LPMXSEL=3)	CMP3 (LNMXSEL=0)	AGPIO242 (3)
C5		28					-	C5									
A14/B14/C4/PGA1_OUT	26	19	15	11	9	A14	B14	C4	-	-		PGA1_OUT	CMP3 (HPMXSEL=4)	-	CMP3 (LPMXSEL=4)	-	AIO239
A3	20	-	12	8	6	A3	-	-	-	-			CMP3 (HPMXSEL=5)	-	CMP3 (LPMXSEL=5)	-	
	-	18	-	-	-												AIO229
Analog Group 4													**CMP4**				
B4/C8	49	39	28	24	22	-	B4	C8	-	-			CMP4 (HPMXSEL=0)	-	CMP4 (LPMXSEL=0)	-	AGPIO236 (3)
C1/E11/PGA3_INP	35	29	22	18	16	-	-	C1	-	E11		PGA3_INP	CMP4 (HPMXSEL=2)	-	CMP4 (LPMXSEL=2)	-	-
C14	42	42	27	23	21	-	-	C14	-	-			CMP4 (HPMXSEL=3)	CMP4 (HNMXSEL=0)	CMP4 (LPMXSEL=3)	CMP4 (LNMXSEL=0)	AGPIO247 (3)
B0/C11	39	-	24	20	18	A8	B0	C11	-	-			CMP4 (HPMXSEL=4)	-	CMP4 (LPMXSEL=4)	-	AIO241
A8	-	37	-	-	-		-	-									AIO240
B11/D16/E16	36	30	-	-	-	-	B11	-	D16	E16			CMP4 (HPMXSEL=5)	-	CMP4 (LPMXSEL=5)	-	AIO251
PGA3_INM	36(1)	30(1)	23	19	17	-	-	-	-	-		PGA3_INM					
A7/B30/C3/D12/E30	37	31				A7	B30	C3	D12	E30			CMP4 (HPMXSEL=1)	CMP4 (HNMXSEL=1)	CMP4 (LPMXSEL=1)	CMP4 (LNMXSEL=1)	AIO245
Other Analog																	
TempSensor(2)						-	-	C12	-	-			CMP2 (HPMXSEL=7)	-	-	-	-
PGA1_OUT_INT(2)						A21	B21	-	-	-		PGA1_OUT_INT	CMP1 (HPMXSEL=6)	-	CMP1 (LPMXSEL=6)	-	-
PGA2_OUT_INT(2)						-	B22	C21	-	-		PGA2_OUT_INT	CMP3 (HPMXSEL=6)	-	CMP3 (LPMXSEL=6)	-	-
PGA3_OUT_INT(2)						A22	-	C22	-	-		PGA3_OUT_INT	CMP2 (HPMXSEL=6)	-	CMP2 (LPMXSEL=6)	-	-
INTERNALTEST						A31	B31	C31	D31	E31							

(1) 在此封装中，该信号与另一个信号连接到同一个引脚。(2) 仅为内部连接，不连接到器件引脚。(3) 仅限 100 QFP 封装，可使用 AGPIO 247。

版权所有 © 2026，Texas Instruments Incorporated

注意

模拟引脚上的 GPIO 支持完整的数字输入和输出功能，称为 AGPIO。默认情况下，AGPIO 未连接，即模拟和数字功能均已禁用。配置详情请参见 *Digital Inputs and Outputs on ADC Pins (AGPIOs)*一节。

6.15.3 Analog Signal Descriptions

表 6-14. 模拟信号说明

Signal Name	Description
AIOx	Digital input on ADC pin
AGPIOx	Digital input/output pin with ADC functionality
ADCINAx, Ax	ADC A Input
ADCINBx, Bx	ADC B Input
ADCINCx, Cx	ADC C Input
ADCINDx, Dx	ADC D Input
ADCINEx, Ex	ADC E Input
CMPx_HP	Comparator subsystem high comparator positive input
CMPx_HN	Comparator subsystem high comparator negative input
CMPx_LP	Comparator subsystem low comparator positive input
CMPx_LN	Comparator subsystem low comparator negative input
DACA_OUT	Buffered DAC Output
CMP1_DACL	CMPSS1 DAC Output
PGAx_INP	PGA module non-inverting pin
PGAx_INM	PGA module inverting pin
PGAx_OUT	PGA module output
PGAx_OUT_INT	PGA module internal output connected to CMPSS and ADC modules
TEMP SENSOR, TS	Internal temperature sensor

版权所有 © 2026，Texas Instruments Incorporated

6.15.4 Analog-to-Digital Converter (ADC)

此处介绍的 ADC 模块为逐次逼近型（SAR）ADC，分辨率为 12 位。本节将转换器的模拟电路称为“核心（core）”，其中包括通道选择多路复用器（MUX）、采样保持（S/H）电路、逐次逼近电路、电压参考电路及其他模拟支持电路。转换器的数字电路称为“包装逻辑（wrapper）”，包括可编程转换逻辑、结果寄存器、与模拟电路的接口、与外设总线的接口、后处理电路，以及与其他片上模块的接口。

每个 ADC 模块都包含一个采样保持（S/H）电路。同一芯片上可集成多个 ADC 模块，以支持同时采样或多个 ADC 独立运行。ADC 包装逻辑（wrapper）基于转换启动（SOC）；相关说明请参见*SOC Principle of Operation*一节（位于*TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*中的“模数转换器（ADC）”一章）。

每个 ADC 具有以下特性：

- 分辨率为 12 位
- 由 VREFHI/VREFLO 设定的比例式外部参考
- 可选内部参考电压：2.5 V 或 3.3 V
- 单端信号模式
- 最多 32 通道的输入多路复用器
- 16 个可配置 SOC
- 16 个可单独寻址的结果寄存器
- 每个 SOC 均可选择外部模拟输入多路复用器，选择字段最多 4 位
- 用于缓解存储器串扰的采样电容复位功能
- 多种触发源：– 软件立即启动 – 所有 ePWM：ADCSOC A 或 B – GPIO XINT2 – CPU 定时器 0/1/2 – ADCINT 1/2 – eCAP 捕获模式事件（CEVT1、CEVT2、CEVT3 和 CEVT4）以及 APWM 模式事件（周期匹配、比较匹配或两者）– 多个 ADC 的全局软件触发
- 4 个灵活的中断
- 突发模式触发选项
- 硬件过采样模式，最高 8x，并可配置触发分散延迟
- 硬件欠采样模式
- 触发相位延迟功能
- 4 个后处理模块，每个模块包含：– 饱和型偏移校准 – 与设定点的偏差计算 – 高限、低限和过零比较，并支持中断和 ePWM 跳闸 – 用于高限/低限/过零比较的可配置数字滤波器 – 触发至采样延迟捕获 – 绝对值计算 – 用于过采样的 24 位累加寄存器，并可配置二进制移位 – 用于异常值剔除的最小值/最大值计算

Note

Not every channel can be pinned out from all ADCs. See the *Pin Configuration and Functions* section to determine which channels are available.

图 6-35 展示了 ADC 核心和 ADC 包装逻辑的框图。



图 6-35. ADC 模块框图

版权所有 © 2026，Texas Instruments Incorporated

6.15.4.1 ADC 可配置性

某些 ADC 配置由各个 SOC 单独控制，而其他配置则由每个 ADC 模块统一控制。表 6-15 汇总了 ADC 的基本选项及其可配置级别。

表 6-15. ADC 选项和配置级别

OPTIONS	CONFIGURABILITY
Clock	Per module(1)
Resolution	Not configurable (12-bit resolution only)
Signal mode	Not configurable (single-ended signal mode only)
Reference voltage source	Either external or internal for all modules
Trigger source	Per SOC(1)
Converted channel	Per SOC
Acquisition window duration	Per SOC(1)
EOC location	Per module
Burst mode	Per module(1)

(1) 如果向不同 ADC 模块写入不同的这些值，ADC 可能会异步运行。有关 ADC 同步或异步运行的说明，请参见*Ensuring Synchronous Operation*一节（位于 *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*中的“模数转换器（ADC）”一章）。

6.15.4.1.1 Signal Mode

ADC 支持单端信号。转换器通过单个引脚（ADCINx）采样输入电压，并以 VREFLO 为参考。



图 6-36. 单端信号模式

6.15.4.2 ADC 电气数据和时序

注意

ADC 输入电压应保持低于 VDDA + 0.3 V。如果 ADC 输入电压超过此电平，可能通过以下两种机制干扰其他通道：

- ADC 输入过压会使 CMPSS 多路复用器过驱动，从而干扰所有共用同一个 CMPSS 多路复用器的其他通道。无论 ADC 是否对过压输入进行采样，这种干扰都会持续存在。
- 当 ADC 对过压输入进行采样时，VREFHI 会被拉升到更高电平。这会干扰任何通道后续的 ADC 转换，直到 V_{REF} 稳定。

注意

为确保器件正常工作，VREFHI 引脚必须保持低于 VDDA + 0.3 V。如果 VREFHI 引脚超过此电平，阻断电路可能会启动，内部 VREFHI 电压可能浮动至 0 V，导致 ADC 转换不正确。

6.15.4.2.1 ADC 工作条件

在推荐工作条件下（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
ADCCLK (derived from PERx.SYSCLK)		5		75	MHz
Sample rate	150-MHz SYSCLK			3.9	MSPS
Sample window duration (set by ACQPS and PERx.SYSCLK)(1)	With 50 Ω or less R_s	67			ns
VREFHI	External Reference: ANAREFx1P65SEL = 0 FSR = VREFHI pin voltage	2.4	2.5 or 3.0	VDDA	V
	External Reference: ANAREFx1P65SEL = 1 FSR = VREFHI pin voltage x2	1.55	1.65	VDDA/2	V
VREFHI(2)	Internal Reference = 3.3V Range		1.65		V
	Internal Reference = 2.5V Range		2.50		V
VREFLO		VSSA		VSSA	V
VREFHI - VREFLO		2.4		VDDA	V
Conversion range	Internal Reference = 3.3 V Range	0		3.3	V
Conversion range	Internal Reference = 2.5 V Range	0		2.5	V
Conversion range	External Reference	VREFLO		VREFHI	V
Conversion range	Analog Supply as Reference	VSSA		VDDA	V

(1) 为确保 ADC 正常工作，采样窗口还必须至少持续 1 个 ADCCLK 周期。(2) 在内部参考模式下，器件会从 VREFHI 引脚输出参考电压。此模式下，用户不得向该引脚施加电压。

版权所有 © 2026，Texas Instruments Incorporated

6.15.4.2.2 ADC 特性

在推荐工作条件下（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
General					
ADCCLK Conversion Cycles	150-MHz SYSCLK			14	ADCCLKs
Power Up Time	External Reference mode			500	µs
	Internal Reference mode			5000	µs
	Internal Reference mode, when switching between 2.5-V range and 3.3-V range.			5000	µs
VREFHI input current(1)			40		µA
Internal Reference Capacitor Value(2)		2.2			µF
External Reference Capacitor Value(2)		2.2			µF
DC Characteristics					
Gain Error	Internal reference	–45		45	LSB
Gain Error	External reference	–5	±3	5	LSB
Offset Error		–5	±2	5	LSB
Channel-to-Channel Gain Error(4)			2		LSB
Channel-to-Channel Offset Error(4)			2		LSB
ADC-to-ADC Gain Error(5)	Identical VREFHI and VREFLO for all ADCs		4		LSB
ADC-to-ADC Offset Error(5)	Identical VREFHI and VREFLO for all ADCs		2		LSB
DNL Error		>–1	±0.5	1	LSB
INL Error		–2	±1.5	2	LSB
ADC-to-ADC Isolation	VREFHI = 2.5 V, synchronous ADCs	–1		1	LSBs
AC Characteristics					
SNR(3)	VREFHI = 2.5 V, fin = 100 kHz, SYSCLK from X1		69.2		dB
	VREFHI = 2.5 V, fin = 100 kHz, SYSCLK from INTOSC(6)		60.1		
THD(3)	VREFHI = 2.5 V, fin = 100 kHz		-83		dB
SFDR(3)	VREFHI = 2.5 V, fin = 100 kHz		79.2		dB
SINAD(3)	VREFHI = 2.5 V, fin = 100 kHz, SYSCLK from X1		68.5		dB
	VREFHI = 2.5 V, fin = 100 kHz, SYSCLK from INTOSC(6)		60.0		
ENOB(3)	VREFHI = 2.5 V, fin = 100 kHz, SYSCLK from X1, Single ADC		11.2		bits
	VREFHI = 2.5 V, fin = 100 kHz, SYSCLK from X1, synchronous ADCs		11		
	VREFHI = 2.5 V, fin = 100 kHz, SYSCLK from X1, asynchronous ADCs		Not Supported		
PSRR	VDD = 1.2-V DC + 100mV DC up to Sine at 1 kHz		105		dB
	VDD = 1.2-V DC + 100 mV DC up to Sine at 300 kHz		102		
	VDDA = 3.3-V DC + 200 mV DC up to Sine at 1 kHz		97		
	VDDA = 3.3-V DC + 200 mV Sine at 900 kHz		85		

(1) ADC 输入电压高于 VDDA 时，VREFHI 上的负载电流会增加，导致转换结果不准确。(2) 建议使用封装尺寸为 0805 或更小的陶瓷电容。可接受的容差最高为±20%。

(3) 按照降低电容耦合和串扰的最佳实践，应尽量减少 ADC 输入引脚和 VREFHI 引脚相邻引脚上的 I/O 活动。(4) 同一 ADC 模块中所有通道之间的变化。(5) 相对于其他 ADC 模块的最坏情况变化。(6) INTOSC 的频率温度容差会因 FFT 不确定性而使 SNR 低于使用外部时钟时的 SNR。

6.15.4.2.3 ADC INL and DNL



图 6-37. ADC INL 和 DNL

版权所有 © 2026，Texas Instruments Incorporated

6.15.4.2.4 ADC Performance Per Pin



图 6-38. 128 引脚 PDT 的逐通道 ENOB



图 6-39. 100 引脚 PZ 的逐通道 ENOB

版权所有 © 2026，Texas Instruments Incorporated



图 6-40. 80 引脚 PNA 的逐通道 ENOB



图 6-41. 64 引脚 PM 的逐通道 ENOB

版权所有 © 2026，Texas Instruments Incorporated



图 6-42. 56 引脚 RSH 的逐通道 ENOB

6.15.4.2.5 ADC Input Model

表 6-16. 输入模型参数

	说明	REFERENCE MODE	VALUE
C_p	Parasitic input capacitance	All	See Table 6-17 to Table 6-21
R_{on}	Sampling switch resistance	External Reference, 2.5-V Internal Reference	1000 Ω
		3.3-V Internal Reference	1700 Ω
C_h	Sampling capacitor	External Reference, 2.5-V Internal Reference	4 pF
		3.3-V Internal Reference	2.5 pF
R_s	Nominal source impedance	All	50 Ω



图 6-43. 输入模型

应将此输入模型与实际信号源阻抗结合使用，以确定采集窗口持续时间。更多信息请参见*Choosing an Acquisition Window Duration*一节（位于*TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*中的“模数转换器（ADC）”一章）。有关改进 ADC 输入电路的建议，请参见*ADC Input Circuit Evaluation for C2000 MCUs*应用报告。

表 6-17. 128 引脚 QFP 的逐通道寄生电容

ADC CHANNEL	C_p (pF)	
	COMPARATOR DISABLED	COMPARATOR ENABLED
A0, B15, C15, DACA_OUT	6.1	9.6
A1, B7, D11, CMP1_DACL	4.1	7.6
A2, B6, C9, PGA1_INP	6.1	9.4
A4, B8	6.0	7.9
A6, D14, E14	4.2	7.6
A7, C3, D12, B30, E30	7.5	10.3
A8, B0, C11	3.4	7.8
A9	3.7	8.7
A10, B1, C10	3.2	10.5
A11, B10, C0,PGA2_OUT	9.4	13.0
A12	6.5	11.5
A14, B14, C4, PGA1_OUT	5.8	8.0
A15	3.3	11.2
A16, B16, C16	5.0	5.6
A17,B17,C17	6.6	6.8
A18,B18,C18	5.2	5.9
A19,B19,C19	4.6	6.0
A20,B20,C20	6.7	6.2
B2, C6, E12	4.6	6.8
A3, B3, C5, PGA2_INP	14.0	20.3
B4, C8	4.3	7.9
B5, D15, E15	6.2	8.8
A15, B9, C7, PGA1_INM	3.8	11.2
B11, D16, E16	4.0	7.4
A5, B12, C2, PGA2_INM	8.6	12.8
A12, C1, E11, PGA3_INP	10.2	10.2
C5	5.4	5.4
C14	4.9	6.4
D0,E0,A24	5.6	6.3
D1,E1,B24	5.5	6.4
D2,E2,C24	4.2	4.3
D3,E3,A25	6.0	6.6
D4,E4,B25	7.2	7.8

版权所有 © 2026，Texas Instruments Incorporated

表 6-17. 128 引脚 QFP 的逐通道寄生电容（续）

ADC CHANNEL	C_p (pF)	
	COMPARATOR DISABLED	COMPARATOR ENABLED
D5,E5,C25	2.3	2.3
D6,E6,A26	5.0	5.0
D7,E7,B26	5.0	5.0
D8, E8, C26	3.3	3.3
D9,E9, A27	3.6	3.6
D10,E10,B27	3.0	3.8
D18,E18,C27	3.0	3.5
D19,E19,A28	2.1	3.6

表 6-18. 100 引脚 QFP 的逐通道寄生电容

ADC CHANNEL	C_p (pF)	
	COMPARATOR DISABLED	COMPARATOR ENABLED
A0, B15, C15, DACA_OUT	6.1	9.6
A1, B7, D11, CMP1_DACL	4.1	7.4
A2, B6, C9, PGA1_INP	6.1	9.4
A4, B8	6.0	7.9
A5	4.2	7.6
A6, D14, E14	7.5	10.3
A7, C3, D12, B30, E30	3.4	7.8
A8, B0, C11	3.7	8.7
A9	3.7	8.7
A10, B1, C10	3.2	10.5
A11, B10, C0, PGA2_OUT	9.4	13.0
A12	6.5	11.5
A14, B14, C4, PGA1_OUT	5.8	8.0
A16/B16/C16	5.0	5.6
A17,B17,C17	6.6	6.8
A18,B18,C18	5.2	5.9
A19,B19,C19	4.6	6.0
A20,B20,C20	6.7	6.2
B2, C6, E12	4.6	6.8
B3, PGA2_INP	14.0	20.3
B4, C8	4.3	7.9
B5, D15, E15	6.2	8.8
A3, B9, C7, PGA1_INM	7.0	7.6
B11, D16, E16	4.0	7.4
B12, C2, PGA2_INM	8.6	12.8
C1,E11,PGA3_INP	10.2	10.2
C5	5.4	5.4

版权所有 © 2026，Texas Instruments Incorporated

表 6-18. 100 引脚 QFP 的逐通道寄生电容（续）

ADC CHANNEL	C_p (pF)	
	COMPARATOR DISABLED	COMPARATOR ENABLED
C14	4.9	6.4
D0,E0,A24	5.6	6.3
D1,E1,B24	5.5	6.4
D2,E2,C24	4.2	4.3
D3,E3,A25	6.0	6.6
D4,E4,B25	7.2	7.8

表 6-19. 80 引脚 QFP 的逐通道寄生电容

ADC CHANNEL	C_p (pF)	
	COMPARATOR DISABLED	COMPARATOR ENABLED
A0, B15, C15, DACA_OUT	6.1	9.6
A1, B7, D11, CMP1_DACL	4.1	7.6
A2, B6, C9, PGA1_INP	6.1	9.4
A4, B8	6.0	7.9
A6, D14, E14	4.2	7.6
A7, C3, D12, B30,E30	7.5	10.3
A8, B0, C11	3.4	7.8
A9	3.7	8.7
A10, B1, C10	3.2	10.5
A11, B10, C0,PGA2_OUT	9.4	13.0
A14, B14, C4, PGA1_OUT	5.8	8.0
A16/B16/C16	5.0	5.6
A17,B17,C17	6.6	6.8
A18,B18,C18	5.2	5.9
A19,B19,C19	4.6	6.0
A20,B20,C20	6.7	6.1
B2, C6, E12	4.6	6.8
A3, B3, C9, PGA2_INP	14.0	20.3
B4, C8	4.3	7.9
A15, B9, C7, PGA1_INM	3.8	11.2
A5, B12, C2, PGA2_INM	8.6	12.8
A12, C1,E11,PGA3_INP	10.2	10.2
C5	5.4	5.4
C14	4.9	6.4
D0,E0,A24	5.6	6.3
D1,E1,B24	5.5	6.4
D2,E2,C24	4.2	4.3
D3,E3,A25	6.0	6.6

版权所有 © 2026，Texas Instruments Incorporated

Table 6-19. Per-Channel Parasitic Capacitance for 80-Pin QFP (continued)

ADC CHANNEL	C_p (pF)	
	COMPARATOR DISABLED	COMPARATOR ENABLED
D4,E4,B25	7.2	7.8

Table 6-20. Per-Channel Parasitic Capacitance for 64-Pin QFP

ADC CHANNEL	C_p (pF)	
	COMPARATOR DISABLED	COMPARATOR ENABLED
A0, B15, C15, DACA_OUT	6.1	9.6
A1, B7, D11, CMP1_DACL	4.1	7.6
A2, B6, C9, PGA1_INP	6.1	9.4
A4, B8	6.0	7.9
A6, D14, E14	4.2	7.6
A7, C3, D12, B30, E30	7.5	10.3
A8, B0, C11	3.4	7.8
A9	3.7	8.7
A10, B1, C10	3.2	10.5
A11, B10, C0,PGA2_OUT	9.4	13.0
A14, B14, C4, PGA1_OUT	5.8	8.0
A16, B16, C16	5.0	5.6
A17,B17,C17	6.6	6.8
A18,B18,C18	5.2	5.9
A19,B19,C19	4.6	6.0
A20,B20,C20	6.7	6.1
B2, C6, E12	4.6	6.8
A3, B3, PGA2_INP	14.0	20.3
B4, C8	4.3	7.9
A15, B9, C7, PGA1_INM	3.8	11.2
A5, B12, C2, PGA2_INM	8.6	12.8
A12, C1, E11, PGA3_INP	10.2	10.2
C5	5.4	5.4
C14	4.9	6.4
D0,E0,A24	5.6	6.3
D1,E1,B24	5.5	6.4
D2,E2,C24	4.2	4.3
D3,E3,A25	6.0	6.6
D4,E4,B25	7.2	7.8

版权所有 © 2026，Texas Instruments Incorporated

表 6-21. 56 引脚 QFN 的逐通道寄生电容

ADC CHANNEL	C_p (pF)	
	COMPARATOR DISABLED	COMPARATOR ENABLED
A0, B15, C15, DACA_OUT	6.1	9.6
A1, B7, D11, CMP1_DACL	4.1	7.6
A2, B6, C9, PGA1_INP	6.1	9.4
A4, B8	6.0	7.9
A7, C3, D12, B30,E30	7.5	10.3
A8, B0, C11	3.4	7.8
A9	3.7	8.7
A10, B1, C10	3.2	10.5
A11, B10, C0,PGA2_OUT	9.4	13.0
A14, B14, C4, PGA1_OUT	5.8	8.0
A16,B16,C16	5.0	5.6
A17,B17,C17	6.6	6.8
A18,B18,C18	5.2	5.9
A19,B19,C19	4.6	6.0
A20,B20,C20	6.7	6.1
A3, B3, PGA2_INP	14.0	20.3
B4, C8	4.3	7.9
A15, B9, C7, PGA1_INM	3.8	11.2
A5, B12, C2, PGA2_INM	8.6	12.8
A12, C1, E11, PGA3_INP	10.2	10.2
C5	5.4	5.4
C14	4.9	6.4
D0,E0,A24	5.6	6.3
D1,E1,B24	5.5	6.4
D2,E2,C24	4.2	4.3
D3,E3,A25	6.0	6.6
D4,E4,B25	7.2	7.8

版权所有 © 2026，Texas Instruments Incorporated

6.15.4.2.6 ADC Timing Diagrams

以下图示　　展示了两个 SOC 的 ADC 转换时序；这些时序基于　　以下假设：

- SOC0 和 SOC1 配置为使用同一个触发源。
- 触发发生时，没有其他 SOC 正在转换或等待转换。
- 轮询指针处于使 SOC0 优先转换的状态。
- ADCINTSEL 配置为在 SOC0 转换结束时设置 ADCINT 标志（此标志是否继续传递到 CPU 并触发中断，取决于中断控制器的配置）。

表 6-22 说明了 ADC 时序参数。表 6-23 和表 6-24 列出了 ADC 时序。



图 6-44. 早期中断模式下 12 位模式的 ADC 时序



图 6-45. 延迟中断模式下 12 位模式的 ADC 时序

版权所有 © 2026，Texas Instruments Incorporated

表 6-22. ADC 时序参数说明

参数	说明
t_{SH}	The duration of the S+H window. At the end of this window, the value on the S+H capacitor becomes the voltage to be converted into a digital value. The duration is given by (ACQPS + 1) SYSCLK cycles. ACQPS can be configured individually for each SOC, so t_{SH} is not necessarily the same for different SOCs. **Note:** The value on the S+H capacitor is captured approximately 5 ns before the end of the S+H window regardless of device clock settings.
t_{LAT}	The time from the end of the S+H window until the ADC results latch in the ADCRESULTx register. If the ADCRESULTx register is read before this time, the previous conversion results are returned.
t_{EOC}	The time from the end of the S+H window until the S+H window for the next ADC conversion can begin. The subsequent sample can start before the conversion results are latched.
t_{INT}	The time from the end of the S+H window until an ADCINT flag is set (if configured). If the INTPULSEPOS bit in the ADCCTL1 register is set, t_{INT} coincides with the end of conversion (EOC) signal. If the INTPULSEPOS bit is 0, t_{INT} coincides with the end of the S+H window. If t_{INT} triggers a read of the ADC result register (directly through DMA or indirectly by triggering an ISR that reads the result), care must be taken to make sure the read occurs after the results latch (otherwise, the previous results are read). If the INTPULSEPOS bit is 0, and the OFFSET field in the ADCINTCYCLE register is not 0, then there is a delay of OFFSET SYSCLK cycles before the ADCINT flag is set. This delay can be used to enter the ISR or trigger the DMA exactly when the sample is ready.
t_{DMA}	The time from the end of the S+H window until a DMA read of the ADC conversion result is triggered.

表 6-23. SAMPCAPRESETSEL = 0 时 12 位模式下的 ADC 时序

ADCCLK Prescale		SYSCLK Cycles				
ADCCTL2. PRESCALE	Prescale Ratio	t_{EOC}	t_{LAT}	t_{INT} (Early)(1)	t_{INT} (Late)	t_{DMA}
0	1	15	20	1	15	20
2	2	30	35	1	30	35
3	2.5	38	46	1	38	46
4	3	45	50	1	45	50
5	3.5	53	58	1	53	58
6	4	60	65	1	60	65
7	4.5	68	73	1	68	73
8	5	75	80	1	75	80
9	5.5	83	88	1	83	88
10	6	90	95	1	90	95
11	6.5	98	103	1	98	103
12	7	105	110	1	105	110
13	7.5	113	118	1	113	118
14	8	120	125	1	120	125
15	8.5	128	133	1	128	133

(1) 默认情况下，如果 INTPULSEPOS 为 0，t_{INT} 会在 S+H 窗口结束后一个 SYSCLK 周期发生。可通过写入 ADCINTCYCLE 寄存器的 OFFSET 字段更改此设置。

表 6-24. SAMPCAPRESETSEL = 1 时 12 位模式下的 ADC 时序

ADCCLK Prescale		SYSCLK Cycles				
ADCCTL2. PRESCALE	Prescale Ratio	t_{EOC}	t_{LAT}	t_{INT} (Early)(1)	t_{INT} (Late)	t_{DMA}
0	1	14	19	1	14	19
2	2	28	33	1	28	33
3	2.5	35	40	1	35	40
4	3	42	47	1	42	47
5	3.5	49	54	1	49	54
6	4	56	61	1	56	61
7	4.5	63	68	1	63	68
8	5	70	75	1	70	75
9	5.5	77	82	1	77	82
10	6	84	89	1	84	89
11	6.5	91	96	1	91	96
12	7	98	103	1	98	103
13	7.5	105	110	1	105	110
14	8	112	117	1	112	117
15	8.5	119	124	1	119	124

(1) 默认情况下，如果 INTPULSEPOS 为 0，t_{INT} 会在 S+H 窗口结束后一个 SYSCLK 周期发生。可通过写入 ADCINTCYCLE 寄存器的 OFFSET 字段更改此设置。

版权所有 © 2026，Texas Instruments Incorporated

6.15.5 Temperature Sensor

6.15.5.1 温度传感器电气数据和时序

温度传感器可用于测量器件结温。传感器通过 ADC 的内部连接进行采样，再由 TI 提供的软件将采样值转换为温度。采样温度传感器时，ADC 必须满足*Temperature Sensor Characteristics*表中的采集时间要求。

6.15.5.1.1 温度传感器特性

在推荐工作条件下（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
T_{acc}	Temperature Accuracy	External reference		±15		°C
$t_{startup}$	Start-up time (TSNSCTL[ENABLE] to sampling temperature sensor)			500		µs
t_{acq}	ADC acquisition time		450			ns

6.15.6 Comparator Subsystem (CMPSS)

比较器子系统（CMPSS）由模拟比较器和支持电路组成，适用于多种电源应用，例如峰值电流模式控制、开关电源、功率因数校正（PFC）和电压跳闸监控等。

比较器子系统由多个模块构成。每个子系统包含两个比较器、两个 12 位参考 DAC 和两个数字滤波器。此外，子系统还包含两个斜坡发生器，可生成上升和下降斜坡。每个模块中的比较器分别标记为“H”或“L”，分别表示高和低。每个比较器都会生成数字输出，用于指示正输入端电压是否高于负输入端电压。比较器的正输入端由外部引脚驱动（CMPSS 可用的多路复用器选项请参见*TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*中的“模拟子系统”一章）。负输入端可由外部引脚或可编程参考 12 位 DAC 驱动。每个比较器的输出都会经过可编程数字滤波器，以滤除误触发信号；如果无需滤波，也可使用未滤波输出。子系统中还可选用两个斜坡发生器电路，用于控制高、低比较器的参考 12 位 DAC 值。DAC 配合包装逻辑可生成斜坡，用于峰值电流模式控制（PCMC）和其他应用中的斜率补偿。

每个 CMPSS 包含：

- 两个模拟比较器
- 两个可独立编程的 12 位参考 DAC
- 双向递增/递减斜坡发生器
- 两个数字滤波器，滤波器时钟最大预分频值为 2^{24}
- 可使用 EPWMSYNCPER 同步子模块
- 可使用 EPWMBLANK 延长清除信号
- 可将输出与 SYSCLK 同步
- 可锁存输出
- 可反相输出
- 可在输入端使用迟滞
- 比较器负输入端可由外部信号或参考 DAC 驱动
- 比较器正输入端可由外部信号或 PGA 驱动
- 可将低端比较器 DAC 输出 CMPx_DACL 引出到外部引脚（仅适用于部分实例，且与比较功能互斥）

- 可外接 CMPSS 滤波器
- 斜坡发生器预分频器
- CMPSS 跳闸输出可触发器件从 STANDBY 和 HALT 低功耗模式（LPM）唤醒

6.15.6.1 CMPx_DACL

某些 CMPSS 模块实例支持将 DAC 输出缓冲后引出到引脚。CMPSS 模块的 CMPx_DACL 输出使用该模块的低端 DAC。使用某个 CMPSS 实例的 DAC 输出时，该实例的所有其他 CMPSS 功能均不可用。

对于特定器件支持的 CMPx_DACL 实例，请参见*Analog Pins an*表中的 DAC 列 *d Internal Connections*。

DAC 输出能力请参见*Buffered Output from CMPx_DACL Electrical Characteristics*一节。

6.15.6.2 CMPSS 连接图



图 6-46. CMPSS 连接关系

版权所有 © 2026，Texas Instruments Incorporated

6.15.6.3 框图

CMPSS 的框图如图 6- 47 所示。

- CTRIPx（x= 为“H”或“L”）信号连接到 ePWM X-BAR，以响应 ePWM 跳闸。有关 ePWM X-BAR 多路复用器配置的详情，请参见*TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*中的“增强型脉宽调制器（ePWM）”一章。
- CTRIPxOUTx（x= 为“H”或“L”）信号连接到输出 X-BAR，用于向外部发送信号。有关输出 X-BAR 多路复用器配置的详情，请参见*TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*中的“通用输入/输出（GPIO）”一章。



A. 本器件仅 CMPSS 1 模块具有 CMPx_DACL。B. 将 DACL 连接到引脚后，其低端比较器 CMPL 将无法使用；此时，必须通过器件引脚驱动 COMPL 的负输入端。

图 6-47. CMPSS 模块框图

每个参考 12 位 DAC 均可配置为向相应比较器的负输入端提供参考电压。某些 CMPSS 实例还允许将低端 DAC 输出路由到引脚，作为外部 DAC 使用。在这种情况下，DAC 输出不能供 COMPL 使用，因此必须通过器件引脚驱动 COMPL 的负输入端。图 6-48 展示了参考 12 位 DAC。



图 6-48. 参考 DAC 框图

6.15.6.4 CMPSS 电气数据和时序

6.15.6.4.1 CMPSS 比较器电气特性

在推荐工作条件下（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
TPU	Power-up time				500	µs
Comparator input (CMPINxx) range			0		VDDA	V
Input referred offset error		Low common mode, inverting input set to 50mV	–20		20	mV
Hysteresis(1)		1x	4	12	20	LSB
		2x	17	24	33	
		3x	25	36	50	
		4x	30	48	67	
Response time (delay from CMPINx input change to output on ePWM X-BAR or Output X-BAR)		Step response		21	60	ns
		Ramp response (1.65V/µs)		26		
		Ramp response (8.25mV/µs)		30		ns
PSRR	Power Supply Rejection Ratio	Up to 250 kHz		46		dB
CMRR	Common Mode Rejection Ratio		40			dB

(1) CMPSS DAC 用作参考源，以确定施加的迟滞量。因此，迟滞量会随 CMPSS DAC 参考电压变化。所有比较器输入源配置均可使用迟滞。

CMPSS Comparator Input Referred Offset and Hysteresis



图 6-49. CMPSS 比较器输入等效失调



图 6-50. CMPSS 比较器迟滞

版权所有 © 2026，Texas Instruments Incorporated

6.15.6.4.2 CMPSS DAC 静态电气特性

在推荐工作条件下（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
CMPSS DAC output range	Internal reference	0		VDDA	V
Static offset error(1)		–25		25	mV
Static gain error(1)		–2		2	% of FSR
Static DNL	Endpoint corrected	>–1		4	LSB
Static INL	Endpoint corrected	–16		16	LSB
Settling time	Settling to 1LSB after full-scale output change			1	µs
Resolution			12		bits
CMPSS DAC output disturbance(2)	Error induced by comparator trip or CMPSS DAC code change within the same CMPSS module	–100		100	LSB
CMPSS DAC disturbance time(2)				200	ns

(1) 包含比较器输入等效误差。(2) 比较器触发后的一段时间内，CMPSS DAC 输出可能出现扰动误差。

6.15.6.4.3 CMPSS Illustrative Graphs



图 6-51. CMPSS DAC 静态失调



图 6-52. CMPSS DAC 静态增益



图 6-53. CMPSS DAC 静态线性度

6.15.6.4.4 CMPx_DACL 缓冲输出工作条件

在推荐工作条件下（除非另有说明 ）(1)

参数		测试条件	最小值	典型值	最大值	单位
R_L	Resistive Load(2)		5			kΩ
C_L	Capacitive Load				100	pF

版权所有 © 2026，Texas Instruments Incorporated

6.15.6.4.4 CMPx_DACL 缓冲输出工作条件（续）

在推荐工作条件下（除非另有说明）(1)

参数		测试条件	最小值	典型值	最大值	单位
$V_{输出}$	Valid Output Voltage Range(3)	R_L = 5 kΩ	0.3		VDDA – 0.3	V
		R_L = 1 kΩ	0.6		VDDA – 0.6	V
Reference Voltage(4)		VREFHI	2.4	2.5 or 3.0	VDDA	V

(1) 除非另有说明，典型值是在 VREFHI = 3.3 V、VREFLO = 0 V 条件下测得的。最小值和最大值是在 VREFHI = 2.5 V、VREFLO = 0 V 条件下测试或表征的。(2) DAC 可驱动的最小电阻负载为 1 kΩ，但输出范围会受到限制。(3) 此处为 DAC 的线性输出范围。DAC 可以产生超出此范围的电压，但由于缓冲器的影响，输出电压将不再线性。(4) 为获得最佳 PSRR 性能，VREFHI 应低于 VDDA。

6.15.6.4.5 CMPx_DACL 缓冲输出电气特性

在推荐工作条件下（除非另有说明）(1)

参数		测试条件	最小值	典型值	最大值	单位
General						
Resolution(4)				12		bits
Load Regulation			–1		1	mV/V
Glitch Energy				1.5		V-ns
Voltage Output Settling Time Full-Scale		Settling to 2 LSBs after 0.3V-to-3V transition			2	µs
Voltage Output Settling Time 1/4th Full-Scale		Settling to 2 LSBs after 0.3V-to-0.75V transition			1.6	µs
Voltage Output Slew Rate		Slew rate from 0.3V-to-3V transition	2.8		4.5	V/µs
Load Transient Settling Time		5-kΩ Load			328	ns
TPU	Power Up Time	Bandgap Not Enabled			500	µs
DC Characteristics						
Offset	Offset Error		–100		100	mV
Gain	Gain Error(2)		–1.5		1.5	% of FSR
DNL	Differential Non Linearity(4)	Endpoint corrected	–2		2	LSB (12-bit)
INL	Integral Non Linearity	Endpoint corrected	–10		10	LSB (12-bit)
AC Characteristics						
Output Noise		Integrated noise from 100 Hz to 100 kHz		600		µVrms
		Noise density at 10 kHz		800		nVrms/√Hz
SNR	Signal to Noise Ratio	1 kHz, 200 KSPS		64		dB
THD	Total Harmonic Distortion	1 kHz, 200 KSPS		–64.2		dB
SFDR	Spurious Free Dynamic Range	1 kHz, 200 KSPS		66		dB
SINAD	Signal to Noise and Distortion Ratio	1 kHz, 200 KSPS		61.7		dB
PSRR	Power Supply Rejection Ratio(3)	DC		70		dB
		100 kHz		30		dB

(1) 除非另有说明，典型值是在 VREFHI = 3.3 V、VREFLO = 0 V 条件下测得的。最小值和最大值是在 VREFHI = 2.5 V、VREFLO = 0 V 条件下测试或表征的。(2) 增益误差根据线性输出范围计算。(3) VREFHI = 3.2 V、VDDA = 3.3 V 直流 + 100 mV 正弦波。(4) 有效位数为 11 位（单调响应）。

6.15.7 Buffered Digital-to-Analog Converter (DAC)

缓冲型 DAC 模块由内部 12 位 DAC 和模拟输出缓冲器组成，可驱动外部负载。若要驱动高于典型水平的负载，可在负载大小和输出摆幅之间进行权衡。缓冲型 DAC 的负载条件请参见*Buffered DAC Electrical Data and Timing*一节。缓冲型 DAC 是通用 DAC，可用于生成直流电压或正弦波、方波、三角波等交流波形。通过软件写入 DAC 值寄存器后，设置可立即生效，也可与 EPWMSYNCO 事件同步。

每个缓冲型 DAC 均具有以下特性：

- 12 位分辨率
- 可选择参考电压源
- 使用内部 VREFHI 时支持 x1 和 x2 增益模式
- 可与 EPWMSYNCPER 同步



参考电压源　输出缓冲器（Buffer）　12 位 DAC　内部参考电路　DAC 模块

A. 本器件不提供 VDAC，因此参考电压为 VREFHI 和 VSSA。B. 使用 DAC 时必须提供 VREFHI 电压；至少一个 ADC 必须使用 INTREF 或 EXTREF 参考源，DAC 才能正常工作。

图 6-54. DAC 模块框图

版权所有 © 2026，Texas Instruments Incorporated

6.15.7.1 缓冲型 DAC 电气数据和时序 6.15.7.1.1 缓冲型 DAC 工作条件

在推荐工作条件下（除非另有说明）(1)

参数		测试条件	最小值	典型值	最大值	单位
R_L	Resistive Load(2)		5			kΩ
C_L	Capacitive Load				100	pF
$V_{输出}$	Valid Output Voltage Range(3)	R_L = 5 kΩ	0.3		VDDA – 0.3	V
		R_L = 1 kΩ	0.6		VDDA – 0.6	V
Reference Voltage(4)		VREFHI	2.4	2.5 or 3.0	VDDA	V

(1) 除非另有说明，典型值是在 VREFHI = 3.3 V、VREFLO = 0 V 条件下测得的。最小值和最大值是在 VREFHI = 2.5 V、VREFLO = 0 V 条件下测试或表征的。(2) DAC 可驱动的最小电阻负载为 1 kΩ，但输出范围会受到限制。(3) 此处为 DAC 的线性输出范围。DAC 可以产生超出此范围的电压，但由于缓冲器的影响，输出电压将不再线性。(4) 为获得最佳 PSRR 性能，VREFHI 应低于 VDDA。

6.15.7.1.2 缓冲型 DAC 电气特性

在推荐工作条件下（除非另有说明）(1)

参数		测试条件	最小值	典型值	最大值	单位
General						
Resolution				12		bits
Load Regulation			–1		1	mV/V
Glitch Energy				1.5		V-ns
Voltage Output Settling Time Full-Scale		Settling to 2 LSBs after 0.3V-to-3V transition			2	µs
Voltage Output Settling Time 1/4th Full-Scale		Settling to 2 LSBs after 0.3V-to-0.75V transition			1.6	µs
Voltage Output Slew Rate		Slew rate from 0.3V-to-3V transition	2.8		4.5	V/µs
Load Transient Settling Time		5-kΩ Load			328	ns
		1-kΩ Load			557	ns
Reference Input Resistance(2)		VREFHI	160	200	240	kΩ
TPU	Power Up Time	External Reference mode			500	µs
		Internal Reference mode			5000	µs
DC Characteristics						
Offset	Offset Error	Midpoint	–10		10	mV
Gain	Gain Error(3)		–2.5		2.5	% of FSR
DNL	Differential Non Linearity(4)	Endpoint corrected	–1	±0.4	1	LSB
INL	Integral Non Linearity	Endpoint corrected	–5	±2	5	LSB
AC Characteristics						
Output Noise		Integrated noise from 100 Hz to 100 kHz		600		µVrms
		Noise density at 10 kHz		800		nVrms/√Hz
SNR	Signal to Noise Ratio	1 kHz, 200 KSPS		64		dB
THD	Total Harmonic Distortion	1 kHz, 200 KSPS		–64.2		dB
SFDR	Spurious Free Dynamic Range	1 kHz, 200 KSPS		66		dB
SINAD	Signal to Noise and Distortion Ratio	1 kHz, 200 KSPS		61.7		dB

6.15.7.1.2 缓冲型 DAC 电气特性（续）

在推荐工作条件下（除非另有说明）(1)

参数		测试条件	最小值	典型值	最大值	单位
PSRR	Power Supply Rejection Ratio(5)	DC		70		dB
		100 kHz		30		dB

(1) 除非另有说明，典型值是在 VREFHI = 3.3 V、VREFLO = 0 V 条件下测得的。最小值和最大值是在 VREFHI = 2.5 V、VREFLO = 0 V 条件下测试或表征的。(2) 缓冲型 DAC 每个活动模块的参数。(3) 增益误差根据线性输出范围计算。(4) DAC 输出为单调输出。(5) VREFHI = 3.2 V、VDDA = 3.3 V 直流 + 100 mV 正弦波。

版权所有 © 2026，Texas Instruments Incorporated

6.15.8 Programmable Gain Amplifier (PGA)

可编程增益放大器（PGA）用于放大输入电压，以提高后级 ADC 和 CMPSS 模块的有效分辨率。

集成 PGA 可降低许多控制应用的成本和设计工作量；这些应用以往通常需要使用外置独立放大器。片上集成可确保 PGA 与后级 ADC 和 CMPSS 模块兼容。软件可选的增益和滤波器设置使 PGA 能够适应不同的性能需求。

PGA 具有以下特性：

- 在 VDDA 和 VSSA 范围内支持轨到轨输入和输出电压
- 可编程增益模式，包括单位增益以及 2X–64X 的其他增益
- 使用片外无源元件的独立增益模式
- 使用片上电阻进行增益后滤波
- 支持差分输入
- 采用硬件辅助斩波以降低失调
- 支持通过 PGA_INM 引脚实现开尔文接地连接

PGA 的有源元件是一个嵌入式运算放大器（运放），通过内部反馈电阻配置为同相放大器或反相放大器。内部反馈电阻采用成组取值，以支持通过软件选择电压增益。

器件引脚上提供以下 3 个 PGA 信号：

- PGA_INP 是 PGA 运放的正输入端。
- PGA_INM 是 PGA 运放的负输入端。更多信息请参见器件数据手册。
- PGA_OUT 支持使用 RC 元件对运放输出进行滤波。滤波后的信号可供片上 ADC 和 CMPSS 模块采样和监控。

PGA_OUT_INT 是运放输出端的内部信号，可供片上 ADC 和 CMPSS 模块采样和监控。图 6-55 展示了 PGA 框图。



图 6-55. PGA 框图

6.15.8.1 PGA 电气数据和时序 6.15.8.1.1 PG
A 工作条件

在推荐工作条件下（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
PGA Output Range(1)		VSSA+0.025		VDDA-0.025	V
Cap Load on PGA Out			40		pF

(1) 此处为 PGA 的线性输出范围。PGA 可以输出超出此范围的电压，但这些电压将不再线性。

6.15.8.1.2 PGA 特性

在推荐工作条件下（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
General					
Min ADC S+H Settling within ±1 ADC LSB Accuracy (No Filter; All Gain Settings; Single ADC Driven) (4)	Gain = 1	125			ns
	Gain = 2/-1	146			
	Gain = 4/-3	125			
	Gain = 8/-7	154			
	Gain = 16/-15	227			
	Gain = 32/-31	322			
	Gain = 64/-63	380			
Min ADC S+H Settling within ±1 ADC LSB Accuracy (No Filter; All Gain Settings; Two ADC Driven) (4)	Gain = 1	146			ns
	Gain = 2/-1	146			
	Gain = 4/-3	113			
	Gain = 8/-7	155			
	Gain = 16/-15	230			
	Gain = 32/-31	352			
	Gain = 64/-63	450			
Gain Settings		1			
		2, 4, 8, 16, 32, 64			
		-1, -3, -7, -15, -31, -63			
Short Circuit Current (5)		41			mA
Full Scale Step Response (No Filter) Settling within 0.05% Accuracy(4)	G = 64/-63			500	ns
	G < 64			420	ns
Settling Time: Gain Switching				10	µs
Slew Rate	Naked OPA Mode		12		V/µs
Slew Rate	Gain = 1		12		V/µs
	Gain = 2/-1		24		V/µs
	Gain = 4/-3		43		V/µs
	Gain = 8/-7		67		V/µs
	Gain = 16/-15		35		V/µs
	Gain = 32/-31		29		V/µs
	Gain = 64/-63		26		V/µs

版权所有 © 2026，Texas Instruments Incorporated

6.15.8.1.2 PGA 特性（续）

在推荐工作条件下（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
R_{ia}	Gain = 1		256		kΩ
	Gain = 2/-1		16		kΩ
	Gain = 4/-3		8		kΩ
	Gain = 8/-7		8		kΩ
	Gain = 16/-15		8		kΩ
	Gain = 32/-31		8		kΩ
	Gain = 64/-63		4		kΩ
R_{ib}	Gain = 1		0		kΩ
	Gain = 2/-1		16		kΩ
	Gain = 4/-3		24		kΩ
	Gain = 8/-7		56		kΩ
	Gain = 16/-15		120		kΩ
	Gain = 32/-31		248		kΩ
	Gain = 64/-63		252		kΩ
Filter Resistor Targets	R_{FILT} = 800 Ω		800		Ω
	R_{FILT} = 400 Ω		400		Ω
	R_{FILT} = 200 Ω		200		Ω
	R_{FILT} = 100 Ω		100		Ω
	R_{FILT} = 50 Ω		50	62	Ω
Gain Bandwidth Product (Naked Op-Amp Mode)	Gain=1		7		MHz
Closed Loop -3db BW	Gain=1		15		MHz
	Gain=2/-1		14		MHz
	Gain=4/-3		13.5		MHz
	Gain=8/-7		12		MHz
	Gain=16/-15		11		MHz
	Gain=32/-31		5.5		MHz
	Gain=64/-63		5.0		MHz
DC Characteristics					
Gain Error(1)	Gain = 1	–0.18		0.18	%
Gain Error(1)	Gain = 2, -1	–0.45		0.45	%
Gain Error(1)	Gain = 4, -3	–0.70		0.70	%
Gain Error(1)	Gain = 8, -7	–0.84		0.84	%
Gain Error(1)	Gain = 16, -15	–0.90		0.90	%
Gain Error(1)	Gain = 32, -31	–1.05		1.05	%
Gain Error(1)	Gain = 64, -63	–1.82		1.82	%
Offset Error(2)	Input Referred	–3.0	+/-1.0	3.0	mV
Offset Temp Coefficient	Input Referred	-7.0		7.0	µV/C
Offset Error - Chopped		-0.8		0.8	mV
Offset Temp Coefficient - Chopped			0.3		µV/C
DC Code Spread	G<64		2.5		12b LSB
	G = 64/-63		4		12b LSB
AC Characteristics					

6.15.8.1.2 PGA 特性（续）

在推荐工作条件下（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
Phase Margin Naked OPA	C_{load} = 40pF G=1		45		Deg
Aol (Open loop voltage gain) Naked OPA	R_L=7.5kΩ to GND 0.3V<V_O<VDDA-0.3V		94		dB
THD + Noise (THD+N) Naked OPA	f_{in}=1kHz G=1		82		dB
SNR 10kHz (With ADC)	Gain = 1		68		dB
	Gain = 2, -1		68		
	Gain = 4, -3		66		
	Gain = 8, -7		62		
	Gain = 16, -15		58		
	Gain = 32, -31		55		
	Gain = 64, -63		51		
THD(3)	DC		–78		dB
THD(Up to 100kHz) (3)	Gain = 1		–58		dB
	Gain = 2, -1		–70		
	Gain = 4, -3		–70		
	Gain = 8, -7		–70		
	Gain = 16, -15		–70		
	Gain = 32, -31		–58		
	Gain = 64, -63		–58		
CMRR	DC: $V_{输入}$<=1.5V		–86		dB
	DC: Full Input Range		-77		dB
	Up to 100 kHz		–50		dB
PSRR(3)	DC		–75		dB
	Up to 10 kHz		–60		dB
	Up to 100 kHz		–40		dB
Noise PSD(3)	1 kHz		200		nV/sqrt(Hz)
	10 kHz		100		nV/sqrt(Hz)
Integrated Noise (Input Referred)(3)	3 Hz to 30 MHz		100		µV

(1) 包含 ADC 增益误差。(2) 包含 ADC 失调误差。(3) 仅适用于 PGA 本身。(4) 带滤波器时的阶跃响应时间: = tS+H + 7.6*R_{filt}* C_{filt} (5)（假设未使用滤波电路）。

版权所有 © 2026，Texas Instruments Incorporated

6.16 控制外设

6.16.1 Enhanced Pulse Width Modulator (ePWM)

ePWM 外设是控制商用和工业设备中许多电力电子系统的关键部件。Type 4 ePWM 模块由多个资源独立的小模块构成，这些模块可协同工作以形成完整系统，因此能够以极低的 CPU 开销生成复杂的脉宽波形。Type 4 ePWM 模块的主要功能包括复杂波形生成、死区生成、灵活的同步机制、先进的跳闸区功能以及全局寄存器重载能力。

本器件的 ePWM 和 eCAP 同步方案可灵活划分 这两个模块，并支持模块内部的局部同步。

图 6-56 展示了 ePWM 模块。图 6-57 展示了 ePWM 跳闸输入的连接关系。



A. 这些事件由 ePWM 数字比较（DC）子模块根据 TRIPIN 输入的电平生成。

图 6-56. ePWM 子模块及关键内部信号连接

版权所有 © 2026，Texas Instruments Incorporated



图 6-57. ePWM 跳闸输入连接

6.16.1.1 控制外设同步

器件中的 ePWM 和 eCAP 同步方案可灵活划分 ePWM 和 eCAP 模块，并支持在模块内部进行局部同步。图 6-58 展示了该同步方案。



图 6-58. 同步链架构

版权所有 © 2026，Texas Instruments Incorporated

6.16.1.2 ePWM 电气特性和时序

有关输入 限定参数的说明，请参见 *General-Purpose Input Tim ing Requirements*表。

6.16.1.2.1 ePWM 时序要求

			最小值 最大值	单位
$t_{w(SYNCIN)}$	Sync input pulse width	Asynchronous	$2t_{c(EPWMCLK)}$	cycles
		Synchronous	$2t_{c(EPWMCLK)}$	
		With input qualifier	$1t_{c(EPWMCLK)} + t_{w(IQSW)}$	

6.16.1.2.2 ePWM 开关特性

在建议工作条件下（除非另有说明）

参数 (1)		最小值 最大值	单位
$t_{w(PWM)}$	Pulse duration, PWMx output high/low	20	ns
$t_{w(SYNCOUT)}$	Sync output pulse width	$8t_{c(SYSCLK)}$	cycles
$t_{d(TZ-PWM)}$	Delay time, trip input active to PWM forced high Delay time, trip input active to PWM forced low Delay time, trip input active to PWM Hi-Z	25	ns

(1) 引脚上接 20 pF 负载。

6.16.1.2.3 Trip-Zone Input Timing

有关输入限定参数的说明，请参见 *General-Purpose Input Timing Requirements* 表 。

6.16.1.2.3.1 Trip-Zone Input Timing Requirements

			最小值 最大值	单位
$t_{w(TZ)}$	Pulse duration, $\overline{TZx}$ input low	Asynchronous	$1t_{c(EPWMCLK)}$	cycles
		Synchronous	$2t_{c(EPWMCLK)}$	cycles
		With input qualifier	$1t_{c(EPWMCLK)} + t_{w(IQSW)}$	cycles

6.16.1.2.3.2 PWM Hi-Z Characteristics Timing Diagram



A. $\overline{TZ}$：$\overline{TZ1}$、$\overline{TZ2}$、$\overline{TZ3}$、TRIP1–TRIP12。B. PWM 指器件上的所有 PWM 引脚。TZ 置为高电平后，PWM 引脚的状态取决于 PWM 恢复软件。

图 6-59. PWM 高阻（Hi-Z）特性

6.16.2 High-Resolution Pulse Width Modulator (HRPWM)

HRPWM 将多条延迟线集成在一个模块中，并使用专用校准延迟线简化校准系统。每个 ePWM 模块有两个 HR 输出：

- 通道 A 的高分辨率占空比和死区控制
- 通道 B 的高分辨率占空比和死区控制

HRPWM 模块提供的 PWM 分辨率（时间粒度）远高于传统数字 PWM 方法所能达到的水平。HRPWM 模块的主要特点如下：

- 显著提升传统数字 PWM 方法的时间分辨率。
- 此功能既可用于单边沿控制（占空比和相移控制），也可用于双边沿频率/周期调制控制。
- 通过扩展 ePWM 模块的比较 A、比较 B、相位、周期和死区寄存器，可实现更精细的时间粒度控制或边沿定位。

6.16.2.1 HRPWM 电气特性和时序

6.16.2.1.1 高分辨率 PWM 特性

参数	最小值	典型值	最大值	单位
Micro Edge Positioning (MEP) step size(1)		150	310	ps

(1) 在高温且 V_{DD} 电压最低时，MEP 步长最大。温度升高、电压降低时，MEP 步长会增大；温度降低、电压升高时，MEP 步长会减小。使用 HRPWM 功能的应用应使用 MEP 比例因子优化器（SFO）估算软件函数。有关在最终应用中使用 SFO 函数的详细信息，请参阅 TI 软件库。HRPWM 运行期间，SFO 函数可动态估算每个 SYSCLK 周期内的 MEP 步数。

6.16.3 External ADC Start-of-Conversion Electrical Data and Timing

6.16.3.1 External ADC Start-of-Conversion Switching Characteristics

在建议工作条件下（除非另有说明）

参数		最小值	最大值	单位
$t_{w(ADCSOCL)}$	Pulse duration, $\overline{ADCSOCxO}$ low	$32t_{c(SYSCLK)}$		cycles

6.16.3.2 $\overline{ADCSOCAO}$ 或 $\overline{ADCSOCBO}$ 时序图



图 6-60. $\overline{ADCSOCAO}$ 或 $\overline{ADCSOCBO}$ 时序

版权所有 © 2026，Texas Instruments Incorporated

6.16.4 Enhanced Capture (eCAP)

eCAP 模块具有以下功能：

- 测量旋转机械的转速（例如，通过霍尔传感器检测齿轮）
- 测量位置传感器脉冲之间的经过时间
- 测量脉冲序列信号的周期和占空比
- 解码由占空比编码型电流/电压传感器测得的电流或电压幅值

本节介绍的 eCAP 模块特性包括：

- 4 个事件时间戳寄存器（每个 32 位）
- 最多为 4 个按顺序排列的时间戳捕获事件选择边沿极性
- 可在 4 个事件中的任一事件发生时产生中断
- 单次捕获最多 4 个事件的时间戳
- 连续模式下，在 4 级循环缓冲区中捕获时间戳
- 绝对时间戳捕获
- 差分（Delta）模式时间戳捕获
- 不用于捕获模式时，可将 eCAP 模块配置为单通道 PWM 输出。

Type 1 eCAP 的捕获功能较 Type 0 eCAP 有所增强，增加 了以下功能：

- 事件滤波器复位位——向 ECCTL2[CTRFILTRESET] 写入 1 可清除事件滤波器、模数计数器以及所有挂起的中断标志。复位该位有助于初始化和调试。
- 模数计数器状态位——模数计数器 ECCTL2[MODCNTRSTS] 指示下一个将被写入的捕获寄存器。在 Type 0 eCAP 中，无法获知模数计数器的当前状态。
- DMA 触发源——新增了 eCAPxDMA 作为 DMA 触发源。可将 CEVT[1-4] 配置为 eCAPxDMA 的触发源。
- 输入多路复用器——ECCTL0[INPUTSEL] 可从 128 个输入信号中选择一个；这些信号详见《增强型捕获（eCAP）》章节中的 *Configuring Device Pins for the eCAP* 部分，该章节位于 *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*。
- EALLOW 保护——关键寄存器已增加 EALLOW 保护。为保持与 Type-0 的软件兼容性，请配置 DEV_CFG_REGS.ECAPTYPE，使这些寄存器不受保护。

Type 2 eCAP 的捕获功能较 Type 1 eCAP 有所增强，增加 了以下功能：

- 新增 ECAPxSYNCINSEL 寄存器——每个 eCAP 均新增 ECAPxSYNCINSEL 寄存器，用于选择外部 SYNCIN。每个 eCAP 都可以使用独立的 SYNCIN 信号。

6.16.4.1 eCAP 框图



图 6-61. eCAP 框图

版权所有 © 2026，Texas Instruments Incorporated

6.16.4.2 eCAP 同步

选择共同的 SYNCIN 源可使各 eCAP 模块彼此同步。eCAP 的 SYNCIN 源可以是软件同步输入或外部同步输入。外部同步输入信号可来自 ePWM、eCAP 或 X-Bar。对于每个 eCAPx，SYNC 信号由其 ECAPxSYNCINSEL[SEL] 位的选择决定，如图 6-62 所示。



图 6-62. eCAP 同步方案

6.16.4.3 eCAP 电气特性和时序

有关输入限定参数的说明，请参见 *General-Purpose Input Timing Requirements* 表 。

6.16.4.3.1 eCAP 时序要求

			最小值	NOM	最大值	单位
$t_{w(CAP)}$	Capture input pulse width	Asynchronous	$2t_{c(SYSCLK)}$			ns
		Synchronous	$2t_{c(SYSCLK)}$			
		With input qualifier	$1t_{c(SYSCLK)} + t_{w_(IQSW)}$			

6.16.4.3.2 eCAP 开关特性

在建议工作条件下（除非另有说明 ）

参数		最小值	典型值	最大值	单位
$t_{w(APWM)}$	Pulse duration, APWMx output high/low	20			ns

6.16.5 Enhanced Quadrature Encoder Pulse (eQEP)

本器件上的 eQEP 模块为 Type-2。eQEP 可直接连接线性或旋转增量式编码器，以获取高性能运动和位置控制系统中旋转机械的位置、方向和速度信息。

eQEP 外设包含以下主要功能单元（见图 6-63）：

- 每个引脚均可编程的输入限定功能（GPIO MUX 的一部分）
- 正交解码单元（QDU）
- 用于位置测量的位置计数器和控制单元（PCCU）
- 用于低速测量的正交边沿捕获单元（QCAP）
- 用于速度/频率测量的单元时间基准（UTIME）
- 用于检测停滞的看门狗定时器（QWDOG）
- 正交模式适配器（QMA）



图 6-63. eQEP 框图

版权所有 © 2026，Texas Instruments Incorporated

6.16.5.1 eQEP 电气特性和时序

有关输入 限定参数的说明，请参见 *General-Purpose Input Tim ing Requirements*表。

6.16.5.1.1 eQEP 时序要求

			最小值 最大值	单位
$t_{w(QEPP)}$	QEP input period	Synchronous(1)	$2t_{c(SYSCLK)}$	cycles
		Synchronous with input qualifier	$2[1t_{c(SYSCLK)} + t_{w(IQSW)}]$	
$t_{w(INDEXH)}$	QEP Index Input High time	Synchronous(1)	$2t_{c(SYSCLK)}$	cycles
		Synchronous with input qualifier	$2t_{c(SYSCLK)} + t_{w(IQSW)}$	
$t_{w(INDEXL)}$	QEP Index Input Low time	Synchronous(1)	$2t_{c(SYSCLK)}$	cycles
		Synchronous with input qualifier	$2t_{c(SYSCLK)} + t_{w(IQSW)}$	
$t_{w(STROBH)}$	QEP Strobe High time	Synchronous(1)	$2t_{c(SYSCLK)}$	cycles
		Synchronous with input qualifier	$2t_{c(SYSCLK)} + t_{w(IQSW)}$	
$t_{w(STROBL)}$	QEP Strobe Input Low time	Synchronous(1)	$2t_{c(SYSCLK)}$	cycles
		Synchronous with input qualifier	$2t_{c(SYSCLK)} + t_{w(IQSW)}$	

(1) eQEP 模块输入引脚不应使用 GPIO GPxQSELn 的异步模式。

6.16.5.1.2 eQEP 开关特性

在建议工作条件下（除非另有说明）

参数		最小值 最大值	单位
$t_{d(CNTR)xin}$	Delay time, external clock to counter increment	$5t_{c(SYSCLK)}$	cycles
$t_{d(PCS-OUT)QEP}$	Delay time, QEP input edge to position compare sync output	$7t_{c(SYSCLK)}$	cycles

6.17 通信外设

6.17.1 Modular Controller Area Network (MCAN)

控制器局域网（CAN）是一种串行通信协议，可高效支持高可靠性的分布式实时控制。CAN 具有很强的抗电气干扰能力，并能够检测多种错误。在 CAN 网络中，许多短报文会广播到整个网络，从而确保系统中每个节点的数据一致。

MCAN 模块同时支持经典 CAN 和 CAN FD（灵活数据速率 CAN）协议。CAN FD 可提高吞吐量，并增加每个数据帧的有效载荷。经典 CAN 和 CAN FD 设备可以在同一网络中共存，前提是经典 CAN 设备使用支持部分联网功能（Partial Networking）的收发器；这类收发器能够检测并忽略 CAN FD，且不会引发总线错误。MCAN 模块符合 ISO 11898-1:2015。

注意

CAN FD 功能是否可用取决于器件的具体型号。



图 6-64. MCAN 模块概览

MCAN 模块实现了以下功能：

- 符合 CAN 2.0A、2.0B 协议和 ISO 11898-1:2015。
- 完整支持 CAN FD（最多 64 个数据字节）
- 支持 AUTOSAR 和 SAE J1939
- 消息 RAM 分配灵活（下方列出的最大配置适用于消息 RAM 容量为 4352 个 32 位字的器件）

  最多 32 个专用发送缓冲区 可配置发送 FIFO，最多 32 个元素 可配置发送队列，最多 32 个元素 可配置发送事件 FIFO，最多 32 个元素 最多 64 个专用接收缓冲区 两个可配置接收 FIFO，每个最多 64 个元素 最多 128 个过滤器元素

- 环回模式（用于自检）

版权所有 © 2026，Texas Instruments Incorporated

- 可屏蔽中断（两个可配置中断线；可纠正 ECC 错误、计数器溢出以及时钟停止/唤醒事件）
- 不可屏蔽中断（不可纠正 ECC 错误）
- 两个时钟域（CAN 时钟/主机时钟）
- 消息 RAM 的 ECC 检查
- 支持时钟停止和唤醒
- 时间戳计数器

不支持的功能：

- 主机总线防火墙
- 时钟校准
- 通过 CAN 调试

6.17.2 Inter-Integrated Circuit (I2C)

I2C 模块具有以下功能：

- 符合 NXP Semiconductors I²C 总线规范（版本 2.1）： 支持 8 位格式传输 7 位和 10 位寻址模式 通用呼叫 起始 字节模式 支持多个控制器发送器和目标接收器 支持多个目标发送器和控制器接收器 控制器发送/接收与接收/发送组合模式 数据传输速率为 10 Kbps 至 400 Kbps（快速模式）
- 支持与以下标准兼容的电压阈值： SMBus 3.0 及更早版本 PMBus 1.3 及更早版本
- 一个 16 字节接收 FIFO 和一个 16 字节发送 FIFO
- 支持两种中断： I2Cx 中断：可配置以下任一条件来触发 I2Cx 中断：
  - 发送就绪
  - 接收就绪
  - 寄存器访问就绪
  - 无应答
  - 仲裁丢失
  - 检测到停止条件
  - 被寻址为目标设备

  – I2Cx_FIFO 中断：
  - 发送 FIFO 中断
  - 接收 FIFO 中断
- 支持模块使能和禁用
- 自由数据格式模式

图 6-65 展示了 I2C 外设模块在器件中的接口连接。



图 6-65. I2C 外设模块接口

版权所有 © 2026，Texas Instruments Incorporated

6.17.2.1 I2C 电气特性和时序

注意

为满足所有 I2C 协议时序规范，必须将 I2C 模块时钟配置在 7 MHz 至 12 MHz 范围内。

必须选择合适的上拉电阻，以满足 I2C 标准时序。多数情况下，将总线连接至 VDDIO 的上拉电阻总阻值为 2.2 kΩ 即可。要为特定设计评估上拉电阻值，请参阅应用说明 *I2C Bus Pullup Resistor Calculation*。

6.17.2.1.1 I2C 时序要求

NO.			最小值	最大值	单位
Standard mode					
T0	f_{mod}	I2C module frequency	7	12	MHz
T1	$t_{h(SDA-SCL)START}$	Hold time, START condition, SCL fall delay after SDA fall	4.0		µs
T2	$t_{su(SCL-SDA)START}$	Setup time, Repeated START, SCL rise before SDA fall delay	4.0		µs
T3	$t_{h(SCL-DAT)}$	Hold time, data after SCL fall	0		µs
T4	$t_{su(DAT-SCL)}$	Setup time, data before SCL rise	250		ns
T5	$t_{r(SDA)}$	Rise time, SDA		1000	ns
T6	$t_{r(SCL)}$	Rise time, SCL		1000	ns
T7	$t_{f(SDA)}$	Fall time, SDA		300	ns
T8	$t_{f(SCL)}$	Fall time, SCL		300	ns
T9	$t_{su(SCL-SDA)STOP}$	Setup time, STOP condition, SCL rise before SDA rise delay	4.0		µs
T10	$t_{w(SP)}$	Pulse duration of spikes that will be suppressed by filter	0	50	ns
T11	C_b	capacitance load on each bus line		400	pF
Fast mode					
T0	f_{mod}	I2C module frequency	7	12	MHz
T1	$t_{h(SDA-SCL)START}$	Hold time, START condition, SCL fall delay after SDA fall	0.6		µs
T2	$t_{su(SCL-SDA)START}$	Setup time, Repeated START, SCL rise before SDA fall delay	0.6		µs
T3	$t_{h(SCL-DAT)}$	Hold time, data after SCL fall	0		µs
T4	$t_{su(DAT-SCL)}$	Setup time, data before SCL rise	100		ns
T5	$t_{r(SDA)}$	Rise time, SDA	20	300	ns
T6	$t_{r(SCL)}$	Rise time, SCL	20	300	ns
T7	$t_{f(SDA)}$	Fall time, SDA	11.4	300	ns
T8	$t_{f(SCL)}$	Fall time, SCL	11.4	300	ns
T9	$t_{su(SCL-SDA)STOP}$	Setup time, STOP condition, SCL rise before SDA rise delay	0.6		µs
T10	$t_{w(SP)}$	Pulse duration of spikes that will be suppressed by filter	0	50	ns
T11	C_b	capacitance load on each bus line		400	pF

6.17.2.1.2 I2C 开关特性

在建议工作条件下（除非另有说明）

NO.	参数		测试条件	最小值	最大值	单位
Standard mode						
S1	f_{SCL}	SCL clock frequency		0	100	kHz
S2	T_{SCL}	SCL clock period		10		µs
S3	$t_{w(SCLL)}$	Pulse duration, SCL clock low		4.7		µs
S4	$t_{w(SCLH)}$	Pulse duration, SCL clock high		4.0		µs
S5	t_{BUF}	Bus free time between STOP and START conditions		4.7		µs
S6	$t_{v(SCL-DAT)}$	Valid time, data after SCL fall			3.45	µs
S7	$t_{v(SCL-ACK)}$	Valid time, Acknowledge after SCL fall			3.45	µs
S8	I_I	Input current on pins	0.1 V_{bus} < V_i < 0.9 V_{bus}	–10	10	µA
Fast mode						
S1	f_{SCL}	SCL clock frequency		0	400	kHz
S2	T_{SCL}	SCL clock period		2.5		µs
S3	$t_{w(SCLL)}$	Pulse duration, SCL clock low		1.3		µs
S4	$t_{w(SCLH)}$	Pulse duration, SCL clock high		0.6		µs
S5	t_{BUF}	Bus free time between STOP and START conditions		1.3		µs
S6	$t_{v(SCL-DAT)}$	Valid time, data after SCL fall			0.9	µs
S7	$t_{v(SCL-ACK)}$	Valid time, Acknowledge after SCL fall			0.9	µs
S8	I_I	Input current on pins	0.1 V_{bus} < V_i < 0.9 V_{bus}	–10	10	µA

6.17.2.1.3 I2C Timing Diagram



图 6-66. I2C 时序图

版权所有 © 2026，Texas Instruments Incorporated

6.17.3 Power Management Bus (PMBus) Interface

PMBus 模块具有以下功能：

- 符合 SMI Forum PMBus 规范（第 I 部分 v1.0 和第 II 部分 v1.1）
- 支持与以下标准兼容的电压阈值： PMBus 1.3 及更早版本 SMBus 3.0 及更早版本

- 支持控制器和目标端
- 支持 I2C 模式
- 支持三种速率： 标准模式：最高 100 kHz 快速模式：400 kHz 快速增强模式：1 MHz

- 数据包错误检查
- CONTROL 和 ALERT 信号
- 时钟高电平和低电平超时
- 四字节发送和接收缓冲区
- 一个可屏蔽中断，可由多种条件触发： 接收数据就绪 发送缓冲区为空 收到目标地址 消息结束 ALERT 输入有效 时钟低电平超时 时钟高电平超时 总线空闲

注意

请参见 *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*，以确定哪些引脚支持快速增强模式（Fast Plus Mode），以及完整的 SMBUS3.0 和 PMBUS1.3 规范。



图 6-67. PMBus 框图

6.17.3.1 PMBus 电气特性和时序

6.17.3.1.1 PMBus 电气特性

在建议工作条件下（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
V_{IL}	Valid low-level input voltage				0.8	V
V_{IH}	Valid high-level input voltage		2.1		VDDIO	V
V_{OL}	Low-level output voltage	At I_{pullup} = 4 mA			0.4	V
I_{OL}	Low-level output current	V_{OL} ≤ 0.4 V	4			mA
t_{SP}	Pulse width of spikes that must be suppressed by the input filter		0		50	ns
I_i	Input leakage current on each pin	0.1 Vbus < Vi < 0.9 Vbus	–10		10	µA
C_i	Capacitance on each pin				10	pF

6.17.3.1.2 PMBus 快速增强模式开关特性

在建议工作条件下（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
F_{mod}	PMBus Module Clock Frequency(2)		20		25	MHz
f_{SCL}	SCL clock frequency	3.3V Nominal Bus Voltage	10		1000(3)	kHz
		5.0V Nominal Bus Voltage	10		1000(4)	kHz
t_{BUF}	Bus free time between STOP and START conditions		0.5			µs
$t_{HD;STA}$	START condition hold time -- SDA fall to SCL fall delay		0.26			µs
$t_{SU;STA}$	Repeated START setup time -- SCL rise to SDA fall delay		0.26			µs
$t_{SU;STO}$	STOP condition setup time -- SCL rise to SDA rise delay		0.26			µs
$t_{HD;DAT}$	Data hold time after SCL fall		300			ns
	Data hold time after SCL fall PMBCTRL_ZH_EN = 1 (1)		0			ns
$t_{SU;DAT}$	Data setup time before SCL rise		50			ns
$t_{Timeout}$	Clock low time-out		25		35	ms
t_{LOW}	Low period of the SCL clock		0.5			µs
t_{HIGH}	High period of the SCL clock		0.26		50	µs
$t_{LOW;SEXT}$	Cumulative clock low extend time (target device)	From START to STOP			25	ms
$t_{LOW;MEXT}$	Cumulative clock low extend time (controller device)	Within each byte			10	ms
t_r	Rise time of SDA and SCL	5% to 95%	20		120	ns
t_f	Fall time of SDA and SCL	95% to 5%	20		120	ns

(1) 必须设置此位，才能启用 0 ns 保持时间/SMBUS3.0 合规性。(2) 使用最大时钟频率时，以下所有时序均可通过 PMBUS 默认寄存器配置满足。(3) 由于最大 IO 驱动强度为 12 mA，1 MHz SCL 时钟仅适用于总线电容不超过 520 pF 的情况。(4) 由于最大 IO 驱动强度为 12 mA，1 MHz SCL 时钟仅适用于总线电容不超过 330 pF 的情况。

版权所有 © 2026，Texas Instruments Incorporated

6.17.3.1.3 PMBus 快速模式开关特性

在建议工作条件下（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
F_{mod}	PMBus Module Clock Frequency (2)		$f_{(SYSCLK)}$ / 32		10	MHz
f_{SCL}	SCL clock frequency		10		400	kHz
t_{BUF}	Bus free time between STOP and START conditions		1.3			µs
$t_{HD;STA}$	START condition hold time -- SDA fall to SCL fall delay		0.6			µs
$t_{SU;STA}$	Repeated START setup time -- SCL rise to SDA fall delay		0.6			µs
$t_{SU;STO}$	STOP condition setup time -- SCL rise to SDA rise delay		0.6			µs
$t_{HD;DAT}$	Data hold time after SCL fall		300			ns
	Data hold time after SCL fall PMBCTRL_INC_1[ZH+EN] = 1(1)		0			ns
$t_{SU;DAT}$	Data setup time before SCL rise		100			ns
$t_{Timeout}$	Clock low time-out		25		35	ms
t_{LOW}	Low period of the SCL clock		1.3			µs
t_{HIGH}	High period of the SCL clock		0.6		50	µs
$t_{LOW;SEXT}$	Cumulative clock low extend time (target device)	From START to STOP			25	ms
$t_{LOW;MEXT}$	Cumulative clock low extend time (controller device)	Within each byte			10	ms
t_r	Rise time of SDA and SCL	5% to 95%	20		300	ns
t_f	Fall time of SDA and SCL	95% to 5%	20		300	ns

(1) 必须设置此位，才能启用 0 ns 保持时间/SMBUS3.0 合规性。(2) 使用最大时钟频率时，以下所有时序均可通过 PMBUS 默认寄存器配置满足。

6.17.3.1.4 PMBus 标准模式开关特性

在建议工作条件下（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
F_{mod}	PMBus Module Clock Frequency(2)		$f_{(SYSCLK)}$ / 32		10	MHz
f_{SCL}	SCL clock frequency		10		100	kHz
t_{BUF}	Bus free time between STOP and START conditions		4.7			µs
$t_{HD;STA}$	START condition hold time -- SDA fall to SCL fall delay		4			µs
$t_{SU;STA}$	Repeated START setup time -- SCL rise to SDA fall delay		4.7			µs
$t_{SU;STO}$	STOP condition setup time -- SCL rise to SDA rise delay		4			µs
$t_{HD;DAT}$	Data hold time after SCL fall		300			ns
	Data hold time after SCL fall PMBCTRL_INC_1[ZH+EN] = 1 (1)		0			ns
$t_{SU;DAT}$	Data setup time before SCL rise		250			ns
$t_{Timeout}$	Clock low time-out		25		35	ms
t_{LOW}	Low period of the SCL clock		4.7			µs
t_{HIGH}	High period of the SCL clock		4		50	µs
$t_{LOW;SEXT}$	Cumulative clock low extend time (target device)	From START to STOP			25	ms
$t_{LOW;MEXT}$	Cumulative clock low extend time (controller device)	Within each byte			10	ms
t_r	Rise time of SDA and SCL				1000	ns
t_f	Fall time of SDA and SCL				300	ns

(1) 必须设置此位，才能启用 0 ns 保持时间/SMBUS3.0 合规性。(2) 使用最大时钟频率时，以下所有时序均可通过 PMBUS 默认寄存器配置满足。

版权所有 © 2026，Texas Instruments Incorporated

6.17.4 Serial Communications Interface (SCI)

SCI 是一种两线异步串行端口，通常称为 UART。SCI 模块支持 CPU 与其他异步外设之间采用标准非归零（NRZ）格式的数字通信。

SCI 接收器和发送器各有一个 16 级 FIFO，可降低服务开销；两者各自具有独立的使能位和中断位。二者既可独立工作以实现半双工通信，也可同时工作以实现全双工通信。为确保数据完整性，SCI 会检查接收数据是否出现 Break（持续低电平）条件、奇偶校验错误、溢出错误或帧错误。波特率可通过 16 位波特率选择寄存器编程设定为不同速率。

SCI 模块的功能包括：

- 两个外部引脚： SCITXD：SCI 发送输出引脚 SCIRXD：SCI 接收输入引脚 波特率可编程设置为 64K 种不同速率
- 数据字格式
  – 1 个起始位 数据字长度可编程设置为 1 至 8 位 – 可选偶校验、奇校验或无校验位 1 个或 2 个停止位
- 4 个错误检测标志：奇偶校验错误、溢出错误、帧错误和 Break（持续低电平）检测。
- 两种多处理器唤醒模式：空闲线路模式和地址位模式
- 半双工或全双工操作
- 接收和发送功能均采用双缓冲
- 通过中断驱动或轮询算法，并结合状态标志，可完成发送器和接收器操作。 发送器：TXRDY 标志（发送缓冲寄存器已准备好接收下一个字符）和 TX EMPTY 标志（发送移位寄存器为空） 接收器：RXRDY 标志（接收缓冲寄存器已准备好接收下一个字符）、BRKDT 标志（检测到 Break 条件）和 RX ERROR 标志（监测四种中断条件）
- 发送器和接收器中断分别具有独立的使能位（BRKDT 除外）
- 非归零（NRZ）格式
- 自动波特率检测硬件逻辑
- 发送和接收 FIFO 均为 16 级

图 6-68 展示了 SCI 框图。



图 6-68. SCI 框图

版权所有 © 2026，Texas Instruments Incorporated

6.17.5 Serial Peripheral Interface (SPI)

串行外设接口（SPI）是一种高速同步串行输入/输出（I/O）端口，可按设定的位传输速率，将设定长度（1 至 16 位）的串行位流移入器件或从器件移出。SPI 通常用于 MCU 控制器与外部外设或另一个控制器之间的通信。典型应用包括通过移位寄存器、显示驱动器和模数转换器（ADC）等器件扩展外部 I/O 或外设。SPI 通过控制器或外设工作模式支持多器件通信。该端口支持 16 级接收和发送 FIFO，可降低 CPU 服务开销。

SPI 模块的功能包括：

- SPIPOCI：SPI 外设输出/控制器输入引脚
- SPIPICO：SPI 外设输入/控制器输出引脚
- $\overline{\text{SPIPTE}}$：SPI 外设发送使能引脚
- SPICLK：SPI 串行时钟引脚
- 两种工作模式：控制器和外设
- 波特率：125 种可编程速率。可使用的最高波特率受 SPI 引脚所用 I/O 缓冲器最高速度的限制。

- 数据字长度：1 至 16 个数据位
- 四种时钟方案（由时钟极性位和时钟相位位控制）：
  – 无相位延迟的下降沿：SPICLK 为高电平有效。SPI 在 SPICLK 信号的下降沿发送数据，并在上升沿接收数据。 有相位延迟的下降沿：SPICLK 为高电平有效。SPI 提前半个周期发送数据，使其在 SPICLK 信号下降沿之前就绪，并在 SPICLK 信号的下降沿接收数据。 无相位延迟的上升沿：SPICLK 为低电平有效。SPI 在 SPICLK 信号的上升沿发送数据，并在下降沿接收数据。 有相位延迟的上升沿：SPICLK 为低电平有效。SPI 提前半个周期发送数据，使其在 SPICLK 信号上升沿之前就绪，并在 SPICLK 信号的上升沿接收数据。

- 同时进行接收和发送操作（可通过软件禁用发送功能）
- 发送器和接收器操作可通过中断驱动或轮询算法完成
- 16 级发送/接收 FIFO
- 支持 DMA
- 高速模式
- 延迟发送控制
- 3 线 SPI 模式
- 在具有两个 SPI 模块的器件上，支持在数字音频接口接收模式下反转 $\overline{\text{SPIPTE}}$

图 6-69 展示了 SPI 的 CPU 接口。



图 6-69. SPI CPU 接口

6.17.5.1 SPI 控制器模式时序

以下各节介绍 SPI 控制器模式的时序。

注意

SPI 高速模式的所有时序参数均以 SPICLK、SPIPICO 和 SPIPOCI 上连接 5 pF 负载为前提。在 HS_MODE 下，支持的最高时钟频率为 50 MHz。

6.17.5.1.1 SPI 控制器模式时序要求

NO.	参数 [2]		(BRR + 1)[1]	最小值	最大值	单位
High-Speed Mode						
8	$t_{su(POCI)M}$	Setup time, SPIPOCI valid before SPICLK	Even, Odd	0.7		ns
8	$t_{su(POCI)M}$	Setup time, SPIPOCI valid before SPICLK(when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	Even, Odd	1.5		ns
8	$t_{su(POCI)M}$	Setup time, SPIPOCI valid before SPICLK(when used on pin muxed with USB - GPIO23, or 41)	Even, Odd	1.5		ns
9	$t_{h(POCI)M}$	Hold time, SPIPOCI valid after SPICLK	Even, Odd	6.5		ns
Normal Mode						
8	$t_{su(POCI)M}$	Setup time, SPIPOCI valid before SPICLK	Even, Odd	15		ns
8	$t_{su(POCI)M}$	Setup time, SPIPOCI valid before SPICLK(when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	Even, Odd	16.5		ns
9	$t_{h(POCI)M}$	Hold time, SPIPOCI valid after SPICLK	Even, Odd	0		ns

(1) 当 (SPIBRR + 1) 为偶数，或 SPIBRR 为 0 或 2 时，(BRR + 1) 条件标为 **偶数**（偶数）；当 (SPIBRR + 1) 为奇数且 SPIBRR 大于 3 时，该条件标为**奇数**（奇数）。(2) GPIO 2、3、9、23、32 或 41 不支持完整的高速模式（37.5 MHz）SPI 操作。

版权所有 © 2026，Texas Instruments Incorporated

6.17.5.1.2 SPI 控制器模式开关特性—时钟相位 0

在建议工作条件下（除非另有说明）

NO.	参数 (1) (2) (4)		(BRR + 1)(3)	最小值	最大值	单位
General						
1	$t_{c(SPC)M}$	Cycle time, SPICLK	偶数	$4t_{c(LSPCLK)}$	$128t_{c(LSPCLK)}$	ns
			奇数	$5t_{c(LSPCLK)}$	$127t_{c(LSPCLK)}$	
2	$t_{w(SPC1)M}$	Pulse duration, SPICLK, first pulse	偶数	$0.5t_{c(SPC)M} - 1$	$0.5t_{c(SPC)M} + 1$	ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 1$	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} + 1$	
3	$t_{w(SPC2)M}$	Pulse duration, SPICLK, second pulse	偶数	$0.5t_{c(SPC)M} - 1$	$0.5t_{c(SPC)M} + 1$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 1$	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} + 1$	
23	$t_{d(SPC)M}$	Delay time, $\overline{SPIPTE}$ active to SPICLK	偶数	$1.5t_{c(SPC)M} - 3t_{c(SYSCLK)} - 3$	$1.5t_{c(SPC)M} - 3t_{c(SYSCLK)} + 3$	ns
			奇数	$1.5t_{c(SPC)M} - 4t_{c(SYSCLK)} - 3$	$1.5t_{c(SPC)M} - 4t_{c(SYSCLK)} + 3$	
23	$t_{d(SPC)M}$	Delay time, $\overline{SPIPTE}$ active to SPICLK(when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	偶数	$1.5t_{c(SPC)M} - 3t_{c(SYSCLK)} - 4$	$1.5t_{c(SPC)M} - 3t_{c(SYSCLK)} + 3$	ns
			奇数	$1.5t_{c(SPC)M} - 4t_{c(SYSCLK)} - 4$	$1.5t_{c(SPC)M} - 4t_{c(SYSCLK)} + 3$	
23	$t_{d(SPC)M}$	Delay time, $\overline{SPIPTE}$ active to SPICLK(when used on pin muxed with USB - GPIO23 or GPIO41)	偶数	$1.5t_{c(SPC)M} - 3t_{c(SYSCLK)} - 3$	$1.5t_{c(SPC)M} - 3t_{c(SYSCLK)} + 5.5$	ns
			奇数	$1.5t_{c(SPC)M} - 4t_{c(SYSCLK)} - 3$	$1.5t_{c(SPC)M} - 4t_{c(SYSCLK)} + 5.5$	
24	$t_{v(STE)M}$	Valid time, SPICLK to $\overline{SPIPTE}$ inactive	偶数	$0.5t_{c(SPC)M} - 3$	$0.5t_{c(SPC)M} + 3$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} + 3$	
24	$t_{v(STE)M}$	Valid time, SPICLK to $\overline{SPIPTE}$ inactive(when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	偶数	$0.5t_{c(SPC)M} - 4$	$0.5t_{c(SPC)M} + 3$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 4$	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} + 3$	
24	$t_{v(STE)M}$	Valid time, SPICLK to $\overline{SPIPTE}$ inactive(when used on pin muxed with USB - GPIO23 or GPIO41)	偶数	$0.5t_{c(SPC)M} - 3$	$0.5t_{c(SPC)M} + 5.5$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} + 5.5$	
High-Speed Mode						
4	$t_{d(PICO)M}$	Delay time, SPICLK to SPIPICO valid	Even, Odd		1	ns
4	$t_{d(PICO)M}$	Delay time, SPICLK to SPIPICO valid(when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	Even, Odd		2	ns
5	$t_{v(PICO)M}$	Valid time, SPIPICO valid after SPICLK	偶数	$0.5t_{c(SPC)M} - 3$		ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$		
5	$t_{v(PICO)M}$	Valid time, SPIPICO valid after SPICLK(when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	偶数	$0.5t_{c(SPC)M} - 4.5$		ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 4.5$		
Normal Mode						
4	$t_{d(PICO)M}$	Delay time, SPICLK to SPIPICO valid	Even, Odd		2	ns
5	$t_{v(PICO)M}$	Valid time, SPIPICO valid after SPICLK	偶数	$0.5t_{c(SPC)M} - 3$		ns
			奇数	0.5tc(SPC)M – 0.5tc(LSPCLK) – 3		

6.17.5.1.2 SPI 控制器模式开关特性—时钟相位 0（续）

在建议工作条件下（除非另有说明）

NO.	参数 (1) (2) (4)		(BRR + 1)(3)	最小值	最大值	单位
5	$t_{v(PICO)M}$	Valid time, SPIPICO valid after SPICLK(when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	偶数	$0.5t_{c(SPC)M} – 4.5$		ns
			奇数	0.5tc(SPC)M – 0.5tc(LSPCLK) – 4.5		

(1) 高速模式下引脚负载为 10 pF。(2) 普通模式下引脚负载为 20 pF。(3) 当 (SPIBRR + 1) 为偶数，或 SPIBRR 为 0 或 2 时，(BRR + 1) 条件标为**偶数**（偶数）；当 (SPIBRR + 1) 为奇数且 SPIBRR 大于 3 时，该条件标为**奇数**（奇数）。(4) GPIO 2、3、9、23、32 或 41 不支持完整的高速模式（37.5 MHz）SPI 操作。

版权所有 © 2026，Texas Instruments Incorporated

6.17.5.1.3 SPI 控制器模式开关特性—时钟相位 1

在建议工作条件下（除非另有说明）

NO.	参数 (1) (2) (4)		(BRR + 1) (3)	最小值	最大值	单位
General						
1	$t_{c(SPC)M}$	Cycle time, SPICLK	偶数	$4t_{c(LSPCLK)}$	$128t_{c(LSPCLK)}$	ns
			奇数	$5t_{c(LSPCLK)}$	$127t_{c(LSPCLK)}$	
2	$t_{w(SPCH)M}$	Pulse duration, SPICLK, first pulse	偶数	$0.5t_{c(SPC)M} - 1$	$0.5t_{c(SPC)M} + 1$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 1$	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} + 1$	
3	$t_{w(SPC2)M}$	Pulse duration, SPICLK, second pulse	偶数	$0.5t_{c(SPC)M} - 1$	$0.5t_{c(SPC)M} + 1$	ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 1$	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} + 1$	
23	$t_{d(SPC)M}$	Delay time, $\overline{SPIPTE}$ valid to SPICLK	Even, Odd	$2t_{c(SPC)M} - 3t_{c(SYSCLK)} - 3$	$2t_{c(SPC)M} - 3t_{c(SYSCLK)} + 3$	ns
23	$t_{d(SPC)M}$	Delay time, $\overline{SPIPTE}$ valid to SPICLK(when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	Even, Odd	$2t_{c(SPC)M} - 3t_{c(SYSCLK)} - 4$	$2t_{c(SPC)M} - 3t_{c(SYSCLK)} + 3$	ns
23	$t_{d(SPC)M}$	Delay time, $\overline{SPIPTE}$ valid to SPICLK(when used on pin muxed with USB - GPIO23 or GPIO41)	Even, Odd	$2t_{c(SPC)M} - 3t_{c(SYSCLK)} - 3$	$2t_{c(SPC)M} - 3t_{c(SYSCLK)} + 5.5$	ns
24	$t_{d(STE)M}$	Delay time, SPICLK to $\overline{SPIPTE}$ invalid	偶数	–3	3	ns
			奇数	–3	3	
24	$t_{d(STE)M}$	Delay time, SPICLK to $\overline{SPIPTE}$ invalid(when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	偶数	-4	3	ns
			奇数	-4	3	
24	$t_{d(STE)M}$	Delay time, SPICLK to $\overline{SPIPTE}$ invalid(when used on pin muxed with USB - GPIO23 or GPIO41)	偶数	–3	5.5	ns
			奇数	–3	5.5	
High-Speed Mode						
4	$t_{d(PICO)M}$	Delay time, SPIPICO valid to SPICLK	偶数	$0.5t_{c(SPC)M} - 2$		ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 2$		
4	$t_{d(PICO)M}$	Delay time, SPIPICO valid to SPICLK (when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	偶数	$0.5t_{c(SPC)M} - 3$		ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 3$		
5	$t_{v(PICO)M}$	Valid time, SPIPICO valid after SPICLK	偶数	$0.5t_{c(SPC)M} - 3$		ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$		
5	$t_{v(PICO)M}$	Valid time, SPIPICO valid after SPICLK (when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	偶数	$0.5t_{c(SPC)M} - 4.5$		ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 4.5$		
Normal Mode						
4	$t_{d(PICO)M}$	Delay time, SPIPICO valid to SPICLK	偶数	$0.5t_{c(SPC)M} - 2$		ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 2$		
5	$t_{v(PICO)M}$	Valid time, SPIPICO valid after SPICLK	偶数	$0.5t_{c(SPC)M} - 3$		ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$		
5	$t_{v(PICO)M}$	Valid time, SPIPICO valid after SPICLK (when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	偶数	$0.5t_{c(SPC)M} - 4.5$		ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 4.5$		

(1) 高速模式下引脚负载为 10 pF。(2) 普通模式下引脚负载为 20 pF。(3) 当 (SPIBRR + 1) 为偶数，或 SPIBRR 为 0 或 2 时，(BRR + 1) 条件标为**偶数**（偶数）；当 (SPIBRR + 1) 为奇数且 SPIBRR 大于 3 时，该条件标为**奇数**（奇数）。(4) GPIO 2、3、9、23、32 或 41 不支持完整的高速模式（37.5 MHz）SPI 操作。

6.17.5.1.4 SPI Controller Mode Timing Diagrams



A. 每个数据字的末尾，SPIPTE 会变为非活动状态；但在 FIFO 和非 FIFO 模式下连续发送的数据字之间除外。

图 6-70. SPI 控制器模式外部时序（时钟相位 = 0）



A. 每个数据字的末尾，SPIPTE 会变为非活动状态；但在 FIFO 和非 FIFO 模式下连续发送的数据字之间除外。

图 6-71. SPI 控制器模式外部时序（时钟相位 = 1）

版权所有 © 2026，Texas Instruments Incorporated

6.17.5.2 SPI 外设模式时序

以下各节介绍 SPI 外设模式时 序。

6.17.5.2.1 SPI 外设模式时序要求

NO.			最小值	最大值	单位
12	$t_{c(SPC)S}$	Cycle time, SPICLK	$4t_{c(SYSCLK)}$		ns
13	$t_{w(SPC1)S}$	Pulse duration, SPICLK, first pulse	$2t_{c(SYSCLK)} - 1$		ns
14	$t_{w(SPC2)S}$	Pulse duration, SPICLK, second pulse	$2t_{c(SYSCLK)} - 1$		ns
19	$t_{su(PICO)S}$	Setup time, SPIPICO valid before SPICLK	$1.5t_{c(SYSCLK)}$		ns
20	$t_{h(PICO)S}$	Hold time, SPIPICO valid after SPICLK	$1.5t_{c(SYSCLK)}$		ns
25	$t_{su(STE)S}$	Setup time, $\overline{\text{SPIPTE}}$ valid before SPICLK (Clock Phase = 0)	$2t_{c(SYSCLK)} + 15$		ns
		Setup time, $\overline{\text{SPIPTE}}$ valid before SPICLK (Clock Phase = 1)	$2t_{c(SYSCLK)} + 15$		ns
26	$t_{h(STE)S}$	Hold time, $\overline{\text{SPIPTE}}$ invalid after SPICLK	$1.5t_{c(SYSCLK)}$		ns

6.17.5.2.2 SPI 外设模式开关特性

在建议工作条件下（除非另有说明）

NO.	参数 (1)		最小值	最大值	单位
15	$t_{d(POCI)S}$	Delay time, SPICLK to SPIPOCI valid (non-high speed mode)		17	ns
15	$t_{d(POCI)S}$	Delay time, SPICLK to SPIPOCI valid (high-speed mode)		12.5	ns
15	$t_{d(POCI)S}$	Delay time, SPICLK to SPIPOCI valid (high-speed mode)(when used on pins muxed with PMBUS - GPIO2, 3, 9, or 32)		14	ns
15	$t_{d(POCI)S}$	Delay time, SPICLK to SPIPOCI valid (high-speed mode)(when used on pins muxed with USB - GPIO23 or 41)		16.7	ns
16	$t_{v(POCI)S}$	Valid time, SPIPOCI valid after SPICLK	0		ns

(1) 引脚负载为 20 pF。

6.17.5.2.3 SPI Peripheral Mode Timing Diagrams



图 6-72. SPI 外设模式外部时序（时钟相位 = 0）



图 6-73. SPI 外设模式外部时序（时钟相位 = 1）

版权所有 © 2026，Texas Instruments Incorporated

6.17.6 Local Interconnect Network (LIN)

本器件包含一个局部互连网络（LIN）模块。LIN 模块遵循 *LIN Specification Package Revision 2.1* 所定义的 LIN 2.1 标准。LIN 是一种低成本串行接口，适用于实现 CAN 协议成本过高的应用，例如汽车应用中的小型子网，用于车厢舒适功能，如车内照明或车窗控制。

LIN 标准基于 SCI（UART）串行数据链路格式。其通信概念是由一个主控器和多个响应器组成，并通过消息标识符在任意网络节点之间进行多播传输。

LIN 模块的核心是 SCI，因此可将该模块配置为 SCI 或 LIN 模式。为兼容 LIN，对 SCI 的硬件功能进行了扩展。SCI 模块是通用异步收发器（UART），实现标准非归零（NRZ）格式。

尽管 LIN 和 SCI 共用寄存器，寄存器说明中会注明不同模式下寄存器/位的用途。因此，为该模块编写的代码不能直接移植到独立 SCI 模块，反之亦然。

LIN 模块具有以下功能：

- 兼容 LIN 1.3、2.0 和 2.1 协议
- 波特率可配置，最高为 20 kbps（符合 LIN 2.1 协议）
- 两个外部引脚：LINRX 和 LINTX
- 多缓冲接收和发送单元
- 用于消息过滤的标识符掩码
- 主控帧头自动生成： 可编程同步间隔场 同步场 标识符场
- 响应器自动同步： 同步间隔检测 可选的波特率更新 同步校验
- 具有 7 位小数位的 2^{31} 种可编程传输速率
- 收发器的 LINRX 输入处于显性电平时唤醒
- 支持自动唤醒： 生成唤醒信号 唤醒信号超时时间
- 自动总线空闲检测
- 错误检测： 位错误 总线错误 无响应错误 校验和错误
  – 同步场错误 奇偶校验错误
- 支持通过直接存储器访问（DMA）传输和 接 收数据
- 两条带优先级编码的中断线，用于： 接收 – 发送
  – ID、错误和状态
- 支持 LIN 2.0 校验和
- 增强的同步器有限状态机（FSM）支持帧 处理
- 增强型扩展帧处理
- 增强型波特率发生器

- 更新唤醒/进入休眠功能



图 6-74. LIN 框图

版权所有 © 2026，Texas Instruments Incorporated

6.17.7 Fast Serial Interface (FSI)

快速串行接口（FSI）模块是一种串行通信外设，可实现高速、可靠的通信。FSI 旨在确保各种系统条件下的数据可靠性，例如芯片间通信，以及跨越隔离屏障的板间通信。CRC、帧起始和帧结束模式以及用户定义标签等有效载荷完整性校验信息，会在发送前编码，并在接收后验证，无需 CPU 额外参与。通过定期发送数据可检测通信线路断开，相关操作均由硬件管理和监控。FSI 还与器件上的其他控制外设紧密集成。为确保可获取最新的传感器数据或控制参数，可在每个控制环路周期发送帧。接收器集成了偏斜补偿模块，用于处理时钟信号与数据信号之间的偏斜；此类偏斜可能由多种因素造成，包括走线长度不匹配以及隔离芯片引入的偏斜。借助内置的数据可靠性检查、数据链路完整性检查、偏斜补偿以及与控制外设的集成，FSI 可在任何系统中实现高速、可靠的通信。FSI 还具有以下功能：

FSI 模块具有以下功能：

- 发送器和接收器核心相互独立
- 源同步传输
- 双倍数据速率（DDR）
- 一条或两条数据线
- 可编程数据长度
- 用于补偿电路板和系统延迟不匹配的偏斜调整模块
- 帧错误检测
- 可编程帧标记，用于消息过滤
- 通过硬件 ping 检测通信期间的线路断开（ping 看门狗）
- 每个 FSI 核心有两个中断
- 外部触发帧生成
- 由硬件或软件计算 CRC
- 内置 ECC 计算模块
- 寄存器写保护
- 支持 DMA
- SPI 兼容模式（仅提供有限功能）

在双倍数据速率（120 Mbps）下以最高速度（60 MHz）运行 FSI 时，可能需要根据具体运行条件逐项配置集成式偏斜补偿模块。*Fast Serial Interface (FSI) Skew Compensation* 应用说明提供了配置和设置快速串行接口中集成式偏斜补偿模块的软件示例。

FSI 由相互独立的发送器（FSITX）和接收器（FSIRX）核心组成。FSITX 和 FSIRX 核心分别独立配置和运行。FSI TX 和 FSIRX 可用的功能分别见 *FSI Transmitter* 节和 *FSI Receiver* 节，位于 *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*。

6.17.7.1 FSI 发送器

FSI 发送器模块负责数据帧封装、CRC 生成、TXCLK、TXD0 和 TXD1 信号生成以及中断生成。发送器核心通过可编程控制寄存器进行配置和控制。发送器控制寄存器使 CPU（或 CLA）能够对 FSI 发送器进行编程、控制和监视。CPU、CLA 和 DMA 均可访问发送数据缓冲区。

发送器具有以下功能：

- 自动生成 ping 帧
- 外部触发 ping 帧
- 外部触发数据帧
- 通过软件配置帧长度
- 16 字数据缓冲区
- 数据缓冲区欠载和溢出检测
- 硬件对数据位生成 CRC
- 软件计算选定数据的 ECC
- 支持 DMA
- 触发 CLA 任务

图 6-75 展示了 FSITX 的 CPU 接口。图 6-76 展示了 FSITX 的高层框图。图中未显示所有数据通路和内部连接；该图概述了 FSITX 中的内部模块。



A. 触发多路复用器连接的信号详见 *External Frame Trigger Mux* 节，位于 *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual* 中《快速串行接口（FSI）》章节。

图 6-75. FSITX CPU 接口

版权所有 © 2026，Texas Instruments Incorporated



图 6-76. FSITX 框图

6.17.7.1.1 FSITX Electrical Data and Timing

6.17.7.1.1.1 FSITX Switching Characteristics

在工作环境温度范围内（除非另有说明）

NO.	参数 [1]		最小值	最大值	单位
1	$t_{c(TXCLK)}$	Cycle time, TXCLK		16.67	ns
1	$t_{c(TXCLK)}$	Cycle time, TXCLK(when any FSI signal is used on pins muxed with PMBUS - GPIO2, 3, 9, or 32)		26.67	ns
2	$t_{w(TXCLK)}$	Pulse width, TXCLK low or TXCLK high	$(0.5t_{c(TXCLK)}) - 1$	$(0.5t_{c(TXCLK)}) + 1$	ns
3	$t_{d(TXCLK–TXD)}$	Delay time, TXCLK rising or falling toTXD valid	$(0.25t_{c(TXCLK)}) - 2$	$(0.25t_{c(TXCLK)}) + 2$	ns
3	$t_{d(TXCLK–TXD)}$	Delay time, TXCLK rising or falling toTXD valid(when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	$(0.25t_{c(TXCLK)}) - 2$	$(0.25t_{c(TXCLK)}) + 2.5$	ns
4	$t_{d(TXCLK)}$	TXCLK delay compensation at TX_DLYLINE_CTRL[TXCLK_DLY]=31	9.4	30	ns
5	$t_{d(TXD0)}$	TXD0 delay compensation at TX_DLYLINE_CTRL[TXD0_DLY]=31	9.4	30	ns
6	$t_{d(TXD1)}$	TXD1 delay compensation at TX_DLYLINE_CTRL[TXD1_DLY]=31	9.4	30	ns
7	$t_{d(DELAY_ELEMENT)}$	Incremental delay of each delay line element for TXCLK, TXD0, and TXD1	0.29	1	ns

(1) 引脚负载为 10 pF。

6.17.7.1.1.2 FSITX Timings



图 6-77. FSITX 时序

6.17.7.2 FSI 接收器

接收器模块通过可选的可编程延迟线连接 FSI 时钟（RXCLK）和数据线（RXD0、RXD1）。接收器核心负责数据帧处理、CRC 计算以及帧相关错误检查。接收器的位时钟和状态机由 RXCLK 输入驱动；该输入与器件系统时钟异步。

接收器控制寄存器使 CPU（或 CLA）能够对 FSIRX 进行编程、控制和监视。CPU、CLA 和 DMA 均可访问接收数据缓冲区。

接收器核心具有以下功能：

- 16 字数据缓冲区
- 支持多种帧类型
- Ping 帧看门狗
- 帧看门狗
- 硬件 CRC 计算和比较
- ECC 检测
- 可编程控制输入信号延迟线
- 支持 DMA
- SPI 兼容模式
- 触发 CLA 任务

图 6-78 展示了 FSIRX 的 CPU 接口。图 6-79 概述了 FSIRX 中的内部模块。图中未显示所有数据通路和内部连接。

版权所有 © 2026，Texas Instruments Incorporated



图 6-78. FSIRX CPU 接口



图 6-79. FSIRX 框图

6.17.7.2.1 FSIRX Electrical Data and Timing

6.17.7.2.1.1 FSIRX Timing Requirements

NO.			最小值	最大值	单位
1	$t_{c(RXCLK)}$	Cycle time, RXCLK		16.67	ns
1	$t_{c(RXCLK)}$	Cycle time, RXCLK(when any FSI signal is used on pins muxed with PMBUS - GPIO2, 3, 9, or 32)		26.67	ns
2	$t_{w(RXCLK)}$	Pulse width, RXCLK low or RXCLK high.	$0.35t_{c(RXCLK)}$	$0.65t_{c(RXCLK)}$	ns
3	$t_{su(RXCLK–RXD)}$	Setup time with respect to RXCLK, applies to both edges of the clock	1.7		ns
3	$t_{su(RXCLK–RXD)}$	Setup time with respect to RXCLK, applies to both edges of the clock(when used on pin muxed with PMBUS - GPIO2, 3, 9, or 32)	2.6		ns
4	$t_{h(RXCLK–RXD)}$	Hold time with respect to RXCLK, applies to both edges of the clock	2		ns

6.17.7.2.1.2 FSIRX Switching Characteristics

NO.	参数 (1)		最小值	最大值	单位
1	$t_{d(RXCLK)}$	RXCLK delay compensation at RX_DLYLINE_CTRL[RXCLK_DLY]=31	9.7	30	ns
2	$t_{d(RXD0)}$	RXD0 delay compensation at RX_DLYLINE_CTRL[RXD0_DLY]=31	9.7	30	ns
3	$t_{d(RXD1)}$	RXD1 delay compensation at RX_DLYLINE_CTRL[RXD1_DLY]=31	9.7	30	ns
4	$t_{d(DELAY_ELEMENT)}$	Incremental delay of each delay line element for RXCLK, RXD0, and RXD1	0.29	1	ns
TDM1	$t_{skew(TDM_CLK-TDM_Dx)}$	Delay skew introduced between RXCLK-TDM_CLK delay and RXDx-TDM_Dx delays	-3	3	ns
TDM1	$t_{d(RXCLK-TDM_CLK)}$	Delay time, RXCLK input to TDM_CLK output	2	14.5	ns
TDM2	$t_{d(RXD0-TXD0)}$	Delay time, RXD0 input to TXD0 output	2	14.5	ns
TDM3	$t_{d(RXD1-TXD1)}$	Delay time, RXD1 input to TXD1 output	2	14.5	ns

(1) 引脚负载为 10 pF。

6.17.7.2.1.3 FSIRX Timings



图 6-80. FSIRX 时序

版权所有 © 2026，Texas Instruments Incorporated

6.17.7.3 FSI SPI 兼容模式

FSI 支持 SPI 兼容模式，以便与可编程 SPI 器件通信。在此模式下，FSI 以与单时钟配置模式下的 SPI 相同的方式传输数据。虽然 FSI 在此模式下可与 SPI 物理连接，但外部器件必须能够对 FSI 帧进行编码和解码，才能成功通信。这是因为 FSI 会传输 SPI 帧的所有阶段，但不包括前导码和后导码。FSI 提供与标准 FSI 模式相同的数据验证和帧检查功能，因此无需占用 CPU 周期即可实现更可靠的通信。外部 SPI 需要发送所有相关信息，并可使用标准 FSI 功能，例如 FSIRX 上的 ping 帧看门狗、帧标记或自定义 CRC 值。SPI 兼容模式功能如下：

- 数据在时钟上升沿发送，在下降沿接收。
- 仅支持 16 位字长。
- TXD1 将作为低电平有效的片选信号驱动。整个帧传输期间，该信号均保持低电平。
- 无需接收器片选输入。RXD1 不使用。每个有效时钟沿都会将数据移入接收器。
- 不会传输前导码或后导码时钟。帧阶段结束后，所有信号均返回空闲状态。
- 在 SPI 外设配置下无法传输，因为 FSI TXCLK 不能使用外部时钟源。

6.17.7.3.1 FSITX SPI Signaling Mode Electrical Data and Timing

SPI 信号模式下，FSIRX 无需特殊时序。*FSIRX Timing Requirements* 表中列出的 FSIRX 时序适用于 SPI 兼容模式。建立时间和保持时间仅适用于 FSIRXCLK 的下降沿，因为该沿是 SPI 信号模式下的有效沿。

6.17.7.3.1.1 FSITX SPI Signaling Mode Switching Characteristics

在工作环境空气温度范围内（除非另有说明）

NO.	参数 1)		最小值	最大值	单位
1	$t_{c(TXCLK)}$	Cycle time, TXCLK		16.67	ns
1	$t_{c(TXCLK)}$	Cycle time, TXCLK(when any FSI signal is used on pins muxed with PMBUS - GPIO2, 3, 9, or 32)		26.67	ns
2	$t_{w(TXCLK)}$	Pulse width, TXCLK low or TXCLK high	$(0.5t_{c(TXCLK)}) - 1$	$(0.5t_{c(TXCLK)}) + 1$	ns
3	$t_{d(TXCLKH–TXD0)}$	Delay time, TXD0 valid after TXCLK high		3	ns
4	$t_{d(TXD1-TXCLK)}$	Delay time, TXCLK high after TXD1 low	$t_{w(TXCLK)} - 3$		ns
5	$t_{d(TXCLK-TXD1)}$	Delay time, TXD1 high after TXCLK low	$t_{w(TXCLK)}$		ns

(1) 引脚负载为 10 pF。

6.17.7.3.1.2 FSITX SPI Signaling Mode Timings



图 6-81. FSITX SPI 信号模式时序

6.17.8 Universal Serial Bus (USB)

USB 控制器在与 USB 主机或 USB 设备进行点对点通信时，可作为全速或低速 USB 功能控制器运行。

USB 模块具有以下功能：

- USB 2.0 全速和低速运行
- 集成 PHY
- 三种传输类型：控制、中断和批量
- 32 个端点 – 一个专用控制输入端点和一个专用控制输出端点 – 15 个可配置输入端点和 15 个可配置输出端点
- 4 KB 专用端点存储器

图 6-82 展示了 USB 框图。



图 6-82. USB 框图

注意

片上无需外接引脚的振荡器（参见 *INTOSC Characteristics* 节）的精度无法满足 USB 协议的精度要求。使用 USB 的应用必须采用外部时钟源。对于采用 USB 引导模式的应用，时钟频率要求请参阅 *Boot ROM and Peripheral Booting* 节。

版权所有 © 2026，Texas Instruments Incorporated

6.17.8.1 USB 电气特性和时序6.17.8.1.1 USB 输入端口 DP 和 DM 时序要求

		最小值	最大值	单位
V(CM)	Differential input common mode range	0.8	2.5	V
Z(IN)	Input impedance	300		kΩ
VCRS	Crossover voltage	1.3	2.0	V
V_{IL}	Static SE input logic-low level	0.8		V
V_{IH}	Static SE input logic-high level		2.0	V
VDI	Differential input voltage		0.2	V

6.17.8.1.2 USB 输出端口 DP 和 DM 开关特性

在建议工作条件下（除非另有说明）

参数		测试条件	最小值	最大值	单位
V_{OH}	D+, D– single-ended	USB 2.0 load conditions	2.8	3.6	V
V_{OL}	D+, D– single-ended	USB 2.0 load conditions	0	0.3	V
Z(DRV)	D+, D– impedance		28	44	Ω
t_r	Rise time	Full speed, differential, C_L = 50 pF, 10%/90%, Rpu on D+	4	20	ns
t_f	Fall time	Full speed, differential, C_L = 50 pF, 10%/90%, Rpu on D+	4	20	ns

7 详细说明7.1 概述

TMS320F28P55x（F28P55x）属于 C2000™ 实时微控制器系列，是一款可扩展、超低延迟器件，专为提升电力电子应用效率而设计，包括但不限于：高功率密度、高开关频率，以及支持 GaN 和 SiC 技术。

这些应用包括：

- 工业电机驱动
- 电机控制　牵引逆变器电机控制　– HVAC 电机控制　移动机器人电机控制
- 太阳能逆变器
  – 集中式逆变器　– 微型逆变器　组串式逆变器
- 数字电源
- 电动汽车和交通运输
- 电动汽车充电基础设施

实时控制子系统基于 TI 的 32 位 C28x DSP 内核，每个内核可为从片上 Flash 或 SRAM 运行的浮点或定点代码提供 150 MIPS 信号处理性能。C28x CPU 还通过三角数学单元（TMU）和 VCRC（循环冗余校验）扩展指令集获得增强，从而加速实时控制系统中的常用关键算法。扩展指令集支持 IEEE 双精度 32 位浮点运算。此外，控制律加速器（CLA）可为每个内核额外提供 150 MIPS 的独立处理能力。器件还支持机器学习，配备 TinyEngine™ NPU（神经网络处理单元），可在多个 NN 层上处理 8 位权重/8 位数据，性能达 600 MOPS。

为支持从现有固件快速切换到新固件，F28P55x 增加了运行中固件更新（LFU）硬件增强功能。

高性能模拟模块与处理和控制单元紧密集成，以优化实时信号链性能。模数转换器（ADC）最多支持 39 个模拟通道，其中 22 个通道具有通用输入/输出（GPIO）功能。硬件增强大幅简化了过采样的实现。对于安全关键型 ADC 转换，器件增加了硬件冗余检查器。该检查器无需额外占用 CPU 周期，即可比较多个 ADC 模块的转换结果是否一致。器件包含 3 个可编程增益放大器（PGA），支持单位增益以及最高 64 倍的非反相增益。器件还包含 24 路频率可独立配置的 PWM，其中 16 路支持高分辨率功能，可控制多个功率级，包括三相逆变器和先进的多电平功率拓扑。

通过可配置逻辑块（CLB），用户可以添加自定义逻辑，并可将类似 FPGA 的功能集成到 C2000 实时 MCU 中。

器件支持 CAN FD 和 USB 2.0 等业界标准协议。快速串行接口（FSI）可在隔离边界两侧实现高达 200 Mbps 的可靠通信。PMBUS 模块经过增强，支持 Fast Plus 模式。

想了解更多关于 C2000 MCU 如何适用于实时控制系统的信息？请查看 *The Essential Guide for Developing With C2000™ Real-Time Microcontrollers*，并访问 C2000™ 实时控制 MCU 页面。

版权所有 © 2026，Texas Instruments Incorporated

7.2 功能框图

图 7-1 展示了 CPU 系统及相关外设 。A. 可将一个 CMPSS 模块中的内部 DAC 配置为输出 DAC。B. LIN 模块也可用作 SCI 模块。



图 7-1. 功能框图

7.3 存储器

7.3.1 存储器映射

存储器映射见 **存储器映射** 表。另请参阅 **存储器控制器模块** 节，其位于 *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual* 中的“系统控制”章节。

表 7-1. 存储器映射

存储器	容量（×16）	起始地址	结束地址	CPU1.DMA 访问权限	CPU1.CLA1 数据访问权限	CPU1.CLA1 程序访问权限	ECC/奇偶校验	安全保护	器件型号
M0 RAM	1024	0x0000_0000	0x0000_03FF	-	-	-	ECC	-	-
M1 RAM	1024	0x0000_0400	0x0000_07FF	-	-	-	ECC	-	-
PIE 向量表	512	0x0000_0D00	0x0000_0EFF	-	-	-	奇偶校验	-	-
CLA 到 CPU 消息 RAM RAM	128	0x0000_1480	0x0000_14FF	-	是	-	奇偶校验	-	-
CPU 到 CLA 消息 RAM RAM	128	0x0000_1500	0x0000_157F	-	是	-	奇偶校验	-	-
CLA 到 DMA 消息 RAM RAM	128	0x0000_1680	0x0000_16FF	是	是	-	奇偶校验	-	-
DMA 到 CLA 消息 RAM RAM	128	0x0000_1700	0x0000_177F	是	是	-	奇偶校验	-	-
LS8 RAM - CLA 程序	8192	0x0000_4000	0x0000_5FFF	-	-	是	奇偶校验	是	F28P559SJ9-Q1, F28P550SJ9, F28P559SG9-Q1, F28P550SG9, F28P550SG8, F28P559SG8-Q1, F28P559SJ6-Q1, F28P550SJ6
LS9 RAM - CLA 程序	8192	0x0000_6000	0x0000_7FFF	-	-	是	奇偶校验	是	F28P559SJ9-Q1, F28P550SJ9, F28P559SG9-Q1, F28P550SG9, F28P550SG8, F28P559SG8-Q1, F28P559SJ6-Q1, F28P550SJ6
LS0 RAM	2048	0x0000_8000	0x0000_87FF	-	是	是	奇偶校验	是	-
LS1 RAM	2048	0x0000_8800	0x0000_8FFF	-	是	是	奇偶校验	是	-
LS2 RAM	2048	0x0000_9000	0x0000_97FF	-	是	是	奇偶校验	是	-
LS3 RAM	2048	0x0000_9800	0x0000_9FFF	-	是	是	奇偶校验	是	-
LS4 RAM	2048	0x0000_A000	0x0000_A7FF	-	是	是	奇偶校验	是	-
LS5 RAM	2048	0x0000_A800	0x0000_AFFF	-	是	是	奇偶校验	是	-
LS6 RAM	2048	0x0000_B000	0x0000_B7FF	-	是	是	奇偶校验	是	-
LS7 RAM	2048	0x0000_B800	0x0000_BFFF	-	是	是	奇偶校验	是	-
GS0 RAM	8192	0x0000_C000	0x0000_DFFF	是	-	-	奇偶校验	-	-
GS1 RAM	8192	0x0000_E000	0x0000_FFFF	是	-	-	奇偶校验	-	-
CLA 数据 ROM	4096	0x0000_F000	0x0000_FFFF	-	是	-	奇偶校验	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SG9-Q1, F28P550SG9, F28P550SG8, F28P559SG8-Q1, F28P559SJ6-Q1, F28P550SJ6
GS2 RAM	8192	0x0001_0000	0x0001_1FFF	是	-	-	奇偶校验	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6

版权所有 © 2026，Texas Instruments Incorporated

表 7-1. 存储器映射（续）

存储器	容量（×16）	起始地址	结束地址	CPU1.DMA 访问权限	CPU1.CLA1 数据访问权限	CPU1.CLA1 程序访问权限	ECC/ 奇偶校验	安全保护	器件型号
GS3 RAM	8192	0x0001_2000	0x0001_3FFF	是	-	-	奇偶校验	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6
LS8 RAM - CPU	8192	0x0001_4000	0x0001_5FFF	-	-	-	奇偶校验	是	F28P559SJ9-Q1, F28P550SJ9, F28P559SG9-Q1, F28P550SG9, F28P559SG8-Q1, F28P559SG2-Q1, F28P559SJ2-Q1, F28P550SG8, F28P559SJ6-Q1, F28P550SJ6
LS9 RAM - CPU	8192	0x0001_6000	0x0001_7FFF	-	-	-	奇偶校验	是	F28P559SJ9-Q1, F28P550SJ9, F28P559SG9-Q1, F28P550SG9, F28P559SG8-Q1, F28P559SG2-Q1, F28P559SJ2-Q1, F28P550SG8, F28P559SJ6-Q1, F28P550SJ6
USB RAM	2048	0x0004_1000	0x0004_17FF	是	-	-	-	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SG9-Q1, F28P550SG9, F28P559SJ6-Q1, F28P550SJ6
MCANA Message RAM（CPU 访问模式）	2048	0x0005_8000	0x0005_87FF	是	-	-	ECC	-	-
MCANA Message RAM（外设 mode）	4096	0x0005_8000	0x0005_8FFF	是	-	-	ECC	-	-
MCANB Message RAM（外设 mode）	4096	0x0005_A000	0x0005_AFFF	是	-	-	ECC	-	-
MCANB Message RAM（CPU 访问模式）	2048	0x0005_A000	0x0005_A7FF	是	-	-	ECC	-	-
TI OTP 存储区 0	1536	0x0007_2000	0x0007_25FF	-	-	-	ECC	-	-
UID_REGS	16	0x0007_2168	0x0007_2177	-	-	-	ECC	-	-
TI OTP 存储区 1	1536	0x0007_3000	0x0007_35FF	-	-	-	ECC	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6
TI OTP 存储区 2	1536	0x0007_4000	0x0007_45FF	-	-	-	ECC	-	-
TI OTP 存储区 3	1536	0x0007_5000	0x0007_55FF	-	-	-	ECC	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6
TI OTP 存储区 4	1536	0x0007_6000	0x0007_65FF	-	-	-	ECC	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6
DCSM BANK0 Z1 OTP	512	0x0007_8000	0x0007_81FF	-	-	-	ECC	是	-
DCSM BANK0 Z2 OTP	512	0x0007_8200	0x0007_83FF	-	-	-	ECC	是	-

版权所有 © 2026 Texas Instruments Incorporated

表 7-1. 存储器映射（续）

存储器	容量（×16）	起始地址	结束地址	CPU1.DMA 访问权限	CPU1.CLA1 数据访问权限	CPU1.CLA1 程序访问权限	ECC/奇偶校验	安全保护	器件型号
用户 OTP 存储区 1	1024	0x0007_8800	0x0007_8BFF	-	-	-	ECC	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6
用户 OTP 存储区 2	1024	0x0007_9000	0x0007_93FF	-	-	-	ECC	-	-
用户 OTP 存储区 3	1024	0x0007_9800	0x0007_9BFF	-	-	-	ECC	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6
用户 OTP 存储区 4	1024	0x0007_A000	0x0007_A3FF	-	-	-	ECC	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6
Flash 存储区 0	131072	0x0008_0000	0x0009_FFFF	-	-	-	ECC	是	-
Flash 存储区 1	131072	0x000A_0000	0x000B_FFFF	-	-	-	ECC	是	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6
Flash 存储区 2	131072	0x000C_0000	0x000D_FFFF	-	-	-	ECC	是	-
Flash 存储区 3	131072	0x000E_0000	0x000F_FFFF	-	-	-	ECC	是	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6
Flash 存储区 4	32768	0x0010_0000	0x0010_7FFF	-	-	-	ECC	是	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ6-Q1, F28P550SJ6, F28P559SG9-Q1, F28P550SG9
Z1-SecureBoot Functions	3072	0x003F_4000	0x003F_4BFF	-	-	-	奇偶校验	是	-
Z1-Safe Functions	1536	0x003F_4C00	0x003F_51FF	-	-	-	奇偶校验	是	-
Z2-Safe Functions	1536	0x003F_5600	0x003F_5BFF	-	-	-	奇偶校验	是	-
CPU STL	9216	0x003F_5C00	0x003F_7FFF	-	-	-	奇偶校验	-	-
引导 ROM	32768	0x003F_8000	0x003F_FFFF	-	-	-	奇偶校验	-	-
PIE 向量表 Swap	512	0x0100_0900	0x0100_0AFF	-	-	-	奇偶校验	-	-
CLA 数据 ROM（CPU 映射）	4096	0x0100_1000	0x0100_1FFF	-	-	-	奇偶校验	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SG9-Q1, F28P550SG9, F28P550SG8, F28P559SG8-Q1, F28P559SJ6-Q1, F28P550SJ6
TI OTP 存储区 0 ECC	192	0x0107_0400	0x0107_04BF	-	-	-	-	-	-
TI OTP 存储区 1 ECC	192	0x0107_0600	0x0107_06BF	-	-	-	-	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6
TI OTP 存储区 2 ECC	192	0x0107_0800	0x0107_08BF	-	-	-	-	-	-

版权所有 © 2026，Texas Instruments Incorporated

表 7-1. 存储器映射（续）

存储器	容量（×16）	起始地址	结束地址	CPU1.DMA 访问权限	CPU1.CLA1 数据访问权限	CPU1.CLA1 程序访问权限	ECC/奇偶校验	安全保护	器件型号
TI OTP 存储区 3 ECC	192	0x0107_0A00	0x0107_0ABF	-	-	-	-	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6
TI OTP 存储区 4 ECC	192	0x0107_0C00	0x0107_0CBF	-	-	-	-	-	F28P559SJ9-Q1, F28P550SJ9, F28P559SJ2-Q1, F28P559SJ6-Q1, F28P550SJ6

7.3.1.1 专用 RAM（Mx RAM）

CPU 子系统有两个专用的 ECC RAM 块：M0 和 M1。这些存储器容量较小、不受安全保护，并与 CPU 紧密耦合（即只有 CPU 可以访问）。

7.3.1.2 本地共享 RAM（LSx RAM）

本地共享 RAM（LSx RAM）可由 CPU 和 CLA 访问。所有 LSx RAM 块均具有奇偶校验。这些 存储器均受安全保护，并具有 CPU 访问保护（CPU 写入/CPU 取指）。

7.3.1.3 全局共享 RAM（GSx RAM）

全局共享 RAM（GSx RAM）可由 CPU 和 DMA 访问。CPU 和 DMA 对这些存储器均具有完整的读写权限。所有 GSx RAM 块均具有奇偶校验。GSx RAM 具有访问保护（CPU 写入/CPU 取指/DMA 写入/HIC 写入）。

7.3.1.4 消息 RAM

本器件有两种消息 RAM，可供 CPU、CLA 和 DMA 共享。CLA-CPU 消息 RAM 用于在 CLA 与 CPU 之间共享数据；CLA-DMA 消息 RAM 用于在 CLA 与 DMA 之间共享数据。

7.3.2 控制律加速器（CLA）存储器映射

表 7-2 展示了 CLA 数据 ROM 的内存映射。

表 7-2. CLA 数据 ROM存储器映射

存储器	起始地址	长度
FFT 表（加载）	0x0100 1070	0x0800
数据（加载）	0x0100 1870	0x078A
版本（加载）	0x0100 1FFA	0x0006
FFT 表（运行）	0x0000 F070	0x0800
数据（运行）	0x0000 F870	0x078A
版本（运行）	0x0000 FFFA	0x0006

7.3.3 Flash Memory Map

F28P55x 器件提供 5 个 Flash 存储体（1084 KB）。其中 4 个存储体各为 256 KB，第 5 个存储体为 64 KB。Flash 操作（擦除和编程）以存储体为单位执行。执行操作时，不能从正在操作的同一存储体运行代码。操作期间，代码可放置在其他 Flash 存储体、SRAM 或 ROM 中。*Addresses of Flash Sectors* 表列出了各器件型号可用 Flash 扇区的地址。

7.3.3.1 Flash 扇区地址

表 7-3. Flash 存储器映射

PART NUMBER	SECTOR	地址			ECC ADDRESS		
		SIZE	起始	结束	SIZE	起始	结束
OTP Sectors							
All F28P55x	TI OTP 存储区 0 (Unsecure)	1520 x 16	0x0007 2000	0x0007 25EF	190 x 16	0x0107 0400	0x0107 04BD
	TI OTP 存储区 0 (Secure)	16 x 16	0x0007 25F0	0x0007 25FF	2 x 16	0x0107 04BE	0x0107 04BE
	TI OTP 存储区 2	1536 x 16	0x0007 4000	0x0007 45FF	192 x 16	0x0107 0800	0x0107 08BF
F28P55xSJx	TI OTP 存储区 1	1536 x 16	0x0007 3000	0x0007 35FF	192 x 16	0x0107 0600	0x0107 06BF
	TI OTP 存储区 3	1536 x 16	0x0007 5000	0x0007 55FF	192 x 16	0x0107 0A00	0x0107 0ABF
F28P55xSJx, F28P55xSGx	TI OTP 存储区 4	1536 x 16	0x0007 6000	0x0007 65FF	192 x 16	0x0107 0C00	0x0107 0CBF
All F28P55x	User configurable DCSM Z1 OTP Bank 0	512 x 16	0x0007 8000	0x0007 81FF	64 x 16	0x0107 1000	0x0107 103F
	User configurable DCSM Z2 OTP Bank 0	512 x 16	0x0007 8200	0x0007 83FF	64 x 16	0x0107 1040	0x0107 107F
	User configurable OTP Bank 2	1K x 16	0x0007 9000	0x0007 93FF	128 x 16	0x0107 1100	0x0107 117F
F28P55xSJx	User configurable OTP Bank 1	1K x 16	0x0007 8800	0x0007 8BFF	128 x 16	0x0107 1080	0x0107 10FF
	User configurable OTP Bank 3	1K x 16	0x0007 9800	0x0007 9BFF	128 x 16	0x0107 1180	0x0107 11FF
F28P55xSJx, F28P55xSGx	User configurable OTP Bank 4	1K x 16	0x0007 A000	0x0007 A3FF	128 x 16	0x0107 1200	0x0107 127F
Bank 0 Sectors							
All	Sector 0	1K x 16	0x0008 0000	0x0008 03FF	128 x 16	0x0108 0000	0x0108 007F
	Sector 1	1K x 16	0x0008 0400	0x0008 07FF	128 x 16	0x0108 0080	0x0108 00FF
	Sector 2	1K x 16	0x000800800	0x0008 0BFF	128 x 16	0x0108 0100	0x0108 017F
	...	...	...	...	...	...	...
	Sector 125	1K x 16	0x0009 F400	0x0009 F7FF	128 x 16	0x0108 3E80	0x0108 3EFF
	Sector 126	1K x 16	0x0009 F800	0x0009 FBFF	128 x 16	0x0108 3F00	0x0108 3F7F
	Sector 127	1K x 16	0x0009 FC00	0x0009 FFFF	128 x 16	0x0108 3F80	0x0108 3FFF

版权所有 © 2026，Texas Instruments Incorporated

表 7-3. Flash 存储器映射（续）

PART NUMBER	SECTOR	地址			ECC ADDRESS		
		SIZE	起始	结束	SIZE	起始	结束
Bank 1 Sectors							
F28P55xSJx	Sector 0	1K x 16	0x000A 0000	0x000A 03FF	128 x 16	0x0108 4000	0x0108 407F
	Sector 1	1K x 16	0x000A 0400	0x000A 07FF	128 x 16	0x0108 4080	0x0108 40FF
	Sector 2	1K x 16	0x000A 0800	0x000A 0BFF	128 x 16	0x0108 4100	0x0108 417F
	...	...	...	...	...	...	...
	Sector 125	1K x 16	0x000B F400	0x000B F7FF	128 x 16	0x0108 7E80	0x0108 7EFF
	Sector 126	1K x 16	0x000B F800	0x000B FBFF	128 x 16	0x0108 7F00	0x0108 7F7F
	Sector 127	1K x 16	0x000B FC00	0x000B FFFF	128 x 16	0x0108 7F80	0x0108 7FFF
Bank 2 Sectors							
All	Sector 0	1K x 16	0x000C 0000	0x000C 03FF	128 x 16	0x0108 8000	0x0108 807F
	Sector 1	1K x 16	0x000C 0400	0x000C 07FF	128 x 16	0x0108 8080	0x0108 80FF
	Sector 2	1K x 16	0x000C 0800	0x000C 0BFF	128 x 16	0x0108 8100	0x0108 817F
	...	...	...	...	...	...	...
	Sector 125	1K x 16	0x000D F400	0x000D F7FF	128 x 16	0x0108 BE80	0x0108 BEFF
	Sector 126	1K x 16	0x000D F800	0x000D FBFF	128 x 16	0x0108 BF00	0x0108 BF7F
	Sector 127	1K x 16	0x000D FC00	0x000D FFFF	128 x 16	0x0108 BF80	0x0108 BFFF
Bank 3 Sectors							
F28P55xSJx	Sector 0	1K x 16	0x000E 0000	0x000E 03FF	128 x 16	0x0108 C000	0x0108 C07F
	Sector 1	1K x 16	0x000E 0400	0x000E 07FF	128 x 16	0x0108 C080	0x0108 C0FF
	Sector 2	1K x 16	0x000E 0800	0x000E 0BFF	128 x 16	0x0108 C100	0x0108 C17F
	...	...	...	...	...	...	...
	Sector 125	1K x 16	0x000F F400	0x000F F7FF	128 x 16	0x0108 FE80	0x0108 FEFF
	Sector 126	1K x 16	0x000F F800	0x000F FBFF	128 x 16	0x0108 FF00	0x0108 FF7F
	Sector 127	1K x 16	0x000F FC00	0x000F FFFF	128 x 16	0x0108F F80	0x0108 FFFF
Bank 4 Sectors							
F28P55xSJ9,F28P55xSJ6, F28P55xSG9	Sector 0	1K x 16	0x0010 0000	0x0010 03FF	128 x 16	0x0109 0000	0x0109 007F
	Sector 1	1K x 16	0x0010 0400	0x0010 07FF	128 x 16	0x0109 0080	0x0190 00FF
	Sector 2	1K x 16	0x0010 0800	0x0010 0BFF	128 x 16	0x0109 0100	0x0109 0180
	...	...	...	...	...	...	...
	Sector 29	1K x 16	0x0010 7400	0x0010 77FF	128 x 16	0x0109 0E80	0x0109 0EFF
	Sector 30	1K x 16	0x0010 7800	0x0010 7BFF	128 x 16	0x0109 0F00	0x0109 0F7F
	Sector 31	1K x 16	0x0010 7C00	0x0010 7FFF	128 x 16	0x0109 0F80	0x0109 0FFF

7.3.4 Peripheral Registers Memory Map

表 7-4. 外设寄存器存储器映射

Structure	DriverLib Name	Base Address	CPU1	CPU1.DMA	CPU1.CLA1	Pipeline Protected
Peripheral Frame 0 (PF0)						
CPUTIMER_REGS	CPUTIMER0_BASE	0x0000_0C00	是	-	-	-
CLA_ONLY_REGS	CLA1_ONLY_BASE	0x0000_0C00	-	-	是	-
CPUTIMER_REGS	CPUTIMER1_BASE	0x0000_0C08	是	-	-	-
CPUTIMER_REGS	CPUTIMER2_BASE	0x0000_0C10	是	-	-	-
PIE_CTRL_REGS	PIECTRL_BASE	0x0000_0CE0	是	-	-	-
CLA_SOFTINT_REGS	CLA1_SOFTINT_BASE	0x0000_0CE0	-	-	是	-
PIE_VECT_TABLE	PIEVECTTABLE_BASE	0x0000_0D00	是	-	-	-
DMA_REGS	DMA_BASE	0x0000_1000	是	-	-	-
DMA_CH_REGS	DMA_CH1_BASE	0x0000_1020	是	-	-	-
DMA_CH_REGS	DMA_CH2_BASE	0x0000_1040	是	-	-	-
DMA_CH_REGS	DMA_CH3_BASE	0x0000_1060	是	-	-	-
DMA_CH_REGS	DMA_CH4_BASE	0x0000_1080	是	-	-	-
DMA_CH_REGS	DMA_CH5_BASE	0x0000_10A0	是	-	-	-
DMA_CH_REGS	DMA_CH6_BASE	0x0000_10C0	是	-	-	-
CLA_REGS	CLA1_BASE	0x0000_1400	是	-	-	-
ADC_RESULT_REGS	ADCARESULT_BASE	0x0000_1800	是	是	是	-
ADC_RESULT_REGS	ADCBRESULT_BASE	0x0000_1880	是	是	是	-
ADC_RESULT_REGS	ADCCRESULT_BASE	0x0000_1900	是	是	是	-
ADC_RESULT_REGS	ADCDRESULT_BASE	0x0000_1980	是	是	是	-
ADC_RESULT_REGS	ADCERESULT_BASE	0x0000_1A00	是	是	是	-
PCTRACE_BUFFER_REGS	ERAD_PCTRACE_BUFFER_BASE	0x0005_FE00	是	-	-	是
UID_REGS	UID_BASE	0x0007_2168	是	-	-	-
DCSM_Z1_OTP	DCSM_Z1OTP_BASE	0x0007_8000	是	-	-	-
DCSM_Z2_OTP	DCSM_Z2OTP_BASE	0x0007_8200	是	-	-	-
Peripheral Frame 1 (PF1)						
EPWM_REGS	EPWM1_BASE	0x0000_4000	是	是	是	是
EPWM_REGS	EPWM2_BASE	0x0000_4100	是	是	是	是
EPWM_REGS	EPWM3_BASE	0x0000_4200	是	是	是	是
EPWM_REGS	EPWM4_BASE	0x0000_4300	是	是	是	是
EPWM_REGS	EPWM5_BASE	0x0000_4400	是	是	是	是
EPWM_REGS	EPWM6_BASE	0x0000_4500	是	是	是	是
EPWM_REGS	EPWM7_BASE	0x0000_4600	是	是	是	是
EPWM_REGS	EPWM8_BASE	0x0000_4700	是	是	是	是

版权所有 © 2026 Texas Instruments Incorporated

表 7-4. 外设寄存器内存映射（续）

Structure	DriverLib Name	Base Address	CPU1	CPU1.DMA	CPU1.CLA1	Pipeline Protected
EPWM_REGS	EPWM9_BASE	0x0000_4800	是	是	是	是
EPWM_REGS	EPWM10_BASE	0x0000_4900	是	是	是	是
EPWM_REGS	EPWM11_BASE	0x0000_4A00	是	是	是	是
EPWM_REGS	EPWM12_BASE	0x0000_4B00	是	是	是	是
EQEP_REGS	EQEP1_BASE	0x0000_5100	是	是	是	是
EQEP_REGS	EQEP2_BASE	0x0000_5140	是	是	是	是
EQEP_REGS	EQEP3_BASE	0x0000_5180	是	是	是	是
ECAP_REGS	ECAP1_BASE	0x0000_5200	是	是	是	是
ECAP_REGS	ECAP2_BASE	0x0000_5240	是	是	是	是
CMPSS_REGS	CMPSS1_BASE	0x0000_5500	是	是	是	是
CMPSS_REGS	CMPSS2_BASE	0x0000_5540	是	是	是	是
CMPSS_REGS	CMPSS3_BASE	0x0000_5580	是	是	是	是
CMPSS_REGS	CMPSS4_BASE	0x0000_55C0	是	是	是	是
PGA_REGS	PGA1_BASE	0x0000_5B00	是	是	是	是
PGA_REGS	PGA2_BASE	0x0000_5B10	是	是	是	是
PGA_REGS	PGA3_BASE	0x0000_5B20	是	是	是	是
DAC_REGS	DACA_BASE	0x0000_5C00	是	是	是	是
Peripheral Frame 2 (PF2)						
SPI_REGS	SPIA_BASE	0x0000_6100	是	是	是	是
SPI_REGS	SPIB_BASE	0x0000_6110	是	是	是	是
PMBUS_REGS	PMBUSA_BASE	0x0000_6400	是	是	是	是
FSI_TX_REGS	FSITXA_BASE	0x0000_6600	是	是	是	是
FSI_RX_REGS	FSIRXA_BASE	0x0000_6680	是	是	是	是
Peripheral Frame 3 (PF3)						
ADC_REGS	ADCC_BASE	0x0000_6A00	是	-	是	是
ADC_REGS	ADCD_BASE	0x0000_6C00	是	-	是	是
ADC_REGS	ADCE_BASE	0x0000_6E00	是	-	是	是
ADC_REGS	ADCA_BASE	0x0000_7400	是	-	是	是
ADC_REGS	ADCB_BASE	0x0000_7600	是	-	是	是
Peripheral Frame 4 (PF4)						
INPUT_XBAR_REGS	INPUTXBAR_BASE	0x0000_7900	是	-	-	是
XBAR_REGS	XBAR_BASE	0x0000_7920	是	-	-	是
SYNC_SOC_REGS	SYNCSOC_BASE	0x0000_7940	是	-	-	是
INPUT_XBAR_REGS	CLBINPUTXBAR_BASE	0x0000_7960	是	-	-	是
DMA_CLA_SRC_SEL_REGS	DMACLASRCSEL_BASE	0x0000_7980	是	-	-	是

版权所有 © 2026，Texas Instruments Incorporated

表 7-4. 外设寄存器内存映射（续）

Structure	DriverLib Name	Base Address	CPU1	CPU1.DMA	CPU1.CLA1	Pipeline Protected
EPWM_XBAR_REGS	EPWMXBAR_BASE	0x0000_7A00	是	-	-	是
CLB_XBAR_REGS	CLBXBAR_BASE	0x0000_7A40	是	-	-	是
OUTPUT_XBAR_REGS	OUTPUTXBAR_BASE	0x0000_7A80	是	-	-	是
OUTPUT_XBAR_REGS	CLBOUTPUTXBAR_BASE	0x0000_7BC0	是	-	-	是
GPIO_CTRL_REGS	GPIOCTRL_BASE	0x0000_7C00	是	-	-	是
GPIO_DATA_REGS	GPIODATA_BASE	0x0000_7F00	是	-	是	是
GPIO_DATA_READ_REGS	GPIODATAREAD_BASE	0x0000_7F80	是	-	是	是
DEV_CFG_REGS	DEVCFG_BASE	0x0005_D000	是	-	-	是
CLK_CFG_REGS	CLKCFG_BASE	0x0005_D200	是	-	-	是
CPU_SYS_REGS	CPUSYS_BASE	0x0005_D300	是	-	-	是
SYS_STATUS_REGS	SYSSTAT_BASE	0x0005_D400	是	-	-	是
PERIPH_AC_REGS	PERIPHAC_BASE	0x0005_D500	是	-	-	是
ANALOG_SUBSYS_REGS	ANALOGSUBSYS_BASE	0x0005_D700	是	-	-	是
Peripheral Frame 6 (PF6)						
ERAD_GLOBAL_REGS	ERAD_GLOBAL_BASE	0x0005_E800	是	-	-	是
ERAD_HWBP_REGS	ERAD_HWBP1_BASE	0x0005_E900	是	-	-	是
ERAD_HWBP_REGS	ERAD_HWBP2_BASE	0x0005_E908	是	-	-	是
ERAD_HWBP_REGS	ERAD_HWBP3_BASE	0x0005_E910	是	-	-	是
ERAD_HWBP_REGS	ERAD_HWBP4_BASE	0x0005_E918	是	-	-	是
ERAD_HWBP_REGS	ERAD_HWBP5_BASE	0x0005_E920	是	-	-	是
ERAD_HWBP_REGS	ERAD_HWBP6_BASE	0x0005_E928	是	-	-	是
ERAD_HWBP_REGS	ERAD_HWBP7_BASE	0x0005_E930	是	-	-	是
ERAD_HWBP_REGS	ERAD_HWBP8_BASE	0x0005_E938	是	-	-	是
ERAD_COUNTER_REGS	ERAD_COUNTER1_BASE	0x0005_E980	是	-	-	是
ERAD_COUNTER_REGS	ERAD_COUNTER2_BASE	0x0005_E990	是	-	-	是
ERAD_COUNTER_REGS	ERAD_COUNTER3_BASE	0x0005_E9A0	是	-	-	是
ERAD_COUNTER_REGS	ERAD_COUNTER4_BASE	0x0005_E9B0	是	-	-	是
ERAD_CRC_GLOBAL_REGS	ERAD_CRC_GLOBAL_BASE	0x0005_EA00	是	-	-	是
ERAD_CRC_REGS	ERAD_CRC1_BASE	0x0005_EA10	是	-	-	是
ERAD_CRC_REGS	ERAD_CRC2_BASE	0x0005_EA20	是	-	-	是
ERAD_CRC_REGS	ERAD_CRC3_BASE	0x0005_EA30	是	-	-	是
ERAD_CRC_REGS	ERAD_CRC4_BASE	0x0005_EA40	是	-	-	是
ERAD_CRC_REGS	ERAD_CRC5_BASE	0x0005_EA50	是	-	-	是
ERAD_CRC_REGS	ERAD_CRC6_BASE	0x0005_EA60	是	-	-	是
ERAD_CRC_REGS	ERAD_CRC7_BASE	0x0005_EA70	是	-	-	是

版权所有 © 2026，Texas Instruments Incorporated

表 7-4. 外设寄存器内存映射（续）

Structure	DriverLib Name	Base Address	CPU1	CPU1.DMA	CPU1.CLA1	Pipeline Protected
ERAD_CRC_REGS	ERAD_CRC8_BASE	0x0005_EA80	是	-	-	是
PCTRACE_REGS	ERAD_PCTRACE_BASE	0x0005_EAD0	是	-	-	是
EPG_REGS	EPG1_BASE	0x0005_EC00	是	-	-	是
EPG_MUX_REGS	EPG1MUX_BASE	0x0005_ECD0	是	-	-	是
DCSM_Z1_REGS	DCSM_Z1_BASE	0x0005_F000	是	-	-	是
DCSM_Z2_REGS	DCSM_Z2_BASE	0x0005_F080	是	-	-	是
DCSM_COMMON_REGS	DCSMCOMMON_BASE	0x0005_F0C0	是	-	-	是
MEM_CFG_REGS	MEMCFG_BASE	0x0005_F400	是	-	-	是
ACCESS_PROTECTION_REGS	ACCESSPROTECTION_BASE	0x0005_F500	是	-	-	是
MEMORY_ERROR_REGS	MEMORYERROR_BASE	0x0005_F540	是	-	-	是
TEST_ERROR_REGS	TESTERROR_BASE	0x0005_F590	是	-	-	是
FLASH_CTRL_REGS	FLASH0CTRL_BASE	0x0005_F800	是	-	-	是
FLASH_ECC_REGS	FLASH0ECC_BASE	0x0005_FB00	是	-	-	是
Peripheral Frame 7 (PF7)						
EXT_EVT_REGS	EXTEVT_BASE	0x0005_4000	是	-	-	是
EXT_GPRCM_REGS	EXTGPRCM_BASE	0x0005_400A	是	-	-	是
IPSTANDARD_REGS	IPSTANDARD_BASE	0x0005_4020	是	-	-	是
IPSPECIFIC_REGS	IPSPECIFIC_BASE	0x0005_4100	是	-	-	是
DATA_REGS	DATA_BASE	0x0005_4700	是	-	-	是
ACC_REGS	ACC_BASE	0x0005_4C00	是	-	-	是
INSTRUCTION_REGS	INSTRUCTION_BASE	0x0005_5000	是	-	-	是
RFDATA_REGS	RFDATA_BASE	0x0005_5800	是	-	-	是
MCANSS_REGS	MCANASS_BASE	0x0005_9400	是	-	-	是
MCAN_REGS	MCANA_BASE	0x0005_9600	是	-	-	是
MCAN_ERROR_REGS	MCANA_ERROR_BASE	0x0005_9800	是	-	-	是
MCANSS_REGS	MCANBSS_BASE	0x0005_B400	是	-	-	是
MCAN_REGS	MCANB_BASE	0x0005_B600	是	-	-	是
MCAN_ERROR_REGS	MCANB_ERROR_BASE	0x0005_B800	是	-	-	是
DCC_REGS	DCC0_BASE	0x0005_E700	是	-	-	是
DCC_REGS	DCC1_BASE	0x0005_E740	是	-	-	是
Peripheral Frame 8 (PF8)						
LIN_REGS	LINA_BASE	0x0000_6800	是	是	是	是
Peripheral Frame 9 (PF9)						
WD_REGS	WD_BASE	0x0000_7000	是	-	-	是
NMI_INTRUPT_REGS	NMI_BASE	0x0000_7060	是	-	-	是

版权所有 © 2026 Texas Instruments Incorporated

表 7-4. 外设寄存器内存映射（续）

Structure	DriverLib Name	Base Address	CPU1	CPU1.DMA	CPU1.CLA1	Pipeline Protected
XINT_REGS	XINT_BASE	0x0000_7070	是	-	-	是
SCI_REGS	SCIA_BASE	0x0000_7200	是	-	-	是
SCI_REGS	SCIB_BASE	0x0000_7210	是	-	-	是
SCI_REGS	SCIC_BASE	0x0000_7220	是	-	-	是
I2C_REGS	I2CA_BASE	0x0000_7300	是	-	-	是
I2C_REGS	I2CB_BASE	0x0000_7340	是	-	-	是
Peripheral Frame 10 (PF10)						
CLB_LOGIC_CONFIG_REGS	CLB1_LOGICCFG_BASE	0x0000_3000	是	-	是	是
CLB_LOGIC_CONTROL_REGS	CLB1_LOGICCTRL_BASE	0x0000_3100	是	-	是	是
CLB_DATA_EXCHANGE_REGS	CLB1_DATAEXCH_BASE	0x0000_3180	是	-	是	是
CLB_LOGIC_CONFIG_REGS	CLB2_LOGICCFG_BASE	0x0000_3400	是	-	是	是
CLB_LOGIC_CONTROL_REGS	CLB2_LOGICCTRL_BASE	0x0000_3500	是	-	是	是
CLB_DATA_EXCHANGE_REGS	CLB2_DATAEXCH_BASE	0x0000_3580	是	-	是	是
Peripheral Frame 11 (PF11)						
USB_REGS	USBA_BASE	0x0004_0000	是	是	-	是
AES_REGS	AESA_BASE	0x0004_2000	是	是	-	是
AES_SS_REGS	AESA_SS_BASE	0x0004_2C00	是	是	-	是
Peripheral Frame 12 (PF12)						
LFU_REGS	LFU_BASE	0x0000_7FE0	是	-	是	是

版权所有 © 2026，Texas Instruments Incorporated

7.4 标识信息

表 7-5 列出器件标识寄存器。有关这些器件标识寄存器的更多信息，请参阅 *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*。有关生产状态（TMX 或 TMS）及其他器件信息，可参见 PARTIDH 和 PARTIDL 寄存器说明。

表 7-5. 器件标识寄存器

NAME	地址	容量（×16）	说明	
			Bits	*Options*
PARTIDL	0x0005 D008	2	14-13 INSTASPIN	1 = InstaSPIN-FOC 2 = NONE 3 = NONE
			10-8 PIN_COUNT	0 = 56 pin (QFN) 1 = 64 pin (QFP) 2 = 80 pin (QFP) 3 = 100 pin (QFP) 4 = 128 pin (QFP)
			7-6 QUAL	0 = Engineering Sample (TMX) 1 = Pilot Production (TMP) 2 = Fully Qualified (TMS)
PARTIDH	0x0005 D00A	2	Device part identification number	
			TMS320F28P55xSJ9	0x09FF 0500
			TMS320F28P55xSJ6	0x09FC 0500
			TMS320F28P55xSJ2	0x09F8 0500
			TMS320F28P55xSG9	0x09F5 0500
			TMS320F28P55xSG8	0x09F4 0500
			TMS320F28P55xSG2	0x09EE 0500
REVID	0x0005 D00C	2	Silicon revision number	
			Revision 0	0x0000 0001
			Revision A	0x0000 0002
UID_UNIQUE	0x0007 2172	4	Unique identification number. This number is different on each individual device with the same PARTIDH. This unique number can be used as a serial number in the application. This number is present only on TMS devices.	

7.5 总线架构—外设连接

Peripheral Connectivity 表全面列出了各总线控制器对外设和配置寄存器的访问权限。

表 7-6. 外设连接

PERIPHERAL	DMA	CLA	C28
SYSTEM PERIPHERALS			
CPU Timers			Y
ERAD			Y
GPIO Data		Y	Y
GPIO Pin Mapping and Configuration			Y
XBAR Configuration			Y
System Configuration			Y
AES	Y		Y
EPG			Y
LFU		Y	Y
DCC			Y
存储器			
M0/M1			Y
LSx		Y	Y
GSx	Y		Y
ROM			Y
FLASH			Y
CONTROL PERIPHERALS			
ePWM/HRPWM	Y	Y	Y
eCAP	Y	Y	Y
eQEP (1)	Y	Y	Y
CLB		Y	Y
ANALOG PERIPHERALS			
CMPSS (1)	Y	Y	Y
DAC (1)	Y	Y	Y
ADC Configuration		Y	Y
ADC Results (1)	Y	Y	Y
PGA (1)	Y	Y	Y
COMMUNICATION PERIPHERALS			
MCAN(CAN-FD) (1)	Y		Y
FSITX/FSIRX	Y	Y	Y
I2C			Y
LIN	Y	Y	Y
PMBus	Y	Y	Y
SCI			Y
SPI	Y	Y	Y
USB (1)	Y		Y

(1) DMA 可以访问这些模块，但无法触发 DMA 传输。

版权所有 © 2026，Texas Instruments Incorporated

7.6 C28x 处理器

CPU 是一款 32 位定点处理器，融合了数字信号处理、精简指令集计算（RISC）以及微控制器架构、固件和工具集的优势。

CPU 具有改进型哈佛架构和循环寻址功能。RISC 特性包括单周期指令执行、寄存器间操作和改进型哈佛架构。微控制器特性包括通过直观的指令集简化使用、字节打包与解包以及位操作。CPU 的改进型哈佛架构支持并行取指和取数。CPU 可在读取指令和数据的同时写入数据，从而在流水线中维持单周期指令操作。上述操作通过 6 条独立的地址/数据总线完成。

有关 CPU 架构和指令集的更多信息，请参阅 *TMS320C28x CPU and Instruction Set Reference Guide*。

7.6.1 Floating-Point Unit (FPU)

C28x 浮点扩展处理器（C28x+FPU）扩展了 C28x 定点 CPU 的能力，通过增加寄存器和指令，以支持 IEEE 单精度浮点运算。

搭载 C28x+FPU 的器件包含标准 C28x 寄存器组，以及一组额外的浮点单元寄存器。新增的浮点单元寄存器如下：

- 8 个浮点结果寄存器 RnH（其中 n = 0–7）
- 浮点状态寄存器（STF）
- 重复块寄存器（RB）

除 RB 外，所有浮点寄存器均有影子寄存器。这些影子寄存器可用于高优先级中断中，以快速保存和恢复浮点寄存器上下文。

有关 C28x 浮点单元（FPU）的更多信息，请参阅 *TMS320C28x Extended Instruction Sets Technical Reference Manual*。

7.6.2 Trigonometric Math Unit (TMU)

三角数学单元（TMU）通过增加指令并利用现有 FPU 指令扩展 C28x+FPU 的功能，从而加速表 7-7 所列常用三角函数和算术运算的执行。

表 7-7. TMU 支持的指令

Instructions	C Equivalent Operation	Pipeline Cycles
MPY2PIF32 RaH,RbH	a = b * 2pi	2/3
DIV2PIF32 RaH,RbH	a = b / 2pi	2/3
DIVF32 RaH,RbH,RcH	a = b/c	5
SQRTF32 RaH,RbH	a = sqrt(b)	5
SINPUF32 RaH,RbH	a = sin(b*2pi)	4
COSPUF32 RaH,RbH	a = cos(b*2pi)	4
ATANPUF32 RaH,RbH	a = atan(b)/2pi	4
QUADF32 RaH,RbH,RcH,RdH	Operation to assist in calculating ATANPU2	5

新增指数指令 IEXP2F32 和对数指令 LOG2F32，用于支持 C2000 数字控制库中非线性比例积分微分控制（NLPID）组件的浮点幂函数计算。这两条新增指令可将幂函数的计算周期数从使用软件库函数时约需的 300 个周期缩短到 10 个周期以内。

现有指令、流水线或存储器总线架构均未更改。所有 TMU 指令均使用现有 FPU 寄存器组（R0H 至 R7H）执行操作。

更多信息请参阅 *TMS320C28x Extended Instruction Sets Technical Reference Manual*。

7.6.3 VCRC Unit

循环冗余校验（CRC）算法提供了一种简便方法，可用于验证大型数据块、通信数据包或代码段的数据完整性。C28x+VCRC 可计算 8 位、16 位、24 位和 32 位 CRC。例如，VCRC 可在 10 个周期内计算长度为 10 字节的数据块的 CRC。CRC 结果寄存器保存当前 CRC 值，并在执行 CRC 指令时更新。

VCRC 的 CRC 计算逻辑使用以下 CRC 多项式：

- CRC8 多项式 = 0x07
- CRC16 多项式 1 = 0x8005
- CRC16 多项式 2 = 0x1021
- CRC24 多项式 = 0x5d6dcb
- CRC32 多项式 1 = 0x04c11db7
- CRC32 多项式 2 = 0x1edc6f41

该模块可在一个周期内计算一个字节数据的 CRC。CRC8、CRC16、CRC24 和 CRC32 均按字节进行计算，而不是对 C28x 核心读取的完整 16 位或 32 位数据进行计算，以满足各种标准对逐字节计算的要求。

VCRC 单元还允许用户指定任意多项式的大小（1b–32b）和值，以满足自定义 CRC 需求。使用自定义多项式时，CRC 执行时间会增加到 3 个周期。

有关循环冗余校验（VCRC）指令集的更多信息，请参阅 *TMS320C28x Extended Instruction Sets Technical Reference Manual*。

7.7 控制律加速器（CLA）

CLA Type-2 是一款独立、完全可编程的 32 位浮点运算处理器，为 C28x 系列带来并行控制环路执行能力。CLA 的中断延迟低，因此可以“恰好在需要时”读取 ADC 样本。这显著缩短了从 ADC 采样到输出的延迟，使系统响应更快，并支持更高频率（MHz）的控制环路。使用 CLA 执行时间关键型控制环路后，主 CPU 可处理通信和诊断等其他系统任务。

控制律加速器通过增加并行处理能力扩展了 C28x CPU 的功能。由 CLA 执行的时间关键型控制环路可实现较低的 ADC 采样到输出延迟。因此，CLA 可加快系统响应，并支持更高频率的控制环路。使用 CLA 执行时间关键型任务后，主 CPU 可同时处理其他系统任务和通信功能。

CLA 的主要功能包括：

- 可使用 C 编译器开发 CLA 软件
- 与主 CPU 的时钟速率相同（SYSCLKOUT）
- 采用独立架构，可独立于主 C28x CPU 执行 CLA 算法
  – 完整的总线架构：
    - 程序地址总线（PAB）和程序数据总线（PDB）
    - 数据读地址总线（DRAB）、数据读数据总线（DRDB）、数据写地址总线（DWAB）和数据写数据总线（DWDB） 独立的 8 级流水线 16 位程序计数器（MPC） 4 个 32 位结果寄存器（MR0 至 MR3） 2 个 16 位辅助寄存器（MAR0、MAR1） 状态寄存器（MSTF）

- 指令集包括：
  – IEEE 单精度（32 位）浮点运算 浮点运算可与并行加载或存储同时进行 浮点乘法可与加法或减法同时进行 1/X 和 1/sqrt(X) 估算 数据类型转换

版权所有 © 2026，Texas Instruments Incorporated

– 条件分支和调用　数据加载/
存储操作

- CLA 程序代码最多可包含 8 个任务或中断服务例程，或者 7 个任务和一个主后台任务。

  – 每个任务的起始地址由 MVECT 寄存器指定。　只要任务能放入可配置的 CLA 程序存储器空间，任务大小不受限制。　每次只处理一个任务，直至其完成；任务之间不嵌套。　任务完成时，会在 PIE 中置位该任务专用的中断标志。　一个任务结束后，系统会自动启动优先级最高的待处理任务。　Type-2 CLA 可让主任务在后台持续运行，而其他高优先级

  事件触发前台任务。
- 任务触发机制：
  – 通过 C28x CPU 的 IACK 指令触发　Task1 至 Task8：最多可使用连接到共享总线的外设提供的 256 个触发源；CLA 作为该总线的次级所有者。
  – Task8 可设置为后台任务，Task1 至 Task7 接收外设触发。

- 存储器和共享外设：
  – CLA 与主 CPU 之间有两个专用消息 RAM，用于通信。　C28x CPU 可将 CLA 程序存储器和数据存储器映射到主 CPU 地址空间或 CLA 地址空间。　CLA 与 DMA 之间有两个专用消息 RAM，用于通信。



图 7-2. CLA 框图

版权所有 © 2026，Texas Instruments Incorporated

7.8 嵌入式实时分析和诊断（ERAD）

ERAD 模块增强了器件的调试和系统分析能力。ERAD 提供的调试和系统分析增强功能在 CPU 外部实现。ERAD 由增强型总线比较单元和系统事件计数器单元组成。增强型总线比较单元用于生成硬件断点、硬件观察点和其他输出事件。系统事件计数器单元用于分析和评估系统性能。调试器和应用软件均可访问 ERAD 模块，这显著增强了许多实时系统的调试能力，尤其是在未连接调试器时。ERAD 模块包含程序计数器跟踪（PC Trace）功能，可跟踪 PC 跳变。在 TMS320F28P55x 器件中，ERAD 包含 8 个增强型总线比较单元（将硬件断点数量从 2 个增加到 10 个）和 4 个基准系统事件计数器单元。

7.9 直接存储器访问（DMA）

DMA 模块提供一种硬件数据传输方式，可在外设之间和/或外设与存储器之间传输数据，无需 CPU 介入，从而为其他系统功能释放带宽。此外，DMA 能在传输过程中对数据进行正交重排，并可在缓冲区之间以“乒乓”方式交换数据。这些功能有助于将数据组织成块，以便 CPU 高效处理。图 7-3 展示了器件级 DMA 框图。

DMA 功能包括：

- 6 个通道，每个通道具有独立的 ePIE 中断
- 外设中断触发源： ADC 中断和 EVT 信号 外部中断 ePWM SOC 信号 CPU 定时器 eCAP SPI 发送和接收 LIN 发送和接收
- 数据源和目标：
  – GSx RAM ADC 结果寄存器 控制外设寄存器（ePWM、eQEP、eCAP） 通信外设寄存器（SPI、LIN、CAN、PMBus、FSI） USB PGA 控制寄存器
- 字长：16 位或 32 位（SPI 仅支持 16 位）
- 吞吐率：无仲裁时每个字需要 3 个周期



图 7-3. DMA 框图

版权所有 © 2026，Texas Instruments Incorporated

注意

具有 EALLOW 保护的外设寄存器可防止意外的 DMA 写入。若要通过 DMA 写入这些寄存器，请禁用 EALLOW 保护机制。

7.10 器件启动模式

本节介绍默认启动模式以及本器件支持的所有可用启动模式。启动 ROM 使用启动模式选择通用输入/输出（GPIO）引脚来确定启动模式配置。

表 7-8 列出了默认启动模式选择引脚可选的启动模式。用户可以对器件进行编程，以自定义启动表中可选的启动模式，以及用于选择启动模式的 GPIO 引脚。

所有支持的外设启动模式均使用相应外设模块的第一个实例（SCIA、SPIA、I2CA、CANA 等）。本章提到的外设启动模式（例如 SCI 启动）实际指该外设的第一个模块实例，即通过 SCIA 端口进行 SCI 启动。其他外设启动模式也同样如此。

请参阅 *Reset - XRSn - Switching Characteristics* 表和 *Power-on Reset* 图，了解 $t_{boot-flash}$ 所表示的启动 ROM 首次从 Flash 取指前的执行时间。

表 7-8. 器件默认启动模式

BOOT MODE	GPIO24 (DEFAULT BOOT MODE SELECT PIN 1)	GPIO32 (DEFAULT BOOT MODE SELECT PIN 0)
Parallel IO	0	0
SCI / Wait Boot (1)	0	1
CAN(MCAN-NONFD)	1	0
Flash(USB) (2)	1	1

(1) 只要 SCI 在自动波特率锁定过程中持续等待字符“A”或“a”，SCI 启动模式就可用作等待启动模式。(2) 如果未设置默认 Flash 入口地址，对于包含 USB 外设的器件，启动模式将切换到 USB 启动。对于不含 USB 的器件，如果未设置默认 Flash 入口地址，则会进入 ITRAP ISR

。

切换到 USB 启动仅适用于默认 Flash 入口地址选项，并非适用于所有入口地址选项。

版权所有 © 2026，Texas Instruments Incorporated

7.10.1 Device Boot Configurations

本节详细介绍可用的启动配置及其配置方法。本器件支持使用 0 至 3 个启动模式选择引脚，并支持配置 1 至 8 种启动模式。

若要将器件从默认设置更改为适用于应用的自定义设置，请按以下流程操作：

1. 确定应用需要支持的所有启动方式。（例如：主应用使用 Flash 启动作为主要选项，固件更新使用 CAN 启动作为次要选项，调试使用 SCI 启动作为第三选项等。）2. 根据所需启动模式的数量，确定选择这些模式所需的启动模式选择引脚（BMSP）数量。（例如，3 种启动模式需要 2 个 BMSP 来进行选择。）3. 将所需的 BMSP 分配给物理 GPIO 引脚。（例如，将 BMSP0 分配给 GPIO10，将 BMSP1 分配给 GPIO51，并将 BMSP2 保持为默认的禁用状态。）有关配置的详细信息，请参阅第 7.10.1.1 节。4. 将确定的启动模式定义分配给自定义启动表中的索引，使其与 BMSP 的解码值对应。例如：BOOTDEF0=启动至 Flash，BOOTDEF1=CAN 启动，BOOTDEF2=SCI 启动；其他 BOOTDEFx 均保持默认/空值。有关设置和配置自定义启动模式表的详细信息，请参阅第 7.10.1.2 节。

此外，*Boot Mode Example Use Cases* 节（见 *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*）提供了一些示例用例，介绍如何配置 BMSP 和自定义启动表。

注意

CAN 启动模式会启用晶振（XTAL）。使用该模式前，请确保所用硬件已安装该晶振。

7.10.1.1 配置启动模式引脚

本节介绍用户如何通过编程用户可配置的双区代码安全模块（DCSM）OTP 中的 BOOTPIN-CONFIG 位置（参见表 7-9）来自定义启动模式选择引脚。DCSM OTP 中该位置为 Z1-OTP-BOOTPIN-CONFIG 或 Z2-OTP-BOOTPIN-CONFIG。调试时，EMU-BOOTPIN-CONFIG 是 Z1-OTP-BOOTPIN-CONFIG/Z2-OTP-BOOTPIN-CONFIG 的仿真等效位置，可对其进行编程，以便在不写入 OTP 的情况下试验不同的启动模式。器件可按需配置为使用 0、1、2 或 3 个启动模式选择引脚。

注意

使用 Z2-OTP-BOOTPIN-CONFIG 时，该位置中编程的配置优先于 Z1-OTP-BOOTPIN-CONFIG 中的配置。建议先使用 Z1-OTP-BOOTPIN-CONFIG；如果需要更改 OTP 配置，再改用 Z2-OTP-BOOTPIN-CONFIG。

表 7-9. BOOTPIN-CONFIG 位字段

BIT	NAME	说明
31:24	Key	Write 0x5A to these 8-bits to indicate the bits in this register are valid
23:16	Boot Mode Select Pin 2 (BMSP2)	Refer to BMSP0 description except for BMSP2
15:8	Boot Mode Select Pin 1 (BMSP1)	Refer to BMSP0 description except for BMSP1
7:0	Boot Mode Select Pin 0 (BMSP0)	Set to the GPIO pin to be used during boot (up to 255): - 0x0 = GPIO0 - 0x01 = GPIO1 - and so on Writing 0xFF disables BMSP0 and this pin is no longer used to select the boot mode.

以下 GPIO 不能用作 BMSP。如果将其选作特定 BMSP，启动 ROM 会自动 选择出厂默认 GPIO（BMSP2 的出厂默认值为 0xFF，这会禁用 BMSP）。

- GPIO 20 和 GPIO 21
- GPIO 36 和 GPIO 38
- GPIO 62 至 GPIO 223

版权所有 © 2026，Texas Instruments Incorporated

表 7-10. 独立启动模式选择引脚解码

BOOTPIN_CONFIG KEY	BMSP0	BMSP1	BMSP2	REALIZED BOOT MODE
!= 0x5A	Don't Care	Don't Care	Don't Care	Boot as defined by the factory default BMSPs
= 0x5A	0xFF	0xFF	0xFF	Boot as defined in the boot table for boot mode 0 (All BMSPs disabled)
	Valid GPIO	0xFF	0xFF	Boot as defined by the value of BMSP0 (BMSP1 and BMSP2 disabled)
	0xFF	Valid GPIO	0xFF	Boot as defined by the value of BMSP1 (BMSP0 and BMSP2 disabled)
	0xFF	0xFF	Valid GPIO	Boot as defined by the value of BMSP2 (BMSP0 and BMSP1 disabled)
	Valid GPIO	Valid GPIO	0xFF	Boot as defined by the values of BMSP0 and BMSP1 (BMSP2 disabled)
	Valid GPIO	0xFF	Valid GPIO	Boot as defined by the values of BMSP0 and BMSP2 (BMSP1 disabled)
	0xFF	Valid GPIO	Valid GPIO	Boot as defined by the values of BMSP1 and BMSP2 (BMSP0 disabled)
	Valid GPIO	Valid GPIO	Valid GPIO	Boot as defined by the values of BMSP0, BMSP1, and BMSP2
	Invalid GPIO	Valid GPIO	Valid GPIO	BMSP0 is reset to the factory default BMSP0 GPIO Boot as defined by the values of BMSP0, BMSP1, and BMSP2
	Valid GPIO	Invalid GPIO	Valid GPIO	BMSP1 is reset to the factory default BMSP1 GPIO Boot as defined by the values of BMSP0, BMSP1, and BMSP2
	Valid GPIO	Valid GPIO	Invalid GPIO	BMSP2 is reset to the factory default state, which is disabled Boot as defined by the values of BMSP0 and BMSP1

注意

解码启动模式时，BMSP0 是启动表索引值的最低有效位，BMSP2 是最高有效位。禁用 BMSP 时，建议从禁用 BMSP2 开始。例如，只使用 BMSP2（禁用 BMSP1 和 BMSP0）时，仅可选择启动表索引 0 和 4。只使用 BMSP0 时，可选择的启动表索引为 0 和 1。

7.10.1.2 配置启动模式表选项

本节介绍如何配置器件的启动定义表 BOOTDEF 及相关启动选项。该 64 位位置位于用户可配置的 DCSM OTP 中，位置名称为 Z1-OTP-BOOTDEF-LOW 和 Z1-OTP-BOOTDEF-HIGH。调试时，EMU-BOOTDEF-LOW 和 EMU-BOOTDEF-HIGH 分别是 Z1-OTP-BOOTDEF-LOW 和 Z1-OTP-BOOTDEF-HIGH 的仿真等效位置，可对其进行编程，以便在不写入 OTP 的情况下试验不同的启动模式选项。可自定义的启动定义表范围取决于所使用的启动模式选择引脚（BMSP）数量。例如，0 个 BMSP 对应 1 个表项，1 个 BMSP 对应 2 个表项，2 个 BMSP 对应 4 个表项，3 个 BMSP 对应 8 个表项。有关设置 BOOTPIN_CONFIG 和 BOOTDEF 值的示例，请参阅 *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual* 。

注意

配置 Z2-OTP-BOOTPIN-CONFIG 后，将使用 Z2-OTP-BOOTDEF-LOW 和 Z2-OTP-BOOTDEF-HIGH 位置，而不是 Z1-OTP-BOOTDEF-LOW 和 Z1-OTP-BOOTDEF-HIGH 位置。有关 BOOTPIN_CONFIG 用法的详细信息，请参阅“配置启动模式引脚”。

表 7-11. BOOTDEF 位字段

BOOTDEF NAME	BYTE POSITION	NAME	说明
BOOT_DEF0	7:0	BOOT_DEF0 Mode/Options	Set the boot mode for index 0 of the boot table. Different boot modes and their options can include, for example, a boot mode that uses different GPIOs for a specific bootloader or a different flash entry point address. Any unsupported boot mode will cause the device to either go to wait boot or boot to flash. Refer to the *GPIO Assignments* section for valid BOOTDEF values to set in the table.
BOOT_DEF1	15:8	BOOT_DEF1 Mode/Options	Refer to BOOT_DEF0 description
BOOT_DEF2	23:16	BOOT_DEF2 Mode/Options	
BOOT_DEF3	31:24	BOOT_DEF3 Mode/Options	
BOOT_DEF4	39:32	BOOT_DEF4 Mode/Options	
BOOT_DEF5	47:40	BOOT_DEF5 Mode/Options	
BOOT_DEF6	55:48	BOOT_DEF6 Mode/Options	
BOOT_DEF7	63:56	BOOT_DEF7 Mode/Options	

版权所有 © 2026，Texas Instruments Incorporated

7.10.2 GPIO Assignments

本节介绍用于设置启动模式的 GPIO 和启动选项值，这些值存储在 BOOT_DEF 存储位置：Z1-OTP-BOOTDEF-LOW/Z2-OTP-BOOTDEF-LOW 和 Z1-OTP-BOOTDEF-HIGH/Z2-OTP-BOOTDEF-HIGH。有关 BOOT_DEF 的配置方法，请参阅“配置启动模式表选项”。选择启动模式选项时，请确认所用器件封装的引脚复用选项中包含所需引脚。

表 7-12. SCI 启动选项

OPTION	BOOTDEF VALUE	SCITXDA GPIO	SCIRXDA GPIO
0 (default)	0x01	GPIO29	GPIO28
1	0x21	GPIO1	GPIO0
2	0x41	GPIO8	GPIO9
3	0x61	GPIO7	GPIO3
4	0x81	GPIO16	GPIO3

表 7-13. MCAN 启动选项

OPTION	BOOTDEF VALUE	CANTXA GPIO	CANRXA GPIO
0 (default)	0x08	GPIO4	GPIO5
1	0x28	GPIO1	GPIO0
2	0x48	GPIO13	GPIO12

表 7-14. CAN（MCAN 非 FD 模式）启动选项

OPTION	BOOTDEF VALUE	CANTXA GPIO	CANRXA GPIO
0 (default)	0x02	GPIO4	GPIO5
1	0x22	GPIO1	GPIO0
2	0x42	GPIO13	GPIO12

表 7-15. I2C 启动选项

OPTION	BOOTDEF VALUE	SDAA GPIO	SCLA GPIO
0	0x07	GPIO0	GPIO1
1	0x27	GPIO32	GPIO33
2	0x47	GPIO5	GPIO4

表 7-16. RAM 启动选项

OPTION	BOOTDEF VALUE	RAM ENTRY POINT (ADDRESS)
0	0x05	0x0000 0000

表 7-17. Flash/安全 Flash 启动选项

OPTION	BOOTDEF VALUE	FLASH ENTRY POINT (ADDRESS)	FLASH SECTOR
0 (default)	0x03	0x0008 0000	Bank0 Sector 0
1	0x23	0x0008 8000	Bank 0 Sector 32
2	0x43	0x000C 0000	Bank 2 Sector 0
3	0x63	0x000C 8000	Bank 2, Sector 32
4	0x83	0x0010 0000	Bank 4, Sector 0

版权所有 © 2026，Texas Instruments Incorporated

表 7-18. LFU Flash 启动选项

OPTION	BOOTDEF VALUE	FLASH ENTRY POINT (ADDRESS)	BANK
0 (default)	0x0B	0x0008 0000	Bank0
		0x000C 0000	Bank2
1	0x2B	0x0008 8000	Bank0
		0x000C 8000	Bank2

表 7-19. 等待启动选项

OPTION	BOOTDEF VALUE	WATCHDOG
0	0x04	Enabled
1	0x24	Disabled

表 7-20. SPI 启动选项

OPTION	BOOTDEF VALUE	SPIPICOA	SPIPOCIA	SPICLKA	SPIPTE
0	0x06	GPIO2	GPIO1	GPIO3	GPIO5
1	0x26	GPIO16	GPIO1	GPIO3	GPIO0
2	0x46	GPIO8	GPIO10	GPIO9	GPIO11
3	0x66	GPIO16	GPIO12	GPIO9	GPIO24

表 7-21. 并行启动选项

OPTION	BOOTDEF VALUE	D0-D7 GPIO	28x(DSP) CONTROL GPIO	HOST CONTROL GPIO
0 (default)	0x00	D0 - GPIO0	GPIO16	GPIO29
		D1 - GPIO1		
		D2 - GPIO2		
		D3 - GPIO3		
		D4 - GPIO4		
		D5 - GPIO5		
		D6 - GPIO6		
		D7 - GPIO7		
1	0x20	D0 - GPIO0	GPIO12	GPIO13
		D1 - GPIO1		
		D2 - GPIO2		
		D3 - GPIO3		
		D4 - GPIO5		
		D5 - GPIO6		
		D6 - GPIO7		
		D7 - GPIO24		

表 7-22. USB 启动选项

OPTION	BOOTDEF VALUE	USB0 DM	USB0 DP
0 (default)	0x09	GPIO23	GPIO41

7.11 安全性

安全功能由双区代码安全模块（DCSM）强制实施。首要防护措施是保护芯片边界，应始终启用。此外，还可使用双区安全功能对代码进行分区。

版权所有 © 2026，Texas Instruments Incorporated

7.11.1 Securing the Boundary of the Chip

应结合固件更新代码中的身份验证，使用以下两项功能，以帮助防止未经授权的代码在器件上运行。

7.11.1.1 JTAGLOCK

在 USER OTP 中启用 JTAGLOCK 功能后，将禁用对器件资源的 JTAG 访问（例如通过调试探针访问）。

7.11.1.2 零引脚启动（Zero-pin Boot）

在 USER OTP 中同时启用零引脚启动和 Flash 启动后，会阻止所有基于引脚的外部 引导程序引导加载程序选项（例如 SCI、CAN 和并行启动）。

7.11.2 Dual-Zone Security

双区安全机制为两个安全区提供保护：区域 1（Z1）和区域 2（Z2）。两个区域的安全实现相同。每个区域均有专用安全资源（OTP 存储器和安全 ROM）以及分配的安全资源（LSx RAM 和 Flash 扇区）。

7.11.3 Disclaimer

代码安全模块免责声明

本器件包含的代码安全模块（CSM）旨在通过密码保护关联存储器中存储的数据。根据 Texas Instruments（TI）的标准条款和条件，TI 保证 CSM 在本器件适用的保修期内符合 TI 已发布的规格。

但是，TI 不保证或声明 CSM 不会遭到破解或侵入，也不保证或声明无法通过其他方式访问关联存储器中存储的数据。此外，除上述内容外，TI 对 CSM 或本器件的运行不作任何保证或声明，包括对适销性或特定用途适用性的任何默示保证。

对于因任何原因以任何方式因您使用 CSM 或本器件而产生的任何后果性、特殊、间接、附带或惩罚性损害，无论 TI 是否已被告知可能发生此类损害，TI 在任何情况下均不承担责任。排除的损害包括但不限于数据丢失、商誉损失、使用损失、业务中断或其他经济损失。

7.12 看门狗

本看门狗模块与以往 TMS320C2000™ 微控制器中的看门狗相同，但可选择设置软件复位（清零）计数器的最短时间间隔。该窗口式倒计时功能默认禁用，因此看门狗完全向后兼容。

看门狗可生成复位或中断。它由内部振荡器提供时钟，并使用可选 的频率分频器。

图 7-4 展示了看门狗模块中的各个功能块。



图 7-4. 窗口式看门狗

版权所有 © 2026，Texas Instruments Incorporated

7.13 C28x 定时器

CPU-Timer 0、1 和 2 是相同的 32 位定时器，具有可预置周期和 16 位时钟预分频。定时器具有 32 位倒计数寄存器，计数器到达 0 时会产生中断。计数器按照 CPU 时钟频率除以预分频值的速率递减。计数器到达 0 时，会自动重新载入 32 位周期值。

CPU-Timer 0 用于通用场合，并连接到 PIE 模块。CPU-Timer 1 也可通用，并连接到 CPU 的 INT13。CPU-Timer 2 专用于 TI-RTOS，连接到 CPU 的 INT14。如果未使用 TI-RTOS，CPU-Timer 2 可用于通用场合。

CPU-Timer 2 可由以下任一时钟源驱动：
- SYSCLK（默认）
- 内部无引脚振荡器 1（INTOSC1）
- 内部无引脚振荡器 2（INTOSC2）
- X1（XTAL）

7.14 双时钟比较器（DCC）

DCC 模块使用第二个时钟来评估和监控时钟输入；第二个时钟可以是精度和可靠性更高的时钟。该监测机制可检测时钟源或时钟结构中的故障，从而提高系统安全指标。

7.14.1 Features

DCC 具有以下功能：
- 使应用能够确保两个时钟信号的频率保持固定比例。
- 支持根据参考时钟周期数定义可编程的容差窗口。
- 支持连续监控，无需应用程序介入。
- 支持单序列模式，用于单次测量。
- 允许为每个计数器选择时钟源，从而支持多种特定应用场景。

7.14.2 Mapping of DCCx Clock Source Inputs

表 7-23. DCCx 时钟源 0 表

DCCxCLKSRC0[3:0]	CLOCK NAME
0x0	XTAL/X1
0x1	INTOSC1
0x2	INTOSC2
0x4	TCK
0x5	CPU1.SYSCLK
0x8	AUXCLKIN
0xC	INPUT XBAR (Output16 of input-xbar)
others	Reserved

表 7-24. DCCx 时钟源 1 表

DCCxCLKSRC1[4:0]	CLOCK NAME
0x0	PLLRAWCLK
0x2	INTOSC1
0x3	INTOSC2
0x6	CPU1.SYSCLK
0x9	Input XBAR (Output15 of the input-xbar)
0xA	AUXCLKIN
0xB	EPWMCLK
0xC	LSPCLK
0xD	ADCCLK

版权所有 © 2026 Texas Instruments Incorporated

表 7-24. DCCx 时钟源 1 表（续）

DCCxCLKSRC1[4:0]	CLOCK NAME
0xE	WDCLK
0xF	CAN0BITCLK
others	Reserved

版权所有 © 2026，Texas Instruments Incorporated

7.15 可配置逻辑块（CLB）

C2000 可配置逻辑块（CLB）由一组模块组成，可通过软件将这些模块互连，以实现自定义数字逻辑功能或增强现有片上外设。CLB 可通过一组交叉开关互连增强现有外设，从而与增强型脉宽调制器（ePWM）、增强型捕获模块（eCAP）和增强型正交编码器脉冲模块（eQEP）等现有控制外设实现高度连接。交叉开关还允许 CLB 连接到外部 GPIO 引脚。这样，CLB 可配置为与器件外设交互，以执行比较器等小型逻辑功能，或实现自定义串行数据交换协议。借助 CLB，原本需要使用外部逻辑器件实现的功能现在可以在 MCU 内部实现。

CLB 外设通过 CLB 工具进行配置。有关 CLB 工具、可用示例、应用说明和用户指南的更多信息，请参阅 C2000 MCU 的 C2000Ware 软件包（C2000Ware_2_00_00_03 及更高版本）中的以下路径：

- C2000WARE_INSTALL_LOCATION\utilities\clb_tool\clb_syscfg\doc
- *CLB Tool User's Guide*
- *Designing With the C2000™ Configurable Logic Block (CLB)*应用说明
- *How to Migrate Custom Logic From an FPGA/CPLD to C2000™ Microcontrollers*应用说明

图 7-5 展示了 CLB 模块及其互连。



图 7-5. GPIO 到 CLB Tile 的连接

C2000Ware MotorControl SDK 现已提供绝对值编码器协议接口的 Position Manager 解决方案。C2000Ware MotorControl SDK 附带这些解决方案的配置文件、应用编程接口（API）和使用示例。在一些解决方案中，TI 配置的 CLB 会与 SPI 端口或 C28x CPU 等其他片上资源配合使用，以实现更复杂的功能。

版权所有 © 2026，Texas Instruments Incorporated

8 功能安全

符合功能安全要求的产品采用符合 ISO 26262/IEC 61508 的硬件开发流程开发。该流程经过独立评估和认证，达到 ASIL D/SIL 3 系统性能力（见证书）。TMS320F28P55x 已获认证，达到元件级随机硬件能力 ASIL B 和 SIL 2（见证书）。

现已提供功能安全手册，介绍所有硬件和软件功能安全机制。请参阅《TMS320F28P55x 实时微控制器功能安全手册》。

此外，还提供详细、可调且经过故障注入的定量 FMEDA，可用于计算随机硬件指标；这些指标分别按照国际标准化组织 ISO 26262 和国际电工委员会 IEC 61508 的规定，适用于汽车和工业应用。此可调 FMEDA 需申请获取；请参阅 *C2000™ Safety Package for Automotive and Industrial Real-Time Microcontrollers User's Guide*。

- 另有一份白皮书介绍可调 FMEDA 的价值（或优势）。请参阅出版物 *Functional Safety: A tunable FMEDA for C2000™ MCUs*。
- TI 视频库提供了五部分 FMEDA 调整培训中的第 1 部分和第 2 部分。第 1 部分：*Basics of FMEDA and how it is useful in system level safety analysis*。第 2 部分：*Introduction to the C2000™ Tunable FMEDA*。第 3、4 和 5 部分与可调 FMEDA 一同提供，需申请获取。

为帮助开发满足功能安全要求的系统，提供适用于 TMS320F28P55x 系列器件的诊断库：C28x CPU 自检库（C28x_STL）、控制律加速器自检库（CLA_STL）和软件诊断库（SDL）。C28x_STL 和 CLA_STL 按照 TÜV® SÜD 认证的 TI 内部软件开发流程规范开发。该规范涵盖基线质量、汽车质量和功能安全质量的软件开发流程；对于功能安全，目标是满足 IEC 61508 和 ISO 26262 的系统能力要求。

层级中的第一个库是 C28x_STL，它通过对 CPU 执行软件测试来检测 CPU 内的永久性故障。第二个是 CLA_STL，可用于检测 CLA 内的永久性故障。CLA_STL 仅应申请获取；请参阅 *C2000™ Safety Package for Automotive and Industrial Real-Time Microcontrollers User's Guide*

SDL 是一组参考软件，提供器件安全手册中所述多种安全机制的示例实现，例如 SRAM 软件测试、时钟缺失检测功能的软件测试、使用 CPU 定时器进行时钟完整性检查以及其他多项关键功能。SDL 随 C2000Ware 一同提供。

C2000 实时 MCU 还配备基于 TI 发布验证的 C28x 和 CLA 编译器资格认证套件（CQKIT）。该套件可免费申请，可通过“安全编译器资格认证套件”网页申请获取。

有关如何使用 C2000 实时 MCU 开发功能安全系统的更多详细信息，请参阅以下文档：

- *Automotive Functional Safety for C2000™ Real-Time Microcontrollers*概述了可用于协助完成 ISO 26262 认证流程的功能安全产品、文档、软件和支持资源。
- *Industrial Functional Safety for C2000™ Real-Time Microcontrollers*概述了可用于协助完成 IEC 61508 认证流程的功能安全产品、文档、软件和支持资源。
- *C2000™ Hardware Built-In Self-Test* 介绍 C2000™ 实时微控制器中的硬件内建自检（HWBIST）功能。HWBIST 可提高 C28x CPU 的诊断覆盖率，这通常是满足安全标准所需的。
- *Error Detection in SRAM Application Report*介绍 SRAM 位单元和位阵列的特性以及 SRAM 故障来源，并提出在电子系统中管理存储器故障的方法。本文面向希望提高嵌入式 SRAM 稳健性的电子系统开发人员或集成商。

- *C2000™ CPU Memory Built-In Self-Test*介绍在控制环路运行期间使用 C28x 中央处理单元（CPU）验证嵌入式存储器的方法。文中讨论存储器验证面临的系统挑战以及 C2000 器件和软件提供的不同解决方案，最后介绍可用于存储器测试的软件诊断库功能。

版权所有 © 2026，Texas Instruments Incorporated

9 参考设计

TI 参考设计库涵盖模拟、嵌入式处理器和连接领域，提供种类丰富的参考设计。TI 专家创建这些设计以帮助您快速启动系统设计；每个参考设计均包含原理图或框图、物料清单（BOM）和设计文件，以缩短产品上市时间。请在“选择 TI 参考设计”页面搜索并下载设计。

以下列出部分适用的参考设计。该器件及其他 C2000 MCU 支持的完整参考设计列表由 TI Resource Explorer 维护。

3 kW、180 W/in³ 单相图腾柱无桥 PFC 参考设计，最大输入电流为 16 A
此参考设计展示了如何使用 C2000™ 微控制器控制连续导通模式图腾柱功率因数校正（PFC）变换器。该 PFC 还可在并网（电流控制）模式下用作逆变器。此变换器支持最大输入电流 16 A RMS，峰值功率为 3.6 kW。

双向 400 V/12 V DC/DC 变换器参考设计
《双向 400 V-12 V DC/DC 变换器参考设计》是一种基于微控制器的实现方案，用于
隔离式双向 DC-DC 变换器。带同步整流的移相全桥（PSFB）
将电力从 400 V 母线/电池传输到 12 V 电池，实现降压模式；而推挽级
在升压模式下将电力从低压电池反向传输到高压母线/电池。

基于 GaN 的 6.6 kW 双向车载充电器参考设计
PMP22650 参考设计是一款 6.6 kW 双向车载充电器。该设计采用两相图腾柱 PFC 和带同步整流的全桥 CLLLC 变换器。CLLLC 采用变频和移相调制，在所需的调节范围内控制输出。

适用于 HEV/EV 车载充电器的双向 CLLLC 谐振双有源桥（DAB）参考设计
具备双向功率流能力和软开关特性的 CLLLC 谐振 DAB，是混合动力汽车/电动汽车（HEV/EV）车载充电器和储能应用的理想方案。此设计展示了如何使用 C2000™ MCU 在闭环电压和闭环电流模式下控制该电源拓扑。

采用 CCM 图腾柱 PFC 和 CLLLC DC/DC、基于 C2000™ MCU 的 7.4 kW 车载充电器参考设计。TIDM-02013 是一款双向车载充电器参考设计。该设计由交错式连续导通模式（CCM）图腾柱（TTPL）无桥功率因数校正（PFC）功率级和 CLLLC DC/DC 功率级组成，所有功率级均由单个 C2000™ 实时控制微控制器（MCU）控制，并采用 TI 氮化镓（GaN）功率模块。

48 V 三相逆变器评估模块，采用分流器式在线电机相电流检测
BOOSTXL-3PHGANINV 评估模块包含一款 48 V/10 A 三相 GaN 逆变器，并采用高精度在线分流器式相电流检测，可精确控制伺服驱动器等精密驱动系统。

C2000 DesignDRIVE Position Manager BoosterPack™ 插件模块
PositionManager BoosterPack 是一个灵活的低压平台，用于评估绝对值编码器和旋转变压器、SinCos 传感器等模拟传感器的接口。与 DesignDRIVE Position Manager 软件解决方案配合使用时，这个低成本评估模块可成为强大的工具，用于将 EnDat、BiSS 和 T-format 等多种常见位置编码器连接到 C2000 实时控制器。C2000 Position Manager 技术将常用数字和模拟位置传感器的接口集成到 C2000 实时控制器中，从而无需使用外部 FPGA 实现这些功能。

通过快速串行接口（FSI）实现的分布式多轴伺服驱动参考设计
此参考设计展示了使用 C2000™ 实时控制器通过快速串行接口（FSI）实现分布式或去中心化多轴伺服驱动的示例。多轴伺服驱动用于工厂自动化和机器人等多种应用。此类系统通常重点关注每轴成本、性能和易用性。FSI 是一种兼顾成本和可靠性的高速通信接口，抖动低，并可将多个 C2000 微控制器菊花链连接。

版权所有 © 2026，Texas Instruments Incorporated

10 kW 双向三相三电平（T 型）逆变器和 PFC 参考设计
该验证过的参考设计概述了如何实现三相三电平 SiC DC:AC T 型逆变器功率级。50 kHz 的较高开关频率可减小滤波器设计中磁性元件的尺寸，并提高功率密度。采用 SiC MOSFET 可支持最高 1000 V 的直流母线电压，并降低开关损耗，峰值效率可达 99%。此设计可配置为两电平或三电平逆变器。

面向 3 级电动汽车充电站的双向双有源桥参考设计
此参考设计概述了单相双有源桥（DAB）DC/DC 变换器的实现。DAB 拓扑具有软开关换流、器件数量少和效率高等优势。在功率密度、成本、重量、电气隔离、高电压转换比和可靠性至关重要的场景中，此设计十分有用，因此适用于电动汽车充电站和储能应用。DAB 的模块化和对称结构允许堆叠多个变换器，以实现高功率吞吐量，并支持电池充电和放电所需的双向运行模式。

基于 GaN 的 1.6 kW 双向微型逆变器参考设计。该参考设计展示了一款支持储能的四输入双向 GaN 微型逆变器，功率为 1.6 kW。

版权所有 © 2026，Texas Instruments Incorporated

10 器件和文档支持

TI 提供多种开发工具。下文列出了用于评估器件性能、生成代码和开发解决方案的工具及软件。

10.1 器件命名

为标示产品开发周期的不同阶段，TI 会为所有 MCU 器件和支持工具的型号分配前缀。每个 TMS320™ MCU 商用系列成员的型号均带有以下三种前缀之一：TMX、TMP 或 TMS（例如 TMS320F28P559SJ-Q1）。TI 为支持工具推荐使用以下两种前缀之一：TMDX 或 TMDS。这些前缀表示产品开发的不同阶段：从工程样片（TMX 和 TMDX）到完全通过认证的量产器件和工具（TMS 和 TMDS）。

器件开发阶段演进流程：

TMX：实验器件，其电气规格不一定代表最终器件，并且可能未采用量产装配流程。

TMP：原型器件，可能并非最终硅片，也不一定满足最终电气规格。TMS：完全通过认证的硅片量产版本。

支持工具开发阶段演进流程：

TMDX：尚未完成 Texas Instruments 内部认证测试的开发支持产品。

TMDS：完全通过认证的开发支持产品。

TMX 和 TMP 器件以及 TMDX 开发支持工具发货时附带以下免责声明：

“开发阶段产品仅供内部评估使用。”

量产器件和 TMDS 开发支持工具均已完成全面特性测试，并已充分证明其质量和可靠性。适用 TI 标准保修。

预测表明，原型器件（X 或 P）的故障率高于标准量产器件。Texas Instruments 建议不要在任何量产系统中使用这些器件，因为其预期的最终使用故障率仍未确定。只能使用通过认证的量产器件。

TI 器件命名还包含器件系列名称后缀。该后缀表示封装类型（例如 PZ）。

有关器件型号和更多订购信息，请访问 TI 网站（www.ti.com）或联系 TI 销售代表。



A. 可订购器件型号中使用前缀 X。

图 10-1. 器件命名

10.2 标记

图 10-2、图 10-3、图 10-4、图 10-5、图 10-6、图 10-7、图 10-8 和图 10-9 展示了封装标识。表 10-1 列出了芯片版本代码。



YMLLLLS = 批次追溯代码

YM = 两位数年月代码
LLLL = 组装批次代码
S = 组装地点代码
$$ = 晶圆制造厂代码（适用时为一位或两位字符）
 # = 硅版本代码

G4 = 绿色环保（低卤素且符合 RoHS）

图 10-2. PDT 封装汽车级器件的封装标识

版权所有 © 2026，Texas Instruments Incorporated



YMLLLLS = 批次追溯代码

YM = 两位数年月代码
LLLL = 组装批次代码
S = 组装地点代码
$$ = 晶圆制造厂代码（适用时为一位或两位字符）
 # = 硅版本代码

G4 = 绿色环保（低卤素且符合 RoHS）

图 10-3. PZ 封装的封装标识—汽车 级



YMLLLLS = 批次追溯代码

YM = 两位数年月代码
LLLL = 组装批次代码
S = 组装地点代码
$$ = 晶圆制造厂代码（适用时为一位或两位字符）
 # = 硅版本代码

G4 = 绿色环保（低卤素且符合 RoHS）

图 10-4. PZ 封装非汽车级器件的封装标识



YMLLLLS = 批次追溯代码

YM = 两位数年月代码
LLLL = 组装批次代码
S = 组装地点代码
$$ = 晶圆制造厂代码（适用时为一位或两位字符）
 # = 硅版本代码

G4 = 绿色环保（低卤素且符合 RoHS）

图 10-5. PNA 封装汽车级器件的封装标识



图 10-6 . PNA 封装的封装标识—非汽车 级



图 10-7. PM 封装汽车级器件的封装标识



图 10-8. PM 封装非汽车级器件的封装标识

版权所有 © 2026，Texas Instruments Incorporated



图 10-9. RSH 封装非汽车级器件的封装标识

表 10-1. 版本标识

硅版本代码	硅版本	REVID(1) 地址：0x5D00C	说明
Blank	0	0x0000 0001	该硅版本提供 TMX 工程样片。
A	A	0x0000 0002	该硅版本提供 TMS 量产器件。

(1) 芯片版本 ID

10.3 工具和软件

TI 提供丰富的开发工具。以下列出部分用于评估器件性能、生成代码和开发解决方案的工具及软件。如需查看适用于 C2000™ 实时控制 MCU 的全部工具和软件，请访问“C2000 实时控制 MCU—设计与开发”页面。

开发工具

TI Resource Explorer
如需获得更好的使用体验，请访问 TI Resource Explorer，浏览示例和库，以及应用文档。

软件工具

C2000Ware for C2000 MCU
C2000Ware for C2000™ MCU 是一套完整的软件和文档，旨在缩短开发时间。它包含特定于器件的驱动程序、库和外设示例。

DigitalPower SDK
DigitalPower SDK 是一套完整的软件基础架构、工具和文档，旨在缩短基于 C2000 MCU 的数字电源系统开发时间，适用于各种 AC-DC、DC-DC 和 DC-AC 电源应用。该软件包含运行于 C2000 数字电源评估模块（EVM）和 TI 设计（TID）上的固件，面向太阳能、通信、服务器、电动汽车充电器和工业电力传输等应用。DigitalPower SDK 为数字电源应用的开发和评估各阶段提供所需资源。

MotorControl SDK
MotorControl SDK 是一套完整的软件基础架构、工具和文档，旨在缩短基于 C2000 MCU 的电机控制系统开发时间，适用于各种三相电机控制应用。该软件包含运行于 C2000 电机控制评估模块（EVM）和 TI 设计（TID）上的固件，面向工业驱动和其他电机控制应用。MotorControl SDK 为高性能电机控制应用的开发和评估各阶段提供所需资源。

Code Co mposer Studio™ 集成开发环境（ID E）
Code Composer Studio 是适用于 TI 微控制器和 处理器的集成开发环境（IDE）。它包含一套用于开发和调试嵌入式应用的工具。Code Composer

Studio 可在 Windows®、Linux® 和 macOS® 桌面系统上下载。也可访问 https://dev.ti.com 在云端使用。Code Composer Studio 包含优化型 C/C++ 编译器、源代码编辑器、项目构建环境、调试器、分析器以及许多其他功能。直观的 IDE 会引导您完成应用开发流程的每个步骤。熟悉的工具和界面让您能够比以往更快上手。桌面版 Code Composer Studio 将 Eclipse 软件框架的优势与 TI 的高级功能结合，打造出功能丰富的开发环境。云端版 Code Composer Studio 基于 Theia 应用框架，可在云端开发，无需下载和安装大量软件。

SysConfig 系统配置工具
SysConfig 是一套全面的图形化实用工具，可用于配置引脚、外设、无线模块、子系统及其他组件。SysConfig 可帮助您以可视化方式管理、显示和解决冲突，让您有更多时间开发具有差异化的应用。该工具可生成 C 头文件和代码文件，供软件开发套件（SDK）示例使用，也可用于配置自定义软件。SysConfig 会自动选择满足输入要求的引脚复用设置。SysConfig 工具集成在 CCS 中提供，也可通过独立安装程序安装，或通过 dev.ti.com 云端工具门户使用。有关 SysConfig 系统配置工具的更多信息，请访问“系统配置工具”页面。

C2000 第三方搜索工具
TI 与多家公司合作，为 TI C2000 器件提供各种解决方案和服务。这些公司可利用 C2000 器件加快您迈向量产的进程。下载此搜索工具，即可快速浏览第三方信息并找到适合需求的第三方方案。

UniFlash 独立 Flash 编程工具
UniFlash 是一款独立工具，可通过图形用户界面（GUI）、命令行或 脚本接口对片上 Flash 存储器进行编程。

型号

可从产品“设计与开发”页面下载多种模型，包括 I/O 缓冲器信息规范（IBIS）模型和边界扫描描述语言（BSDL）模型。要查看所有可用模型，请访问各器件页面的 *Design tools & simulation* 部分（*Design & development*）。

培训

为帮助设计工程师充分利用 C2000 微控制器的功能和性能，TI 开发了多种培训资源。在线培训材料和可下载的动手实践工作坊有助于全面掌握 C2000 微控制器系列。此类培训资源旨在缩短学习周期和开发时间，并加快产品上市。有关各类培训资源的更多信息，请访问 C2000™ 实时控制 MCU“支持与培训”网站。

10.4 文档支持

要接收文档更新通知，请前往 ti.com 上的器件产品文件夹。点击 *Notifications* 进行注册，即可每周收到产品信息变更摘要。有关变更详情，请查看修订文档中包含的修订历史记录。

当前介绍处理器、相关外设及其他技术资料的文档如下。

注意

TI 正在逐步采用更具包容性的术语。某些技术领域中使用的语言可能与您预期不同。

版权所有 © 2026，Texas Instruments Incorporated

勘误表

TMS320F28P55x 实时 MCU 芯片勘误表介绍硅片已知警示事项，并提供 相应的变通方法。

技术参考手册

TMS320F28P55x 实时微控制器技术参考手册详细介绍 F28P55x 实时微控制器中各外设和子系统的集成、运行环境、功能说明和编程模型。

CPU 用户指南

TMS320C28x CPU 和指令集参考指南介绍 TMS320C28x 定点数字信号处理器（DSP）的中央处理单元（CPU）和汇编语言指令。本参考指南还介绍这些 DSP 提供的仿真功能。

TMS320C28x 扩展指令集技术参考手册介绍 TMU、VCU-II 和 FPU 加速器的架构、流水线和指令集。

外设指南

C2000 实时微控制器外设参考指南介绍 TMS320x28x 和 F29x 器件提供的所有外设。该指南列出每种器件使用的外设，并介绍各外设。

工具指南

TMS320C28x 汇编语言工具 v22.6.0.LTS 用户指南介绍 TMS320C28x 器件的汇编语言工具（汇编器及其他汇编代码开发工具）、汇编器指令、宏、通用目标文件格式以及符号调试指令。

TMS320C28x 优化型 C/C++ 编译器 v22.6.0.LTS 用户指南介绍 TMS320C28x C/C++ 编译器。该编译器接受符合 ANSI 标准的 C/C++ 源代码，并为 TMS320C28x 器件生成 TMS320 DSP 汇编语言源代码。

功能安全手册

《TMS320F28P55x 实时微控制器功能安全手册》是 Texas Instruments 为 TMS320F28P55x MCU 系列编写的功能安全手册，该系列属于高性能 C2000™ 实时微控制器产品线。C2000 产品线采用通用安全架构，适用于多种汽车和工业产品。本功能安全手册是符合功能安全要求的设计资料包的一部分，旨在帮助客户设计符合 ISO 26262 或 IEC 61508 功能安全标准的系统。

应用说明

SMT 和封装应用说明网站列出了 TI 表面贴装技术（SMT ）相关文档以及各种封装主题的应用说明。

《半导体包装方法》介绍了为向最终用户发运半导体器件而采用的包装方法。

《嵌入式处理器有效使用寿命计算》提供了一种方法，用于计算 TI 嵌入式处理器（EP）在电子系统通电使用时的有效寿命。该资料面向希望确定 TI EP 的可靠性是否满足最终系统可靠性要求的工程师。

《IBIS（I/O 缓冲器信息规范）建模简介》介绍 IBIS 的多个方面，包括其历史、优势、兼容性、模型生成流程、输入/输出结构建模所需数据以及未来发展趋势。

《C2000™ 微控制器串行 Flash 编程》介绍使用 Flash 内核和 ROM 加载程序对器件进行串行编程。

《C2000™ 实时微控制器开发实用指南》深入介绍了 C2000 微控制器单元（MCU）的差异化组件及其在实时控制系统中的作用。

《将软件从 8 位（字节）可寻址 CPU 移植到 C28x CPU》讨论将软件从 8 位（按字节寻址）CPU 移植到 C28x CPU 时的常见场景，并提供了不受寻址方式限制地开发应用的指南。

Hardware Design Guide for F2800x C2000™ Real-Time MCU Series Application Note 是面向 C2000 器件硬件开发人员的重要指南，有助于简化设计流程并降低设计缺陷风险。内容涵盖电源要求、通用输入/输出（GPIO）连接、模拟输入和 ADC、时钟生成与要求、JTAG 调试等主题。

10.5 支持资源

TI E2E™ 支持论坛是工程师快速获取经过验证的答案和设计帮助的首选来源，直接 来自专家。您可以搜索现有答案，也可以提出自己的问题，以获得所需的快速设计帮助。

链接内容由相应贡献者按“现状”提供。相关内容不构成 TI 规格，也 不一定代表 TI 的观点；请参阅 TI 使用条款。

10.6 商标

C2000™、TMS320C2000™、Code Composer Studio™ 和 TI E2E™ 是 Texas Instruments 的商标。Windows® 是 Microsoft Corporation 的注册商标。Linux® 是 Linus Torvalds 的注册商标。macOS® 是 Apple Inc. 的注册商标。所有商标均归其各自所有者所有。

10.7 静电放电注意事项

本集成电路可能因静电放电（ESD）而损坏。Texas Instruments 建议采取适当的防护措施处理所有集成电路。未遵循正确的处理和安装流程可能导致器件损坏。

ESD 损坏可能从轻微性能下降到器件完全失效不等。精密集成电路可能更容易受损，因为参数发生极小变化就可能导致器件不再满足已发布的规格。

10.8 术语表

TI 术语表：本术语表列出并解释相关术语、缩写和定义。

版权所有 © 2026，Texas Instruments Incorporated

11 修订历史

从 2025 年 6 月 26 日到 2026 年 2 月 28 日的更改　页码

- 将 NPU 更名为 TinyEngine NPU 1
- 将 NPU 更名为 TinyEngine NPU 3
- 为漏电流的 3 个不同电压范围分别添加表格行。添加典型值，并修订最大值以匹配新增行 79
- 更正 CMPSS 多路复用器选择表：将 CMPSS2 的 B0/C11 从 HP/LP3 多路复用器移至 HP/LP4 126
- 更正 100 引脚封装中 B0/C11 的 CMPSS 分配：原分配为 CMPSS HP/LP3，现移至 HP/LP4 131
- 在内部连接表中添加 InternalTest 信号 131
- 在 ADC 时序说明中删除一行以及对 TDAEN 的引用 151
- 根据特性测试数据上调满量程阶跃响应。G>64 应大于其他增益 166

- 根据特性测试数据上调稳定时间。G<64 的稳定时间应短于 G=64 166
- *eCAP Block Diagram*：更新框图以移除 HRCAP 176
- 将 NPU 更名为 TinyEngine NPU 210
- *Functional Safety*节：新增章节 245

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据可能会更改，恕不另行通知，本文档也可能会修订。对于基于浏览器的本数据手册版本，请使用左侧导航。

版权所有 © 2026，Texas Instruments Incorporated

封装外形图

RSH0056G



VQFN — 最大高度 1 mm

塑料四方扁平无引脚封装



注：
1. 所有线性尺寸均以毫米为单位。括号中的尺寸仅供参考。尺寸标注和公差按 ASME Y14.5M 标准执行。2. 本图纸如有更改，恕不另行通知。3. 为保证热性能和机械性能，封装散热焊盘必须焊接到印刷电路板上。

版权所有 © 2026，Texas Instruments Incorporated

示例电路板布局

RSH0056G

VQFN — 最大高度 1 mm

无引脚塑料四方扁平封装



注：（续）

4. 此封装设计为焊接到电路板上的散热焊盘。更多信息请参阅 Texas Instruments 文献编号 SLUA271（www.ti.com/lit/slua271）。5. 是否使用过孔取决于具体应用，请参阅器件数据手册。如果使用过孔，请参照本图所示位置。建议将焊膏下方的过孔填充、塞孔或盖油。

版权所有 © 2026，Texas Instruments Incorporated

示例钢网设计

RSH0056G

VQFN — 最大高度 1 mm

无引脚塑料四方扁平封装



焊膏图形示例
基于 0.100 mm 厚的钢网
比例：12×

外露焊盘 57
封装底部焊料印刷覆盖面积占比为 66%

4229539/B 08/2023

注：（续）
6. 采用梯形侧壁和圆角的激光切割开口可能有助于改善焊膏脱模。IPC-7525 可能提供其他设计建议。

版权所有 © 2026，Texas Instruments Incorporated

封装外形

YAF0049-C02



DSBGA — 最大高度 0.55 mm

芯片尺寸球栅阵列封装



注：
1. 所有线性尺寸均以毫米为单位。括号中的尺寸仅供参考。尺寸标注和公差按 ASME Y14.5M 标准执行。2. 本图纸如有更改，恕不另行通知。

版权所有 © 2026，Texas Instruments Incorporated

示例电路板布局

YAF0049-C02

DSBGA — 最大高度 0.55 mm

芯片尺寸球栅阵列封装



注：（续）

3. 最终尺寸可能因制造公差要求和布线限制而有所差异。请参阅 Texas Instruments 文献编号 SNVA009（www.ti.com/lit/snva009）。

版权所有 © 2026，Texas Instruments Incorporated

示例钢网设计

YAF0049-C02

DSBGA — 最大高度 0.55 mm

芯片尺寸球栅阵列封装



注：（续）4. 采用

梯形侧壁和圆角的激光切割开口可能有助于改善焊膏 脱模。

版权所有 © 2026，Texas Instruments Incorporated

封装外形图

PZ0100A



LQFP — 最大高度 1.6 mm

塑料四方扁平封装



注：
1. 所有线性尺寸均以毫米为单位。括号中的尺寸仅供参考。尺寸标注和公差按 ASME Y14.5M 标准执行。2. 本图纸如有更改，恕不另行通知。3. 此尺寸不包括模塑飞边、凸起或浇口毛刺。每侧的模塑飞边、凸起或浇口毛刺不得超过 0.15 mm。4. 参考 JEDEC 注册标准 MS-026。

版权所有 © 2026，Texas Instruments Incorporated

示例电路板布局

PZ0100A

LQFP — 最大高度 1.6 mm

塑料四方扁平封装



注：（续）

5. IPC-7351 出版物可能提供其他设计方案。6. 信号焊盘之间及周围的阻焊层公差可能因电路板制造地点而异。7. 更多信息请参阅 Texas Instruments 文献编号 SLMA004（www.ti.com/lit/slma004）。

版权所有 © 2026，Texas Instruments Incorporated

示例钢网设计

PZ0100A

LQFP — 最大高度 1.6 mm

塑料四方扁平封装



焊膏图形示例
基于 0.125 mm 厚的钢网
比例：6×

4215169/A 03/2017

注：（续）
8. 采用梯形侧壁和圆角的激光切割开口可能有助于改善焊膏脱模。IPC-7525 可能提供其他设计建议。9. 电路板组装地点可能有不同的钢网设计建议。

版权所有 © 2026，Texas Instruments Incorporated

封装信息

可订购料号	状态 (1)	物料类型 (2)	封装 | 引脚数	包装数量 | 包装方式	RoHS (3)	引脚表面处理/焊球材料 (4)	MSL 等级/峰值回流温度 (5)	工作温度（°C）	器件标记 (6)
F28P550SG8PMR	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SG8PM F28P550
F28P550SG8PMR.A	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SG8PM F28P550
F28P550SG8PNAR	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SG8PNA F28P550
F28P550SG8PNAR.A	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SG8PNA F28P550
F28P550SG8PZR	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SG8PZ
F28P550SG8PZR.A	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SG8PZ
F28P550SG8RSHR	在售	量产	VQFN (RSH) | 56	4000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SG8RSH
F28P550SG8RSHR.A	在售	量产	VQFN (RSH) | 56	4000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SG8RSH
F28P550SG9PDTR	在售	量产	TQFP (PDT) | 128	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SG9PDT
F28P550SG9PDTR.A	在售	量产	TQFP (PDT) | 128	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SG9PDT
F28P550SG9PMR	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SG9PM F28P550
F28P550SG9PMR.A	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SG9PM F28P550
F28P550SG9PNAR	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SG9PNA F28P550
F28P550SG9PNAR.A	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SG9PNA F28P550
F28P550SG9PZR	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SG9PZ
F28P550SG9PZR.A	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SG9PZ

可订购料号	状态 (1)	物料类型 (2)	封装 | 引脚数	包装数量 | 包装方式	RoHS (3)	引脚表面处理/ 焊球材料 (4)	MSL 等级/ 峰值回流温度 (5)	工作温度（°C）	器件标记 (6)
F28P550SG9RSHR	在售	量产	VQFN (RSH) | 56	4000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SG9RSH
F28P550SG9RSHR.A	在售	量产	VQFN (RSH) | 56	4000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SG9RSH
F28P550SJ6PDTR	在售	量产	TQFP (PDT) | 128	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ6PDT
F28P550SJ6PDTR.A	在售	量产	TQFP (PDT) | 128	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ6PDT
F28P550SJ6PMR	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ6PM F28P550
F28P550SJ6PMR.A	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ6PM F28P550
F28P550SJ6PNAR	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ6PNA F28P550
F28P550SJ6PNAR.A	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ6PNA F28P550
F28P550SJ6PZR	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ6PZ
F28P550SJ6PZR.A	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ6PZ
F28P550SJ6RSHR	在售	量产	VQFN (RSH) | 56	4000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ6RSH
F28P550SJ6RSHR.A	在售	量产	VQFN (RSH) | 56	4000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ6RSH
F28P550SJ9PDT	在售	量产	TQFP (PDT) | 128	90 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ9PDT
F28P550SJ9PDT.A	在售	量产	TQFP (PDT) | 128	90 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ9PDT
F28P550SJ9PDTR	在售	量产	TQFP (PDT) | 128	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ9PDT
F28P550SJ9PDTR.A	在售	量产	TQFP (PDT) | 128	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ9PDT
F28P550SJ9PM	在售	量产	LQFP (PM) | 64	160 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PM F28P550

可订购料号	状态 (1)	物料类型 (2)	封装 | 引脚数	包装数量 | 包装方式	RoHS (3)	引脚表面处理/ 焊球材料 (4)	MSL 等级/ 峰值回流温度 (5)	工作温度（°C）	器件标记 (6)
F28P550SJ9PM.A	在售	量产	LQFP (PM) | 64	160 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PM F28P550
F28P550SJ9PMR	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PM F28P550
F28P550SJ9PMR.A	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PM F28P550
F28P550SJ9PNA	在售	量产	TQFP (PNA) | 80	160 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PNA F28P550
F28P550SJ9PNA.A	在售	量产	TQFP (PNA) | 80	160 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PNA F28P550
F28P550SJ9PNAR	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PNA F28P550
F28P550SJ9PNAR.A	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PNA F28P550
F28P550SJ9PZ	在售	量产	LQFP (PZ) | 100	90 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ9PZ
F28P550SJ9PZ.A	在售	量产	LQFP (PZ) | 100	90 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ9PZ
F28P550SJ9PZR	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ9PZ
F28P550SJ9PZR.A	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ9PZ
F28P550SJ9RSHR	在售	量产	VQFN (RSH) | 56	4000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ9RSH
F28P550SJ9RSHR.A	在售	量产	VQFN (RSH) | 56	4000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P550 SJ9RSH
F28P559SG2PMRQ1	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 125	SG2PMQ F28P559
F28P559SG2PNARQ1	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 125	SG2PNAQ F28P559
F28P559SG2PZRQ1	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 125	F28P559 SG2PZQ
F28P559SG8PMRQ1	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 125	SG8PMQ F28P559

可订购料号	状态 (1)	物料类型 (2)	封装 | 引脚数	包装数量 | 包装方式	RoHS (3)	引脚表面处理/ 焊球材料 (4)	MSL 等级/ 峰值回流温度 (5)	工作温度（°C）	器件标记 (6)
F28P559SG8PNARQ1	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 125	SG8PNAQ F28P559
F28P559SG8PZRQ1	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 125	F28P559 SG8PZQ
F28P559SG9PDTRQ1	在售	量产	TQFP (PDT) | 128	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 125	F28P559 SG9PDTQ
F28P559SG9PMRQ1	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 125	SG9PMQ F28P559
F28P559SG9PNARQ1	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 125	SG9PNAQ F28P559
F28P559SG9PZRQ1	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 125	F28P559 SG9PZQ
F28P559SJ2PDTRQ1	在售	量产	TQFP (PDT) | 128	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P559 SJ2PDTQ
F28P559SJ2PMRQ1	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ2PMQ F28P559
F28P559SJ2PMRQ1.A	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ2PMQ F28P559
F28P559SJ2PNARQ1	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ2PNAQ F28P559
F28P559SJ2PZRQ1	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P559 SJ2PZQ
F28P559SJ6PDTRQ1	在售	量产	TQFP (PDT) | 128	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P559 SJ6PDTQ
F28P559SJ6PMRQ1	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ6PMQ F28P559
F28P559SJ6PNARQ1	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ6PNAQ F28P559
F28P559SJ6PZRQ1	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P559 SJ6PZQ
F28P559SJ9PDTQ1	在售	量产	TQFP (PDT) | 128	90 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P559 SJ9PDTQ
F28P559SJ9PDTQ1.A	在售	量产	TQFP (PDT) | 128	90 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P559 SJ9PDTQ

可订购料号	状态 (1)	物料类型 (2)	封装 | 引脚数	包装数量 | 包装方式	RoHS (3)	引脚表面处理/ 焊球材料 (4)	MSL 等级/ 峰值回流温度 (5)	工作温度（°C）	器件标记 (6)
F28P559SJ9PDTRQ1	在售	量产	TQFP (PDT) | 128	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P559 SJ9PDTQ
F28P559SJ9PDTRQ1.A	在售	量产	TQFP (PDT) | 128	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P559 SJ9PDTQ
F28P559SJ9PMQ1	在售	量产	LQFP (PM) | 64	160 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PMQ F28P559
F28P559SJ9PMRQ1	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PMQ F28P559
F28P559SJ9PMRQ1.A	在售	量产	LQFP (PM) | 64	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PMQ F28P559
F28P559SJ9PNAQ1	在售	量产	TQFP (PNA) | 80	160 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PNAQ F28P559
F28P559SJ9PNAQ1.A	在售	量产	TQFP (PNA) | 80	160 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PNAQ F28P559
F28P559SJ9PNARQ1	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PNAQ F28P559
F28P559SJ9PNARQ1.A	在售	量产	TQFP (PNA) | 80	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	SJ9PNAQ F28P559
F28P559SJ9PZQ1	在售	量产	LQFP (PZ) | 100	90 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P559 SJ9PZQ
F28P559SJ9PZQ1.A	在售	量产	LQFP (PZ) | 100	90 | JEDEC 托盘（10+1）	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P559 SJ9PZQ
F28P559SJ9PZRQ1	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P559 SJ9PZQ
F28P559SJ9PZRQ1.A	在售	量产	LQFP (PZ) | 100	1000 | 大卷盘编带	是	NIPDAU	Level-3-260C-168 HR	-40 to 150	F28P559 SJ9PZQ
XF28P550SJ9PNA	在售	预量产	TQFP (PNA) | 80	160 | JEDEC 托盘（10+1）	-	联系 TI	联系 TI	-40 to 150	
XF28P559SJ9PDTQ1	在售	预量产	TQFP (PDT) | 128	90 | JEDEC 托盘（10+1）	-	联系 TI	联系 TI	-40 to 150	
XF28P559SJ9PDTQ1.A	在售	预量产	TQFP (PDT) | 128	90 | JEDEC 托盘（10+1）	-	联系 TI	联系 TI	-40 to 150	
XF28P559SJ9PMQ1	在售	预量产	TQFP (PTF) | 128	160 | JEDEC 托盘（10+1）	-	联系 TI	联系 TI	-40 to 150	

可订购料号	状态 (1)	物料类型 (2)	封装 | 引脚数	包装数量 | 包装方式	RoHS (3)	引脚表面处理/焊球材料 (4)	MSL 等级/峰值回流温度 (5)	工作温度（°C）	器件标记 (6)
XF28P559SJ9PMQ1.A	在售	预量产	TQFP (PTF) | 128	160 | JEDEC 托盘（10+1）	-	联系 TI	联系 TI	-40 to 150	
XF28P559SJ9PNAQ1	在售	预量产	TQFP (PNA) | 80	160 | JEDEC 托盘（10+1）	-	联系 TI	联系 TI	-40 to 150	
XF28P559SJ9PNAQ1.A	在售	预量产	TQFP (PNA) | 80	160 | JEDEC 托盘（10+1）	-	联系 TI	联系 TI	-40 to 150	
XF28P559SJ9PZQ1	在售	预量产	LQFP (PZ) | 100	90 | JEDEC 托盘（10+1）	-	联系 TI	联系 TI	-40 to 150	
XF28P559SJ9PZQ1.A	在售	预量产	LQFP (PZ) | 100	90 | JEDEC 托盘（10+1）	-	联系 TI	联系 TI	-40 to 150	

（1）状态：有关状态的更多详细信息，请参阅我们的产品生命周期说明。

（2）材料类型：标记为预量产的器件属于原型/实验器件，尚未获准或发布用于全面量产。测试和最终流程（包括但不限于质量保证、可靠性性能测试和/或流程认证）可能尚未完成，且此产品可能进一步更改或停产。如果该产品可供订购，结账时需要额外签署免责声明，且产品仅供早期内部评估使用。此类产品不提供任何形式的保证。

（3）RoHS 值：是、否、RoHS 豁免。更多信息及各值定义请参阅 TI RoHS 声明。
（4）引线镀层/焊球材

料：器件可能有多种材料表面处理选项。各表面处理选项之间以竖线分隔。如果引线镀层/焊球材料值超过最大列宽，可能会换行。 (5)

湿度敏感等级/峰值回流

。请参阅发货标

温度：此处列出湿度敏感等级和峰值焊接（回流）温度。如果某器件有多个湿度敏感等级，则仅显示符合 JEDEC 标准的最低等级签，确认将用于把器件安装到印刷电路板上的实际回流温度。

（6）器件标记：可能还会有其他标记，用于表示徽标、批次追溯代码信息或器件环保类别。
多个器件标记

标记合并后构成重要信息

将置于括号内。括号中的多个器件标记以“~”分隔，其中仅一个会出现在器件上。如果某行有缩进，则该行是上一行的续行，两个该器件的完整标记。

不作任何声明准确的信息，以及其他受限信息

和免责声明：本页提供的信息反映 TI 截至提供之日所了解和相信的情况。TI 的知识和判断基于第三方提供的信息，且或保证此类信息的准确性。TI 正在努力更好地整合第三方信息。TI 已采取并将继续采取合理措施，以提供有代表性且但可能未对收到的材料和化学品进行破坏性测试或化学分析。TI 及其供应商认为某些信息属于专有信息，因此 CAS 编号可能无法公开发布。

在任何情况下，TI 因本信息承担的责任均不超过客户每年向 TI 购买的本文件所涉 TI 器件的总价。

带式包装和卷盘信息



*所有尺寸均为标称值

器件	封装类型	封装	引脚数	SPQ	卷盘直径	卷盘宽度)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	引脚 1 象限
F28P550SG8PMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F28P550SG8PNAR	TQFP	PNA	80	1000	330.0	24.4	13.0	13.0	1.5	16.0	24.0	Q2
F28P550SG8PZR	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
F28P550SG8RSHR	VQFN	RSH	56	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
F28P550SG9PDTR	TQFP	PDT	128	1000	330.0	24.4	17.0	17.0	1.5	20.0	24.0	Q2
F28P550SG9PMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F28P550SG9PNAR	TQFP	PNA	80	1000	330.0	24.4	13.0	13.0	1.5	16.0	24.0	Q2
F28P550SG9PZR	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
F28P550SG9RSHR	VQFN	RSH	56	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
F28P550SJ6PDTR	TQFP	PDT	128	1000	330.0	24.4	17.0	17.0	1.5	20.0	24.0	Q2
F28P550SJ6PMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F28P550SJ6PNAR	TQFP	PNA	80	1000	330.0	24.4	13.0	13.0	1.5	16.0	24.0	Q2
F28P550SJ6PZR	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
F28P550SJ6RSHR	VQFN	RSH	56	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
F28P550SJ9PDTR	TQFP	PDT	128	1000	330.0	24.4	17.0	17.0	1.5	20.0	24.0	Q2
F28P550SJ9PMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2

器件	封装类型	封装	引脚数	SPQ	卷盘直径	卷盘宽度)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	引脚 1 象限
F28P550SJ9PNAR	TQFP	PNA	80	1000	330.0	24.4	13.0	13.0	1.5	16.0	24.0	Q2
F28P550SJ9PZR	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
F28P550SJ9RSHR	VQFN	RSH	56	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
F28P559SG2PMRQ1	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F28P559SG2PNARQ1	TQFP	PNA	80	1000	330.0	24.4	13.0	13.0	1.5	16.0	24.0	Q2
F28P559SG2PZRQ1	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
F28P559SG8PMRQ1	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F28P559SG8PNARQ1	TQFP	PNA	80	1000	330.0	24.4	13.0	13.0	1.5	16.0	24.0	Q2
F28P559SG8PZRQ1	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
F28P559SG9PDTRQ1	TQFP	PDT	128	1000	330.0	24.4	17.0	17.0	1.5	20.0	24.0	Q2
F28P559SG9PMRQ1	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F28P559SG9PNARQ1	TQFP	PNA	80	1000	330.0	24.4	13.0	13.0	1.5	16.0	24.0	Q2
F28P559SG9PZRQ1	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
F28P559SJ2PDTRQ1	TQFP	PDT	128	1000	330.0	24.4	17.0	17.0	1.5	20.0	24.0	Q2
F28P559SJ2PMRQ1	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F28P559SJ2PNARQ1	TQFP	PNA	80	1000	330.0	24.4	13.0	13.0	1.5	16.0	24.0	Q2
F28P559SJ2PZRQ1	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
F28P559SJ6PDTRQ1	TQFP	PDT	128	1000	330.0	24.4	17.0	17.0	1.5	20.0	24.0	Q2
F28P559SJ6PMRQ1	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F28P559SJ6PNARQ1	TQFP	PNA	80	1000	330.0	24.4	13.0	13.0	1.5	16.0	24.0	Q2
F28P559SJ6PZRQ1	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
F28P559SJ9PDTRQ1	TQFP	PDT	128	1000	330.0	24.4	17.0	17.0	1.5	20.0	24.0	Q2
F28P559SJ9PMRQ1	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F28P559SJ9PNARQ1	TQFP	PNA	80	1000	330.0	24.4	13.0	13.0	1.5	16.0	24.0	Q2
F28P559SJ9PZRQ1	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2

卷带与卷盘包装箱尺寸



* 所有尺寸均为名义尺寸

器件	封装类型	封装图号	引脚数	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
F28P550SG8PMR	LQFP	PM	64	1000	367.0	367.0	55.0
F28P550SG8PNAR	TQFP	PNA	80	1000	367.0	367.0	55.0
F28P550SG8PZR	LQFP	PZ	100	1000	367.0	367.0	55.0
F28P550SG8RSHR	VQFN	RSH	56	4000	360.0	360.0	36.0
F28P550SG9PDTR	TQFP	PDT	128	1000	367.0	367.0	55.0
F28P550SG9PMR	LQFP	PM	64	1000	367.0	367.0	55.0
F28P550SG9PNAR	TQFP	PNA	80	1000	367.0	367.0	55.0
F28P550SG9PZR	LQFP	PZ	100	1000	367.0	367.0	55.0
F28P550SG9RSHR	VQFN	RSH	56	4000	360.0	360.0	36.0
F28P550SJ6PDTR	TQFP	PDT	128	1000	367.0	367.0	55.0
F28P550SJ6PMR	LQFP	PM	64	1000	367.0	367.0	55.0
F28P550SJ6PNAR	TQFP	PNA	80	1000	367.0	367.0	55.0
F28P550SJ6PZR	LQFP	PZ	100	1000	367.0	367.0	55.0
F28P550SJ6RSHR	VQFN	RSH	56	4000	360.0	360.0	36.0
F28P550SJ9PDTR	TQFP	PDT	128	1000	367.0	367.0	55.0
F28P550SJ9PMR	LQFP	PM	64	1000	336.6	336.6	41.3
F28P550SJ9PNAR	TQFP	PNA	80	1000	367.0	367.0	55.0
F28P550SJ9PZR	LQFP	PZ	100	1000	367.0	367.0	55.0

器件	封装类型	封装图号	引脚数	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
F28P550SJ9RSHR	VQFN	RSH	56	4000	360.0	360.0	36.0
F28P559SG2PMRQ1	LQFP	PM	64	1000	336.6	336.6	41.3
F28P559SG2PNARQ1	TQFP	PNA	80	1000	367.0	367.0	55.0
F28P559SG2PZRQ1	LQFP	PZ	100	1000	367.0	367.0	55.0
F28P559SG8PMRQ1	LQFP	PM	64	1000	336.6	336.6	41.3
F28P559SG8PNARQ1	TQFP	PNA	80	1000	367.0	367.0	55.0
F28P559SG8PZRQ1	LQFP	PZ	100	1000	367.0	367.0	55.0
F28P559SG9PDTRQ1	TQFP	PDT	128	1000	367.0	367.0	55.0
F28P559SG9PMRQ1	LQFP	PM	64	1000	336.6	336.6	41.3
F28P559SG9PNARQ1	TQFP	PNA	80	1000	367.0	367.0	55.0
F28P559SG9PZRQ1	LQFP	PZ	100	1000	367.0	367.0	55.0
F28P559SJ2PDTRQ1	TQFP	PDT	128	1000	367.0	367.0	55.0
F28P559SJ2PMRQ1	LQFP	PM	64	1000	367.0	367.0	55.0
F28P559SJ2PNARQ1	TQFP	PNA	80	1000	367.0	367.0	55.0
F28P559SJ2PZRQ1	LQFP	PZ	100	1000	367.0	367.0	55.0
F28P559SJ6PDTRQ1	TQFP	PDT	128	1000	367.0	367.0	55.0
F28P559SJ6PMRQ1	LQFP	PM	64	1000	336.6	336.6	41.3
F28P559SJ6PNARQ1	TQFP	PNA	80	1000	367.0	367.0	55.0
F28P559SJ6PZRQ1	LQFP	PZ	100	1000	367.0	367.0	55.0
F28P559SJ9PDTRQ1	TQFP	PDT	128	1000	367.0	367.0	55.0
F28P559SJ9PMRQ1	LQFP	PM	64	1000	367.0	367.0	55.0
F28P559SJ9PNARQ1	TQFP	PNA	80	1000	367.0	367.0	55.0
F28P559SJ9PZRQ1	LQFP	PZ	100	1000	367.0	367.0	55.0

托盘



托盘一角的倒角表示包装单元的引脚 1方向。

* 所有尺寸均为名义尺寸

器件	封装名称	封装类型	引脚数	SPQ	器件阵列矩阵	最高温度	L (mm)	W (mm)	K0 (µm)	P1 (mm)	CL (mm)	CW (mm)
F28P550SJ9PDT	PDT	TQFP	128	90	6 X 15	150	315	135.9	7620	15.4	20.3	21
F28P550SJ9PDT.A	PDT	TQFP	128	90	6 X 15	150	315	135.9	7620	15.4	20.3	21
F28P550SJ9PM	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
F28P550SJ9PM.A	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
F28P550SJ9PNA	PNA	TQFP	80	160	8 X 20	150	322.6	135.9	7620	15.2	13.1	13
F28P550SJ9PNA.A	PNA	TQFP	80	160	8 X 20	150	322.6	135.9	7620	15.2	13.1	13
F28P550SJ9PZ	PZ	LQFP	100	90	6 x 15	150	315	135.9	7620	20.3	15.4	15.4
F28P550SJ9PZ.A	PZ	LQFP	100	90	6 x 15	150	315	135.9	7620	20.3	15.4	15.4
F28P559SJ9PDTQ1	PDT	TQFP	128	90	6 X 15	150	315	135.9	7620	15.4	20.3	21
F28P559SJ9PDTQ1.A	PDT	TQFP	128	90	6 X 15	150	315	135.9	7620	15.4	20.3	21
F28P559SJ9PMQ1	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
F28P559SJ9PNAQ1	PNA	TQFP	80	160	8 X 20	150	322.6	135.9	7620	15.2	13.1	13
F28P559SJ9PNAQ1.A	PNA	TQFP	80	160	8 X 20	150	322.6	135.9	7620	15.2	13.1	13
F28P559SJ9PZQ1	PZ	LQFP	100	90	6 x 15	150	315	135.9	7620	20.3	15.4	15.4
F28P559SJ9PZQ1.A	PZ	LQFP	100	90	6 x 15	150	315	135.9	7620	20.3	15.4	15.4



注:

1. 所有线性尺寸均以毫米为单位。括号中的尺寸仅供参考。尺寸标注和公差 均按 ASME Y14.5M 标准执行。2. 本图纸如有更改，恕不另行通知。3. 此尺寸不包括模塑飞边、凸起或浇口毛刺。每侧的模塑飞边、凸起或浇口毛刺不得超过 0.15 mm。4. 参考 JEDEC 注册标准 MS-026。



焊盘图形示例
示出外露金属
比例：6×



阻焊层细节

4215169/A 03/2017

注：（续）

5. IPC-7351 出版物可能提供其他设计方案。6. 信号焊盘之间及周围的阻焊层公差可能因电路板制造地点而异。7. 更多信息请参阅 Texas Instruments 文献编号 SLMA004（www.ti.com/lit/slma004）。



焊膏图形示例
基于 0.125 mm 厚的钢网
比例：6×

4215169/A03/2017

注：（续）

8. 采用梯形侧壁和圆角的激光切割开口可能有助于改善焊膏脱模。IPC-7525 可能提供其他设计建议。9. 电路板组装地点可能有不同的钢网设计建议。



注:

1. 所有线性尺寸均以毫米为单位。括号中的尺寸仅供参考。尺寸标注和公差 均按 ASME Y14.5M 标准执行。2. 本图纸如有更改，恕不另行通知。3. 此尺寸不包括模塑飞边、凸起或浇口毛刺。每侧的模塑飞边、凸起或浇口毛刺不得超过 0.15 mm。4. 参考 JEDEC 注册标准 MS-026。



焊盘图形示例
示出外露金属



阻焊层细节

4215162/A 03/2017

注：（续）

5. IPC-7351 出版物可能提供其他设计方案。6. 信号焊盘之间及周围的阻焊层公差可能因电路板制造地点而异。7. 更多信息请参阅 Texas Instruments 文献编号 SLMA004（www.ti.com/lit/slma004）。



焊膏图形示例
基于 0.125 mm 厚的钢网

4215162/A 03/2017

注：（续）

8. 采用梯形侧壁和圆角的激光切割开口可能有助于改善焊膏脱模。IPC-7525 可能提供其他设计建议。9. 电路板组装地点可能有不同的钢网设计建议。



注:

1. 所有线性尺寸均以毫米为单位。括号中的尺寸仅供参考。尺寸标注和公差按 ASME Y14.5M 标准执行。2. 本图纸如有更改，恕不另行通知。3. 参考 JEDEC 注册标准 MS-026。



焊盘图形示例
示出外露金属



阻焊层细节

4229169/E 09/2024

注：（续）

4. IPC-7351 出版物可能提供其他设计方案。5. 信号焊盘之间及周围的阻焊层公差可能因电路板制造地点而异。6. 更多信息请参阅 Texas Instruments 文献编号 SLMA004（www.ti.com/lit/slma004）。



焊膏图形示例
基于 0.1 mm 厚的钢网

4229169/E 09/2024

注：（续）

7. 采用梯形侧壁和圆角的激光切割开口可能有助于改善焊膏脱模。IPC-7525 可能提供其他设计建议。8. 电路板组装地点可能有不同的钢网设计建议。

PDT0128A

TQFP - 1.2 mm max height

塑料四方扁平封装



注:

1. 所有线性尺寸均以毫米为单位。括号中的尺寸仅供参考。尺寸标注和公差按 ASME Y14.5M 标准执行。2. 本图纸如有更改,恕不另行通知。



焊盘图形示例
示出外露金属
比例：6×



阻焊层细节

4215171/A 10/2023

注：（续）

3. IPC-7351 出版物可能提供其他设计方案。4. 信号焊盘之间及周围的阻焊层公差可能因电路板制造地点而异。5. 更多信息请参阅 Texas Instruments 文献编号 SLMA002（www.ti.com/lit/slma002）和 SLMA004（www.ti.com/lit/slma004）。



焊膏图形示例
基于 0.1 mm 厚的钢网
比例：6×

4215171/A 10/2023

注：（续）

6. 采用梯形侧壁和圆角的激光切割开口可能有助于改善焊膏脱模。IPC-7525 可能提供其他设计建议。7. 电路板组装地点可能有不同的钢网设计建议。

GENERIC PACKAGE VIEW

RSH 56

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4207513/D



注:
1. 所有线性尺寸均以毫米为单位。括号中的尺寸仅供参考。尺寸标注和公差按 ASME Y14.5M 标准执行。2. 本图纸如有更改，恕不另行通知。3. 为保证热性能和机械性能，封装散热焊盘必须焊接到印刷电路板上。



焊盘图形示例
示出外露金属
比例：12×



阻焊层细节

4229539/B08/2023

注：（续）

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



焊膏图形示例
基于 0.100 mm 厚的钢网
比例：12×

外露焊盘 57
封装底部焊料印刷覆盖面积占比为 66%

4229539/B 08/2023

注：（续）

6. 采用梯形侧壁和圆角的激光切割开口可能有助于改善焊膏脱模。IPC-7525 可能提供其他设计建议。

重要声明和免责声明

TI 按“现状”并连同一切瑕疵提供技术和可靠性数据（包括数据手册）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息及其他资源，并不作任何明示或默示保证，包括但不限于适销性、特定用途适用性或不侵犯第三方知识产权的默示保证。

这些资源面向使用 TI 产品进行设计的专业开发人员。您应独自负责：（1）为您的应用选择合适的 TI 产品；（2）设计、验证和测试您的应用；以及（3）确保您的应用符合适用标准以及任何其他安全、安保、法规或其他要求。

这些资源可能会更改，恕不另行通知。TI 仅允许您将这些资源用于开发采用资源中所述 TI 产品的应用。禁止以其他方式复制或展示这些资源。TI 不授予您对任何其他 TI 知识产权或第三方知识产权的许可。对于因您使用这些资源而产生的事项，TI 不承担责任；您必须全额赔偿 TI 及其代表因您使用这些资源而遭受或承担的任何索赔、损害、费用、损失和责任。

TI 产品的销售受 TI 销售条款、TI 通用质量指南或其他适用条款约束；相关条款可在 ti.com 上查阅，或随 TI 产品一并提供。TI 提供这些资源不会扩大或以其他方式改变 TI 产品适用的保证或免责声明。除非 TI 明确将产品指定为定制产品或客户指定产品，否则 TI 产品均为标准目录通用器件。

TI 反对并拒绝您提出的任何附加或不同条款。

版权所有 © 2026，Texas Instruments Incorporated

最后更新：2025年10月