Functional Safety Manual for TMS320F28P55x Real-Time Microcontrollers

Functional Safety Information

Literature Number: SFFS779
DECEMBER 2024

目录

1 引言 7
2 TMS320F28P55x 产品安全能力与约束 11
3 TI 系统性故障管理开发流程 12
3.1 TI 新产品开发流程 12
3.2 TI 功能安全开发流程 12
4 TMS320F28P55x 器件概述 14
4.1 目标应用 17
4.2 硬件组件功能安全概念 17
4.2.1 VDA E-GAS 监测概念 18
4.2.2 故障容错时间间隔（FTTI） 20
4.2.3 TMS320F28P55x MCU 安全状态 21
4.2.4 工作状态 23
4.3 TMS320F28P55x MCU 安全实施 25
4.3.1 假定的安全要求 25
4.3.2 TMS320F28P55x MCU 上的安全概念实施方案示例 25
4.4 TMS320F28P55x 诊断库 27
4.4.1 F28P55x 自检库的使用假设 28
4.4.2 F28P55x 自检库的运行细节 29
4.4.3 C2000 安全 STL 软件开发流程 30
4.5 功能安全约束与假设 32
5 安全要素说明 34
5.1 C2000 MCU 基础设施组件 35
5.1.1 电源 35
5.1.2 时钟 35
5.1.3 APLL 36
5.1.4 复位 36
5.1.5 系统控制模块和配置寄存器 37
5.1.6 JTAG 调试、跟踪、校准和测试访问 38
5.1.7 高级加密标准（AES）加速器 38
5.2 处理单元 38
5.2.1 C28x 中央处理器（CPU） 38
5.2.2 控制律加速器 39
5.3 存储器（闪存、SRAM 和 ROM） 40
5.3.1 嵌入式闪存 40
5.3.2 嵌入式 SRAM 40
5.3.3 嵌入式 ROM 41
5.4 片上通信（包括总线仲裁） 41
5.4.1 器件互连 41
5.4.2 直接存储器访问（DMA） 42
5.4.3 增强型外围中断扩展器（ePIE）模块 42
5.4.4 双区代码安全模块（DCSM） 43
5.4.5 交叉开关（X-BAR） 43
5.4.6 定时器 43
5.4.7 可配置逻辑块 44
5.5 数字 I/O 44
5.5.1 通用输入/输出（GPIO）和引脚复用 44
5.5.2 增强型脉宽调制器（ePWM） 44
5.5.3 高分辨率 PWM（HRPWM） 45
5.5.4 增强型捕获模块（eCAP） 45

Copyright © 2024 Texas Instruments Incorporated

5.5.5 高分辨率捕获（HRCAP） 46
5.5.6 增强型正交编码器脉冲模块（eQEP） 46
5.5.7 外部中断（XINT） 46
5.6 模拟 I/O 47
5.6.1 模数转换器（ADC） 47
5.6.2 缓冲式数模转换器（DAC） 47
5.6.3 比较器子系统（CMPSS） 47
5.6.4 可编程增益放大器（PGA） 48
5.7 数据传输 48
5.7.1 控制器局域网（MCAN、CAN FD） 48
5.7.2 串行外设接口（SPI） 49
5.7.3 串行通信接口（SCI） 49
5.7.4 集成电路间总线（I2C） 50
5.7.5 快速串行接口（FSI） 50
5.7.6 电源管理总线模块（PMBus） 50
5.7.7 局部互连网络（LIN） 51
5.8 非安全相关要素 51
6 随机故障管理 52
6.1 故障报告 52
6.2 改善免受干扰能力的建议 53
6.3 处理共因故障的建议 53
6.4 功能安全机制说明 54
6.4.1 C2000 MCU 基础设施组件 54
6.4.2 处理单元 62
6.4.3 存储器（闪存、SRAM 和 ROM） 67
6.4.4 片上通信（包括总线仲裁） 75
6.4.5 数字 I/O 83
6.4.6 模拟 I/O 90
6.4.7 数据传输 96
7 参考资料 105
8 F28P55x 安全特性和诊断功能摘要 10
A 分布式开发 132
A.1 功能安全生命周期如何应用于符合功能安全要求的产品 132
A.2 Texas Instruments 执行的活动 132
A.3 提供的信息 133
B 修订历史 1

图目录

图 4-1. TMS320F28P55x 实时 MCU 功能框图 15
图 4-2. 具有安全特性的 TMS320F28P55x 实时微控制器 16
图 4-3. 符合要求的项目中所用 C2000 MCU 的定义 17
图 4-4. 标准中的 E-GAS 系统概览 18
图 4-5. 应用于 C2000 MCU 的 VDA E-Gas 监测概念 19
图 4-6. DTI、故障反应时间与 FTTI 之间的关系 20
图 4-7. FTTI 示意图 20
图 4-8. TMS320F28P55x MCU 安全状态定义 22
图 4-9. TMS320F28P55x MCU 器件运行状态 23
图 4-10. TMS320F28P55x MCU CPU 启动时间线 24
图 4-11. 安全概念实施方案 1 26
图 4-12. 安全概念实施方案 2 27
图 4-13. TI 软件开发生命周期——质量等级 31
图 5-1. 系统通用硬件 34
图 6-1. 故障响应严重程度 52
图 6-2. CLA 活跃性检查 65
图 6-3. 使用 X-BAR 检测 ePWM 故障 86
图 6-4. 使用 ADC 监测 ePWM 87
图 6-5. QMA 模块框图 89
图 6-6. DAC 到 ADC 的回环 91
图 6-7. 开路与短路检测电路 92
图 6-8. 使用 ADC 监测 ePWM 94

Copyright © 2024 Texas Instruments Incorporated

图 6-9. 使用 ADC 和 DAC 测试 PGA 96

表目录

表 1-1. 本安全手册支持的产品 7
表 3-1. TI 标准开发流程中对应的功能安全活动 13
表 4-1. 面向 F28P55x 诊断库的 DC 和 SCC 目标值 28
表 4-2. 模块与安全机制的对应关系 29
表 6-1. ADC 开路与短路检测电路真值表 92
表 8-1. 汇总表图例 106
表 8-2. 安全特性与诊断功能汇总 107
表 A-1. Texas Instruments 执行的活动与客户执行的活动 132
表 A-2. 产品功能安全文档 133

Copyright © 2024 Texas Instruments Incorporated

此页特意留空。

Copyright © 2024 Texas Instruments Incorporated

Chapter 1
Introduction

TEXAS INSTRUMENTS

注意

TMS320F28P55x 以“上下文外功能安全合规安全要素”（SEooC）产品形式提供。这表示 TMS320F28P55x 按照 TI 符合 ISO-9001/IATF-16949 要求的硬件产品开发流程开发。随后，该产品经独立评估，确认其系统能力符合 ASIL D（依据 ISO-26262:2018）和 SIL 3（依据 IEC-61508:2010）要求，详见 *Texas Instrument's Functional Safety Hardware Development Process*。因此，本安全手册仅用于提供信息，帮助说明如何使用 TMS320F28P55x 器件的特性，以协助系统设计人员实现指定的 ASIL 或 SIL 等级。系统设计人员有责任结合具体系统评估本器件，并确定由此实现的系统级 ASIL 或 SIL 覆盖度。

注

本《TMS320F28P55x 功能安全手册》目前仅为草稿，内容在正式版本发布前可能会发生变化。
本文件所述的认证尚未完成。

本文档是 Texas Instruments TMS320F28P55x MCU 系列的《功能安全手册》。该系列属于高性能 C2000™ 实时微控制器产品线。C2000 产品线采用通用安全架构，并将该架构应用于汽车和工业领域的多种产品。

本手册所涵盖的产品经评估，系统能力合规等级为 ASIL-D（依据 ISO 26262）和 SIL-3（依据 IEC 61508）。更多信息请参阅 *Texas Instrument's Functional Safety Hardware Development Process*。

本《功能安全手册》是符合功能安全要求的设计资料包的一部分，旨在帮助客户
按照 ISO26262 或 IEC61508 功能安全标准设计系统。

表 1-1 列出了本安全手册支持的、芯片版本为 A 的全部产品。器件版本可通过器件标识寄存器中的 REVID 字段确定。

表 1-1. 本安全手册支持的产品

Orderable Devices	
Automotive Devices	**Industrial Devices**
F28P559SJ9PDTRQ1	F28P550SJ9PDTR
F28P559SJ9PDTQ1	F28P550SJ9PDT
F28P559SJ6PDTRQ1	F28P550SJ6PDTR
F28P559SG9PDTRQ1	F28P550SG9PDTR
F28P559SJ9PZRQ1	F28P550SJ9PZR
F28P559SJ9PZQ1	F28P550SJ9PZ
F28P559SJ6PZRQ1	F28P550SJ6PZR
F28P559SG9PZRQ1	F28P550SG9PZR

Copyright © 2024 Texas Instruments Incorporated

表 1-1. 本安全手册支持的产品（续）

Orderable Devices	
Automotive Devices	**Industrial Devices**
F28P559SG8PZRQ1	F28P550SG8PZR
F28P559SJ9PNARQ1	F28P550SJ9PNAR
F28P559SJ9PNAQ1	F28P550SJ9PNA
F28P559SJ6PNARQ1	F28P550SJ6PNAR
F28P559SG9PNARQ1	F28P550SG9PNAR
F28P559SJ9PMRQ1	F28P550SG8PNAR
F28P559SG8PNARQ1	F28P550SJ9PMR
F28P559SJ9PMQ1	F28P550SJ9PM
F28P559SJ6PMRQ1	F28P550SJ6PMR
F28P559SG9PMRQ1	F28P550SG9PMR
F28P559SG8PMRQ1	F28P550SG8PMR
	F28P550SJ9RSHR
	F28P550SJ6RSHR
	F28P550SG9RSHR
	F28P550SG8RSHR

本《功能安全手册》提供了系统开发人员所需的信息，用于协助其设计采用受支持的 TMS320F28P55x MCU 的安全关键系统。本文档包括：

- 组件架构概述
- 用于降低系统性故障发生概率的开发流程概述
- 用于管理随机故障的功能安全架构概述
- 架构分区及已实施功能安全机制的详细说明

以下信息记录在 FMEDA 的 *Detailed Safety Analysis Report (SAR) for TMS320F28P55x C2000™ Safety Critical Microcontrollers*）。该资料仅在签署功能安全保密协议（NDA）后提供，因此本文档不再重复说明：

- 组件的失效率（FIT）
- 用于估算器件失效率的故障模型，以便计算定制失效率
- 面向目标标准的硬件组件功能安全指标（具体包括 IEC 61508:2010 和 ISO 26262:2018）
- 定量功能安全分析（也称为 FMEDA，即失效模式、影响及诊断分析），其中详细说明了组件的不同部分，以便根据具体应用定制功能安全机制
- 计算功能安全指标时采用的假设

阅读本文档的用户应熟悉 TMS320F28P55x 产品系列。更多信息请访问 TI 的 *C2000 Real-time Microcontrollers* 网页。

本文档应与相关产品的数据手册、技术参考手册及其他配套文档结合使用。

如需了解超出上述交付资料范围的信息，请联系 TI 销售代表或访问 TI.com。

Copyright © 2024 Texas Instruments Incorporated

商标

C2000™ 是 Texas Instruments 的商标。TÜV® 是 TÜV SÜD 的注册商标。所有商标均归其各自所有者所有。

Copyright © 2024 Texas Instruments Incorporated

此页特意留空。

Copyright © 2024 Texas Instruments Incorporated

Chapter 2

TMS320F28P55x Product Safety Capability and Constraints

本节概述 TMS320F28P55x 的产品安全能力。每款 TMS320F28P55x 产品均：

- 以符合功能安全要求的上下文外安全要素（SEooC）形式提供
- 经评估符合 IEC 61508:2010 和 ISO 26262:2018 的相关系统能力要求，并达到 SIL 3 系统完整性等级和 ASIL D 等级

- 此外，通过实施适当的安全概念（例如 *Reciprocal Comparison by Software*），器件可满足最高达 ASIL B 和 SIL 2 的硬件架构指标。
- 包含多种特性，可支持对分配给不同子要素的不同安全等级要求实现免受干扰（FFI）

- 按照 IEC 61508-2:2010 的定义，TMS320F28P55x MCU 属于 B 类器件
- 按照 IEC 61508:2010 的定义，本器件不声明具备硬件容错能力（例如，HFT > 0）。

- 通常，按照各类安全标准开发的安全组件，其功能安全手册需要列出产品安全约束。对于简单组件，或针对单一应用开发的较复杂组件，这种做法是合理的；但 TMS320F28P55x

  MCU 产品系列既采用复杂设计，也并非面向某一特定应用开发。因此，单一产品安全约束集无法涵盖该产品的所有可行用途。

Copyright © 2024 Texas Instruments Incorporated

Chapter 3

TI Development Process for Management of Systematic Faults

开展功能安全开发时，必须同时管理系统性故障和随机故障。Texas Instruments 为其所有组件采用新产品开发流程，以降低系统性故障发生的概率。第 3.2 节介绍了该流程。对于面向功能安全应用设计的组件，还必须遵循 TI 的功能安全开发流程，该流程也在第 3.2 节中介绍。

3.1 TI 新产品开发流程

自 1996 年起，Texas Instruments 一直为汽车和工业市场开发组件。汽车市场对质量管理和产品可靠性有严格要求。TI 的新产品开发流程包含多项用于管理系统性故障的必要措施。此外，这些组件的文档和报告也可帮助客户的终端应用（包括汽车和工业系统）满足多种标准要求，例如 ISO 26262-4:2018 和 IEC 61508-2:2010。

本组件采用 TI 的新产品开发流程开发；Bureau Veritas (BV) 评估并认证该流程符合 ISO 9001 / IATF 16949。

标准开发流程将开发工作划分为以下阶段：

- 评估
- 规划
- 创建
- 验证

3.2 TI 功能安全开发流程

TI 功能安全开发流程依据 ISO 26262:2018 和 IEC 61508:2010 制定了一组适用于半导体开发的要求和方法。该流程与 TI 的标准新产品开发流程相结合，用于开发符合功能安全要求的组件。TI 内部规范《Functional Safety Hardware》详细说明了这一功能安全开发流程。

TI 功能安全开发流程的主要内容如下：

- 基于 TI 在功能安全应用组件方面的经验，对系统级设计、功能安全概念和需求作出假设
- 定性和定量功能安全分析方法，包括硅片故障模式分析以及功能安全机制的应用
- 依据多项行业标准和 TI 制造数据估算基础 FIT 失效率
- 在组件开发过程中记录功能安全工作成果
- 汇总多项功能安全组件开发、功能安全标准工作组以及 TI 客户专业经验中获得的经验教训

表 3-1 列出了叠加在第 3.1 节标准开发流程之上的功能安全开发活动。

有关 TI 执行哪些功能安全生命周期活动的更多信息，请参阅附录 A。

Copyright © 2024 Texas Instruments Incorporated

通过这一符合功能安全要求的流程为客户提供的工作成果，也适用于 ISO 26262:2018 和 IEC 61508:2010 之外的许多其他功能安全标准。

表 3-1. 叠加在 TI 标准开发流程之上的功能安全活动

Assess	Plan	Create	Validate	Sustain and End-of-Life
Determine if functional safety process execution is required	Define component target SIL/ASIL capability	Develop component level functional safety requirements	Validate functional safety design in silicon	Document any reported issues (as needed)
Nominate a functional safety manager	Generate functional safety plan	Include functional safety requirements in design specification	Characterize the functional safety design	Perform incident reporting of sustaining operations (as needed)
End of Phase Audit	Verify the functional safety plan	Verify the design specification	Qualify the functional safety design (per AEC-Q100)	Update work products (as needed)
	Initiate functional safety case	Start functional safety design	Finalize functional safety case	
	Analyze target applications to generate system-level functional safety assumptions	Perform qualitative analysis of design (failure mode analysis)	Perform assessment of project	
	End of Phase Audit	Verify the qualitative analysis	Release functional safety manual	
		Verify the functional safety design	Release functional safety analysis report	
		Perform quantitative analysis of design (FMEDA)	Release functional safety report	
		Verify the quantitative analysis	End of Phase Audit	
		Iterate functional safety design as necessary		
		End of Phase Audit		

Copyright © 2024 Texas Instruments Incorporated

Chapter 4
TMS320F28P55x Component Overview

TMS320F28P55x 是一款高性能 32-bit 浮点微控制器单元（MCU），面向汽车和工业应用中的高级闭环控制。

TMS320F28P55x 实时控制子系统以 TI 的 32-bit C28x DSP 内核为基础，每个内核可为从片上闪存或 SRAM 执行的浮点或定点代码提供 150 MIPS 信号处理性能。C28x CPU 还通过三角函数数学单元（TMU）和 VCRC（循环冗余校验）扩展指令集获得增强，从而加快实时控制系统所需的常用算法。扩展指令集支持 IEEE 单精度 32-bit 浮点运算。有关如何利用这些指令集扩展来提升 MCU 在多种实时

应用中的性能，请参阅 *Enhancing the Computational Performance of the C2000™ Microcontroller Family*。

CLA 是一款独立的 32-bit 浮点加速器，运行速度与主 C28x CPU 相同。它可快速响应外设触发，事件延迟极短，并能与主 CPU 并行执行代码。

为便于从现有固件快速切换到新固件，本器件提供了用于固件在线更新（LFU）的硬件增强功能。

Copyright © 2024 Texas Instruments Incorporated



图 4-1. TMS320F28P55x 实时 MCU 功能框图

Copyright © 2024 Texas Instruments Incorporated

高性能模拟模块与处理单元和控制单元紧密集成，可提供出色的实时信号链性能。模数转换器（ADC）最多扩展至 40 个模拟通道。对于安全关键型 ADC 转换，器件新增了硬件冗余检查器，可比较多个 ADC 模块的转换结果，以检查结果是否一致，且无需占用额外的 CPU 周期。比较器子系统（CMPSS）配有窗口比较器；当电流超过或未达到限值时，可用于保护功率级。其他模拟和控制外设包括数模转换器（DAC）、脉宽调制器（PWM）、增强型捕获模块（eCAP）、增强型正交编码器脉冲模块（eQEP）等。控制器局域网（CAN）模块等外设符合 ISO1 1898-1/CAN 2.0B，可扩展 C2000 MCU 的连接能力。

本安全手册支持的 TMS320F28P55x MCU 器件配置列于 *TMS320F28P55x Real-Time Microcontrollers* 数据手册中。并非所有型号都提供所有封装或温度等级。要确认供货情况，请联系当地 Texas Instruments 销售与市场代表。

TMS320F28P55x 的主要安全特性如图 4-2 所示。



图 4-2. 具有安全特性的 TMS320F28P55x 实时微控制器

Copyright © 2024 Texas Instruments Incorporated

4.1 目标应用

该 MCU 面向通用功能安全应用。按照 ISO 26262-10，这类开发称为上下文外安全要素（SEooC）开发。在此模式下，先基于半导体组件使用条件的假设开展开发，再在系统级验证这些假设。此方法也用于满足 IEC 61508 对半导体级别的相关要求。本节介绍该组件的部分目标应用和组件安全概念，并说明安全分析中针对系统作出的假设（也称为使用假设，AoU）。

目标应用示例包括但不限于：

- 伺服驱动控制模块
- 工业机器人和协作机器人伺服驱动器
- 移动机器人电机控制
- CNC 控制
- 直线电机分段控制器
- 集中式逆变器
- 组串式逆变器
- DC/DC 转换器系统
- 高压集成模块（OBC 和 DC/DC）
- 车载充电器

4.2 硬件组件功能安全概念

为尽可能适用于各种场景，该安全概念假设 MCU 作为处理单元（或处理单元的一部分），通过通信总线连接到一个或多个远程控制器，如图 4-3 所示。该通信总线直接或间接连接到一个或多个传感器和执行器。

IEC 61508:1 第 8.2.12 条将符合要求的项目定义为：依据 IEC 61508 系列条款提出合规声明的任何项目（例如某个要素）。如图 4-3 所示，包含 C2000 微控制器的系统可用于符合 IEC61508 要求的项目。



图 4-3. 符合要求的项目中所用 C2000 MCU 的定义

Copyright © 2024 Texas Instruments Incorporated

4.2.1 VDA E-GAS Monitoring Concept

德国 VDA 工作组 *E-Gas-Arbeitskreis* 制定的发动机管理系统标准化 E-GAS 监测概念 [6]，是广受认可的安全架构示例。只要该架构适合新应用的目标，并满足诊断可行性、环境限制、时间限制、稳健性等要求，它也可用于发动机管理系统以外的应用 [7]。更多信息请参阅图 4-4。



图 4-4. 标准中的 E-GAS 系统概览

Copyright © 2024 Texas Instruments Incorporated

TMS320F28P55x MCU 器件系列支持异构非对称架构，且器件的功能安全特性有助于在系统级实现 E-GAS 概念，如图 4-5 所示。第一级（Level 1）计算系统任务所需的功能；第二级（Level 2）根据选定的一组参数检查第一级的计算是否正确；第三级（Level 3）则增加一个外部监测要素，用于确认第一级正确执行任务并监测第二级。具体采用何种功能安全实现方式，以及用于实现 Level 1、Level 2 和 Level 3 外部监测器的模块，均由系统设计人员决定。虽然

图 4-5 展示了由 CLA 实现 Level 1、由 CPU(28x) 实现 Level 2 的 E-GAS 监测概念，但这两个处理单元都能够实现 Level 1 或 Level 2。应用可根据系统需求确定如何划分功能。



图 4-5. 应用于 C2000 MCU 的 VDA E-Gas 监测概念

Copyright © 2024 Texas Instruments Incorporated

4.2.2 Fault Tolerant Time Interval (FTTI)

器件中的多种安全机制可以始终启用（例如 SRAM ECC、CPU 对非法操作和非法结果的处理，以及指令陷阱等），也可以由应用软件定期执行（例如静态存储器内容的 VCU CRC 检查等）。安全机制执行在线诊断测试的时间间隔称为诊断测试间隔（DTI）。检测到故障后，系统会根据相关故障的反应方式（例如外部系统对 ERRORSTS 引脚置位的响应）进入安全状态。系统中故障可能存在、但尚未发生危险事件的时间范围称为故障容错时间间隔（FTTI），其定义见 ISO26262。这与 IEC61508 定义的过程安全时间（PST）类似。图 4-6 展示了 DTI、故障反应时间和 FTTI 之间的关系。



图 4- 6. DTI、故障反应时间与 FTTI 之间的关系



图 4-7. FTTI 示意图

Copyright © 2024 Texas Instruments Incorporated

Level 2 和 Level 3 各项检查的频率与范围都必须符合故障容错时间间隔（FTTI）的要求。图 4-7 展示了所需检查的频率。检查必须能够检测并响应微控制器的单点故障，确保 TMS320F28P55x MCU 在 FTTI 时间预算内进入安全状态。检测到故障时，微控制器会进入图 4-8 所示的一种安全状态。存储器的 ECC/Parity 是单点故障诊断的一个示例。

本文介绍的功能安全概念、后续功能安全特性及配置仅供参考。系统和设备的设计人员或制造商有责任确保最终系统（以及集成到系统中的任何 Texas Instruments 硬件或软件组件）满足所有适用的安全、法规和系统级性能要求。

4.2.3 TMS320F28P55x MCU Safe State

如图 4-8 所示，TMS320F28P55x MCU 的安全状态定义如下：

- TMS320F28P55x MCU 的复位信号已置位
- 第 3 级检查失败时，外部监控器会关闭 TMS320F28P55x MCU 的电源。通常，本分析不详细讨论电源故障，因为 TI 假设系统级功能能够处理这类情况。
- 第 2 级检查失败时，TMS320F28P55x MCU 会通过其中一个 I/O 引脚通知外部系统（例如，将 ERRORSTS 引脚置位）。
- 第 2 级检查失败时，TMS320F28P55x MCU 会使驱动执行器的输出进入非活动模式（例如，与任务功能对应的 GPIO 引脚进入三态）。

Copyright © 2024 Texas Instruments Incorporated



图 4-8. TMS320F28P55x MCU 安全状态定义

Copyright © 2024 Texas Instruments Incorporated



图 4-9. TMS320F28P55x MCU 器件运行状态

4.2.3.1 假定的安全要求

必须至少由外部组件实现的第 3 级检查器（VDA E-Gas 概念）满足以下假定的安全要求：

- 用于监测 MCU 供电电源的外部电压监视器
- 可用于诊断的外部看门狗定时器
- 用于使系统进入 MCU 安全状态中定义的安全状态所需的组件。

4.2.4 Operating States

TMS320F28P55x MCU 产品具有统一的运行状态架构定义。系统开发人员必须在软件和系统级设计概念中遵循这些运行状态。图 4-9 展示了运行状态状态机。运行状态可分为器件引导阶段和 CPUSS 运行阶段。

器件运行状态状态机包含以下状态：

- 断电（Powered Off）——这是 C2000 MCU 的初始运行状态。内核和 I/O 均未供电，器件无法运行。发生系统级故障，或 C2000 MCU 指示故障时，外部监控器可在 C2000 MCU 的任意状态下执行此操作（关闭 MCU 电源）。
- 复位状态（Reset State）——在此状态下，通过外部引脚或任一内部源使器件复位信号有效。
- 安全状态（Safe State）——在安全状态下，器件不会执行任何功能操作，或者通过器件 I/O 引脚指示内部故障。
- 冷启动（Cold Boot）——在冷启动状态下，CPU 保持供电并处于复位状态。冷启动过程完成后，发起 CPU 的复位会在内部解除，随后进入热启动阶段。
- 热启动（Warm Boot）——热启动阶段中，CPU 从引导 ROM 开始执行。CPU 会初始化器件安全设置（热启动开始时，所有存储器均处于安全状态；此阶段会根据需要配置
  安全设置）、异常处理和模拟组件校准；如有需要，还会初始化外设引导模式。有关引导过程的详细信息，请参阅器件专用的引导 ROM 规范。

Copyright © 2024 Texas Instruments Incorporated

- 预运行（Pre-operational）——此阶段将控制权从引导代码移交给客户代码。此阶段会完成应用专用配置，例如时钟频率、外设使能和引脚复用等。此阶段还必须执行启动自检和证明测试，以验证器件是否正常运行。详情请参阅第 6.4.3.20 节（ROM8）。
- 运行状态（Operational）表示系统已退出预运行状态并进入功能状态。器件在运行模式下能够支持安全关键功能。

图 4-10 展示了两个 CPU 的器件启动时间线。



图 4-10. TMS320F28P55x MCU CPU 启动时间线

Copyright © 2024 Texas Instruments Incorporated

4.3 TMS320F28P55x MCU 安全实施方 案

4.3.1 Assumed Safety Requirements

以下假定安全要求必须由外部组件实现，并由第 3 级
检查器（VDA E-gas 概念）执行。

- 用于监测 TMS320F28P55x MCU 供电电源的外部电压监视器
- 可用于诊断的外部看门狗定时器
- 用于使系统进入安全状态所需的组件；该安全状态按第 4.2.3 节中的 TMS320F28P55x MCU 安全状态定义
  。

4.3.2 Example Safety Concept Implementation Options on TMS320F28P55x MCU

TMS320F28P55x 各型号中的 CPU 支持一对异构非对称处理单元（C28x 和 CLA），两者的架构、指令集和软件工具各不相同。任一处理单元都可执行预定功能（主要实时控制功能）。为实现各项安全目标，可在不同处理单元上运行软件互校，以诊断随机硬件故障，并为处理单元提供较高的诊断覆盖率（ISO 26262-5:2018, Table D.4 and IEC 61508-2:2010, Table A.4）。还可利用 CPU 对非法操作、非法结果及指令陷阱的处理、CLA 对非法操作和非法结果的处理、内部看门狗等安全机制。采用异构 CPU 内核可降低软件互校期间发生共模故障的可能性，从而提高对诊断覆盖率的信心。对于时钟、电源和复位等共因故障，必须使用外部看门狗。

以下是 这些实施方案中涉及的一些定义 ：

- 预定功能：在 TMS320F28P55x 上实现的控制应用，例如 PFC、DCDC、牵引逆变器等
  。
- 安全功能：实现风险降低，并针对 HARA 识别出的安全目标进行设计。例如，防止过电流、过电压、欠电压、过温，以及正向或反向扭矩等。）
- 诊断功能：验证安全功能在需要时是否正常运行——对于以 ASIL B 合规为目标的 ISO 26262:2018 系统，LFM 应达到 ≥ 60%。

TMS320F28P55x 可采用以下安全概念方案：

Copyright © 2024 Texas Instruments Incorporated

4.3.2.1 安全概念实施方案：方案 1



图 4-11. 安全概念实施方案 1

- 预定功能：可在 C28x 和 CLA 上实现。
- 安全功能：在 C28x 或 CLA 上实现。SPFM 可通过软件互校等方式满足。

- 诊断功能：在另一个处理单元上实现。LFM 可通过 CPU 软件测试、CLA 软件测试等方式满足。

Copyright © 2024 Texas Instruments Incorporated

4.3.2.2 安全概念实施方案：方案 2



图 4-12. 安全概念实施方案 2

- 预定功能：可在 C28x 和 CLA 上实现。
- 安全功能：使用 ADC-PPB、CMPSS、CLB 等硬件模块实现。安全目标的 SPFM 可通过用于实现安全功能的模块之间的硬件冗余、定期由软件回读静态配置寄存器等方式满足。

- 诊断功能：使用 ADC-PPB、CMPSS、CLB 等硬件模块实现。LFM 可通过功能软件测试（包括错误测试）等方式满足。

4.4 TMS320F28P55x 诊断库

面向 TMS320F28P55x 器件系列的诊断库包括 *C28x CPU Self-Test Library*（C28x_STL）、*Control Law Accelerator Self-Test Library*（CLA_STL）以及 *Software Diagnostic Library*（SDL）。这些库旨在帮助使用 TMS320F28P55x 的 TI 客户开发

Copyright © 2024 Texas Instruments Incorporated

符合多种终端产品标准的功能安全系统，适用于汽车（ISO 26262）、工业（IEC 61508）和家电（IEC 60730）市场。

注

本《TMS320F28P55x 功能安全手册》目前仅为草稿，诊断库的实际供货情况可能与本文档所述不同。有关软件测试版的供货信息，请联系您的 FAE 或销售代表。本文档所述的软件认证尚未完成。

表 4-1. 面向 F28P55x 诊断库的 DC 和 SCC 目标值

Library	Permanent fault Diagnostic Coverage (DC)	Systematic Capability Compliance (SCC)	Description
C28x_STL	≥ 60%	ASIL D | SIL 3	This STL implements CPU3 - Software test of CPU
CLA_STL	≥ 60%	ASIL D | SIL 3	This STL implements CLA2 - Software test of CLA
SDL	Examples Only	N/A	The SDL provides examples of several safety mechanisms described in the safety manual

C28x_STL 和 CLA_STL 分别实现 CPU3（CPU 软件测试）和 CLA2（CLA 软件测试）安全机制。经独立评估，C28x_STL 和 CLA_STL 可满足最高 ASIL D 和 SIL 3 等级安全相关系统的集成要求，分别依据 ISO 26262:2018 和 IEC 61508:2010。

软件诊断库（SDL）包含若干安全机制的一般示例实现。SDL 示例采用基础质量的软件开发流程编写，不要求符合任何特定标准。因此，SDL 未经 TÜV® SÜD 认证。用户应研究并调整这些示例，将其用于自身的安全相关应用；同时，用户须对其产品级第三方认证负责。

4.4.1 Assumptions of Use - F28P55x Self-Test Libraries

本节概述系统集成商在定义和构建基于 F28P55x 的安全架构时必须评估的要点。F28P55x 对各类安全机制的软件支持可分为以下类别：

- C28x 自检库
- CLA 自检库
- 软件诊断库

基于 F28P55x 器件构建安全产品时，应按层级部署 TI 提供的各项软件设计。

层级中的第一项是 C28x_STL，它通过 CPU 软件测试检测 CPU 内部的永久性故障。第二项是 SDL，其中提供一系列安全机制示例，用于检测器件多个关键部分中的永久性故障。最后，可部署 CLA_STL 来检测 CLA 内部的永久性故障。

CLA_STL 依靠 C28x CPU 和 CLA 共同测试 CLA。因此，应先运行 C28x_STL，确认 CPU 工作正常且能够执行所需的安全操作。为检测 C28x_STL 的潜在故障原因，集成方必须在运行 C28x_STL 之前确认内部看门狗以及 Flash 和 RAM 的 ECC|Parity 逻辑已启用。还必须检查执行 CLA_STL 时涉及的时钟、内部看门狗、Flash 和 RAM 等要素。系统集成方所选软件诊断成功完成后，可将其作为运行 CLA_STL 所支持测试向量的前置条件。

Copyright © 2024 Texas Instruments Incorporated

4.4.2 Operational Details - F28P55x Self-Test Libraries

在主机应用中实现安全功能时，需将诊断库用于 F28P55x 目标器件。因此，系统集成方必须充分理解集成 STL 对相关系统约束的各项影响，才能将安全功能纳入整个系统。

4.4.2.1 运行细节——C28x 自检库

C28x_STL 实现 CPU3（CPU 软件测试）机制。该库已通过 TÜV® SÜD 认证，可满足 ISO26262:2018 ASIL B 系统的 LFM 要求。C28x_STL 直接在 CPU 上运行，可有效测试部分 CPU 寄存器、CPU 指令、CPU 标志、FPU、TMU 和 VCRC 功能。

运行这些测试时，C28x_STL 会占用程序存储空间和专用执行 RAM 空间。所有 C28x_STL 测试都会破坏系统状态，且无法将系统恢复到
原始状态。由于 C28x_STL 测试会检查 CPU 健康状况和系统状态，而这些状态无法有效保存并恢复，因此必须将测试集成到应用启动流程中。系统集成方必须启用看门狗，以防应用代码失控。

注

可使用每个源文件对应的 MD5 校验和，验证随 C28x_STL 软件包提供的 C28x_STL 源代码。所有相关文件的 MD5 校验和均列在发行包中的 SDF 文件内。系统集成方必须查阅 C28x_STL 用户指南，并了解将该库集成到主机应用中的所有细节。

4.4.2.2 运行细节——CLA 自检库

CLA_STL 实现 CLA2（CLA 软件测试）机制。CLA_STL 的启动测试也具有破坏性，必须在启动期间运行。CLA_STL 的运行时测试构成了大部分测试内容，设计时考虑了与主机应用并行运行。CLA 主机应用必须为运行时测试分配时间和空间。为达到所需的 DC，CPU 必须运行 CLA_STL 的 POST 和 PEST 测试。

要通过充分且高质量的覆盖分布来确定实现 DC 所需的测试类型，必须经过全面、严格的流程。该流程要求采用适当组合的测试向量开展故障注入，并确认覆盖率。CLA_STL 中已准确封装这些测试向量。

注

可使用每个源文件对应的 MD5 校验和，验证随 CLA_STL 提供的 CLA_STL 源代码。所有相关文件的 MD5 校验和均列在发行包中的 SDF 文件内。系统集成方必须查阅 CLA_STL 用户指南，并了解将该库集成到主机应用中的所有细节。

4.4.2.3 运行细节——软件诊断库

表 4-2 将 SDL 软件模块和 API 与安全特性及诊断功能对应起来。

表 4-2. 模块与安全机制的对应关系

Module Name	Unique Identifier
STL_CPU_REG	No unique identifier, added for IEC 60730
STL_CRC	NWFLASH5
STL_March	SRAM3,
STL_MCAN_RAM	MCAN7, MCAN15
STL_OSC_CT	CLK2
STL_OSC_HR	OTTO1, CLK3
STL_PIE_RAM	PIE3, PIE6
sdl_ex_dcsm_ffi	No unique identifier, demo of freedom from interference using DCSM

Copyright © 2024 Texas Instruments Incorporated

表 4-2. 模块与安全机制的对应关系（续）

Module Name	Unique Identifier
sdl_ex_flash_ecc_test	NWFLASH15
sdl_ex_flash_prefetch_test	NWFLASH14
sdl_ex_mcd_test	CLK12
sdl_ex_ram_access_protect	SRAM10
sdl_ex_ram_ecc_parity_test	SRAM13, SRAM14,
sdl_ex_watchdog	CLK10

4.4.3 C2000 Safety STL Software Development Flow

C28x_STL 和 CLA_STL 依据经 TÜV® SÜD 认证的 TI 内部软件开发流程规范开发。该规范涵盖基础质量、汽车质量和功能安全质量的软件开发流程（for functional safety, specifically the target is systematic capability compliance with the IEC 61508 and ISO 26262 standards）。TI 软件开发流程的 TÜV-SÜD 证书可在此处获取。

软件开发流程规范说明了四个阶段各自所需交付物的内容，分别为 *Assess*、*Plan*、*Create* 和 *Validate*。通过遵循该规范及其底层流程（包括工作成果中体现的方法和技术（IEC 61508-3, ISO 26262-6）），TI 的软件和固件开发流程实现系统能力

等级 ASIL D (ISO 26262-6) 和 SIL 3 (IEC 61508-3)。

- 图 4-13 展示了 TI 的软件开发生命周期，以及经 TÜV-SÜD 认证的流程所支持的各个质量等级。
- 项目生命周期各阶段均制定了详细的配套规程，以保障功能安全。每个开发阶段还会应用与目标标准安全完整性等级相关的其他工具和技术。
  开发阶段。
- 按既定规程规划并开展功能安全审核和评估。审核与评估由具备资质且独立性充分的人员执行，并符合目标标准及安全等级的要求。

Copyright © 2024 Texas Instruments Incorporated



图 4-13. TI 软件开发生命周期——质量等级

Copyright © 2024 Texas Instruments Incorporated

4.5 功能安全约束与假设

制定上下文外安全要素（SEooC）概念并开展功能安全分析时，TI 会针对系统级设计、功能安全概念和需求提出一系列假设。以下列出这些假设（有时称为使用假设）。有关安全机制具体实现的其他假设，另见第 6.4 节。

TMS320F28P55x 功能安全分析基于以下系统假设开展：

- [SA_1] 系统集成方必须遵循组件数据手册中的所有要求。
- [SA_2] 系统必须配置为：根据指定传感器的输入，使本器件能够控制或通信连接到指定执行器，以维持外部系统的正常运行状态。
- [SA_3] 如果系统检测到故障，软件可尝试在安全目标遭到破坏之前恢复故障。若无法恢复故障，软件必须配置为在安全目标遭到破坏之前使系统进入安全状态。
- [SA_4] 系统集成方必须审查《安全手册》和安全分析报告（FMEDA）中建议的诊断措施，并确定系统应采用哪些措施。必须按照器件《安全手册》和数据手册实施这些诊断措施。
- [SA_5] 软件必须初始化连续诊断，并定期执行诊断测试；执行频率须符合系统安全概念，并考虑故障容错时间间隔（FTTI）、过程安全时间（PST）和多点故障检测时间间隔（MPFDTI）。
- [SA_6] 器件电源必须为每个电源输入提供适当电压，并监测各电源轨是否偏离器件规格。
- [SA_7] 电源或其他外部监控设备必须监测器件错误引脚；指示发生不可恢复错误后，应使系统转入安全状态。
- [SA_8] 电源或其他外部监控设备必须监测器件，以便覆盖电源故障诊断。看门狗是实现该诊断的一种方法。
- [SA_9] 在器件尚不能执行安全功能（例如启动期间），或检测到可能影响器件决策能力的故障（例如 MCU 故障条件）时，电源或其他外部监控设备必须作为并行路径，用于禁用下游执行器。
- [SA_10] 必须针对目标 ASIL/SIL 等级选择适当的系统概念，以检测与安全功能相关的 CPU 代码执行故障。该概念还必须考虑共享模块（例如 RAM、闪存、ADC 等）。示例包括但不限于软件互校、看门狗等。
- [SA_11] 系统集成方必须执行系统配置和实现检查。
- [SA_12] 系统功能的可用性不属于安全要求。系统关闭或处于复位状态时，必须保持在安全状态。
- [SA_13] 器件电源时序要求不应视为安全关键要求。
- [SA_14] 系统集成方必须审查 SEooC 分析，并将其纳入系统级安全分析。应根据系统安全目标和要求应用相应诊断措施，并执行集成测试。
- [SA_15] 系统集成方必须依据安全概念分析系统中的其他组件，并根据需要为这些组件实施诊断措施。
- [SA_16] 本安全功能视为在高需求或连续需求模式下运行 (per IEC 61508)。注：这一假设并不排除采用低需求模式。作出该假设是为了提供一个基准，以便判断安全完整性等级目标。

- [SA_17] 本器件视为 B 类安全相关要素或子系统 (per IEC 61508)。此外，按照 IEC 61508:2010 的定义，F28P55x MCU 不声明具备硬件容错能力 (HFT = 0)。
- [SA_18] 只有在本器件成功完成启动序列、执行所有必要的完整性检查并进入正常运行模式后，软件才可启用安全功能；在此之前不得启动该功能。

Copyright © 2024 Texas Instruments Incorporated

- [SA_19] 安全功能运行期间必须禁用调试和可测试性设计（DFT）逻辑。

集成过程中必须考虑本组件上述使用假设和集成指南。如果无法满足某项功能安全假设，请谨慎处理，因为有些已识别的差距可能无法在系统级解决。

Copyright © 2024 Texas Instruments Incorporated

Chapter 5
Description of Safety Elements

本节按照系统通用硬件分类 [8]，对 TMS320F28P55x MCU 器件系列的各个要素作简要介绍，如图 5-1 所示。完整的模块功能说明请参阅相应器件的技术参考手册。每个硬件部分的简要说明后，还列出可用于提供该部分诊断覆盖率的主要安全机制。部分安全标准要求对主要诊断措施本身也提供诊断覆盖率（for example, latent fault metric requirement from ISO26262）。这类措施称为诊断测试。类型为 *Software* 和 *Hardware|Software* 的主要诊断措施需要 CPU 和 CLA 在处理单元上执行软件，同时还会使用 MCU 的多个组成部分，例如互连、存储器（闪存、SRAM 和 ROM）以及 TMS320F28P55x MCU 基础设施组件（时钟、电源、复位和 JTAG）。为确保已实施主要诊断措施及其诊断覆盖率值的完整性，必须采取措施保护各处理单元上主要诊断措施的执行。TI 建议对有助于处理单元正常运行的 MCU 部分采用适当组合的诊断测试。有关这些部分的诊断措施，请参阅本安全手册中的相应章节。如果某项主要诊断措施还配有专门的诊断测试，则会在相应硬件部分一并说明。



图 5-1. 系统通用硬件

Copyright © 2024 Texas Instruments Incorporated

5.1 C2000 MCU 基础设施组件

5.1.1 Power Supply

TMS320F28P55x MCU 器件系列需要外部器件提供正常运行所需的电压和电流。器件分别为内核（1.2V）、模拟电路（3.3V）、闪存（3.3V）和 I/O 逻辑（3.3V）提供独立电源轨。可采用以下机制提高 C2000 MCU 电源的诊断覆盖率。

注

- 安全分析基于一项假设：系统级具有独立的电压监控。
- 器件可采用多条电源轨，并计划在系统 PCB 上将这些电源轨并联。为确保电源诊断正常运行，TI 建议每条并联电源轨配置一个电压监视器。
- 对外部电压监视器与 TMS320F28P55x MCU 进行共模故障分析，有助于确定电压生成和监控电路中的依赖关系。
- 客户可考虑使用 TI 的 TPS6538x 电源及安全配套器件，在系统级进行电压监控。

5.1.1.1 电源（Power）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- PWR1 - 外部电压监视器
- PWR2 - 外部看门狗
- SYS1 - 控制寄存器多位使能密钥
- SYS2 - 控制寄存器锁定机制
- SYS3 - 软件回读已写入的配置
- SYS4 - 定期由软件回读静态配置寄存器
- SYS5 - 在线监测温度
- SYS8 - 关键寄存器的 Eallow 和 Meallow 保护
- CLK6 - 内部看门狗（Wd）
- PWR4 - 欠压复位（Bor）

5.1.2 Clock

C2000 MCU 器件系列主要采用同步逻辑，因此需要时钟信号才能正常运行。时钟管理逻辑包括时钟源、时钟生成逻辑（包括通过锁相环（PLL）进行时钟倍频）、时钟分频器和时钟分配逻辑。用于配置时钟管理逻辑的寄存器位于系统控制模块中。可将以下测试用作该模块的诊断措施，以覆盖特定功能：

注

- 相比 CPU 定时器或基于 HRPWM 的方法，TI 推荐使用 DCC 进行时钟监控。
- 为降低共模故障风险，TI 建议使用外部看门狗，而不是内部看门狗。此外，与单阈值看门狗相比，TI 更推荐程序序列式、窗口式或问答式看门狗，因为这些更高级的看门狗能够检测更多故障模式。
- 在 XCLKOUT 引脚输出高频时钟可能带来 EMI 影响。通过 I/O 输出前，应适当降低所选时钟频率。

Copyright © 2024 Texas Instruments Incorporated

5.1.2.1 时钟安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- CLK1 - 时钟缺失检测（Mcd）
- CLK2 - 使用 Cpu Timer 进行时钟完整性检查
- CLK3 - 使用 Hrpwm 进行时钟完整性检查
- CLK5 - 通过 Xclkout 外部监测时钟
- CLK6 - 内部看门狗（Wd）
- CLK7 - 外部看门狗
- CLK8 - 定期由软件回读静态配置寄存器
- CLK9 - 软件回读已写入的配置
- CLK13 - 使用片上定时器进行 Pll 锁定分析
- CLK14 - 外设时钟门控（Pclkcr）
- CLK17 - 双时钟比较器（Dcc）- 类型 2

可对该模块执行以下诊断测试，以满足潜在故障度量要求：

- CLK10 - 看门狗（Wd）运行的软件测试
- CLK12 - 时钟缺失检测功能的软件测试

5.1.3 APLL

APLL 是一种锁相环电路，用于将输入时钟（XTAL、外部振荡器或内部无引脚振荡器）倍频，使 F28P55x MCU 达到器件数据手册规定的最高运行速度。在此情况下，*A* 前缀表示 PLL 由 VDDA 电源供电。

可将以下测试用作该模块的诊断措施，以覆盖特定功能。

5.1.3.1 APLL 安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- APLL1 - 使用 Dcc 进行时钟完整性检查
- APLL2 - Pll 锁定指示
- APLL4 - 内部看门狗（Wd）
- APLL5 - 外部看门狗
- APLL7 - 通过 Xclkout 外部监测时钟
- APLL11 - Fsm 状态交错

可对该模块执行以下诊断测试，以满足潜在故障度量要求：

- APLL6 - Dcc 功能（包括错误测试）的软件测试
- APLL10 - Pll 功能（包括错误测试）的软件测试

5.1.4 Reset

上电复位（POR）会在引导过程中生成内部热复位信号，以复位大部分数字逻辑。器件级热复位也可通过采用开漏实现的 I/O 引脚（XRSn）提供。NMI 看门狗和看门狗等诊断功能能够触发热复位。有关复位功能的更多信息，请参阅相应器件的数据手册。

Copyright © 2024 Texas Instruments Incorporated

注

- 内部看门狗无法有效用于复位诊断，因为被监测的复位信号会与内部看门狗发生交互。
- 客户可考虑使用 TI TPS6538x 电源及安全配套器件，在系统级监控复位。

5.1.4.1 复位安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- RST1 - 外部监测热复位（Xrsn）
- RST2 - 复位原因信息
- RST4 - 复位引脚上的毛刺滤波
- RST5 - Nmiwd 影子寄存器
- RST6 - 定期由软件回读静态配置寄存器
- RST7 - 软件回读已写入的配置
- RST8 - Nmiwd 复位功能
- RST9 - 外设软件复位（Softpres）
- SYS9 - Errorsts 功能的软件测试
- CLK6 - 内部看门狗（Wd）
- CLK7 - 外部看门狗
- RST10 - 复位软件测试（类型 1）

5.1.5 System Control Module and Configuration Registers

系统控制模块包含存储器映射寄存器，用于配置时钟、模拟外设设置及其他系统控制功能。该模块还负责同步系统复位，并输出热复位（XRSn）。配置寄存器包括

外设中无需定期更新的寄存器。

注

- 请查阅 *Clock* 和 *Reset* 部分，因为这些特性由系统控制模块严格控制。
- 客户可考虑使用 TI TPS6538x 电源及安全配套器件，在系统级监测 ERRORSTS 引脚。

5.1.5.1 系统控制模块和配置寄存器（System control）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- SYS1 - 控制寄存器多位使能密钥
- SYS2 - 控制寄存器锁定机制
- SYS3 - 软件回读已写入的配置
- SYS4 - 定期由软件回读静态配置寄存器
- SYS5 - 在线监测温度
- SYS6 - 外设时钟门控（Pclkcr）
- SYS7 - 外设软件复位（Softpres）
- SYS8 - 关键寄存器的 Eallow 和 Meallow 保护
- SYS9 - Errorsts 功能的软件测试
- SYS11 - 外设访问保护 - 类型 1

Copyright © 2024 Texas Instruments Incorporated

5.1.6 JTAG Debug, Trace, Calibration, and Test Access

TMS320F28P55x MCU 器件系列支持通过 IEEE 1149.1 JTAG 调试端口实现调试、测试和校准。物理调试接口在内部连接到 TI 调试逻辑（ICEPICK），由其仲裁对测试、调试和校准逻辑的访问。边界扫描与

调试逻辑并行连接，可在无需前导扫描序列的情况下支持制造过程中的电路板测试。

5.1.6.1 调试逻辑（JTAG）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- JTAG1 - 硬件禁用 Jtag 端口
- JTAG2 - 使用 OTP 锁定 Jtag 访问
- JTAG3 - 内部看门狗（Wd）
- JTAG4 - 外部看门狗

5.1.7 Advanced Encryption Standard (AES) Accelerator

AES 模块可通过硬件加速，使用二进制密钥执行数据加密和解密。AES 是一种对称密码模块，硬件支持使用 128-bit、192-bit 或 256-bit 密钥进行加密和解密。由于 AES 采用对称算法，加密密钥与解密密钥相同。加密是将明文转换为不可读的密文；解密则将密文还原为原始明文。

5.1.7.1 AES 安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- AES1 - 使用相同密钥和 IV（初始化向量）对加密数据输出进行解密
- AES2 - 信息冗余技术，包括端到端安全保护
- AES3 - 定期由软件回读静态配置寄存器
- AES4 - 软件回读已写入的配置
- AES5 - 传输冗余
- AES6 - 禁用未使用的 DMA 触发源
- AES7 - 功能软件测试（包括错误测试）
- AES8 - 独立 GHASH 运算的软件测试

5.2 处理单元

5.2.1 C28x Central Processing Unit (CPU)

CPU 是一款 32-bit 定点处理器，并配有浮点、Viterbi、复数运算和 CRC 单元（VCU）协处理器，以及三角函数数学单元（TMU）协处理器。该器件融合了数字信号处理、精简指令集计算（RISC）、微控制器架构、固件和工具集的优势。CPU 采用改进型 Harvard 架构，并支持循环寻址。RISC 特性包括单周期指令执行和寄存器到寄存器操作。借助改进型 Harvard 架构，CPU 可并行获取指令和数据，并通过 6 条独立的地址总线和数据总线完成访问。这种独特架构便于在 C28x CPU 外部（但仍集成在芯片上）加入安全特性，从而提高诊断覆盖率。

注

降低 CPU 子系统共因故障影响的措施：在硅器件中实现安全相关设计时，共因故障是重要的故障模式之一。由于目前不存在适用于所有情况且足够可靠的量化方法，因此硬件依赖和软件依赖故障的影响仅作定性估算。系统集成方必须依据 26262-11:2018 第 4.7 节和 IEC61508 ed2 PART 2 Annex E（BetaIC method）提供的输入开展详细分析。

Copyright © 2024 Texas Instruments Incorporated

5.2.1.1 C28x 中央处理单元（C28x）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- CPU1 - 软件互校
- CPU3 - CPU 软件测试
- CPU4 - 定期由软件回读静态配置寄存器
- CPU5 - 存储器访问保护机制
- JTAG1 - 硬件禁用 Jtag 端口
- CPU7 - CPU 对非法操作和非法结果的处理及指令陷阱
- CPU8 - 内部看门狗（Wd）
- CPU9 - 外部看门狗
- CPU10 - 信息冗余技术
- CPU14 - 堆栈溢出检测
- CPU18 - 嵌入式实时分析与诊断（Erad）

可对该模块执行以下诊断测试，以满足潜在故障度量要求：

- CPU15 - Vcu Crc 自动覆盖
- CPU19 - Erad 总线比较器模块中的内置硬件冗余

5.2.1.2 FPU_TMU（FPU_TMU）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- CPU1 - 软件互校
- CPU5 - 存储器访问保护机制
- JTAG1 - 硬件禁用 Jtag 端口
- CPU8 - 内部看门狗（Wd）
- CPU9 - 外部看门狗
- CPU10 - 信息冗余技术
- CPU14 - 堆栈溢出检测
- CPU18 - 嵌入式实时分析与诊断（Erad）

可对该模块执行以下诊断测试，以满足潜在故障度量要求：

- CPU15 - Vcu Crc 自动覆盖
- CPU19 - Erad 总线比较器模块中的内置硬件冗余

5.2.2 Control Law Accelerator

控制律加速器（CLA）是一款独立、可完全编程的 32-bit 浮点数学加速器，拥有独立的 ISA 和编译器，可帮助并行执行控制环路。CLA 的中断延迟低，因此能够读取 ADC 采样值 *just-in-time*。这可显著缩短 ADC 采样到输出的延迟，从而加快系统响应，并支持更高 MHz 的控制环路。

5.2.2.1 控制律加速器（MCLA）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- CLA1 - 软件互校
- CLA2 - CLA 软件测试
- CLA3 - CLA 对非法操作和非法结果的处理
- CLA4 - 软件回读已写入的配置
- CLA5 - 定期由软件回读静态配置寄存器

Copyright © 2024 Texas Instruments Incorporated

- CLA7 - 信息冗余技术
- CLA8 - 使用 Cpu 进行 CLA 活跃性检查
- CLA9 - 存储器访问保护机制
- SRAM5 - 定期由软件回读静态配置寄存器
- SRAM10 - 功能软件测试（包括错误测试）

5.3 存储器（闪存、SRAM 和 ROM）

5.3.1 Embedded Flash Memory

嵌入式闪存是一种与 C28x CPU 紧密耦合的非易失性存储器。每个 CPUSS 都有专用闪存。CLA 和 DMA 均无法访问闪存。闪存主要用于 CPU 指令访问，也可用于数据访问。访问闪存可能需要多个 CPU 周期，具体取决于器件频率和闪存等待状态配置。闪存封装逻辑通过预取和数据缓存提高性能。

5.3.1.1 NW 嵌入式闪存（NW Flash）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- NWFLASH1 - 闪存 ECC
- NWFLASH2 - 闪存编程校验和擦除校验检查
- NWFLASH3 - 闪存编程/擦除保护
- NWFLASH4 - 闪存封装错误和状态报告
- NWFLASH5 - 对静态存储器内容执行 Vcu Crc 校验
- NWFLASH6 - 使用编程命令防止发生 0 到 1 的状态转换
- NWFLASH7 - 按需软件编程校验和空白检查
- NWFLASH8 - 软件回读已写入的配置
- NWFLASH9 - 命令执行后，Cmdweprot* 和编程命令数据缓冲寄存器会自动清零执行
- NWFLASH10 - ECC 生成逻辑与校验器逻辑在硬件上相互独立
- NWFLASH12 - 闪存阵列中的位复用
- NWFLASH14 - 闪存预取、数据缓存和等待状态的软件测试
- NWFLASH16 - 信息冗余技术

可对该模块执行以下诊断测试，以满足潜在故障度量要求：

- NWFLASH13 - Autoecc 生成覆盖
- NWFLASH15 - ECC 逻辑软件测试

5.3.2 Embedded SRAM

TMS320F28P55x MCU 器件系列包含以下类型的 SRAM，各具不同特性：

- 每个 CPU 独占的 RAM（M0 和 M1 RAM）
- CPU 和 CLA 共享的 RAM（LSx RAM）
- 两个子系统中的 CPU 和 DMA 共享的 RAM（GSx RAM）
- 用于处理器之间收发消息的 RAM（MSGRAM）

所有这些 RAM 均可灵活配置，以控制不同发起方的写访问和取指访问。所有专用 RAM 均启用 ECC（数据和地址均受保护），共享 RAM 均启用奇偶校验（数据和地址均受保护）。每个 RAM 都配有控制器，用于实现访问保护、安全相关功能以及该 RAM 的 ECC 和奇偶校验功能。

5.3.2.1 SRAM 安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

Copyright © 2024 Texas Instruments Incorporated

- SRAM1 - Sram ECC
- SRAM2 - SRAM 奇偶校验
- SRAM3 - SRAM 软件测试
- SRAM4 - SRAM 存储器阵列中的位复用
- SRAM5 - 定期由软件回读静态配置寄存器
- SRAM6 - 软件回读已写入的配置
- SRAM7 - 通过数据清理检测并纠正存储器错误
- SRAM8 - 对静态存储器内容执行 Vcu Crc 校验
- SRAM10 - 功能软件测试（包括错误测试）
- SRAM11 - 存储器访问保护机制
- SRAM12 - 控制寄存器锁定机制
- SRAM16 - 信息冗余技术
- SRAM17 - CPU 对非法操作和非法结果的处理及指令陷阱
- SRAM18 - 内部看门狗（Wd）
- SRAM19 - 外部看门狗
- SRAM20 - CLA 对非法操作和非法结果的处理
- SRAM21 - 存储器上电自检（Mpost）

可对该模块执行以下诊断测试，以满足潜在故障度量要求：

- SRAM13 - ECC 逻辑软件测试
- SRAM14 - 奇偶校验逻辑软件测试

5.3.3 Embedded ROM

TMS320F28P55x MCU 器件系列为每个 CPU 子系统提供以下类型的 ROM：

- 引导 ROM 用于启动器件，并包含安全初始化和器件校准功能，还支持多种引导模式。
- 安全 ROM 函数的开发未满足任何系统能力合规要求 (ISO 26262-6/IEC 61508-3)，不得用于功能安全应用。
- CLA 数据 ROM 包含供 CLA 应用使用的数学表。

5.3.3.1 ROM 安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- ROM1 - 对静态存储器内容执行 Vcu Crc 校验
- ROM2 - 定期由软件回读静态配置寄存器
- ROM3 - 软件回读已写入的配置
- ROM4 - 功能软件测试（包括错误测试）
- ROM5 - CPU 对非法操作和非法结果的处理及指令陷阱
- ROM6 - 内部看门狗（Wd）
- ROM7 - 外部看门狗
- ROM8 - 上电预运行安全检查
- ROM10 - 存储器上电自检（Mpost）
- ROM15 - ROM 奇偶校验

5.4 片上通信（包括总线仲裁）*5.4.1 Device Interconnect*

器件互连用于连接器件内的多个发起方、存储器和外设。器件互连逻辑由静态发起方选择多路复用器、动态仲裁器以及协议转换器组成，以支持不同总线发起方（CPU、CLA、DMA）与外设和存储器进行事务交互。

Copyright © 2024 Texas Instruments Incorporated

5.4.1.1 器件互连（Interconnect_Bridges）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- INC1 - 功能软件测试（包括错误测试）
- INC2 - 内部看门狗（Wd）
- INC3 - 外部看门狗
- INC4 - 定期由软件回读静态配置寄存器
- INC5 - 软件回读已写入的配置
- INC6 - CPU 对非法操作和非法结果的处理及指令陷阱
- INC7 - CLA 对非法操作和非法结果的处理
- INC8 - 传输冗余
- INC9 - 硬件冗余
- SYS8 - 关键寄存器的 Eallow 和 Meallow 保护

5.4.2 Direct Memory Access (DMA)

直接存储器访问（DMA）模块提供了一种硬件数据传输方式，可在外设和存储器之间传输数据而无需 CPU 介入，从而为其他系统功能释放带宽。此外，DMA 还可在传输过程中对数据进行正交重排，并在缓冲区之间 *ping-pong* 数据。这些特性有助于将数据整理成块，提高 CPU 处理效率。

5.4.2.1 DMA 安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- DMA2 - 信息冗余技术
- DMA3 - 传输冗余
- DMA4 - 定期由软件回读静态配置寄存器
- DMA5 - 软件回读已写入的配置
- DMA6 - 功能软件测试（包括错误测试）
- DMA7 - DMA 溢出中断
- DMA8 - 存储器访问保护机制
- DMA9 - 禁用未使用的 DMA 触发源

5.4.3 Enhanced Peripheral Interrupt Expander (ePIE) Module

增强型外设中断扩展器（ePIE）模块用于将外设中断连接到 C28x CPU。该模块支持按中断分别配置屏蔽。PIE 模块包含一块本地 SRAM，用于保存每个中断对应的中断处理程序地址。

5.4.3.1 增强型外设中断扩展器（PIE）模块安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- PIE2 - SRAM 软件测试
- PIE3 - Epie 操作（包括错误测试）的软件测试
- PIE4 - 定期由软件回读静态配置寄存器
- PIE5 - 软件回读已写入的配置
- PIE7 - 为未使用的中断维护中断处理程序
- PIE8 - 在线监测中断和事件
- PIE11 - SRAM 奇偶校验

可对该模块执行以下诊断测试，以满足潜在故障度量要求：

Copyright © 2024 Texas Instruments Incorporated

- PIE12 - 奇偶校验逻辑软件测试

5.4.4 Dual Zone Code Security Module (DCSM)

双代码安全模块（DCSM）是集成在本器件中的一项安全特性。该模块可阻止未经授权的人员访问或查看片上安全存储器及其他安全资源，也可防止专有代码被复制或逆向工程。每个 CPU 子系统都配有双区 CSM，用于代码保护。

5.4. 4.1 双区代码安全模块（DCSM）安全特性 列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- DCSM1 - 控制寄存器多位使能密钥
- DCSM2 - 链接指针多数表决和错误检测
- DCSM3 - 定期由软件回读静态配置寄存器
- DCSM4 - 功能软件测试（包括错误测试）
- DCSM5 - 软件回读已写入的配置
- DCSM6 - CPU 对非法操作和非法结果的处理及指令陷阱
- DCSM8 - 对静态存储器内容执行 Vcu Crc 校验
- DCSM9 - 外部看门狗
- DCSM11 - 硬件冗余

5.4.5 CrossBar (X-BAR)

交叉开关（X-BAR）可灵活配置器件输入、输出和内部资源之间的连接。器件共包含三个 X-BAR：输入 X-BAR、输出 X-BAR 和 ePWM X-BAR。输入 X-BAR 可访问所有 GPIO，并可将每个信号路由到任意一个或多个 IP 模块（例如 ADC、eCAP、ePWM 等）。这种灵活性降低了对外设复用器的限制，只需确保任意 GPIO 引脚可用即可。ePWM X-BAR 连接到每个 ePWM 模块的数字比较（DC）子模块，可用于执行跳闸区等操作。GPIO 输出 X-BAR 可将器件内部信号引出到 GPIO。

5.4.5.1 交叉开关（XBAR）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- XBAR1 - 功能软件测试（包括错误测试）
- XBAR2 - 硬件冗余
- XBAR3 - 定期由软件回读静态配置寄存器
- XBAR4 - 软件回读已写入的配置
- XBAR5 - 软件检查 X-Bar 标志

5.4.6 Timer

每个 CPU 子系统均配有三个 32-bit CPU 定时器（TIMER0、TIMER1 和 TIMER2）。该模块为器件提供操作系统（OS）定时器。OS 定时器可按需生成内部事件触发或中断，为安全关键功能提供周期性操作。该模块的功能也使其可用于时钟监控。

5.4.6.1 CPU_Timer 安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- TIM1 - 使用辅助自由运行计数器执行 1Oo2 软件表决
- TIM2 - 定期由软件回读静态配置寄存器
- TIM3 - 软件回读已写入的配置
- TIM4 - 功能软件测试（包括错误测试）

Copyright © 2024 Texas Instruments Incorporated

5.4.7 Configurable Logic Block

可配置逻辑块（CLB）由一组逻辑块组成，可通过软件互连，以实现自定义数字逻辑功能或扩展现有片上外设。CLB 可通过一组交叉开关连接扩展现有外设，这些连接可使其与增强型脉宽调制器（ePWM）、增强型捕获模块（eCAP）和增强型正交编码器脉冲模块（eQEP）等现有控制外设实现高度互连。交叉开关还可将 CLB 连接到外部 GPIO 引脚。借助这些连接，CLB 可配置为与器件外设交互，以执行比较器等简单逻辑功能，或实现自定义串行数据交换协议。通过 CLB，原本需要外部逻辑器件实现的功能现在可集成在 MCU 内部。CLB 还可用于实现电机控制应用中的绝对式或增量式位置编码器。

CLB 外设通过 CLB 工具进行配置。有关 CLB 工具、可用示例、应用报告和用户指南的更多信息，请访问 C2000Ware 中的 *\utilities\clb_tool*。

5.4.7.1 可配置逻辑块（CLB）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- CLB1 - 功能软件测试（包括错误测试）
- CLB2 - 硬件冗余
- CLB3 - 使用 Ecap 或 Eqep 监测 Clb
- CLB4 - 定期由软件回读静态配置寄存器
- CLB5 - 软件回读已写入的配置
- CLB6 - 控制寄存器锁定机制
- CLB7 - 内部看门狗（Wd）
- CLB8 - 定期由软件回读 SPI 缓冲寄存器和 DMA 传输数据的最终 RAM 存储位置

5.5 数字 I/O

5.5.1 General-Purpose Input/Output (GPIO) and Pin Muxing

通用输入/输出（GPIO）模块允许通过软件配置，将内部模块的 I/O 功能映射到器件引脚。每个引脚都可单独配置为数字 I/O（也称为 GPIO 模式），或连接到多个外设 I/O 信号之一。

5.5.1.1 通用　　用途 I/O 和复用（GPIO_Pinmux）安全特性　　列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- GPIO1 - 控制寄存器锁定机制
- GPIO2 - 定期由软件回读静态配置寄存器
- GPIO3 - 软件回读已写入的配置
- GPIO4 - 使用 I/O 回环执行功能软件测试
- GPIO5 - 硬件冗余

5.5.2 Enhanced Pulse Width Modulators (ePWM)

增强型脉宽调制器（ePWM）是数字电机控制和电力电子系统中的关键部件。部分 ePWM 模块实例支持高分辨率脉宽调制器（HRPWM）模式，以提高时间分辨率。有关支持 HRPWM 模式的 ePWM 实例，请参阅相应器件的数据手册和参考手册。

5.5.2.1 增强型脉宽调制器（ePWM）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

Copyright © 2024 Texas Instruments Incorporated

- PWM1 - 功能软件测试（包括错误测试）
- PWM2 - 硬件冗余
- PWM3 - 使用 Ecap 监测 Epwm
- PWM4 - 定期由软件回读静态配置寄存器
- PWM5 - 软件回读已写入的配置
- PWM6 - 控制寄存器锁定机制
- PWM8 - 使用 Xbar 检测 Epwm 故障
- PWM9 - Epwm 同步检查
- PWM11 - Epwm 应用级安全机制
- PWM12 - 在线监测中断和事件
- PWM13 - 使用 Adc 监测 Epwm

5.5.3 High Resolution PWM (HRPWM)

HRPWM 模块扩展了常规数字脉宽调制器（PWM）的时间分辨率能力。当 PWM 分辨率低于 ≅ 9-10 位 时，通常会使用 HRPWM。HRPWM 基于微边沿定位器（MEP）技术。MEP 逻辑可将传统 PWM 发生器的一个粗粒度系统时钟周期细分，从而实现极精细的边沿定位。其时间步进精度约为

150ps。

5.5.3.1 高 分辨率脉宽调制器（OTTO）安全特性 列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- OTTO1 - Hrpwm 内置自检和诊断能力
- OTTO2 - 硬件冗余
- OTTO3 - 使用 Ecap 监测 Epwm
- OTTO4 - 定期由软件回读静态配置寄存器
- OTTO5 - 软件回读已写入的配置

5.5.4 Enhanced Capture (eCAP)

增强型捕获模块（eCAP）提供输入捕获功能，适用于需要精确测量外部事件时序的系统。eCAP 可测量旋转机械的转速（例如，通过霍尔传感器检测齿轮齿）、位置传感器脉冲之间的经过时间以及脉冲序列信号的周期和占空比，还可解码由占空比编码的电流和电压传感器所测得的电流或电压幅值。

注

采用无传感器定位算法，可通过对 eCAP 结果进行合理性检查来提供信息冗余。

5.5.4.1 增强型捕获模块（eCAP）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- CAP1 - 功能软件测试（包括错误测试）
- CAP2 - 信息冗余技术
- CAP4 - 定期由软件回读静态配置寄存器
- CAP5 - 软件回读已写入的配置
- CAP6 - eCAP 应用级安全机制
- CAP7 - 硬件冗余

可对该模块执行以下诊断测试，以满足潜在故障度量要求：

- CAP3 - Monitoring Of Epwm By Ecap

Copyright © 2024 Texas Instruments Incorporated

5.5.5 High Resolution Capture (HRCAP)

高分辨率捕获外设（HRCAP）可测量外部脉冲宽度，典型分辨率可达
数百皮秒。该模块除捕获通道外，还包含硬件校准模块，可持续在线校准，从而大幅降低软件校准开销。HRCA
P 输入可通过 X-BAR 连接到 HRPWM 输出，以支持定期测试。eCAP 6 和 eCAP 7 已加入 HRCAP 增强功能。

5.5.5.1 高分辨率捕获（HRCAP）安全特性 列表

5.5.6 Enhanced Quadrature Encoder Pulse (eQEP)

增强型正交编码器脉冲模块（eQEP）用于直接连接直线或旋转增量编码器，从旋转机械获取位置、方向和速度信息，供高性能运动与位置控制系统使用。可将以下测试用作该模块的诊断措施，以覆盖特定功能：

Note

Use of a sensorless positioning algorithm can provide information redundancy through plausibility checking of eQEP results.

5.5.6.1 增强型正交编码器脉冲模块（eQEP）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- QEP1 - 功能软件测试（包括错误测试）
- QEP2 - Eqep 正交看门狗
- QEP3 - 信息冗余技术
- QEP4 - 定期由软件回读静态配置寄存器
- QEP5 - 软件回读已写入的配置
- QEP6 - eQEP 应用级安全机制
- QEP7 - 硬件冗余
- QEP8 - Qma 错误检测逻辑

可对该模块执行以下诊断测试，以满足潜在故障度量要求：

- QEP 9 - Eqep 正交看门狗功能的软 件测试

5.5.7 External Interrupt (XINT)

外部来源的中断可通过 GPIO 引脚和 XINT 模块输入器件。该模块可配置要用作中断源的 GPIO 引脚。中断极性也可
通过该模块配置。

5.5.7.1 XINT 安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- XINT1 - 功能软件测试（包括错误测试）
- XINT2 - 定期由软件回读静态配置寄存器
- XINT3 - 软件回读已写入的配置
- XINT4 - 硬件冗余

Copyright © 2024 Texas Instruments Incorporated

5.6 模拟 I/O

5.6.1 Analog-to-Digital Converter (ADC)

模数转换器（ADC）模块用于将模拟输入转换为数字值。转换结果保存在内部寄存器中，以便之后由 CLA、DMA 或 CPU 传输。C2000 MCU 器件系列产品可实现最多四个模块，这些模块共享通道以实现快速转换（乒乓方法）。

注

- 必须按照器件专用数据手册中的说明监测 ADC 模块电压。
- 为降低共模故障发生的概率，可考虑使用多个通道（信息冗余），并采用不相邻的引脚和不同的电压基准。

5.6.1.1 ADC 安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- ADC1 - 功能软件测试（包括错误测试）
- ADC2 - DAC 到 ADC 回环检查
- ADC3 - ADC 信息冗余技术
- ADC4 - ADC 开路/短路检测电路
- ADC5 - 软件回读已写入的配置
- ADC6 - 定期由软件回读静态配置寄存器
- ADC7 - 通过改变采集窗口检查 ADC 信号质量
- ADC8 - ADC 输入信号完整性检查
- ADC9 - 使用 ADC 监测 ePWM
- ADC10 - 硬件冗余

5.6.2 Buffered Digital-to-Analog Converter (DAC)

缓冲 DAC 模块由内部基准 DAC 和模拟输出缓冲器组成，可驱动外部负载。DAC 输出端集成了下拉电阻，可在输出缓冲器禁用时确保引脚电压处于确定状态。软件写入 DAC 值寄存器后，数值可立即生效，也可与 PWMSYNC 事件同步生效。

5.6.2.1 缓冲 DAC（BufDAC）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- DAC1 - 功能软件测试（包括错误测试）
- DAC2 - DAC 到 ADC 回环检查
- DAC3 - 控制寄存器锁定机制
- DAC4 - 软件回读已写入的配置
- DAC5 - 定期由软件回读静态配置寄存器
- DAC6 - 硬件冗余
- DAC7 - DAC 到比较器回环检查

5.6.3 Comparator Subsystem (CMPSS)

比较器子系统（CMPSS）由模拟比较器及其支持组件组成，并集成为适用于电力应用的拓扑结构，例如峰值电流模式控制、开关电源、功率因数校正和电压跳闸监测。该子系统以一对模拟比较器为核心，可检测信号超出高、低阈值等异常情况。比较器的正输入始终由外部引脚驱动；负输入则可由外部引脚或内部可编程 12-bit DAC 驱动。每个比较器的输出信号会经过

Copyright © 2024 Texas Instruments Incorporated

可编程数字滤波器，以滤除意外触发信号。该子系统还可选配斜坡发生器电路，用于控制其中一个比较器的内部 DAC 值。

5.6.3.1 比较器子系统（CMPSS）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- CMPSS1 - 功能软件测试（包括错误测试）
- CMPSS3 - 硬件冗余
- CMPSS4 - 软件回读已写入的配置
- CMPSS5 - 定期由软件回读静态配置寄存器
- CMPSS6 - 控制寄存器锁定机制
- CMPSS8 - 检查 Cmpss 斜坡发生器功能

5.6.4 Programmable Gain Amplifier (PGA)

可编程增益放大器（PGA）用于放大输入电压，以扩大下游 ADC 和 CMPSS 模块的动态范围。集成式 PGA 有助于降低许多控制应用的成本和设计工作量；这些应用以往通常需要使用独立的外部放大器。增益和滤波器设置可通过软件选择，使 PGA 能适应不同的性能需求。

5.6.4.1 可编程增益放大器（PGA）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- PGA1 - PGA 到 ADC 回环测试
- PGA2 - 硬件冗余
- PGA3 - 软件回读已写入的配置
- PGA4 - 定期由软件回读静态配置寄存器
- PGA6 - 控制寄存器锁定机制

5.7 数据传输

5.7.1 Controller Area Network (MCAN, CAN FD)

控制器局域网（MCAN）接口支持中等吞吐量的网络通信和基于事件的触发，并符合 CAN 和 CAN FD（灵活数据速率）协议。MCAN 模块需要外部收发器才能连接 CAN 网络。可将以下测试用作该模块的诊断措施，以覆盖特定功能：

5.7.1.1 MCAN 安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- MCAN1 - 使用 I/O 回环执行功能软件测试
- MCAN2 - 信息冗余技术，包括端到端安全保护
- MCAN3 - 定期由软件回读静态配置寄存器
- MCAN4 - 软件回读已写入的配置
- MCAN5 - 传输冗余
- MCAN6 - MCAN 触发 PWM 跳闸
- MCAN7 - SRAM 软件测试
- MCAN8 - SRAM ECC
- MCAN9 - SRAM 存储器阵列中的位复用
- MCAN10 - MCAN 填充错误检测
- MCAN11 - MCAN 格式错误检测
- MCAN12 - MCAN 应答错误检测
- MCAN13 - 位错误检测

Copyright © 2024 Texas Instruments Incorporated

- MCAN14 - 报文中的 CRC
- MCAN16 - FIFO 活动超时
- MCAN17 - 时间戳一致性检查
- MCAN18 - Tx-Event 检查
- MCAN19 - Message RAM 访问失败时触发中断
- MCAN20 - 使用 Epg 执行功能软件测试（包括错误测试）

可对该模块执行以下诊断测试，以满足潜在故障度量要求：

- MCAN15 - ECC 逻辑软件测试

5.7.2 Serial Peripheral Interface (SPI)

串行外设接口（SPI）模块提供符合 SPI 协议的串行 I/O。SPI 通信通常用于连接智能传感器和执行器、串行存储器，以及看门狗器件等外部逻辑。

5.7.2.1 串行外设接口（SPI）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- SPI1 - 使用 I/O 回环执行功能软件测试
- SPI2 - 信息冗余技术，包括端到端安全保护
- SPI3 - 定期由软件回读静态配置寄存器
- SPI4 - 软件回读已写入的配置
- SPI5 - 传输冗余
- SPI6 - SPI 数据溢出检测
- SPI7 - 硬件冗余
- SPI8 - 使用 Epg 执行功能软件测试（包括错误测试）

5.7.3 Serial Communication Interface (SCI)

该模块提供串行 I/O 功能，可用于 UART 等典型异步串行通信接口（SCI）协议。根据所用串行协议，可能需要外部收发器。

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

5.7.3.1 串行通信接口（SCI）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- SCI1 - 使用 I/O 回环执行功能软件测试
- SCI2 - 报文奇偶校验
- SCI3 - 信息冗余技术，包括端到端安全保护
- SCI4 - SCI 溢出错误检测
- SCI5 - SCI Break 错误检测
- SCI6 - SCI 帧错误检测
- SCI7 - 定期由软件回读静态配置寄存器
- SCI8 - 软件回读已写入的配置
- SCI9 - 传输冗余
- SCI10 - 硬件冗余
- SCI11 - 使用 Epg 执行功能软件测试（包括错误测试）

Copyright © 2024 Texas Instruments Incorporated

5.7.4 Inter-Integrated Circuit (I2C)

集成电路间总线（I2C）模块提供符合 I2C 协议的多发起方串行总线。可将以下测试用作该模块的诊断措施，以覆盖特定功能：

5.7.4.1 集成电路间总线（I2C）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- I2C1 - 使用 I/O 回环执行功能软件测试
- I2C2 - I2C 数据应答检查
- I2C3 - 信息冗余技术，包括端到端安全保护
- I2C4 - 定期由软件回读静态配置寄存器
- I2C5 - 软件回读已写入的配置
- I2C6 - 传输冗余
- I2C7 - 使用片上定时器分析 I2C 访问延迟
- I2C9 - 使用 Epg 执行功能软件测试（包括错误测试）

5.7.5 Fast Serial Interface (FSI)

快速串行接口（FSI）是一种能够实现可靠高速通信的串行外设。FSI 架构专为通过隔离器件进行通信的系统场景设计，可提供可靠的高速通信。FSI 包含相互独立的发送器（FSITX）和接收器（FSIRX）内核。FSITX 和 FSIRX 内核分别独立配置和运行。

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

5.7.5.1 快速串行接口（FSI）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- FSI1 - 使用 I/O 回环执行功能软件测试
- FSI2 - 信息冗余技术，包括端到端安全保护
- FSI3 - 定期由软件回读静态配置寄存器
- FSI4 - 软件回读已写入的配置
- FSI5 - 传输冗余
- FSI6 - FSI 数据溢出/欠载检测
- FSI7 - FSI 帧溢出检测
- FSI8 - FSI CRC 帧校验
- FSI9 - FSI ECC 帧校验
- FSI10 - FSI 帧看门狗
- FSI11 - FSI 接收端 ping 看门狗
- FSI12 - FSI 标签监视器
- FSI13 - FSI 帧类型错误检测
- FSI14 - FSI 帧结束错误检测
- FSI15 - FSI 寄存器保护机制
- JTAG1 - 硬件禁用 Jtag 端口

5.7.6 Power Management Bus Module (PMBus)

PMBus 模块为微控制器与符合 *SMI Forum PMBus Specification* Part I 1.0 版和 Part II 1.1 版的器件提供接口。PMBus 基于 SMBus；SMBus 使用与 I2C 类似的物理层。该模块支持发起方模式和目标模式。

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

Copyright © 2024 Texas Instruments Incorporated

5.7.6.1 电源管理总线（PMBUS）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- PMBUS2 - I2C 数据应答检查
- PMBUS3 - 信息冗余技术，包括端到端安全保护
- PMBUS4 - 定期由软件回读静态配置寄存器
- PMBUS5 - 软件回读已写入的配置
- PMBUS6 - 传输冗余
- PMBUS7 - 报文中的 PMBus 协议 CRC
- PMBUS8 - 时钟超时

5.7.7 Local Interconnect Network (LIN)

受支持的 LIN 模块符合 LIN 2.1 协议规范。该模块可编程为 SCI 或 LIN 模式。为实现 LIN 功能，SCI 硬件进行了扩展。SCI 模块是一种通用异步收发器（UART），采用标准非归零格式。SCI 可用于通信，例如通过 RS-232 端口或 K 线进行通信。

5.7.7.1 局部互连网络（LIN）安全特性列表

可将以下测试用作该模块的诊断措施，以覆盖特定功能：

- LIN1 - 使用 I/O 回环执行功能软件测试
- LIN2 - 信息冗余技术，包括端到端安全保护
- LIN3 - 传输冗余
- LIN4 - 定期由软件回读静态配置寄存器
- LIN5 - 软件回读已写入的配置
- LIN6 - 数据奇偶校验错误检测
- LIN7 - SCI 溢出错误检测
- LIN8 - SCI 帧错误检测
- LIN9 - LIN 物理总线错误检测
- LIN10 - LIN 无响应错误检测
- LIN11 - 位错误检测
- LIN12 - LIN 校验和错误检测
- LIN13 - LIN ID 奇偶校验错误检测
- LIN15 - SCI Break 错误检测
- LIN16 - 使用片上定时器分析通信访问延迟
- LIN17 - 使用 Epg 执行功能软件测试（包括错误测试）

5.8 非安全相关要素

不建议在采用 TMS320F28P55x
MCU 的安全相关应用中使用以下要素。在最终系统中使用这些要素时，必须实施第 *Suggestions for Improving Freedom From Interference* 节所列的适用措施，以避免这些要素引发级联故障并对已实现的安全功能造成不利影响。

- 通用串行总线（USB）

Copyright © 2024 Texas Instruments Incorporated

Chapter 6
Management of Random Faults

开展功能安全关键系统设计时，必须同时管理系统性故障和随机故障。正确使用时，TMS320F28P55x 组件架构中的多种功能安全机制可检测并响应随机故障。本节介绍 TMS320F28P55x 组件各子模块的架构级功能安全概念。系统集成方除查阅本安全手册外，还应审阅功能安全分析报告（FMEDA）中推荐的功能安全机制，并据此确定系统应采用的机制。组件数据手册或技术参考手册可用于查找这些特性的具体实现信息。

6.1 故障报告

TMS320F28P55x MCU 产品架构可通过不同级别的故障指示报告内部安全机制检测到的故障，包括 CPU 中断、不可屏蔽中断（NMI）、ERRORSTS 引脚置位、CPU 输入复位置位和热复位置位（XRSn）。故障响应是 TMS320F28P55x MCU 或系统在收到故障指示后采取的动作。一次故障指示可能触发多种故障响应。系统集成方有责任确定采取哪种响应，以确保其符合系统安全概念。图 6-1 按严重程度列出了故障指示，其中器件断电最为严重。



图 6-1. 故障响应严重程度

- 器件断电：这是优先级最高的故障响应。外部组件检测到器件或其他系统组件发生故障（参见第 4.2.3.1 节）后，会关闭 TMS320F28P55x MCU 电源。从此状态可重新进入冷启动并尝试恢复。
- XRSn 置位：检测到可能导致安全目标遭到破坏的严重故障时，内部或外部监视器可生成 XRSn 复位信号。当 TMS320F28P55x MCU 无法单独处理内部故障时（例如 CPU1 无法

  独自处理 NMI），内部源会生成此类故障响应。从此状态可重新进入冷启动并尝试恢复。
- CPU 复位置位：CPU 复位会使 CPU 从预运行状态或运行状态切换到热启动阶段。内部监视器检测到安全违规时会生成 CPU 复位。在正常工作的系统中，安全违规可能是故障条件引发的次生效应。从此状态可重新进入热启动阶段并尝试恢复。
- 不可屏蔽中断（NMI）和 ERRORSTS 引脚置位：C28x CPU 支持不可屏蔽中断（NMI），其优先级高于所有其他中断。每个 CPU 子系统都配有 NMIWD 模块，用于向 CPU 生成 NMI。NMI 触发时，ERRORSTS 引脚也会置位。根据系统级要求，可在 TMS320F28P55x

  MCU 内部通过软件处理故障，或在系统级根据 ERRORSTS 引脚信息处理故障。
- CPU 中断：CPU 中断允许 CPU 外部事件触发程序序列上下文切换，转交给中断处理程序，以便软件处理故障。外设

Copyright © 2024 Texas Instruments Incorporated

中断扩展（PIE）模块会将多个中断源复用到数量较少的 CPU 中断输入。

6.2 提高免受干扰能力的建议

采用下列技术和安全措施，可提高 使用 TMS320F
实时 MCU 时各项功能的独立性：

1. 若不使用可用外设，应保持其时钟关闭（CLK14-Peripheral Clock Gating (PCLKCR)）。 2. 若不使用可用外设，应保持其处于复位状态（SYS7-Peripheral Soft Reset (SOFTPRES)）。 3. 若不使用模拟组件内核，应将其断电。 4. 在条件允许时，使用不相邻的 I/O 引脚和焊球分隔关键 I/O 功能。 5. 根据应用需求将存储器分配给相应处理单元，并为每个存储器实例配置 Access Protection Mechanism for Memories，确保只有获准的发起方可访问存储器。 6. 可将双区代码安全模块（DCSM）用作防火墙，保护共享存储器；具有不同安全完整性等级的功能可分别在不同安全区（zone1、zone2 和非安全区）中执行，从而降低存储器之间相互干扰的风险。 7. 禁用 ADC 的 SOC 输入，可避免未使用的外设干扰 ADC 功能。禁用未使用的 DMA 触发源，可降低意外 DMA 传输造成的干扰。 8. 禁用未使用的 CLA 任务触发源和 DMA 触发源，可降低触发事件造成的干扰风险。 9. 为避免 MCU 调试端口上的意外活动造成干扰，可使用 JTAG1-*Hardware Disable of JTAG Port* 来防止此类干扰。 10. 意外的故障中断事件可能干扰 CPU 上运行的安全应用。PIE7-*Maintaining Interrupt Handler for unused interrupts* 和 PIE8-*Online Monitoring of Interrupts and Events* 可检测此类干扰故障。 11. 与较低安全完整性等级功能共存于同一 MCU 上的资源，可能影响支持 CPU 执行的 MCU 资源，例如存储器和中断控制器。CPU9-*External watchdog*、SRAM16 –*Information Redundancy Techniques* 和 SRAM17-*CPU handling of Illegal Operation, Illegal Results and Instruction Trapping* 等安全机制可检测此类干扰。 12. 实现较低安全完整性等级功能的 MCU 总线发起方可能干扰关键配置寄存器。

这些寄存器可通过 SYS1-*Multibit Enable Keys for Control Registers*、SYS2-*Lock Mechanism for Control Registers* 和 SYS8-*EALLOW and MEALLOW Protection for Critical Registers* 加以保护。

6.3 处理共因故障的建议

系统集成方必须开展独立故障分析或共因故障分析，评估 TMS320F28P55x 实时 MCU 各子要素（包括引脚级连接）中可能存在的相关故障或共因故障。

- 可参考 ISO 26262-11:2018 等资料中的相关依赖故障起因列表。分析依赖故障时，必须考虑功能冗余部分之间，以及各功能与相应安全机制之间可能发生的共因故障。
- 应确认依赖故障分析已考虑在 TMS320F28P55x MCU 上运行的软件任务及其硬件和软件交互的影响。
- 应确认依赖故障分析已考虑引脚和焊球级交互对 TMS320F28P55x MCU 封装的影响，包括所选 I/O 复用方式相关的影响。

使用 C2000 MCU 时，以下措施有助于处理共因故障：

Copyright © 2024 Texas Instruments Incorporated

- 冗余功能和安全机制可能受到共用电源故障的影响。可通过 PWR1-*External voltage supervisor* 和 PWR2-*External Watchdog* 检测电源故障引发的共因故障。
- 通常应监测冗余功能共用的时钟源；可通过 CLK1-*Missing Clock Detect*、CLK2-*Clock Integrity Check using CPU Timer*、CLK5-*External monitoring of clock via XCLKOUT* 和 CLK8-*Periodic Software Read Back of Static Configuration Registers* 等安全机制检测该时钟源的故障。具体而言，为避免共用时钟故障影响内部看门狗（WD）和 CPU，TI 建议使用 INTOSC2 或 X1/X2 作为 PLL 的时钟源。
- RST1-*External monitoring of warm reset (XRSn)* 和 RST2-*Reset Cause Information* 可检测冗余功能共用复位信号发生的故障。
- 互连逻辑中的共因故障可能以相同方式同时影响冗余功能和安全机制；除其他安全机制外，还可通过 INC1-*Software Test of Function Including Error Tests* 检测互连逻辑中的故障。
- 共因故障可能同时影响以冗余方式实现的两个功能。对于模块专用的通信外设，可采用 *Information Redundancy Techniques Including End to End Safing* 检测共因故障，例如 CAN2、SPI2、SCI3、I2C3 和 MCBSP2。
- 为 ADC 使用不同的电压基准和 SOC 触发源（参见第 6.4.4.9 节）
- 采用来自不同同步组的 PWM 模块实现硬件冗余
- 为 GPIO 引脚实现硬件冗余时，使用来自不同组的 GPIO 引脚

6.4 功能安全机制说明

本节简要介绍 TMS320F28P55x MCU 器件系列提供的诊断机制。诊断机制按照图 5-1 所示的器件分区进行编排。如果某项安全机制适用于多个组件，则根据相应的应用场景将其放在合适的位置。有关诊断措施的详细说明或实现细节，请参阅相应器件的技术参考手册。

6.4.1 C2000 MCU Infrastructure Components

6.4.1.1 外部电压监视器

Texas Instruments 强烈建议使用外部电压监视器监测所有电源轨（VDDIO、VDDA 和 VDD）。必须依据相应器件数据手册中的建议工作条件配置过压和欠压阈值。系统集成方选用的外部电压监视器决定错误响应、诊断可测试性以及任何必要的软件要求。

6.4.1.2 外部看门狗

外部看门狗使用的时钟、复位和电源均与受监控系统分离，因此有助于降低共模故障。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方选用的外部看门狗决定。

Texas Instruments 强烈建议在内部看门狗之外再使用外部看门狗。内部或外部看门狗都可指示逻辑被意外激活，并可能影响安全关键操作。任何外接看门狗都必须采用程序序列的时序和逻辑监测 [IEC61508-7, clause A.9.3] 或其他适当方法，才能据此声称具有较高的诊断有效性。

6.4.1.3 控制寄存器多位使能密钥

该模块包含多种特性，可防止意外写入控制寄存器。为关键控制寄存器采用多位密钥就是其中一种方式（例如 EPWM_REGS、EPWMLOCK 等）。多位密钥在防止意外激活方面尤其有效。有关该诊断措施适用的寄存器，请参阅相应器件的技术参考手册。该安全机制持续运行，软件无法更改。可分别使用正确和错误密钥生成软件事务，并观察寄存器更新值，以测试此机制。

Copyright © 2024 Texas Instruments Incorporated

6.4.1.4 控制寄存器锁定机制

该模块包含用于保护关键控制寄存器的锁定机制。置位相应 LOCK 寄存器位后，这些寄存器将禁止写访问。软件无法更新已锁定的寄存器；锁定后，只有复位才能解除锁定。

6.4.1.5 软件回读已写入的配置

为验证该模块中存储器映射寄存器的配置是否正确，TI 建议通过软件回读所有控制寄存器的内容并进行检查。该测试还可为外设总线接口和外设互连桥提供诊断覆盖率。

CLA 配置寄存器只能由 C28x CPU 访问，因此必须由 C28x CPU 执行面向 CLA 模块的这项安全机制。

6.4.1.6 静态配置寄存器的定期软件回读

配置寄存器通常在任务开始时完成配置，并在该任务执行期间保持原值。定期回读配置寄存器可诊断寄存器被意外写入或内容受干扰的情况。

若将测试扩展到回读预期保持不变的标志寄存器（例如 PLL 锁定状态、EQEP 相位错误标志等），还可进一步提高诊断覆盖率。此类标志
在器件运行期间也应保持不变。错误响应、诊断可测试性以及任何必要的软件要求，由系统集成方实现的软件决定。

以下模块可通过专用测试进一步提高诊断覆盖率：

- 为提高增强型外设中断扩展器（EPIE）的覆盖率，可定期读取 PIE 标志寄存器，确认所有待处理中断均已得到服务。具体可读取 PIE 标志寄存器（PIE_CTRL_REGS.PIEIFRx.all）以及外设中断标志寄存器。
- 处理中断时，ISR 例程可检查外设和 PIE 中的标志设置，以确认当前处理的是正确的中断。

CLA 配置寄存器只能由 C28x CPU 访问，因此必须由 C28x CPU 执行面向 CLA 模块的这项安全机制。

6.4.1.7 温度在线监测

内部温度传感器用于测量器件的结温。可通过内部连接使用 ADC 对传感器输出进行采样。设置 TSNSCTL 寄存器中的 ENABLE 位后，即可在 ADCA 的 ADCIN13 通道上启用该内部连接。

HRPWM 内置自检和诊断能力中的微边沿定位器（MEP）模块也可用于
检测温度和电压变化。

6.4.1.8 EALLOW 和 MEALLOW 关键寄存器保护

EALLOW（CPU、DMA）和 MEALLOW（CLA）保护机制用于允许写入仿真寄存器及其他受保护寄存器。CPU（CLA）可通过 EALLOW（MEALLOW）指令置位相应位，并通过 EDIS（MEDIS）指令清除该位。该保护机制可防止数据因越界、指针错误、堆栈溢出或损坏等情况而被写入错误位置。始终允许读取受保护寄存器。TI 建议完成受保护寄存器写入后，立即执行 EDIS（或 MEDIS）以启用保护。

6.4.1.9 内部看门狗（WD）

内部看门狗有两种工作模式：普通看门狗（WD）和窗口看门狗（WWD）。系统集成方可选择其中一种模式，但不能同时使用两种模式。有关内部看门狗的编程详情，请参阅相应器件的技术参考手册。WD 是传统的单阈值看门狗。用户需为看门狗设置超时值，并在超时计数器到期前向看门狗写入预定的 WDKEY。若超时计数器到期

Copyright © 2024 Texas Instruments Incorporated

或 WDKEY 错误，都会触发错误响应。检测到故障时，WD 可触发热系统复位或 CPU 可屏蔽中断。复位后，WD 默认启用。

使用 WWD 时，用户需设置上限和下限，以定义一个时间窗口；软件必须在该窗口内向看门狗写入预定的 WDKEY。若未在窗口内收到正确响应，或 WDKEY 错误，就会触发错误响应。检测到故障时，WWD 可触发热系统复位或 CPU 可屏蔽中断。复位后普通 WD 默认启用；要启用 WWD，还需进行额外配置。有关内部看门狗的编程详情，请参阅相应器件的技术参考手册。与 WD 实现相比，采用时间窗口可检测更多时钟故障模式。

6.4.1.10 欠压复位（BOR）

内部 BOR 电路监测 VDDIO 电源轨是否发生电压骤降并低于正常工作范围。当 VDDIO 电压低于 BOR 阈值时，器件会被强制复位，且 XRSn 被拉低。XRSn 将保持在复位状态，直到电压恢复到正常工作范围。BOR 默认启用。

6.4.1.11 时钟缺失检测（MCD）

时钟缺失检测器（MCD）是一种安全诊断机制，可用于检测 PLL 参考时钟故障。MCD 使用片上 10MHz 内部振荡器（INTOSC1）。该电路只能检测 PLL 参考时钟完全丢失，无法检测频率漂移。上电复位期间默认启用 MCD 电路，也可通过软件将其禁用。

6.4.1.12 使用 CPU 定时器检查时钟完整性

CPU 定时器模块可用于检测时钟频率错误以及时钟源之间的频率漂移。CPU Timer 2 配有可编程计数器，可选择其预分频值和时钟源。以系统时钟作为参考时间基准，即可确定所选时钟与系统时钟之间的频率关系。有关可用时钟选择选项的更多信息，请参阅相应器件的数据手册。使用 Timer 2 检查时钟完整性时，收紧判定范围可提高诊断覆盖率。为参考时钟和被测时钟采用不同的时钟源和不同的预分频值，可降低共因故障。该定时器诊断默认未启用，必须通过软件启用。定时器模块执行的循环检查具有固有的自检能力（自动覆盖），可用于潜在故障诊断。

6.4.1.13 使用 HRPWM 检查时钟完整性

可利用 OTTO（HRPWM）的校准逻辑检测 SYSCLK 频率错误。将待测时钟配置为系统时钟，并执行自动校准功能。可将校准结果与预定值范围比较，以检测时钟频率错误或频率漂移。错误响应、诊断可测试性以及任何必要的软件要求，由系统集成方实现的软件决定。

6.4.1.14 使用 XCLKOUT 外部监测时钟

TMS320F28P55x MCU 器件系列支持导出选定的内部时钟信号，供外部监测。可通过软件配置系统控制模块中的寄存器来启用此功能。有关已实现的外部时钟输出数量以及可导出内部时钟的寄存器映射，请参阅相应器件的数据手册。默认情况下，不会通过 XCLKOUT 输出内部时钟；必须使用软件启用。也可通过软件禁用并配置此诊断功能。

6.4.1.15 看门狗（WD）运行的软件测试

可通过软件对内部看门狗进行基本测试，其中包括检查错误响应。测试时，先为 WDKEY 服务操作设置预期的上下阈值，再在设定阈值范围内向看门狗提供或不提供 WDKEY。如果复位会影响系统运行，可将内部看门狗配置为中断模式（SCSR.WDENINT）执行测试，并在测试完成后恢复为复位模式。

Copyright © 2024 Texas Instruments Incorporated

6.4.1.16 时钟缺失检测功能的软件测试

可通过配置 MCDCR.OSCOFF 检查时钟缺失检测（MCD）功能是否正常运行。
诊断测试可检查是否存在时钟缺失 NMI，并检查时钟缺失状态标志（MCDCR.MCLKSTS）是否置位。

6.4.1.17 使用片上定时器分析 PLL 锁定时间

为 MCU 器件系列配置时钟时，需要选择适当的时钟源、配置 PLL 倍频系数、等待锁定状态，然后在内部锁定状态置位后将时钟切换到 PLL 输出。可使用片上定时器分析 PLL 锁定序列所需时间，以检测 PLL 封装逻辑故障。PLL 锁定后，可通过以下方式检查输出时钟频率：

- 双时钟比较器（DCC）
- 使用 XCLKOUT 外部监测，以验证时钟输出是否正常
- 使用 CPU 定时器检查时钟完整性
- 使用 HRPWM 检查时钟完整性

6.4.1.18 外设时钟门控（PCLKCR）

可分别对外设进行时钟门控。通过此时钟门控机制可禁用未使用的功能，防止这些功能干扰正在运行的安全功能。复位后该安全机制默认启用。要使用特定外设，软件必须配置并禁用此机制。还可锁定相应配置，以避免意外写入。

6.4.1.19 双时钟比较器（DCC）——类型 2

双时钟比较器模块可在指定时间窗口内验证或监测 PLL 输出频率（PLLRAWCLK）。检查 PLL 时钟频率时，DCC 会将其与已知正常的参考时钟进行比较；参考时钟可为 INTOSC1、INTOSC2 或 XTAL。如果 PLL 时钟频率偏离目标值并超过预设阈值，DCC 会报告 ERROR 状态标志并向 PIE 发送中断。

可通过为 DCC 配置错误的计数器 0（DCCCNTSEED0）与计数器 1（DCCCNTSEED1）比率，强制触发故障，以检查双时钟比较器（DCC）功能是否正常。随后可检查故障标志中断，验证 DCC 功能。

6.4.1.20 使用 DCC 检查时钟完整性

器件实现了一个或多个双时钟比较器（DCC），用作多用途安全诊断机制。DCC 可用于检测时钟频率错误以及时钟源之间的频率漂移。DCC 由两个计数器模块组成：一个用作参考时间基准，另一个用于测量待测时钟。软件可选择参考时钟和待测时钟，也可设置预期的时钟频率比。频率比偏离预期值时，会向 ESM 发送错误指示。有关已实现的时钟选择选项，请参阅相应器件的数据手册。有关 DCC 编程详情，请参阅 TRM。

6.4.1.21 PLL 锁定指示

PLL 锁定功能通过相位频率检测器（PFD）比较反馈时钟和参考时钟之间的差值（误差）来实现。PLL 已锁定且频率正确时，该差值为 <100pS≅300pS。若发生故障导致 PLL 输出频率漂移，差值就会超出此范围。此时，PLL 锁定信号会从 1 变为 0，表示 PLL 已失锁。可使用 DCC 检测这种漂移。

6.4.1.22 DCC 功能软件测试（包括错误测试）

可通过软件对 DCC 功能进行基本测试（包括生成错误）：依次设置正确和错误的预期时钟频率比，执行 DCC 操作，并由软件确认结果是否符合预期。

Copyright © 2024 Texas Instruments Incorporated

6.4.1.23 使用 XCLKOUT 外部监测时钟

TMS320F28P55x MCU 器件系列支持导出选定的内部时钟信号，供外部监测。可通过软件配置系统控制模块中的寄存器来启用此功能。有关已实现的外部时钟输出数量以及可导出内部时钟的寄存器映射，请参阅相应器件的数据手册。默认情况下，不会通过 XCLKOUT 输出内部时钟；必须使用软件启用。也可通过软件禁用并配置此诊断功能。

6.4.1.24 PLL 功能软件测试（包括错误测试）

可使用 CPU 定时器和用户定义的软件检查 APLL 锁定指示功能。可将定时器配置为固定周期数，并要求 APLL 在此周期数内完成锁定。如果 APLL 未能在定时器到期前锁定（即耗时超过预期），定时器会向 CPU 触发中断，之后可由用户定义的软件采取进一步操作。为验证 APLL 时钟及系统时钟生成是否正确，TI 建议在检查 APLL 时钟生成时，将 INTOSC、晶振等标准时钟源用于定时器模块，而不是使用系统时钟。

6.4.1.25 FSM 状态交错

主控制 FSM 的汉明距离为 2，可防止单个位翻转导致状态机转入另一个有效状态。发生任一单个位翻转时，FSM 默认进入 IDLE/INIT 状态。由于 SYSCTRL 中的 PLLEN 和其他控制位仍保持有效，FSM（按预期）会重新锁定并继续运行。位故障场景不会生成错误。

6.4.1.26 外部监测热复位（XRSn）

XRSn 热复位信号由开漏 I/O 引脚实现。可使用外部监视器检测内部热复位控制信号状态的预期或意外变化，并在信号置位时维持正确的信号状态（例如低电平持续时间）。系统集成方选用的外部监视器决定错误响应、诊断可测试性以及任何必要的软件要求。

6.4.1.27 复位原因信息

系统控制模块提供一个状态寄存器（RESC），用于锁存最近一次复位事件的原因。启动期间运行的应用软件可读取此寄存器状态，以确定上一次复位的原因。必要时，软件可利用此信息识别原因并管理故障恢复。

6.4.1.28 复位引脚毛刺滤波

器件的功能复位和 JTAG 复位均配有毛刺滤波器。这些电路可滤除复位输入引脚上的噪声和瞬态尖峰信号，减少复位电路意外触发。毛刺滤波器默认启用并持续运行，软件无法更改其行为。

6.4.1.29 NMIWD 影子寄存器

器件采用冷复位和热复位两阶段方案，因此可实现 NMIWD 影子寄存器。影子寄存器仅在上电复位和冷复位时复位。复位置位前，这些寄存器用于保存 NMIFLG 信息。应用软件可利用 NMIFLG 信息，了解上一次热复位前器件的 NMI 状态。

6.4.1.30 NMIWD 复位功能

收到 NMI 后，软件可尝试从 NMI 状态恢复。根据故障的严重程度和类型，恢复不一定总能成功。为此，器件还提供独立看门狗，用于监控 NMI 恢复过程。如果恢复失败，将触发复位。可根据器件的 FTTI，通过 NMIWDPRD 配置复位超时时间。

Copyright © 2024 Texas Instruments Incorporated

6.4.1.31 外设软件复位（SOFTPRES）

可按 *per peripheral* 粒度将外设保持在复位状态。此方法可用于复位未使用的功能，防止其干扰正在运行的安全功能。复位后，这些安全机制默认禁用。
软件必须配置并启用这些机制。

6.4.1.32 ERRORSTS 功能的软件测试

如图 4-8 所示，ERRORSTS 引脚是 MCU 安全概念的重要组成部分，用于向外部系统指示 MCU 内部发生严重错误。可通过置位 ERRORSTS 引脚，检查该引脚功能是否正常，以及 MCU 外部系统的错误处理是否正确。可使用软件提供的选项生成错误条件（例如，通过更新 NMIFLGFRC.bit.CLOCKFAIL 来置位 CLOCLKFAIL NMIFLG），从而置位 ERRORSTS 引脚。系统集成方负责定义错误响应、诊断可测试性以及任何必要的系统要求。

6.4.1.33 复位源软件测试——类型 1

可通过软件测试，检查复位源和复位逻辑的基本功能及错误响应。除 POR 外，所有复位源（包括外设复位 DEV_CFG_REGS.SOFTPRESx）都可在内部生成。可通过检查复位原因寄存器设置是否正确，以及是否仅复位了预期逻辑，来验证基本复位功能。此外，也可通过软件写入 SYSRS 或 XRS 置位对应的 SIMRESET 配置，以执行此测试。

要确认各外设是否正确复位，可运行外设专用功能测试，并检查复位后外设是否处于预期状态。根据外设的复杂程度，此类软件测试可覆盖外设的复杂功能，并包括用于确认复位正确传播所需的错误测试。有关各外设功能软件测试（包括错误测试），请参阅该外设对应的器件安全机制说明。

6.4.1.34 外设访问保护——类型 1

外设访问保护是一种故障规避措施，用于阻止各发起方进行非预期访问。每个模块都可配置由各发起方（CPU、CLA 和 DMA）发起的访问类型。写入外设访问保护寄存器后，各发起方即可独占控制相应外设，防止其他发起方通过误写或破坏数据，干扰特定应用的外设使用。每个外设都有专用访问控制位，可启用或禁止指定发起方的访问。每个外设还为每个发起方提供两个位限定符，用于解码允许的访问。详情请参阅器件技术参考手册中的 PERIPH_AC_REGS 寄存器。

6.4.1.35 硬件禁用 JTAG 端口

可通过物理方式禁用 JTAG 调试端口，防止已部署系统访问 JTAG。建议将测试时钟（TCK）接地，并将测试模式选择（TMS）拉高。禁用 JTAG 端口还可覆盖多种调试和跟踪活动被意外启动的情况，因为这些活动通常由外部调试工具通过 JTAG 端口向器件写入命令来启动。

6.4.1.36 使用 OTP 锁定 JTAG 访问

JTAGLOCK 功能属于 DCSM 的一部分。可通过对 DCSM OTP 编程来限制对器件的 JTAG 访问。有关详细信息，请参阅器件技术参考手册中的 *DCSM* 部分，或参阅 *Enhancing Device Security by Using JTAGLOCK Feature*。

6.4.1.37 使用相同 KEY 和 IV 解密加密数据输出

可通过软件测试同一配置和数据下的加密与解密基本功能（使用相同 KEY 和初始化向量（IV）解密加密数据输出）。此测试可在启动时或定期执行。系统集成方实现的软件负责满足必要的软件要求。

Copyright © 2024 Texas Instruments Incorporated

6.4.1.38 信息冗余技术（包括端到端安全保护）

可使用软件采用信息冗余技术，作为额外的运行时诊断措施。可采用多种技术，例如回读已写入的值，或多次读取同一目标数据并比较结果。

为覆盖 C2000 MCU 之外网络要素（线束、连接器和收发器）的诊断需求，可采用端到端安全机制。这些机制也可覆盖 C2000 MCU 内部的诊断需求。可采用多种方案，例如增加报文校验和、冗余传输和传输时间多样化等。最常见的做法是在传输载荷中添加校验和，以验证传输是否正确。除协议级奇偶校验和校验和外，还会将校验和、序列计数器及超时预期（或时间戳）与原始数据一起传输。通信两端的软件负责生成和检查这些信息，从而保护整个通信路径，实现端到端安全保护。

任何已实现的端到端通信诊断措施，都必须考虑 IEC 61784-3:2016 中描述并在 IEC 61784-3:2016 表 1 中概述的故障模式和潜在缓解安全措施。

6.4.1.39 传输冗余

使用同一模块实例依次多次传输信息，然后比较各次结果。若重复传输使用相同数据路径，传输冗余只能检测瞬态故障。通过在冗余传输中发送反相数据，可提高诊断覆盖率。

为提高器件互连和 EMIF 的诊断覆盖率，可回读已写入的数据（用于数据写入），并多次回读信息（用于数据读取）。

6.4.1.40 禁用未使用的 DMA 触发源

DMA 传输意外触发可能破坏关键数据，并可能干扰安全关键型应用。为避免意外启动 DMA 传输，TI 建议在源端禁用未使用的 DMA 通道和触发源，或配置 DMACHSRCSELx 寄存器。

6.4.1.41 功能软件测试（包括错误测试）

可通过软件测试模块的基本功能，并注入诊断错误以检查错误响应是否正确。此类测试可在启动时或定期执行。系统集成方实现的软件负责满足必要的软件要求。

以下介绍创建模块专用功能测试和错误测试的一些方法：

- 可将已知正确的数据从源存储器传输到目标存储器，并在传输后检查数据完整性，以测试 DMA 功能。可使用软件触发（CONTROL.PERINTFRC）启动传输。还可使用片上定时器分析传输所需时间。

- 可使用输入和输出 X-BAR 执行软件测试：将输出 X-BAR 用作输入 X-BAR 的激励源，向输入端发送已知测试序列，并观察最终输出序列。可通过发送测试激励，并利用 ePWM 跳闸或同步功能观察响应，检查 ePWM X-BAR 的完整性。

- 可通过配置输入 X-BAR，并强制相应 GPIO 寄存器生成中断，测试 XINT 功能。还可检查极性（XINTxCR.POLARITY）和使能（XINTxCR.ENABLE）功能，以提高诊断覆盖率。

- 可将 PWM 或 GPIO 输出回环连接到相应模块输入，提供已知正确的序列（按模块要求），并观察模块输出，以检查 ECAP 和 EQEP 功能。对于 ECAP，还可借助输入 X-BAR 在内部执行测试。

- 可采用第 6.4.3.33 节所述的类似方法测试 ROM 预取功能。
- PWM 模块包含以下子模块：时基（TB）、计数器比较（CC）、动作限定器（AQ）、死区发生器（DB）、PWM 斩波器（PC）、跳闸区（TZ）、事件触发器（ET）和数字比较（DC）。
  可使用 PWM 提供适当的激励，并观察

Copyright © 2024 Texas Instruments Incorporated

通过捕获（时间戳）模块（eCAP、XINT、eQEP 等）获得的响应。TI 建议在软件测试中覆盖与应用配置相关的各种寄存器值。由于各子模块具有规律且线性的特性，因此通过软件测试可获得较高覆盖率。

- SRAM 封装逻辑的软件测试必须覆盖多个发起方访问指定 SRAM 时的仲裁，以及访问保护功能是否正常。此外，还应执行用于覆盖 SRAM 位单元的测试（参见第 6.4.3.3 节）。
- 可通过写入互补数据模式（例如 0xA5A5、0x5A5A），测试互连（INC）功能。CPU、CLA 等处理单元可将这些模式写入数据，然后从经不同桥接器连接的 IP 寄存器中读回。将读回数据与预期的基准值比较，即可验证互连是否正常。可根据需要，使用 CPU 和 CLA 对不同外设实例进行测试，并采用不同访问数据宽度（16/32 位）和较大的地址范围。

  这些外设通过不同桥接器连接，如图 4-1 所示。
- 可在 16-bit 访问模式下，向 DAC 的一组控制寄存器写入互补数据模式（例如 0xA5A5、0x5A5A），并回读所有寄存器，将结果与预期值比较。可将寄存器配置为 0xA5A5 模式，置位 DAC 软件复位，再回读寄存器并与预期复位值比较，以检查复位功能。还可检查锁定寄存器，确认 DAC 是否为一次性置位；已锁定的寄存器在写入时不得更新。要测试 DAC 模块的核心功能，可通过软件配置 DAC 输出一组预定电压，再使用外部或内部 ADC 测量，并将结果与预期值交叉核对。还可根据应用设置并测试 DAC 的极限值，以验证数模转换模块在有效范围内是否正常工作。

- 可在 16-bit 和 32-bit 访问模式下，向比较器子系统（CMPSS）的一组寄存器写入互补数据模式（例如 0xA5A5、0x5A5A），然后回读寄存器并与预期值比较。可由 DMA、CLA 和 CPU 等适用发起方执行这些访问。可测试 CMPSS 模块的功能，例如通过上升沿 PWMSYNC 信号将 DAC 模块的值加载到 RAMPDLYS 后，检查斜坡递减功能是否使 RAMPDLYA 递减至零并保持为零，直到下次从 RAMPDLYS 重新加载。递减前可将 RAMPDLYS 配置为极限值。还可将数字滤波器 CTRIPHFILCTL/CTRIPLFILCTL 寄存器配置为不同的 N 和 T 值，并验证滤波器输出变化时 COMPHSTS/COMPLSTS 是否相应变化。还可测试适用的滤波器时钟预分频值范围（CTRIPLFILCLKCTL），以验证滤波器能否正确采样。

- 可通过软件测试 CPU 定时器的一般运行情况：将周期寄存器 PRDH 装载到 32-bit 计数器寄存器 TIMH。此后，PRDH 寄存器会使计数器在每个时钟周期递减。计数器到零时，定时器中断输出会产生中断脉冲。测试定时器功能时，应改变定时器预分频计数器（TPR）的值，并选择 SYSCLK、INTOSC1、INTOSC2、XTAL 或 AUXPLLCLK 作为输入时钟。还应测试计数结束时生成中断的能力，并检查 TCR 寄存器中的时间溢出标志和定时器重载（TRB）功能是否正常。

- 可分别在 zone1、zone2 和非安全区中独立实现 DCSM 软件测试，以检查 DCSM 功能。器件启动期间，安全配置会从 OTP 加载到 DCSM。测试功能可检查 RAM 和闪存区的访问过滤设置，包括读写权限和执行权限，并覆盖同一区域及不同区域的存储器。还可检查 RAM 和闪存区的 EXEONLY 配置，确认除执行访问外的所有访问均被阻止。

6.4.1.42 独立 GHASH 运算的软件测试

必须针对已知数据计算独立 GHASH 并保存。之后定期使用已知数据重新计算独立 GHASH，并与初始计算结果比较。若结果不一致，则表示 GHASH 模块发生故障。系统集成方负责定义错误响应及任何必要的软件要求。

Copyright © 2024 Texas Instruments Incorporated

6.4.2 Processing Elements

6.4.2.1 软件互校

每个 CPU 子系统都包含一对架构和指令集各不相同的处理单元（C28 和 CLA）。其中一个处理单元可处理时效性要求高的代码部分（控制 CPU），另一个处理单元（监控 CPU）则执行非关键代码。可按照 *Reciprocal Comparison Implementation* 所示执行诊断功能并监控控制 CPU 的运行。

如果监控 CPU 执行诊断功能时发现故障，它会使 MCU 进入安全状态。该概念 *reciprocal comparison by software in separate processing units* 构成 1oo1D 结构，可为处理单元提供较高的诊断覆盖率，符合 ISO26262-5 表 D.4。必须在 FTTI 内多次执行比较。软件互校是一种软件诊断机制，因此必须注意避免共模故障。最终诊断覆盖率取决于比较质量（由交叉检查的范围和频率决定）。所提出的交叉检查机制采用不同处理器、不同指令集和不同编译器，可实现硬件和软件多样性。两个内核分别执行不同算法，进一步提高了多样性。如果互校发现故障，可由软件触发 NMI，随后置位 ERRORSTS。

6.4.2.2 CPU 软件测试

可使用基于软件的自检库（STL）测试 CPU 逻辑的完整性，包括 C28x、FPU、TMU 等。TI 提供 C28x_STL 启动测试库，其对 C28x、FPU、TMU 和 VCRC 的诊断覆盖率为 60%。详情请参阅第 4.4 节以及 TMS320F28P55x C28x_STL 软件安装包中的文档。系统集成方实现的软件负责定义错误响应、诊断可测试性以及任何必要的软件要求。

6.4.2.3 静态配置寄存器的定期软件回读

配置寄存器通常在任务开始时完成配置，并在该任务执行期间保持原值。定期回读配置寄存器可诊断寄存器被意外写入或内容受干扰的情况。

若将测试扩展到回读预期保持不变的标志寄存器（例如 PLL 锁定状态、EQEP 相位错误标志等），还可进一步提高诊断覆盖率。此类标志在器件运行期间也应保持不变。错误响应、诊断可测试性以及任何必要的软件要求，由系统集成方实现的软件决定。

以下模块可通过专用测试进一步提高诊断覆盖率：

- 为提高增强型外设中断扩展器（EPIE）的覆盖率，可定期读取 PIE 标志寄存器，确认所有待处理中断均已得到服务。具体可读取 PIE 标志寄存器（PIE_CTRL_REGS.PIEIFRx.all）以及外设中断标志寄存器。
- 处理中断时，ISR 例程可检查外设和 PIE 中的标志设置，以确认当前处理的是正确的中断。

CLA 配置寄存器只能由 C28x CPU 访问，因此必须由 C28x CPU 执行面向 CLA 模块的这项安全机制。

6.4.2.4 存储器访问保护机制

除两个子系统中的 M0/M1 外，所有易失性存储器块（包括外部存储器）都具有不同级别的保护。用户可为各个 RAM 块启用或禁用来自各个发起方（CPU、CLA 和 DMA）的特定访问类型（例如取指和写入）。读访问不受保护，因此所有有权访问该 RAM 块的发起方始终都可读取。有关发起方访问 SRAM 被阻止的具体条件，请参阅相应器件的技术参考手册。运行期间可更改此配置，以阻止特定发起方或同一发起方中的特定应用线程访问存储器。这一能力有助于满足某些应用的免受干扰要求。

Copyright © 2024 Texas Instruments Incorporated

6.4.2.5 硬件禁用 JTAG 端口

可通过物理方式禁用 JTAG 调试端口，防止已部署系统访问 JTAG。建议将测试时钟（TCK）接地，并将测试模式选择（TMS）拉高。禁用 JTAG 端口还可覆盖多种调试和跟踪活动被意外启动的情况，因为这些活动通常由外部调试工具通过 JTAG 端口向器件写入命令来启动。

6.4.2.6 CPU 对非法操作、非法结果和指令陷阱的处理

C28x CPU 包含用于诊断非法操作和非法结果（下溢和上溢情况）的机制 以及指令陷阱（非法操作码）等可用作安全机制。访问无效存储范围时，会返回 0x00000000 数据。访问已擦除闪存（新器件的默认状态）时，会返回 0xFFFFFFFF F。0x00000000 和 0xFFFFFFFF 均会被解码为非法指令，因此访问已擦除闪存、已清除存储器或无效地址都会使 CPU 进入 ITRAP。TI 强烈建议安装软件处理程序，以支持硬件非法操作和指令陷阱机制。

CPU 非法操作、非法结果和指令陷阱的示例包括：

- 非法指令
- *TMS320C28x FPU Primer*（SPRAAN9）

6.4.2.7 内部看门狗（WD）

内部看门狗有两种工作模式：普通看门狗（WD）和窗口看门狗（WWD）。系统集成方可选择其中一种模式，但不能同时使用两种模式。有关内部看门狗的编程详情，请参阅相应器件的技术参考手册。WD 是传统的单阈值看门狗。用户需为看门狗设置超时值，并在超时计数器到期前向看门狗写入预定的 WDKEY。若超时计数器到期或 WDKEY 错误，都会触发错误响应。检测到故障时，WD 可触发热系统复位或 CPU 可屏蔽中断。复位后，WD 默认启用。

使用 WWD 时，用户需设置上限和下限，以定义一个时间窗口；软件必须在该窗口内向看门狗写入预定的 WDKEY。若未在窗口内收到正确响应，或 WDKEY 错误，就会触发错误响应。检测到故障时，WWD 可触发热系统复位或 CPU 可屏蔽中断。复位后普通 WD 默认启用；要启用 WWD，还需进行额外配置。有关内部看门狗的编程详情，请参阅相应器件的技术参考手册。与 WD 实现相比，采用时间窗口可检测更多时钟故障模式。

6.4.2.8 外部看门狗

外部看门狗使用的时钟、复位和电源均与受监控系统分离，因此有助于降低共模故障。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方选用的外部看门狗决定。

Texas Instruments 强烈建议在内部看门狗之外再使用外部看门狗。内部或外部看门狗都可指示逻辑被意外激活，并可能影响安全关键操作。任何外接看门狗都必须采用程序序列的时序和逻辑监测 [IEC61508-7, clause A.9.3] 或其他适当方法，才能据此声称具有较高的诊断有效性。

6.4.2.9 信息冗余技术

可使用软件采用信息冗余技术，作为额外的运行时诊断措施。为覆盖 C2000 MCU 之外网络要素（线束、连接器和收发器）的诊断需求，可采用端到端安全机制。这些机制也可覆盖 C2000 MCU 内部的诊断需求。

对于处理单元（CPU 和 CLA），信息冗余是指多次执行代码，并通过基于软件的交叉检查验证正确性。多次执行和结果比较可基于

Copyright © 2024 Texas Instruments Incorporated

多次执行相同代码，或执行经过多样化处理的软件代码。有关实现详情，请参阅 ISO26262-5 第 D.2.3.4 节。

对于 DMA，信息冗余技术是指在数据载荷之外增加用于验证数据完整性的信息。例如，SECDED 码、奇偶校验码和 CRC 等都可实现信息冗余。

典型控制应用需要测量三相电压和电流。这些值可由片上 ADC 直接采样，也可由传感器发送至 TMS320F28P55x MCU，再由 ECAP 等模块捕获。在此类场景中，可利用输入信号之间的相关性检查信号完整性（例如，若测量三相电压 V1、V2 和 V3，可使用函数 $V_1 + V_2 + V_3 = 0$ 对输入信号完整性进行诊断）。

对于 SRAM 和 FLASH 存储器，可冗余存储关键数据、程序和变量，并在使用前与其活动副本比较。应避免编译器优化掉包含冗余数据或程序的代码。

6.4.2.10 堆栈溢出检测

安全应用发生堆栈溢出时，通常会因数据损坏、返回地址丢失或两者兼有而导致灾难性软件崩溃。因此，及时检测即将发生的堆栈溢出非常重要。正确配置后，TMS320F28P55x MCU 器件系列可在溢出发生前进行运行时检测。详情请参阅 *Online Stack Overflow Detection on the TMS320C28x DSP*。检测到即将发生堆栈溢出时，会触发可屏蔽中断。系统集成方负责定义已编程的错误响应以及任何必要的软件要求。

6.4.2.11 VCRC 自动覆盖

VCRC 诊断基于 32-bit 多项式。每项测试中，2^{32} 种可能值中只有一种是有效码。因此，如果 VCRC 逻辑或相关数据通路发生故障，故障状态仍生成正确通过码的可能性极低。

6.4.2.12 嵌入式实时分析与诊断（ERAD）

ERAD 模块提供系统分析能力，可用于检测 CPU 和其他 MCU 逻辑中的故障，方法是配置监测 CPU 总线的总线比较器模块，以及用于计数事件的计数器。该模块可由应用软件访问，包含增强型总线比较器模块和基准系统事件计数器模块。

增强型总线比较器模块用于监测各种 CPU 总线并生成事件；这些事件可供后续处理或直接使用。该模块检测到的活动可用于生成断点、观察点或中断（RTOSINT）。

基准系统事件计数器模块用于分析和评估系统性能。配置为事件模式时，计数器可统计事件数量；配置为持续时间模式时，可测量系统事件之间的间隔。

应用代码完成 ERAD 模块配置后，该模块可独立运行；发生事件匹配时会生成 RTOSINT 中断。该模块可用作 MCU 系统事件的持续在线监视器。

6.4.2.13 ERAD 总线比较器模块的内置硬件冗余

ERAD 总线比较器模块最多支持 8 个比较器模块，可用于监测 CPU 总线。各模块检测到的活动可用于生成断点、观察点或中断（RTOSINT）。不同模块的总线比较器事件可通过 OR 和 AND 逻辑组合，以生成所需的新事件。可配置两个比较器模块持续监测同一组 CPU 总线，并通过 OR 逻辑合并其结果，以检测比较器模块故障。RTOS 中断原因可指示其中一个或两个模块是否置位了中断。

Copyright © 2024 Texas Instruments Incorporated

6.4.2.14 CLA 软件测试

可使用基于软件的自检库（STL）测试 CLA 各模块（寄存器组、控制单元、数据通路等）的完整性。根据安全要求，可在启动时或应用运行期间执行测试。有关具体测试的实现方法，请参阅相应 C2000 MCU 器件随附的安全资料包。系统集成方实现的软件负责定义错误响应、诊断可测试性以及任何必要的软件要求。

6.4.2.15 CLA 对非法操作和 非法结果的处理

CLA 协处理器内置机制，可检测非法指令（非法操作码）以及浮点下溢或上溢情况。在这些情况下，CLA 会中断 CPU。访问无效存储范围时会返回 0x00000000 数据；访问已擦除闪存（新器件的默认状态）时会返回 0xFFFFFFFF。0x00000000 和 0xFFFFFFFF 均会被解码为非法指令，因此访问已擦除闪存、已清除存储器或无效地址都会向 CPU 生成中断。CPU 可通过检查相应 CLA 标志确定中断原因。系统集成方实现的软件负责定义错误响应、诊断可测试性以及任何必要的软件要求。

6.4.2.16 软件回读已写入的配置

为验证该模块中存储器映射寄存器的配置是否正确，TI 建议通过软件回读所有控制寄存器的内容并进行检查。该测试还可为外设总线接口和外设互连桥提供诊断覆盖率。

CLA 配置寄存器只能由 C28x CPU 访问，因此必须由 C28x CPU 执行面向 CLA 模块的这项安全机制。

6.4.2.17 使用 CPU 检查 CLA 活跃性

CLA 没有独立看门狗。因此，TI 建议定期执行活跃性检查，
由 CPU 执行。通常可通过一组依次发生的事件触发看门狗（例如 CPU Task1 完成、CLA1 Task1 完成、CPU1 Task2 完成、CLA1 Task2 完成）。可将 CLA 活跃性检查的输出作为决定是否触发看门狗的任务之一，如图 6-2 所示。可根据具体应用参数执行活跃性检查；例如，VDA Egas 概念 [6] 所示的方法有助于提高诊断覆盖率。



图 6-2. CLA 活跃性检查

6.4.2.18 功能软件测试（包括错误测试）

可通过软件测试模块的基本功能，并注入诊断错误以检查错误响应是否正确。此类测试可在启动时或定期执行。系统集成方实现的软件负责满足必要的软件要求。

Copyright © 2024 Texas Instruments Incorporated

以下介绍创建模块专用功能测试和错误测试的一些方法：

- 可将已知正确的数据从源存储器传输到目标存储器，并在传输后检查数据完整性，以测试 DMA 功能。可使用软件触发（CONTROL.PERINTFRC）启动传输。还可使用片上定时器分析传输所需时间。

- 可使用输入和输出 X-BAR 执行软件测试：将输出 X-BAR 用作输入 X-BAR 的激励源，向输入端发送已知测试序列，并观察最终输出序列。可通过发送测试激励，并利用 ePWM 跳闸或同步功能观察响应，检查 ePWM X-BAR 的完整性。

- 可通过配置输入 X-BAR，并强制相应 GPIO 寄存器生成中断，测试 XINT 功能。还可检查极性（XINTxCR.POLARITY）和使能（XINTxCR.ENABLE）功能，以提高诊断覆盖率。

- 可将 PWM 或 GPIO 输出回环连接到相应模块输入，提供已知正确的序列（按模块要求），并观察模块输出，以检查 ECAP 和 EQEP 功能。对于 ECAP，还可借助输入 X-BAR 在内部执行测试。

- 可采用第 6.4.3.33 节所述的类似方法测试 ROM 预取功能。
- PWM 模块包含以下子模块：时基（TB）、计数器比较（CC）、动作限定器（AQ）、死区发生器（DB）、PWM 斩波器（PC）、跳闸区（TZ）、事件触发器（ET）和数字比较（DC）。
  可使用 PWM 提供适当的激励，并使用捕获（时间戳）模块（eCAP、XINT、eQEP 等）观察响应。TI 建议在软件测试中覆盖与应用配置相关的各种寄存器值。由于各子模块具有规律且线性的特性，因此通过软件测试可获得较高覆盖率。

- SRAM 封装逻辑的软件测试必须覆盖多个发起方访问指定 SRAM 时的仲裁，以及访问保护功能是否正常。此外，还应执行用于覆盖 SRAM 位单元的测试（参见第 6.4.3.3 节）。

- 可通过写入互补数据模式（例如 0xA5A5、0x5A5A），测试互连（INC）功能。CPU、CLA 等处理单元可将这些模式写入数据，然后从经不同桥接器连接的 IP 寄存器中读回。将读回数据与预期的基准值比较，即可验证互连是否正常。可根据需要，使用 CPU 和 CLA 对不同外设实例进行测试，并采用不同访问数据宽度（16/32 位）和较大的地址范围。这些外设通过不同桥接器连接，如图 4-1 所示。

- 可在 16-bit 访问模式下，向 DAC 的一组控制寄存器写入互补数据模式（例如 0xA5A5、0x5A5A），并回读所有寄存器，将结果与预期值比较。可将寄存器配置为 0xA5A5 模式，置位 DAC 软件复位，再回读寄存器并与预期复位值比较，以检查复位功能。还可检查锁定寄存器，确认 DAC 是否为一次性置位；已锁定的寄存器在写入时不得更新。要测试 DAC 模块的核心功能，可通过软件配置 DAC 输出一组预定电压，再使用外部或内部 ADC 测量，并将结果与预期值交叉核对。还可根据应用设置并测试 DAC 的极限值，以验证数模转换模块在有效范围内是否正常工作。

- 可在 16-bit 和 32-bit 访问模式下，向比较器子系统（CMPSS）的一组寄存器写入互补数据模式（例如 0xA5A5、0x5A5A），然后回读寄存器并与预期值比较。可由 DMA、CLA 和 CPU 等适用发起方执行这些访问。可测试 CMPSS 模块的功能，例如通过上升沿 PWMSYNC 信号将 DAC 模块的值加载到 RAMPDLYS 后，检查斜坡递减功能是否使 RAMPDLYA 递减至零并保持为零，直到下次从 RAMPDLYS 重新加载。递减前可将 RAMPDLYS 配置为极限值。还可将数字滤波器 CTRIPHFILCTL/CTRIPLFILCTL 寄存器配置为不同的 N 和 T 值，并验证滤波器输出变化时 COMPHSTS/COMPLSTS 是否相应变化。还可测试适用的滤波器时钟预分频值范围（CTRIPLFILCLKCTL），以验证滤波器能否正确采样。

Copyright © 2024 Texas Instruments Incorporated

- 可通过软件测试 CPU 定时器的一般运行情况：将周期寄存器 PRDH 装载到 32-bit 计数器寄存器 TIMH。此后，PRDH 寄存器会使计数器在每个时钟周期递减。计数器到零时，定时器中断输出会产生中断脉冲。测试定时器功能时，应改变定时器预分频计数器（TPR）的值，并选择 SYSCLK、INTOSC1、INTOSC2、XTAL 或 AUXPLLCLK 作为输入时钟。还应测试计数结束时生成中断的能力，并检查 TCR 寄存器中的时间溢出标志和定时器重载（TRB）功能是否正常。

- 可分别在 zone1、zone2 和非安全区中独立实现 DCSM 软件测试，以检查 DCSM 功能。器件启动期间，安全配置会从 OTP 加载到 DCSM。测试功能可检查 RAM 和闪存区的访问过滤设置，包括读写权限和执行权限，并覆盖同一区域及不同区域的存储器。还可检查 RAM 和闪存区的 EXEONLY 配置，确认除执行访问外的所有访问均被阻止。

6.4.3 Memory (Flash, SRAM and ROM)

6.4.3.1 SRAM ECC

部分片上 SRAM 支持 SECDED ECC 诊断，并为数据和地址分别提供 ECC 位。支持 ECC 的具体地址范围请参阅 TMS320F28P55x MCU 相应器件的数据手册。在 SECDED 方案中，使用 21-bit 码字存储 ECC 数据，并分别对每个 16-bit 数据单元和地址独立计算 ECC。SRAM 访问所用的 ECC 逻辑位于 SRAM 封装中。ECC 会直接在存储器输出端进行校验，数据通过完整性检查后才发送到 CPU。SRAM 到 CPU 的数据和地址互连不受 ECC 保护。检测到的可纠正错误会被纠正，并可监测已纠正错误的数量。SRAM 封装可配置为在已纠正错误数量超过阈值时触发中断。不可纠正的 SRAM 错误会触发 NMI，并置位 ERRORSTS 引脚。SRAM 的 ECC 逻辑在复位时启用。有关支持 ECC 的存储器信息，请参阅相应器件的数据手册。

6.4.3.2 SRAM 奇偶校验

部分片上 SRAM 支持奇偶校验诊断，并为数据和地址分别提供奇偶校验位。支持奇偶校验的具体地址范围请参阅相应器件的数据手册。在奇偶校验方案中，使用 3-bit 码字存储奇偶校验数据，并分别对每个 16-bit 数据单元和地址独立计算。SRAM 的奇偶校验生成和检查逻辑位于 SRAM 封装中。奇偶校验会直接在存储器输出端检查，数据通过完整性检查后才发送到 CPU。SRAM 到 CPU 的数据和地址互连不受奇偶校验保护。SRAM 奇偶校验错误会触发 NMI 并置位 ERRORSTS。SRAM 的奇偶校验逻辑在复位时启用。有关支持奇偶校验的存储器信息，请参阅相应器件的数据手册。

6.4.3.3 SRAM 软件测试

可使用 CPU 测试 SRAM 的完整性，包括位单元、地址译码器和感测放大器逻辑。根据安全要求，可在启动时或应用运行期间执行此测试。如果 SRAM 内容是静态的，可使用 VCU 执行 CRC 检查，代替破坏性测试（测试后必须恢复存储器内容）。有关此测试的具体实现方法，请参阅相应 C2000 MCU 器件随附的安全资料包。

6.4.3.4 SRAM 存储器阵列中的位复用

TMS320F28P55x MCU 器件系列中的 SRAM 模块采用位复用方案，组成一个逻辑（CPU）字的各位在物理上并不相邻。该方案可降低物理多位故障演变为逻辑多位故障的概率，使这些故障更可能表现为多个独立的单位故障。SECDED SRAM ECC 诊断可纠正逻辑字中的单位故障，并检测双位故障。同样，SRAM 奇偶校验诊断可检测单位故障。这一方案提高了 SRAM ECC 和奇偶校验诊断的实用性。SRAM 位复用是器件特性，软件无法更改。

Copyright © 2024 Texas Instruments Incorporated

6.4.3.5 静态配置寄存器的定期软件回读

配置寄存器通常在任务开始时完成配置，并在该任务执行期间保持原值。定期回读配置寄存器可诊断寄存器被意外写入或内容受干扰的情况。

若将测试扩展到回读预期保持不变的标志寄存器（例如 PLL 锁定状态、EQEP 相位错误标志等），还可进一步提高诊断覆盖率。此类标志
在器件运行期间也应保持不变。错误响应、诊断可测试性以及任何必要的软件要求，由系统集成方实现的软件决定。

以下模块可通过专用测试进一步提高诊断覆盖率：

- 为提高增强型外设中断扩展器（EPIE）的覆盖率，可定期读取 PIE 标志寄存器，确认所有待处理中断均已得到服务。具体可读取 PIE 标志寄存器（PIE_CTRL_REGS.PIEIFRx.all）以及外设中断标志寄存器。
- 处理中断时，ISR 例程可检查外设和 PIE 中的标志设置，以确认当前处理的是正确的中断。

CLA 配置寄存器只能由 C28x CPU 访问，因此必须由
C28x CPU 执行这项安全机制。

6.4.3.6 软件回读已写入的配置

为验证该模块中存储器映射寄存器的配置是否正确，TI 建议通过软件回读所有控制寄存器的内容并进行检查。该测试还可为外设总线接口和外设互连桥提供诊断覆盖率。

CLA 配置寄存器只能由 C28x CPU 访问，因此必须由 C28x CPU 执行面向 CLA 模块的这项安全机制。

6.4.3.7 数据清理以检测并纠正存储器错误

可将总线发起方（CPU、CLA 或 DMA）配置为对存储器执行模拟读取（前提是相应发起方具有该存储器的访问权限），再由内置 ECC 或奇偶校验逻辑检查读出数据。对于采用 ECC 保护的 SRAM，单比特错误会被纠正并写回。对于 SRAM 和闪存，可纠正错误的数量超过预设阈值时会触发中断；发生不可纠正错误时会触发 NMI。

由于闪存内容是静态的，使用 VCU 对静态存储器内容执行 CRC 校验，比此诊断措施具有更高的诊断覆盖率。

6.4.3.8 VCRC 静态存储器内容校验

TMS320F28P55x MCU 器件系列包含一个协处理器，可使用标准多项式实现循环冗余校验（CRC）模块。该 CRC 模块可通过计算所有存储器内容的 CRC，并与先前生成的 *golden* CRC 比较，来测试 SRAM、闪存、OTP 和外部存储器内容的完整性。结果比较、故障指示和故障响应由执行测试的软件负责。CRC 逻辑执行的循环检查具有固有的自检能力（自动覆盖），可用于潜在故障诊断。

6.4.3.9 功能软件测试（包括错误测试）

可通过软件测试模块的基本功能，并注入诊断错误以检查错误响应是否正确。此类测试可在启动时或定期执行。系统集成方实现的软件负责满足必要的软件要求。

以下介绍创建模块专用功能测试和错误测试的一些方法：

- 可将已知正确的数据从源存储器传输到目标存储器，并在传输后检查数据完整性，以测试 DMA 功能。可使用

Copyright © 2024 Texas Instruments Incorporated

可通过软件触发（CONTROL.PERINTFRC）。可使用片上定时器测量此类数据传输所需的时间。

- 可在输入 X-BAR 与输出 X-BAR 模块之间建立回环，对其进行软件测试（输出 X-BAR 可用作输入 X-BAR 的激励源），向输入端发送已知测试序列，并在最终输出端观察该序列。可发送测试激励，再利用 ePWM 跳闸或同步功能观察响应，以检查 ePWM X-BAR 的完整性。
- 可通过配置输入 X-BAR 并强制相应 GPIO 寄存器产生中断，来测试 XINT 功能。还可检查极性（XINTxCR.POLARITY）和使能（XINTxCR.ENABLE）功能，以提高诊断覆盖率。
- 可将 PWM 或 GPIO 输出回接至相应模块的输入，提供符合模块要求的已知序列，并观察模块输出，以检查 ECAP 和 EQEP 功能。对于 ECAP，可借助输入 X-BAR 在内部完成测试。
- 可采用 6.4.3.33 节所述的类似方法检查 ROM 预取功能。
- PWM 模块由时基（TB）、比较（CC）、动作限定（AQ）、死区发生器（DB）、PWM 斩波器（PC）、跳闸区（TZ）、事件触发（ET）和数字比较（DC）子模块组成。
  可使用 PWM 提供适当的激励，并通过捕获（时间戳）模块（eCAP、XINT、eQEP 等）观察响应，从而测试各个子模块。TI 建议在软件测试中覆盖与应用配置相关的各种寄存器值。由于这些子模块具有规则、线性的特性，软件测试可以实现较高的覆盖率。
- SRAM 封装逻辑的软件测试必须覆盖多个发起方访问特定 SRAM 时的仲裁情况，以及访问保护功能是否正常。此外，还需执行用于覆盖 SRAM 位单元的测试（参见 6.4.3.3 节）。
- 可由 CPU 和 CLA 等处理单元向互连（INC）写入互补数据模式（例如 0xA5A5、0x5A5A），再从经不同桥接器连接的 IP 寄存器中读回数据，以测试互连功能。将读回数据与预期基准值比较，可验证互连是否正常运行。可由 CPU 和 CLA 使用不同访问数据宽度（16/32 位）及较宽地址范围（如适用）重复此测试。对于 CPU，还可针对应用中使用、且连接至不同桥接器的各个外设实例重复访问，如图 4-1 所示。
- DAC 包含一组控制寄存器，可在 16 位访问模式下写入互补数据模式（例如 0xA5A5、0x5A5A）进行检查。可读回所有寄存器并与预期值比较。要检查寄存器复位功能，可将寄存器配置为 0xA5A5，触发 DAC 软件复位，再读回寄存器并与预期复位值比较。还可检查锁定寄存器，确认 DAC 是否为仅可设置一次；寄存器锁定后，写入操作不得改变其值。要测试 DAC 模块的核心功能，可通过软件将 DAC 配置为输出一组预设电压，并使用外部或内部 ADC 测量这些电压，再将测量结果与预期值交叉核对，以验证模块运行正常。还可根据应用需求配置并测试 DAC 的极限值，确认数模转换在有效范围内成功完成。
- CMPSS 包含一组寄存器，可在 16 位和 32 位访问模式下写入互补数据模式（例如 0xA5A5、0x5A5A）进行检查。可读回寄存器并与预期值比较。DMA、CLA 和 CPU 等适用发起方均可执行这些访问测试。CMPSS 的功能（例如斜坡递减）可通过以下方式检查：由上升沿 PWMSYNC 信号将 DAC 模块从 RAMPDLYS 加载后，确认 RAMPDLYA 递减计数。递减计数器应减至零并保持为零，直到下次从 RAMPDLYS 重新加载。可在递减计数前配置 RAMPDLYS 的极限值。可将数字滤波器 CTRIPHFILCTL/CTRIPLFILCTL 寄存器配置为多组 N 和 T 值，并验证滤波器输出变化时 COMPHSTS/COMPLSTS 是否相应变化，以检查滤波功能。还可测试 CTRIPLFILCLKCTL 支持的滤波器时钟预分频值范围，以确认滤波器能够正确采样。
- 可通过软件测试 CPU 定时器的基本运行情况：将周期寄存器 PRDH 的值加载到 32 位计数器寄存器 TIMH。PRDH 会使计数器在每个时钟周期递减。计数器归零时，定时器中断输出会产生中断脉冲。测试定时器功能时，应改变定时器预分频计数器（TPR）的值和输入时钟，并选择时钟源

Copyright © 2024 Texas Instruments Incorporated

SYSCLK、INTOSC1、INTOSC2、XTAL 或 AUXPLLCLK。应测试定时计数结束时产生中断的能力，并检查 TCR 寄存器中的时间溢出标志和定时器重载（TRB）功能是否正常。

- 可分别在 zone1、zone2 和未受保护区中实现 DCSM 软件测试功能，以检查 DCSM 是否正常运行。器件启动期间，安全配置会从 OTP 加载到 DCSM。测试功能可检查对属于同一区域和不同区域的 RAM 及闪存扇区的访问过滤（读写和执行权限）。还可检查 RAM 和闪存扇区的 EXEONLY 配置，确认除执行访问外的所有访问均被阻止。

6.4.3.10 存储器访问保护机制

所有易失性存储块（包括外部存储器）均具有不同的保护级别；两个子系统上的 M0/M1 除外。
此功能允许用户针对各个发起方（CPU、CLA 和 DMA），启用或禁用其对各个 RAM 块的特定访问权限（例如取指和写入）。读访问不受保护，因此所有有权访问该 RAM 块的发起方均可读取。有关发起方访问 SRAM 被阻止时的具体条件，请参阅器件专用技术参考手册。运行期间可更改此配置，以阻止特定发起方或同一发起方中的特定应用线程访问存储器。这有助于满足某些应用的免受干扰要求。

6.4.3.11 控制寄存器锁定机制

该模块提供锁定机制，用于保护关键控制寄存器。设置相应 LOCK 寄存器位后，将禁止写入这些寄存器。软件无法更新已锁定的寄存器；寄存器锁定后，只有复位才能解除锁定。

6.4.3.12 ECC 逻辑软件测试

可在测试模式下注入单比特和双比特错误，读取发生 ECC 错误的位置，并检查错误响应，以测试 SRAM ECC 功能。

可借助 FECC_CTRL 寄存器中的 ECC 测试字段 ECC_TEST_EN 检查闪存 ECC 逻辑。闪存读取时，此方法会使冗余 ECC 逻辑之间的输出比较失败。
错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

有关 SRAM 和 FLASH 存储器中该诊断机制的实现细节，请参阅器件专用技术参考手册中的 *Application Test Hooks for Error Detection and Correction* 和 *Mechanism to Check the Correctness of ECC Logic* 各节。

6.4.3.13 奇偶校验逻辑软件测试

可在数据位或奇偶校验存储器位中强制注入奇偶校验错误，并观察奇偶校验错误检测逻辑是否报告错误，以测试其功能。也可手动计算奇偶校验值，并与奇偶校验存储器位中由硬件计算并存储的值进行比较。

6.4.3.14 信息冗余技术

可通过软件应用信息冗余技术，作为一项附加的运行时诊断措施。为覆盖 C2000 MCU 外部网络部件（线束、连接器和收发器），应采用端到端安全机制。这些机制也可为 C2000 MCU 内部提供诊断覆盖。

对于处理单元（CPU 和 CLA），信息冗余是指多次执行代码，并通过基于软件的交叉检查来验证结果正确性。多次执行和结果比较可采用同一段代码重复执行，也可采用经过差异化设计的软件代码。有关实现详情，请参阅 ISO26262-5, D.2.3.4。

对于 DMA，信息冗余技术是指在数据载荷之外增加用于验证数据完整性的信息。例如，SECDED 码、奇偶校验码和 CRC 等均可提供信息冗余。

Copyright © 2024 Texas Instruments Incorporated

典型控制应用需要测量三相电压和电流。这些量可由片上 ADC 直接采样，也可由传感器发送至 TMS320F28P55x MCU，并通过 ECAP 等模块捕获。在这类场景中，可利用输入信号之间的相关性检查其完整性（例如，若测量三相电压 V1、V2 和 V3，则可利用函数 $V_1 + V_2 + V_3 = 0$ 检查输入信号完整性）。

对于 SRAM 和 FLASH 存储器，可对关键数据、程序、变量等进行冗余存储，并在使用前与其活动副本进行比较。应注意避免编译器优化包含冗余数据或程序的代码。

6.4.3.15 CPU 对非法操作、非法结果和指令陷阱的处理

C28x CPU 内置了针对非法操作、非法结果（下溢和上溢）以及指令陷阱（非法操作码）的诊断功能，可用作安全机制。访问无效存储器范围时会返回 0x00000000 数据；访问已擦除的闪存（新器件的默认状态）时会返回 0xFFFFFFFF。0x00000000 和 0xFFFFFFFF 均会被解码为无效指令，因此闪存已擦除、存储器已清除或地址无效时，CPU 都会进入 ITRAP。TI 强烈建议安装软件处理程序，以配合硬件对非法操作和指令陷阱的处理。

CPU 非法操作、非法结果和指令陷阱的示例包括：

- 非法指令
- *TMS320C28x FPU Primer*(SPRAAN9)

6.4.3.16 内部看门狗（WD）

内部看门狗有两种工作模式：普通看门狗（WD）和窗口看门狗（WWD）。系统集成方可选择其中一种模式，但不能同时使用两种模式。有关内部看门狗的编程详情，请参阅器件专用技术参考手册。WD 是传统的单阈值看门狗。用户为看门狗设置超时值，并必须在超时计数器到期前向看门狗写入预定的 WDKEY。超时计数器到期或 WDKEY 错误都会触发错误响应。检测到故障时，WD 可触发系统热复位或 CPU 可屏蔽中断。复位后 WD 默认启用。

对于 WWD，用户设置上限和下限以建立时间窗口；软件必须在该窗口内向看门狗写入预定的 WDKEY。若未在窗口内收到正确响应，或 WDKEY 错误，则会触发错误响应。检测到故障时，WWD 可触发系统热复位或 CPU 可屏蔽中断。复位后默认启用普通 WD。要启用 WWD，必须进行额外配置。有关内部看门狗的编程详情，请参阅器件专用技术参考手册。与 WD 实现相比，采用时间窗口还能检测其他时钟故障模式。

6.4.3.17 外部看门狗

外部看门狗使用独立于被监控系统的时钟、复位和电源，有助于降低共因故障。错误响应、诊断可测试性以及必要的软件要求，取决于系统集成方选用的外部看门狗。

Texas Instruments 强烈建议在内部看门狗之外再使用外部看门狗。内部或外部看门狗均可指示逻辑意外激活并影响安全关键执行的情况。任何外加看门狗都必须结合对程序执行顺序的时间监控和逻辑监控 [IEC61508-7, clause A.9.3]，或采用其他适当方法，才能达到较高的诊断有效性。

6.4.3.18 CLA 对非法操作和非法结果的处理

CLA 协处理器内置了检测非法指令（非法操作码）以及浮点下溢或上溢的机制。发生这些情况时，CLA 会向 CPU 发送中断。访问无效存储器范围时会返回 0x00000000 数据；访问已擦除的闪存（新器件的默认状态）时会返回 0xFFFFFFFF。由于 0x00000000 和 0xFFFFFFFF 均会被解码为无效指令，因此闪存已擦除

Copyright © 2024 Texas Instruments Incorporated

、存储器已清除或地址无效时，都会向 CPU 产生中断。CPU 可检查相应的 CLA 标志来判断中断原因。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

6.4.3.19 存储器上电自检（MPOST）

启动时测试存储器，可检测片上存储器中的永久性故障。部分 C2000 器件系列产品支持可编程内置自检（PBIST），用户可通过配置 OTP 字段，以简便高效的方式测试存储器。PBIST 架构包含一个小型协处理器及其专用指令集，专门用于存储器测试。触发该协处理器后，它会执行 PBIST ROM 中存储的测试例程，并对多个片上存储器实例运行这些例程。片上存储器配置信息也存储在 PBIST ROM 中。对于已实现的 SRAM 和 ROM，PBIST 可为永久性故障提供很高的诊断覆盖率。若配置了 PBIST，系统会对所有存储器实例执行测试（SRAM 使用 March13n，ROM 使用 triple_read_xor_read）。PBIST 测试状态存储在片上存储器中。*memory* 在此指 PBIST 覆盖的 SRAM 和 ROM。本规范不包含闪存测试。

由于存储器测试代码位于引导 ROM 中，无法使用 PBIST 测试引导 ROM。因此，PBIST 运行前会单独执行引导 ROM 校验和测试。使用 PBIST 执行任何测试之前，都会先运行一个必定失败的测试用例。该测试用例用于验证 PBIST 控制器工作正常，且能够正确指示故障。详情请参阅 *C2000 Memory Power-On Self-Test (M-POST)*。

6.4.3.20 上电后应用启动前的安全检查

器件引导期间会经历多个阶段，如图 4-9 所示。在应用启动前的预运行阶段，应用代码应执行一组检查，以验证器件安全功能已正确初始化，包括确认以下各项设置正确：

- 链接指针设置
- CRC 锁定设置
- 安全 RAM 块和闪存扇区的分区设置（Grab Bits）
- 安全 RAM 块和闪存扇区的仅执行保护设置
- CLA 和闪存区 Bank2 的分区设置
- 引导配置设置

开始执行下载的代码前，用户必须使用 CRC 函数检查代码完整性。预运行检查成功完成且结果符合预期后，器件即可进入应用阶段。

6.4.3.21 ROM 奇偶校验

ROM 支持奇偶校验诊断，数据和地址分别使用独立的奇偶校验位。支持奇偶校验的具体地址范围，请参阅器件专用数据手册。此方案使用 3-bit 码字，分别为每 16 bit 数据和地址计算并存储奇偶校验信息。奇偶校验在存储器输出端直接检查；数据通过完整性检查后再发送给 CPU。ROM 奇偶校验错误会触发 NMI 并置位 ERRORSTS。复位时会启用 ROM 奇偶校验逻辑。

6.4.3.22 闪存 ECC

片上闪存支持单错误纠正、双错误检测（SECDED）和错误纠正码（ECC）诊断。该 SECDED 方案使用 8-bit 码字，为 64 bit 数据及其对应地址存储 ECC。闪存区输出端的 ECC 解码逻辑会检查存储器内容是否正确。每次读取数据或程序时都会进行 ECC 计算。连接 CPU 和闪存的数据互连与程序互连不受 ECC 保护。检测到的可纠正错误是否实际纠正，取决于是否启用了纠正功能。地址中的单比特 ECC 错误会标记为不可纠正错误。无法纠正的错误会触发 NMI，并置位 ERRORSTS 引脚。已纠正错误（数据单比特错误）的计数由存储器

Copyright © 2024 Texas Instruments Incorporated

错误寄存器监控；计数超过预设阈值时会产生中断。最后一次错误发生位置对应的损坏存储器地址也会记录在存储器错误寄存器中。

6.4.3.23 闪存编程校验和擦除校验检查

每次执行编程或擦除操作时，闪存控制器都会进行编程和擦除校验。若操作失败，FSM 状态寄存器（STATCMD）会通过置位相应标志指示错误。

6.4.3.24 闪存编程和擦除保护

提供两种写入和擦除保护：一种是在器件级配置的静态保护（FLPROT），另一种是通过输入信号传递至闪存封装器的 CMDWEPROT 配置。可在引导时配置并锁定 FLPROT 写入和擦除保护位，为闪存中的特定扇区提供半永久性保护。针对这些扇区的意外编程和擦除操作会被阻止。此外，闪存封装器中设有 CMDWEPROT* 寄存器，可为关键数据提供进一步保护。复位时以及每条闪存封装器命令完成后，CMDWEPROT* 寄存器默认保护所有扇区。每次擦除或编程命令执行前，都必须通过 Flash API 使用 Fapi_setupBankSectorEnable() 函数配置 CMDWEPROT*。

6.4.3.25 闪存封装器错误和状态报告

除 ClearStatus 外，所有命令在执行期间及执行完成后，闪存封装器都会更新 STATCMD 寄存器。CMDINPROGRESS 和 CMDDONE 指示命令的执行状态。CMDPASS 位指示操作成功或失败。命令失败时，有五个不同的故障位分别指示不同的故障机制。命令执行结束时置位状态指示位 CMDDONE，同时会向系统产生中断事件。

6.4.3.26 使用编程命令防止 0 到 1 的转换

执行编程命令时，闪存封装器会检查用户提供的数据。具体而言，它会检查目标闪存字中是否已有位被编程为 0，而当前操作又试图将该位编程为 1。闪存无法将已有的 0 编程为 1。若检测到这种情况，编程操作会终止，STATCMD 中会报告 FAILINVDATA 错误，且不会发出编程命令。

6.4.3.27 按需软件编程校验和空白检查

Flash API 提供基于 CPU 的读取校验函数，可校验已编程位置（长度为 32 位的整数倍），并检查已擦除扇区或存储区是否为空白。更多信息，请参阅 Flash API 参考指南中的 Fapi_doVerify() 和 Fapi_doBlankCheck() 函数。

6.4.3.28 软件回读已写入的配置

为验证此模块中存储器映射寄存器的配置是否正确，TI 建议通过软件回读所有控制寄存器的内容，并检查其配置。该测试还可为外设总线接口和外设互连桥提供诊断覆盖。

CLA 配置寄存器只能由 C28x CPU 访问，因此必须由 C28x CPU 执行面向 CLA 模块的这项安全机制。

6.4.3.29 CMDWEPROT* 和编程命令数据缓冲寄存器在命令执行后自动清除

闪存封装器执行完所有命令后，会将若干寄存器恢复为默认状态。通常，无需更新 MMR 即可通过默认状态防止编程或擦除。例如，CMDWEPROT* 默认保护所有扇区，因此必须清除目标扇区对应的位才能进行编程或擦除。此外，闪存封装器中编程命令的数据缓冲寄存器默认全为 1，因此必须更新这些寄存器才能执行编程操作。

Copyright © 2024 Texas Instruments Incorporated

6.4.3.30 ECC 生成逻辑与校验逻辑在硬件上相互独立

闪存封装器设计中包含用于生成 ECC 数据的硬件（ECC 编解码器）。但该硬件不负责检测和纠正错误。系统提供硬件，在闪存区访问端口读取数据时对 ECC 数据进行解码，并利用解码结果检测和纠正错误。因此，ECC 生成硬件与 ECC 检测和纠正硬件彼此独立。若其中任一组 ECC 逻辑发生故障，这种设计都便于进行诊断。

6.4.3.31 闪存阵列中的位复用

本器件系列实现的闪存模块采用位复用方案：用于组成一个逻辑（CPU）字的各位在物理上并不相邻。该方案有助于降低物理多位故障演变为逻辑多位故障的概率；此类故障会表现为多个单比特故障。由于 SECDED 闪存 ECC 可纠正逻辑字中的单比特故障并检测双比特故障，因此该方案提高了闪存 ECC 诊断的有效性。位复用是闪存的固有特性，软件无法修改。

6.4.3.32 自动 ECC 生成覆盖

闪存封装器操作配置寄存器中有一位，可旁路 ECC 生成逻辑，并允许将数据显式写入专用数据寄存器以用作 ECC 数据。该配置位对编程操作生效，可用于诊断目的，控制 ECC 数据。

有关如何使用 Fapi_DataAndEcc 编程模式的更多信息，请参阅 Flash API 参考指南，
这样即可提供非自动生成的 ECC。

6.4.3.33 闪存预取、数据缓存和等待状态的软件测试

启用预取逻辑后，它会持续从闪存区读取下一行 128-bit 数据（4 x 32-bit 字）。检测到不连续访问时，预取缓冲区会被清空。可通过软件测试确认该逻辑是否正常工作。可按以下顺序操作：

1. 禁用预取机制，启用定时器和看门狗。执行一个包含线性代码和多个不连续代码段的特定函数。记录执行该函数所用时间，记为 time_1（定时器值）。2. 启用预取机制，再次执行同一函数。记录执行时间，记为 time_2（定时器值）。该值必须小于 time_1（time_1 > time_2）。可将该定时器值标记为 *golden* 值，并期望每次运行同一函数时都获得相同的定时器值。3. 每个闪存区行包含 4 x 32-bit 字，因此从闪存区读取的行数会随代码在闪存区中的对齐位置而变化。用户必须确保预取逻辑测试函数按正确方式对齐，并放置在闪存中的特定位置，以保持计时行为一致，避免不同编译版本之间出现变化。

也可采用类似的定时器分析方法，确认数据缓存和等待状态是否正常 。

6.4.3.34 ECC 逻辑软件测试

可在测试模式下注入单比特和双比特错误，读取发生 ECC 错误的位置，并检查错误响应，以测试 SRAM ECC 功能。

可借助 FECC_CTRL 寄存器中的 ECC 测试字段 ECC_TEST_EN 检查闪存 ECC 逻辑。闪存读取时，此方法会使冗余 ECC 逻辑之间的输出比较失败。
错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

有关 SRAM 和 FLASH 存储器中该诊断机制的实现细节，请参阅器件专用技术参考手册中的 *Application Test Hooks for Error Detection and Correction* 和 *Mechanism to Check the Correctness of ECC Logic* 各节。

Copyright © 2024 Texas Instruments Incorporated

6.4.4 On-Chip Communication Including Bus-Arbitration

6.4.4.1 功能软件测试（包括错误测试）

可通过软件测试模块的基本功能，并注入诊断错误以检查错误响应是否正确。此类测试可在启动时或定期执行。系统集成方实现的软件负责满足必要的软件要求。

以下介绍创建模块专用功能测试和错误测试的一些方法：

- 可将已知正确的数据从源存储器传输到目标存储器，并在传输后检查数据完整性，以测试 DMA 功能。可通过软件触发（CONTROL.PERINTFRC）启动传输。可使用片上定时器测量此类数据传输所需的时间。

- 可在输入 X-BAR 与输出 X-BAR 模块之间建立回环，对其进行软件测试（输出 X-BAR 可用作输入 X-BAR 的激励源），向输入端发送已知测试序列，并在最终输出端观察该序列。可发送测试激励，再利用 ePWM 跳闸或同步功能观察响应，以检查 ePWM X-BAR 的完整性。

- 可通过配置输入 X-BAR 并强制相应 GPIO 寄存器产生中断，来测试 XINT 功能。还可检查极性（XINTxCR.POLARITY）和使能（XINTxCR.ENABLE）功能，以提高诊断覆盖率。

- 可将 PWM 或 GPIO 输出回接至相应模块的输入，提供符合模块要求的已知序列，并观察模块输出，以检查 ECAP 和 EQEP 功能。对于 ECAP，可借助输入 X-BAR 在内部完成测试。

- 可采用 6.4.3.33 节所述的类似方法检查 ROM 预取功能。
- PWM 模块由时基（TB）、比较（CC）、动作限定（AQ）、死区发生器（DB）、PWM 斩波器（PC）、跳闸区（TZ）、事件触发（ET）和数字比较（DC）子模块组成。
  可使用 PWM 提供适当的激励，并通过捕获（时间戳）模块（eCAP、XINT、eQEP 等）观察响应，从而测试各个子模块。TI 建议在软件测试中覆盖与应用配置相关的各种寄存器值。由于这些子模块具有规则、线性的特性，软件测试可以实现较高的覆盖率。

- SRAM 封装逻辑的软件测试必须覆盖多个发起方访问特定 SRAM 时的仲裁情况，以及访问保护功能是否正常。此外，还需执行用于覆盖 SRAM 位单元的测试（参见 6.4.3.3 节）。

- 可由 CPU 和 CLA 等处理单元向互连（INC）写入互补数据模式（例如 0xA5A5、0x5A5A），再从经不同桥接器连接的 IP 寄存器中读回数据，以测试互连功能。将读回数据与预期基准值比较，可验证互连是否正常运行。可由 CPU 和 CLA 使用不同访问数据宽度（16/32 位）及较宽地址范围（如适用）重复此测试。对于 CPU，还可针对应用中使用、且连接至不同桥接器的各个外设实例重复访问，如图 4-1 所示。

- DAC 包含一组控制寄存器，可在 16 位访问模式下写入互补数据模式（例如 0xA5A5、0x5A5A）进行检查。可读回所有寄存器并与预期值比较。要检查寄存器复位功能，可将寄存器配置为 0xA5A5，触发 DAC 软件复位，再读回寄存器并与预期复位值比较。还可检查锁定寄存器，确认 DAC 是否为仅可设置一次；寄存器锁定后，写入操作不得改变其值。要测试 DAC 模块的核心功能，可通过软件将 DAC 配置为输出一组预设电压，并使用外部或内部 ADC 测量这些电压，再将测量结果与预期值交叉核对，以验证模块运行正常。还可根据应用需求配置并测试 DAC 的极限值，确认数模转换在有效范围内成功完成。

- CMPSS 包含一组寄存器，可在 16 位和 32-bit 访问模式下写入互补数据模式（例如 0xA5A5、0x5A5A）进行检查。可读回寄存器并与预期值比较。DMA、CLA 和 CPU 等适用发起方均可执行这些访问测试。CMPSS 的功能（例如斜坡递减）可通过检查以下行为进行测试：

Copyright © 2024 Texas Instruments Incorporated

DAC 模块收到上升沿 PWMSYNC 信号并从 RAMPDLYS 加载后，确认 RAMPDLYA 开始递减。递减计数器应减至零，并保持为零直至下次从 RAMPDLYS 重新加载。可在递减计数前配置 RAMPDLYS 的极限值。还可检查数字滤波器 CTRIPHFILCTL/CTRIPLFILCTL
寄存器：将其配置为多组 N 和 T 值，并验证滤波器输出变化时 COMPHSTS/COMPLSTS 是否相应变化。还可测试 CTRIPLFILCLKCTL 支持的滤波器时钟预分频值范围，以确认滤波器能够正确采样。

- 可通过软件测试 CPU 定时器的基本运行情况：将周期寄存器 PRDH 的值加载到 32-bit 计数器寄存器 TIMH。PRDH 会使计数器在每个时钟周期递减。计数器归零时，定时器中断输出会产生中断脉冲。测试定时器功能时，应改变定时器预分频计数器（TPR）的值和输入时钟，并选择 SYSCLK、INTOSC1、INTOSC2、XTAL 或 AUXPLLCLK 等时钟源。应测试定时计数结束时产生中断的能力，并检查 TCR 寄存器中的时间溢出标志和定时器重载（TRB）功能是否正常。

- 可分别在 zone1、zone2 和未受保护区中实现 DCSM 软件测试功能，以检查 DCSM 是否正常运行。器件启动期间，安全配置会从 OTP 加载到 DCSM。测试功能可检查对属于同一区域和不同区域的 RAM 及闪存扇区的访问过滤（读写和执行权限）。还可检查 RAM 和闪存扇区的 EXEONLY 配置，确认除执行访问外的所有访问均被阻止。

6.4.4.2 内部看门狗（WD）

内部看门狗有两种工作模式：普通看门狗（WD）和窗口看门狗（WWD）。系统集成方可选择其中一种模式，但不能同时使用两种模式。有关内部看门狗的编程详情，请参阅器件专用技术参考手册。WD 是传统的单阈值看门狗。用户为看门狗设置超时值，并必须在超时计数器到期前向看门狗写入预定的 WDKEY。超时计数器到期或 WDKEY 错误都会触发错误响应。检测到故障时，WD 可触发系统热复位或 CPU 可屏蔽中断。复位后 WD 默认启用。

对于 WWD，用户设置上限和下限以建立时间窗口；软件必须在该窗口内向看门狗写入预定的 WDKEY。若未在窗口内收到正确响应，或 WDKEY 错误，则会触发错误响应。检测到故障时，WWD 可触发系统热复位或 CPU 可屏蔽中断。复位后默认启用普通 WD。要启用 WWD，必须进行额外配置。有关内部看门狗的编程详情，请参阅器件专用技术参考手册。与 WD 实现相比，采用时间窗口还能检测其他时钟故障模式。

6.4.4.3 外部看门狗

外部看门狗使用独立于被监控系统的时钟、复位和电源，有助于降低共因故障。错误响应、诊断可测试性以及必要的软件要求，取决于系统集成方选用的外部看门狗。

Texas Instruments 强烈建议在内部看门狗之外再使用外部看门狗。内部或外部看门狗均可指示逻辑意外激活并影响安全关键执行的情况。任何外加看门狗都必须结合对程序执行顺序的时间监控和逻辑监控 [IEC61508-7, clause A.9.3]，或采用其他适当方法，才能达到较高的诊断有效性。

6.4.4.4 静态配置寄存器的定期软件回读

配置寄存器通常在任务开始时完成配置，并在该任务执行期间保持原值。定期回读配置寄存器可诊断寄存器被意外写入或内容受干扰的情况。

还可将预期保持不变的标志寄存器纳入回读测试，以提高诊断覆盖率（例如 PLL 锁定状态、EQEP 相位错误标志等）；这些标志在

Copyright © 2024 Texas Instruments Incorporated

器件运行期间也应保持不变。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

还可针对部分外设应用以下模块专用测试，进一步提高诊断覆盖率：

- 为提高增强型外设中断扩展器（EPIE）的覆盖率，可定期读取 PIE 标志寄存器，确认所有待处理中断均已得到服务。具体可读取 PIE 标志寄存器（PIE_CTRL_REGS.PIEIFRx.all）以及外设中断标志寄存器。
- 处理中断时，ISR 例程可检查外设和 PIE 中的标志设置，以确认当前处理的是正确的中断。

CLA 配置寄存器只能由 C28x CPU 访问，因此 CLA 模块的这项安全机制必须由 C28x CPU 执行。

6.4.4.5 软件回读已写入的配置

为验证此模块中存储器映射寄存器的配置是否正确，TI 建议通过软件回读所有控制寄存器的内容，并检查其配置。该测试还可为外设总线接口和外设互连桥提供诊断覆盖。

CLA 配置寄存器只能由 C28x CPU 访问，因此必须由 C28x CPU 执行面向 CLA 模块的这项安全机制。

6.4.4.6 CPU 对非法操作、非法结果和指令陷 陷的处理

C28x CPU 内置了针对非法操作、非法结果（下溢和上溢）以及指令陷阱（非法操作码）的诊断功能，可用作安全机制。访问无效存储器范围时会返回 0x00000000 数据；访问已擦除的闪存（新器件的默认状态）时会返回 0xFFFFFFFF。0x00000000 和 0xFFFFFFFF 均会被解码为无效指令，因此闪存已擦除、存储器已清除或地址无效时，CPU 都会进入 ITRAP。TI 强烈建议安装软件处理程序，以配合硬件对非法操作和指令陷阱的处理。

CPU 非法操作、非法结果和指令陷阱的示例包括：

- 非法指令
- *TMS320C28x FPU Primer*(SPRAAN9)

6.4.4.7 CLA 对非法操作和非法结果的处理

CLA 协处理器内置了检测非法指令（非法操作码）以及浮点下溢或上溢的机制。发生这些情况时，CLA 会向 CPU 发送中断。访问无效存储器范围时会返回 0x00000000 数据；访问已擦除的闪存（新器件的默认状态）时会返回 0xFFFFFFFF。由于 0x00000000 和 0xFFFFFFFF 均会被解码为无效指令，因此闪存已擦除、存储器已清除或地址无效时，都会向 CPU 产生中断。CPU 可检查相应的 CLA 标志来判断中断原因。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

6.4.4.8 传输冗余

使用同一模块实例依次多次传输信息，再对传输结果进行比较。如果重复传输使用相同的数据路径，传输冗余只能检测瞬态故障。冗余传输时发送取反数据，可提高诊断覆盖率。

为覆盖器件互连和 EMIF，可对写入的数据进行回读（数据写入时），或对信息进行多次回读（数据读取时）。

6.4.4.9 硬件冗余

可通过硬件实现硬件冗余技术，也可结合硬件和软件实现，以提供运行时诊断。在这种实现方式中，利用冗余硬件资源

Copyright © 2024 Texas Instruments Incorporated

为 TMS320F28P55x MCU 内外的部件提供诊断覆盖，包括线束、连接器和收发器。

对于 GPIO、XBAR、PWM、OTTO、DAC、CMPSS 和 XINT 等外设，可采用多通道并行输出来实现硬件冗余（使用相互独立的输出传输信息，并通过内部或外部比较器检测故障），也可通过输入比较和表决实现（比较相互独立的输入，使其符合规定的时间和值容差范围）。在此类场景中，可将系统设计为即使一个输入或输出发生故障，也不会进入危险状态。处理错误（冗余）情况时，例如两个冗余源触发 PWM，应始终回读状态标志，确认触发时两个源均处于活动状态，从而为跳闸逻辑提供潜伏故障覆盖。

对于 ADC、ECAP、EQEP 等外设，可通过多个外设实例对同一输入进行采样并同时执行相同操作，再交叉检查输出值，以实现硬件冗余。

对于 MCAN、SPI、SCI 等通信外设，可由多个外设实例接收同一数据，再比较数据以验证完整性，从而实现信号接收的硬件冗余。发送时可采用完整的冗余信号路径（线束、连接器和收发器），从发送端连接至接收端

；也可由冗余外设实例对发送数据进行采样，再检查数据完整性。

为 ADC 和 DAC 模块实现硬件冗余时，必须特别注意验证共因故障不会以相同方式影响两个实例。为冗余模块实例配置的参考电压源必须彼此独立。此外，冗余 ADC 实例使用的 ADC SOC 触发源必须配置为不同的 PWM 模块实例。对于 DAC 模块，可使用外部器件实现比较器。

为 PWM 模块实现硬件冗余时，TI 建议将所用 PWM 模块实例置于不同的同步链中，以避免同步信号发生共因故障并以相同方式影响两个 PWM 模块。

为 GPIO 模块实现硬件冗余时，TI 建议使用不同 GPIO 组中的 GPIO 引脚，以避免共因故障。

6.4.4.10 使用 EALLOW 和 MEALLOW 保护关键寄存器

EALLOW（CPU、DMA）和 MEALLOW（CLA）保护用于允许写入仿真寄存器及其他受保护寄存器。CPU（CLA）可分别使用 EALLOW（MEALLOW）指令置位该位，并使用 EDIS（MEDIS）指令清除该位。该保护可防止数据因边界超限、指针错误、堆栈溢出或损坏等情况而被写入错误位置。受保护寄存器始终允许读取。TI 建议完成受保护寄存器的写入后立即执行 EDIS（或 MEDIS），以启用保护。

6.4.4.11 信息冗余技术

可通过软件应用信息冗余技术，作为一项附加的运行时诊断措施。为覆盖 C2000 MCU 外部网络部件（线束、连接器和收发器），应采用端到端安全机制。这些机制也可为 C2000 MCU 内部提供诊断覆盖。

对于处理单元（CPU 和 CLA），信息冗余是指多次执行代码，并通过 软件交叉检查验证结果正确性。多次执行和结果比较可采用同一段代码重复执行，也可采用经过差异化设计的软件代码。有关实现详情，请参阅 ISO26262-5, D.2.3.4。

对于 DMA，信息冗余技术是指在数据载荷之外增加用于验证数据完整性的信息。例如，SECDED 码、奇偶校验码和 CRC 等均可提供信息冗余。

Copyright © 2024 Texas Instruments Incorporated

典型控制应用需要测量三相电压和电流。这些量可由片上 ADC 直接采样，也可由传感器发送至 TMS320F28P55x MCU，并通过 ECAP 等模块捕获。在这类场景中，可利用输入信号之间的相关性检查其完整性（例如，若测量三相电压 V1、V2 和 V3，则可利用函数 $V_1 + V_2 + V_3 = 0$ 检查输入信号完整性）。

对于 SRAM 和 FLASH 存储器，可对关键数据、程序、变量等进行冗余存储，并在使用前与其活动副本进行比较。应注意避免编译器优化包含冗余数据或程序的代码。

6.4.4.12 DMA 溢出中断

DMA 支持锁存一个额外的触发事件。在 DMA 处理该锁存事件之前，如果又发生一个事件，就会产生 DMA 溢出中断，置位 CONTROL_REG.PERINTFLG，并再次产生中断事件。CONTROL_REG.PERINTFLG 置位表示此前有一个外设事件已被锁存，但尚未由 DMA 处理。

6.4.4.13 存储器访问保护机制

所有易失性存储块（包括外部存储器）均具有不同
的保护级别；两个子系统上的 M0/M1 除外。此功能允许用户针对各个发起方（CPU、CLA 和 DMA），启用或禁用其对各个 RAM 块的特定访问权限（例如取指和写入）。读访问不受保护，因此所有有权访问该 RAM 块的发起方均可读取。有关发起方访问 SRAM 被阻止时的具体条件，请参阅器件专用技术参考手册。运行期间可更改此配置，以阻止特定发起方或同一发起方中的特定应用线程访问存储器。这有助于满足某些应用的免受干扰要求。

6.4.4.14 禁用未使用的 DMA 触发源

意外触发 DMA 传输可能会破坏关键数据，并可能干扰安全关键型应用。为防止 DMA 传输被意外启动，TI 建议在源头禁用未使用的 DMA 通道和 DMA 触发源，或通过配置 DMACHSRCSELx 寄存器禁用。

6.4.4.15 SRAM 软件测试

可使用 CPU 测试 SRAM 的完整性（位单元、地址译码器和感应放大器逻辑）。根据安全要求，可在启动时或应用运行期间执行此测试。若 SRAM 内容为静态，可使用 VCU 执行 CRC 校验，以替代破坏性测试（测试后必须恢复存储器内容）。有关此项测试的实现详情，请参阅随相应 C2000 MCU 器件提供的安全软件包。

6.4.4.16 ePIE 运行的软件测试（包括错误测试）

可实现软件测试，以检查基本功能和故障模式（例如连续中断、无中断，
以及交叉中断），方法是由外设产生中断（可使用软件强制功能，例如 ECAP_REGS.ECFRC.CTROVF，也可通过功能操作创建中断场景，例如在 ECAP 中产生计数器溢出条件），并确认中断得到服务且处理顺序正确。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

6.4.4.17 为未使用的中断维护中断处理程序

C2000 MCU 器件包含大量中断，而典型应用只使用其中很小一部分。未使用中断可采用多种配置，例如禁用、启用，或在中断服务例程（ISR）中返回应用程序等。在应用中收到未使用的中断，可能是 C2000 MCU 内部发生故障的早期迹象。因此，TI 强烈建议启用所有中断，并将 ISR 配置为统一的日志记录或错误处理例程。

Copyright © 2024 Texas Instruments Incorporated

6.4.4.18 中断和事件的在线监控

可利用系统的时间行为信息检测中断和事件故障。受监控的信号可以是周期性的，也可以是非周期性的。

在典型闭环控制应用中，大多数关键事件都是周期性的，可监控这些周期事件，并利用非协调事件检测故障。以下情形可在线监控
周期性中断和事件：

- ADC 转换启动（SoC）(x) 的周期性产生：可借助 X-BAR 使用 ADC SoC 信号产生外部中断（XINT），并监控周期性中断是否发生。
- 周期性 DMA 触发：部分 DMA 事件具有周期性（例如复制 ADC 结果、更新 CMPA 寄存器等）。DMA 支持在 DMA 操作完成时产生中断，可利用此功能进行在线监控。
- 周期性监控 ECAP 和 EQEP 中断的发生。

还可监控正常运行时通常不应发生的中断和事件，以
提高诊断覆盖率（例如 ECC 可纠正错误中断）。

6.4.4.19 SRAM 奇偶校验

部分片上 SRAM 支持奇偶校验诊断，数据和地址分别使用独立的奇偶校验位。支持奇偶校验的具体地址范围，请参阅器件专用数据手册。此方案使用 3-bit 码字存储奇偶校验信息，分别为每 16 bit 数据和地址计算校验值。SRAM 的奇偶校验生成和检查逻辑位于 SRAM 封装逻辑中。奇偶校验在存储器输出端直接检查；数据通过完整性检查后再发送给 CPU。从 SRAM 到 CPU 的数据和地址互连不受奇偶校验保护。SRAM 奇偶校验错误会触发 NMI 并置位 ERRORSTS。复位时会启用 SRAM 奇偶校验逻辑。有关支持奇偶校验的存储器的更多信息，请参阅器件专用数据手册。

6.4.4.20 奇偶校验逻辑软件测试

可在数据位或奇偶校验存储器位中强制注入奇偶校验错误，并观察奇偶校验错误检测逻辑是否报告错误，以测试其功能。也可手动计算奇偶校验值，并与奇偶校验存储器位中由硬件计算并存储的值进行比较。

6.4.4.21 控制寄存器的多位使能密钥

该模块提供多项功能，以避免意外写入控制寄存器。采用多位密钥保护关键控制寄存器就是其中一项功能（例如 EPWM_REGS、EPWMLOCK 等）。多位密钥尤其有助于防止意外激活。有关适用此诊断的寄存器详情，请参阅器件专用技术参考手册。此安全机制持续生效，软件无法更改。可分别使用正确和错误密钥生成软件事务，并观察寄存器值是否更新，以测试该机制。

6.4.4.22 链接指针的多数表决和错误检测

链接指针在 OTP 中的位置不受 ECC 保护。系统采用多数表决和基于数据一致性的错误检测，以更好地保护客户代码并确保应用安全。每个 CPU 子系统中各 zone 的 OTP 区域选择位置，由 OTP 中编程的三个 29-bit 链接指针（Zx-LINKPOINTERx）值决定。对所有链接指针执行虚拟读取后，硬件会通过比较这三个值（逐位表决逻辑）解析出最终链接指针值。若最终链接指针值解析出错，则会置位 Zx_LINKPOINTERERR 寄存器。

6.4.4.23 VCRC 静态存储器内容校验

TMS320F28P55x MCU 器件系列包含一个协处理器，可使用标准多项式实现循环冗余校验（CRC）。CRC 模块可用于测试 SRAM、闪存、OTP 和外部存储器内容的完整性：计算全部存储器内容的 CRC，并将结果与

Copyright © 2024 Texas Instruments Incorporated

先前生成的 *golden* CRC 进行比较。测试软件负责比较结果、指示故障并作出故障响应。CRC 逻辑执行的循环检查具有固有的自检能力（自动覆盖），可用于潜在故障诊断。

6.4.4.24 X-BAR 标志的软件检查

X-BAR 标志寄存器用于标记 ePWM 输入和输出 X-BAR 的输入状态，以便软件了解触发了哪些输入源。可定期读取这些标志寄存器，确认是否遗漏了 ePWM 跳闸区、ePWM 同步或 GPIO 输出信号。

6.4.4. 25 1oo2 使用辅助自由运行计数器进行软件表 决

TIMER 模块包含三个计数器，可用作操作系统的时间基准。一个计数器用作操作系统时间基准时，可将另一个计数器用作诊断计数器，并由软件定期比较两个计数器的值。第二个计数器可使用不同的时钟源和预分频配置，以避免共因错误。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

6.4.4.26 功能软件测试（包括错误测试）

可通过软件测试模块的基本功能，并注入诊断错误以检查错误响应是否正确。此类测试可在启动时或定期执行。系统集成方实现的软件负责满足必要的软件要求。

以下介绍创建模块专用功能测试和错误测试的一些方法：

- 可将已知正确的数据从源存储器传输到目标存储器，并在传输后检查数据完整性，以测试 DMA 功能。可通过软件触发（CONTROL.PERINTFRC）启动传输。可使用片上定时器测量此类数据传输所需的时间。

- 可在输入 X-BAR 与输出 X-BAR 模块之间建立回环，对其进行软件测试（输出 X-BAR 可用作输入 X-BAR 的激励源），向输入端发送已知测试序列，并在最终输出端观察该序列。可发送测试激励，再利用 ePWM 跳闸或同步功能观察响应，以检查 ePWM X-BAR 的完整性。
- 可通过配置输入 X-BAR 并强制相应 GPIO 寄存器产生中断，来测试 XINT 功能。还可检查极性（XINTxCR.POLARITY）和使能（XINTxCR.ENABLE）功能，以提高诊断覆盖率。

- 可将 PWM 或 GPIO 输出回接至相应模块的输入，提供符合模块要求的已知序列，并观察模块输出，以检查 ECAP 和 EQEP 功能。对于 ECAP，可借助输入 X-BAR 在内部完成测试。

- 可采用 6.4.3.33 节所述的类似方法检查 ROM 预取功能。
- PWM 模块由时基（TB）、比较（CC）、动作限定（AQ）、死区发生器（DB）、PWM 斩波器（PC）、跳闸区（TZ）、事件触发（ET）和数字比较（DC）子模块组成。
  可使用 PWM 提供适当的激励，并通过捕获（时间戳）模块（eCAP、XINT、eQEP 等）观察响应，从而测试各个子模块。TI 建议在软件测试中覆盖与应用配置相关的各种寄存器值。由于这些子模块具有规则、线性的特性，软件测试可以实现较高的覆盖率。

- SRAM 封装逻辑的软件测试必须覆盖多个发起方访问特定 SRAM 时的仲裁情况，以及访问保护功能是否正常。此外，还需执行用于覆盖 SRAM 位单元的测试（参见 6.4.3.3 节）。

- 可由 CPU 和 CLA 等处理单元向互连（INC）写入互补数据模式（例如 0xA5A5、0x5A5A），再从经不同桥接器连接的 IP 寄存器中读回数据，以测试互连功能。将读回数据与预期基准值比较，可验证互连是否正常运行。可重复进行

Copyright © 2024 Texas Instruments Incorporated

，并由 CPU 和 CLA 使用不同访问数据宽度（16/32 位）及较宽地址范围（如适用）。对于 CPU，还可针对应用中使用、且连接至不同桥接器的各个外设实例重复访问，如图 4-1 所示。

- DAC 包含一组控制寄存器，可在 16 位访问模式下写入互补数据模式（例如 0xA5A5、0x5A5A）进行检查。可读回所有寄存器并与预期值比较。要检查寄存器复位功能，可将寄存器配置为 0xA5A5，触发 DAC 软件复位，再读回寄存器并与预期复位值比较。还可检查锁定寄存器，确认 DAC 是否为仅可设置一次；寄存器锁定后，写入操作不得改变其值。要测试 DAC 模块的核心功能，可通过软件将 DAC 配置为输出一组预设电压，并使用外部或内部 ADC 测量这些电压，再将测量结果与预期值交叉核对，以验证模块运行正常。还可根据应用需求配置并测试 DAC 的极限值，确认数模转换在有效范围内成功完成。

- CMPSS 包含一组寄存器，可在 16 位和 32-bit 访问模式下写入互补数据模式（例如 0xA5A5、0x5A5A）进行检查。可读回寄存器并与预期值比较。DMA、CLA 和 CPU 等适用发起方均可执行这些访问测试。CMPSS 的功能（例如斜坡递减）可通过检查以下行为进行测试：DAC 模块收到上升沿 PWMSYNC 信号并从 RAMPDLYS 加载后，确认 RAMPDLYA 开始递减。递减计数器应减至零，并保持为零直至下次从 RAMPDLYS 重新加载。可在递减计数前配置 RAMPDLYS 的极限值。可将数字滤波器 CTRIPHFILCTL/CTRIPLFILCTL 寄存器配置为多组 N 和 T 值，并验证滤波器输出变化时 COMPHSTS/COMPLSTS 是否相应变化，以检查滤波功能。还可测试 CTRIPLFILCLKCTL 支持的滤波器时钟预分频值范围，以确认滤波器能够正确采样。

- 可通过软件测试 CPU 定时器的基本运行情况：将周期寄存器 PRDH 的值加载到 32-bit 计数器寄存器 TIMH。PRDH 会使计数器在每个时钟周期递减。计数器归零时，定时器中断输出会产生中断脉冲。测试定时器功能时，应改变定时器预分频计数器（TPR）的值和输入时钟，并选择 SYSCLK、INTOSC1、INTOSC2、XTAL 或 AUXPLLCLK 等时钟源。应测试定时计数结束时产生中断的能力，并检查 TCR 寄存器中的时间溢出标志和定时器重载（TRB）功能是否正常。

- 可分别在 zone1、zone2 和未受保护区中实现 DCSM 软件测试功能，以检查 DCSM 是否正常运行。器件启动期间，安全配置会从 OTP 加载到 DCSM。测试功能可检查对属于同一区域和不同区域的 RAM 及闪存扇区的访问过滤（读写和执行权限）。还可检查 RAM 和闪存扇区的 EXEONLY 配置，确认除执行访问外的所有访问均被阻止。

6.4.4.27 使用 eCAP 或 eQEP 监控 CLB

可通过内部连接使用 eCAP 或 eQEP 监控可配置逻辑块（CLB）的输出，确认其运行正常。用户必须按 eCAP 或 eQEP 模块的要求配置 CLB，使其产生已知正确的脉冲序列（触发信号），再通过这些模块观察输出。监控效果取决于用户配置。

6.4.4.28 控制寄存器锁定机制

该模块提供锁定机制，用于保护关键控制寄存器。设置相应 LOCK 寄存器位后，将禁止写入这些寄存器。软件无法更新已锁定的寄存器；寄存器锁定后，只有复位才能解除锁定。

6.4.4.29 定期软件回读 SPI 缓冲区

使用 CLB 到 SPI 的传输时，无需 CPU 介入，CLB 即可向 SPI 连续发送 16-bit 数据；随后可通过 SPI 的 FIFO 和 DMA 机制将数据保存到器件存储器中。TI 建议在软件中实现测试，回读 SPI FIFO 和最终存储器中的内容，并确认 CLB 向 SPI 发送数据、再写入器件存储器后，数据内容保持一致。这样可检查 CLB 数据是否到达 SPI 和器件存储器。

Copyright © 2024 Texas Instruments Incorporated

6.4.5 Digital I/O

6.4.5.1 功能软件测试（包括错误测试）

可通过软件测试模块的基本功能，并注入诊断错误以检查错误响应是否正确。此类测试可在启动时或定期执行。系统集成方实现的软件负责满足必要的软件要求。

以下介绍创建模块专用功能测试和错误测试的一些方法：

- 可将已知正确的数据从源存储器传输到目标存储器，并在传输后检查数据完整性，以测试 DMA 功能。可通过软件触发（CONTROL.PERINTFRC）启动传输。可使用片上定时器测量此类数据传输所需的时间。

- 可在输入 X-BAR 与输出 X-BAR 模块之间建立回环，对其进行软件测试（输出 X-BAR 可用作输入 X-BAR 的激励源），向输入端发送已知测试序列，并在最终输出端观察该序列。可发送测试激励，再利用 ePWM 跳闸或同步功能观察响应，以检查 ePWM X-BAR 的完整性。

- 可通过配置输入 X-BAR 并强制相应 GPIO 寄存器产生中断，来测试 XINT 功能。还可检查极性（XINTxCR.POLARITY）和使能（XINTxCR.ENABLE）功能，以提高诊断覆盖率。

- 可将 PWM 或 GPIO 输出回接至相应模块的输入，提供符合模块要求的已知序列，并观察模块输出，以检查 ECAP 和 EQEP 功能。对于 ECAP，可借助输入 X-BAR 在内部完成测试。

- 可采用 6.4.3.33 节所述的类似方法检查 ROM 预取功能。
- PWM 模块由时基（TB）、比较（CC）、动作限定（AQ）、死区发生器（DB）、PWM 斩波器（PC）、跳闸区（TZ）、事件触发（ET）和数字比较（DC）子模块组成。
  可使用 PWM 提供适当的激励，并通过捕获（时间戳）模块（eCAP、XINT、eQEP 等）观察响应，从而测试各个子模块。TI 建议在软件测试中覆盖与应用配置相关的各种寄存器值。由于这些子模块具有规则、线性的特性，软件测试可以实现较高的覆盖率。

- SRAM 封装逻辑的软件测试必须覆盖多个发起方访问特定 SRAM 时的仲裁情况，以及访问保护功能是否正常。此外，还需执行用于覆盖 SRAM 位单元的测试（参见 6.4.3.3 节）。

- 可由 CPU 和 CLA 等处理单元向互连（INC）写入互补数据模式（例如 0xA5A5、0x5A5A），再从经不同桥接器连接的 IP 寄存器中读回数据，以测试互连功能。将读回数据与预期基准值比较，可验证互连是否正常运行。可由 CPU 和 CLA 使用不同访问数据宽度（16/32 位）及较宽地址范围（如适用）重复此测试。对于 CPU，还可针对应用中使用、且连接至不同桥接器的各个外设实例重复访问，如图 4-1 所示。

- DAC 包含一组控制寄存器，可在 16 位访问模式下写入互补数据模式（例如 0xA5A5、0x5A5A）进行检查。可读回所有寄存器并与预期值比较。要检查寄存器复位功能，可将寄存器配置为 0xA5A5，触发 DAC 软件复位，再读回寄存器并与预期复位值比较。还可检查锁定寄存器，确认 DAC 是否为仅可设置一次；寄存器锁定后，写入操作不得改变其值。要测试 DAC 模块的核心功能，可通过软件将 DAC 配置为输出一组预设电压，并使用外部或内部 ADC 测量这些电压，再将测量结果与预期值交叉核对，以验证模块运行正常。还可根据应用需求配置并测试 DAC 的极限值，确认数模转换在有效范围内成功完成。

- CMPSS 包含一组寄存器，可在 16 位和 32-bit 访问模式下写入互补数据模式（例如 0xA5A5、0x5A5A）进行检查。可读回寄存器并与预期值比较。DMA、CLA 和 CPU 等适用发起方均可执行这些访问测试。CMPSS 的功能（例如斜坡递减）可通过检查以下行为进行测试：

Copyright © 2024 Texas Instruments Incorporated

DAC 模块收到上升沿 PWMSYNC 信号并从 RAMPDLYS 加载后，确认 RAMPDLYA 开始递减。递减计数器应减至零，并保持为零直至下次从 RAMPDLYS 重新加载。可在递减计数前配置 RAMPDLYS 的极限值。可将数字滤波器 CTRIPHFILCTL/CTRIPLFILCTL

寄存器配置为多组 N 和 T 值，并验证滤波器输出变化时 COMPHSTS/COMPLSTS 是否相应变化，以检查滤波功能。还可测试 CTRIPLFILCLKCTL 支持的滤波器时钟预分频值范围，以确认滤波器能够正确采样。

- 可通过软件测试 CPU 定时器的基本运行情况：将周期寄存器 PRDH 的值加载到 32-bit 计数器寄存器 TIMH。PRDH 会使计数器在每个时钟周期递减。计数器归零时，定时器中断输出会产生中断脉冲。测试定时器功能时，应改变定时器预分频计数器（TPR）的值和输入时钟，并选择 SYSCLK、INTOSC1、INTOSC2、XTAL 或 AUXPLLCLK 等时钟源。应测试定时计数结束时产生中断的能力，并检查 TCR 寄存器中的时间溢出标志和定时器重载（TRB）功能是否正常。

- 可分别在 zone1、zone2 和未受保护区中实现 DCSM 软件测试功能，以检查 DCSM 是否正常运行。器件启动期间，安全配置会从 OTP 加载到 DCSM。测试功能可检查对属于同一区域和不同区域的 RAM 及闪存扇区的访问过滤（读写和执行权限）。还可检查 RAM 和闪存扇区的 EXEONLY 配置，确认除执行访问外的所有访问均被阻止。

6.4.5.2 硬件冗余

可通过硬件实现硬件冗余技术，也可结合硬件和软件实现，以提供运行时诊断。在这种实现方式中，利用冗余硬件资源为 TMS320F28P55x MCU 内外的部件提供诊断覆盖，包括线束、连接器和收发器。

对于 GPIO、XBAR、PWM、OTTO、DAC、CMPSS 和 XINT 等外设，可采用多通道并行输出来实现硬件冗余（使用相互独立的输出传输信息，并通过内部或外部比较器检测故障），也可通过输入比较和表决实现（比较相互独立的输入，使其符合规定的时间和值容差范围）。在此类场景中，可将系统设计为即使一个输入或输出发生故障，也不会使系统进入

危险状态。处理错误（冗余）情况时，例如两个冗余源触发 PWM，应始终回读状态标志，确认触发时两个源均处于活动状态，从而为跳闸逻辑提供潜伏故障覆盖。

对于 ADC、ECAP、EQEP 等外设，可通过多个外设实例对同一输入进行采样并同时执行相同操作，再交叉检查输出值，以实现硬件冗余。

对于 MCAN、SPI、SCI 等通信外设，可由多个外设实例接收同一数据，再比较数据以验证完整性，从而实现信号接收的硬件冗余。发送时可采用完整的冗余信号路径（线束、连接器和收发器），从发送端连接至接收端

；也可由冗余外设实例对发送数据进行采样，再检查数据完整性。

为 ADC 和 DAC 模块实现硬件冗余时，必须特别注意验证共因故障不会以相同方式影响两个实例。为冗余模块实例配置的参考电压源必须彼此独立。此外，冗余 ADC 实例使用的 ADC SOC 触发源必须配置为不同的 PWM 模块实例。对于 DAC 模块，可使用外部器件实现比较器。

为 PWM 模块实现硬件冗余时，TI 建议将所用 PWM 模块实例置于不同的同步链中，以避免同步信号发生共因故障并以相同方式影响两个 PWM 模块。

为 GPIO 模块实现硬件冗余时，TI 建议选用 不同 GPIO 组中的 GPIO 引脚，以避免共因故障。

Copyright © 2024 Texas Instruments Incorporated

6.4.5.3 使用 eCAP 监控 ePWM

可使用输入捕获外设（例如 eCAP）监控 ePWM 输出，确认其运行正常。可通过电路板上的外部连接或使用 XBAR 建立 ePWM 输出与 eCAP 输入之间的连接。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。同样，也可定期测量 ePWM 脉冲宽度来测试 eCAP。还可使用 XINT 模块的计数器 XINTxCTR、eQEP 的捕获模式以及 DCCAP（PWM 事件滤波器单元）检测 PWM 上升沿和下降沿，并提取时间戳信息。还可利用这些信息构建其他诊断功能。

6.4.5.4 静态配置寄存器的定期软件回读

配置寄存器通常在任务开始时完成配置，并在该任务执行期间保持原值。定期回读配置寄存器可诊断寄存器被意外写入或内容受干扰的情况。

还可将预期保持不变的标志寄存器纳入回读测试，以提高诊断覆盖率（例如 PLL 锁定状态、EQEP 相位错误标志等）；这些标志在
器件运行期间也应保持不变。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

部分外设可通过以下模块专用测试进一步提高诊断覆盖率：

- 为提高增强型外设中断扩展器（EPIE）的覆盖率，可定期读取 PIE 标志寄存器，确认所有待处理中断均已得到服务。具体可读取 PIE 标志寄存器（PIE_CTRL_REGS.PIEIFRx.all）以及外设中断标志寄存器。
- 处理中断时，ISR 例程可检查外设和 PIE 中的标志设置，以确认当前处理的是正确的中断。

由于 CLA 配置寄存器只能由 C28x CPU 访问，CLA 模块的这项安全机制
必须由 C28x CPU 执行。

6.4.5.5 软件回读已写入的配置

为验证此模块中存储器映射寄存器的配置是否正确，TI 建议通过软件回读所有控制寄存器的内容，并检查其配置。该测试还可为外设总线接口和外设互连桥提供诊断覆盖。

CLA 配置寄存器只能由 C28x CPU 访问，因此必须由 C28x CPU 执行面向 CLA 模块的这项安全机制。

6.4.5.6 控制寄存器锁定机制

该模块提供锁定机制，用于保护关键控制寄存器。设置相应 LOCK 寄存器位后，将禁止写入这些寄存器。软件无法更新已锁定的寄存器；寄存器锁定后，只有复位才能解除锁定。

6.4.5.7 使用 XBAR 检测 ePWM 故障

将 ePWM 输出反馈至输入 X-BAR、GPIO 反相逻辑和 ePWM 数字比较（DC）子模块结合起来，可对 PWM 输出执行简单（例如信号交叉）但有效的异常检查。检测到异常时，可利用该功能触发 PWM 跳闸并进入安全状态。

Copyright © 2024 Texas Instruments Incorporated



图 6-3. 使用 X-BAR 检测 ePWM 故障

6.4.5.8 ePWM 同步检查

需要时，可通过时钟同步方案将多个 ePWM 模块串接起来，使其作为一个整体运行。在同步运行模式下，必须检查各 PWM 实例是否正确同步，以避免灾难性后果。可读取 ePWM 模块的 TBSTS.SYNCI 位，检查各 PWM 是否同步。还可比较 TBCTR 寄存器值，交叉验证同步操作所预期的相位关系。

6.4.5.9 ePWM 应用级安全机制

ePWM 通常用作闭环控制应用的输出信号，例如电动汽车牵引、DC/DC 转换和工业驱动。在这类应用中，ePWM 输出故障（例如固定电平故障，或频率、占空比发生变化）会扰动控制环路参数或变量，进而导致过压、过流或过温等情况。通过监控应用级控制环路参数的特性，可检测 ePWM 模块故障。

6.4.5.10 中断和事件的在线监控

可利用系统的时间行为信息检测中断和事件故障。受监控的信号可以是周期性的，也可以是非周期性的。

在典型闭环控制应用中，大多数关键事件都是周期性的，可监控这些周期事件，并利用非周期事件检测故障。以下情形可在线监控周期性中断和事件：

- ADC 转换启动（SoC）(x) 的周期性产生：可借助 X-BAR 使用 ADC SoC 信号产生外部中断（XINT），并监控周期性中断是否发生。
- 周期性 DMA 触发：部分 DMA 事件具有周期性（例如复制 ADC 结果、更新 CMPA 寄存器等）。DMA 支持在 DMA 操作完成时产生中断，可利用此功能进行在线监控。
- 周期性监控 ECAP 和 EQEP 中断的发生。

还可监控正常运行时通常不应发生的中断和事件，以
提高诊断覆盖率（例如 ECC 可纠正错误中断）。

6.4.5.11 使用 ADC 监控 ePWM

如图 6-4 所示，可通过电路板级反馈使用 ADC 监控 ePWM 输出是否正常。有关此类回环的实现细节（例如信号分辨率等），请参阅参考链接 [9]。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

Copyright © 2024 Texas Instruments Incorporated



图 6-4. 使用 ADC 监控 ePWM

6.4.5.12 HRPWM 内置自检和诊断能力

HRPWM 中的微边沿定位器（MEP）逻辑可将边沿定位在 255 个离散时间步中的任意位置。每个时间步长为 150 ps。典型 MEP 步长请参阅器件专用数据手册。MEP 步长会随最差工艺参数、工作温度和电压而变化。电压降低、温度升高时，MEP 步长增大；电压升高、温度降低时，MEP 步长减小。使用 HRPWM 功能的应用必须使用 MEP 比例因子

优化（SFO）软件函数；该函数由 TI 提供。HRPWM 运行时，SFO 函数可动态确定每个 EPWMCLK 周期内的 MEP 步数。

HRPWM 模块具有内置自检和诊断功能，可用于确定任意工作条件下适当的 MEP 比例因子。TI 提供一个可由 C 调用的库，其中包含利用该硬件并确定适当 MEP 比例因子的 SFO 函数。对于给定的系统时钟频率和温度，SFO 计算函数会返回相应的已知 MEP 比例因子值。可将返回值与预期值比较，以验证系统时钟频率运行是否正确。

6.4.5.13 信息冗余技术

可通过软件应用信息冗余技术，作为一项附加的运行时诊断措施。为覆盖 C2000 MCU 外部网络部件（线束、连接器和收发器），应采用端到端安全机制。这些机制也可为 C2000 MCU 内部提供诊断覆盖。

对于处理单元（CPU 和 CLA），信息冗余是指多次执行代码，并通过基于软件的交叉检查来验证结果正确性。多次执行和结果比较可采用同一段代码重复执行，也可采用经过差异化设计的软件代码。有关实现详情，请参阅 ISO26262-5, D.2.3.4。

对于 DMA，信息冗余技术是指在数据载荷之外增加用于验证数据完整性的信息。例如，SECDED 码、奇偶校验码和 CRC 等均可提供信息冗余。

典型控制应用需要测量三相电压和电流。这些量可由片上 ADC 直接采样，也可由传感器发送至 TMS320F28P55x MCU，并通过 ECAP 等模块捕获。在这类场景中，可利用输入信号之间的相关性检查其完整性（例如，若测量三相电压 V1、V2 和 V3，则可利用函数 $V_1 + V_2 + V_3 = 0$ 检查输入信号完整性）。

Copyright © 2024 Texas Instruments Incorporated

对于 SRAM 和 FLASH 存储器，可对关键数据、程序、变量等进行冗余存储，并在使用前与其活动副本进行比较。应注意避免编译器优化包含冗余数据或程序的代码。

6.4.5.14 ECAP 应用级安全机制

可根据应用要求检查 ECAP 模块输出是否饱和、脉宽为零或超出范围。测量旋转机械转速时，应用可根据运行配置文件为测得的转速设置上下限。其他应用场景也可进行类似限值设置，例如测量周期和占空比，或根据编码电流、电压传感器的占空比解码电流或电压等。还可根据应用配置文件在线监控周期性中断，以提高诊断覆盖率。

6.4.5.15 eQEP 正交看门狗

eQEP 外设包含一个 16-bit 看门狗定时器，用于监控正交时钟，以指示运动控制系统是否正常运行。eQEP 看门狗定时器由 SYSCLKOUT/64 驱动；正交时钟事件（脉冲）会复位该定时器。若在周期匹配前未检测到正交时钟事件，定时器就会超时并置位看门狗中断标志。可通过看门狗周期寄存器编程设置超时值。

6.4.5.16 eQEP 应用级安全机制

eQEP 通常用于闭环控制应用，可直接连接线性或旋转增量式编码器，获取旋转机械的位置、方向和速度信息，供高性能运动控制和位置控制系统使用。在这类应用中，可根据应用要求监控 eQEP 输出是否饱和、为零或超出范围。估算旋转机械的速度和位置时，应用可根据运行配置文件为测得的速度和位置设置上下限。还可根据应用配置文件在线监控 eQEP 周期性中断，以提高诊断覆盖率。

6.4.5.17 QMA 错误检测逻辑

QEP 模式适配器（QMA）旨在扩展 C2000 eQEP 模块的功能，以支持器件专用技术参考手册 *QMA Module* 节所述的其他模式。QMA 模块包含错误检测逻辑，可检测 EQEPA 和 EQEPB 输入信号上的非法跳变。QMA 模块的错误和中断功能集成在 eQEP 模块内部。

Copyright © 2024 Texas Instruments Incorporated



图 6-5. QMA 模块框图

6.4.5.18 eQEP 正交看门狗功能的软件测试

可通过软件测试正交看门狗的基本功能，并注入诊断错误以检查错误响应是否正确。此类测试可在启动时或定期执行。
系统集成方实现的软件负责满足必要的软件要求。

Copyright © 2024 Texas Instruments Incorporated

6.4.6 Analog I/O

6.4.6.1 功能软件测试（包括错误测试）

可通过软件测试模块的基本功能，并注入诊断错误以检查错误响应是否正确。此类测试可在启动时或定期执行。系统集成方实现的软件负责满足必要的软件要求。

以下介绍创建模块专用功能测试和错误测试的一些方法：

- 可将已知正确的数据从源存储器传输到目标存储器，并在传输后检查数据完整性，以测试 DMA 功能。可通过软件触发（CONTROL.PERINTFRC）启动传输。可使用片上定时器测量此类数据传输所需的时间。

- 可在输入 X-BAR 与输出 X-BAR 模块之间建立回环，对其进行软件测试（输出 X-BAR 可用作输入 X-BAR 的激励源），向输入端发送已知测试序列，并在最终输出端观察该序列。可发送测试激励，再利用 ePWM 跳闸或同步功能观察响应，以检查 ePWM X-BAR 的完整性。

- 可通过配置输入 X-BAR 并强制相应 GPIO 寄存器产生中断，来测试 XINT 功能。还可检查极性（XINTxCR.POLARITY）和使能（XINTxCR.ENABLE）功能，以提高诊断覆盖率。

- 可将 PWM 或 GPIO 输出回接至相应模块的输入，提供符合模块要求的已知序列，并观察模块输出，以检查 ECAP 和 EQEP 功能。对于 ECAP，可借助输入 X-BAR 在内部完成测试。

- 可采用 6.4.3.33 节所述的类似方法检查 ROM 预取功能。
- PWM 模块由时基（TB）、比较（CC）、动作限定（AQ）、死区发生器（DB）、PWM 斩波器（PC）、跳闸区（TZ）、事件触发（ET）和数字比较（DC）子模块组成。
  可使用 PWM 提供适当的激励，并通过捕获（时间戳）模块（eCAP、XINT、eQEP 等）观察响应，从而测试各个子模块。TI 建议在软件测试中覆盖与应用配置相关的各种寄存器值。由于这些子模块具有规则、线性的特性，软件测试可以实现较高的覆盖率。

- SRAM 封装逻辑的软件测试必须覆盖多个发起方访问特定 SRAM 时的仲裁情况，以及访问保护功能是否正常。此外，还需执行用于覆盖 SRAM 位单元的测试（参见 6.4.3.3 节）。

- 可由 CPU 和 CLA 等处理单元向互连（INC）写入互补数据模式（例如 0xA5A5、0x5A5A），再从经不同桥接器连接的 IP 寄存器中读回数据，以测试互连功能。将读回数据与预期基准值比较，可验证互连是否正常运行。可由 CPU 和 CLA 使用不同访问数据宽度（16/32 位）及较宽地址范围（如适用）重复此测试。对于 CPU，还可针对应用中使用、且连接至不同桥接器的各个外设实例重复访问，如图 4-1 所示。

- DAC 包含一组控制寄存器，可在 16 位访问模式下写入互补数据模式（例如 0xA5A5、0x5A5A）进行检查。可读回所有寄存器并与预期值比较。要检查寄存器复位功能，可将寄存器配置为 0xA5A5，触发 DAC 软件复位，再读回寄存器并与预期复位值比较。还可检查锁定寄存器，确认 DAC 是否为仅可设置一次；寄存器锁定后，写入操作不得改变其值。要测试 DAC 模块的核心功能，可通过软件将 DAC 配置为输出一组预设电压，并使用外部或内部 ADC 测量这些电压，再将测量结果与预期值交叉核对，以验证模块运行正常。还可根据应用需求配置并测试 DAC 的极限值，确认数模转换在有效范围内成功完成。

- CMPSS 包含一组寄存器，可在 16 位和 32-bit 访问模式下写入互补数据模式（例如 0xA5A5、0x5A5A）进行检查。可读回寄存器并与预期值比较。DMA、CLA 和 CPU 等适用发起方均可执行这些访问测试。CMPSS 的功能（例如斜坡递减）可通过检查以下行为进行测试：

Copyright © 2024 Texas Instruments Incorporated

DAC 模块收到上升沿 PWMSYNC 信号并从 RAMPDLYS 加载后，确认 RAMPDLYA 开始递减。递减计数器应减至零，并保持为零直至下次从 RAMPDLYS 重新加载。可在递减计数前配置 RAMPDLYS 的极限值。可将数字滤波器 CTRIPHFILCTL/CTRIPLFILCTL 寄存器配置为多组 N 和 T 值，并验证滤波器输出变化时 COMPHSTS/COMPLSTS 是否相应变化，以检查滤波功能。还可测试 CTRIPLFILCLKCTL 支持的滤波器时钟预分频值范围，以确认滤波器能够正确采样。

- 可通过软件测试 CPU 定时器的基本运行情况：将周期寄存器 PRDH 的值加载到 32-bit 计数器寄存器 TIMH。PRDH 会使计数器在每个时钟周期递减。计数器归零时，定时器中断输出会产生中断脉冲。测试定时器功能时，应改变定时器预分频计数器（TPR）的值和输入时钟，并选择 SYSCLK、INTOSC1、INTOSC2、XTAL 或 AUXPLLCLK 等时钟源。应测试定时计数结束时产生中断的能力，并检查 TCR 寄存器中的时间溢出标志和定时器重载（TRB）功能是否正常。

- 可分别在 zone1、zone2 和未受保护区中实现 DCSM 软件测试功能，以检查 DCSM 是否正常运行。器件启动期间，安全配置会从 OTP 加载到 DCSM。测试功能可检查对属于同一区域和不同区域的 RAM 及闪存扇区的访问过滤（读写和执行权限）。还可检查 RAM 和闪存扇区的 EXEONLY 配置，确认除执行访问外的所有访问均被阻止。

6.4.6.2 DAC 到 ADC 回环检查

可通过 ADC 监控 DAC 输出，检查 DAC 和 ADC 的完整性。可通过软件将 DAC 配置为输出一组预设电压，再由 ADC 测量这些电压，并将测量结果与预期值交叉核对，以验证 DAC 和 ADC 是否正常工作。运行期间也可采用此方法确认 DAC 输出的电压值正确。

有关无需电路板级外部连接即可由 ADC 采样的 DAC 通道信息，请参阅器件专用数据手册或技术参考手册。以 16-bit 差分输入模式执行回环检查时，必须使用两个 DAC 为 ADC 提供输入。为避免共因故障，TI 建议测试期间使 ADC 和 DAC 的参考电压彼此不同。此外，测试期间不得由其他源驱动 ADC 输入信号。



图 6-6. DAC 到 ADC 回环

6.4.6.3 ADC 信息冗余技术

可通过软件应用信息冗余技术，为 ADC 转换提供运行时诊断覆盖。可采用时间冗余技术：使用同一 ADC 进行多次转换，再通过软件比较转换结果。此外，还可利用输入信号之间的相关性检查完整性（例如，若使用 ADC 测量三相电压 V_1、V_2、V_3，

Copyright © 2024 Texas Instruments Incorporated

则可利用函数 $V_1 + V_2 + V_3 = 0$ 检查输入信号完整性和 ADC 转换）。

错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

6.4.6.4 ADC 开路和短路检测电路

开路和短路检测电路可检测 ADC 输入通道故障，但仅适用于单端模式。使用差分模式的系统集成方必须将 ADC 配置为 12-bit 单端模式，才能执行此测试。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。少数料号中此功能已弃用。使用该诊断前，请确认此功能是否可用。

可通过下图所示电路测试 ADC 输入通道是否开路或短路。该电路通过可编程寄存器位控制开关 S1、S2、S3 和 S4。



图 6-7. 开路和短路检测电路

表6-1. ADC 开路和短路检测电路真值 表

ADCOSDETECT.DETECT CFG	Source Voltage	S4	S3	S2	S1	Drive Impedance
0	Off	Open	Open	Open	Open	Open
1	Zero Scale	Closed	Open	Open	Closed	5K || 7K
2	Full Scale	Open	Closed	Closed	Open	5K || 7K
3	5/12 VDDA	Open	Closed	Open	Closed	5K || 7K
4	7/12 VDDA	Closed	Open	Closed	Open	5K || 7K
5	Zero Scale	Open	Open	Open	Closed	5K
6	Full Scale	Open	Open	Closed	Open	5K
7	Zero Scale	Closed	Open	Open	Open	7K

6.4.6.5 软件回读已写入的配置

为验证此模块中存储器映射寄存器的配置是否正确，TI 建议通过软件回读所有控制寄存器的内容，并检查其配置。该测试还可为外设总线接口和外设互连桥提供诊断覆盖。

Copyright © 2024 Texas Instruments Incorporated

CLA 配置寄存器只能由 C28x CPU 访问，因此必须由 C28x CPU 执行面向 CLA 模块的这项安全机制。

6.4.6.6 静态配置寄存器的定期软件回读

配置寄存器通常在任务开始时完成配置，并在该任务执行期间保持原值。定期回读配置寄存器可诊断寄存器被意外写入或内容受干扰的情况。

还可将预期保持不变的标志寄存器纳入回读测试，以提高诊断覆盖率（例如 PLL 锁定状态、EQEP 相位错误标志等）；这些标志在
器件运行期间也应保持不变。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

部分外设可通过以下模块专用测试进一步提高诊断覆盖率：

- 为提高增强型外设中断扩展器（EPIE）的覆盖率，可定期读取 PIE 标志寄存器，确认所有待处理中断均已得到服务。具体可读取 PIE 标志寄存器（PIE_CTRL_REGS.PIEIFRx.all）以及外设中断标志寄存器。
- 处理中断时，ISR 例程可检查外设和 PIE 中的标志设置，以确认当前处理的是正确的中断。

由于 CLA 配置寄存器只能由 C28x CPU 访问，CLA 模块的这项安全机制
必须由 C28x CPU 执行。

6.4.6.7 通过改变采集窗口检查 ADC 信号质量

外部信号源驱动模拟信号的速度和效果各不相同。为达到额定分辨率，信号源必须将 ADC 内核中的采样电容充电至与信号电压相差不超过 0.5LSBs。采集窗口是允许采样电容充电的时间，可通过 ADCSOCxCTL.ACQPS 寄存器为 SOCx 配置。该可配置参数也可用于诊断输入信号路径和 ADC 采样电容逻辑。可使用 ADC 对同一输入信号执行冗余转换：一次采用预设的 ACQPS 配置，另一次采用高于预设值的 ACQPS 配置。所得结果必须处于根据应用和 ADC 规格参数预先确定的范围内。

6.4.6.8 ADC 输入信号完整性检查

可结合硬件和软件运行时诊断检查 ADC 转换的输入信号完整性。可利用器件内置的部分硬件机制，对转换结果进行滤波或合理性检查（例如，确认数值处于预期范围内）。还可设置适当的高、低阈值，利用比较器检查输入信号是否合理。可通过 ADC 后处理模块检查转换结果是否合理。

6.4.6.9 使用 ADC 监控 ePWM

如图 6-8 所示，可通过电路板级反馈使用 ADC 监控 ePWM 输出是否正常。有关此类回环的实现细节（例如信号分辨率等），请参阅参考链接 [9]。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

Copyright © 2024 Texas Instruments Incorporated



图 6-8. 使用 ADC 监控 ePWM

6.4.6.10 硬件冗余

可通过硬件实现硬件冗余技术，也可结合硬件和软件实现，以提供运行时诊断。在这种实现方式中，利用冗余硬件资源为 TMS320F28P55x MCU 内外的部件提供诊断覆盖，包括线束、连接器和收发器。

对于 GPIO、XBAR、PWM、OTTO、DAC、CMPSS 和 XINT 等外设，可采用多通道并行输出来实现硬件冗余（使用相互独立的输出传输信息，并通过内部或外部比较器检测故障），也可通过输入比较和表决实现（比较相互独立的输入，使其符合规定的时间和值容差范围）。在此类场景中，可将系统设计为即使一个输入或输出发生故障，也不会进入危险状态。处理错误（冗余）情况时，例如两个冗余源触发 PWM，应始终回读状态标志，确认触发时两个源均处于活动状态，从而为跳闸逻辑提供潜伏故障覆盖。

对于 ADC、ECAP、EQEP 等外设，可通过多个外设实例对同一输入进行采样并同时执行相同操作，再交叉检查输出值，以实现硬件冗余。

对于 MCAN、SPI、SCI 等通信外设，可由多个外设实例接收同一数据，再比较数据以验证完整性，从而实现信号接收的硬件冗余。发送时可采用完整的冗余信号路径（线束、连接器和收发器），从发送端连接至接收端；也可由冗余外设实例对发送数据进行采样，再检查数据完整性。

为 ADC 和 DAC 模块实现硬件冗余时，必须特别注意验证共因故障不会以相同方式影响两个实例。为冗余模块实例配置的参考电压源必须彼此独立。此外，冗余 ADC 实例使用的 ADC SOC 触发源必须配置为不同的 PWM 模块实例。对于 DAC 模块，可使用外部器件实现比较器。

为 PWM 模块实现硬件冗余时，TI 建议将所用 PWM 模块实例置于不同的同步链中，以避免同步信号发生共因故障并以相同方式影响两个 PWM 模块。

为 GPIO 模块实现硬件冗余时，TI 建议选用 不同 GPIO 组中的 GPIO 引脚，以避免共因故障。

Copyright © 2024 Texas Instruments Incorporated

6.4.6.11 控制寄存器锁定机制

该模块提供锁定机制，用于保护关键控制寄存器。设置相应 LOCK 寄存器位后，将禁止写入这些寄存器。软件无法更新已锁定的寄存器；寄存器锁定后，只有复位才能解除锁定。

6.4.6.12 DAC 到比较器回环检查

可将 DAC 输出回接至比较器输入，以检查输出电压是否处于正确水平。要执行此检查，必须在电路板上提供外部连接。通过为比较器配置更严格的限值，可提高诊断覆盖率。此方法还可检测控制流错误；这类错误会使 DAC 输出值超出应用的安全工作范围。

6.4.6.13 控制寄存器锁定机制

该模块提供锁定机制，用于保护关键控制寄存器。设置相应 LOCK 寄存器位后，将禁止写入这些寄存器。软件无法更新已锁定的寄存器；寄存器锁定后，只有复位才能解除锁定。

6.4.6.14 CMPSS 斜坡发生器功能检查

某些控制应用会使用 CMPSS 斜坡生成功能（例如峰值电流模式控制）。可回读 DACHVALA 寄存器内容，检查斜坡发生器是否正常：确认寄存器值是否根据 RAMPDLY、RAMPDECVAL 和 RAMPMAXREF 定期更新。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

6.4.6.15 PGA 到 ADC 回环测试

可向 PGAx_IN 输入端施加一组已知值，并使用片上 ADC 监测转换后的输出，以检查 PGA 完整性。可通过软件将 DAC 配置为输出一组预设电压。通过外部连接，可将 DAC 输出接至 PGAx_INP 引脚；该引脚可同时连接至 PGA 和 ADC。ADC 可分别转换 PGAx_OUT 和该引脚上的信号，再通过软件缩放比较 ADC 输出，以检查 PGA 是否按适当比例放大输入信号。根据系统需求，可在内部连接 PGAx_INM，也可由外部驱动。

也可使用不同的 ADC 分别转换引脚上的原始信号和 PGA 输出；但为排除诊断中的其他误差源，建议使用同一个 ADC。

Copyright © 2024 Texas Instruments Incorporated

图 6-9 展示了使用 DAC 和 ADC 测试 PGA 的概念性配置。



图 6-9. 使用 ADC 和 DAC 测试 PGA

6.4.7 Data Transmission

6.4.7.1 使用 I/O 回环进行功能软件测试

大多数通信模块都支持 I/O 的数字或模拟回环功能。有关模块已实现的回环功能，请参阅器件专用技术参考手册。数字回环测试至模块边界的信号路径；模拟回环则在输出驱动器启用时，测试从模块到 I/O 单元的信号路径。为获得更好的测试效果，建议在功能测试中加入 I/O 回环。

6.4.7.2 信息冗余技术（包括端到端安全保障）

可通过软件应用信息冗余技术，作为一项附加的运行时诊断措施。可采用多种方法，例如回读已写入的值，或多次读取同一目标数据并比较结果。

为覆盖 C2000 MCU 外部网络部件（线束、连接器和收发器），应采用端到端安全机制。这些机制也可为 C2000 MCU 内部提供诊断覆盖。可采用多种方案，例如添加报文校验和、冗余传输或在不同时间传输等。通常会在传输载荷中添加校验和，以验证传输内容是否正确。此外，校验和、序列计数器以及超时预期值（或时间戳）会与原始数据一同包含在内，并可同时使用协议级奇偶校验和校验和。由于通信两端的软件负责生成和检查这些信息，因此整个通信路径都得到安全保护，实现端到端安全保障。

实现任何端到端通信诊断时，都必须考虑 IEC 61784-3:2016 中描述并在 IEC 61784-3:2016, 表 1 中总结的故障模式及潜在缓解安全措施。

6.4.7.3 传输冗余

使用同一模块实例依次多次传输信息，再对传输结果进行比较。如果重复传输使用相同的数据路径，传输冗余只能检测瞬态故障。冗余传输时发送取反数据，可提高诊断覆盖率。

Copyright © 2024 Texas Instruments Incorporated

为覆盖器件互连和 EMIF，可对写入的数据进行回读（数据写入时），或对信息进行多次回读（数据读取时）。

6.4.7.4 静态配置寄存器的定期软件回读

配置寄存器通常在任务开始时完成配置，并在该任务执行期间保持原值。定期回读配置寄存器可诊断寄存器被意外写入或内容受干扰的情况。

还可将预期保持不变的标志寄存器纳入回读测试，以提高诊断覆盖率（例如 PLL 锁定状态、EQEP 相位错误标志等）；这些标志在
器件运行期间也应保持不变。错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

部分外设可通过以下模块专用测试进一步提高诊断覆盖率：

- 为提高增强型外设中断扩展器（EPIE）的覆盖率，可定期读取 PIE 标志寄存器，确认所有待处理中断均已得到服务。具体可读取 PIE 标志寄存器（PIE_CTRL_REGS.PIEIFRx.all）以及外设中断标志寄存器。
- 处理中断时，ISR 例程可检查外设和 PIE 中的标志设置，以确认当前处理的是正确的中断。

由于 CLA 配置寄存器只能由 C28x CPU 访问，CLA 模块的这项安全机制
必须由 C28x CPU 执行。

6.4.7.5 软件回读已写入的配置

为验证此模块中存储器映射寄存器的配置是否正确，TI 建议通过软件回读所有控制寄存器的内容，并检查其配置。该测试还可为外设总线接口和外设互连桥提供诊断覆盖。

CLA 配置寄存器只能由 C28x CPU 访问，因此必须由 C28x CPU 执行面向 CLA 模块的这项安全机制。

6.4.7.6 数据奇偶校验错误检测

LIN 模块支持检测接收数据中的奇偶校验错误。检测到接收数据存在奇偶校验错误时，会置位错误标志。在地址位模式下，奇偶校验值根据接收帧中的数据字段和地址位字段计算；在空闲线路模式下，仅根据数据计算奇偶校验值。若接收字符中的 1s 个数与奇偶校验位不匹配，就会产生错误。禁用奇偶校验功能时（即 SCIGCR1.2 = 0），PE 标志也会被禁用并读为 0。检测到奇偶校验错误后，如果 SCISETINT.SETPEINT 位 = 1，LIN 就会产生错误中断。

6.4.7.7 SCI 溢出错误检测

如果在 SCI RX 缓冲区中的上一笔数据尚未读取时又收到新数据，原有数据将被覆盖并丢失。发生这种情况时，SCI 硬件可置位错误标志并向 CPU 产生中断。必须在软件中启用并配置此功能。

6.4.7.8 SCI 帧错误检测

接收串行数据时，SCI 上的每个字节都应符合预期格式。如果接收的消息格式不符合预期，SCI 硬件可置位错误标志并向 CPU 产生中断。必须在软件中启用并配置此功能。

6.4.7.9 LIN 物理总线错误检测

LIN 模块支持检测物理总线错误；检测到错误时会置位错误标志并产生中断。如果发起方无法在总线上生成有效消息（总线短接至 GND 或 VBAT），则会检测到物理总线错误（PBE）。在报头传输期间，如果无法生成同步间隔（例如，总线短接至 VBAT），或无法生成同步间隔定界符（例如，总线短接至 GND），位监控器就会检测到 PBE。

Copyright © 2024 Texas Instruments Incorporated

6.4.7.10 LIN 无响应错误检测

LIN 模块支持检测无响应错误。当发起方的报头在 TFRAME_MAX（允许的最长响应时间）内未收到完整响应时，会置位错误标志并产生中断。读取 SCIINTVECT0/1 寄存器中相应的中断偏移量后，无响应错误标志会被清除。

6.4.7.11 位错误检测

该模块向总线发送信息时，可监控总线，确认实际发送的信息是否符合预期。如果从总线读回的值与预期不符，硬件可置位错误标志并向 CPU 发送中断。必须在软件中启用并配置此功能。

6.4.7.12 LIN 校验和错误检测

LIN 模块支持检测接收数据中的校验和错误。接收节点检测到校验和错误时，会置位错误标志并产生中断。所用校验和类型取决于 CIGCR1.CTYPE 位（例如，经典校验和兼容 LIN 1.3 目标节点，增强校验和兼容 LIN 2.0 及更高版本的目标节点）。读取 SCIINTVECT0/1 寄存器中相应的中断偏移量后，校验和错误标志会被清除。

6.4.7.13 LIN ID 奇偶校验错误检测

LIN 模块支持检测 ID 字段中的奇偶校验错误。启用奇偶校验后，如果发送的 ID 字节中的两个奇偶校验位（偶校验位或奇校验位）与接收节点计算出的奇偶校验值不一致，就会检测到 ID 奇偶校验错误。这两个奇偶校验位采用混合奇偶校验算法生成。检测到 ID 奇偶校验错误后，会置位相应错误标志，且接收的 ID 无效。

6.4.7.14 SCI 间隔（Break）错误检测

缺少停止位后，如果 SCIRXD 连续保持低电平十个比特周期，就会发生 SCI 间隔检测条件。此时会置位 BRKDT 标志位（SCIRXST，bit 5）并触发中断。

6.4.7.15 使用片上定时器分析通信访问延迟

每条通信消息都需要固定数量的系统时钟周期才能完成事务。发起方可根据目标端的消息应答信号检测事务是否完成。可使用片上定时器测量每笔事务的完成时间。

6.4.7.16 使用 EPG 进行功能软件测试（包括错误测试）

嵌入式模式发生器（EPG）可在接收输入引脚上驱动已知模式，并比较接收的消息，以检查器件中多种通信外设的功能。还可使用 EPG 回环在接收线路上注入错误，并检查外设诊断功能，例如 CAN CRC 逻辑是否正常工作；若检测到错误，会产生错误中断。有关 EPG 的更多信息，请参阅器件专用技术参考手册。

6.4.7.17 使用 I/O 回环进行功能软件测试

大多数通信模块都支持 I/O 的数字或模拟回环功能。有关模块已实现的回环功能，请参阅器件专用技术参考手册。数字回环测试至模块边界的信号路径；模拟回环则在输出驱动器启用时，测试从模块到 I/O 单元的信号路径。为获得更好的测试效果，建议在功能测试中加入 I/O 回环。

6.4.7.18 SPI 数据溢出检测

如果在 SPI RX 缓冲区中的上一笔数据尚未读取时又收到新数据，原有数据将被覆盖并丢失。发生这种情况时，SPI 硬件可置位错误标志并向 CPU 产生中断。必须在软件中启用并配置此功能。

Copyright © 2024 Texas Instruments Incorporated

6.4.7.19 硬件冗余

可通过硬件实现硬件冗余技术，也可结合硬件和软件实现，以提供运行时诊断。在这种实现方式中，利用冗余硬件资源为 TMS320F28P55x MCU 内外的部件提供诊断覆盖，包括线束、连接器和收发器。

对于 GPIO、XBAR、PWM、OTTO、DAC、CMPSS 和 XINT 等外设，可采用多通道并行输出来实现硬件冗余（使用相互独立的输出传输信息，并通过内部或外部比较器检测故障），也可通过输入比较和表决实现（比较相互独立的输入，使其符合规定的时间和值容差范围）。在此类场景中，可将系统设计为即使一个输入或输出发生故障，也不会使系统进入

危险状态。处理错误（冗余）情况时，例如两个冗余源触发 PWM，应始终回读状态标志，确认触发时两个源均处于活动状态，从而为跳闸逻辑提供潜伏故障覆盖。

对于 ADC、ECAP、EQEP 等外设，可通过多个外设实例对同一输入进行采样并同时执行相同操作，再交叉检查输出值，以实现硬件冗余。

对于 MCAN、SPI、SCI 等通信外设，可由多个外设实例接收同一数据，再比较数据以验证完整性，从而实现信号接收的硬件冗余。发送时可采用完整的冗余信号路径（线束、连接器和收发器），从发送端连接至接收端

；也可由冗余外设实例对发送数据进行采样，再检查数据完整性。

为 ADC 和 DAC 模块实现硬件冗余时，必须特别注意验证共因故障不会以相同方式影响两个实例。为冗余模块实例配置的参考电压源必须彼此独立。此外，冗余 ADC 实例使用的 ADC SOC 触发源必须配置为不同的 PWM 模块实例。对于 DAC 模块，可使用外部器件实现比较器。

为 PWM 模块实现硬件冗余时，TI 建议将所用 PWM 模块实例置于不同的同步链中，以避免同步信号发生共因故障并以相同方式影响两个 PWM 模块。

为 GPIO 模块实现硬件冗余时，TI 建议选用 不同 GPIO 组中的 GPIO 引脚，以避免共因故障。

6.4.7.20 FSI 数据溢出和欠载检测

FSI 模块支持检测数据溢出或欠载情况。

- 接收缓冲区溢出：接收移位寄存器向接收数据缓冲寄存器传输数据时，会覆盖已接收但尚未读取的数据。
- 接收缓冲区欠载：缓冲区为空时，软件仍尝试读取缓冲区。
- 发送缓冲区溢出：数据尚未发送就被覆盖时，会发生此事件。
- 发送缓冲区欠载：发送器尝试读取尚未写入数据的位置时，会发生此事件。

发生数据溢出或欠载错误且相应寄存器位已启用时，会置位标志位并产生中断。

6.4.7.21 FSI 帧溢出检测

FSI 模块支持检测帧溢出事件。如果 FRAME_DONE 标志仍处于置位状态时又收到新帧，就会发生此事件。启用相应寄存器位后，会置位标志并产生中断。

Copyright © 2024 Texas Instruments Incorporated

6.4.7.22 FSI CRC 帧校验

FSI 模块支持检测 CRC 帧错误。收到的预期 CRC 值与计算所得 CRC 值不匹配时，会产生 CRC 错误。启用相应功能后，会置位标志并产生中断。

6.4.7.23 FSI ECC 帧校验

FSI 模块支持检测 ECC 帧错误。发送模式和接收模式下，模块均支持 16-bit 或 32-bit ECC 计算。发送模式下，软件可配置 FSI 寄存器，对发送缓冲区中的数据计算 ECC，并将 ECC 数据纳入发送帧。接收模式下，软件可将接收数据和 ECC 值输入 ECC 模块，以检测并自动纠正数据中的单比特错误，或检测接收数据中的多比特错误并将其标记为无效。

注意

FSI 模块支持的 ECC 检查需要软件配合。FSI 模块硬件支持 ECC 计算，但数据写入和 ECC 错误检查必须由软件完成。

6.4.7.24 FSI 帧看门狗

FSI 模块支持检测帧看门狗超时事件，该事件表示帧看门狗定时器已超时。可通过 RX_FRAME_WD_CTRL 寄存器设置超时条件。检测到帧起始阶段后，帧看门狗计数器会从 0 开始计数。帧结束阶段必须在计数器达到参考值前完成；否则，看门狗会超时并产生此事件。发生此事件后，接收器必须执行软件复位并重新同步，才能恢复正常运行。启用相应功能后，会置位标志并产生中断。

6.4.7.25 FSI RX Ping 看门狗

FSI 模块支持检测 RX ping 看门狗超时事件，该事件表示 ping 看门狗定时器已超时。接收器在 RX_PING_WD_REF 寄存器指定的时间内未收到有效帧。启用相应寄存器位后，ping 帧触发时会产生中断；ping 计数器超时时会置位该位。若启用相应寄存器位，就会产生中断。发送端可配置并发送 ping 帧，无需软件或 DMA 进一步介入。可通过自动 ping 定时器、软件或外部触发发送 ping 帧。

6.4.7.26 FSI 标签监控

FSI 模块支持在传输帧中包含标签字段。模块会保存最近一次成功接收帧的 4-bit FRAME_TAG 字段。必须通过软件实现 FSI 标签监控检查。接收端可通过软件监控每帧的标签字段，并与预期值比较。除了 FRAME_TAG，FSI 模块还支持在数据帧中携带完全由用户配置的数据字段。向 TX_FRAME_TAG_UDATA.USER_DATA 写入数据即可设置待发送的用户数据；接收的用户数据存储在 RX_FRAME_TAG_UDATA.USER_DATA 中。

6.4.7.27 FSI 帧类型错误检测

FSI 模块支持检测帧类型错误。该错误表示接收到了无效帧类型。发生此错误后，接收器必须执行软件复位并重新同步，才能
恢复正常运行。启用相应寄存器位后，会产生中断。

6.4.7.28 FSI 帧结束错误检测

该错误表示接收到了无效的帧结束位模式。发生此错误后，接收器必须执行软件复位并重新同步，才能恢复正常运行。启用相应寄存器位后，会产生中断。

Copyright © 2024 Texas Instruments Incorporated

6.4.7.29 FSI 寄存器保护机制

为避免 FSI 模块关键寄存器发生故障，寄存器受 EALLOW 权限、寄存器密钥和发起方寄存器锁保护。这些保护机制可防止对寄存器进行错误写入或意外修改。FSI 寄存器中的部分位受密钥保护。要写入这些位，

必须同时写入相应密钥。

控制寄存器锁会阻止对控制寄存器的所有写入，直至解除锁定。要设置控制寄存器锁，请分别向接收器的 RX_LOCK_CTRL 和发送器的 TX_LOCK_CTRL 写入 0xA501。

6.4.7.30 通过硬件禁用 JTAG 端口

可在已部署的系统中通过物理方式禁用 JTAG 调试端口，以阻止 JTAG 访问。建议将测试时钟（TCK）接地，并将测试模式选择（TMS）置为高电平。禁用 JTAG 端口还有助于覆盖多种调试和跟踪活动的意外启用情况，因为此类活动通常由外部调试工具通过 JTAG 端口向器件写入命令来启动。

6.4.7.31 消息中的奇偶校验

该模块支持通过硬件在每条发送消息的数据载荷中插入奇偶校验位，也支持通过硬件检查接收消息的奇偶校验。检测到错误时，会向
CPU 产生中断。

6.4.7.32 I2C 数据应答检查

I2C 网络节点收到一个字节（地址或数据）时，会通过 I2C 应答指示地址已确认或数据字节已成功接收。若接收方 I2C 未确认发送的消息，发送方 I2C 会置位 NACK。必要的软件要求由系统集成方定义。例如，需要传输 4 个字节的数据，并将 CRC 作为第 5 个字节发送时，就必须通过软件实现相应功能。器件软件可设计为：只有数据和 CRC 匹配时才提供应答。

6.4.7.33 使用片上定时器分析 I2C 访问延迟

每条 I2C 消息都需要固定数量的系统时钟周期才能完成事务。发起方可根据目标端的消息应答信号检测事务是否完成。可使用片上定时器测量每笔事务的完成时间。

6.4.7.34 消息中的 PMBus 协议 CRC

PMBus 模块支持使用包错误检查（PEC）值检测传输期间的数据损坏。启用此功能后，PMBus 发送器接口会在消息末尾追加一个 PEC 字节。接收器硬件会检查消息的最后一个字节，确认其 PEC 值是否有效，并与消息字节数相符。

6.4.7.35 PMBus 时钟超时

PMBus 模块支持检测时钟（SCL）引脚卡死故障。如果通信期间 SCL 引脚持续保持高电平或低电平的时间超过设定值（由 PMBTIMHIGHTIMOUT 和 PMBTIMLOWTIMOUT 寄存器配置），就会产生中断，并在 PMBSTS 状态寄存器中置位相应标志。

6.4.7.36 通过 MCAN 触发 PWM 跳闸

MCAN 接收（Rx）事件可触发 PWM 跳闸。PWM 可配置为在收到特定消息时停止生成 PWM；这些消息具有可触发相应 Rx 事件的专用标识符。发送任何标识符对应错误消息的报文，都可指示错误状态并停止 PWM 生成。

此安全机制（SM）可用于检查 MCAN 的滤波器事件输出。

Copyright © 2024 Texas Instruments Incorporated

6.4.7.37 SRAM 软件测试

可使用 CPU 测试 SRAM 的完整性（位单元、地址译码器和感应放大器逻辑）。根据安全要求，可在启动时或应用运行期间执行此测试。若 SRAM 内容为静态，可使用 VCU 执行 CRC 校验，以替代破坏性测试（测试后必须恢复存储器内容）。有关此项测试的实现详情，请参阅随相应 C2000 MCU 器件提供的安全软件包。

6.4.7.38 SRAM ECC

部分片上 SRAM 支持 SECDED ECC 诊断，数据和地址分别使用独立的 ECC 位。支持 ECC 的具体地址范围，请参阅 TMS320F28P55x MCU 器件专用数据手册。SECDED 方案使用 21-bit 码字，分别为每 16 bit 数据和地址计算并存储 ECC 数据。SRAM 访问的 ECC 逻辑位于 SRAM 封装逻辑中。ECC 会在存储器输出端直接计算；数据通过完整性检查后再发送给 CPU。从 SRAM 到 CPU 的数据和地址互连不受 ECC 保护。检测到可纠正错误后，系统会进行纠正，并可监控已纠正错误的数量。可配置 SRAM 封装逻辑，使已纠正错误数量超过阈值时触发中断。不可纠正的 SRAM 错误会触发 NMI 并置位 ERRORSTS 引脚。复位时会启用 SRAM ECC 逻辑。有关支持 ECC 的存储器的更多信息，请参阅器件专用数据手册。

6.4.7.39 SRAM 存储器阵列中的位复用

TMS320F28P55x MCU 器件系列实现的 SRAM 模块采用位复用方案：用于组成一个逻辑（CPU）字的各位在物理上并不相邻。该方案有助于降低物理多位故障演变为逻辑多位故障的概率；此类故障会表现为多个单比特故障。SECDED SRAM ECC 诊断可纠正逻辑字中的单比特故障并检测双比特故障。类似地，SRAM 奇偶校验诊断可检测单比特故障。该方案提高了 SRAM ECC 和奇偶校验诊断的有效性。位复用是 SRAM 的固有特性，软件无法修改。

6.4.7.40 MCAN 填充错误检测

CAN 消息协议中，部分帧段采用位填充编码。发送器检测到待发送位流中有五个连续相同的比特时，CAN 消息协议会自动在实际发送的位流中插入一个互补比特。如果接收帧段中按位填充规则编码的位置出现第六个连续相同比特，CAN 模块就会报告填充错误。错误响应和任何必要的软件要求均由系统集成方定义。

6.4.7.41 MCAN 格式错误检测

根据 CAN 协议，某些类型的帧具有固定格式。接收器收到违反协议格式的比特时，模块会报告格式错误。错误响应和任何必要的软件要求均由系统集成方定义。

6.4.7.42 MCAN 确认错误检测

CAN 网络上的节点收到发送的消息后，CAN 网络会通过确认信号指示消息已成功接收。如果接收节点未确认发送的消息，发送端 CAN 就会报告确认错误。错误响应和任何必要的软件要求均由系统集成方定义。

6.4.7.43 消息中的 CRC

该模块会在消息中附加一个 CRC 字。发送器负责计算并发送 CRC，接收器随后重新计算 CRC。如果接收器计算出的 CRC 值与发送的 CRC 值不匹配，就会报告 CRC 错误。错误响应和任何必要的软件要求均由系统集成方定义。

Copyright © 2024 Texas Instruments Incorporated

6.4.7.44 ECC 逻辑软件测试

可在测试模式下注入单比特和双比特错误，读取发生 ECC 错误的位置，并检查错误响应，以测试 SRAM ECC 功能。

可借助 FECC_CTRL 寄存器中的 ECC 测试字段 ECC_TEST_EN 检查闪存 ECC 逻辑。闪存读取时，此方法会使冗余 ECC 逻辑之间的输出比较失败。
错误响应、诊断可测试性以及任何必要的软件要求，均由系统集成方实现的软件定义。

有关 SRAM 和 FLASH 存储器中该诊断机制的实现细节，请参阅器件专用技术参考手册中的 *Application Test Hooks for Error Detection and Correction* 和 *Mechanism to Check the Correctness of ECC Logic* 各节。

6.4.7.45 FIFO 活动超时

MCAN 实现了一个超时计数器，可在模块 INIT 阶段进行编程配置。超时功能可以连续运行（在超时前定期向 TOCC.TOP 写入预设值），也可以关联到 Tx、Rx0 或 Rx1 FIFO（FIFO 为空时会预设计数器，首次写入会启动递减计数）。采用周期性消息传输的 CAN 系统可利用超时诊断确认

系统心跳是否存在。

6.4.7.46 时间戳一致性检查

MCAN 会为接收和发送的消息添加时间戳。CAN FD 消息需要外部时间戳计数器。MCAN 提供的时间戳计数器带有预分频器，可在分辨率和回绕周期之间进行权衡。每条发送或接收消息的时间戳计数器值都会存储在消息缓冲区中。软件可对消息进行合理性检查，判断消息顺序是否符合系统预期，作为一项诊断措施。例如，CAN 协议一次只能传输一条消息，因此考虑计数器回绕时间后，不应出现多个消息具有相同时间戳的情况。端到端安全机制还可为消息编号，以形成线性递增的时间戳，供软件验证。

6.4.7.47 Tx 事件检查

Tx 处理程序控制消息从外部消息 RAM 传输至 CAN 核心。Tx 事件 FIFO 会将 Tx 时间戳与相应的消息 ID 一并保存，也支持取消发送。每个 FIFO 元素都存储已发送消息的信息。主机 CPU 读取 Tx 事件 FIFO 后，即可按消息发送顺序获取这些信息。

6.4.7.48 消息 RAM 访问失败中断

中断源之一是 MRAF（寄存器 IR.MRAF 中的消息 RAM 访问失败标志）。当 Rx 处理程序出现以下情况时，会置位标志并产生中断：

- 在收到下一条消息的仲裁字段之前，尚未完成已接收消息的接收过滤或存储。在这种情况下，接收过滤或消息存储会中止，Rx 处理程序随后开始处理下一条消息。
- 无法将消息写入消息 RAM。在这种情况下，消息存储会中止。在上述两种情况下，相应的 FIFO 写入索引都不会更新，专用 Rx 缓冲区的新数据标志也不会置位；下一条消息写入该位置时，会覆盖部分存储的消息。
  如果 Tx 处理程序未能及时从消息 RAM 读取消息，也会置位该标志。在这种情况下，消息传输会中止。发生 Tx 处理程序访问失败时，M_CAN 会切换到受限运行模式。要退出受限运行模式，主机 CPU 必须复位 CCCR.ASM。– 0 = 未发生消息 RAM 访问失败 – 1 = 发生消息 RAM 访问失败

6.4.7.49 使用 EPG 进行功能软件测试（包括错误测试）

嵌入式模式发生器（EPG）可在接收输入引脚上驱动已知模式，并比较接收的消息，以检查器件中多种通信外设的功能。EPG 回环 功能

Copyright © 2024 Texas Instruments Incorporated

也可用于在接收线路上注入错误，并检查外设的诊断功能，例如 CAN CRC 逻辑是否正常工作；若检测到错误，会产生错误中断。有关 EPG 的更多信息，请参阅器件专用技术参考手册。

Copyright © 2024 Texas Instruments Incorporated

Chapter 7
References

1. Texas Instruments, *Calculating Useful Lifetimes of Embedded Processors*, 应用说明。2. JEDEC, *Moisture/Reflow Sensitivity Classification for Nonhermetic Solid State Surface Mount Devices*。3. JEDEC, *Handling, Packing, Shipping and Use of Moisture/Reflow Sensitive Surface Mount Devices*。4. International Electrotechnical Commission, *IEC61508 Functional Safety of Electrical/Electronic/ Programmable Electronic Safety-Related Systems*, 1998。5. International Standard ISO, *ISO 26262–Road Vehicles-Functional Safety*, 第 26262 卷, 2018。6. STUDYLIB, 《Standardized E-Gas Monitoring Concept for Gasoline and Diesel Engine Control Units》, 2024。7. J. Astruc 和 N. Becker, *Toward the Application of ISO 26262 for Real-Life Embedded Mechatronic Systems*, International Conference on Embedded Real Time Software and Systems。ERTS2, 2010。8. International Standard ISO, *ISO26262–Road Vehicles-Functional Safety, Part 5: Product development at the hardware level, Appendix D*, 第 26262 卷, 2018。9. Texas Instruments, *Using PWM Output as a Digital-to-Analog Converter on a TMS320F280x Digital Signal Controller*, 应用说明。10. W. M. Goble 和 H. Cheddie, *Safety Instrumented Systems Verification: Practical Probabilistic Calculations*。Isa, 2004。11. Texas Instruments, *TMS320C28x FPU Primer*, 应用说明。12. Texas Instruments, *Online Stack Overflow Detection on the TMS320C28x DSP*, 应用说明。13. Texas Instruments, *TMS320F28P55x Real-Time Microcontrollers Data Sheet*, 数据手册。14. Texas Instruments, *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*, 技术参考手册。15. Texas Instruments, *C2000™ Hardware Built-In Self-Test*, 应用说明。16. IEC-60730 官方网站, 网址：http://www.iec.ch。17. IEC-61784 官方网站, 网址：http://www.iec.ch。18. Texas Instruments, *Texas Instrument's Functional Safety Hardware Development Process*, 功能安全证书。

Copyright © 2024 Texas Instruments Incorporated

Chapter 8

f28p55x Summary of Safety Features and Diagnostic

表 8-1. 汇总表图例

Unique Identifier	Identifier used to reference the contents.
Safety Feature or Diagnostic	Safety feature
Usage	Each test listed in this chart can be one of three types: a "diagnostic" test, a "test for diagnostic", or a "fault avoidance" measure. Diagnostic: Provides coverage for faults on a primary function of the device. It may, in addition, provide fault coverage on other diagnostics, and can therefore be also used as a test-for-diagnostic in certain cases Test-for-Diagnostic Only: Does not provide coverage for faults on a primary function of the device. It's only purpose is to provide fault coverage on other diagnostics Fault Avoidance: This is typically a feature used to improve the effectiveness of a related diagnostic.
Diagnostic Type	Hardware - A diagnostic which is implemented by TI in silicon and can communicate error status upon the detection of failures. It may require software to enable the diagnostic and/or to take action upon the detection of a failure. Software - A test recommended by TI which must be created by the software implementer. This test may use additional hardware implemented on the device by TI. Hardware / Software - A test recommended by TI which requires both, diagnostic hardware which has been implemented in silicon by TI, and which requires software that must be created by the software implementer. System - A diagnostic implemented externally of the microcontroller
Diagnostic Operation	This can be one among the following: (i) Bootup (enabled by default) (ii) Continuous - Enabled at reset: Hardware safety mechanism that is enabled by default at reset. (iii) Continuous - Enabled by software: Hardware safety mechanism that needs to be enabled by software. (iv) On demand (Software defined): Software or Hardware-software safety mechanism that gets activated in the diagnostic test interval by the software (v) System defined: Implemented by the system.
Test Execution Time	This column lists the time required for this diagnostic to complete.
Action on Detected Fault	The response this diagnostic takes when an error is detected. For software-driven tests, this action is often software implementation-dependent.

Copyright © 2024 Texas Instruments Incorporated

表 8-1. 汇总表图例（续）

故障报告时间	诊断机制从检测到故障到向系统指示故障所需的典型时间。对于故障检测时间已知的安全机制，会列出该时间。对于软件驱动的测试，此时间通常取决于软件实现。

Table 8-2. Summary of Safety Features and Diagnostic

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
Power Supply (Power)	PWR1	External Voltage Supervisor	Diagnostic	System	System defined	System defined	System defined	System defined
	PWR2	External Watchdog	Diagnostic	System	System defined	System defined	System defined	System defined
	SYS1	Multi-Bit Enable Keys for Control Registers	Fault avoidance	Hardware	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	SYS2	Lock Mechanism for Control Registers	Fault avoidance	Hardware	Continuous - Enabled by software	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	SYS3	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SYS4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SYS5	Online Monitoring of Temperature	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SYS8	EALLOW and MEALLOW Protection for Critical Registers	Fault avoidance	Hardware	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	NA (Fault avoidance technique)
	CLK6	Internal Watchdog (WD)	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Device reset or interrupt as per configuration	Software defined
	PWR4	Brownout Reset (BOR)	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Device reset	Typically less than 1µs
Clock	CLK1	Missing Clock Detect (MCD)	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	NMI with ERRORSTS assertion and PLL reference clock switch to INTOSC1	0.82ms
	CLK2	Clock Integrity Check using CPU Timer	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLK3	Clock Integrity check using HRPWM	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLK5	External Monitoring of Clock via XCLKOUT	Diagnostic	System	System defined	System defined	System defined	System defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	CLK6	Internal Watchdog (WD)	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Device reset or interrupt as per configuration	Software defined
	CLK7	External Watchdog	Diagnostic	System	System defined	System defined	System defined	System defined
	CLK8	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLK9	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLK10	Software Test of Watchdog (WD) Operation	Test for diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLK12	Software Test of Missing Clock Detect Functionality	Test for diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLK13	PLL Lock Profiling using On-Chip Timer	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLK14	Peripheral Clock Gating (PCLKCR)	Fault avoidance	Hardware - Software	On demand (Software defined)	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	CLK17	Dual clock comparator (DCC) - Type 2	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	NMI with ERRORSTS assertion or interrupt to CPU based on error severity	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
APLL	APLL1	Clock integrity check using DCC	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	APLL2	PLL lock indication	Diagnostic	Hardware	Continuous - Enabled by software	Software defined	Software defined	Software defined
	APLL4	Internal Watchdog (WD)	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Device reset or interrupt as per configuration	Software defined
	APLL5	External Watchdog	Diagnostic	System	System defined	System defined	System defined	System defined
	APLL6	Software test of DCC functionality including error tests	Test for diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	APLL7	External Monitoring Of Clock Via Xclkout	Diagnostic	System	System defined	System defined	System defined	System defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	APLL10	Software test of PLL functionality including error tests	Test for diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	APLL11	Interleaving of FSM states	Fault avoidance	Hardware	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
Reset	RST1	External monitoring of warm reset (XRSn)	Diagnostic	System	System defined	System defined	System defined	System defined
	RST2	Reset Cause Information	Fault avoidance	Hardware - Software	On demand (Software defined)	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	RST4	Glitch filtering on reset pins	Fault avoidance	Hardware	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	RST5	NMIWD Shadow Registers	Fault avoidance	Hardware - Software	On demand (Software defined)	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	RST6	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	RST7	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	RST8	NMIWD Reset functionality	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Device reset	Software defined
	RST9	Peripheral Soft Reset (SOFTPRES)	Fault avoidance	Hardware - Software	On demand (Software defined)	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	SYS9	Software Test of ERRORSTS functionality	Diagnostic	Software	On demand (Software defined)	Software defined	System defined	System defined
	CLK6	Internal Watchdog (WD)	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Device reset or interrupt as per configuration	Software defined
	CLK7	External Watchdog	Diagnostic	System	System defined	System defined	System defined	System defined
	RST10	Software Test of Reset (Type 1)	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
System Control Module and Configuration Registers (System control)	SYS1	Multi-Bit Enable Keys for Control Registers	Fault avoidance	Hardware	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	SYS2	Lock Mechanism for Control Registers	Fault avoidance	Hardware	Continuous - Enabled by software	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	SYS3	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SYS4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SYS5	Online Monitoring of Temperature	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SYS6	Peripheral Clock Gating (PCLKCR)	Fault avoidance	Hardware - Software	On demand (Software defined)	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	SYS7	Peripheral Soft Reset (SOFTPRES)	Fault avoidance	Hardware - Software	On demand (Software defined)	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	SYS8	EALLOW and MEALLOW Protection for Critical Registers	Fault avoidance	Hardware	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	SYS9	Software Test of ERRORSTS functionality	Diagnostic	Software	On demand (Software defined)	Software defined	System defined	System defined
	SYS11	Peripheral access protection - Type 1	Diagnostic	Hardware - Software	On demand (Software defined)	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
Debug Logic (JTAG)	JTAG1	Hardware Disable of JTAG Port	Fault avoidance	System	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	JTAG2	Lockout of JTAG Access using OTP	Fault avoidance	Hardware	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	JTAG3	Internal Watchdog (WD)	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Device reset or interrupt as per configuration	Software defined
	JTAG4	External Watchdog	Diagnostic	System	System defined	System defined	System defined	System defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
C28x Central Processing Unit (C28x)	CPU1	Reciprocal Comparison by Software	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CPU3	Software Test of CPU	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CPU4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CPU5	Access Protection Mechanism for Memories	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	JTAG1	Hardware Disable of JTAG Port	Fault avoidance	System	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	CPU7	CPU Handling of Illegal Operation, Illegal Results and Instruction Trapping	Diagnostic	Hardware	Continuous - Enabled at reset	zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	CPU8	Internal Watchdog (WD)	Diagnostic	Hardware	Continuous - Enabled at reset	zero or very low overhead	Device reset or interrupt as per configuration	Software defined
	CPU9	External Watchdog	Diagnostic	System	System defined	System defined	System defined	System defined
	CPU10	Information Redundancy Techniques	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CPU14	Stack overflow detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	CPU15	VCU CRC Auto Coverage	Test for diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Software defined	Software defined
	CPU18	Embedded Real Time Analysis and Diagnostic (ERAD)	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CPU19	Inbuilt hardware redundancy in ERAD bus comparator module	Test for diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
FPU_TMU (FPU_TMU)	CPU1	Reciprocal Comparison by Software	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CPU5	Access Protection Mechanism for Memories	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	JTAG1	Hardware Disable of JTAG Port	Fault avoidance	System	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	CPU8	Internal Watchdog (WD)	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Device reset or interrupt as per configuration	Software defined
	CPU9	External Watchdog	Diagnostic	System	System defined	System defined	System defined	System defined
	CPU10	Information Redundancy Techniques	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CPU14	Stack overflow detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	CPU15	VCU CRC Auto Coverage	Test for diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Software defined	Software defined
	CPU18	Embedded Real Time Analysis and Diagnostic (ERAD)	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CPU19	Inbuilt hardware redundancy in ERAD bus comparator module	Test for diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
Control Law Accelerator (MCLA)	CLA1	Reciprocal Comparison by Software	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLA2	Software Test of CLA	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLA3	CLA Handling of Illegal Operation and Illegal Results	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	CLA4	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLA5	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLA7	Information Redundancy Techniques	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLA8	CLA liveness check using CPU	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	CLA9	Access Protection Mechanism for Memories	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	SRAM5	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SRAM10	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
SRAM	SRAM1	SRAM ECC	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	NMI with ERRORSTS assertion or interrupt to CPU based on error severity	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	SRAM2	SRAM Parity	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	NMI with ERRORSTS assertion	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	SRAM3	Software Test of SRAM	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SRAM4	Bit Multiplexing in SRAM Memory Array	Fault avoidance	Hardware	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	SRAM5	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SRAM6	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SRAM7	Data scrubbing to detect/correct Memory errors	Fault avoidance	Software	On demand (Software defined)	Software defined	NMI with ERRORSTS assertion or interrupt to CPU based on error severity	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	SRAM8	VCU CRC check of static memory contents	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SRAM10	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SRAM11	Access Protection Mechanism for Memories	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	SRAM12	Lock mechanism for control registers	Fault avoidance	Hardware	Continuous - Enabled by software	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	SRAM13	Software Test of ECC Logic	Test for diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SRAM14	Software Test of Parity Logic	Test for diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SRAM16	Information Redundancy Techniques	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SRAM17	CPU Handling of Illegal Operation, Illegal Results and Instruction Trapping	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	SRAM18	Internal Watchdog (WD)	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Device reset or interrupt as per configuration	Software defined
	SRAM19	External Watchdog	Diagnostic	System	System defined	System defined	System defined	System defined
	SRAM20	CLA Handling of Illegal Operation and Illegal Results	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	SRAM21	Memory Power-On Self-Test (MPOST)	Diagnostic	Hardware	Bootup (enabled by default)	Software defined	Software defined	Software defined
ROM	ROM1	VCU CRC check of static memory contents	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	ROM2	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	ROM3	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	ROM4	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	ROM5	CPU Handling of Illegal Operation, Illegal Results and Instruction Trapping	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	ROM6	Internal Watchdog (WD)	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Device reset or interrupt as per configuration	Software defined
	ROM7	External Watchdog	Diagnostic	System	System defined	System defined	System defined	System defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	ROM8	Power-Up Pre-Operational Security Checks	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	ROM10	Memory Power-On Self-Test (MPOST)	Diagnostic	Hardware	Bootup (enabled by default)	Software defined	Software defined	Software defined
	ROM15	ROM Parity	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	NMI with ERRORSTS assertion	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
Device Interconnect (Interconnect_Bridges)	INC1	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	INC2	Internal Watchdog (WD)	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Device reset or interrupt as per configuration	Software defined
	INC3	External Watchdog	Diagnostic	System	System defined	System defined	System defined	System defined
	INC4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	INC5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	INC6	CPU Handling of Illegal Operation, Illegal Results and Instruction Trapping	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	INC7	CLA Handling of Illegal Operation and Illegal Results	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	INC8	Transmission Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	INC9	Hardware Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SYS8	EALLOW and MEALLOW Protection for Critical Registers	Fault avoidance	Hardware	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
DMA	DMA2	Information Redundancy Techniques	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	DMA3	Transmission Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	System defined	Software defined
	DMA4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DMA5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DMA6	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DMA7	DMA Overflow interrupt	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	DMA8	Access Protection Mechanism for Memories	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	DMA9	Disabling of unused DMA trigger sources	Fault avoidance	Software	Continuous - Enabled by software	Zero or very low overhead	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
Enhanced Peripheral Interrupt Expander (PIE) Module	PIE2	Software Test of SRAM	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PIE3	Software Test of ePIE Operation Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PIE4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PIE5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PIE7	Maintaining Interrupt Handler for unused interrupts	Diagnostic	Software	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	PIE8	Online Monitoring of Interrupts and Events	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PIE11	SRAM Parity	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	NMI with ERRORSTS assertion or interrupt to CPU based on error severity	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	PIE12	Software Test of Parity Logic	Test for diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
Dual Zone Code Security Module (DCSM)	DCSM1	Multi-Bit Enable Keys for Control Registers	Fault avoidance	Hardware	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	DCSM2	Majority Voting and Error Detection of Link Pointer	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DCSM3	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DCSM4	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DCSM5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DCSM6	CPU Handling of Illegal Operation, Illegal Results and Instruction Trapping	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	DCSM8	VCU CRC check of static memory contents	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DCSM9	External Watchdog	Diagnostic	System	System defined	System defined	System defined	System defined
	DCSM11	Hardware Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
CrossBar (XBAR)	XBAR1	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	XBAR2	Hardware Redundancy	Diagnostic	Software	Continuous - Enabled by software	Zero or very low overhead	Software defined	Software defined
	XBAR3	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	XBAR4	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	XBAR5	Software Check of X-BAR Flag	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
CPU_Timer	TIM1	1oo2 Software Voting Using Secondary Free Running Counter	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	TIM2	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	TIM3	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	TIM4	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
Configurable Logic Block (CLB)	CLB1	Software test of function including error tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLB2	Hardware Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLB3	Monitoring of CLB by eCAP or eQEP	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLB4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLB5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CLB6	Lock Mechanism for control registers	Fault avoidance	Hardware	Continuous - Enabled by software	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	CLB7	Internal Watchdog (WD)	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Device reset or interrupt as per configuration	Software defined
	CLB8	Periodic Software Read Back of SPI buffer Registers / final RAM locations where the data gets transferred through DMA	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
General Pupose I/O and Multiplexing (GPIO_Pinmux)	GPIO1	Lock Mechanism for Control Registers	Fault avoidance	Hardware	Continuous - Enabled by software	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	GPIO2	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	GPIO3	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	GPIO4	Software test of function using I/O loopback	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	GPIO5	Hardware Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
Enhanced Pulse Width Modulators (ePWM)	PWM1	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PWM2	Hardware Redundancy	Diagnostic	Software	Continuous - Enabled by software	Zero or very low overhead	Software defined	Software defined
	PWM3	Monitoring of ePWM by eCAP	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PWM4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PWM5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PWM6	Lock Mechanism for Control Registers	Fault avoidance	Hardware	Continuous - Enabled by software	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	PWM8	ePWM fault detection using XBAR	Diagnostic	Software	Continuous - Enabled by software	Zero or very low overhead	Software defined	Software defined
	PWM9	ePWM synchronization check	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PWM11	ePWM Application Level Safety Mechanism	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PWM12	Online Monitoring of Interrupts and Events	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PWM13	Monitoring of ePWM by ADC	Diagnostic	System	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
High Resolution Pulse Width Modulator (OTTO)	OTTO1	HRPWM Built-In Self-Check and Diagnostic Capabilities	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	OTTO2	Hardware Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	OTTO3	Monitoring of ePWM by eCAP	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	OTTO4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	OTTO5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
Enhanced Capture (ECAP)	CAP1	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CAP2	Information Redundancy Techniques	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CAP3	Monitoring of ePWM by eCAP	Test for diagnostic	Hardware	On demand (Software defined)	Software defined	Software defined	Software defined
	CAP4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CAP5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CAP6	eCAP Application Level Safety Mechanism	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CAP7	Hardware Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
Enhanced Quadrature Encoder Pulse (eQEP)	QEP1	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	QEP2	eQEP Quadrature Watchdog	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	QEP3	Information Redundancy Techniques	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	QEP4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	QEP5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	QEP6	eQEP Application Level Safety Mechanism	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	QEP7	Hardware Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	QEP8	QMA error detection logic	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	QEP9	eQEP Software Test of Quadrature Watchdog Functionality	Test for diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
XINT	XINT1	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	XINT2	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	XINT3	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	XINT4	Hardware Redundancy	Diagnostic	Software	Continuous - Enabled by software	Zero or very low overhead	Software defined	Software defined
ADC	ADC1	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	ADC2	DAC to ADC Loopback Check	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	ADC3	ADC Information redundancy techniques	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	ADC4	Opens/Shorts Detection Circuit for ADC	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	ADC5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	ADC6	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	ADC7	ADC signal quality check by varying acquisition window	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	ADC8	ADC Input Signal Integrity Check	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Software defined	Software defined
	ADC9	Monitoring of ePWM by ADC	Diagnostic	System	On demand (Software defined)	Software defined	Software defined	Software defined
	ADC10	Hardware Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
BufDAC	DAC1	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DAC2	DAC to ADC Loopback Check	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DAC3	Lock mechanism for control registers	Fault avoidance	Hardware	Continuous - Enabled by software	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	DAC4	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DAC5	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DAC6	Hardware Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	DAC7	DAC to Comparator Loopback Check	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
Comparator Subsystem (CMPSS)	CMPSS1	Software Test of Function Including Error Tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CMPSS3	Hardware Redundancy	Diagnostic	Software	Continuous - Enabled by software	Software defined	Software defined	Software defined
	CMPSS4	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CMPSS5	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	CMPSS6	Lock Mechanism for Control Registers	Fault avoidance	Hardware	Continuous - Enabled by software	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	CMPSS8	CMPSS Ramp generator functionality check	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
Programmable Gain Amplifier (PGA)	PGA1	PGA to ADC Loopback Test	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PGA2	Hardware Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PGA3	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PGA4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PGA6	Lock mechanism for control registers	Fault avoidance	Hardware	Continuous - Enabled by software	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
Local Interconnect Network (LIN)	LIN1	Software Test of Function Using I/O Loopback	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	LIN2	Information Redundancy Techniques Including End-to-End Safing	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	LIN3	Transmission Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	LIN4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	LIN5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	LIN6	Data Parity Error Detection	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	LIN7	SCI Overrun Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	LIN8	SCI Frame Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	LIN9	LIN Physical Bus Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	LIN10	LIN No-Response Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	LIN11	Bit Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	LIN12	LIN Checksum Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	LIN13	LIN ID Parity Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	LIN15	SCI Break Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	LIN16	Communication Access Latency Profiling Using On-Chip Timer	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	LIN17	Software Test of Function Including error tests using EPG	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
Serial Peripheral Interface (SPI)	SPI1	Software test of function using I/O loopback	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	SPI2	Information Redundancy Techniques Including End-to-End Safing	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SPI3	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SPI4	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SPI5	Transmission Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SPI6	SPI Data Overrun Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	SPI7	Hardware Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SPI8	Software Test of Function Including error tests using EPG	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
Fast Serial Interface (FSI)	FSI1	Software test of function using I/O loopback	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	FSI2	Information Redundancy Techniques Including End-to-End Safing	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	FSI3	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	FSI4	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	FSI5	Transmission Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	FSI6	FSI Data Overrun/Underrun Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	FSI7	FSI Frame Overrun Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	FSI8	FSI CRC Framing Checks	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	FSI9	FSI ECC Framing Checks	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	FSI10	FSI Frame Watchdog	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	FSI11	FSI RX Ping Watchdog	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	FSI12	FSI Tag Monitor	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	FSI13	FSI Frame Type Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	FSI14	FSI End of Frame Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	FSI15	FSI Register Protection Mechanisms	Fault avoidance	Hardware	Continuous - Enabled by software	Zero or very low overhead	Ping Trigger to Receiver	Ping Frame Duration
	JTAG1	Hardware Disable of JTAG Port	Fault avoidance	System	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
Serial Communications Interface (SCI)	SCI1	Software test of function using I/O loopback	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SCI2	Parity in Message	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	SCI3	Information Redundancy Techniques Including End-to-End Safing	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SCI4	SCI Overrun Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	SCI5	SCI Break Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	SCI6	SCI Frame Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	SCI7	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SCI8	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SCI9	Transmission Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SCI10	Hardware Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	SCI11	Software Test of Function Including error tests using EPG	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
Inter-Integrated Circuit (I2C)	I2C1	Software test of function using I/O loopback	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	I2C2	I2C Data Acknowledge Check	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	I2C3	Information Redundancy Techniques Including End-to-End Safing	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	I2C4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	I2C5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	I2C6	Transmission Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	I2C7	I2C Access Latency Profiling Using On-Chip Timer	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	I2C9	Software Test of Function Including error tests using EPG	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
Power Management BUS (PMBUS)	PMBUS2	I2C Data Acknowledge Check	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PMBUS3	Information Redundancy Techniques Including End-to-End Safing	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PMBUS4	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PMBUS5	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PMBUS6	Transmission Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PMBUS7	PMBus Protocol CRC in Message	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	PMBUS8	Clock Timeout	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
MCAN	MCAN1	Software test of function using I/O loopback	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	MCAN2	Information Redundancy Techniques Including End-to-End Safing	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	MCAN3	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	MCAN4	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	MCAN5	Transmission Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	MCAN6	PWM Trip by MCAN	Diagnostic	Hardware	Continuous - Enabled by software	Software defined	Software defined	Software defined
	MCAN7	Software Test of SRAM	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	MCAN8	SRAM ECC	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	NMI with ERRORSTS assertion	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	MCAN9	Bit Multiplexing in SRAM Memory Array	Fault avoidance	Hardware	Continuous - Enabled at reset	N/A (Fault avoidance)	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	MCAN10	MCAN Stuff Error Detection	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	MCAN11	MCAN Form Error Detection	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	MCAN12	MCAN Acknowledge Error Detection	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	MCAN13	Bit Error Detection	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	MCAN14	CRC in Message	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Interrupt to CPU	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	MCAN15	Software Test of ECC Logic	Test for diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
	MCAN16	Timeout on FIFO activity	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Software defined	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	MCAN17	Timestamp Consistency checks	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	MCAN18	Tx-Event Checks	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	MCAN19	Interrupt on Message RAM Access Failure	Diagnostic	Hardware	Continuous - Enabled by software	Zero or very low overhead	Software defined	Typically less than 1µs to notify *(Interrupt Handling Time is System Load and Software Dependent)
	MCAN20	Software Test of Function Including Error Tests using EPG	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined
AES	AES1	Decryption of encrypted data output using same KEY and IV (Initialization Vector)	Diagnostic	Hardware - Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	AES2	Information Redundancy Techniques Including End-to-End Safing	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	AES3	Periodic Software Read Back of Static Configuration Registers	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	AES4	Software Read Back of Written Configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	AES5	Transmission Redundancy	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	AES6	Disabling of unused DMA trigger sources	Fault avoidance	Software	Continuous - Enabled by software	Zero or very low overhead	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	AES7	Software test of function including error tests	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	AES8	Software test of standalone GHASH operation	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
NW Embedded Flash Memory (NW Flash)	NWFLASH1	Flash ECC	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	NMI with ERRORSTS assertion	Software defined
	NWFLASH2	Flash Program Verify and Erase Verify Check	Diagnostic	Hardware	Continuous - Enabled at reset	Software defined	Software defined	Software defined
	NWFLASH3	Flash Program/Erase Protection	Fault avoidance	Hardware	Continuous - Enabled by software	Zero or very low overhead	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	NWFLASH4	Flash Wrapper Error and Status Reporting	Diagnostic	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Software defined	Software defined
	NWFLASH5	VCU CRC check of static memory contents	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	NWFLASH6	Prevent 0 to 1 Transition Using Program Command	Fault avoidance	Hardware	Continuous - Enabled by software	Zero or very low overhead	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	NWFLASH7	On-demand Software Program Verify and Blank Check	Diagnostic	Hardware-Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

表 8-2. 安全特性和诊断汇总（续 ）

Device Partition	Unique Identifier	Safety Feature	Usage	Diagnostic Type	Diagnostic Operation	Test Execution Time	Action On Detected Fault	Error Reporting Time
	NWFLASH8	Software readback of written configuration	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	NWFLASH9	CMDWEPROT* and Program Command Data Buffer Registers Self-Clear After Command Execution	Fault avoidance	Hardware	Continuous - Enabled at reset	Zero or very low overhead	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	NWFLASH10	ECC generation and checker logic is separate in hardware	Fault avoidance	Hardware	Continuous - Enabled at reset	Zero or very low overhead	Software defined	Software defined
	NWFLASH12	Bit Multiplexing in Flash Memory Array	Fault avoidance	Hardware	Continuous - Enabled at reset	Zero or very low overhead	N/A (Fault avoidance technique)	N/A (Fault avoidance technique)
	NWFLASH13	AUTOECC Generation Override	Test for diagnostic	Hardware	On demand (Software defined)	Zero or very low overhead	Software defined	Software defined
	NWFLASH14	Software Test of Flash Prefetch, Data Cache and Wait-States	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined
	NWFLASH15	Software Test of ECC logic	Test for diagnostic	Hardware-Software	On demand (Software defined)	Zero or very low overhead	NMI with ERRORSTS assertion	Software defined
	NWFLASH16	Information Redundancy Techniques	Diagnostic	Software	On demand (Software defined)	Software defined	Software defined	Software defined

Copyright © 2024 Texas Instruments Incorporated

Appendix A
Distributed Developments

开发接口协议（DIA）旨在记录双方在管理各自与功能安全系统开发相关的职责方面达成的协议。

符合功能安全要求的组件通常面向多种不同系统设计，属于脱离上下文的安全要素（SEooC）硬件组件。因此，系统集成方负责依据硬件组件安全手册、安全分析报告和安全报告中提供的信息开展系统集成。由于双方之间不存在开发活动的分工，TI 不会与系统集成方签订 DIA。

“符合功能安全要求”组件是指 TI 表示、推广或销售为有助于客户降低最终应用中的功能安全相关风险，和/或符合行业功能安全标准的产品。有关符合功能安全要求的组件的更多信息，请访问此处。

A.1 功能安全生命周期如何适用于符合功能安全要求的产品

TI 对 ISO 26262:2018 和 IEC 61508:2010 中的功能安全生命周期进行了调整，使其更符合脱离上下文安全要素（SEooC）的开发需求。功能安全标准以功能安全系统为背景编写，因此部分要求仅适用于系统级。符合功能安全要求的组件属于硬件或软件组件，TI 因此调整了功能安全活动，分别针对硬件和软件建立新的产品开发流程，确保适当采用先进技术和措施。这些新产品开发流程已通过第三方功能安全专家认证。有关认证信息，请访问 ti.com。

A.2 Texas Instruments 执行的活动

符合功能安全要求的集成电路（IC）产品是作为脱离上下文安全要素开发的硬件组件。因此，TI 的功能安全活动侧重于硬件组件开发过程中的功能安全管理。系统级架构、设计和功能安全分析不属于 TI 活动范围，由系统集成方负责。有关将此硬件组件的 SEooC 安全分析集成到系统级的方法，请参阅 ISO 26262-11:2018。

表 A-1. 活动 由 Texas Instruments 执行的活动与由 客户执行的活动

Functional Safety Life Cycle Activity	TI Execution	System Integrator Execution
Management of functional safety	Yes	Yes
Definition of end equipment and item	No	Yes
Hazard analysis and risk assessment (of end equipment/ item)	No	Yes
Creation of end equipment functional safety concept	No. Assumptions made for internal development.	Yes
Allocation of end equipment requirements to sub-systems, hardware components, and software components	No. Assumptions made for internal development.	Yes

Copyright © 2024 Texas Instruments Incorporated

表 A-1. Texas Instruments 与客户分别执行的活动（续）

Functional Safety Life Cycle Activity	TI Execution	System Integrator Execution
Definition of hardware component safety requirements	Yes	No
Hardware component architecture and design execution	Yes	No
Hardware component functional safety analysis	Yes	No
Hardware component verification and validation (V&V)	V&V executed to support internal development.	Yes
Integration of hardware component into end equipment	No	Yes
Verification of IC performance in end equipment	No	Yes
Selection of safety mechanisms to be applied to IC	No	Yes
End equipment level verification and validation	No	Yes
End equipment level functional safety analysis	No	Yes
End equipment level functional safety assessment	No	Yes
End equipment release to production	No	Yes
Management of functional safety issues in production	Support provided as needed	Yes

A.3 提供的信息

Texas Instruments 已汇总其认为对客户最重要的功能安全工作产品。客户可公开获取这些产品，也可根据保密协议（NDA）获取。部分功能安全文档包含专有和敏感信息，因此需要签署保密协议。

表 A-2. 产品功能安全文档

Deliverable Name	Contents
Functional Safety Product Preview	Overview of functional safety considerations in product development and product architecture. Delivered ahead of public product announcement.
Functional Safety Manual	User guide for the functional safety features of the product, including system-level assumptions of use.
Functional Safety Analysis Report	Results of all available functional safety analysis documented in a format that allows computation of custom metrics.
Functional Safety Report(1)	Summary of arguments and evidence of compliance to functional safety standards. References a specific component, component family, or TI process that was analyzed.
Assessment Certificate(1)	Evidence of compliance to functional safety standards. References a specific component, component family, or TI process that was analyzed. Provided by a 3rd party functional safety assessor.

(1) 符合功能安全要求的产品若有评估证书，可能不会同时提供功能安全报告；若提供了功能安全报告，也可能没有评估证书。这两份文件满足相同的功能安全要求，具体采用哪份文件取决于相应产品，并可互换使用。

Copyright © 2024 Texas Instruments Incorporated

Revision History

注意：早期版本的页码可能与当前版本不同。

DATE	REVISION	NOTES
December 2024	*	Initial Release

Copyright © 2024 Texas Instruments Incorporated

重要声明与免责声明

TI 按“原样”提供技术和可靠性数据（包括数据手册）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息及其他资源，并承担所有缺陷风险。TI 不作任何明示或默示担保，包括但不限于适销性、特定用途适用性或不侵犯第三方知识产权的默示担保。

这些资源面向使用 TI 产品进行设计的专业开发人员。您应独自负责：(1) 为应用选择合适的
TI 产品；(2) 设计、验证并测试应用；以及 (3) 确保应用符合适用标准及其他安全、安保、监管或相关要求。

这些资源可能随时更改，恕不另行通知。TI 仅允许您将这些资源用于开发使用资源中所述 TI 产品的应用。禁止以其他方式复制或展示这些资源。TI 不授予您任何其他 TI 知识产权或第三方知识产权许可。对于因您使用这些资源而产生的任何索赔、损害、费用、损失和责任，TI 不承担责任；您应向 TI 及其代表提供充分赔偿，使其免受损失。

TI 产品的提供受 TI《销售条款》或其他适用条款约束；这些条款可在 ti.com 上查阅，也可能随 TI 产品一并提供。TI 提供这些资源不会扩大或以其他方式更改 TI 产品适用的担保或免责声明。

TI 反对并拒绝您提出的任何附加条款或不同条款。 重要声明

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated