勘误表

TMS320F28P55x 实时微控制器芯片勘误表
硅版本 A、0

摘要

本文说明器件功能规格中已知的例外情况（警示项），也可能列出使用注意事项。使用注意事项用于说明器件行为可能与预期或文档描述不一致的情形，包括可能影响器件性能或功能正确性的情况。

目录

1 使用说明与警示事项矩阵.....3
1.1 使用说明矩阵.....3
1.2 警示事项矩阵.....3
2 器件命名、封装标识与版本识别.....4
2.1 器件及开发支持工具命名规则.....4
2.2 支持的器件.....4
2.3 封装标识与版本识别.....5
3 硅版本 A 使用说明与警示事项.....8
3.1 硅版本 A 使用说明.....8
3.2 硅版本 A 警示事项.....10
4 硅版本 0 使用说明与警示事项.....30
4.1 硅版本 0 使用说明.....30
4.2 硅版本 0 警示事项.....30
5 文档支持.....33
6 商标.....33
7 修订历史.....33

插图目录

图 2-1 PDT 封装标识（汽车级）.....5
图 2-2 PZ 封装标识（汽车级）.....5
图 2-3 PZ 封装标识（非汽车级）.....5
图 2-4 PNA 封装标识（汽车级）.....6
图 2-5 PNA 封装标识（非汽车级）.....6
图 2-6 PM 封装标识（汽车级）.....6
图 2-7 PM 封装标识（非汽车级）.....7
图 2-8 RSH 封装标识（非汽车级）.....7
图 3-1 模拟子系统框图：AGPIO 与 AIO 模拟引脚类型.....14
图 3-2 非预期跳闸事件与消隐窗口到期.....17
图 3-3 可能出现的非预期 ePWM 输出.....17
图 3-4 流水线无停顿时的问题示意图.....20
图 3-5 指令 I1 的 E3 阶段发生停顿时的问题示意图.....21
图 3-6 应用规避措施后的流水线示意图.....22

Copyright © 2025 Texas Instruments Incorporated

表列表

表1-1. 使用说明矩阵..... 3 表1-2. 勘误矩阵.....
.....3 表2-1. 版本识别.....
..... 7 表3-1. ADCCTL2 寄存器.....
.....11 表3-2. 特定模拟输入引脚适用用例组合 .....
..... 14 表3-3. 受勘误影响的存储器.....26 表4-1. OTP
版本号位置..... 32

Copyright © 2025 Texas Instruments Incorporated

1 使用说明和勘误矩阵

表1-1列出了所有使用说明及其适用的芯片版本。表1-2列出了所有勘误、受影响的模块及其适用的芯片版本。

1.1 使用说明矩阵

表1-1. 使用说明矩阵

NUMBER	TITLE	SILICON REVISIONS AFFECTED	
		0	A
Section 3.1.1	PIE: Spurious Nested Interrupt After Back-to-Back PIEACK Write and Manual CPU Interrupt Mask Clear	Yes	Yes
Section 3.1.2	Caution While Using Nested Interrupts	Yes	Yes
Section 3.1.3	Security: The primary layer of defense is securing the boundary of the chip, which begins with enabling JTAGLOCK and Zero-pin Boot to Flash feature	Yes	Yes

1.2 勘误矩阵

表1-2. 勘误矩阵

MODULE	DESCRIPTION	SILICON REVISIONS AFFECTED	
		0	A
ADC	ADC: Interrupts may Stop if INTxCONT (Continue-to-Interrupt Mode) is not Set	Yes	Yes
ADC	ADC: Degraded ADC Performance With ADCCLK Fractional Divider	Yes	Yes
ADC	ADC: Enable Power to All ADCs to Avoid Incorrect VREFHI/VREFLO Behavior	Yes	No
ADC	ADC: OSDETECT (Open/Shorts Detect) Logic Not Present	Yes	No
ADC	ADC: There is a Resistive Path Between the Shared Analog Inputs Present on the VREFHI/ VREFLO Pins	Yes	No
BOR	BOR: VDDIO Between 2.45 V and 3.0 V can Result in Multiple XRSn Pulses	Yes	Yes
CMPSS	CMPSS: COMPxLATCH May Not Clear Properly Under Certain Conditions	Yes	Yes
CMPSS	CMPSS: A CMPSS Glitch can Occur if Comparator Input Pin has AGPIO Functionality and ADC is Sampling the Input Pin	Yes	Yes
MCAN	Message Order Inversion When Transmitting From Dedicated Tx Buffers Configured With Same Message ID	Yes	Yes
ePWM	ePWM: An ePWM Glitch can Occur if a Trip Remains Active at the End of the Blanking Window	Yes	Yes
ePWM	ePWM: Trip Events Will Not be Filtered by the Blanking Window for the First 3 Cycles After the Start of a Blanking Window	Yes	Yes
eQEP	eQEP: Position Counter Incorrectly Reset on Direction Change During Index	Yes	Yes
Flash	Flash: Single-Bit ECC Error Interrupt is Not Generated	Yes	Yes
FPU	FPU: FPU-to-CPU Register Move Operation Preceded by Any FPU 2p Operation	Yes	Yes
GPIO	GPIO: 5V Signal Cannot Drive Low When 20mA Drive Mode is Enabled for Select GPIOs	Yes	No
GPIO	GPIO: Open-Drain Configuration may Drive a Short High Pulse	Yes	Yes
LIN	LIN: Inconsistent Sync Field Error (ISFE) Flag/Interrupt Not Set When Sync Field is Erroneous	Yes	Yes
MCD	MCD: Missing Clock Detect Should be Disabled When the PLL is Enabled (PLLCLKEN = 1)	Yes	Yes
Memory	Memory: Prefetching Beyond Valid Memory	Yes	Yes
Memory	MPOST: Execution of Memory Power-On Self-Test will not Execute on Some Early Material	Yes	No
SYSTEM	SYSTEM: Multiple Successive Writes to CLKSRCCTL1 Can Cause a System Hang	Yes	Yes
USB	USB: USB DMA Event Triggers are not Supported	Yes	Yes
Watchdog	Watchdog: WDKEY Register is not EALLOW-Protected	Yes	Yes

Copyright © 2025 Texas Instruments Incorporated

2 命名规则、封装符号与版本识别

2.1 器件和开发支持工具的命名规则

为标识产品开发周期的不同阶段，TI 会为所有 DSP 器件和支持工具的料号分配前缀。每个 DSP 商用系列成员均使用以下三种前缀之一：TMX、TMP 或 TMS（例如 TMS320F28P550SJ）。TI 为其支持工具指定三种可能前缀中的两种：TMDX 和 TMDS。这些前缀表示产品开发的不同阶段，从工程原型（TMX 和 TMDX）到完全合格的量产器件和工具（TMS 和 TMDS）。

器件开发阶段流程：

TMX 实验性器件，不一定能代表最终器件的电气规格，也可能未采用量产装配流程。

TMP 原型器件，不一定采用最终硅片裸片，也不一定满足最终电气规格。TMS 已完全合格的硅片裸片量产版本。

支持工具开发阶段流程：

TMDX 尚未完成 TI 内部资格测试的开发支持产品。TMDS 已完全合格的开发支持产品。

TMX 和 TMP 器件以及 TMDX 开发支持工具随附以下免责声明：

“开发产品仅供内部评估之用。”

量产器件和 TMDS 开发支持工具均已完成全面表征，器件的质量和可靠性也已得到充分验证。适用 TI 的标准质保条款。

预测表明，原型器件（X 或 P）的故障率高于标准量产器件。由于这些器件在预期最终使用环境下的故障率尚未确定，Texas Instruments 建议不要将其用于任何量产系统。只能使用已通过资格认证的量产器件。

2.2 支持的器件

本文档支持以下器件：

- TMS320F28P550SJ
- TMS320F28P550SG
- TMS320F28P559SJ-Q1
- TMS320F28P559SG-Q1

Copyright © 2025 Texas Instruments Incorporated

2.3 封装符号与版本识别

图 2-1、图 2-2、图 2-3、图 2-4、图 2-5、图 2-6、图 2-7 和图 2-8 展示了封装符号表示。表 2-1 列出了芯片版本代码。




图 2-1. PDT 封装的符号表示（汽车级）




图 2-2. PZ 封装的符号表示（汽车级）





图 2-3. PZ 封装的符号表示（非汽车级）

Copyright © 2025 Texas Instruments Incorporated




YMLLLLS = Lot Trace Code

YM = 2-digit Year/Month Code
LLLL = Assembly Lot Code
S = Assembly Site Code
$$ = Wafer Fab Code (one or two characters) as applicable
= Silicon Revision Code

G4 = Green (Low Halogen and RoHS-compliant)

图 2-4. PNA 封装的符号表示（汽车级）




YMLLLLS = Lot Trace Code

YM = 2-digit Year/Month Code
LLLL = Assembly Lot Code
S = Assembly Site Code
$$ = Wafer Fab Code (one or two characters) as applicable
= Silicon Revision Code

G4 = Green (Low Halogen and RoHS-compliant)

图 2-5. PNA 封装的符号表示（非汽车级）




YMLLLLS = Lot Trace Code

YM = 2-digit Year/Month Code
LLLL = Assembly Lot Code
S = Assembly Site Code
$$ = Wafer Fab Code (one or two characters) as applicable
= Silicon Revision Code

G4 = Green (Low Halogen and RoHS-compliant)

图 2-6. PM 封装的符号表示（汽车级）

Copyright © 2025 Texas Instruments Incorporated




YMLLLLS = Lot Trace Code

YM = 2-digit Year/Month Code
LLLL = Assembly Lot Code
S = Assembly Site Code
$$ = Wafer Fab Code (one or two characters) as applicable
= Silicon Revision Code

G4 = Green (Low Halogen and RoHS-compliant)

图 2-7. PM 封装的符号表示（非汽车级）



YMLLLLS = Lot Trace Code

YM = 2-digit Year/Month Code
LLLL = Assembly Lot Code
S = Assembly Site Code
$$ = Wafer Fab Code (one or two characters) as applicable
= Silicon Revision Code

G4 = Green (Low Halogen and RoHS-compliant)

图 2-8. RSH 封装的符号表示（非汽车级）

表 2-1. 版本识别

SILICON REVISION CODE	SILICON REVISION	REVID(1) Address: 0x5D00C	COMMENTS(2)
Blank	0	0x0000 0001	This silicon revision is available as TMX.
A	A	0x0000 0002	This silicon revision is available as TMS.

(1) 芯片版本 ID (2) 有关可订购器件型号，请参阅 *TMS320F28P55x Real-Time Microcontrollers* 数据手册中的“封装信息”表。

Copyright © 2025 Texas Instruments Incorporated

3 芯片版本 A 使用说明和勘误

本节列出了适用于此芯片版本的使用说明和勘误。

3.1 芯片版本 A 使用说明

本节列出了适用于芯片版本 A 及更早芯片版本的所有使用说明。

3.1.1 PIE: Spurious Nested Interrupt After Back-to-Back PIEACK Write and Manual CPU Interrupt Mask Clear

受影响的版本：0、A

用于嵌套中断的某些代码序列可能会使 CPU 和 PIE 进入不一致状态，从而可 能触发非预期中断。进入此状态需满足以下条件：

1. PIEACK 清除操作后立即全局使能中断（EINT 或 asm(" CLRC INTM")）。2. 嵌套中断清除其所在组的一个或多个 PIEIER 位。

是否触发非预期中断取决于系统中其他中断的配置和时序。在大多数应用中，这种情况预计极少发生或不会发生。如果发生，非预期中断将是嵌套中断所在 PIE 组中的第一个中断，并会在嵌套中断重新使能 CPU 中断（EINT 或 asm(" CLRC INTM")）后触发。

规避措施：在 PIEACK 写入操作与 CPU 中断使能操作之间插入一条 NOP 指令。下面给出示例代码。

```
//Bad interrupt nesting code
PieCtrlRegs.PIEACK.all = 0xFFFF;      //Enable nesting in the PIE
EINT;                                 //Enable nesting in the CPU

//Good interrupt nesting code
PieCtrlRegs.PIEACK.all = 0xFFFF;      //Enable nesting in the PIE
asm(" NOP");                          //Wait for PIEACK to exit the pipeline
EINT;                                 //Enable nesting in the CPU
```

3.1.2 Caution While Using Nested Interrupts

受影响的版本：0、A

如果用户为了使用嵌套功能而在中断服务例程（ISR）内通过 EINT 指令使能中断，则必须在退出 ISR 前禁用中断。否则，CPU 执行行为可能变得未定义。

Copyright © 2025 Texas Instruments Incorporated

3.1.3 Security: The primary layer of defense is securing the boundary of the chip, which begins with enabling JTAGLOCK and Zero-pin Boot to Flash feature

受影响的版本：0、A

器件安全性基于这样的前提：在任何情况下，都不允许未经授权的代码进入器件并执行。为此，器件提供了两项安全功能；关注安全性的用户应始终启用这两项功能。

- JTAGLOCK

  在闪存的 USER OTP 区域启用后，JTAGLOCK 功能会禁用对器件资源的 JTAG 访问（例如，调试器连接），从而阻止未经授权的人员通过 JTAG 接口将任何代码下载到器件中。启用 JTAGLOCK 后，用户仍可通过输入密码允许授权人员解锁；也可以将密码值编程为全零，从而永久锁定该功能。

- 零引脚闪存启动

  TI ROM 内置的外部引导加载程序不会对下载的代码进行身份验证。将 USER OTP 中的零引脚启动选项与闪存启动模式一并启用后，所有基于引脚的外部引导加载程序选项（例如 SCI、CAN、并行启动）都会在启动时被屏蔽；基础引导 ROM 执行完毕后，启动流程将立即跳转到内部闪存。为获得最高安全性，可选择 Secure Flash 启动模式。此模式可在跳转前对闪存代码进行预检查，检查由基础

  引导 ROM 执行。

如果永久锁定 JTAG 且启用了零引脚闪存启动选项，那么通过 JTAG 或内置引导加载程序与器件通信的编程工具将无法工作。如果需要进行固件升级，用户必须预先在闪存中存放代码，以便安全地管理和执行更新。

Copyright © 2025 Texas Instruments Incorporated

3.2 芯片版本 A 勘误

本节列出了适用于芯片版本 A 及更早芯片版本的所有勘误。

Advisory ***ADC: Interrupts may Stop if INTxCONT (Continue-to-Interrupt Mode) is not Set***

Revisions Affected

0, A

Details

If ADCINTSELxNx[INTxCONT] = 0, then interrupts will stop when the ADCINTFLG is set and no additional ADC interrupts will occur.

When an ADC interrupt occurs simultaneously with a software write of the ADCINTFLGCLR register, the ADCINTFLG will unexpectedly remain set, blocking future ADC interrupts.

Workarounds

1. Use Continue-to-Interrupt Mode to prevent the ADCINTFLG from blocking additional ADC interrupts:

```
ADCINTSEL1N2[INT1CONT] = 1;
ADCINTSEL1N2[INT2CONT] = 1;
ADCINTSEL3N4[INT3CONT] = 1;
ADCINTSEL3N4[INT4CONT] = 1;
```

2. Ensure there is always sufficient time to service the ADC ISR and clear the ADCINTFLG before the next ADC interrupt occurs to avoid this condition.
3. Check for an overflow condition in the ISR when clearing the ADCINTFLG. Check ADCINTOVF immediately after writing to ADCINTFLGCLR; if it is set, then write ADCINTFLGCLR a second time to ensure the ADCINTFLG is cleared. The ADCINTOVF register will be set, indicating an ADC conversion interrupt was lost.

```
AdcaRegs.ADCINTFLGCLR.bit.ADCINT1 = 1;        //clear INT1 flag
if(1 == AdcaRegs.ADCINTOVF.bit.ADCINT1)       //ADCINT overflow
{
    AdcaRegs.ADCINTFLGCLR.bit.ADCINT1 = 1;    //clear INT1 again
// If the ADCINTOVF condition will be ignored by the application
// then clear the flag here by writing 1 to ADCINTOVFCLR.
// If there is a ADCINTOVF handling routine, then either insert
// that code and clear the ADCINTOVF flag here or do not clear
// the ADCINTOVF here so the external routine will detect the
// condition.
//    AdcaRegs.ADCINTOVFCLR.bit.ADCINT1 = 1;  // clear OVF
}
```


Copyright © 2025 Texas Instruments Incorporated

Advisory ***ADC: Degraded ADC Performance With ADCCLK Fractional Divider***

受影响的版本

0, A

详细信息

使用小数分频的 SYSCLK 到 ADCCLK 分频器（由 ADCCTL2.PRESCALE 字段控制）已证实会导致该器件的 ADC 性能下降。参见表 3-1。

表 3-1. ADCCTL2 寄存器

REDUCED PERFORMANCE			
BIT	**FIELD**	**VALUE**	**DESCRIPTION**
3–0	PRESCALE	0001	ADCCLK = SYSCLK/1.5
		0003	ADCCLK = SYSCLK/2.5
		...	
NORMAL PERFORMANCE			
BIT	**FIELD**	**VALUE**	**DESCRIPTION**
3–0	PRESCALE	0000	ADCCLK = SYSCLK/1.0
		0002	ADCCLK = SYSCLK/2.0
		...	

规避措施

请使用偶数值的 PRESCALE 时钟分频系数。偶数 PRESCALE 值会生成整数时钟分频系数，不会影响 ADC 性能。

Copyright © 2025 Texas Instruments Incorporated

Advisory	***BOR: VDDIO Between 2.45 V and 3.0 V can Result in Multiple XRSn Pulses***
Revisions Affected	0, A
Details	The BOR can generate repeating XRSn assertions and deassertions when the VDDIO supply voltage is between 2.45 V and 3.0 V. It is recommended that the XRSn pin *not* be used directly as a reset to any other devices in the system. The F28P55x BOR is effective for internally holding the device in a known reset state, even when these XRSn pulses are occurring. The device will not branch to application code or bootloaders, and all other pins will be held in their reset state until the VDDIO supply rises above 3.0 V.
Workarounds	1. Ignore the extra XRSn transitions during power up, power down, and BOR events. The extra XRSn pulses will have no effect on the F28P55x device operation itself. 2. If XRSn pulses would cause undesired system behavior with other system components, then do not use XRSn to drive other devices. An external voltage supervisor can be used for these applications. 3. For applications that need to avoid these pulses during normal power up and power down: a. Power up: Follow the SR_{SUPPLY} requirement in the Recommended Operating Conditions table of the *TMS320F28P55x Real-Time Microcontrollers* data sheet; no extra XRSn low pulses will occur. b. Power Down: To avoid any deassertion of XRSn during power down, design the power supply so that VDDIO passes through the range from 3.0 V to 2.45 V within 25 µs. If some voltage rise on XRSn is acceptable, then the time constant of the RC circuit implemented on XRSn can be calculated to ensure the voltage does not rise above a system-specified threshold.

Copyright © 2025 Texas Instruments Incorporated

Advisory	***CMPSS: COMPxLATCH May Not Clear Properly Under Certain Conditions***
Revisions Affected	0, A

Details

The CMPSS latched path is designed to retain a tripped state within a local latch (COMPxLATCH) until it is cleared by software (via COMPSTSCLR) or by PWMSYNC.

COMPxLATCH is set indirectly by the comparator output after the signal has been digitized and qualified by the Digital Filter. The maximum latency expected for the comparator output to reach COMPxLATCH may be expressed in CMPSS module clock cycles as:

LATENCY = 1 + (1 x FILTER_PRESCALE) + (FILTER_THRESH x FILTER_PRESCALE)

When COMPxLATCH is cleared by software or by PWMSYNC, the latch itself is cleared as desired, but the data path prior to COMPxLATCH may not reflect the comparator output value for an additional LATENCY number of module clock cycles. If the Digital Filter output resolves to a logical 1 when COMPxLATCH is cleared, the latch will be set again on the following clock cycle.

Workarounds

Allow the Digital Filter output to resolve to logical 0 before clearing COMPxLATCH.

If COMPxLATCH is cleared by software, the output state of the Digital Filter can be confirmed through the COMPSTS register prior to clearing the latch. For instances where a large LATENCY value produces intolerable delays, the filter FIFO may be flushed by reinitializing the Digital Filter (via CTRIPxFILCTL).

If COMPxLATCH is cleared by PWMSYNC, the user application should be designed such that the comparator trip condition is cleared at least LATENCY cycles before PWMSYNC is generated.

Copyright © 2025 Texas Instruments Incorporated

Advisory ***CMPSS: A CMPSS Glitch can Occur if Comparator Input Pin has AGPIO Functionality and ADC is Sampling the Input Pin***

Revisions Affected 0, A

Details

特定模拟输入引脚对应的、需特别注意的用例组合列于表 3-2。由该表可见，在 CMPSS 输入、ADC 采样、

以及 AGPIO。

表 3-2. 特定模拟输入引脚的用例组合

FUNCTION USED ON A SPECIFIC ANALOG PIN	COMPONENT USED				
CMPSS Comparator Input	Yes	-	Yes	-	Yes
ADC Sampling	Yes	Yes	-	Yes	Yes
AGPIO Analog Pin Type	Yes	Yes	Yes	-	-
AIO Analog Pin Type	-	-	-	Yes	Yes
Result	**Workaround needed**	**No special analysis or workaround needed**			

AGPIO 模拟引脚通路中包含一个额外的串联开关，参数为 53Ω。该开关形成一个低电容隔离节点，供 ADC 和 CMPSS 比较器共用，如图 3-1 所示。当 ADC 对该通道进行采样时，该节点可能受到干扰（具体取决于 ADC 采样保持电容此前存储的电压），这种干扰可能引发最长达 50ns 的 CMPSS 误触发。为应对此类潜在干扰，可采用以下规避措施。




图 3-1. 包含 AGPIO 和 AIO 模拟引脚类型的模拟子系统框图

规避措施

1. 对于需要同时连接 ADC 和 CMPSS 的模拟通道，请改用 AIO 引脚类型的其他引脚。2. 使用 CMPSS 数字滤波器，并将设置设为 50ns 或更长，以滤除暂态干扰。3. 对 ADC 的采样保持电容进行预处理，避免干扰造成误跳闸。例如，在读取受影响通道之前，立即通过 ADC 的另一个通道对 3.3V 连接执行一次虚拟读取，

Copyright © 2025 Texas Instruments Incorporated

Advisory（续） CMPSS: A CMPSS Glitch can Occur if Comparator Input Pin has AGPIO Functionality and ADC is Sampling the Input Pin

使干扰朝正方向偏移，从而远离误触发条件。如果误触发的极性相反，则应改为对 0 V 信号执行虚拟读取。

Copyright © 2025 Texas Instruments Incorporated

Advisory	Message Order Inversion When Transmitting From Dedicated Tx Buffers Configured With Same Message ID
受影响的版本	0, A
详细信息	多个 Tx 缓冲区配置了相同的 Message ID。这些 Tx 缓冲区按升序依次请求发送，各请求之间设有延迟。根据各次 Tx 请求之间的延迟，Tx 缓冲区的实际发送顺序可能不符合预期的缓冲区编号升序。
规避措施	首先，将具有相同 Message ID 的 Tx 消息组写入 Message RAM。然后，通过一次写操作将这些消息的发送请求同时写入 TXBAR。 如果需要按特定顺序发送多个具有相同 Message ID 的消息，请使用 Tx FIFO，而不要使用专用 Tx 缓冲区。

Copyright © 2025 Texas Instruments Incorporated

Advisory ***ePWM: An ePWM Glitch can Occur if a Trip Remains Active at the End of the Blanking Window***

Revisions Affected

0, A

详细信息

消隐窗口通常用于屏蔽转换期间的 PWM 跳闸事件，因为这些事件对系统而言属于误触发。如果 ePWM 跳闸事件在消隐窗口结束后持续时间不足三个 ePWM 时钟周期，则 ePWM 输出可能出现非预期毛刺。

图 3-2 展示了可能导致 ePWM 输出异常的时间区间。




图 3-2. 非预期跳闸事件与消隐窗口到期

图 3-3 展示了可能出现的两种 ePWM 输出：跳闸事件在消隐窗口关闭前 1 个周期或关闭后 3 个周期内结束时，可能出现这些输出。




图 3-3. 可能产生的非预期 ePWM 输出情 形

规避措施

延长或缩短消隐窗口，避免发生非预期跳闸。

Advisory ***ePWM: Trip Events Will Not be Filtered by the Blanking Window for the First 3 Cycles After the Start of a Blanking Window***

受影响的版本

0, A

详细信息

消隐窗口开始后的前 3 个周期内，消隐窗口不会屏蔽跳闸事件。DCEVTFILT 可能会继续反映 DCxEVTy 信号的变化。如果启用了 DCEVTFILT，可能会影响后续配置的子系统（例如跳闸区子模块、TZ 中断、ADC SOC 或 PWM 输出）。

规避措施

请在需要消隐之前 3 个周期启动消隐窗口。如果需要在周期边界处进行消隐，则应在下一周期开始前 3 个周期启动消隐窗口。此方法有效，是因为消隐窗口可跨越周期边界持续生效。

Copyright © 2025 Texas Instruments Incorporated

Advisory	eQEP: Position Counter Incorrectly Reset on Direction Change During Index
受影响的版本	0, A
详细信息	使用 PCRM = 0 配置时，如果索引输入有效期间发生方向变化，位置计数器（QPOSCNT）可能被错误复位，导致计数值意外变化。位置计数器计数值最多可能与预期相差 ±4 个计数，并可能导致后续错误标志被意外置位。 使用 PCRM = 0 配置【即：索引事件时复位位置计数器（QEPCTL[PCRM] = 00）】时，如果索引事件发生在正向运动期间，位置计数器会在下一个 eQEP 时钟沿复位为 0。如果索引事件发生在反向运动期间，位置计数器会在下一个 eQEP 时钟沿复位为 QPOSMAX 寄存器中的值。eQEP 外设会在 QEPSTS 寄存器中记录首次索引标记的发生情况（QEPSTS[FIMF]），以及首次索引事件标记时的方向（QEPSTS[FIDF]）。它还会记住首次索引标记处的正交边沿，以便复位索引事件时使用相同的相对正交转换。 如果索引脉冲有效期间发生方向变化，模块仍会继续查找相对正交转换，以执行位置计数器复位。这会导致位置计数值发生意外变化。 之后，如果索引事件发生时方向未同时改变，计数器将按预期正确复位。
规避措施	如果索引有效期间可能发生方向变化，且由此导致的位置计数值变化会影响应用，则不要使用 PCRM = 0 配置。 如果适用于具体应用，可采用其他位置计数器复位选项（例如索引事件初始化（IEI））；这些选项不存在此问题。

Copyright © 2025 Texas Instruments Incorporated

Advisory	***Flash: Single-Bit ECC Error Interrupt is Not Generated***
Revisions Affected	0, A
Details	If the single-bit ECC error threshold is configured as 0, the single-bit error interrupt is not generated when there is a single-bit error.
Workaround	Set the error threshold bit field (FLASH_ECC_REGS ERR_THRESHOLD.ERR_THRESHOLD field) to a value greater than or equal to 1. Note that the default value of the threshold bit field is 0.

Copyright © 2025 Texas Instruments Incorporated

Advisory ***FPU: FPU-to-CPU Register Move Operation Preceded by Any FPU 2p Operation***

受影响的版本

0, A

详细信息

当一个多周期（2p）FPU 指令后接 FPU 到 CPU 寄存器传送时，适用本勘误。如果 FPU 到 CPU 读取指令的源寄存器与该 2p 指令的目标寄存器相同，则读取操作可能得到 2p 指令完成前的 FPU 寄存器值。这是因为 2p 指令依赖在流水线 E3 阶段进行结果数据转发。如果 E3 阶段发生流水线停顿，结果将无法及时转发给读取指令。

受此勘误影响的 2p 指令包括 MPYF32、ADDF32、SUBF32 和 MACF32。FPU 寄存器读取的目标必须是 CPU 寄存器（ACC、P、T、XAR0...XAR7）。如果寄存器读取属于 FPU 到 FPU 的寄存器传送，则不受此勘误影响。

在下面的示例中，2p 指令 MPYF32 的目标寄存器为 R6H。FPU 寄存器读取指令 MOV32 使用相同的寄存器 R6H 作为源寄存器，并以 CPU 寄存器作为目标寄存器。如果 E3 流水线阶段发生停顿，MOV32 将读取 MPYF32 指令完成前的 R6H 值。

问题示例：

```
   MPYF32 R6H, R5H, R0H  ; 2p FPU instruction that writes to R6H
|| MOV32 *XAR7++, R4H
   F32TOUI16R R3H, R4H   ; delay slot
   ADDF32 R2H, R2H, R0H
|| MOV32 *--SP, R2H      ; alignment cycle
   MOV32 @XAR3, R6H      ; FPU register read of R6H
```

图 3-4 展示了流水线不存在停顿时该问题的流水线示意图。

	Instruction	F1	F2	D1	D2	R1	R2	E	W		Comments
		FPU pipeline--->				R1	R2	E1	E2	E3	
I1	MPYF32 R6H, R5H, R0H || MOV32 *XAR7++, R4H	I1									
I2	F32TOUI16R R3H, R4H	I2	I1								
I3	ADDF32 R3H, R2H, R0H || MOV32 *--SP, R2H	I3	I2	I1							
I4	MOV32 @XAR3, R6H	I4	I3	I2	I1						
			I4	I3	I2	I1					
				I4	I3	I2	I1				
					I4	I3	I2	I1			
						I4	I3	I2	I1		
							I4	I3	I2	**I1**	**forwarded** as an operand to I4. This makes I4 appear to be a 2p instruction, but I4 actually takes 3p cycles to compute.
								I4	I3	I2	
									I4	I3	

图 3-4. 流　　水线示意图：问题在无停顿时发生于　　流水线中

Copyright © 2025 Texas Instruments Incorporated

Advisory（续） *FPU: FPU-to-CPU Register Move Operation Preceded by Any FPU 2p Operation*

图 3-5 展示了指令 I1 的 E3 时隙发生停顿时的问题流水线示意图。

	Instruction	F1	F2	D1	D2	R1	R2	E	W		Comments
		FPU pipeline-->				R1	R2	E1	E2	E3	
I1	MPYF32 R6H, R5H, R0H || MOV32 *XAR7++, R4H	I1									
I2	F32TOUI16R R3H, R4H	I2	I1								
I3	ADDF32 R3H, R2H, R0H || MOV32 *--SP, R2H	I3	I2	I1							
I4	MOV32 @XAR3, R6H	I4	I3	I2	I1						
			I4	I3	I2	I1					
				I4	I3	I2	I1				
					I4	I3	I2	I1			
						I4	I3	I2	I1		
							I4	I3	I2	**I1** (STALL)	I4 samples the result as it enters the R2 phase, but I1 is stalled in E3 and is unable to forward the product of R5H*R0H to I4 (R6H does not have the product yet due to a design bug). So, I4 reads the old value of R6H.
							I4	I3	I2	I1	There is no change in the pipeline as it was stalled in the previous cycle. I4 had already sampled the old value of R6H in the previous cycle.
								I4	I3	I2	Stall over

图 3-5. 指令 I1 的 E3 时隙发生停顿时的问题流水线示意图

规避措施

在此场景中，应将 MPYF32、ADDF32、SUBF32 和 MACF32 视为 3p 周期指令。必须在该指令的延迟槽中放置三条 NOP 或无冲突指令。

C28x 代码生成工具 v.6.2.0 及更高版本会生成正确的指令序列，并能检测汇编代码中的错误。在早期版本中，v6.0.5（适用于 6.0.x 分支）和 v.6.1.2（适用于 6.1.x 分支）的编译器会生成正确的指令序列，但汇编器无法检测汇编代码中的错误。

规避措施示例：

```
   MPYF32 R6H, R5H, R0H
|| MOV32 *XAR7++, R4H      ; 3p FPU instruction that writes to R6H
   F32TOUI16R R3H, R4H     ; delay slot
   ADDF32 R2H, R2H, R0H
|| MOV32 *--SP, R2H        ; delay slot
   NOP                     ; alignment cycle
   MOV32 @XAR3, R6H        ; FPU register read of R6H
```

图 3-6 展示了应用规避措施后的流水线示意图。

Copyright © 2025 Texas Instruments Incorporated

Advisory（续） FPU: FPU-to-CPU Register Move Operation Preceded by Any FPU 2p Operation

	Instruction	F1	F2	D1	D2	R1	R2	E	W		Comments
		FPU pipeline-->				R1	R2	E1	E2	E3	
I1	MPYF32 R6H, R5H, R0H || MOV32 *XAR7++, R4H	I1									
I2	F32TOUI16R R3H, R4H	I2	I1								
I3	ADDF32 R3H, R2H, R0H || MOV32 *--SP, R2H	I3	I2	I1							
I4	NOP	I4	I3	I2	I1						
I5	MOV32 @XAR3, R6H	I5	I4	I3	I2	I1					
			I5	I4	I3	I2	I1				
				I5	I4	I3	I2	I1			
					I5	I4	I3	I2	I1		
						I5	I4	I3	I2	I1 (STALL)	Due to one extra NOP, I5 does not reach R2 when I1 enters E3; thus, forwarding is not needed.
						I5	I4	I3	I2	I1	There is no change due to the stall in the previous cycle.
							I5	I4	I3	I2	I1 moves out of E3 and I5 moves to R2. R6H has the result of R5H*R0H and is read by I5. There is no need to forward the result in this case.
								I5	I4	I3	

图 3-6. 应用规避措施后的流水线示意图

Copyright © 2025 Texas Instruments Incorporated

Advisory **GPIO: Open-Drain Configuration may Drive a Short High Pulse**

受影响的版本

0, A

详细信息

每个 GPIO 都可通过 GPxODR 寄存器配置为开漏模式。但是，器件内部时序问题可能导致 GPIO 在进入或退出高阻态时，短暂输出逻辑高电平，持续时间最长为 0–10 ns。

这种非预期的高电平可能导致 GPIO 与线路上的另一个开漏驱动器发生争用，前提是另一个驱动器同时输出低电平。此类争用不可取，因为它会使两个器件承受应力，并使信号短暂处于中间电压电平。如果接收端逻辑没有足够的逻辑滤波能力来滤除该短脉冲，则可能将中间电压电平错误地识别为高电平。

规避措施

如果担心发生争用，请勿使用 GPIO 的开漏功能；可改为通过软件模拟开漏模式。具体做法是将 GPIO 数据（GPxDAT）设为固定的 0，并切换 GPIO 方向位（GPxDIR），以启用或禁用下拉驱动。示例实现见下方代码。

```
void main(void)
{ ...

  // GPIO configuration
     EALLOW;                                  // disable pullup
     GpioCtrlRegs.GPxPUD.bit.GPIOx = 1;       // disable open-drain mode
     GpioCtrlRegs.GPxODR.bit.GPIOx = 0;       // set GPIO to drive static 0 before
                                              // enabling output
     GpioDataRegs.GPxCLEAR.bit.GPIOx = 1;
     EDIS;
  ...

  // application code
  ...

  // To drive 0, set GPIO direction as output
     GpioCtrlRegs.GPxDIR.bit.GPIOx = 1;

  // To tri-state the GPIO(logic 1),set GPIO as input
     GpioCtrlRegs.GPxDIR.bit.GPIOx = 0;
}
```


Copyright © 2025 Texas Instruments Incorporated

Advisory	LIN: Inconsistent Sync Field Error (ISFE) Flag/Interrupt Not Set When Sync Field is Erroneous
受影响的版本	0, A
详细信息	在 LIN 通信期间，如果接收端（RX）收到的同步字段有误（即，同步字段收到的值不是 0x55），LIN 不会在 SCIFLR.ISFE 寄存器中置位 ISFE 标志，也不会触发 ISFE 中断。通信会终止，且不会收到数据，也不会置位 RX 接收中断。应用程序无法检测同步字段中的错误。应用程序可以检测同步字段是否完全为空，或是否未在规定容差范围内收到同步字段（如 *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual* 中所述），但无法检测同步字段数值本身是否有误。
规避措施	方法 1：持续轮询 SCIFLR.RXRDY 标志；如果在规定时间内该标志仍未置位，则超时退出。 可按以下步骤进行： 1. 轮询 SCIFLR.BUSY 标志，直到该标志置位。2. BUSY 标志变为高电平后，轮询 SCIFLR.RXRDY 标志。在该循环中同时启用软件（SW）超时；如果 RXRDY 标志未能在用户定义的时间间隔内置位，则超时并退出循环。 方法 2：配置 CPU 定时器，在 RX 中断未触发时产生中断。此方法不占用 CPU 带宽。 可按以下步骤进行： 1. 配置 XINT，使 LINRX 从高电平变为低电平时触发 ISR（表示 LIN 正忙）。2. 在 XINT ISR 中配置 CPU 定时器，以开始对帧完成时间计时。3. 如果帧正确接收且同步字段有效，应触发 LIN RX ISR；在该 ISR 中关闭定时器，以免发生误超时。4. 如果帧接收错误，则不会触发 LIN RX ISR，而会触发 CPU 定时器 ISR（发生超时），这表示同步字段有误。

Copyright © 2025 Texas Instruments Incorporated

Advisory	***MCD: Missing Clock Detect Should be Disabled When the PLL is Enabled (PLLCLKEN = 1)***
Revisions Affected	0, A
详细信息	即使 PLL 的输入 OSCCLK 缺失，PLL 的失速模式功能仍可提供较慢的 PLLRAWCLK 输出。与此同时，检测到 OSCCLK 输入缺失时，缺失时钟检测（MCD）电路会强制将系统时钟源切换到 INTOSC1。如果 PLLRAWCLK 和 INTOSC1 两个时钟源仍处于活动状态，则无法保证 MCD 多路复用器在切换这些系统时钟源时不会产生毛刺。在少数情况下，缺失时钟故障事件可能导致器件行为不可预测。
规避措施	当系统使用 PLL（PLLCLKEN = 1）时，通过写入 MCDCR.MCLKOFF = 1 禁用 MCD。 可配置双时钟比较器（DCC）电路，以快速检测 SYSCLK 频率是否因缺失时钟事件而下降到预期范围之外并进入失速模式。 当系统以 PLL 旁路模式运行（PLLCLKEN = 0）时，仍可使用 MCD 电路检测缺失时钟事件，并将时钟源切换到 INTOSC1。

Copyright © 2025 Texas Instruments Incorporated

Advisory	***Memory: Prefetching Beyond Valid Memory***
Revisions Affected	0, A
Details	The C28x CPU prefetches instructions beyond those currently active in its pipeline. If the prefetch occurs past the end of valid memory, then the CPU may receive an invalid opcode.
Workaround	**M1 –** The prefetch queue is 8 x16 words in depth. Therefore, code should not come within 8 words of the end of valid memory. Prefetching across the boundary between two valid memory blocks is all right. Example 1: M1 ends at address 0x7FF and is not followed by another memory block. Code in M1 should be stored no farther than address 0x7F7. Addresses 0x7F8–0x7FF should not be used for code. Example 2: M0 ends at address 0x3FF and valid memory (M1) follows it. Code in M0 can be stored up to and including address 0x3FF. Code can also cross into M1, up to and including address 0x7F7.

Table 3-3. Memories Impacted by Advisory

MEMORY TYPE	ADDRESSES IMPACTED
M1	0x0000 07F8–0x0000 07FF

Copyright © 2025 Texas Instruments Incorporated

Advisory **SYSTEM: Multiple Successive Writes to CLKSRCCTL1 Can Cause a System Hang**

受影响的版本 0, A

详细信息

如果在两次写入之间没有延迟而多次写入 CLKSRCCTL1 寄存器，系统可能会挂起，且只能通过外部 XRSn 复位或看门狗复位恢复。此情况是否发生取决于 SYSCLK 与 OSCCLKSRCSEL 所选时钟之间的频率比，并且并非每次都会出现。

如果在调试器中遇到此问题并暂停程序，程序计数器将指向 Boot ROM 复位向量。

实施该规避措施后，无论 SYSCLK 与 OSCCLK 的频率比是多少，都可避免此问题。

规避措施

每次写入 CLKSRCCTL1 寄存器后，使用 NOP 指令插入 300 个 SYSCLK 周期的软件延迟。

示例：

```
ClkCfgRegs.CLKSRCCTL1.bit.INTOSC2OFF=0;         // Turn on INTOSC2
asm("  RPT #250 || NOP");                       // Delay of 250 SYSCLK Cycles
asm("  RPT #50 || NOP");                        // Delay of 50 SYSCLK Cycles
ClkCfgRegs.CLKSRCCTL1.bit.OSCCLKSRCSEL = 0;     // Clk Src = INTOSC2
asm("  RPT #250 || NOP");                       // Delay of 250 SYSCLK Cycles
asm("  RPT #50 || NOP");                        // Delay of 50 SYSCLK Cycles
```

C2000Ware_3_00_00_00 and later revisions will have this workaround implemented.

Copyright © 2025 Texas Instruments Incorporated

Advisory	***USB: USB DMA Event Triggers are not Supported***
Revisions Affected	0, A
Details	The USB module generates inadvertent extra DMA requests, causing the FIFO to overflow (on IN endpoints) or underflow (on OUT endpoints). This causes invalid IN DATA packets (larger than the maximum packet size) and duplicate receive data.
Workaround	None

Copyright © 2025 Texas Instruments Incorporated

Advisory	***Watchdog: WDKEY Register is not EALLOW-Protected***
Revisions Affected	0, A
Details	The WDKEY register is not EALLOW-protected. Issuing the EALLOW and EDIS instructions to write to this register is not required. To enable software reuse on other devices where WDKEY is EALLOW-protected, using EALLOW and EDIS is recommended.
Workaround	None

Copyright © 2025 Texas Instruments Incorporated

4 芯片版本 0 使用说明和勘误

本节列出了适用于该芯片版本的使用说明和勘误。

4.1 芯片版本 0 使用说明

适用于该芯片版本的使用说明已在后续芯片版本中发现。详情请参阅“芯片版本 A 使用说明”。

4.2 芯片版本 0 勘误

适用于该芯片版本的勘误已在后续芯片版本中发现。详情请参阅“芯片版本 A 勘误”。

Advisory ***ADC: Enable Power to All ADCs to Avoid Incorrect VREFHI/VREFLO Behavior***

受影响的版本

0

详细信息

如果未使能所有 ADC，VREFHI 和 VREFLO 两条信号通路上都会出现一个较弱的下拉作用，且这一影响适用于所有基准源选择。该下拉作用会使相应基准电压下降，从而导致 ADC 转换出错。

规避措施


即使系统未使用某些 ADC，也应通过 ADCTL1 寄存器中的 ADCPWDNZ 位（设为 1）使能所有 ADC。

Advisory ***ADC: OSDETECT (Open/Shorts Detect) Logic Not Present***

受影响的版本 0

详细信息

OSDETECT 寄存器已从 *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual* 的 ADC 章节和寄存器部分中移除。芯片版本 0 不包含此功能。



规避措施

芯片版本 0 已移除这些控制寄存器。器件中不包含该电路。

Copyright © 2025 Texas Instruments Incorporated

Advisory	***ADC: There is a Resistive Path Between the Shared Analog Inputs Present on the VREFHI/VREFLO Pins***
Revisions Affected	0
Details	When the ADC reference is set to VDDA/VSSA, the VREFHI and VREFLO pins may be used as additional input channels to the ADCs on the device. The VREFHI pin is shared with ADC inputs D20 and E20 channels; and the VREFLO pin is shared with ADC inputs A13, B13, C13, D1, and E13. In this reference mode, there is a resistive connection between these two pins.
Workaround	There is no issue if the VREFHI and VREFLO pins are used for the analog reference. If the pins are used as analog inputs it is recommended to only drive one of the two, and float the other.

Advisory	***GPIO: 5V Signal Cannot Drive Low When 20mA Drive Mode is Enabled for Select GPIOs***
Revisions Affected	0
Details	GPIOs 2, 3, 9, and 32 have support for 5V level TTL signals, and also have a selectable drive strength (either 4mA or 20mA) in order to enable fast plus mode for PMBUS communications. This is controlled with the DRIVESEL bit in the IO_DRVSEL register in the analog subsystem module. If the voltage on the GPIO pin is above VDDIO + 0.3V and the DRIVESEL bit = 1, then the GPIO will not be able to drive the pin to a logical low.
Workaround	If the voltage level on the GPIOs in question is kept to VDDIO + 0.3V or below, there is no impact to the functional behavior of the device. If voltage levels at the pin are above VDDIO + 0.3V, then the DRIVESEL bit should be set to "0", disabling the higher drive strength to the GPIO. In this scenario, fast plus mode is no longer supported; and the max clock rate of the PMBUS is 400kHz, supporting fast mode only.

Copyright © 2025 Texas Instruments Incorporated

Advisory ***MPOST: Execution of Memory Power-On Self-Test will not Execute on Some Early Material***

Revisions Affected

0

Details

MPOST (Memory Power-On Self-Test) can be used in functional-safety applications to test the device memory on power up. This feature is activated by writing to the Z1_GPREG2.MPOST and Z1_DIAG.MPOST_EN bits using the DCSM Security tool. On impacted material, MPOST will not execute even if the Z1_GPREG2.MPOST and Z1_DIAG.MPOST_EN bits are written to.

Workaround

None. MPOST will not be able to execute. Fixed material will have an OTP revision number greater than 1. The OTP revision number can be determined using Table 4-1.

Table 4-1. OTP Revision Number Location

ADDRESS	8-bit MSB	8-bit LSB
0x0007 2232	0x5A	OTP revision

Copyright © 2025 Texas Instruments Incorporated

5 文档支持

有关器件专用数据手册及相关文档，请访问 TI 网站：https://www.ti.com.

有关 TMS320F28P55x 器件的更多信息，请参阅以下文档 :

- *TMS320F28P55x Real-Time Microcontrollers*数据手册
- *TMS320F28P55x Real-Time Microcontrollers Technical Reference Manual*

6 商标

所有商标均归其各自所有者所有。

7 修订历史

从 2024 年九月 20 日至 2025 年二月 20 日的修订内容 页码

- 本修订历史列出了从 SPRZ572A 到 SPRZ572B 的更改。 3
- *Devices Supported*部分：新增指向 TMS320F28P550SG 的链接..... 4
- *Package Symbolization for PDT Package – Automotive*图：更新了器件编号.....5
- *Package Symbolization for PZ Package – Automotive*图：更新了器件编号..... 5
- *Package Symbolization for PNA Package – Automotive*图：更新了器件编号.....5
- *Package Symbolization for PM Package – Automotive*图：更新了器件编号.....5

Copyright © 2025 Texas Instruments Incorporated

重要通知与免责声明

TI 按“原样”提供技术和可靠性数据（包括数据手册）、设计资源（包括参考设计）、应用或其他设计建议、Web 工具、安全信息及其他资源，并按存在所有缺陷的状态提供；TI 对所有明示或默示保证均不承担责任，包括但不限于适销性、特定用途适用性或不侵犯第三方知识产权的任何默示保证。

这些资源面向使用 TI 产品进行设计的专业开发人员。你应全权负责：(1) 为应用选择合适的
TI 产品；(2) 设计、验证和测试应用；以及 (3) 确保应用符合适用标准以及其他安全、信息安全、法规或其他要求。

这些资源如有更改，恕不另行通知。TI 仅允许你将这些资源用于开发使用资源中所述 TI 产品的应用。禁止以其他方式复制或展示这些资源。TI 不授予任何其他 TI 知识产权或任何第三方知识产权许可。对于你使用这些资源所引起的任何索赔、损害、费用、损失和责任，TI 概不负责；你应对 TI 及其代表予以全额赔偿。

TI 产品须遵守 TI 销售条款或其他适用条款；这些条款可在 ti.com 上查阅，也可能随相关 TI 产品一并提供。TI 提供这些资源不会扩大或以其他方式更改适用于 TI 产品的保证或保证免责声明。

TI 反对并拒绝你可能提出的任何附加条款或不同条款。 重要通知

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated