应用报告
使用最少 CLB 资源为三相三电平逆变器实现延迟保护

Aki Li

摘要

三电平逆变器拓扑常用于大功率应用，但这类应用需要专门的保护控制方案，许多用户尝试通过外部电路实现，成本较高。本应用报告介绍如何使用尽可能少的可配置逻辑块（CLB）资源，为三相三电平逆变器实现保护逻辑。

目录

1 引言 2
2 设计概述 3
3 CLB 实现 4
3.1 CLB 输入选择 4
3.2 计数器和 FSM 配置 5
3.3 CLB 输出 6
4 EPWM 配置 7
4.1 测试结果 8
5 总结 9
6 参考文献 9

商标

所有商标均归各自所有者所有。

Copyright © 2025 Texas Instruments Incorporated

1 引言

图 1-1 展示了一种典型的单相三电平 I 型逆变器，也称为中点钳位型（NPC）逆变器。单相 NPC 逆变器由 4 个串联的 FET（例如 IGBT）组成，其中 S1 和 S4 称为外侧开关，S2 和 S3 称为内侧开关。




图 1-1：单相三电平 I 型逆变器

考虑到并网时正、负半周的差异，正常运行时四个 FET 的常规开关状态列于表 1-1 中。

表 1-1：正常运行时的常规开关状态

交流半周	开关状态			
	S1	**S2**	**S3**	**S4**
正半周	交替动作	保持导通	交替动作	保持关断
负半周	保持关断	交替动作	保持导通	交替动作

发生过流、热过载等事件时，需要快速关断以保护半导体器件和系统。与两电平逆变器可以同时关闭所有 FET 不同，三电平逆变器必须遵循正确的关断顺序：先关闭外侧开关（S1 或 S4），经过特定延迟后再关闭内侧开关（S2 或 S3）；恢复过程中则必须先接通内侧开关。长期以来，这种延迟保护要求一直困扰着许多 UPS 和太阳能逆变器用户。软件算法响应过慢，无法及时提供保护，因此有些用户不得不使用 FPGA 或 CPLD 等外部硬件电路实现保护逻辑，这会增加系统成本和开发工作量。

为解决这一难题，先前的应用报告 *Achieve delayed protection for three-level inverter with CLB* 介绍了一种单芯片方案，利用 C2000 器件的可配置逻辑块（CLB）为 PWM 信号实现额外的延迟保护逻辑。但从单相扩展到三相逆变器时，大多数 C2000 器件的 CLB Tile 数量不足，因此需要额外占用 GPIO 作为变通方案。

另一份应用报告 *Achieve delayed protection for three-level inverter with Type 4 EPWM* 提出了一种利用现有 EPWM 特性的创新配置方案。不过，扩展到三相逆变器同样需要增加 EPWM 模块，这对于本身就需要较多 EPWM 模块的大功率系统并不理想。

此外，两份应用报告均假设故障事件由硬件信号反映（来自 GPIO 或内部比较器输出）。但在实际应用中，故障事件可能来自多个来源，也可能由手动关断命令触发。因此，需要一种对故障事件类型限制更少、灵活性更高的设计。

本应用报告介绍如何优化 CLB 逻辑，在保持相同性能的同时减少 CLB 资源占用。该方案还能简化软件设计，并允许用户针对不同故障事件沿用原有的故障响应动作。升级后的设计可用于至少配备 3 个 CLB Tile 的 C2000 器件，以实现三相三电平逆变器，包括 F2838xD/S、F28379D/S、F28076、F28004xC、F28003x 和 F28P55X。

Copyright © 2025 Texas Instruments Incorporated

2 设计概述

图 2-1 展示了单相在正、负半周运行时，CLB 实现的预期 EPWM 保护行为。CLB 输出示意图与先前应用报告中的图示相似，但 CLB 输出的生成和使用方式有所不同。




图 2-1：CLB 实现的预期 EPWM 保护逻辑

表 2-1 列出了各相的 EPWM 模块与 CLB Tile 分配。由于大多数 C2000 器件中 CLB 外设信号的多路复用关系，只有 EPWM1 至 EPWM4 的输出可替换为对应的 CLB 输出。因此，三相内侧开关分别使用 EPWM1、EPWM2 和 EPWM3 控制。

表 2-1：EPWM 模块与 CLB Tile 分配

开关	第 1 相	第 2 相	第 3 相
S1	EPWM5A	EPWM6A	EPWM7A
S2	EPWM1B	EPWM2B	EPWM3B
S3	EPWM1A	EPWM2A	EPWM3A
S4	EPWM5B	EPWM6B	EPWM7B
CLB	CLB1	CLB2	CLB3

Copyright © 2025 Texas Instruments Incorporated

3 CLB 实现

图 3-1 展示了各相完整的 CLB 框图。




图 3-1：完整的 CLB 框图

3.1 CLB 输入选择

该设计共需 8 个 CLB 输入，包括表 3-1 所示的输入信号（以第 1 相为例）。

表 3-1：CLB 输入信号选择

in0	in1	in2	in3	in4	in5	in6	in7
S2-EPWM1B	S3-EPWM1A	S2-EPWM1B（上升沿）	S3-EPWM1A（上升沿）	S1-EPWM5A	S4-EPWM5B	S3 EPWM1A_DB	S2 EPWM1B_DB

本设计为所有 EPWM 模块保留了传统的保护响应行为：无论采用单次触发还是逐周期配置，也无论故障由任何硬件事件触发还是由手动关断（例如软件强制跳闸）触发，所有 PWM 输出都会立即关断。

Copyright © 2025 Texas Instruments Incorporated

3.2 计数器和 FSM 配置

计数器模块用于实现自定义延迟。设计中还使用 LUT_0 对全部 4 个 PWM 输出信号进行或运算，并将 LUT_0 的输出用作 Counter_0 的 Reset 输入。同时将 mode0 和 mode1 均设为 1，使 Counter_0 仅在所有 PWM 输出信号均关断后才开始计数。MATCH1 设置为所需的延迟值。

如图 3-2 所示，状态机由 FSM 模块实现。两个输入用于确定 S0 的状态：E0 使 S0 变低，E1 使其变高。E0 对应 Counter_0 的 match1 事件；E1 来自 LUT_1 的输出，该 LUT 将两个内侧开关 PWM 信号（PWM1A 和 PWM1B）的上升沿组合起来。这意味着任一内侧 PWM 信号接通时，CLB 输出都会恢复为高电平。因此，可以为 S0 状态绘制卡诺图，如表 3-2 所示。




图 3-2：FSW 模块中的状态机

表 3-2：FSM S0 卡诺图

S0 E0E1	00	01	11	10
0	0	1	1	0
1	1	1	0	0

根据该卡诺图，可推导出 S0 的 FSM 方程如下：

S0=(S0 & ~E0) | (~S0 & E1)

Copyright © 2025 Texas Instruments Incorporated

3.3 CLB 输出

CLB 输出可覆盖原有外设信号。本例中，输出 LUT 将 FSM_SO 与原 EPWM1A/B 死区输出进行与运算；选择 OUTPUT LUT_0 和 LUT_2 作为最终 EPWM1A/EPWM1B 输出，如图 3-3 所示。

Table 32-4. CLB Output Signal Multiplexer Table

CLB Output	CLB OUTLUT	CLB1 Destination	CLB2 Destination	CLB3 Destination	CLB4 Destination
0	OUTLUT0	EPWM1A	EPWM2A	EPWM3A	EPWM4A
1	OUTLUT1	EPWM1A_OE	EPWM2A_OE	EPWM3A_OE	EPWM4A_OE
2	OUTLUT2	EPWM1B	EPWM2B	EPWM3B	EPWM4B
3	OUTLUT3	EPWM1B_OE	EPWM2B_OE	EPWM3B_OE	EPWM4B_OE
4	OUTLUT4	EPWM1A_AQ	EPWM2A_AQ	EPWM3A_AQ	EPWM4A_AQ
5	OUTLUT5	EPWM1B_AQ	EPWM2B_AQ	EPWM3B_AQ	EPWM4B_AQ
6	OUTLUT6	EPWM1A_DB	EPWM2A_DB	EPWM3A_DB	EPWM4A_DB
7	OUTLUT7	EPWM1B_DB	EPWM2B_DB	EPWM3B_DB	EPWM4B_DB

图 3-3：CLB 输出及外设信号多路复用器表

图 3-4 展示了 EPWM 子模块信号与 CLB 逻辑之间的关系。




图 3-4：EPWM 子模块信号与 CLB 逻辑之间的关系

Copyright © 2025 Texas Instruments Incorporated

4 EPWM 配置

表 4-1 列出了正、负半周所采用的不同 EPWM 设置。传统 EPWM 配置使用死区子模块为同一个 EPWM 模块生成一对互补 PWM 输出；本设计则通过两个 EPWM 模块的动作限定器动作反相来实现互补输出。由于两个 EPWM 模块共用 CMPA 值，可使用链接寄存器 EPWMXLINK，确保两个模块的 CMPA 值始终同步更新。

并网逆变器需要兼顾正、负半周的控制。采用本设计的 EPWM 配置后，只需在过零点通过死区子模块中的 DBCTL[OUT_MODE] 寄存器交换 EPWMxA 和 EPWMxB 输出即可。

表 4-1：正、负周期的 EPWM 设置

EPWM 信号	正半周基本设置	负半周
S1-EPWM5A	↑ CAU ↓ CAD 启用上升沿延迟	交换 EPWMxA 和 EPWMxB 输出
S2-EPWM1B	强制为高电平	
S3-EPWM1A	↑ CAD ↓ CAU 启用上升沿延迟	
S4-EPWM5B	强制为低电平	

以下代码展示了交换 EPWM 输出的方法。

```
        if(positive_cycle==1)
        {
// 正半周的默认设置
              EPWM_setDeadBandOutputSwapMode(EPWM1_BASE, EPWM_DB_OUTPUT_A,false);
              EPWM_setDeadBandOutputSwapMode(EPWM1_BASE, EPWM_DB_OUTPUT_B,false);
              EPWM_setDeadBandOutputSwapMode(EPWM5_BASE, EPWM_DB_OUTPUT_A,false);
              EPWM_setDeadBandOutputSwapMode(EPWM5_BASE, EPWM_DB_OUTPUT_B,false);
        }
        else
        {
// 负半周
EPWM_setDeadBandOutputSwapMode(EPWM1_BASE, EPWM_DB_OUTPUT_A, true);
EPWM_setDeadBandOutputSwapMode(EPWM1_BASE, EPWM_DB_OUTPUT_B, true);
EPWM_setDeadBandOutputSwapMode(EPWM5_BASE, EPWM_DB_OUTPUT_A, true);
EPWM_setDeadBandOutputSwapMode(EPWM5_BASE, EPWM_DB_OUTPUT_B, true);
        }
```


Copyright © 2025 Texas Instruments Incorporated

4.1 测试结果

如图 4-1 所示，该设计已使用 LaunchPad LAUNCHXL-F280039C 和 Kingst Logic Analyzer 完成验证。



图 4-1：测试平台搭建

图 4-2 展示了正半周期间的测试结果：故障发生时，EPWM5A 会立即启动 CBC 保护；在 CLB 中将延迟设置为 2us 后，测得 EPWM1B 延迟 2.098us 才变为低电平。实际延迟略长于设定值，这是 CLB 硬件逻辑电路固有延迟所致。图 4-3 展示了负半周期间发生故障时的情况，延迟保护逻辑同样按预期工作。




图 4-2：正半周期间故障信号低有效




图 4-3：负半周期间故障信号低有效

Copyright © 2025 Texas Instruments Incorporated

5 总结

本应用报告介绍了一种升级方案，可在使用最少 CLB 资源的情况下，为三相逆变器实现延迟保护。该方案还能简化软件设计，减少交流周期每次过零时的软件开销。该设计已完成验证，并已应用于实际项目。

6 参考文献

1. Texas Instruments，*Achieve delayed protection for three-level inverter with CLB*，应用报告。2. Texas Instruments，*Achieve delayed protection for three-level inverter with Type 4 EPWM*，应用报告。

Copyright © 2025 Texas Instruments Incorporated

重要声明与免责声明

TI 按“原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、Web 工具、安全信息及其他资源，并对所有缺陷免责；TI 不作任何明示或默示保证，包括但不限于对适销性、特定用途适用性或不侵犯第三方知识产权的默示保证。

这些资源面向使用 TI 产品进行设计的专业开发人员。您须自行负责：(1) 为您的应用选择合适的 TI 产品；(2) 设计、验证并测试您的应用；以及 (3) 确保您的应用符合适用标准及其他安全、安保、法规或相关要求。

这些资源如有变更，恕不另行通知。TI 仅允许您将这些资源用于开发使用资源中所述 TI 产品的应用。禁止以其他方式复制或展示这些资源。TI 不授予您使用任何其他 TI 知识产权或第三方知识产权的许可。对于您使用这些资源所产生的责任，TI 不承担任何义务；您须全额

赔偿 TI 及其代表因您使用这些资源而产生的任何索赔、损害、费用、损失和责任。

TI 产品受 TI 销售条款、TI 通用质量指南或其他适用条款约束；相关条款可在 ti.com 上查阅，也可能随 TI 产品一并提供。TI 提供这些资源不会扩大或以其他方式改变适用于 TI 产品的保证或免责条款。除非 TI 明确将某产品指定为定制产品或客户指定产品，否则 TI 产品均为标准目录通用器件。

对于您可能提出的任何附加或不同条款，TI 均提出异议并予以拒绝。
重要声明

Copyright © 2025, Texas Instruments Incorporated

Last updated 10/2025