全国大学生嵌入式芯片与系统设计竞赛

AMD FPGA创新设计赛道

嵌入式通信容错测评平台

设计报告

自主选题赛道

工程发行20261102 delivery clean

外壳版本v16

2026年11月3日

摘要

嵌入式设备的UART链路容易受到短脉冲、采样相位偏移和连续突发错误影响。传统调试往往分别依赖示波器、串口日志和人工修改接收参数，难以把发送条件、实际电平、接收结果与恢复效果关联到同一次试验。针对这一问题，本作品构建由AX7010、PYNQ/7020和STM32组成的通信容错测评平台。AX7010产生测试数据与可控扰动，7020可编程逻辑并行运行固定单点接收器A、可调三点表决接收器B并保存局部波形，STM32独立回报实际接收数据；PS端完成计划编排、证据归档、分析与浏览器交互。

平台实现容错边界扫描、图片传输与CRC约束恢复、统一接收参数评估三项核心功能。B支持14组合法d/s；图像采用128×128灰度格式，按64个ITEM传输。规则与边缘AI作为并列的稀疏选点策略，共用预算和反馈链。在一组冻结条件中，两种方法各使用14条记录，相比44条完整参照减少68.18%，同时明确展示4/14格点覆盖。两幅图像的整图统一参数配对实测中，B位错误由2398降至1672、1855降至1199。备用SD新安装完成65条图片记录，多路CRC恢复图像与接收CONFIG中的整图SHA256一致。作品还提供七项可复用技能、构建脚本与模型协作纠错记录，使测试过程和结论能够复核、复现。

关键词：FPGA；UART；故障注入；三点表决；图像恢复；PYNQ

作品成果总览

本作品将UART受扰信号、同源A/B接收、独立STM32回报与软件分析关联到同一次实验。三项功能分别回答容错边界在哪里、已接收的受损数据能否恢复、整图应统一选择哪组接收参数。

三项功能与已取得的结果

工程问题	对应功能	实现方法	已取得的结果
逐点调试难形成可比较的容错边界	容错热力图含规则与AI选点	可控相位 / 宽度扫描；三个独立判据；预算与覆盖联合统计	冻结对照中规则、AI各14条，完整参照44条；记录减少68.18%，各覆盖4/14格点。见5.4节、E2。
CRC失败块被丢弃后，受损信息难以继续利用	图片传输与恢复	保留A/B/STM实收块；CRC约束候选纠错；空间排序与整图SHA确认	新SD同证据比较：仅B恢复425个错像素，多路CRC恢复0错像素且SHA匹配；65条严格完成。见6.4节、E3。
固定接收参数不便针对具体波形比较与调整	接收策略与波形	共同局部窗口枚举14组d/s；整图锁定一组；配对传输检验	两幅图B完整帧累计位错减少30.28%、35.36%；分别由44/64、45/64正确帧提高至50/64、49/64。见5.3节、E1。

共同工程基础：7010 PL产生刺激与扰动；7020 PL采样、并行译码并保存CAP；7020 PS编排、分析与提供网页；STM32作为独立DUT返回实收数据。每条记录绑定计划、身份和原件。

三项结果分别来自稀疏扫描对照、同证据图像恢复和统一参数配对传输。表中给出对应分母、条件与证据入口，便于逐项复核。

复核入口：第2～4章说明原理与实现，第5～6章给出对照结果，第7～8章说明协作与技能提炼，第9章提供部署步骤；附录B将结论映射到原始资料。

目录

1 设计背景与创新目标 1
1.1 问题背景与已有方法 1
1.2 设计目标与适用场景 1
1.3 主要创新与工程贡献 2
1.4 主要技术指标 2
2 系统原理与总体方案 3
2.1 系统组成与信号闭环 3
2.2 扰动产生与接收原理 4
2.3 三类评价判据 5
2.4 方案选择依据 5
3 硬件实现与软硬件划分 5
3.1 器件与电气连接 5
3.2 软硬件任务与接口 6
3.3 缓冲与观测范围 7
3.4 v16机械结构与制造交付 7
3.5 时钟条件与实现约束 9
4 核心功能与软件实现 9
4.1 软件分层与执行状态机 9
4.2 容错边界扫描与选点 10
4.3 图片传输与恢复 13
4.4 整图统一接收参数评估 15
4.5 浏览器交互与结果导出 17
5 优化过程与性能资源对比 18
5.1 优化目标与比较方法 18
5.2 优化前后综合对比 18
5.3 统一参数的配对整图实测 19
5.4 稀疏选点的执行量与覆盖 19
5.5 资源占用与时序结果 20
5.6 优化决策总结 21
6 正确性验证与实验结果 22
6.1 验证层级与统计定义 22
6.2 RTL与软件参考模型 22
6.3 扫描与异常状态 23
6.4 图片恢复与新SD复现 23
6.5 ARM模型兼容与计时 23
6.6 实验结论 24
7 大模型协作与自我纠错 24

7.1 分工与协作流程 24
7.2 案例一冻结模型文件变化 24
7.3 案例二时钟解释与方案自我修正 25
7.4 案例三ARM浮点差异 25
7.5 原始交互与可追溯性 26
8 可复用技能包 26
8.1 提炼方法与目录结构 26
8.2 七项技能的起点与适用边界 26
8.3 陌生团队的使用步骤 27
8.4 效果验证与迁移范围 28
9 从零复现与交付 28
9.1 环境和发布版本 28
9.2 电脑端检查与构建 29
9.3 备用SD与目标板软件检查 29
9.4 创建全新安装 29
9.5 启动网页与端口转发 30
9.6 硬件演示与预期输出 30
9.7 目录与交付清单 31
10 总结 31
附录A 指南要求对应关系 32
附录B 数据与原件索引 33
参考文献 34

1 设计背景与创新目标

1.1 问题背景与已有方法

UART广泛用于嵌入式设备间的低成本通信。链路受到毛刺、采样位置变化或连续突发错误影响时，工程人员通常使用示波器观察电平、串口工具查看字节，再手动调整接收参数。这些工具分别回答不同问题，却不天然关联同一次试验：看到了毛刺，并不意味着接收端一定错误；观察端解码正确，也不意味着被测设备完成了业务。

本平台设置固定中心单点接收器A作为可控基线，再与可调三点表决接收器B比较。商业USART也已采用过采样、多数表决及采样位置调整等方法[7]。本作品关注在可重复扰动下测量这些策略的边界，而不是将过采样或多数表决原理作为原创。毛刺覆盖多个表决位置、破坏起始位或改变接收初相时，仍可能发生错误，因此需要同时保存实际输入和独立DUT回报。

Zynq、PYNQ和STM32资料提供了软硬件实现基础[1][2][3]。已有CRC纠错研究通过枚举噪声模式并检查码字有效性实现恢复，例如GRAND相关工作[8]；无线PPR则利用物理层提示和部分重传减少重复发送开销[9]。主动学习文献研究如何以不确定性等准则选择下一次查询[10]。这些工作为错误信息复用与主动测量提供了依据，但其通信对象、观测条件和评价目标各不相同。

本项目将上述思想落实到UART板级实验：热力图把毛刺条件、同源A/B接收和STM32业务回报关联；图片恢复在受限错误模型下组合接收CRC、多路实收块和空间连续性排序，并用整图SHA确认；参数分析在共同局部窗口上为整图选择同一组d/s，再以配对传输检验效果。这些是具体测评流程、实现与证据链的贡献，不构成“CRC首次用于纠错”或“首次在UART中修复”的主张。

相应地区分三类已有能力与本项目工作：商业UART可提供硬件采样与噪声指示，但本项目进一步组织相位／宽度扫描及独立判据；CRC和部分包恢复可利用受损信息，但本项目针对连续同位翻转及多路实收块给出UART图像恢复流程；主动学习可减少查询，但本项目将记录准备成本、重复测量、拒答和覆盖范围一并纳入实验账簿。

1.2 设计目标与适用场景

平台面向串口抗扰实验、接收算法教学和设备通信调试。目标一是可重复改变扰动条件并观察容错边界；目标二是用图片展示不同接收与恢复方法的影响；目标三是根据实采局部片段评估整图统一参数，再通过完整传输检验改善效果。

三项核心功能共用同一配置、执行与证据框架。输入非法时拒绝生成计划；运行时锁定计划和预算；结果页可回到具体记录。不同任务的成功条件分别定义，避免用一种成功替代另一种成功。

1.3 主要创新与工程贡献

第一，以独立刺激源和观察端构成UART板级测评链路。7010产生可控扰动，7020的A/B接收器并行观察同一输入，STM32独立回报实际接收和业务状态。热力图将扰动条件与三个判据关联，使“波形异常”“接收错误”和“业务失败”可以分别定位。

第二，把可追溯实验机制落实到执行过程：配置生效读回、记录身份、MARK、原件哈希及严格退役共同约束统计。它使有效失败保留在结果中，使执行状态不确定的UNKNOWN阻断后续记录，为策略对照和结果复核提供工程基础。

第三，面向UART实收图像块，以接收CONFIG中的块CRC筛选连续同位翻转候选，结合多路实收数据与空间连续性评分选择输出，再以整图SHA确认完整性。源图仅进入独立评价支路。

第四，在共同有效窗口上为64个ITEM评估同一组d/s，保留初相不确定性和并列候选，不逐块挑选最优拼接。

第五，将时钟参考、协议契约、模型一致性和预算公平性等开发问题抽离为七项可复用技能。每项提供独立示例、验证入口和失效条件，使经验能够迁移到其他板卡或题目。热力图、图片恢复和统一参数评估属于应用贡献，实验机制与技能包支撑其可信使用和复用。

1.4 主要技术指标

表1 主要技术指标

指标	本作品指标
测试UART	名义1 Mbit/s
B合法参数	14组d/s
图片格式	128×128、8位灰度、16384字节
整图执行	1 CONFIG＋64 ITEM
局部采样	4096点，按100 MHz约40.96 μs
7020实现	100 MHz约束，WNS +0.048 ns

2 系统原理与总体方案

2.1 系统组成与信号闭环

系统由刺激源、观察与分析端、独立被测端和浏览器组成。AX7010采用XC7Z010CLG400-1；领航者V2的7020工程器件为XC7Z020CLG400-2；被测端采用STM32F103C8。两块FPGA均属AMD Zynq-7000系列，符合自主选题初级组的器件范围[4]。实现采用Verilog RTL、PYNQ Python、原生C与浏览器前端，不依赖HLS或AI Engine。

本版实测主线采用Direct拓扑。AX7010的W19同时送往STM32 PA10与7020 CH0，后者并行采集实际电平并运行A/B接收；STM32由PA9返回实收字节和状态，7020保存回报证据。PS通过控制UART、H1数据链和AXI寄存器组织试验，电脑经SSH端口转发访问板端网页。数据路径与控制路径分别表示，避免把浏览器到板端的网络通信误认为被测UART。




图1 系统组成及数据与控制关系

与只观察串口输出的工具相比，本系统同时保留源请求、物理输入片段、A/B字节、STM回报和软件处理结果。相同会话内，各项材料由record_id、完整identity、计划SHA及原件SHA关联。

2.2 扰动产生与接收原理

发送端在封存载荷和控制参数后输出测试UART。单点扰动作用于指定字节和位位置；连续多点以起始字节和数量描述，当前共享位号、相位和宽度。无扰动是有效参照条件，而非缺少一次试验。计划扰动数量与接收误码数量分别统计，不能视作相同变量。

A采用固定中心单点采样，B采用可调三点多数表决。两者共享同步前端与采样使能，使差异主要反映接收策略。B的合法集合为d取1至4且−2≤s≤3−d，四个d分别对应5、4、3、2个s，共14组。




图2 同一位周期内的采样与三点表决原理非实测波形

具体译码采用16倍采样使能。以确认起始沿后的使能计数为参照，第k个数据位（k=0～7）的中心为24＋16k＋s，停止位中心为152＋s；B在中心减d、中心、中心加d处各采一次，三个电平中至少两个为1即判1。图2给出中心单点落入窄毛刺而两侧采样保持正确的情形。毛刺覆盖两个表决位置或破坏起始位时，三点表决仍可能失败，这也是扫描边界的必要性。

d、s的单位是采样使能间隔，不是100 MHz时钟周期。冻结模型使用步长4、模25的累加器生成平均16 MHz使能，实际间隔分布为6或7个逻辑时钟周期；逐周期重放保留这一差别，并包括结果延后一周期有效的行为，避免以均匀插值代替真实时序。

本系统的4096点CAP是局部电平窗口。按约100 MHz配置解释，点间隔约10 ns，窗口约40.96 μs。完整UART帧由字节事件及其时间戳保存，局部CAP用于观察扰动与采样关系，两类证据互补，不能将一段CAP拉伸为整帧或整图连续采集。

时钟配置按板上只读记录核对：PYNQ默认按50 MHz参考换算并显示FCLK0为150 MHz，而该板参考晶振为33.333333 MHz，IO PLL倍频30、分频5×2，推算FCLK0约100 MHz。PYNQ

源码与Zynq时钟机制分别见[2]和[1]。本文采用100 MHz实现报告解释当前工作条件，不把软件读值当作物理测频结果。

2.3 三类评价判据

B完整帧正确要求实际A/B观察支路中的B帧字节与参考帧相同；STM载荷正确要求DUT实际收到的载荷正确；STM业务成功还要求被测设备协议和业务状态满足规则。帧头或CRC错误可能与载荷结果不同，三者分别统计和绘图。

对每个格点报告成功数与有效测量数，如2/3，同时保留要求重复次数。合法未测、次数不足、混合、全失败、非法、UNKNOWN分别显示。只有真实执行记录进入实测统计；模型估计采用不同样式，不能填成已测格点。

2.4 方案选择依据

方案选择围绕时序确定性、评价独立性和迭代成本展开。扰动产生与采样需要位级时序，放在FPGA中实现；计划编译、CRC候选搜索、数据统计与网页交互放在PS中实现。两者通过寄存器、事件与原件文件交接，避免用Linux任务调度直接决定采样时刻。

若只采用串口字节日志，就缺少解释同一错误的局部电平依据；若仅观察A/B接收结果，就不能确认独立DUT的实际业务状态。因此本作品同时保留局部CAP、完整字节和STM32回报。采用现有开发板与线束，把开发工作集中在可控扰动、接收策略和可追溯软件上。上述为设计选择依据，不是对其他设备做出的性能排名。

采用双FPGA的主要理由是分离刺激与观察的时序。7010在自身时钟域输出UART和毛刺，7020在独立时钟域采样，保留真实跨器件异步链路；改变接收参数时，无需同时改动刺激逻辑。若把发送和接收合入同一FPGA并共享时钟，可能引入固定相位关系，降低对实际异步接收条件的代表性。单FPGA采用独立时钟域也可实现类似实验，但需要额外核对时钟独立性、资源竞争和观测路径。本设计选择双板以便隔离和核验，代价是增加器件、供电与接线。

3 硬件实现与软硬件划分

3.1 器件与电气连接

AX7010负责时序敏感的UART发送、单点/连续多点扰动及MARK输出。发送数据先由PS经H1链路传入缓存，再根据已封存的参数发送。控制链处理配置、起发、完成和状态读取；发送端硬件事件为试次归属和成本记账提供依据。当前发送侧LIFE时钟为50 MHz，W19测试串口名义1 Mbit/s，控制链名义230400 bit/s，H1名义2 Mbit/s。

7020 PL负责异步输入同步、A/B译码、实际配置寄存器、结果保存与快照。PS运行Linux和PYNQ，使用AXI-Lite读取寄存器，利用原生RT UART服务接收高频控制回报，再由Python生成归档和界面数据。将逐位时序留在PL、将计划和分析留在PS，可避免Linux调度抖动直接决定采样时刻，也便于迭代图像处理和报告逻辑。

STM32作为独立DUT，接收真实W19信号，不使用平台软件计算的B结果。PA10接收请求，PA9回传实收内容。固件保存字节、时间与UART错误，通过状态机区分完整接收、超时、截断和异常。其回报形成被测端评价依据，不能由7020译码是否正确替代。

本作品采用现有开发板和3.3 V逻辑线束连接。表2列出当前Direct主线的关键输入、输出与约束；实际接线对应本发行版XDC和板卡原理图。

表2 三板关键连接与信号用途

模块与信号	输入或输出	功能
AX7010 W19	输出至STM PA10、7020 CH0	受扰测试UART
AX7010 W18	输出至7020 CH2	实际故障MARK
STM32 PA9	输出至7020 CH1	DUT实收与状态回报
7020 CH0 / R14	输入	同源A/B译码与电平观测
7020 CH1 / U13	输入	STM回报证据
7020 CH2 / V13	输入	毛刺触发与局部快照关联
7020 H1 TX/RX T16/U17	输出/输入	与AX7010 Y14/W14交叉连接的数据链
控制UART与共地	双向控制、公共参考	命令、状态和事件传递

控制UART连接7020 J15 TX至7010 F17 RX、7010 F16 TX至7020 T19 RX，按当前约束核对接线。

3.2 软硬件任务与接口

软硬件划分遵循确定性要求和处理粒度。表3列出各层职责、交接信息和设计理由。

表3 软硬件分工与交接边界

层次	主要输入→输出	划分理由
7010 PL	缓存数据、封存参数→W19、MARK、事件	位级扰动与发送时序由硬件决定
7020 PL	同步后CH0→A/B字节、时间戳、CAP	并行接收同源输入，保持采样可比
7020 PS	计划、实收原件→归档、恢复、软件候选	便于计划管理、复杂分析与版本迭代
STM32 DUT	W19请求→实收与业务状态	独立于A/B算法提供被测端结果

控制接口传递配置与状态，H1承载发送数据，AXI-Lite连接7020 PS与PL寄存器，CH0/CH1/CH2保存实际测试输入、STM回报和MARK。软件保存请求参数，同时读回实际生效值及序号，避免配置请求尚未生效就将新参数写入结果。

接口契约区分RW、RO、W1C、脉冲和保留位。逐笔READ32检查epoch、事务、地址、CRC与返回数量，原始响应和解析结果同时归档。各板时钟与异步边界分别处理，内部时序报告不替代板间电气检查。

7020输入前端capture_frontend_8ch_v1采用两级触发器同步外部异步电平，两级均标注ASYNC_REG；第一级仅送往第二级，采样与边沿检测使用同步后的电平。该结构使A/B共享同一数字输入，但不能保证任意窄脉冲都被完整保留。因此CAP反映同步后采样到的电平，MARK用于事件关联；对扰动是否生效，还需核对CH0快照与发送记录，不能只看MARK。

3.3 缓冲与观测范围

CAP保存4096个局部电平点；完整UART字节由字节事件及时间戳保存。波形页将理想参考、实际受扰输入和软件重建结果分别标识，并叠加采样位置、表决点及差异。所谓修复曲线表示软件解码或重建轨迹，不表示已经重新发送的电气波形。没有覆盖的时段不能画成实采数据。

3.4 v16机械结构与制造交付

现行机械结构采用v16上下叠放方案：7020在下、7010在上，元件面均朝上，保留原亚克力，STM32置于壳外。OpenSCAD源文件为hardware/enclosure下case_v16.scad与retained_mounts.scad，配套提供总装预览及交互装配指南（机械资料见附录B）。

底托承托7020亚克力边缘，由可移动压块定位，避让背面器件。7010通过四根10 mm隔离柱连接两根可调梁；上层重量由四根独立支柱传到底托，7020 PCB不承重。两板PCB底面标称Z15、Z68 mm，间距53 mm。

五块可拆外罩采用1.2 mm PETG，顶盖带加强筋，不安装风扇，保留被动通风和服务窗口。CAD外形约186×180.4×115.2 mm，不含伸出五金及插头。图3取自原包总装网格，按等比例正投影显示；板卡和接口为包络示意，不是实物照片或精密开孔图。




图3 v16上下叠放外壳总装与内架示意原包CAD模型

交付提供v16 SCAD、14份STL、数量清单、总装预览与装配指南。装机件为13种29件，另有1个孔径试片；内架、外罩分组交付，按print_manifest.json数量以毫米、100%原尺寸打印。14份STL的SHA256与清单一致。

外壳已完成打印和装配。2026年11月2日归档8张原始实拍，实际装配检查结果为打印件无修改、无顶碰、无松动，网线、电源和USB正常插拔。照片与检查记录位于hardware/measured_enclosure_fit。图4展示装配完成的外观与拆盖内部布局，补充图3的CAD结构说明。

（a）装配完成外观　　（b）拆盖后的上层固定与线束




图4 v16实物装配与内部布局装置实拍

3.5 时钟条件与实现约束

实际使用Vivado 2026.1，与指南建议版本一致。7020采用100 MHz实现约束。PYNQ读回频率与板载参考的差异通过只读寄存器、参考源和软件源码核对解释，保持原有运行配置。约100 MHz来自参考时钟与分频配置推算，本文不把该数值表述为示波器直接测量结果。两块FPGA的资源、时序及取舍见第5章。

4 核心功能与软件实现

4.1 软件分层与执行状态机




图5 软件关系框图与单条记录操作流程

软件按前端、服务与任务、执行适配、算法和证据存储分层。web目录提供扫描、图片、接收策略、会话与导出页面；server.py处理请求，worker.py管理独立任务，live.py连接真实执行器；demo_authority.py管理本轮范围、预留和实际占用；vendor目录保存扫描、图像和d/s分析模块。Python负责业务组织，原生C负责指定UART服务，PL仍承担实际位级时序。

用户进入网页后，先确认任务范围和预算，修改参数并生成计划，查看合法点、非法原因、总记录数与计划SHA，再启动任务。任务进度固定显示，停止优先取消尚未开始的记录；当前记录按实际状态完成归档和清理。历史浏览、上传预览、软件分析与导出不新增硬件记录。PREVIEW与LIVE分别标记和记账。

图5(a)为模块关系框图，图5(b)为单条记录的完成判定。READY是实际回报中的必要证据之一；有效证据、记录身份、原件一致性及严格退役验证共同满足后，记录才计为严格完成，随后分别统计业务成功或失败。执行状态不确定时保留占用与原件并阻断后续记录。

三类判据独立计算。B完整帧正确要求实际译码帧与参考帧一致；STM载荷正确比较DUT实收载荷；STM业务成功还要求协议状态满足业务规则。完整帧错误可能只涉及头部或CRC，载荷正确也不自动等于业务成功。证据缺失或控制异常进入相应质量状态，不强行归为被测失败。

记录依次关联起发意图、START、完成回报、原件归档和退役。主机完成判定同时要求evidence_quality为VALID、actual_READY_saved为true和strict_retirement_verified为true，并重新核对原件。正常完成、有效业务失败、证据无效、UNKNOWN和未执行取消分别记录；停止先取消尚未开始部分，独占冲突返回占用信息。

4.2 容错边界扫描与选点

本功能以同一组可控扰动比较接收结果，输出带重复次数和原件引用的容错地图。使用者既可完整扫描，也可在相同候选域中采用规则或AI减少选点；两种稀疏方法共享执行器、反馈格式和预算规则。

输入与计划

计划编译器compile_plan(request)接收receiver_B、fault、scan、payload、repeats和max_records等字段，输出封存计划或结构化拒绝原因。它验证合法d/s、字节范围、共享扰动参数、格点组合及容量，不自动修正用户非法输入。默认采用递增00…FF载荷，将全零等压力载荷另行标识。

选点方法

顺序扫描对声明格点逐项重复。可配置规则先汇总所选目标的有效反馈，遇UNKNOWN或未完成重复组时停止选择，并检查剩余额度是否足够完成一组重复。一般条件域优先复核混合结果，再选择同相位稳定成功／失败之间的未测点，最后探索其他声明的未测条件；同类候选按确定性条件ID排序，不假设整个参数域单调。

满足原14格、三次重复和锚点前缀约束时，规则复用历史BOUNDARY_BRACKET_EXPLORATION_RULE_V0_2：先测phase15/width1与phase15/width30，随后优先检查同相位相反稳定观测之间的区间，并安排跨相位探索；混合三次结果保留不稳定性。这一策略结合有限候选域与明确探索规则，不等同于普通全局二分搜索。

规则选点流程

规则选点输入包括封存计划、实测记录、评价目标、剩余额度和候选域哈希。先校验计划与候选域，核对剩余额度与记录数，再汇总反馈。校验失败、存在UNKNOWN或重复组未完成时拒答；额度不足一组确认重复或未启用细化时停止。

满足前置条件后，依次优先复核混合结果、选择同相位同上下文中相反稳定观测之间的未测点、探索其他已声明未测点。同类按条件ID排序，无候选则停止。若无混合结果，且历史14格、三次重复和锚点前缀等契约满足并产生有效候选，则使用历史规则；否则采用通用排序首项。

结果包含条件、理由、规则版本和选择哈希，交由执行器核对并测量，选点器不授予硬件权限。源码对应custom_refine.py中的rule_suggest，历史规则适配由legacy_choice完成。

边缘AI选点流程

边缘AI提供下一次测量候选，不替代三项成功判据。通用流程先核对模型工件、适用域、完整反馈组和预算，再对允许候选评分，输出选择理由及模型来源。域外拒答或规则回退单独留痕。实板选点与ARM兼容核验按各自记录解释：前者评价执行量和覆盖，后者评价输出一致性及运行耗时。

本报告72条对照中的AI组实际采用EDGE_AI_OSS_ENTROPY_COVERAGE_V1。会话4e计划绑定模型文件e4aad6913776c6886547639f88451502f96bfdd452d485ba7ff42e44b0440764；两次自适应选择均记录training_model_used为true，选择phase15/width10与phase25/width20。其策略以熵权重0.7、覆盖新颖度0.3排序，并按当前重复量施加惩罚。初始锚点为显式配置，不算模型自主发现；旧混合策略兼容入口不作为本次实板结果的来源。

边缘模型使用随机森林对B完整帧、STM载荷及STM业务三个目标生成未校准分数，训练仅使用84条已审查记录，40条验证与30条历史记录不参与拟合。STM模型不使用B的d/s特征。PC链路采用scikit-learn 1.7.2、scikit-activeml 1.0.1与emlearn 0.23.2；板端使用轻量Python及导出C实现，不要求安装训练库。熵选点结合已声明的覆盖、完整重复组和次数上限，反馈影响当前选点而不自动重训全局模型。

当前训练域为递增载荷、byte20/bit0单点、d3或d4且s为−1，并检查相位和宽度的坐标包络。域外请求标记未学习，按配置转为规则探索或停止，不输出假定有效的预测。5.4节实板选点

与6.5节ARM兼容核验绑定同一冻结开源模型，但前者评价实验执行量和覆盖，后者评价输出一致性与运行耗时。

计数与实验条件

14格、每格3次的完整参照计入1条CONFIG和1条无扰动参照，共44条；4格、每格3次的稀疏计划为14条。

本报告的72条对照固定B为d3/s−1，载荷为递增256字节，扰动作用于byte20/bit0。合法相位 / 宽度为：相位5对应宽度1、10、20、30、40；相位15对应1、10、20、30；相位25对应1、10、20；相位35对应1、10，共14格，每格要求3次。两项稀疏策略先运行，完整参照最后运行，其结果不提供给前面的选点器。

结果与证据

每个格点分别保存成功数、有效测量数、要求重复数、UNKNOWN及原始记录引用。热力图横轴为宽度、纵轴为相位，区分全成功、全失败、混合、不足次数、未测、非法和UNKNOWN。有效失败保留在分母；缺证据记录不当作有效标签，也不从执行账目中删除。

图6为工作台加载完整参照session_0000004f实测摘要后的视图。三张图分别对应B完整帧、STM载荷和STM业务，颜色与分数表达各自判据；该图来自已归档历史记录，不表示本次撰写时重新执行了测量。



图6 三判据热力图完整参照session_0000004f

执行适配层在起发前后保存意图、控制事件、配置读回和原始结果，检查READ32的epoch、事务、地址、请求/回复CRC、返回数及identity，防止只凭汇总计数判定完成。严格退役完成后才允许下一项；UNKNOWN保留已占用额度并停止后续，不因服务重启退款或自动补做。

4.3 图片传输与恢复

本功能研究已收到的受损UART块能否继续利用。发送与接收阶段保存真实数据；恢复阶段只读取接收配置、实收字节和允许的错误模型，输出恢复图、来源与不确定掩码。原图进入后续评价，不参与候选生成。

输入与传输协议

上传端支持PNG、JPEG、WebP、BMP，提供留白与居中裁剪两种转换方式，生成128×128灰度数据并计算SHA256。整图由1条CONFIG和64条ITEM组成，CONFIG沿用固定d3/s−1接收参数，64个ITEM使用用户选择的同一组B参数。PS按种子生成随机毛刺计划并封存，传输中不更换参数或随机序列。

协议将图像属性与块内容分离：CONFIG以55 CC开头，包含宽高、块数、每块CRC16和整图SHA256；64块配置帧共184字节。ITEM以55 AA开头，包含运行、图片、试次、块索引、尝试和路由标识，20字节头、256字节载荷及2字节帧CRC共278字节。STM回报以55 BB开头并携带接收错误与业务状态。接收时同时校验身份、长度、索引和CRC，防止把其他图片、其他尝试或残留数据拼入当前图像。

恢复处理首先解码实际接收的CONFIG，取得每块CRC、图片尺寸、块数和整图哈希；再校验A/B/STM字节与同一试次的关系，分别组装图像与缺失掩码。重复相同块幂等处理，冲突块要求显式选择尝试，不用后到结果静默覆盖前一记录。

恢复方法

crc_burst_B面向未知位置的连续同位翻转模型。对接收块与期望块CRC计算综合差异，利用不同位、不同长度连续翻转的CRC特征筛选候选，再执行CRC验证。为减少重复计算，按块长度预计算各位翻转的前缀CRC差分；连续区间的特征由两个前缀异或得到。该方法利用CRC对误差模式的约束，不读取原图像素。

crc_burst_multi优先从B、A、STM三路可用数据中依次选择块CRC已通过的实收块；crc_burst_B仅考虑B路。没有合格实收块时，才从相应通道的接收块生成CRC合格的突发错误候选，并汇总去重。crc_select仅选择CRC合格实收块，作为不做候选纠错的对照；visual_median_B为视觉中值对照。

表4 四种图像处理方法的输入与输出

方法	允许使用的接收数据	处理方式	结果解释
CRC实收块选择	A、B、STM可用实收块	选择CRC已通过的块，不做错误候选搜索	用于区分多路实收信息与后续纠错的作用
仅B CRC恢复	B路实收块	连续同位翻转候选＋CRC筛选＋空间排序	单路纠错对照，候选保留估计状态
多路CRC恢复	A、B、STM可用实收块	优先合格实收块；否则汇总候选并去重排序	利用多路互补信息，最终检查整图SHA
视觉中值对照	B基础图	5×5中值邻域与阈值8	视觉估计，不以平滑效果代替字节完整性




图7 图片接收与恢复流程源图评价与恢复输入分离

图7按源码区分合格实收块、候选估计和完整性确认三层。候选生成不读取源图或扰动计划；CRC差分仅用于筛选允许错误模型内的候选，并非正确性的唯一证明。

候选排序使用spatial_score。对候选块各像素及其四邻域，累加截断至96的绝对差；邻域位于当前块内时使用候选值，位于块外时使用B基础图值。选择总分最小的候选，同分按候选字节序确定。该空间先验有助于在CRC碰撞候选间取舍，但不保证适用于任意图像或错误分布。

由错误模型生成的候选块保留estimated来源掩码，并在整图校验前标为uncertain；modified仅标记相对B基础图发生改变的像素。估计结果不会自动填补原缺失位置，只有选用CRC合格实收块才解除相应缺失。整图无缺失且SHA256与接收CONFIG匹配后，uncertain清零，但estimated仍保留纠错来源；否则继续输出估计或不确定状态。原图仅在输出后用于错误像素、MAE和PSNR评价。

实现中的块CRC采用初值0xFFFF的CRC16。连续同位翻转候选由起始字节、长度1～255和位号0～7描述；先匹配接收载荷与期望载荷CRC的差异，再对候选重算CRC。预计算前缀后，单个连续区间的CRC特征只需两次查表和异或，减少对每个候选重新遍历整块的开销。视觉对照采用5×5中值邻域与阈值8处理异常像素，其输出属于估计；CRC约束恢复与视觉平滑的判定依据分别显示。

同证据结果对照

图8以新SD session_00000007同一份实收证据作比较。仅B的CRC恢复仍有425个错误像素，多路CRC输出为0错误像素且整图SHA匹配；这两个结果的输入与原件一致，避免把不同试验拼作算法对照。

参考源图　　B实收　　仅B CRC恢复　　多路CRC恢复




图8 新SD同证据的接收与恢复图session_00000007

4.4 整图统一接收参数评估

本功能在不重新采集14遍整图的情况下，先利用已保存的局部波形比较14组合法d/s，得到整图共用的软件候选。它输出候选排名、初相不确定范围、参与窗口及三轨迹表决视图；选中配置的完整传输效果再由配对实测检验。

证据输入与评价方法

evidence_input及window_audit模块首先校验会话、原件SHA、配置生效、MARK触发和退役事实，提取局部电平与字节时间戳。b_receiver.replay(levels,d,s,accumulator)模拟冻结B接收器的使能、状态、采样和表决，输出译码字节、采样索引与帧错误。模型与RTL逐周期行为对照凭据绑定，读取时同时检查文件原始字节，避免模型变化后仍沿用旧凭据。

由于CAP不能覆盖完整帧，分析保持接收初相的多种可能；在需要初始化状态时使用明确标注的理想前缀假设，该前缀不是实际采集数据，也不参与评分。每ITEM通常比较局部两个完整字节，64块共1024位。对每组d/s累计各窗口的保守位错和停止位错误上下界，先最小化停止位错误上界，再最小化位错上界，保留并列候选。

所有候选使用同一组共同有效窗口，不能逐块选择不同d/s再拼成整图“最优”。全64窗分析与N/64局部参考分别输出；未覆盖的ITEM保持未覆盖。没有满足零错门槛的配置时，候选排序仍可展示，但门槛推荐区域为空。软件轨迹是重建或推演结果，不是已经再次发送的电气波形。

统一参数评估依次校验原件、确定共同有效窗口、枚举14组d/s及允许初相，再汇总每个候选的评分。全64窗报告覆盖整幅图的局部证据；仅N个窗口有效时，使用相同的N窗比较所有候选并标注N/64，不以未评估块补齐分数。排序与零错门槛分开输出，选中参数的完整接收效果仍通过整图配对传输检验。

排序目标可写为：先比较各候选的停止位错误上界之和，再比较位错上界之和；两项均相同则并列。每个求和项都来自相同的有效窗口集合，且同一候选的d、s在所有ITEM中保持不变。初相作为允许状态集合保留，不选择单个最有利初相来降低分数。

结果查看与实板检验

图9来自该新SD会话的原始分析报告，显示ITEM00、d4/s−2、NCO初相8的一个保留假设及帧byte234。参考编码、CAP实采和软件表决重建分别绘制；初相选择仅改变浏览，不参与筛选排名。




图9 原始分析报告的局部三轨迹与表决示例session_00000007

4.5 浏览器交互与结果导出

电脑经浏览器访问7020 PS工作台。首页显示三板关系、当前会话、任务、额度及软件固件版本。三项功能页面按参数输入、计划预览、执行进度、结果钻取组织，证据页关联A/B字节、STM回报、MARK、原始波形与分析版本。

图片页面可自由选择滑块左右图源，支持原图、A/B/STM接收图和修复图的放大、差异及缺失显示。传输前手工选择统一B参数；传输期间不更换配置或随机计划，也不逐块自动调参。界面区分LIVE、历史回放、软件推演和开发预览，在线、就绪与已完成硬件验证分别表达。

导出提供图片、CSV、JSON、SVG、报告和证据材料。软件分析和导出不产生新的硬件测量，不消耗硬件试次。历史故障不被后续成功覆盖；普通交互不以自动复位、清FIFO或重新烧录绕过状态问题。

5 优化过程与性能资源对比

5.1 优化目标与比较方法

优化依次解决测评可比性、参数效果和执行成本。首先让A/B接收同一输入，并将实收与计划绑定；随后用局部软件推演缩小统一d/s候选集合；最后以完整64块传输验证候选效果。扫描则在固定候选域和重复规则下比较完整网格、规则与边缘AI，联报预算与覆盖。

三类比较采用不同的控制变量：统一参数比较固定图片、种子扰动计划和接收实现，仅改变整图B参数；图片恢复比较固定同一会话的实收字节，仅改变处理方法；选点比较固定候选域、目标与重复规则，改变测量顺序和所测点集。各表分别报告对应的分母和原件来源。

软件策略更改不必改变PL网表，不能把位错改善或记录减少描述为逻辑资源减少。表中没有同口径资源测量的项目明确记为未单独测量；不推算不存在的A-only硬件资源基线。

5.2 优化前后综合对比

表5 优化前后性能与资源对比

优化项目	基线	处理后	资源与结论口径
整图参数图像一	d3/s−1位错2398	d4/s−2位错1672	同一接收器结构；位错减少30.28%
整图参数图像二	d3/s−1位错1855	d4/s−2位错1199	同一接收器结构；位错减少35.36%
扫描策略	完整参照44条记录	规则与冻结OSS AI各14条	同一执行与接收工件；各覆盖4/14格，未重建完整地图
图片恢复	同证据仅B CRC恢复425错像素	多路CRC恢复0错像素	PS软件后处理；未单独测量峰值内存

表5中的参数与选点策略共用同一PL实现，不因选择另一组d/s或软件策略增加PL资源。最终资源占用见表8；综合到实现阶段的映射变化、不同约束的时序复查单列于5.5节，不作为算法优化收益。CRC前缀差分减少重复计算，但缺少同输入的独立计时对照，本文仅报告实现方法。

5.3 统一参数的配对整图实测

第三核心功能以同一幅图的64个ITEM统一采用一组配置，使用冻结的基线d3/s−1与软件候选d4/s−2进行整图配对实测。两幅图共4个会话、260条有效完成记录；比较对象为实际B完整帧字节，而非局部推演评分（实测依据见附录B）。

表6 两幅图片的整图统一参数配对实测

实测对象	基线位错	候选位错	位错减少	正确帧数基线→候选
图像一session49→4a	2398	1672	30.28%	44/64→50/64
图像二session4b→4c	1855	1199	35.36%	45/64→49/64




图10 两幅图像统一参数配对实测的B位错误对比数据见表6，来源见附录B E1

位错减少比例＝（基线位错－候选位错）／基线位错×100%。图像一为726／2398＝30.28%，图像二为656／1855＝35.36%；正确帧数均以64个ITEM为分母。两组各含2个65条会话，合计260条严格完成记录。

从完整帧指标看，图像一由68.75%提高至78.13%，增加9.38个百分点；图像二由70.31%提高至76.56%，增加6.25个百分点。完整帧成功率与累计位错分别反映错误分布和错误总量，二者结合说明改善效果。这些结果表明在对应图片、扰动计划与配置下，候选参数降低了B实收位错；不能从两个样本推断任意图片或14组配置的硬件全局最优，也不能直接转写为STM业务成功率提升。

5.4 稀疏选点的执行量与覆盖

同一冻结条件下，规则、边缘AI各使用4个独立格点与14条硬件记录；完整参照为14格与44条记录。72条实际有效完成记录构成三组比较。下表同时列出节省与覆盖，不以试次减少等同完整地图质量（实测依据见附录B）。

44条完整参照＝1 CONFIG＋1无扰动参照＋14格×3次；14条稀疏计划＝1 CONFIG＋1无扰动参照＋4格×3次。因而记录减少为（44－14）／44＝68.18%，格点覆盖为4／14＝28.57%。相对于本次完整参照的6个边界条件，两种稀疏策略均触达2个，显示节省与信息覆盖之间的取舍。

表7 三种扫描策略的执行量与覆盖

指标	完整参照	规则选点	边缘AI
实测独立格点	14	4	4
硬件记录含准备	44	14	14
相对参照记录减少	—	68.18%	68.18%
观测格点覆盖	14/14	4/14	4/14
参照边界触达	6/6	2/6	2/6
批次耗时s	2029.654	406.954	410.061




图11 扫描记录消耗与观测覆盖的联合对比冻结策略比较，来源见附录B E2

规则和AI在本次主要覆盖指标上持平。时间为各自实际批次时长，记录与覆盖不同，不报告等质量通用加速倍数；模型拒答、规则兜底和结束原因保留在决策记录。作品的价值是让不同策略在同一可追溯执行链上工作，而非要求AI必须胜过规则。

5.5 资源占用与时序结果

资源数据采用Vivado 2026.1新源码分阶段复建报告；器件、设计状态和时序约束同时给出[5][6]（实现报告见附录B）。

表8 两块FPGA的实现资源与时序

项目	AX7010实现后	7020实现后
器件	XC7Z010CLG400-1	XC7Z020CLG400-2
Slice LUT	12281 / 17600 69.78%	21122 / 53200 39.70%
Slice Register	19074 / 35200 54.19%	18652 / 106400 17.53%
Block RAM Tile	39.5 / 60 65.83%	30.5 / 140 21.79%
DSP	6 / 80 7.50%	0 / 220 0%
WNS / WHS ns	+0.220 / +0.008	+0.048 / +0.057

AX7010内部时序与路由通过，保留17条DRC警告；另有4个异步输出缺少外部延迟契约，因此通过范围为所报告约束下的内部路径。7020在100 MHz约束下，建立、保持与脉宽违例均为0。7010的WHS为+0.008 ns，7020的WNS为+0.048 ns，余量较小；后续更换器件速度等级、布局、RTL或约束后须重新检查，不能沿用本次通过结论。

优化过程强调正确的工作条件和实现流程。7020综合阶段LUT为21317，实现后为21122，减少195；寄存器由18168变为18652，BRAM保持30.5。此为综合到实现阶段映射变化，不当作算法级优化收益。另一150 MHz独立复查WNS为−3.286 ns，布局优化候选仍未通过，因此最终保留约100 MHz工作条件和已发布工件（实现报告见附录B）。

STM32链接MAP给出代码8904字节、只读数据284字节、RW 4字节、ZI 16620字节。ROM共9192字节，占64 KiB约14.03%；静态RAM共16624字节，占20 KiB约81.17%。静态RAM余量有限，后续扩展需单独测量栈峰值，不能仅用链接结果宣称动态内存安全。

5.6 优化决策总结

最终保留与板上配置推算相符的约100 MHz条件及对应实现报告。统一参数改善、稀疏测量成本和逻辑资源分别评价：修改d/s或选点策略不改变本次PL网表；100 MHz时序通过也不等于150 MHz性能已达到。名义1 Mbit/s是测试UART线速，本文不将其作为含准备、回报与归档开销的持续有效吞吐率。

表9 关键优化选择及保留依据

工程选择	验证所见	最终处理
调整B参数，保持同一PL实现	两幅配对图的B位错分别减少30.28%、35.36%	将统一d/s分析与整图实测分开；保留基线、候选与源计划
规则与AI减少测量点	均为14条；覆盖4/14格，与44条完整参照分别报告	提供并列选点方式，按用户预算与需要的覆盖选择
复用受损实收块做CRC恢复	同证据仅B恢复425错像素，多路CRC恢复0错且SHA一致	保留多路来源、估计掩码及整图校验，不以视觉观感验收
核对150 MHz显示与参考时钟	50 MHz软件参考与33.333333 MHz板载参考不一致；150 MHz复查不通过	保留原运行工件；按约100 MHz配置推算与实现报告解释

6 正确性验证与实验结果

6.1 验证层级与统计定义

本节按“条件—方法—结果—解释”组织实验。硬件条件为第3章所述Direct接线、已发布工件及约100 MHz逻辑时钟口径。每项比较使用其自身封存计划和原件：参数配对试验固定图片及种子计划，扫描比较固定候选域与重复规则，恢复比较复用同一组实收数据。不同日期、不同会话的数据不拼成一次联合试验。

统计口径如下。完整帧正确率为正确ITEM帧数除以64，不含CONFIG；位错误为实收B完整帧相对对应参考帧的累计位差，不能称为仅载荷误码。位错减少比例为基线与候选之差除以基线。格点成功率使用有效记录作为分母，UNKNOWN及无效证据另列。图像错误像素指已知位置与原图不同的像素，缺失像素单列；MAE和PSNR基于已知位置计算，必须同时报告已知/缺失数量。本文不把两幅固定种子的图片当作独立随机重复来计算总体显著性。

验证分为软件契约、RTL逐周期对照、综合实现、板级记录核验和新安装复现。各层解决不同问题：仿真检验状态机与参考一致，STA检验约束下的实现时序，真实会话证明链路执行及数据结果。上层通过不能替代下层，更不能把软件测试数量换算为硬件试次数。

6.2 RTL与软件参考模型

冻结B模型与RTL对照记录含1125个案例。模型重放保留采样使能6/7周期间隔、状态寄存器语义和输出延迟，比较译码与帧错误。文件字节哈希绑定模型凭据；模型换行变化也会触发预检失败，防止逻辑来源不明时继续输出结果。该验证针对有限输入集，不属于形式证明或任意扰动全覆盖。

6.3 扫描与异常状态

板级扫描原件复核覆盖无扰动、连续多点、安全停止与受控UNKNOWN，25次占用中24条有效、1条UNKNOWN保留；312笔READ32绑定与相应热力图数字、CSV和SVG一致。被测失败属于结果，UNKNOWN属于证据或执行状态，两者分别呈现（实测依据见附录B）。

受控UNKNOWN来自Python异常注入，不扩展为掉电或强制杀进程均已验证。保留的异常用于检查占用记账、归档与阻断；有效失败继续计入格点分母。停止功能取消未开始部分，历史25次占用中1条UNKNOWN保持独立，不由后来成功覆盖。

6.4 图片恢复与新SD复现

备用SD新安装session7中，65条图片记录全部完成，64个ITEM接收齐全。多路CRC恢复错误像素为0，整图SHA256与接收CONFIG一致；同一图像仅B恢复仍有425个错误像素。四种处理方式在原始接收证据上重放，输出字节与板侧导出一致。说明多路证据在该样本中提供了补充信息，不能将其写成所有修复算法均无损。

该会话在ARM完成64/64局部窗口的统一d/s分析。共1024个局部评分位，d4/s−2的软件候选保守位错区间为15～27，停止位错误为0～0；没有配置达到本轮零错门槛。因此界面可显示候选，但零错推荐区域为空。这一结果与前述两个已配对实测案例分别记录。

2026年11月1日，备用SD新安装的fresh_runs/session_00000007完成65条严格退役记录及64/64局部窗口分析，UNKNOWN为0，接收器与锁已释放。归档保留3067个原文件，并核对782份提交清单及分析报告引用的1432个文件；记录编号连同新安装目录定位，避免与旧卡同编号混淆（实测依据见附录B）。

该样本中的0错误像素由独立源图评价得到，整图SHA同时与接收CONFIG匹配。仅B恢复仍有425个错像素，多路恢复为0，说明A/B/STM互补信息在该输入上有用；不能据此推断任意图像、随机错误或毛刺分布下均可无损恢复。错误模型不匹配、候选碰撞或缺失仍可能使恢复失败。

6.5 ARM模型兼容与计时

ARM端开源兼容核验包括110项契约、8项修复检查、45条黄金查询和450条C对照。300次混合查询包含260次拒答和40次估计，平均耗时10.947 ms、P95为18.993 ms。该耗时包含支持域与拒答判断，不是单独森林计算耗时；C进程计时也不作为纯推理时间。模型的Python/C一致性与真实选点试次节省分别评价。

6.6 实验结论

实验支持三个层次的结论：两幅固定计划图像的配对传输证明统一参数可改善B接收结果；同证据恢复比较证明多路CRC恢复在该样本有效；有界扫描比较证明规则和AI可减少已执行记录，但覆盖低于完整参照。RTL对照、实现报告与新安装原件分别支撑模型一致性、约束内时序和部署流程。下一步应扩大图片与随机种子样本、补充算法耗时和持续吞吐测试，并完成外部异步接口约束的独立评估；这些均不计入本报告已取得的结果。

7 大模型协作与自我纠错

7.1 分工与协作流程

大模型用于接口分析、RTL与Python实现建议、测试编写、日志解释、文档和界面迭代。操作者负责提供原始材料、判断工作范围、运行现场操作并回传输出；模型不能自行把建议当作实测，也不能替代独立复核。工作流采用“提出假设—保留输入—执行可复现检查—分析失败—另版修订—复核结果”。

工程包内全过程文档按方案设计、开发联调、功能验证、交付复现组织为22个案例。主线索引记录4750条可见用户 / 助手消息，工具事件另存；协作方来源另列2条对话、179轮、739条可见消息。原始交互与附件保存在独立评审资料包，正文保留可定位的案例及纠错依据。

协作流程以操作者提出目标、提供文件与回传原件开始，模型提出解释和实现方案，再由脚本、仿真或操作者现场执行产生可验证结果。独立复核暴露反例后，保留旧结果、另版修订并复测同一问题。自动化脚本承担明确步骤，不宣称存在未经记录的自主多智能体硬件试验。

以下案例选取项目已有记录。引用为原始消息的短片段，过程解释为事后整理；消息编号保留，以便与独立评审包中的原始交互核对。未记录的模型型号、日期或提示词不补写成事实。

7.2 案例一冻结模型文件变化

工程目标：让工作台恢复d/s分析，同时保证分析仍使用已验证的冻结接收模型。

实际输入：m04684回传FROZEN_CYCLE_MODEL_CHANGED，m04689要求“把网页修了”。这两条输入分别记录故障和修复请求，不把事后分析改写成原始提示词。

模型回答：m04685指出“这次在分析前的模型文件校验处停止，还没开始处理波形。我会核对冻结模型的预期哈希与当前文件，检查是否是源码整理时的换行转换造成差异。”这一回答把文件完整性问题与波形结果问题分开。

实施与取舍：逐字节比较冻结原件和发布文件，定位LF转CRLF引起的哈希变化，恢复原始字节。保持模型算法、凭据和预检条件不变，避免通过放宽哈希校验使未知版本继续参与分析。

验证与沉淀：m04688回传63/64个局部波形可用；文件问题修复后，仍按真实共同窗口输出局部参考，不补造第64窗。该案例形成发布字节校验与窗口覆盖审计两个独立检查。

7.3 案例二时钟解释与方案自我修正

工程目标：解释PYNQ显示150 MHz而实现时序复查不通过的原因，确认应采用的工作条件与报告口径。

实际输入：操作者提出实际时钟可能仍为100 MHz，并在m04362回传只读寄存器和环境记录。模型此前按150 MHz继续分析，原假设因现场证据需要修正。

模型判断与计算：m04363依据板载33.333333 MHz参考、IO PLL倍频30及分频5和2，得到33.333333×30 / （5×2）≈100 MHz；同一寄存器按PYNQ默认50 MHz参考计算会显示150 MHz。两种数值差异来自参考假设。

实施与二次纠错：保留现有运行配置，以参考源、寄存器和源码解释差异；采集器又在PYNQ2.4上遇到接口结构差异，m04422定位旧classmethod接口并增加适配，而非要求修改系统。

验证与沉淀：m04423回传AX7010只读结果，保留参考来源及约10 ppm的声明差异。最终采用相匹配的100 MHz实现报告；该过程提炼为时钟审计技能，跨版本采集与通用计算分别验证。

7.4 案例三ARM浮点差异

工程目标：让冻结模型在ARM上完成Python和C一致性验证，同时保持类别、动作和权限检查的严格性。

实际输入：m03962回传板端输出，原110项契约已通过，黄金查询却报OSS_GOLDEN_QUERY_CHANGED。m03963先区分已完成检查、参考比对失败与尚未执行的C检查，保留失败目录。

模型分析：m03964将差异定位到浮点末位，而不是模型权重或输入条件变化。原始回传中score差为$2.220446049250313\times10^{-16}$，entropy差为$7.216449660063518\times10^{-16}$。

实施与取舍：仅对score和entropy采用绝对10^{-12}容差，继续严格比较输入、类别、动作、权限与模型工件。不把全部JSON字段统一改为近似匹配，也不更改模型权重以追随测试结果。

验证与沉淀：m03966回传报告，m03967确认45条黄金查询和450条C对照通过。300次计时按含域检查与拒答的混合查询解释；该修复进入edge-model-portability，不扩展为AI优于规则的结论。

7.5 原始交互与可追溯性

上述案例分别对应report/llm_interactions_original/cases中的case03_frozen_model_newlines、case01_clock_reference和case05_arm_numeric_portability。该目录导读不冒充全量原始对话；原始记录由独立评审包及source_map关联。V1阶段另保留七个有界缓存、35个片段和九个工程文件，缺失元信息保持缺失。大模型的贡献是加快分析与实现，最终工程结论由原件、反例和复核约束。

8 可复用技能包

8.1 提炼方法与目录结构

按照指南3.3.5.2，skill目录提供七项技能，每项包含README、SKILL说明、引用材料、示例和检查入口，说明适用范围、使用方式、效果和失效条件[4]（工程资料见附录B）。

技能提炼采用“项目失败或观察—抽离固定地址和命名—提供配置与示例—加入正向及注错检查—说明边界”的步骤。每项可单独复制，不依赖本项目完整网页。交付包含README、SKILL.md、scripts、examples、references和验证材料，并随项保留MIT许可。

8.2 七项技能的起点与适用边界

表10 七项技能与复用内容

技能	提炼起点	可复用内容
pynq-bringup	Overlay、地址与环境不匹配	软件/板卡预检、HWH范围核对、Notebook检查
axi-lite-contract-check	字段权限及保留位易误用	RW/RO/W1C/PULSE契约、驱动生成与总线模型
rtl-reference-cosim	软件参考与RTL边界差异	参考轨迹比对、背压注错、分块校验工作流
hardware-session-evidence	START/DONE、取消和UNKNOWN归属	设备租约、生命周期审计、增量账簿
edge-model-portability	ARM浮点与PC比较误报	同工件Python/C一致性、字段容差和计时边界
bounded-active-benchmark	选点节省与覆盖率容易混淆	同预算实验、噪声重复、消耗与覆盖联报
pynq-clock-reference-audit	软件频率换算与参考源不一致	只读采集、通用时钟树计算和分层诊断

pynq-bringup检查环境、Overlay与HWH地址范围，不验证真实电气连接；axi-lite-contract-check验证字段语义与软件访问规则，不证明目标RTL实现满足契约。rtl-reference-cosim比较确定周期轨迹，需要可信参考模型，不能替代CDC、形式验证和板级测试。

hardware-session-evidence提供合作设备租约、生命周期与UNKNOWN账簿，不能阻止不遵守协议的程序直接访问设备；关闭失败必须隔离而不能删除标记。edge-model-portability要求同一模型工件与明确字段容差，不保证模型泛化。bounded-active-benchmark联报预算、覆盖与噪声重复，不能只凭少用记录证明等质量加速。

pynq-clock-reference-audit将通用时钟树与Zynq原始采集适配分离。使用者须提供参考源证据；未知设备不猜寄存器地址，不自动更改时钟。7020/PYNQ2.7及AX7010/PYNQ2.4的只读采集范围与通用合成算例分别留档。

8.3 陌生团队的使用步骤

先选择待解决问题对应技能，阅读README的输入格式、依赖和失效条件；复制目录到自己的工程，替换器件、接口契约、参考模型或设备适配。先运行离线例子和注错例子，再用自己的真实输入生成报告。目录命名、示例预算和项目地址均应替换，不复制本项目历史授权。

从工程根目录进入skill后，以下两条命令运行总体验证和离线示例，输出目录均必须不存在。

```
python -B validate_all.py --output /path/to/new_validation
python -B run_examples.py --output /path/to/new_examples
```

以RTL技能为例，进入skill/rtl-reference-cosim后执行：

```
python -B scripts/make_demo_reference.py --output demo_reference
python -B scripts/run_simulation.py --vivado /path/to/vivado --output new_sim
python -B scripts/run_simulation.py --vivado /path/to/vivado --output new_bug_sim --inject-stall-bug
```

正向示例要求六场景384周期标记与CSV均一致；注错示例应失败，不能仅看进程返回码。迁移时用实际目标part并更换参考模型。总入口不自动安装工具或发起硬件试验。

时钟技能可先运行平台信息检查，再对规范化时钟树离线诊断，二者不要求读取MMIO：

```
python -B scripts/inspect_platform.py --output platform.json
python -B scripts/diagnose_clock_tree.py --snapshot examples/generic_clock_tree.json --output generic_result.json
```

上述命令须在skill/pynq-clock-reference-audit目录运行；真实寄存器采集使用单独显式入口和已核对的板卡适配。任何输出不得覆盖已有原件。

8.4 效果验证与迁移范围

七项离线回归合计195项，其中原六项155项、时钟技能40项。另有六场景384周期RTL正向及注错验证、三种C变体1410次查询记录，以及原六项AX7010跨板使用结论。各验证层分别保存，不把PC上的C运行当作新ARM测量。第七项只读采集覆盖7020/PYNQ2.7与AX7010/PYNQ2.4；迁移到新平台需替换板卡、时钟或接口适配，不能直接复制本项目地址、固定预算和授权文件。

通用PYNQ价值主要体现在带来源的环境与时钟核对、接口权限契约和可复用失败检查。AX7010跨板结论按已有记录保存，未提供的新原始日志不补造。技能的可复用性来自清晰的输入、操作和拒绝条件，而不是任意设备一键通过的承诺。

9 从零复现与交付

9.1 环境和发布版本

本报告的实测数据与复现基线对应软件发行20261102 delivery clean，封存输入为glitchscope_source_20261102_delivery_clean.zip，外壳版本为v16。开源仓库为https://github.com/caoc30255-eng/glitchscope。获取代码后先核对版本与发布清单；本报告的测量结论绑定下列历史封存工件，不能自动归属于后续更新的仓库主分支。

该源码ZIP的SHA256为：7ca9fd9140891b206f065d807f6fb386ae1635214ed3cd991cd280c38050aade。若提交前更换源码包，应同步本节文件名和校验值。

表11 复现环境

层次	使用版本或条件	说明
FPGA工具	Vivado 2026.1	指南推荐版本；重建BD与实现报告
7020目标系统	PYNQ2.7.0 Python3.8.2 armv7l 32位	领航者7020匹配镜像
STM32工具	Arm Compiler6.24 STM32F1xx_DFP2.4.1	Keil工程；检查CMSIS头大小写
PS依赖	NumPy Pillow gcc等	依requirements及目标板检查报告核对
硬件条件	三板共地3.3 V逻辑Direct连接	对照第3章与当前XDC

9.2 电脑端检查与构建

在新源码根目录执行发布清单校验。根据requirements安装对应依赖，然后运行只读预览和软件检查。以下命令中的工具位置及输出路径需要替换为本机实际路径，输出必须是尚不存在、源码外的英文目录。

```
python -B build/verify_release.py

python -B board/start_preview.py

python -B src/ps/workbench/software_check.py --output C:/glitchscope_runs/software_run1
```

构建使用已安装Vivado2026.1，建议使用短路径，避免IP生成的Windows路径长度问题。

```
python -B build/reproduce_fpga.py --board ax7010 --vivado
C:/AMDDesignTools/2026.1/Vivado/bin/vivado.bat --output C:/glitchscope_runs/ax7010_run1

python -B build/reproduce_fpga.py --board ax7020 --vivado
C:/AMDDesignTools/2026.1/Vivado/bin/vivado.bat --output C:/glitchscope_runs/ax7020_run1

python -B build/rebuild_stm32.py --keil C:/Keil_v5/UV4/UV4.exe --output
C:/glitchscope_runs/stm32_run1
```

FPGA入口完成对应构建及报告阶段，不自动下载硬件或生成替换用的新bitstream。检查utilization、timing、DRC、日志和检查点，不仅检查退出码。STM入口在外部副本恢复工具固定要求的CMSIS头拼写，不改原源码，保留源哈希及HEX对照结果。已有分阶段复建不冒充新汇总入口已一键端到端通过。

9.3 备用SD与目标板软件检查

使用匹配领航者7020的PYNQ镜像准备备用SD，保留旧卡。将源码部署到新目录，例如/home/xilinx/jupyter_notebooks/test_10_14/glitchscope；不复制旧授权、旧账簿或旧软件通过凭据。在此源码目录执行：

```
/usr/local/share/pynq-venv/bin/python3 -B board/reproduce_software.py --output
/home/xilinx/jupyter_notebooks/test_10_14/reproduction_result_01
```

该步骤校验发布清单、依赖、工作台回归及原生库编译与加载，不调用接收线程、不加载Overlay、不发送START。输出report.json及software/report.json；仅当前manifest对应的目标板通过凭据用于后续新安装。

9.4 创建全新安装

以下示例均在新源码根目录执行，长命令排版自动换行，复制执行时作为一条命令输入。

```
/usr/local/share/pynq-venv/bin/python3 -B src/ps/workbench/bootstrap_fresh_install.py --runs
/home/xilinx/jupyter_notebooks/test_10_14/fresh_runs_01 --assets board/firmware --receipt
/home/xilinx/jupyter_notebooks/test_10_14/reproduction_result_01/software/report.json --confirm
'创建全新安装，不导入旧会话或额度'
```

```
/usr/local/share/pynq-venv/bin/python3 -B src/ps/workbench/prepare_demo_install.py --config
/home/xilinx/jupyter_notebooks/test_10_14/fresh_runs_01/live_config.json
```

成功后产生安装ID、新注册表和0初始批准额度。新安装与旧安装有不同身份，不能将旧数据解释为新0历史。初始化失败保留部分目录并分析原因，不在同一目录自动覆盖重试。

9.5 启动网页与端口转发

先按现场操作停止旧网页和控制服务，再在目标板终端完整执行下面脚本。它加载板端环境、创建外部数据目录并以前台方式运行服务；不启用set -u。源码与runs目录应与9.3和9.4节一致。

```
sudo bash <<'SH'
set -e
set -a
. /etc/environment
set +a
for profile_file in /etc/profile.d/*.sh; do
    if [ -r "$profile_file" ]; then . "$profile_file"; fi
done
project=/home/xilinx/jupyter_notebooks/test_10_14/glitchscope
runs=/home/xilinx/jupyter_notebooks/test_10_14/fresh_runs_01
web=$(mktemp -d /home/xilinx/jupyter_notebooks/test_10_14/glitchscope_web_XXXXXXXX)
/usr/local/share/pynq-venv/bin/python3 -B "$project/src/ps/workbench/server.py" \
  --port 8765 --runs "$runs" --data "$web" --live-config "$runs/live_config.json"
SH
```

电脑转发本地18768端口到目标板127.0.0.1:8765；在下面命令中替换用户名和目标板地址，再访问http://127.0.0.1:18768/。

```
ssh -L 18768:127.0.0.1:8765 xilinx@<board_ip>
```

保持Host、Origin和令牌校验。页面先确认新安装会话与任务为空、额度为0，确认实际软件、固件、bit/HWH版本与安装清单一致。

9.6 硬件演示与预期输出

操作者核对第3章接线、STM32运行态与本次范围，在每个新硬件会话前手工重载原7010，再在网页确认预算并生成计划。

扫描先检查合法点及拒绝原因，确认CONFIG、无扰动参照和正式点均计入总数。图片先选择统一d/s、128×128灰度图及种子计划，再确认1 CONFIG加64 ITEM共65条。运行中核对进度与当前记录，不自动重试。UNKNOWN时保留占用与原件并停止，合作锁冲突不能抢占。

完成后检查全部记录是否归档退役、接收器与锁是否释放，导出配置、CSV/JSON、图片及原件索引。图片复现重放恢复输出，核对接收CONFIG哈希；参数分析报告N/64共同窗口、候选集合和零错门槛区域。新的实测数值可随物理扰动相位变化，复现目标为流程和统计可核验，不强制复制旧错误计数。

9.7 目录与交付清单

表12 发行目录与指南建议结构的对应

目录	内容
src	RTL PS工作台STM32及算法源码
sim	RTL测试与参考对照
build	重建脚本资源及时序结果
board	首装入口预览与发布固件
data	数据规格与示例配置
hardware	接线约束关联与v16机械资料
skill	七项独立技能与验证入口
report	实测核验大模型协作与交付说明

工程目录与文件使用英文名称，报告正文使用中文。自有源码采用MIT许可，第三方许可分别保留。仓库提供源码、脚本、技能与可公开验证材料；源图片及完整原始会话由独立评审证据包提供。公开获取入口为https://github.com/caoc30255-eng/glitchscope，首次安装与复建操作分别见docs/first_installation.md和docs/fresh_reproduction.md。复核历史数值时，使用9.1节封存ZIP及其哈希，不以当前主分支替代。

10 总结

本作品完成了基于AMD Zynq 7000与STM32的通信容错测评平台，将可控扰动、同源A/B接收、独立DUT回报、图片恢复和统一参数分析连接起来。两组配对整图试验中，统一候选配置分别降低B位错30.28%和35.36%；新SD会话完成65条有效记录，多路CRC恢复输出与接收CONFIG整图哈希一致。两项稀疏策略各使用14条记录，对照44条，同时保留4/14格点覆盖说明。

工程实现采用RTL负责确定时序、PS负责计划与分析的划分，提供实现资源及时序报告、原始记录索引、构建与安装步骤。开发中发现的时钟口径、模型字节变化和ARM浮点差异均保留纠错轨迹，并转化为七项可复用技能。后续扩展更长采集窗口、其他通信协议或PL数据加速时，可沿用同一对照与证据框架；本文不将规划项计入已实现性能。

附录A 指南要求对应关系

适用依据为AMD指南3.3自主选题方向，重点为3.3.5.3的七项报告内容；不将命题方向的容器、特定AI平台等独立要求套用于本组别。

表13 报告必需内容对应

指南条目	报告位置	可核验内容
背景与创新相关工作	第1章	问题既有方法贡献与目标
设计原理和功能框图	第2章第4章	系统采样软件与恢复图
软硬件划分及接口	第3章	划分理由信号关系寄存器契约
优化前后性能资源表	第5章	配对实测扫描成本资源时序取舍
大模型提示回答与纠错	第7章	三个原始消息可定位案例
技能提炼验证与边界	第8章	七项技能命令效果与失效条件
从零复现完整步骤	第9章	环境构建安装演示及输出检查

工程包的完整源码、功能验证、实现报告和板级输出分别由src、sim、build与report提供；技能包由skill提供。目录映射见9.7节。报告之外的原始交互和会话原件应与提交包一并提供；报告不替代代码、技能包或实物演示。

附录B 数据与原件索引

下表将核心结果对应到E1～E6。路径相对于工程根目录；原始会话与源图片位于独立评审包，记录编号须连同安装目录使用。

表14 核心目标与验证依据

目标	结果	定位
统一接收参数改善	两图位错减少30.28%、35.36%	E1，session49～4c
有界稀疏扫描	各14条，对照44条；各覆盖4/14	E2，72条有效记录
无源像素恢复	多路恢复0错，B恢复425错	E3，新安装session7
执行与异常归档	25次占用，24有效、1 UNKNOWN	E4，保留受控异常
ARM模型兼容	45条黄金查询、450条C对照	E5，仅软件核验
100 MHz实现	7020 WNS＋0.048 ns	E6，实现报告

E1：report/verification/ds_analysis/owner_acceptance.json及同目录binding_audit.json、model_a_reproduction.json、model_c_reproduction.json。两组配对共260条有效记录，原始会话在对应评审证据中定位。

E2：report/verification/edgeai/owner_final_comparison.json。规则、冻结OSS AI和完整参照的耗时、覆盖与记录消耗均取自该文件；AI策略工件与两次选择记录由session_0000004e原件定位。

E3：report/verification/ui_software/fresh_sd_session7_20261101.json；原始会话见独立评审包submission_evidence/fresh_sd_session7_20261101.zip。

E4：report/verification/scan_backend/owner_review.json；E5：report/verification/edgeai_arm/owner_review.json及result/report.json。

E6：build/fresh_reproduction_results下各板utilization、summary及时序报告；时钟解释对应docs/clock_reference.md。上述资料随工程发行快照及独立评审证据包归档。

机械资料见hardware/enclosure；装配照片及检查见hardware/measured_enclosure_fit，含assembly_check.json与photo_manifest.json。协作、时钟与技能入口分别为report/llm_interactions_original、docs/clock_reference.md、skill/verification/current_summary.json。

参考文献

[1] AMD. Zynq 7000 SoC Technical Reference Manual (UG585): Version 1.15[EB/OL]. (2026-02-06)[2026-11-02]. https://docs.amd.com/r/en-US/ug585-zynq-7000-SoC-TRM.

[2] PYNQ Project. Source code for pynq.ps: PYNQ v2.7.0[EB/OL]. [2026-11-02]. https://pynq.readthedocs.io/en/v2.7.0/_modules/pynq/ps.html.

[3] STMicroelectronics. STM32F103x8 STM32F103xB: Datasheet DS5319, Rev 20[EB/OL]. (2025-07)[2026-11-02]. https://www.st.com/resource/en/datasheet/stm32f103c8.pdf.

[4] AMD. 全国大学生嵌入式芯片与系统设计竞赛2026 FPGA赛道选题指南AMD[Z]. 2026: 19-22.

[5] AMD. Vivado Design Suite User Guide: Synthesis (UG901), Version 2026.1[EB/OL]. (2026-07-08)[2026-11-02]. https://docs.amd.com/r/en-US/ug901-vivado-synthesis.

[6] AMD. Vivado Design Suite User Guide: Design Analysis and Closure Techniques (UG906), Timing Reports, Version 2026.1[EB/OL]. (2026-06-23)[2026-11-02]. https://docs.amd.com/r/en-US/ug906-vivado-design-analysis/Timing-Reports.

[7] Microchip Technology. Data Recovery USART[EB/OL]. [2026-11-02]. https://onlinedocs.microchip.com/oxy/GUID-383BD9F7-243B-427C-85D3-B47D840F7728-en-US-7/GUID-C34BC6CC-3085-401F-858A-24B45F95C418.html.

[8] An W, Médard M, Duffy K R. CRC Codes as Error Correction Codes[EB/OL]. (2021-04-28)[2026-11-02]. https://arxiv.org/abs/2104.13663.

[9] Jamieson K, Balakrishnan H. PPR Partial Packet Recovery for Wireless Networks MIT-CSAIL-TR-2007-008[R/OL]. (2007-02-02)[2026-11-02]. https://dspace.mit.edu/entities/publication/e2991d9a-ffa1-4bfc-9b62-cb28ac72f7e9.

[10] Settles B. Active Learning Literature Survey Computer Sciences Technical Report 1648[R/OL]. University of Wisconsin–Madison, 2009 (updated 2010-01-26)[2026-11-02]. https://burrsettles.com/pub/settles.activelearning.pdf.