


# 数字逻辑整理



作者

潜伏

日期

2025-12-02

## 数制与编码

### 有权码

- 5421BCD 码：就是用四位 10 数表示 0-9，5421 是每一位对应的权重,因为是表示 0-9, 所以 1110 以后的码都是无效码
- 8421BCD 码：就是用四位 10 数表示 0-9，8421 是每一位对应的权重,因为是表示 0-9, 所以 1010 以后的码都是无效码

### 无权码

- 余三码：就是把十位进制下的数每一个加三，然后转换成对应的二进制代码/余三码 = 8421 码 + 0011，例如  $73 \Rightarrow (10)(6) \Rightarrow (1010)(0110)$
- 格雷码：格雷码转换二进制代码是把最高位保留，然后拿最高位与次位异或，异或的结果作为次位，同时结果再和下一位异或

### 反函数与对偶函数

- 反函数：直接把表达式取反即可
- 对偶函数：将表达式中的与运算替换为或运算，或运算替换为与运算
  - 不能改变运算顺序， $F = AB + C \Rightarrow F' = (A + B) \cdot C$
  - 长非号下的算式，长非号不动，直接变换或与即可， $F = \overline{AB} \Rightarrow F' = \overline{A + B}$

### 进制转换

- $b \Leftrightarrow h$  四位二进制代码对应一位十六进制代码，前方不足补 0，将位数补齐到被 4 整除
- $b \Leftrightarrow o$  三位二进制代码对应一位八进制代码，前方不足补 0，将位数补齐到被 3 整除

# 布尔代数

## 最小项和最大项

- 最小项: 在  $n$  变量的布尔函数中, 包含  $n$  个变量且每个变量只出现一次的与项叫做该函数的一个最小项, 记作  $m_i$ , 其中  $i$  为该最小项所对应的二进制数转换成的十进制数。同时, 最小项的代号中,  $A$  表示 '1',  $\overline{A}$  表示 '0', 例如  $m_5 = A \overline{B} C = 101$
- 最大项: 在  $n$  变量的布尔函数中, 包含  $n$  个变量且每个变量只出现一次的或项叫做该函数的一个最大项, 记作  $M_i$ , 其中  $i$  为该最大项所对应的二进制数转换成的十进制数。同时, 最大项的代号中,  $A$  表示 '0',  $\overline{A}$  表示 '1', 例如  $M_5 = \overline{A} + B + \overline{C} = 010$

## 公式化简

记住几个化简主要公式即可:

- $A + AB = A, A(A + B) = A$
- $A + BC = (A + B)(A + C), A(B + C) = AB + AC$
- $AB + \overline{A}C + BC = AB + \overline{A}C$
- $B\overline{C} + \overline{B}C = B \oplus C, BC + \overline{B}\overline{C} = B \odot C$

## 布尔代数的应用

- 逻辑函数的标准形式: 将逻辑函数表示为所有变量的最小项之和 (SOP) 或最大项之积 (POS) 的形式
- 逻辑函数的化简: 通过应用布尔代数定律和定理, 简化逻辑函数以减少所需的逻辑门数量
- 逻辑电路的设计: 使用布尔代数来设计和分析组合逻辑电路

## 卡诺图

### 化简口诀

- 画图: 根据函数的真值表或最小项/最大项列表绘制卡诺图
- 包圈: 将相邻的 1 进行包圈, 画成的圈只能有  $2^n$  个 1, 同时形成尽可能大的矩形区域, 其中化简的时候要注意 “穿墙” 状态, 和四个角也可以形成一个圈
- 相同的保留, 不同的消去, 例如  $AB$  对应两个标号 “11” 和 “10”, 化简出来  $B$  被消去,  $A$  保留为正, 如此写出化简表达式

## 组合电路

### 多路选择器和译码器

- 多路选择器: 根据选择输入的值, 从多个数据输入中选择一个数据输出。例如, 4-1 多路选择器有 4 个数据输入、2 个选择输入和 1 个数据输出。
- 3-8 译码器: 将 3 位二进制输入转换为 8 个输出中的一个。例如, 输入 000 时, 输出  $Y_0$  为高电平, 其他输出为低电平, 输入 010 时, 输出  $Y_2$  为高电平, 其他输出为低电平。

### 编码器

- 普通编码器: 作用与译码器相反, 将多个输入信号编码为较少的输出信号。例如, 8-3 编码器有 8 个输入和 3 个输出, 当某个输入为高电平时, 输出对应的二进制代码。

- 优先编码器：普通编码器不能接受多个输入同时为高电平的情况，而优先编码器可以处理这种情况，并且输出最高优先级的输入对应的二进制代码。

## 组合元器件的 **verilog** 实现

## 时序逻辑元件

### 锁存器

锁存器是根据电平触发，即当使能信号为高电平时，锁存器的状态可以改变；当使能信号为低电平时，锁存器保持其当前状态。所以在一个周期内会产生多次变化，即空翻现象。

- SR 锁存器：次态方程  $Q_{n+1} = S + \overline{R}Q_n$  ( $SR = 0$  约束条件)

### 边沿触发器

- 边沿 SR 触发器  $Q_{n+1} = S + \overline{R}Q_n$ ,  $SR = 0$
- 边沿 D 触发器  $Q_{n+1} = D$
- 边沿 JK 触发器  $Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$
- T 触发器  $Q_{n+1} = T \oplus Q_n$
- T' 触发器  $Q_{n+1} = \overline{T} \oplus Q_n$

### 寄存器

- 基本寄存器：用于存储数据的基本单元，通常由多个触发器组成，每个触发器存储一位数据。
- 移位寄存器：能够将数据按位移动的寄存器，可以实现数据的串行输入和输出。

### 计数器

- 环形计数器：每次把移位寄存器最后一位的输出反馈到第一位上，一共只有  $n$  个状态
- 扭环形计数器：将移位寄存器最后一位取反后输出到第一位输入端，一共有  $2n$  个状态

## 时序电路设计

### 设计方案

1. 状态转换图和初始状态表
2. 状态化简 相同输入下，现态和次态均相同的状态可以合并
3. 状态分配（有三个经验法则）
  1. 相同次态对应的现态应该给相同编码
  2. 同一现态在不同输入下对应的次态应该给予相同编码
  3. 给定输入下，输出完全相同，现态编码应该相邻
4. 真值表
5. 画出卡诺图化简
6. 说明是否可以自启动

## 中规模芯片设计时序电路

### 常用芯片

下面这两种芯片的主要功能差异时间控制方式不同，前者是异步清零，后者是同步清零，会在清零法上面存在差别。

#### 74LS160/161

4 位同步计数器，具有异步清零  $CLR_n$ 、同步并行置数  $LOAD_n$ ，使能端  $ENP$ ， $ENT$ 。

| $CLR_n$ | $LOAD_n$ | $ENP$ | $ENT$ | 功能   |
|---------|----------|-------|-------|--|
| 0       | X        | X     | X     | 异步清零， $Q_3Q_2Q_1Q_0 \leftarrow 0000$ （与时钟无关）     |
| 1       | 0        | X     | X     | 下一个时钟上升沿并行置数：<br>$Q \leftarrow D_3D_2D_1D_0$     |
| 1       | 1        | 1     | 1     | 下一个时钟上升沿加 1：160 为十进制计数 0 9 循环，161 为二进制计数 0 15 循环 |
| 1       | 1        | 0     | X     | 保持不变   |
| 1       | 1        | X     | 0     | 保持不变   |

表 1 74LS160/161 功能表

#### 74LS162/163

| $CLR_n$ | $LOAD_n$ | $ENP$ | $ENT$ | 在时钟上升沿的功能                           |
|---------|----------|-------|-------|-------------------------------------|
| 1       | 0        | X     | X     | $Q \leftarrow D_3D_2D_1D_0$ （优先级最高） |
| 0       | 1        | X     | X     | $Q_3Q_2Q_1Q_0 \leftarrow 0000$      |
| 1       | 1        | 1     | 1     | 162 为十进制计数，163 为十六进制计数              |
| 1       | 1        | 0     | X     | 保持不变                                |
| 1       | 1        | X     | 0     | 保持不变                                |

表 2 74LS162/163 功能表

### 置数法与清零法

清零法有两种方式：

- 异步清零法：通过异步清零端口将计数器清零，无需等待时钟沿，即可清零，设计  $M$  计数器时，需要  $M+1$  个状态 第  $M+1$  个状态会短暂存在，
- 同步清零法：通过同步清零端口将计数器清零，满足清零条件后还需要等待时钟沿才可以触发清零，设计  $M$  计数器时，需要  $M$  个状态

## 序列信号发生器的设计

### D 触发器设计

例如 110100 序列信号发生器的设计：

画出 状态转换图  $S_0 \ Y = 1 \rightarrow S_1 \ Y = 1 \rightarrow S_2 \ Y = 0 \rightarrow S_3 \ Y = 1 \rightarrow S_4 \ Y = 0 \rightarrow S_5 \ Y = 0 \rightarrow S_0 \ Y = 1$

Moore 状态图，就可以列出 D 触发器关于  $Q_2Q_1Q_0$  的真值表

计数器+数据选择器

例如设计 110100 序列信号发生器：

将计数器设置为 6 进制计数器，数据选择器的  $I_0I_1I_2I_3I_4I_5 = 110100$ ,将选择器的输入选择信号连接到  $Q_AQ_BQ_C, Q_AQ_BQ_C$  变化的时候就会输出序列。

## 555 定时器

功能与状态表

| $R'_D$ | $V_{I_1}$             | $V_{I_2}$             | $V_o$ | $T_D$ |
|--------|-----------------------|-----------------------|-------|-------|
| 0      | X                     | X                     | 0     | 导通    |
| 1      | $> \frac{2}{3}V_{cc}$ | $> \frac{1}{3}V_{cc}$ | 0     | 导通    |
| 1      | $< \frac{2}{3}V_{cc}$ | $> \frac{1}{3}V_{cc}$ | 不变    | 不变    |
| 1      | $< \frac{1}{3}V_{cc}$ | $< \frac{1}{3}V_{cc}$ | 1     | 截止    |
| 1      | $> \frac{1}{3}V_{cc}$ | $< \frac{1}{3}V_{cc}$ | 1     | 截止    |

表 3 555 定时器功能表

口诀：都大为 0，都下为 1，一小一大是保持

周期的计算

脉冲周期  $T = T_1 + T_2$

占空比= $\frac{T_1}{T_2}$

$$T_1 = (R_1 + R_2)C \ln\left(\frac{V_{cc}-V_{T-}}{V_{cc}-V_{T+}}\right)$$

$$T_2 = R_2C \ln\left(\frac{0-V_{T+}}{0-V_{T-}}\right)$$

在 5 脚没有外界电压  $V_{CO}$  的情况下， $V_{T+} = \frac{2}{3}V_{cc}$ ， $V_{T-} = \frac{1}{3}V_{cc}$ ，如果接了外界电压  $V_{CO}$  则  $V_{T+} = V_{CO}$   $V_{T-} = \frac{1}{2}V_{CO}$ 。