## **Exemple:**

```
a(bc)* - se va potrivi cu şirurile de caractere 'a', 'abc', 'abcbc', 'abcbcbc', etc.
(ab)+c - se va potrivi cu şirurile de caractere 'abc', 'ababc', 'abababc', etc.
ab+a - se va potrivi cu şirurile de caractere 'aba', 'abba', 'abbba', etc.
```



Nu confundați operatorii "\*" și "+" cu înmulțire și adunare. În contextul expresiilor regulate, aceștia sunt folosiți pentru a descrie tipare de căutare și **NU** sunt folosiți pentru a scrie cod Verilog.

## **Debouncing**

Atunci când un buton este apăsat sau un switch este comutat, două părți metalice intră în contact pentru a permite curentului să treacă. Cu toate acestea, ele nu se conectează instantaneu, ci se conectează și deconectează de câteva ori înainte de realizarea conexiunii propriu-zise. Același lucru se întâmplă și în momentul eliberării unui buton (când acesta nu mai este apăsat). Acest fenomen poate conduce la comutări false sau modificări multiple nedorite asupra semnalului și este denumit **bouncing**.

Prin urmare, se poate spune că fenomenul de "bouncing" nu este un comportament ideal pentru niciun switch care execută mai multe tranziții ale unei singure intrări. Aceasta nu este o problemă majoră când avem de-a face cu circuite de putere, dar poate cauza probleme atunci când avem de-a face cu circuitele logice sau digitale. Așadar, pentru a elimina oscilațiile din semnal cauzate de acest fenomen se folosește principiul de **Switch Debouncing**.

Procedeul de debouncing este întâlnit, de asemenea și în software. Urmăriți în scheletul de cod din exercițiul 1 cum este implementat un debouncer și analizați comportamentul acestuia.

## Exerciții

- 1. Se dorește proiectarea unui automat finit capabil să recunoască secvențe de tip "ba". Automatul primește la intrare în mod continuu caractere codificate printr-un semnal de un bit (caracterele posibile sunt "a" și "b"). Ieșirea automatului va consta dintr-un semnal care va fi activat (valoarea 1) atunci când la intrare am avut prezent un șir care se potrivește cu tiparul de căutare.
  - a. Implementați automatul în Verilog.
  - Hint: Realizați pe hârtie schema automatului de stări, pentru a o folosi ulterior ca referință.
  - *Hint*: Observați în laboratorul 0 strategia abordată pentru implementarea unui automat ce recunoaște o secvență de caractere.
  - b. (2p) Simulați automatul folosind modulul de test din scheletul de cod. Eliminați semnalele nerelevante (*is* și *count*) din diagrama de semnale. Adăugați starea automatului și starea următoare a automatului la diagrama de semnale.
  - *Hint*: Semnalele pot fi eliminate din diagrama de semnale cu *click dreapta->Delete* pe semnalul care se dorește a fi eliminat.

- *Hint*: Semnale noi pot fi adăugate la diagrama de semnale prin *drag-and-drop* din fereastra *Simulation Objects for* ..., care conține toate semnalele modulului selectat în fereastra *Instance and Process Name*.
- *Hint*: Simularea trebuie repornită prin *Simulation->Restart* urmat de *Simulation->Run* pentru a vedea comportamentul semnalelor adăugate.
- c. Urmăriți diagrama de semnale și codul automatului și explicați comportamentul. Urmăriți și explicați funcționarea modulului de test.
- 2. Se dorește realizarea unei treceri de pietoni semaforizate. Duratele de timp pentru cele 2 culori vor fi: roșu 60 sec, verde 30 sec.
  - a. Implementați și simulați în Verilog automatul necesar. Ce rol are modulul *trecere* din fișierul *trecere.v*?
  - *Hint*: Consultați laboratorul 0 pentru diagrama de tranziție a unui astfel de automat.
  - b. Explicați codul numărătorului din fișierul counter.v.
  - *Hint*: Urmăriți comportarea acestuia pe diagrama de semnale.