

Equipment Tech Map

핵심 장비의 원리 · 적용 공정 · 기술 포인트

장비 이름을 외우는 것으로는 부족합니다.

어느 공정에서 무엇을 해결하는 장비인지

설명할 수 있어야 자소서와 기술면접이 연결됩니다.

식각 · 증착

트랙 · 세정

HBM · GAA

기술면접

CONTENTS

- PART 0** 한눈에 보는 3사 장비 지도
- PART 1-3** 램리서치 · AMAT · TEL 장비별 원리와 적용 공정
- PART 4** 공정 트렌드 × 3사 장비 — HBM · GAA · 3D NAND · EUV · 패키징
- PART 5** 기술면접 연결 — 예상 질문 15개와 점검표

차례

이 자료에 대하여	2
PART 0. 한눈에 보는 3사 장비 지도	3
공정별 3사 장비	3
2024~2026 주요 신제품	4
표기·분류 주의	5
PART 1. 램리서치 장비: 식각·증착의 깊이	6
1-1. 도체 식각: Kryo와 Akara	6
1-2. 유전체 식각과 극저온 식각: Flex, Vantex, Lam Cryo 3.0	7
1-3. 선택적·특수 식각: Selis, Syndion, Coronus	8
1-4. 유전막 증착: VECTOR, SPEED, Striker	8
1-5. 금속 증착과 도금: ALTUS, ALTUS Halo, SABRE	9
1-6. 세정과 드라이 레지스트: DV-Prime, EOS, Aether	10
1-7. 서비스·자동화 도구: 정비 방식을 바꾸는 장비	11
PART 2. AMAT 장비: 전공정을 가장 넓게	12
2-1. 증착: AMAT의 중심	12
2-2. 식각과 패터닝	15
2-3. CMP: 수율의 숨은 핵심	16
2-4. 이온주입: 트랜지스터의 전기적 성격을 정하는 공정	17
2-5. eBeam 계측·검사	18
2-6. 열처리: Vantage와 Radiance	18
2-7. 첨단 패키징: Kinex와 패키징 장비	19
PART 3. TEL 장비: 트랙을 지키고 식각·증착·후공정으로	20
3-1. 코터/디벨로퍼: TEL 정체성의 중심	20
3-2. 식각: 지키는 트랙에서 공격하는 식각으로	22
3-3. 세정: 수율의 마지막 방어선	24
3-4. 증착과 열처리: 배치의 강자	25
3-5. 후공정: 프로버·본딩·박막화	27
3-6. 디스플레이·데이터·자동화	28
PART 4. 공정 트렌드 × 3사 장비	29
4-1. HBM: 웨이퍼를 더 먹는 메모리	29
4-2. GAA: 노광보다 재료공학	30
4-3. 3D NAND: 램리서치의 홈그라운드에서 TEL이 도전	30
4-4. EUV 레지스트: 같은 시장, 세 가지 접근	31
4-5. 첨단 패키징과 후면전력공급: 웨이퍼를 붙이고 뒤집는 공정	31
4-6. 소재 전환: 새 금속이 들어오면 장비 지도가 바뀝니다	32
PART 5. 기술면접 연결	33
5-1. 장비 원리 질문과 답변 뼈대	33
5-2. 직무별 장비 이해 체크리스트	34
마치며	35

이 자료에 대하여

장비사 면접에서 "우리 회사 장비 중 아는 것을 말해 보세요"라는 질문에 장비 이름만 나열하면 좋은 평가를 받기 어렵습니다. 면접관이 보고 싶은 것은 **그 장비가 어떤 공정 문제를 풀고, 고객 Fab에서 왜 쓰이며, 그 장비를 맡는 엔지니어가 무엇을 하는지** 이해하고 있느냐입니다.

이 자료는 세 회사의 핵심 장비를 같은 틀로 소개합니다. 장비마다 아래 순서로 읽으면 됩니다.

항목	내용
포지셔닝	이 장비가 무엇이고, 시장에서 어떤 위치인가
원리	어떤 공정 문제를 어떤 기술로 푸는가
고객 연결	삼성전자·SK하이닉스·TSMC 등 어느 공정에서 쓰이는가
직무 연결	그 장비를 맡는 현장 엔지니어와 공정 엔지니어가 하는 일

파트	내용
PART 0. 한눈에 보는 3사 장비 지도	공정별 3사 장비, 2024~2026 신제품, 표기 주의
PART 1. 램리서치 장비	식각, 증착, 도금, 세정, 드라이 레지스트, 서비스 자동화
PART 2. AMAT 장비	증착, 식각·패터닝, CMP, 이온주입, eBeam 계측, 열처리, 첨단 패키징
PART 3. TEL 장비	코터/디벨로퍼, 식각, 세정, 증착·열처리, 후공정, 데이터
PART 4. 공정 트렌드 × 3사 장비	HBM, GAA, 3D NAND, EUV 레지스트, 첨단 패키징, 소재 전환
PART 5. 기술면접 연결	장비 원리 질문과 답변 뼈대, 직무별 장비 이해 체크리스트

 이 자료는 **장비**에 집중합니다. 회사의 실적·사업 전략·한국 거점·직무 구조는 「**현직자의 3사 심층 분석집**」에, 자기소개서 문항별 쓰는 법은 「**합격 데이터 기반 3사 지원 전략**」에서 다룹니다.

꼭 읽어 주세요

- **2026년 10월 1일 기준입니다.** 제품 정보는 각 사 공식 발표와 보도를 기준으로 정리했으며 실제 사양과 다를 수 있습니다.
- **고객사별 장비 도입 현황은 대부분 공개되지 않습니다.** "고객 연결"은 공개된 공정 구조를 바탕으로 한 설명입니다. 면접에서는 "○○ 공정에 쓰이는 장비"처럼 말하고, 특정 고객이 특정 장비를 쓴다고 단정하지 마세요.
- **점유율은 숫자보다 위치로 표기합니다.** 조사 기관마다 수치가 크게 달라 "선두", "사실상 1위", "도전자"처럼 표기하고, 코터/디벨로퍼 (TEL 약 90% 이상, EUV용 사실상 100%)처럼 여러 출처가 일치하는 경우에만 수치를 함께 적습니다.

먼저 알아 둘 개념: TOR와 POR

고객사가 특정 양산 라인에서 "이 공정에는 이 장비(와 레시피)를 표준으로 쓴다"고 공식 채택한 상태를 램리서치는 **TOR(Tool of Record)**, TEL은 **POR(Process of Record)**라고 부릅니다. 공정은 한 번 정해지면 쉽게 바꾸지 않습니다. 바꾸면 수율 리스크, 검증 비용, 시간 손실이 생기기 때문입니다. 그래서 TOR·POR을 확보한 장비는 다음 노드까지 반복 수주와 서비스 매출로 이어집니다. 장비사가 신제품을 발표할 때마다 "선도 고객 양산 채택"을 강조하는 이유입니다.

한눈에 보는 3사 장비 지도

공정별 3사 장비

공정	램리서치	AMAT	TEL
리소그래피 지원 (트랙)	(드라이 레지스트 Aether)	(패턴 세이핑 Sculpta)	LITHIUS Pro DICE / Pro Z / Pro AP
도체 식각	Kiyo, Akara	Sym3 (Z Magnum, Y Magnum)	Episode UL, Tactras
유전체·고종횡비 식각	Flex, Vantex, Lam Cryo 3.0	—	Tactras Vigus, Episode UL, 극저온 식각
선택적·등방성 식각	Selis	Selectra (Mo Etch), Viva	Certas LEAGA
TSV·베벨	Syndion, Coronus, Coronus DX	—	—
PVD (금속)	—	Endura	—
CVD·PECVD	VECTOR, VECTOR TEOS 3D, SPEED	Producer (Black Diamond, Pioneer, Selective Nitride, Avila 2)	Triase+, Episode 1
ALD	Striker, ALTUS Halo (Mo)	Endura Trillium ALD, Spectral ALD, Centris Spectral SiN ALD, Olympia	NT333
금속 CVD	ALTUS (W)	—	Triase+ (Ti/TiN/W)
에피택시	—	Centura Epi, Prime Epi	—
배치 열처리·퍼니스	—	—	EVAROS, TELINDY PLUS
매엽 열처리 (RTP)	—	Vantage, Radiance	—
전기도금 (ECD)	SABRE, SABRE 3D	Nokota VMax 2	—
CMP	—	Reflexion, Opta Quad	—
이온주입	—	VIISta, Quantum X Plus	—
세정	DV-Prime, EOS, Coronus	—	CELLESTA (SCD), EXPEDIUS-i, ANTARES
eBeam 계측·리뷰	—	PROVision 10, SEMVision, VeritySEM	—
프로버	—	—	Prexa, Prexa SDP
본딩·박막화	— (본더 없음)	Kinex (Besi 공동)	Synapse, Ulucus G, Ulucus LX

공정	램리서치	AMAT	TEL
데이터·자동화	Equipment Intelligence, Sense.i, Dextro	Alx	Epsira, TELeMetrics

굵은 글씨는 그 회사의 대표 영역입니다. "—"는 주력 제품이 없거나 이 자료에서 다루지 않는 영역입니다.

공정별 3사 포지션

	램리서치	AMAT	TEL
리소그래피 지원 (트랙)	○	○	●
도체 식각	●	○	○
유전체·고종횡비 식각	●	—	○
선택적·등방성 식각	○	●	○
TSV·베벨	○	—	—
PVD (금속)	—	●	—
CVD·PECVD	○	○	○
ALD	○	○	○
금속 CVD	○	—	○
에피택시	—	●	—
배치 열처리·퍼니스	—	—	●
매엽 열처리 (RTP)	—	○	—
전기도금 (ECD)	●	○	—
CMP	—	●	—
이온주입	—	●	—
세정	○	—	○
eBeam 계측·리뷰	—	●	—
프로버	—	—	○
본딩·박막화	—	○	○
데이터·자동화	○	○	○

● 대표 영역 ○ 제품 있음 — 주력 제품 없음

위 표의 굵은 글씨(대표 영역)와 제품 유무를 점으로 나타냄

표에서 읽히는 세 회사의 모양

- **램리서치 = "깊이"형:** 식각(도체·유전체)과 증착·도금에 집중합니다. 3D NAND 고종횡비 식각이 정체성의 중심입니다.
- **AMAT = "폭"형:** PVD·Epi·CMP·이온주입·계측까지 전공정을 가장 넓게 가졌습니다. 여러 공정을 묶어 파는 것이 무기입니다.
- **TEL = "트랙 + 도전자"형:** 노광기 옆 트랙을 사실상 독점하고, 식각·배치 증착·후공정으로 영역을 넓히고 있습니다.

2024~2026 주요 신제품

시점	램리서치	AMAT	TEL
2024.7	Lam Cryo 3.0 (3세대 극저온 식각)		Acrevia (가스 클러스터 빔 패턴 보정)

시점	램리서치	AMAT	TEL
2024.12	Dextro (Fab 정비 협동로봇)		Ulucus LX (레이저 리프트오프)
2025.2	Akara (도체 식각), ALTUS Halo (Mo ALD)		
2025.9	VECTOR TEOS 3D (패키징 캡필)		
2025.12			LITHIUS Pro DICE (트랙), EVAROS (배치 열처리)
2026.2		Viva, Sym3 Z Magnum , Spectral ALD (Mo 콘택)	
2026.4		Selective Nitride PECVD, Endura Trillium ALD	Prexa SDP (패키징 프로버)
2026.6		Centris Spectral SiN ALD, Selectra Mo Etch , Prime Epi, Opta Quad, Nokota VMax 2, Avila 2, VeritySEM 7AP, SEMVision G7AP	
2026.10		Besi와 파트너십 확대 (Kinex, TCB·패널·광 인터커넥트)	

표기·분류 주의

면접에서 자주 틀리는 장비 정보입니다.

장비	바른 표기·분류
램리서치 유전막 ALD	Striker ("Stryker" ❌)
램리서치 Coronus	세정만 하는 장비가 아님. Coronus DX 는 베벨 증착
램리서치	본더를 만들지 않음 . 본딩 전후 공정(TSV 식각, 도금, 캡필)에 집중
AMAT 도금	Nokota VMax 2 ("Vmax" ❌)
AMAT PROVision 10	결함 "검사"가 아니라 eBeam 계측 장비
AMAT Charger	본더가 아니라 패키징용 PVD. AMAT 하이브리드 본더는 Kinex
TEL Episode UL	4~12 챔버 구성 ("최대 6챔버" ❌). 매엽 CVD Episode 1 과 다른 제품
TEL EVAROS	배치 열처리 장비 ("CVD/ALD 복합" ❌)

램리서치 장비

식각·증착의 깊이

램리서치는 **식각·증착·세정**에 집중하는 장비사입니다. 정체성의 중심은 식각이고, 2012년 노벨러스 인수로 증착 (VECTOR·ALTUS·SABRE)을 더해 양대 축을 완성했습니다. 3D NAND·DRAM·GAA처럼 구조가 위로 쌓일수록 웨이퍼당 식각·증착 공정이 늘어나는 흐름에 가장 직접적으로 올라탄 회사입니다. 노광과 계측 장비는 만들지 않습니다.

1-1. 도체 식각: Kiyo와 Akara

포지셔닝

도체(게이트·금속처럼 전기가 흐르는 층) 식각의 선두 장비군입니다. **Kiyo**는 2000년대부터 이어진 간판 제품군이고, **Akara**(2025년 2월 출시)는 GAA와 차세대 메모리를 겨냥한 최신 플래그십입니다. 램리서치는 2026년 7월 실적 발표에서 도체 식각 설치 기반이 **4만 챔버를 넘었고**, Akara 설치 대수가 출시 이후 매년 2배로 늘고 있다고 밝혔습니다.

항목	내용
대상 공정	도체 식각: 게이트, 금속 배선, 폴리실리콘
방식	RIE(반응성 이온 식각) 기반. Kiyo는 TCP(유도결합) 대형 챔버와 플라스마 펄싱
Akara 핵심 기술	DirectDrive (업계 첫 고체 플라스마 소스, 플라스마 응답 약 100배 빠름), TEMPO (RF 펄싱), SNAP (이온 에너지 제어)
플랫폼	Akara는 Sense.i 플랫폼 기반
타깃	GAA, 6F ² DRAM, 3D NAND → 4F ² DRAM, CFET, 3D DRAM으로 확장
채택 현황 (회사 발표)	첨단 DRAM과 2nm 이하 GAA 로직에서 여러 전략적 TOR 확보

왜 어려운가, 램리서치는 무엇으로 푸는가

도체 식각이 어려운 이유는 **선택비**와 **프로파일 제어**입니다. 게이트나 금속을 깎되 아래층이나 옆층은 건드리면 안 됩니다. 미세화가 진행될수록 이 제어 난도가 급격히 올라갑니다.

- 1. DirectDrive 고체 플라스마 소스:** 플라스마를 켜고 끄는 응답이 기존보다 약 100배 빨라, 펄스 단위로 플라스마를 정밀하게 다룰 수 있습니다. 원자층 수준의 식각 정밀도를 확보하고 EUV 패턴의 결함을 줄입니다.
- 2. TEMPO 펄싱 + SNAP 이온 에너지 제어:** GAA 나노시트처럼 3차원 구조에서 막을 손상 없이 깎아 냅니다.
- 3. 설치 기반이 쌓은 데이터:** 4만 챔버 이상의 양산 데이터가 신규 노드 개발 속도와 신뢰성으로 이어집니다. 후발 주자가 따라잡기 어려운 진입장벽입니다.

고객 연결

- **파운드리 GAA (삼성 파운드리, TSMC):** 나노시트 게이트의 정밀 식각에 Akara가 겨냥하는 영역입니다. 삼성 파운드리 SF2(2nm GAA)가 대표 현장입니다.
- **DRAM (삼성전자, SK하이닉스, Micron):** 6F² DRAM 셀의 도체 식각과, 2027~2028년 이후 4F²·VCT 전환에서 쓰일 수 있습니다.
- **3D NAND:** 워드라인·게이트 관련 도체 식각에 쓰입니다.

직무 연결

- **FSE:** 고객사 클린룸에서 Kiyo-Akara 설치, 셋업, 정기 PM(예방정비), 트러블슈팅을 맡습니다. 플라즈마 챔버 구조, 진공(펌프·밸브·리크 체크), RF(매칭·필싱), 챔버 소모품(ESC, 에지 링, 샤워헤드) 이해가 필요합니다. 본사 전문가와 영어로 소통하는 일도 있습니다.
- **DA FSE:** Sense.i 플랫폼의 센서·로그 데이터로 챔버 상태 변화를 미리 잡아내는 일과 연결됩니다.
- **FPE(공정):** 고객 공정에 맞춰 식각 레시피를 최적화하고, 프로파일·선택비·CD(임계치수)를 튜닝합니다. 플라즈마 물리, 재료, DOE 역량이 필요합니다.

1-2. 유전체 식각과 극저온 식각: Flex, Vantex, Lam Cryo 3.0

포지셔닝

유전체(절연막) 식각, 특히 3D NAND 채널홀·슬릿 같은 **초고종횡비(HAR)** 식각에서 램리서치는 사실상 독점적 지위를 지켜 왔습니다. **Flex**가 전통 플랫폼, **Vantex**가 Sense.i 기반 최신 HAR 전용 플랫폼이며, 여기에 **극저온(Cryogenic)** 식각이 가장 강력한 차별화 무기로 더해집니다.

항목	내용
대상 공정	유전체 식각: 산화막·질화막 적층 식각
플랫폼	Flex(여러 솔루션 영역), Vantex(HAR 전용, Sense.i 기반)
방식	RIE, ALE(원자층 식각), 극저온 식각
극저온 기술	Lam Cryo 3.0 (2024년 7월 발표, 3세대)
핵심 성능 (회사 발표)	깊이 최대 10μm 채널에서 위아래 CD 편차 0.1% 미만 , 기존 공정 대비 식각률 2배 이상
양산 이력	극저온 식각을 2019년부터 양산에 투입 . NAND용 고종횡비 유전체 식각 챔버 7,500대 이상 중 약 1,000대가 극저온
목표	"1,000단 3D NAND로 가는 길"

왜 어려운가, 램리서치는 무엇으로 푸는가

3D NAND는 메모리 셀을 수직으로 쌓기 때문에, 수백 단의 적층막을 한 번에 뚫는 깊은 구멍(채널홀)을 만들어야 합니다. 반도체 식각에서 가장 어려운 공정 중 하나입니다. 깊이가 10μm를 넘어도 위와 아래 구멍 지름이 거의 같아야 하고, 동시에 빨리 뚫어야 생산성이 나옵니다.

1. **극저온 식각:** 웨이퍼를 매우 낮은 온도로 유지해 측벽 반응을 억제하고 수직 방향 식각을 빠르게 합니다. 마스크 선택비를 높여 깊고 곧은 구멍을 빠르게 뚫습니다.
2. **소체적 밀폐 플라즈마와 RF 필싱(Flex):** 작은 부피의 플라즈마와 필싱으로 프로파일과 마스크 선택비를 정밀하게 제어합니다.
3. **Sense.i 플랫폼(Vantex):** 좁은 면적에 챔버를 고밀도로 배치하고(식각 출력 밀도 50% 이상 개선), 자율 캘리브레이션과 ML 기반 자가 적응으로 웨이퍼 간 반복성을 확보합니다.

고객 연결

- **삼성전자·SK하이닉스·Micron·Kioxia:** 3D NAND 채널홀·슬릿 고종횡비 식각. 단수가 높아질수록 극저온 식각 수요가 커집니다.
- 삼성 V10·SK하이닉스 차세대 NAND에서 TEL과의 경쟁 구도는 **PART 4-3**에서 다룹니다.

직무 연결

- **FSE:** Flex·Vantex 챔버의 진공·플라즈마 유지보수에 더해, 극저온 장비는 **냉각·열관리 시스템** 이해가 추가로 필요합니다. 업그레이드 사이클(200단 미만 → 200단 이상 전환)로 기존 챔버 개조 작업이 많습니다.
- **FPE:** 채널홀 식각 레시피 최적화, 종횡비·CD 균일도·식각 속도의 트레이드오프 튜닝을 맡습니다. 3D NAND 구조와 플라즈마 식각 메커니즘을 깊이 이해해야 합니다.

1-3. 선택적·특수 식각: Selis, Syndion, Coronus

포지셔닝

GAA와 차세대 메모리에 필요한 **선택적(등방성) 식각(Selis)**, 3D 적층용 **TSV 식각(Syndion)**, 웨이퍼 가장자리 수율을 책임지는 **베벨 제어(Coronus)**로 구성된 영역입니다.

장비	분류	주요 응용
Selis	선택적·등방성 식각. 고압 ICP 소스와 높은 라디칼 밀도	GAA 나노시트, 고급 메모리, 패턴링, 인터커넥트
Syndion	TSV용 딥 실리콘 식각(DRIE). 대형 챔버와 고속 가스 스위칭	HBM 적층, 칩렛 연결
Coronus	웨이퍼 가장자리(베벨) 드라이 플라즈마 클린. 업계 첫 양산 검증 베벨 기술	가장자리 결함 제거, 수율 향상
Coronus DX	업계 첫 베벨 증착 (2023.6)	로직, 3D NAND, 첨단 패키징
Versys Metal	RIE 기반 금속 식각	금속 배선
Reliant	레거시·특수 반도체용 신품·리퍼비시 장비	구형 노드, 특수 소자

핵심 원리

- Selis의 등방성 선택 식각:** GAA 구조는 채널 사이의 희생층(SiGe)만 옆으로 골라 빼내야 합니다. Selis는 높은 라디칼 밀도로 특정 막만 등방성으로 깎으면서 처리량을 유지합니다.
- Syndion의 TSV 식각:** TSV(실리콘 관통 전극)는 칩을 수직으로 쌓아 연결하는 구멍입니다. 식각과 측벽 보호를 빠르게 번갈아 하는 방식으로 깊고 매끈한 구멍을 빠르게 뚫습니다.
- Coronus의 베벨 제어:** 웨이퍼 가장자리는 막이 불완전하게 쌓이고 벗겨지기 쉬워 결함의 원인이 됩니다. Coronus는 가장자리 막을 제거하고, Coronus DX는 거꾸로 가장자리에 보호막을 **증착**해 후속 공정의 결함을 줄입니다.

고객 연결

- GAA 로직 (삼성 파운드리, TSMC):** Selis 선택 식각으로 나노시트를 형성합니다.
- HBM (SK하이닉스, 삼성전자, Micron):** DRAM 다이를 수직 연결하는 TSV 식각에 Syndion이 쓰입니다. HBM 투자 증가가 직접 수요로 이어집니다.
- 전 고객 공통:** Coronus로 모든 첨단 노드의 가장자리 수율을 관리합니다.

직무 연결

- FSE:** Selis·Syndion·Coronus 설치·유지보수. TSV 장비는 패키징 라인과 연결되므로 패키징 공정 이해가 도움이 됩니다.
- FPE:** 선택적·등방성 프로파일(Selis), TSV 증형비·측벽 거칠기(Syndion), 베벨 결함 저감(Coronus) 등 영역별 공정 튜닝을 맡습니다.

1-4. 유전막 증착: VECTOR, SPEED, Striker

포지셔닝

유전막 증착에서 AMAT 과 함께 선두권입니다. 고생산성 PECVD(VECTOR), 고증형비 갭필(SPEED, HDP-CVD), 원자층 정밀 유전막(Striker, ALD)으로 메모리·패키징·인터커넥트·패터닝 전반을 다룹니다. 2012년 노벨러스 인수로 확보한 핵심 자산입니다.

장비	분류	주요 응용
VECTOR	PECVD (플라즈마 화학기상증착)	유전막 고생산성 증착. 하드마스크, 스페이서, 패키징 절연막
VECTOR TEOS 3D	첨단 패키징용 PECVD (2025.9)	칩렛 사이 갭필·평탄화, TSV·하이브리드 본딩 대응. 흰 웨이퍼에서도 균일 증착

장비	분류	주요 응용
SPEED	HDP-CVD (고밀도 플라즈마 CVD) 갭필	고종횡비 트렌치를 빈틈없이 채움. 소자분리(STI) 등
Striker	유전막 ALD (원자층 증착)	나노미터 단위 임계 유전막, TSV 라이너

핵심 원리

1. **VECTOR의 PECVD**: 플라즈마로 반응을 일으켜 낮은 온도에서 유전막을 빠르게 씹습니다. 멀티패터닝 스페이서, 하드마스크, 패키징 절연막 등 다양한 막을 높은 생산성으로 증착합니다.
2. **VECTOR TEOS 3D**: 하이브리드 본딩은 칩 표면이 매우 평탄해야 합니다. 그런데 패키징 공정의 웨이퍼는 휘어 있는 경우가 많습니다. 새 클램핑 기술과 페데스탈 설계로 **심하게 휘 웨이퍼에서도 균일하게** 두꺼운 막을 씹아 칩렛 사이를 메우고 평탄화합니다.
3. **SPEED의 HDP-CVD 갭필**: 좁고 깊은 트렌치를 빈 공간(보이드) 없이 메우는 것이 핵심입니다. 고밀도 플라즈마로 증착과 식각을 동시에 일으켜 입구가 먼저 막히는 것을 막습니다.
4. **Striker의 ALD**: 원자층 단위로 한 겹씩 씹아 나노미터 수준의 두께와 균일도를 제어합니다.

고객 연결

- **메모리 (삼성전자, SK하이닉스, Micron)**: 멀티패터닝, 갭필, 임계 유전막에 씹입니다. 3D NAND-DRAM 미세화와 직결됩니다.
- **HBM·첨단 패키징**: VECTOR TEOS 3D는 2025년 11월 국내 간담회에서 HBM 하이브리드 본딩 대응 장비로 소개됐습니다.
- **로직 (TSMC, 삼성 파운드리)**: 멀티패터닝과 인터커넥트 절연막에 씹입니다.

직무 연결

- **FSE**: 증착 챔버의 가스(MFC), 플라즈마, 히터·온도 시스템 유지보수와 막질 이상(두께 균일도, 파티클, 응력) 대응을 맡습니다.
- **FPE**: 두께·응력·균일도·갭필 성능 최적화. 박막 증착 메커니즘과 재료 지식이 필요합니다.

1-5. 금속 증착과 도금: ALTUS, ALTUS Halo, SABRE

포지셔닝

금속 배선(메탈라이제이션) 영역입니다. 텅스텐(W) 증착 강자인 **ALTUS**, 2025년 2월 출시된 **업계 첫 몰리브덴(Mo) ALD 장비 ALTUS Halo**, 구리 배선 도금(SABRE)과 패키징 도금(SABRE 3D)으로 구성됩니다.

장비	분류	주요 응용
ALTUS	텅스텐 CVD/ALD	콘택, 3D NAND 워드라인 텅스텐 충전
ALTUS Halo	업계 첫 MoALD 양산 장비 (2025.2)	차세대 3D NAND 워드라인, 4F ² DRAM, GAA 로직
SABRE	ECD (전기화학 도금), 구리 다마신	구리 인터커넥트
SABRE 3D	ECD, 첨단 패키징 도금	TSV·범프·RDL 구리 충전, 웨이퍼 레벨 본딩

핵심 원리

1. **ALTUS Halo: 텅스텐에서 몰리브덴으로** - 배선이 가늘어지면 텅스텐은 배리어·접착층 두께 때문에 실제 저항이 커집니다. - 몰리브덴은 미세 선폭에서 저항이 낮고 **배리어층이 필요 없어** 공정 단계를 줄이고 신호 속도를 높입니다. - ALTUS Halo는 이 Mo를 원자층 단위로 양산 증착하는 첫 장비입니다. 회사는 "선도 고객에서 3개 노드 연속 TOR"을 확보했다고 밝혔습니다.
2. **ALTUS의 컨포멀 텅스텐 충전**: 좁고 깊은 콘택·워드라인을 빈틈없이 균일하게 채웁니다. 3D NAND 워드라인 텅스텐 충전의 표준 장비입니다.
3. **SABRE 3D의 패키징 도금**: TSV·범프·재배선층(RDL)에 구리를 전기 도금으로 채웁니다. HBM 적층과 칩렛 연결에 직결됩니다.

고객 연결

- **3D NAND (삼성전자, SK하이닉스, Micron):** 워드라인 텅스텐 충전(ALT US), 차세대 단수에서 Mo 전환(ALT US Halo).
- **경쟁 구도:** Mo 워드라인은 TEL도 배치 퍼니스로 공략합니다(PART 4-6).
- **HBM (SK하이닉스, 삼성전자, Micron):** TSV·범프 도금에 SABRE 3D가 쓰입니다.
- **로직 (TSMC, 삼성 파운드리):** 로직 콘택·배선의 Mo 전환과 구리 인터커넥트(SABRE).

직무 연결

- **FSE:** ALT US(기상 증착)와 SABRE(습식 도금) 유지보수. 도금 장비는 약액 농도·온도·유량 같은 **습식 공정 관리**가 추가됩니다.
- **FPE:** 금속막 저항·갭필·도금 균일도 최적화. 박막, 전기화학, 재료 지식이 필요합니다.

1-6. 세정과 드라이 레지스트: DV-Prime, EOS, Aether

포지셔닝

웨이퍼 세정·스트립(DV-Prime, EOS, Coronus)과, 노광 전후 공정이라는 새 시장인 **EUV 드라이 레지스트(Aether)**로 구성됩니다.

장비	분류	주요 응용
DV-Prime (Da Vinci 계열)	매엽 스�핀 습식 세정	파티클·폴리머·잔류물·PR 제거, 베벨·백사이드, 패키징
EOS	초저결함·고처리량 웨이퍼 세정	첨단 노드 세정
Aether	EUV 드라이 포토레지스트	금속산화물 레지스트(MOR)를 기상 증착하고 건식으로 현상

핵심 원리

1. **매엽 습식 세정(DV-Prime):** 식각·증착 뒤 남은 파티클·폴리머·레지스트 잔류물을 한 장씩 정밀하게 닦아 냅니다. 미세 노드일수록 입자 하나가 곧 불량이라 세정 정밀도가 수율을 좌우합니다.
2. **초저결함 세정(EOS):** 결함을 극도로 낮추면서 처리량을 유지하는 것이 핵심입니다.
3. **Aether: 레지스트를 "바르지 않고 쌓는다"** - 기존 EUV 레지스트는 액체를 스프인 코팅으로 바르고 현상액으로 현상합니다(TEL 트랙의 영역). - Aether는 금속산화물 레지스트를 **기상 증착**으로 입히고 **건식으로 현상**해, 노광량(도즈)과 결함 사이의 트레이드오프를 줄입니다. - ASML·imec과 협업했고, JSR과 소재 관련 크로스 라이선스를 맺었습니다. - 2025년 1월 "선도 메모리 제조사의 최첨단 DRAM TOR 채택"을 발표했습니다(SK하이닉스로 보도). 2026년 3월에는 IBM과 High-NA EUV 로직 협력을 시작했습니다.

고객 연결

- **DRAM (SK하이닉스 보도):** EUV로 패터닝하는 첨단 DRAM에 Aether가 채택됐습니다. 한국이 DRAM 양산의 중심이라 의미가 큼니다.
- **로직 (IBM 협력):** High-NA EUV로 1nm 이하 로직을 개발하는 데 Aether가 쓰입니다.
- **세정:** 전 고객의 식각·증착 라인에 공통으로 들어갑니다.

직무 연결

- **FSE:** 습식 세정 장비의 약액·배수·스핀 시스템 유지보수. 화학 안전과 습식 공정 이해가 필요합니다.
- **FPE:** 세정 레지피(파티클 제거율 vs 막 손상) 최적화, 드라이 레지스트 증착·현상 조건 튜닝.

1-7. 서비스·자동화 도구: 정비 방식을 바꾸는 장비

램리서치는 장비뿐 아니라 **정비 방식 자체를 바꾸는 도구**를 직접 만듭니다. 현장 엔지니어(FSE)의 일하는 방식과 가장 직접 맞는 영역입니다.

서비스·제품	내용	FSE 업무와의 연결
업그레이드	고객이 새 Fab을 짓지 않고 기존 장비를 개조해 200단 이상 NAND로 전환	하드웨어 교체·개조 작업의 빈도와 난도가 높아짐
Equipment Intelligence	자율 캘리브레이션, 자가 적응 정비, 데이터·ML 기반 서비스	DA FSE의 직접 업무 영역. 로그·센서로 이상을 미리 줌
Sense.i	자율 캘리브레이션과 ML 자가 적응을 갖춘 시각 플랫폼	장비가 스스로 상태를 보정하는 시대의 FSE 역할
Dextro	업계 첫 Fab 정비용 협동로봇(2024.12). 8개 장비 유형으로 확대, 첫 증착용 코봇 출하	반복 정비는 로봇이, 판단과 검증은 엔지니어가
Reliant	비선단 신품·리퍼비시 장비	구형 장비 유지보수 수요

 **면접 활용:** "자동화가 늘면 FSE가 줄지 않느냐"는 질문에는 "반복 정비를 로봇과 데이터가 맡을수록, FSE는 **데이터로 문제를 미리 줌**이고 **결과를 검증하는 역할**로 옮겨 간다"고 답할 수 있습니다. DA FSE 신설이 그 방향을 보여 줍니다.

PART 2

AMAT 장비

전공정을 가장 넓게

AMAT은 스스로를 "재료공학(materials engineering) 회사"로 정의합니다. 노광(ASML)과 광학 검사(KLA)를 빼면 전공정에서 AMAT 장비가 없는 영역을 찾기 어렵습니다.

2-1. 증착: AMAT의 중심

증착과 AMAT의 플랫폼 구조

증착은 웨이퍼 위에 박막을 만드는 공정입니다. AMAT은 PVD·CVD·Epi·ALD·도금을 모두 가지고 있습니다.

AMAT 장비는 플랫폼 단위로 이해하면 쉽습니다.

플랫폼	주로 담는 공정
Endura	PVD 금속 증착, 일부 ALD (Trillium)
Producer	CVD·PECVD 절연막, 선택적 식각 (Selectra)
Centura	Epi, 패턴 세이핑 (Sculpta), 도체 식각 계열
Centris	ALD 등

각 플랫폼은 클러스터 톨 구조입니다. 가운데 진공 이송 챔버 주위에 여러 공정 챔버가 붙어 있어, 웨이퍼가 챔버 사이를 오갈 때 외부 공기에 닿지 않습니다. 표면 산화와 오염을 막는 핵심 설계입니다.

Endura®: PVD 금속 증착 플랫폼

항목	내용
방식	PVD(물리기상증착), 스퍼터링
증착 재료	Cu, Co, Ru, Ta/TaN, Ti/TiN, W, Al 등 대부분의 금속
주요 응용	배선(BEOL) 시드층, 장벽 금속, 게이트 금속
파생 제품	Endura Clover(MRAM용 PVD), Endura Volta(코발트), Endura Trillium ALD(2026.4, GAA 메탈게이트)

Endura가 표준이 된 세 가지 이유

- 1. 진공 상태로 이어지는 공정: 배선 공정에서 금속막이 공기에 닿아 산화되면 신뢰성이 크게 떨어집니다. Endura는 한 클러스터 안에서 전처리 세정 → 장벽 금속 → 시드층 → 캡층을 진공 상태로 이어서 처리합니다.
- 2. 플라즈마 제어의 깊이: RF 바이어스, DC 마그네트론 등 다양한 플라즈마 제어 옵션으로 깊은 비아·트렌치 안에도 시드층을 고르게 입힙니다.

3. **신소재 대응:** 차세대 배선용 코발트(Co)·루테튬(Ru) 같은 새 재료를 빠르게 양산 검증해 왔습니다. 회사는 **RuCo 라이너가 2nm에서 모든 선도 로직 업체에 채택됐고, 선 저항을 최대 25% 줄인다고** 밝혔습니다.

Endura Trillium ALD (2026.4): GAA 나노시트는 시트 사이 간격이 약 10nm에 불과합니다. Trillium은 그 좁은 틈을 메탈게이트로 균일하게 감쌉니다.

고객 연결

- **로직 (TSMC, 삼성 파운드리):** 2nm 배선의 시드·장벽 금속, GAA 메탈게이트.
- **메모리·HBM (SK하이닉스, 삼성전자, Micron):** TSV 안에 구리를 채우기 전 시드층을 만듭니다. 시드층이 고르지 않으면 뒤이은 도금에서 빈 공간(보이드)이 생깁니다.

직무 연결

- **CE:** PVD 챔버 PM이 핵심입니다. 타깃 교체, 마그네트론 어셈블리 점검, 진공 시스템(크라이오 펌프, 터보 펌프) 유지보수, RF 매칭 캘리브레이션을 맡습니다. 진공과 플라즈마 기본 지식이 필수입니다.
- **PSE:** PVD 레시피 개발과 최적화. 두께·균일도·비저항 측정, DOE 기반 최적화, 박막 분석(XRF, XRD, SEM) 역량이 필요합니다.

Producer®: CVD·PECVD 절연막 플랫폼

항목	내용
방식	PECVD, ALD, Flowable CVD 등
재료	SiO ₂ , SiN, low-k(Black Diamond), 카본 하드마스크
특징	트윈 챔버 설계로 높은 처리량
최근 제품	Precision Selective Nitride PECVD(2026.4) , Avila 2 PECVD(2026.6, 패키징) , Pioneer CVD(패터닝막)

Black Diamond® low-k 절연막: 배선이 촘촘해질수록 배선 사이의 정전용량 때문에 신호가 느려집니다(RC 지연). 유전율(k)이 낮은 절연막이 필요한 이유입니다. 그런데 유전율을 낮추려고 막에 미세한 구멍을 많이 만들면 기계적 강도가 약해집니다. Black Diamond는 이 트레이드오프를 다루는 AMAT의 대표 low-k 제품군이며, 회사는 **강화된 Black Diamond가 모든 선도 로직·DRAM 업체에 채택됐다고** 밝혔습니다.

Precision Selective Nitride PECVD (2026.4): 소자분리(STI) 구조에서 SiN을 **아래에서부터 원하는 곳에만** 선택적으로 쌓는 장비입니다. GAA 공정을 위한 신제품입니다.

Pioneer CVD: Producer XP Pioneer는 패터닝용 막입니다. 회사는 선도 메모리 업체들이 DRAM 패터닝에 채택했다고 밝혔습니다.

고객 연결

- **로직 (TSMC, 삼성 파운드리):** 배선 low-k 절연막, GAA 소자분리.
- **메모리 (삼성전자, SK하이닉스):** 3D NAND 적층막(산화막·질화막), DRAM 패터닝 하드마스크.

직무 연결

- **CE:** 샤워헤드·서셉터·RF 전극 점검, 가스 패널 정비, 진공 시스템 유지보수.
- **PSE:** CVD 레시피 개발, 두께·조성·응력 분석, 공정 창 최적화.

Centura® Epi: 에피택시

항목	내용
방식	선택적·비선택적 에피택시
재료	Si, SiGe, SiP, SiC, Ge
주요 응용	소스/드레인, GAA 나노시트 적층, 스트레인드 실리콘
최근 제품	Centura Prime Epi (2026.6): 로직급 Epi를 DRAM 주변회로에 적용, 풋프린트 약 20% 축소

에피택시가 특별한 이유: 일반 CVD는 다결정이나 비정질 막을 만들지만, 에피택시는 바탕 실리콘과 **같은 결정 방향의 단결정**을 원자 단위로 정렬해 키웁니다.

- **소스/드레인 SiGe:** pMOS의 소스/드레인에 SiGe 단결정을 키우면 채널에 압축 응력이 걸려 정공 이동도가 올라갑니다.
- **GAA 나노시트:** GAA 채널은 Si/SiGe를 번갈아 쌓은 다층막을 Epi로 키운 뒤, SiGe만 골라 빼내 Si 나노시트를 남기는 방식으로 만듭니다. **Epi 품질이 곧 나노시트 품질**입니다.
- **DRAM으로 확장:** DRAM 주변회로는 점점 로직처럼 빨라져야 합니다. Prime Epi는 로직에서 쓰던 Epi 기술을 DRAM 주변회로로 옮긴 장비입니다.

고객 연결

- **로직 (TSMC N2, 삼성 SF2):** GAA 나노시트 적층과 소스/드레인.
- **DRAM (삼성전자, SK하이닉스, Micron):** 주변회로 트랜지스터 성능 향상. 차세대 수직 채널 트랜지스터(VCT) 구조에서도 Epi가 중요해질 전망입니다.

직무 연결

- **CE:** Epi 챔버는 고온(수백~1,000°C 이상)에서 동작하므로 서셉터, 램프 모듈, 가스 분배 시스템의 정밀 정비가 핵심입니다.
- **PSE:** Si/SiGe 조성, 도핑 농도, 성장 속도 레시피 개발. 결정성·도펀트 프로파일 분석(SIMS, XRD, TEM).

ALD: 원자 단위로 감싸기

장비	내용
Endura Trillium ALD (2026.4)	GAA 메탈게이트. 좁은 나노시트 틈을 균일하게 감쌘
Spectral ALD (2026.2)	텅스텐 콘택을 몰리브덴(Mo) 으로 바꿔 저항을 낮춤. "여러 선도 파운드리·로직 업체가 사용 중"
Centris Spectral SiN ALD (2026.6)	마이크로파 플라즈마로 3D 구조에 SiN을 저온·균일하게 증착 (3D NAND·DRAM)
Olympia ALD	열·플라즈마 ALD 플랫폼. high-k 등

ALD가 필요한 이유: 반응 가스를 번갈아 공급해 한 사이클에 원자 1~2층만 쌓습니다. 두께를 원자 단위로 제어하고, 깊고 좁은 구조 안쪽까지 균일하게 덮습니다(단차 피복성). GAA 게이트처럼 나노시트 사방을 감싸야 하는 구조나 DRAM 커패시터 안쪽에 필수입니다.

직무 연결

- **CE:** 전구체 공급 라인, 반응 챔버, 배기 시스템 점검.
- **PSE:** 전구체·펄스·퍼지 시간·온도 최적화, 두께와 조성 분석.

전기도금(ECD): Nokota™ VMax™ 2

2026년 6월 발표된 구리 도금 장비로, **TSV와 마이크로범프에 구리를 채웁니다**. HBM 적층에서 TSV 구리 충전 품질은 신호 연결과 신뢰성에 직결됩니다. 이 분야는 램리서치(SABRE 3D)가 선두이고 AMAT은 도전자입니다.

2-2. 식각과 패터닝

AMAT 식각의 위치

식각 전체로 보면 AMAT은 램리서치·TEL에 이은 **도전자**입니다. 그러나 **선택적 식각**에서는 선두이고, 증착과 식각을 묶어 제안하는 **통합 솔루션**으로 GAA 같은 새 구조에서 기회를 넓히고 있습니다.

Sym3®: 도체 식각

항목	내용
분류	도체 식각 플랫폼
핵심 설계	챔버를 대칭으로 설계해 웨이퍼 중심과 가장자리의 플라즈마 분포를 고르게 함
최근 제품	Sym3 Z Magnum (2026.2): GAA용, 옹스트롬 수준 3D 트렌치 프로파일 제어 / Sym3 Y Magnum : 패터닝용

대칭 설계의 의미: 챔버 구조가 비대칭이면 웨이퍼 가장자리와 중심의 식각 속도가 달라집니다. 대칭 설계는 300mm 웨이퍼 전체에서 식각 균일도를 높입니다.

고객 연결: DRAM의 비트라인·게이트 같은 도체 패턴 식각, 로직 GAA의 트렌치 식각에 쓰입니다.

Selectra®: 선택적 식각

항목	내용
분류	라디칼 기반 선택적(등방성) 식각
주요 응용	GAA의 SiGe 희생층 제거, 3D 구조의 특정 막 제거
최근 제품	Producer Selectra Mo Etch (2026.6): 3D NAND 워드라인 분리를 위해 몰리브덴을 선택 제거. 양산 검증 완료

원리: 일반 플라즈마 식각은 이온으로 위에서 아래로 깎습니다. 선택적 식각은 이온 충격 없이 **라디칼(반응성 중성 입자)**로 특정 재료만 골라 옆으로도 깎아 냅니다. GAA에서는 Si/SiGe 적층막에서 SiGe만 빼내야 Si 나노시트가 드러납니다.

💡 GAA 공정 순서와 단계별 3사 장비는 **PART 4-2**에서 다룹니다.

Viva™ Radical Treatment (2026.2)

GAA 나노시트 표면을 라디칼로 처리해 **원자 수준으로 매끄럽게** 만듭니다. 나노시트 표면이 거칠면 전자 이동이 방해받아 트랜지스터 성능이 떨어집니다.

Centura® Sculpta®: 패턴 세이핑

항목	내용
원리	한 번 노광한 패턴을 방향성 식각으로 원하는 방향으로 늘림
효과 (회사 발표)	EUV 더블 패터닝을 한 번 줄일 때마다 10만 WSPM 기준 설비비 약 2.5억 달러, 웨이퍼당 약 50달러 절감
현황	"모든 선단 로직 업체와 적용을 넓히는 중"

의미: Sculpta는 "**EUV를 덜 쓰게 하는**" 장비입니다. 고객의 EUV 비용 부담이 클수록 설득력이 커지며, ASML-T EL 트랙과 간접 경쟁합니다.

직무 연결

- **CE:** 식각 챔버의 진공·RF·가스 시스템, 소모품(에치 링, 라이너) 교체, 챔버 세정.
- **PSE:** 선택비·프로파일·균일도 최적화. GAA 공정에서는 Epi 조성각 선택 식각 조건을 함께 보는 시야가 필요합니다.

2-3. CMP: 수율의 숨은 핵심

CMP 공정의 이해

CMP(화학기계연마)는 웨이퍼 표면을 화학 반응과 기계적 연마로 평탄하게 만드는 공정입니다. 배선 층이 늘어날수록 각 층의 평탄도가 다음 층 패터닝의 정밀도를 좌우합니다. 하이브리드 본딩 시대에는 **두 표면을 직접 붙이기 때문에** 평탄도가 곧 접합 품질이 됩니다. AMAT은 CMP 선두이며 주요 경쟁사는 일본 Ebara입니다.

Reflexion® LK Prime: 플래그십 CMP

항목	내용
핵심 기술	실시간 종점 감지, 통합 세정 모듈, 인라인 계측
주요 응용	구리 배선 CMP, 소자분리(STI) CMP, 층간 절연막 CMP, 텅스텐 CMP

핵심 기술

1. **실시간 종점 감지:** 광학·마찰력 센서로 연마 진행을 실시간으로 보고 정확한 지점에서 멈춥니다. 과도 연마로 생기는 **디싱**(넓은 금속이 접시처럼 파임)과 **에로전**(조밀한 패턴 영역이 함께 깎임)을 막습니다.
2. **통합 세정:** 연마 직후 슬러리 잔류물과 파티클을 바로 제거해 다음 공정으로 오염이 넘어가지 않게 합니다.
3. **슬러리 관리:** 슬러리 상태를 관리해 웨이퍼 간 편차를 줄입니다.

Opta Quad CMP (2026.6): 하이브리드 본딩용

하이브리드 본딩은 범프 없이 구리와 절연막을 직접 붙이므로 표면이 극도로 평탄해야 합니다. Opta Quad는 하이브리드 본딩용 평탄화를 겨냥한 신제품입니다.

고객 연결

- **로직 (TSMC, 삼성 파운드리):** 수십 층 배선의 층마다 구리 CMP가 들어갑니다.
- **메모리 (삼성전자, SK하이닉스):** 소자분리 CMP, 커패시터 절연막 CMP, 3D NAND CMP.
- **HBM:** TSV 형성 후 평탄화, 박막화 후 표면 처리, 하이브리드 본딩 전 평탄화.

직무 연결

- **CE:** CMP의 핵심은 패드, 컨디셔너 디스크, 슬러리 공급 시스템입니다. 패드 컨디셔닝, 디스크 교체, 슬러리 라인 정비, 종점 감지 센서 캘리브레이션을 맡습니다. 회전·가압·유체 시스템 이해가 필요해 기계 전공자에게 잘 맞습니다.
- **PSE:** 압력·회전 속도·슬러리 유량·연마 시간 최적화. 디상·에로전 분석, 표면 거칠기, 두께 균일도 분석.

참고: Mirra® 계열은 200mm CMP 장비입니다.

2-4. 이온주입: 트랜지스터의 전기적 성격을 정하는 공정

이온주입의 이해

이온주입은 불순물(도펀트) 이온을 가속해 웨이퍼에 넣는 공정입니다. 소스/드레인 형성, 채널 도핑, 웰 형성 등 트랜지스터의 전기적 특성을 정합니다. AMAT은 이 분야 선두이며, 경쟁사는 Axcelis, Sumitomo 등입니다. 점유율은 조사 기관마다 차이가 매우 커서 숫자로 말하지 않는 것이 좋습니다.

주요 장비

장비	분류	주요 응용
VIISta® (Trident 등)	고전류 이온주입	로직 소스/드레인, DRAM·NAND 도핑
Quantum X Plus	고에너지·특수 이온주입	깊은 웰 형성 등

고객 연결

- **로직 GAA (TSMC, 삼성 파운드리):** 소스/드레인 도핑(pMOS는 붕소, nMOS는 인 등).
- **메모리 (삼성전자, SK하이닉스):** 셀 트랜지스터 채널 도핑.

직무 연결

- **CE:** 이온 소스 관리(필라멘트 교체), 빔 라인 정비, 가속 전극·패러데이 컵 캘리브레이션. 고전압·고진공 시스템과 안전 이해가 필수입니다.
- **PSE:** 도펀트 종류·에너지·도즈 최적화, 도핑 프로파일(SIMS)·면저항 측정, 활성화 어닐링 후 분석.

2-5. eBeam 계측·검사

AMAT 계측·검사의 위치

계측·검사 시장 전체는 **KLA**(광학 검사 중심)가 압도적 1위입니다. AMAT은 **전자빔(eBeam)** 기반 계측·결함 리뷰에서 강합니다. 패턴이 3차원으로 복잡해질수록 광학으로 보기 어려운 구조를 eBeam으로 봐야 하는 일이 늘어납니다.

장비	역할	쉽게 말하면
PROVision® 10	eBeam 계측	GAA·후면전력공급 같은 3D 구조를 재는 장비
SEMVision® (G7, G7AP)	eBeam 결함 리뷰	검사 장비가 찾은 결함을 고해상도로 확대해 원인을 보는 장비
VeritySEM® (10, 7AP)	CD-SEM 계측	패턴 선폭(CD)을 재는 장비

💡 **검사(Inspection) · 리뷰(Review) · 계측(Metrology)을 구분하세요.** 검사는 결함이 "어디 있는지" 찾고(주로 KLA 광학), 리뷰는 찾은 결함이 "무엇인지" 확대해 보고(SEMVision), 계측은 패턴이 "설계대로 만들어졌는지" 잽니다(PROVision, VeritySEM).

왜 지금 eBeam인가

- **GAA:** 나노시트가 여러 층으로 쌓인 3D 구조라 내부를 직접 재야 합니다. PROVision 10은 "GAA와 후면전력공급 구조"용으로 출시됐습니다.
- **후면전력공급(BSPDN):** 웨이퍼를 뒤집어 다시 공정하므로 앞뒤 패턴 정렬을 재는 새 계측 과제가 생깁니다.
- **첨단 패키징:** 2026년 6월 VeritySEM 7AP와 SEMVision G7AP로 Fab 수준의 eBeam 계측·리뷰를 패키징 공정으로 넓혔습니다.

직무 연결

- **CE:** 전자 광학계, 고진공, 스테이지 정밀도 관리.
- **PSE·데이터 직무:** 계측 데이터와 이미지 해석.

2-6. 열처리: Vantage와 Radiance

RTP의 역할

RTP(급속 열처리)는 짧은 시간(수 초 수준) 안에 웨이퍼를 고온으로 가열하는 공정입니다. 이온주입 후 **도펀트 활성화 어닐링**, 산화막 형성, 실리사이드 형성 등에 쓰입니다. 온도를 짧고 정확하게 올렸다 내려야 도펀트가 원치 않게 퍼지지 않습니다. AMAT은 매업 RTP·어닐 분야의 강자입니다.

장비	내용
Vantage® (Astra 등)	첨단 노드용 정밀 온도 제어 어닐 플랫폼
Radiance®	RTP 장비

고객 연결: GAA 소스/드레인 도펀트 활성화, 메모리 게이트 산화막 형성.

직무 연결

- **CE:** 램프-온도 측정(파이로미터) 시스템, 챔버 정비.
- **PSE:** 온도 프로파일과 도펀트 확산의 관계 분석.

💡 **배치 vs 매업:** TEL은 여러 장을 한 번에 처리하는 **배치 열처리**(EVAROS, TELINDY PLUS) 강자이고, AMAT은 한 장씩 정밀하게 처리하는 **매업 RTP** 강자입니다.

2-7. 첨단 패키징: Kinex와 패키징 장비

Kinex™: 하이브리드 본딩

항목	내용
분류	업계 첫 통합 다이-투-웨이퍼(D2W) 하이브리드 본딩 시스템
개발	AMAT과 Besi 공동 개발
특징	표면 처리·본딩·계측을 한 장비 안에서 처리
용도	3D IC, HBM, CPO(광 패키징), 센서
최근	2026년 10월 1일: Besi가 EPIC 센터 혁신 파트너로 합류. 협력 범위를 하이브리드 본딩 신규 플랫폼, TCB (열압착 본딩), 다이-온-패널, 광 인터커넥트로 확대

하이브리드 본딩이란: 지금 HBM은 작은 범프(솔더)로 다이를 연결합니다(TCB 방식). 하이브리드 본딩은 **범프 없이 구리와 절연막을 직접 붙여 연결** 간격을 훨씬 촘촘하게 만듭니다. 대신 표면이 극도로 깨끗하고 평탄해야 합니다.

하이브리드 본딩의 도입 시점과 HBM 공정 체인 전체는 **PART 4-1**에서 다룹니다.

한국 고객 보도: SK하이닉스가 AMAT Kinex로 하이브리드 본딩 파일럿 라인을 구축·평가 중이라는 보도가 있습니다(2026년 초~). 동시에 HBM4용 TCB는 한미반도체·ASMPT에 발주했습니다.

직무 연결

- **CE:** 패키징 라인의 도금·CMP·PECVD·본딩 장비 유지보수. 얇은 웨이퍼와 흰 웨이퍼를 다루는 이송 시스템 이해가 중요합니다.
- **PSE:** 응력·평탄도·도금 균일도·본딩 보이드를 함께 보는 공정 통합 관점이 필요합니다.

PART 3

TEL 장비

트랙을 지키고 식각·증착·후공정으로

TEL은 빅4 장비사(ASML·AMAT·램리서치·TEL) 중 코터/디벨로퍼·식각·증착·세정 네 영역의 장비를 모두 공급하는 유일한 회사입니다. 노광기 옆 트랙을 사실상 독점하고(약 90% 이상, EUV용 사실상 100%), 이 고객 접점을 발판으로 식각(극저온·GAA), 배치 증착, 본딩·박막화·프로버로 영역을 넓히고 있습니다.

3-1. 코터/디벨로퍼: TEL 정체성의 중심

공정 이해

코터/디벨로퍼(트랙)는 포토 공정에서 웨이퍼에 감광제(PR)를 바르고(Coat), 노광 후 현상(Develop)하는 장비입니다. 노광기 바로 옆에 붙어 한 몸처럼 동작합니다.

1. **표면 처리 (HMDS)**: 감광제 접착력을 높입니다.
2. **PR 도포 (Coating)**: 스�핀 코팅으로 감광제를 균일하게 바릅니다.
3. **소프트 베이크**: 가열해 용매를 날립니다.
4. **노광 (Exposure)**: 스캐너가 패턴을 새깁니다. (TEL 장비 범위 밖, ASML 영역)
5. **노광 후 베이크 (PEB)**: 화학증폭형 레지스트의 반응을 촉진합니다.
6. **현상 (Develop)**: 현상액으로 패턴을 드러냅니다.
7. **하드 베이크**: 패턴을 고정합니다.

TEL 트랙은 1~3단계와 5~7단계, 즉 **노광 전후의 모든 웨이퍼 처리**를 맡습니다.

왜 TEL이 90% 이상을 차지하는가

1. **노광기와의 인터페이스 최적화**: 트랙은 ASML 스캐너와 직접 연결돼 운용됩니다. TEL은 ASML과 긴밀하게 협력해 EUV 공정에 최적화된 트랙을 개발했습니다.
2. **수율과 직결되는 노하우**: 코팅 균일도, 결함 제어, 현상 정밀도가 수율에 직접 영향을 줍니다. 수십 년간 쌓은 공정 데이터가 경쟁사가 쉽게 따라오지 못하는 결함 제어 기술로 이어집니다.
3. **전환 비용**: 한 번 TEL 트랙을 쓴 고객은 공정 안정성 때문에 쉽게 바꾸지 않습니다.

이 구조 때문에 **EUV 레이어 수가 늘면 트랙 매출이 함께 늘어납니다**. TEL이 FY2027(2026년 4월~2027년 3월) 코터/디벨로퍼 매출이 50% 이상 늘 것으로 전망한 것도 이 흐름입니다(회사 발표).

CLEAN TRACK™ LITHIUS Pro DICE™: 최신 플래그십

항목	내용
발표	2025년 12월
대응 공정	High-NA EUV부터 EUV, DUV까지

항목	내용
핵심 성능 (회사 발표)	이전 모델 대비 레지스트 코팅 결함과 관련 비용을 50% 이상 저감 하는 결함 제어 기술
계승	LITHIUS Pro Z의 제품 콘셉트를 이어받고, 데이터 수집·처리 기능을 강화

왜 결함 제어가 핵심인가: High-NA EUV에서는 패턴이 더 미세해져 코팅·현상 단계의 작은 결함도 곧바로 패턴 불량이 됩니다. 결함을 줄이는 것이 곧 고객 수출입니다.

차세대 레지스트 대응: 차세대 EUV에서는 기존 화학증폭형 레지스트(CAR) 대신 **금속산화물 레지스트(MOR)**가 주목받습니다. MOR은 EUV 감도가 높고 패턴 가장자리 거칠기(LER)가 낮습니다. TEL은 MOR용 **습식 현상 기술(ESPERT)**로 "기존 트랙으로도 차세대 레지스트에 대응할 수 있다"는 것을 보여 주려 합니다.

💡 램리서치 드라이 레지스트(Aether), AMAT 패턴 세이핑(Sculpta)과의 비교는 **PART 4-4**에서 다룹니다.

CLEAN TRACK™ LITHIUS Pro™ Z: 양산 검증된 주력 모델

항목	내용
지원 공정	EUV, ArF 이머전(ArFi), DUV
특징	사용자 친화적 조작, 유연한 구성, 자동화 모니터링
강점	양산 검증된 안정성, 다중 패터닝(SADP·SAQP) 지원

DICE가 최신 플래그십이라면 Pro Z는 현재 가장 널리 깔린 주력 모델입니다. 대부분의 양산 라인에 설치돼 있어 **FE가 가장 자주 만나는 트랙**입니다.

다중 패터닝의 의미: EUV 이전에는 ArFi로 미세 패턴을 만들기 위해 SADP·SAQP 같은 다중 패터닝이 필수였습니다. 코팅·현상을 2~4회 반복하므로 트랙의 처리량과 안정성이 더 중요해집니다.

CLEAN TRACK™ LITHIUS Pro™ AP: 첨단 패키징용

첨단 패키징에서는 전공정과 다른 **두꺼운 PR 코팅, 범프 형성, 재배선층(RDL) 패터닝**이 필요합니다. LITHIUS Pro AP는 이런 패키징 공정과 스피온 하드마스크 공정에 맞춘 트랙입니다. AI 반도체 수요로 CoWoS, HBM, 2.5D/3D 패키징이 커지면서 수요가 늘고 있습니다.

고객 연결

- **DRAM (삼성전자, SK하이닉스):** DRAM은 세대마다 EUV 레이어가 늘고 있습니다. 레이어마다 코팅·현상이 필요하므로 트랙 수요가 직접 늘어납니다. HBM 증산도 결국 DRAM 웨이퍼 증산입니다.
- **파운드리 (삼성 파운드리, TSMC):** 2nm GAA와 이후 High-NA EUV 도입이 DICE의 무대입니다. TSMC는 TEL의 주요 고객입니다.
- **첨단 패키징 (TSMC CoWoS 등):** 인터포저·RDL 패터닝에 Pro AP가 쓰입니다.

직무 연결

- **FE:** 트랙 설치, PM, 긴급 대응(Emergency Call). 코팅·현상 모듈의 노즐, 스피ن 척, 베이킹 유닛, 웨이퍼 이송 로봇, 약액·온도 제어 같은 **기계·전기·유체 시스템** 이해가 필요합니다. 트랙은 설치 기반이 가장 넓어 TEL FE 업무의 큰 비중을 차지합니다.

- **PE:** EUV 공정의 PR 코팅 두께 균일도, 현상 CD 제어, 결함 분석. DOE로 공정을 최적화하는 역량이 필요합니다.

3-2. 식각: 지키는 트랙에서 공격하는 식각으로

식각 공정의 이해

식각은 리소그래피로 만든 패턴을 마스크 삼아 필요 없는 부분을 제거하는 공정으로, 소자의 3차원 구조를 만듭니다.

방식	특징	주요 응용
플라즈마 식각 (Dry)	이방성 우수, 미세 패턴 구현	로직, DRAM, NAND 전반
가스 화학 식각 (GCE)	플라즈마 없이 선택적 제거, 친환경	산화막 선택 제거, 스페이서
습식 식각 (Wet)	등방성, 높은 처리량	세정 겸용, 성숙 공정

식각의 핵심 파라미터

- **선택비:** 깎으려는 막과 마스크·하부막의 식각 속도 비율. 높을수록 원하는 막만 정확히 제거합니다.
- **이방성:** 수직 방향과 수평 방향의 식각 속도 차이. 높을수록 수직 프로파일에 가깝습니다.
- **종횡비:** 패턴의 깊이 대 폭. 3D NAND 채널홀은 수십 대 1에 이릅니다.
- **균일도:** 웨이퍼 전체의 식각 속도 균일성.

Episode™ UL: 차세대 식각 플랫폼

항목	내용
발표	2021년 1월
챔버 구성	4~12 챔버 까지 유연하게 구성. 수평 대향 클러스터로 챔버당 풋프린트 절감
핵심 기술	센서와 빅데이터 기반 Smart Tool 로 자율 공정 제어
주요 응용	DRAM(HBM 인터커넥트·커패시터), NAND, 로직·첨단 패키징

Smart Tool 기술이 하는 일

- 실시간 공정 모니터링:** 플라즈마 상태, 식각 속도, 종점(End Point)을 실시간으로 보며 공정 이탈을 즉시 잡습니다.
- 자동 공정 보정(APC):** 소모품 열화나 압력 변동 같은 챔버 상태 변화에 맞춰 공정 조건을 자동 보정해 웨이퍼 간 균일성을 유지합니다.
- 예지 보전:** 챔버 부품 상태를 계속 모니터링해 교체 시점을 예측합니다. 계획되지 않은 다운타임을 줄이고 가동률을 높입니다.

TEL 식각의 POR 현황 (회사 발표)

응용 분야	현황
DRAM HBM 인터커넥트	모든 주요 고객사 POR 확보
DRAM 커패시터	모든 주요 고객사 POR 확보
NAND 슬릿·채널홀	POR 확보 발표. 400단용 극저온 식각은 2027년부터 양산 라인 배치 시작

응용 분야	현황
로직 첨단 패키징	POR 확보

고객 연결

- **HBM (SK하이닉스, 삼성전자, Micron):** HBM은 DRAM 다이를 TSV로 수직 연결한 구조입니다. TSV를 포함한 인터커넥트 식각에서 높은 이방성과 선택비가 필요합니다. HBM 투자가 늘수록 수요가 늘어납니다.
- **DRAM 커패시터:** 커패시터는 매우 깊고 좁은 구조라 고종횡비 유전체 식각이 핵심입니다. TEL은 이 영역에서 강한 위치를 주장합니다(램리서치는 도체 식각 쪽에서 DRAM 점유율 확대를 주장합니다. 두 회사 주장은 공정 단계가 달라 직접 비교하기 어렵습니다).
- **로직 첨단 패키징 (TSMC CoWoS 등):** 실리콘 인터포저의 TSV와 미세 배선 형성에 쓰입니다.

직무 연결

- **FE:** 챔버 PM이 핵심 업무입니다. 포커스 링·전극·라이너 같은 소모품 교체, 챔버 세정, 가스 라인 점검을 맡습니다. 진공, RF 전원, 가스 공급 시스템 이해가 필수이고, 멀티 챔버 구성이라 챔버별 상태 차이를 비교하는 습관이 중요합니다.
- **PE:** 식각 레시피 개발과 최적화. 플라즈마 물리(이온 에너지, 라디칼 밀도), 식각 화학(가스 선택), DOE 역량이 필요합니다. APC 데이터를 읽는 능력도 요구됩니다.

Tactras™ 시리즈: 양산 검증된 식각 장비

항목	내용
출시	2006년, 지속적으로 업그레이드
특징	직사각형 클러스터 설계, 세계 최고 수준의 웨이퍼 이송 속도와 풋프린트
라인업	Tactras Vigus (고종횡비 홀·트렌치·마스크·유전체·배선), Vesta, RL5A 등

Episode UL이 최첨단 공정을 맡는다면, Tactras는 검증된 양산 안정성으로 대량 생산 라인에서 쓰입니다. 빠른 웨이퍼 이송 속도는 처리량을 높여 고객의 총소유비용(TCO)을 낮춥니다.

FE 관점의 의미: Tactras는 오래 팔린 만큼 **설치 기반이 매우 큼**니다. 메모리 양산 라인과 성숙 노드 라인에서 대량으로 운용되므로 PM·부품 교체 같은 Field Solutions 수요가 꾸준히 생깁니다.

Certas LEAGA™: 가스 화학 식각

항목	내용
방식	가스 화학 식각(GCE). 플라즈마 없이 반응성 가스로 특정 막만 제거
특징	친환경, 높은 처리량, 높은 선택비
주요 응용	실리콘 산화막 선택 제거, 스페이서 식각, GAA 등방성 식각

원리와 장점: 플라즈마 이온 충격이 없어 패턴 손상이 적고, 특정 재료에 대한 선택비가 매우 높습니다. 불화수소(HF) 기반 습식 식각을 대체하면 화학 폐수를 줄일 수 있어 ESG 전략과도 연결됩니다.

고객 연결: GAA 트랜지스터는 희생층을 옆으로 골라 빼내는 **등방성 선택 식각**이 많습니다. TEL은 "2nm 로직에서 본격 확산된 GAA 구조로 게이트 식각·등방성 식각 기회가 커졌다"고 설명합니다.

극저온(Cryogenic) 식각: TEL의 반격 카드

항목	내용
대상	3D NAND 채널홀 (400단 이상)
성능 (회사 주장)	400단 이상 깊이를 기존 대비 2.5배 빠르게 식각, 전력 40% 이상 절감
일정	"400단용 극저온 식각기가 2027년부터 고객 양산 라인에 배치 시작"(2026년 7월 실적 발표)
시장 전망 (TEL 측)	채널홀 식각 시장이 약 5억 달러(2023)에서 약 20억 달러(2027)로 성장

왜 중요한가: NAND 채널홀 식각은 램리서치가 사실상 독점해 온 시장입니다. TEL은 극저온 식각과 Mo 배치 증착으로 램리서치의 핵심 시장에 **양면으로** 들어가고 있습니다. 고객 입장에서는 두 번째 공급사를 확보할 유인이 있습니다.

삼성 V10·SK하이닉스 차세대 NAND에서 램리서치와의 경쟁 구도는 **PART 4-3**에서 다룹니다.

3-3. 세정: 수율의 마지막 방어선

세정 공정의 이해

세정은 웨이퍼 표면의 오염물(파티클, 금속 오염, 유기물, 자연 산화막)을 제거하는 공정입니다. 식각·증착 같은 주요 공정 사이사이에 수십 번 이상 들어갑니다. 10nm 이하 공정에서는 파티클 하나가 불량을 만듭니다.

방식	특징	TEL 장비
매엽식	웨이퍼 1장씩, 정밀 제어	CELLESTA 시리즈
배치식	여러 장 동시, 높은 처리량	EXPEDIUS-i
극저온 물리 세정	화학약품 없이 물리적 제거	ANTARES

CELLESTA™ 시리즈: 매엽식 세정

장비	특징
CELLESTA-i MD	10nm 이하 첨단 공정용 매엽 세정
CELLESTA SCD	초임계 건조 챔버를 통합(2020년 12월 발표). 미세 패턴 붕괴 방지
CELLESTA MS2	표면 처리(Surface Preparation) 장비(2022년 12월)

패턴 붕괴(Pattern Collapse) 문제: 패턴이 미세해질수록 세정 후 건조 과정에서 세정액이 증발하며 생기는 **표면 장력** 때문에 인접 패턴이 서로 달라붙어 쓰러집니다. **초임계 CO₂ 건조**는 기체와 액체의 경계가 없는 상태를 이용해 표면 장력 없이 건조하므로 패턴 붕괴를 막습니다.

고객 연결

- **DRAM (삼성전자, SK하이닉스):** DRAM 커패시터처럼 높고 가는 구조가 많아 초임계 건조 수요가 큼.
- **로직·메모리 레지스트 스트리핑:** EUV 레지스트 잔류물 제거에도 쓰임.

EXPEDIUS™-i: 배치식 습식 세정

여러 장을 동시에 처리해 매엽식보다 처리량이 훨씬 높습니다. 대량 양산 라인의 전처리 세정(자연 산화막·금속 오염 제거)에 쓰입니다. 배치식의 약점인 세정 균일도를 개선했고, 배치와 매엽을 합친 하이브리드 구성도 가능합니다.

ANTARES™: 극저온 물리 세정

극저온으로 냉각한 가스 입자를 웨이퍼 표면에 분사해 파티클을 **물리적으로** 떼어 냅니다. 화학약품을 쓰지 않아 패턴 손상과 화학 폐수가 없습니다. 화학약품 사용이 제한되는 공정이나 첨단 패키징에서 드라이 세정 수단이 됩니다.

직무 연결

- **FE:** 세정 모듈(스핀 척, 노즐, 약액 공급, 건조 모듈) PM. **약액의 농도·온도·유량 관리**와 화학 안전 이해가 필요합니다.
- **PE:** 세정 레시피(약액 종류·농도·온도·시간) 개발, 파티클 분석, 세정 후 표면 분석(XPS, AFM 등).

3-4. 증착과 열처리: 배치의 강자

증착 공정의 이해

증착은 웨이퍼 위에 절연막, 금속막, 반도체막 같은 박막을 만드는 공정입니다. 소자 성능은 박막의 두께 균일도, 순도, 단차 피복성에 크게 좌우됩니다.

방식	원리	특징	TEL 장비
CVD	가스 반응으로 박막 형성	높은 단차 피복성, 다양한 재료	Triase+, Episode 1
ALD	원자층 단위로 한 겹씩 증착	최고 수준 두께 제어, 고종횡비 구조	NT333
배치 열처리·증착	여러 장을 고온 퍼니스에서 동시 처리	높은 처리량, 낮은 웨이퍼당 비용	EVAROS, TELINDY PLUS

NT333™: ALD 시스템

항목	내용
방식	ALD (여러 웨이퍼를 함께 처리하는 세미배치 방식)
특징	뛰어난 막 두께 제어
주요 응용	DRAM 커패시터 고유전율막, 로직 게이트 절연막

ALD가 왜 필요한가: ALD는 반응 가스를 번갈아 공급해 한 사이클에 원자 1~2층(약 0.1~0.2nm)만 쌓습니다. 그래서 두께 제어가 매우 정밀하고, 깊은 구조 안쪽까지 균일하게 덮는 **단차 피복성**이 CVD보다 훨씬 좋습니다. DRAM 커패시터처럼 깊고 좁은 구조 안에 고유전율(High-k) 막(ZrO_2 , HfO_2 등)을 균일하게 입히려면 ALD가 필수입니다.

고객 연결

- **DRAM (삼성전자, SK하이닉스):** 커패시터 고유전율막 ALD.
- **GAA 로직 (TSMC, 삼성 파운드리):** 나노시트 표면을 감싸는 게이트 절연막 ALD.

Triase+™와 Episode™ 1: 매엽식 금속 증착

장비	특징
Triase+ 시리즈	매엽식 증착. 플러그-전극 형성용 Ti, TiN, W 등 고정밀 금속 증착
Episode 1	2024년 출시 매엽 CVD 플랫폼. Triase 대비 풋프린트 약 45% 축소, 프로세스 모듈 8개 통합

Ti/TiN의 역할: 반도체 배선에서 **장벽 금속(Barrier Metal)**으로 쓰입니다.

- **Ti:** 텅스텐 플러그를 만들기 전 접착층입니다. Ti가 없으면 텅스텐과 실리콘-산화막의 접착력이 약해집니다.
- **TiN:** 텅스텐과 하부 실리콘 사이의 확산 방지막입니다. 텅스텐이 실리콘으로 퍼지는 것을 막아 소자 신뢰성을 지킵니다.

텅스텐 플러그 공정은 DRAM·NAND·로직 모두에 들어가므로 Triase+ 수요는 매우 안정적입니다.

EVAROS™: 차세대 배치 열처리 장비

항목	내용
분류	배치 열처리 장비 (ALD 등 정밀 증착 공정용)
발표	2025년 12월 15일
처리 용량	한 번에 최대 200매
특징	멀티존 히터, 대구경 배기. 이전 모델(TELINDY PLUS) 대비 웨이퍼당 CO ₂ 약 25% 저감

혁신 포인트: 배치 장비는 처리량이 높지만 막 품질 제어가 매엽식보다 어렵다는 약점이 있었습니다. EVAROS는 멀티존 히터와 배기 설계로 많은 웨이퍼를 동시에 처리하면서도 정밀한 막 제어를 겨냥합니다.

TELINDY PLUS™: 배치 열처리

EVAROS의 전 세대 배치 열처리 장비로, 넓은 설치 기반을 가지고 있습니다. 플라즈마 강화 배치 ALD 버전(TELINDY PLUS IRad)도 있습니다. DRAM·NAND의 산화막, 절연막 형성에 대량 양산 라인에서 쓰입니다.

배치 증착이 왜 지금 중요한가: Mo 워드라인

3D NAND 워드라인 금속이 텅스텐에서 몰리브덴(Mo)으로 바뀌고 있습니다. TEL은 **여러 장을 한 번에 처리하는 배치 퍼니스**(보도 기준 약 100매)로 공략하며, 장비 가격·풋프린트·Mo 소모량의 **경제성**이 강점입니다. SK하이닉스 375단 Mo 공정에서 TEL 배치 장비가 선정됐다는 보도가 있습니다. 램리서치(매엽 ALD)와의 비교는 **PART 4-6**에서 다룹니다.

직무 연결

- **FE:** ALD 챔버의 전구체 공급·반응 챔버·배기 시스템 점검, 배치 퍼니스의 히터·보트·이송 시스템 PM. 고온·가스 안전 이해가 필요합니다.
- **PE:** ALD 레시피(전구체 선택, 펄스·퍼지 시간, 온도) 개발, 막 두께·조성 분석(XRF, XPS, TEM), 단차 피복성 평가.

3-5. 후공정: 프로버·본딩·박막화

TEL은 빅4 장비사 중 후공정 하드웨어를 가장 많이 가진 회사입니다.

프로버: Prexa™와 Prexa™ SDP

프로버는 웨이퍼 상태에서 칩의 전기적 특성을 검사해, 다이싱 전에 불량 칩을 걸러 내는 장비입니다.

장비	내용
Prexa 웨이퍼 프로버	완전 자동 웨이퍼 프로버. 광학계, 오류 저감 알고리즘, 온도 제어, 메모리용 고하중 스테이지 제어
Prexa SDP	첨단 패키징용 디바이스 프로버. 2026년 4월 16일 발표

왜 지금 중요한가: HBM처럼 다이를 여러 장 쌓는 구조에서는 불량 다이가 하나만 섞여도 스택 전체가 버려집니다. 쌓기 전에 양품 다이 (KGD, Known Good Die)를 골라내는 테스트가 필수입니다. AI GPU 같은 고성능 칩의 웨이퍼 테스트 수요도 함께 커지고 있습니다.

본더와 박막화: Synapse™, Ulucus™

장비	내용	주요 응용
Synapse	웨이퍼 본더·디본더 시리즈	HBM 박막화용 임시 본딩, NAND·후면전력용 영구 본딩
Ulucus G	웨이퍼 박막화(thinning) 시스템(2023.12)	HBM 다이 박막화
Ulucus LX	웨이퍼 본딩 디바이스용 레이저 리프트오프(2024.12). 레이저 조사·분리·세정을 한 장비에서 처리	그라인딩·폴리싱·화학 식각을 대체, DI water 90% 이상 절감

HBM 박막화 공정 흐름

1. **임시 본딩:** 웨이퍼를 캐리어 기판에 임시로 붙입니다.
2. **백그라인딩:** 뒷면을 갈아 두께를 줄입니다(수백 μm → 수십 μm).
3. **TSV 노출:** 얇아진 웨이퍼 뒷면에서 TSV 끝을 드러냅니다.
4. **디본딩:** 캐리어에서 얇은 웨이퍼를 떼어 냅니다. 레이저 리프트오프는 열 방식보다 정밀하고 손상이 적습니다.

HBM 적층 단수가 8단에서 12단, 16단으로 늘수록 다이를 더 얇게 만들어야 해 박막화·본딩의 중요성이 커집니다.

영구 본딩의 세 무대

- **3D NAND:** 셀 어레이와 주변 회로를 따로 만들어 붙이는 구조가 확산 중입니다.
- **후면전력공급(BSPDN):** 앞면을 완성한 웨이퍼를 캐리어에 영구 본딩한 뒤 원래 기판을 얇게 갈아 뒷면에 전력 배선을 만듭니다.
- **3D 패키징:** 칩 간 영구 접합.



경쟁 구도: 본더 시장은 EV Group(웨이퍼 간 본딩), Besi(다이-웨이퍼 하이브리드 본딩, AMAT과 협력), 한미반도체(HBM용 열압착 본딩) 같은 전문 업체가 강합니다. TEL은 이 시장에서 **도전자**입니다. 강점은 본더·박막화·레이저·프로버를 묶어 후면 공정 패키지를 제안할 수 있다는 점입니다.

직무 연결

- **FE:** 본더의 정렬·가압·온도 시스템, 레이저 광학계, 프로버의 스테이지·광학 정렬 PM. 기계·광학 정밀도 이해가 중요합니다.
- **PE:** 본딩 강도·보이드·휨 관리, 박막화 두께 균일도, 레이저 분리 조건 최적화.

3-6. 디스플레이·데이터·자동화

디스플레이(FPD) 장비

TEL은 반도체 외에 평판 디스플레이 제조 장비도 공급하며, **IT OLED 식각에서 높은 점유율**을 가지고 있다고 설명합니다(회사 주장 80% 이상). IT OLED는 태블릿·노트북·모니터용 OLED로, 고급 IT 기기에 OLED 탑재가 늘면서 시장이 커지고 있습니다.

데이터와 자동화

기술	내용
Epsira	AI 기반 정비 분석, 로봇틱스 정비, 자율 장비 비전
TELeMetrics	원격 모니터링
NVIDIA 협력 확대 (2026.7.16)	Isaac 디지털 트윈, 에이전트 AI·로봇틱스

전 세계 거의 모든 노광기 옆에 깔린 트랙 설치 기반은 **데이터 수집의 가장 큰 자산**입니다. 서비스가 "고장 수리"에서 "**가동률 보장과 데이터 기반 예측**"으로 바뀌면서 FE의 성과 지표도 가동률과 첫 시도 정비 성공률 중심으로 옮겨 가고 있습니다.

공정 트렌드 × 3사 장비

같은 기술 트렌드라도 세 회사가 들어가는 공정은 다릅니다. 이 파트에서는 트렌드별로 세 회사의 장비를 한 표에서 비교합니다.

4-1. HBM: 웨이퍼를 더 먹는 메모리

HBM은 DRAM 다이를 TSV로 수직 연결한 메모리입니다. Micron은 Hot Chips 2026에서 "같은 용량에 HBM은 DDR5 대비 약 3배의 웨이퍼 면적이 필요하다"고 밝혔습니다. 같은 비트 수요에 더 많은 전공정 장비와 패키징 장비가 필요하다는 뜻입니다.

HBM 공정 단계	램리서치	AMAT	TEL
DRAM 패터닝	Aether (드라이 레지스트)	Pioneer CVD, Sculpta	LITHIUS Pro Z·DICE (EUV 트랙)
DRAM 셀 식각	Akara, Flex·Vantex	Sym3	Episode UL, Tactras (커패시터 식각)
커패시터 고유전율막	—	Olympia	NT333
주변회로	—	Centura Prime Epi	—
세정·건조	DV-Prime, Coronus	—	CELLESTA SCD (패턴 붕괴 방지)
TSV 식각	Syndion	—	Episode UL (HBM 인터커넥트)
TSV 라이너·시드	Striker	Endura PVD	—
TSV·범프 도금	SABRE 3D	Nokota VMax 2	—
초박형 다이 응력 관리	—	Avila 2 PECVD	—
박막화·분리	—	—	Synapse, Ulucus G·LX
평탄화	—	Reflexion, Opta Quad	—
갭필	VECTOR TEOS 3D	—	—
계측·결함 리뷰	—	VeritySEM 7AP, SEMVision G7AP	—
양품 다이 선별	—	—	Prexa, Prexa SDP
본딩	(본더 없음)	Kinex (하이브리드 본딩)	Synapse (본더)

하이브리드 본딩 시점: SK하이닉스는 Hot Chips 2026(2026.8)에서 "HBM4E에는 하이브리드 본딩이 준비되지 않는다. **HBM5가 가장 이른 시점**"이라고 말했습니다. 하이브리드 본딩이 늦어질수록 본더(AMAT Kinex, TEL Synapse)의 매출 시점은 늦어지지만, TSV 식각·도금·CMP는 지금의 TCB(열압착 본딩) 방식에서도 쓰입니다. AMAT은 Besi와의 협력을 TCB까지 넓혀 두 방식에 모두 대비했습니다.

4-2. GAA: 노광보다 재료공학

GAA는 게이트가 채널을 사방에서 감싸는 트랜지스터로, 2nm 이하 로직의 표준입니다(삼성 파운드리 SF2, TSMC N2). Si/SiGe를 번갈아 쌓고 → SiGe만 옆으로 빼내 나노시트를 남기고 → 그 틈을 게이트로 감싸는 순서로 만듭니다.

GAA 공정 단계	램리서치	AMAT	TEL
나노시트 패터닝	—	Sculpta	LITHIUS Pro DICE
Si/SiGe 다층 적층	—	Centura Epi	—
소자분리	—	Selective Nitride PECVD	—
게이트-트렌치 식각	Akara	Sym3 Z Magnum	Episode UL
SiGe 희생층 제거	Selis	Selectra	Certas LEAGA
나노시트 표면 처리	—	Viva	—
게이트 절연막-메탈게이트	—	Endura Trillium ALD	NT333 (게이트 절연막)
소스/드레인	—	Centura Epi, VISta, Vantage	—
콘택	ALTUS Halo (Mo)	Spectral ALD (Mo)	Triase+ (Ti/TiN)
배선	—	Endura (RuCo 라이너), Black Diamond, Reflexion	—
계측	—	PROVision 10	—

읽는 법: GAA는 AMAT의 "종합 무대"입니다. 램리서치는 도체 식각(Akara)과 금속 증착으로 로직 비중을 높이고, TEL은 트랙 접점을 식각 POR로 이어 가는 도전자입니다.

4-3. 3D NAND: 램리서치의 홈그라운드에 TEL이 도전

항목	램리서치	TEL	AMAT
채널홀 극저온 식각	2019년부터 양산 투입. Lam Cryo 3.0: 깊이 최대 10μm에서 CD 편차 0.1% 미만, 식각률 2배 이상 (회사 발표)	400단 이상 깊이를 2.5배 빠르게(회사 주장). 2027년부터 고객 양산 라인 배치 시작 목표	주력 아님
Mo 워드라인	매엽 ALD (ALTUS Halo): 정밀도	배치 퍼니스: 장비 가격·풋프린트·Mo 소모량의 경제성. SK하이닉스 375단 선정 보도	Selectra Mo Etch (Mo 선택 제거)
셀-주변회로 본딩	(본더 없음)	영구 본더	—

한국 고객 현황: 삼성 V10(약 400단대)은 채널홀에 극저온 식각을 처음 적용할 예정이며, 램리서치와 TEL 장비를 함께 평가 중이라는 보도가 이어졌습니다. 2026년 6월 기준 TrendForce는 "공급사 선정 최종 단계"로 봤고, 최종 비율은 공개되지 않았습니다. SK하이닉스는 TEL 극저온 식각기를 테스트 중이라는 보도가 있습니다.

⚠️ 면접 표현 주의: "삼성이 TEL로 바꿨다", "램리서치가 독점을 지켰다"처럼 단정하지 마세요. 램리서치 면접에서는 **"양산으로 검증된 극저온 설치 기반과 업그레이드 경로로 방어"**, TEL 면접에서는 **"고객의 두 번째 공급사 수요를 겨냥한 도전, 2027년**

양산 배치 목표"로 같은 사실을 각 회사의 위치에서 말하면 됩니다.

4-4. EUV 레지스트: 같은 시장, 세 가지 접근

회사	접근	장비·기술
TEL	기존 트랙으로 차세대 레지스트까지 대응	LITHIUS Pro DICE(High-NA 결함 제어, 코팅 결함 관련 비용 50% 이상 저감), 금속산화물 레지스트(MOR) 습식 현상 기술
램리서치	레지스트를 "바르지 않고 쌓는" 새 방식	Aether 드라이 레지스트: MOR을 기상 증착하고 건식 현상. 2025.1 선도 메모리 고객 DRAM TOR(SK하이닉스로 보도), 2026.3 IBM High-NA 로직 협력
AMAT	EUV 공정 횟수 자체를 줄임	Sculpta 패턴 세이핑: EUV 더블 패턴링 1회를 줄일 때 10만 WSPM 기준 설비비 약 2.5억 달러 절감(회사 발표)

💡 같은 "EUV 레지스트" 이야기를 TEL에서는 "트랙 노하우와 습식 현상의 가치", 램리서치에서는 "새 방식의 가능성", AMAT에서는 "EUV 비용을 줄이는 재료공학"으로 말하게 됩니다.

4-5. 첨단 패키징과 후면전력공급: 웨이퍼를 붙이고 뒤집는 공정

공정	램리서치	AMAT	TEL
갯필·평탄화	VECTOR TEOS 3D	Opta Quad CMP, Reflexion	—
도금	SABRE 3D	Nokota VMax 2	—
본딩	(본더 없음)	Kinex (D2W 하이브리드 본딩)	Synapse (웨이퍼 본더)
박막화·분리	—	Reflexion CMP	Ulucus G (박막화), Ulucus LX (레이저 리프트오프)
계측	—	PROVision 10 (GAA·후면전력용), VeritySEM 7AP	—
패키징 트랙·프로버	—	—	LITHIUS Pro AP, Prexa SDP
기타	패널 레벨 패키징 CoE(2026.5)	—	—

후면전력공급(BSPDN): 전원 배선을 웨이퍼 뒷면으로 옮겨 앞면을 신호 배선 전용으로 씁니다. 앞면을 완성한 웨이퍼를 캐리어에 영구 본딩하고, 원래 기판을 수 μm까지 얇게 간 뒤 뒷면에 배선을 만듭니다. 본딩·박막화(TEL), 평탄화·계측(AMAT)의 수요가 커지고, 웨이퍼 본더 분야에서는 EV Group 같은 3사 밖 전문 업체도 강합니다.

4-6. 소재 전환: 새 금속이 들어오면 장비 지도가 바뀝니다

전환	램리서치	AMAT	TEL
W → Mo (NAND 워드라인)	ALTUS Halo (매엽 ALD)	Selectra Mo Etch (Mo 선택 제거)	배치 퍼니스 Mo 증착
W → Mo (로직 콘택)	ALTUS Halo	Spectral ALD	—
Cu 배선 수명 연장	—	RuCo 라이너(2nm 모든 선도 로직 채택, 회사 발표), 강화 Black Diamond	—

왜 물리브덴인가: 원리는 1-5에서 다룬 대로 "배리어 없이 낮은 저항"입니다. 새 금속이 들어올 때마다 증착 레시피, 저항·조성 분석, 균일도 튜닝을 처음부터 다시 잡아야 하므로 **공정 엔지니어에게 가장 직접적인 과제**입니다.

기술면접 연결

5-1. 장비 원리 질문과 답변 뼈대

기술면접에서 장비 질문은 대부분 "원리 → 왜 어려운가 → 그래서 이 장비가 무엇을 하는가" 순서로 답하면 됩니다. 아래는 세 회사 면접에서 나올 수 있는 질문과 답변 뼈대입니다. 문장을 외우지 말고, 뼈대에 본인의 실험·실습 경험을 한 줄 붙이세요.

#	질문	답변 뼈대	관련 장비
1	식각에서 선택비와 이방성은 무엇인가요?	선택비는 깎으려는 막과 마스크·하부막의 식각 속도 비율, 이방성은 수직과 수평 식각 속도의 차이. 미세화될수록 돌을 동시에 높여가 어려워짐	3사 식각 장비 공통
2	3D NAND 채널홀 식각이 왜 어렵고, 극저온 식각은 무엇을 해결하나요?	수백 단 적층막을 10 μ m급 깊이로 위아래 편차 없이 빠르게 뚫어야 함. 저온에서 측벽 반응을 억제해 깊고 곧은 구멍을 빠르게 만들	Lam Cryo 3.0, TEL 극저온 식각
3	도체 식각과 유전체 식각은 무엇이 다른가요?	도체(게이트·금속)는 선택비와 프로파일, 유전체(산화막·질화막)는 고종횡비가 핵심 난제	Kiyo-Akara / Flex-Vantex
4	GAA에서 등방성 선택 식각이 왜 필요한가요?	Si/SiGe 적층에서 SiGe만 옆으로 빼내야 나노시트가 드러남. 이온 충격 없는 라디칼 기반 식각으로 특정 막만 제거	Selis, Selectra, Certas LEAGA
5	CVD와 ALD는 어떻게 다른가요?	ALD는 반응 가스를 번갈아 공급해 원자층 단위로 쌓음. 두께 제어와 단차 피복성이 뛰어나 깊은 구조 안쪽과 GAA 게이트에 필수	NT333, Striker, Trillium ALD
6	배선 금속이 텅스텐에서 몰리브덴으로 바뀌는 이유는?	미세 선폴에서 저항이 낮고 배리어층이 필요 없음 → 공정 단계 감소, 신호 속도 향상	ALTUS Halo, Spectral ALD, TEL 배치
7	PVD 클러스터 툴에서 공정을 진공 상태로 이어서 하는 이유는?	금속막이 공기에 닿으면 산화돼 신뢰성이 떨어짐. 전처리 → 장벽 금속 → 시드층을 진공으로 이어서 처리	Endura
8	CMP에서 디싱·에로전은 무엇이고 어떻게 막나요?	넓은 금속이 접시처럼 파이거나(디싱) 조밀한 영역이 함께 깎임(에로전). 실시간 종점 감지로 과도 연마를 막음	Reflexion
9	이온주입 뒤에 어닐링이 필요한 이유는?	주입된 도펀트를 결정 격자 자리에 넣어 전기적으로 활성화하고 손상을 회복. 짧고 정확하게 가열해야 도펀트가 퍼지지 않음	VIISta, Vantage
10	트랙(코터/디벨로퍼)은 어떤 순서로 동작하고, EUV 레이어가 늘면 왜 수요가 늘어나나요?	HMDS → 코팅 → 소프트 베이크 → (노광) → PEB → 현상 → 하드 베이크. 노광 레이어마다 코팅·현상이 필요해 레이어 수에 비례	LITHIUS Pro DICE-Z
11	세정 후 패턴 붕괴는 왜 생기고 어떻게 막나요?	세정액이 마를 때 표면 장력이 인접 패턴을 끌어당김. 초임계 CO ₂ 건조는 표면 장력 없이 건조	CELLESTA SCD

#	질문	답변 뼈대	관련 장비
12	드라이 레지스트와 기존 레지스트는 무엇이 다른가요?	기존은 액체를 스핀 코팅·습식 현상, 드라이 레지스트는 기상 증착·건식 현상으로 노광량과 결함의 트레이드오프를 줄임	Aether / DICE·MOR 습식 현상
13	하이브리드 본딩은 TCB와 무엇이 다르고, 왜 평탄화가 중요한가요?	범프 없이 구리와 절연막을 직접 붙여 연결 간격을 줄임. 두 표면을 직접 붙이므로 극도의 평탄도와 청정도가 필요	Kinex, Opta Quad
14	계측, 검사, 결함 리뷰는 어떻게 다른가요?	검사는 결함이 어디 있는지 찾고(주로 광학), 리뷰는 찾은 결함을 확대해 원인을 보고, 계측은 패턴이 설계대로인지 잼	PROVision, SEMVision, VeritySEM
15	장비가 스스로 상태를 보정한다는 것은 무슨 뜻인가요?	센서·로그로 챔버 상태 변화(소모품 열화, 압력 변동)를 감지해 공정 조건을 자동 보정하고, 부품 교체 시점을 예측	Sense.i, Equipment Intelligence, Episode UL Smart Tool, Alx

💡 "우리 장비 중 아는 것"에 답하는 공식: ① 장비 이름과 공정 → ② 그 공정의 난제 → ③ 이 장비가 쓰는 해법 → ④ 최신성 (2025~2026 신제품) → ⑤ 본인 경험 한 줄. 예: "3D NAND 채널홀 식각에는 Vantex와 극저온 기술인 Lam Cryo 3.0이 쓰입니다. 깊은 구멍을 위아래 편차 없이 뚫는 것이 난제인데, 저온에서 측벽 반응을 억제해 깊고 곧게 뚫습니다."

5-2. 직무별 장비 이해 체크리스트

현장 엔지니어 (램리서치 FSE · AMAT CE · TEL FE)

공통으로 준비할 것	회사별로 더 준비할 것
플라즈마·진공·RF의 기본 원리를 1분 안에 설명할 수 있다	램리서치: Kiyo·Akara(도체)와 Flex·Vantex(유전체) 구분, 극저온 식각, Sense.i·Dextro로 바뀌는 정비 방식
챔버 소모품(ESC, 에지 링, 샤워헤드, 라이너)과 PM의 개념을 안다	AMAT: Endura PVD 챔버 구조(타깃, 마그네트론), CMP 핵심 모듈(패드, 컨디셔너, 슬러리), 이온주입 고전압·고진공 안전
장비 이상 시 진단 순서(증상 → 원인 후보 → 측정 → 조치 → 검증)를 설명할 수 있다	TEL: 트랙 공정 순서와 모듈(노즐, 스핀 척, 베이킹, 이송 로봇), 배치 퍼니스, 세정 약액 관리
회사 대표 장비 5개 이상의 이름과 공정 역할을 말할 수 있다	

공정 엔지니어 (램리서치 FPE · AMAT PSE · TEL PE)

- [] 지원 공정(식각·증착·CMP·이온주입·트랙·세정)의 원리를 깊이 이해한다
- [] 해당 공정의 핵심 지표(선택비, 균일도, CD, 단차 피복성, 저항, 결함)를 정확히 쓸 수 있다
- [] DOE로 공정 창을 찾는 방법을 설명할 수 있다
- [] 분석 장비(SEM, TEM, XPS, XRF, SIMS)의 기본을 안다
- [] HBM·GAA·3D NAND·소재 전환 트렌드와 지원 회사 장비를 연결할 수 있다 (PART 4)
- [] TOR·POR 개념을 정확히 쓸 수 있다

💡 자기소개서에 장비 지식을 쓸 때: 장비 이름을 나열하지 말고 "공정 문제 → 이 장비의 역할 → 내 경험"을 한 문장으로 잇는 정도면 충분합니다. 문항별로 어떻게 녹이는지는 「합격 데이터 기반 3사 지원 전략」에서 다룹니다.

마치며

1. **PART 0으로 큰 그림을 잡으세요.** 세 회사가 어느 공정에 장비를 가지고 있는지만 알아도 면접 답변의 정확도가 크게 올라갑니다.
2. **지원 회사 PART를 깊게 보세요.** 현장 엔지니어는 각 장비의 "원리"와 "직무 연결"을, 공정 엔지니어는 지원 공정의 장비를 한 단계 더 깊게 보세요.
3. **PART 4로 3사를 비교하세요.** 같은 트렌드를 각 회사의 위치에서 말할 수 있어야 세 회사에 함께 지원할 때 답변이 섞이지 않습니다.
4. **PART 5의 질문에 직접 답해 보세요.** 소리 내어 1분 안에 답할 수 있으면 기술 질문은 준비가 된 것입니다.

면접관은 "장비 이름을 외웠는가"가 아니라 "그 장비가 고객사의 어떤 공정 문제를 어떻게 푸는지 이해하는가"를 봅니다.

© 커리어마이징(Careermizing). 본 자료는 커리어마이징이 제작·편집한 콘텐츠로, MAX 플랜 구매자 전용 혜택입니다. 무단 복제·배포·전재·가공을 금지합니다. 장비 정보는 각 사 공식 발표와 보도를 기반으로 정리했으며 실제 사양과 다를 수 있습니다. 고객사별 장비 도입 현황은 대부분 공개되지 않으므로 공정 구조에 따른 설명으로 읽어 주세요. 최신 정보는 각 사 공식 홈페이지에서 확인하세요. 본 자료는 각 기업과 제휴하거나 각 기업이 승인한 자료가 아닙니다.