

CAREERMIZING

BONUS 02-B · 외국계 장비사 3사 프로모션

2026 하반기 공채

도쿄일렉트론(TEL) 핵심 장비 분석본

코터/디벨로퍼·식각·세정·증착·후공정 장비의 원리, 고객 가치, 직무 연결

차례

PART 0. 2026 하반기 핵심 변화: 면접 전에 업데이트할 6가지	3
PART 1. 포트폴리오와 사업 구조	4
PART 2. 코터/디벨로퍼: TEL 정체성의 중심	6
PART 3. 시각: 지키는 트랙에서 공격하는 시각으로	8
PART 4. 세정: 수출의 마지막 방어선	11
PART 5. 증착과 열처리: 배치의 강자	12
PART 6. 후공정: 프로버·본딩·박막화	14
PART 7. 디스플레이·데이터·자동화	16
PART 8. 공정 트렌드와 장비 연결	17
PART 9. 한국 거점과 직무 전략	19
마치며: 이 자료를 쓰는 법	22

이 자료에 대하여

반도체 장비사 지원자가 가장 많이 하는 실수는 "반도체 공정을 공부했다"고 말하면서, 정작 지원하는 회사의 장비가 어떤 공정에서 어떻게 쓰이는지 모른다는 것입니다. TEL Korea 면접에서 "우리 회사 장비 중 아는 것을 말해 보세요"라는 질문에 장비 이름 하나 제대로 말하지 못하면 그 순간 평가가 끝납니다.

이 자료는 TEL 장비를 나열하지 않습니다. 대신 다음 세 가지를 설명합니다.

- 각 장비가 어떤 공정 문제를 풀기 위해 만들어졌는가
- 삼성전자·SK하이닉스·TSMC가 왜 그 장비를 쓰는가
- 그 장비를 맡는 엔지니어(FE·PE)에게 어떤 역량이 필요한가

"장비를 아는 사람이 공정을 이해하고, 공정을 이해하는 사람이 고객의 문제를 해결합니다."

파트	내용
PART 0. 2026 하반기 핵심 변화	지금 면접에서 반드시 업데이트해야 할 6가지
PART 1. 포트폴리오와 사업 구조	공정 범위, 매출 구조, POR
PART 2. 코터/디벨로퍼	TEL 정체성의 중심. LITHIUS Pro DICE / Pro Z / Pro AP
PART 3. 식각	Episode UL, Tactras, Certas LEAGA, 극저온 식각
PART 4. 세정	CELLESTA, EXPEDIUS, ANTARES
PART 5. 증착·열처리	NT333, Triase+, Episode 1, EVAROS, TELINDY PLUS
PART 6. 후공정: 프로버·본딩·박막화	Prexa, Synapse, Ulucus
PART 7. 디스플레이·데이터·자동화	FPD 식각, Epsira, TELeMetrics
PART 8. 공정 트렌드와 연결	HBM, GAA, High-NA EUV, 3D NAND 극저온 식각 경쟁
PART 9. 한국 거점과 직무 전략	거점, 직무 구조, 자소서·면접 활용, 체크리스트

💡 함께 보면 좋은 자료

- 회사·산업 분석과 3사 비교: 「3사 합격 전략집: 기업분석·사업전략·기술분석」
- 같은 경험을 회사별로 바꿔 쓰는 법: 「경험 하나로 3사 쓰기」

꼭 읽어 주세요

- **2026년 10월 1일 기준입니다.** TEL의 회계연도는 3월에 끝납니다. FY2026은 2025년 4월~2026년 3월, Q1 FY2027은 2026년 4~6월입니다.
- **TEL 2026 하반기 신입 공고는 10월 1일 기준 아직 열리지 않았습니다.** 예년에는 10월 중순~11월 초에 열렸습니다.
- **회사 발표와 언론 보도를 구분해 적었습니다.** 고객사별 장비 도입 현황은 대부분 공개되지 않으므로, "고객 연결" 항목은 공개된 공정 구조를 바탕으로 한 설명입니다. 면접에서는 특정 고객이 특정 장비를 쓴다고 단정하지 마세요.

2026 하반기 핵심 변화

면접 전에 업데이트할 6가지

#	예전 이해	2026년 10월 기준
1	"Q3 FY2026 기준 실적"	FY2026 매출 2조 4,435억 엔(+0.5%, 사상 최대) , 영업이익률 25.6%. Q1 FY2027(2026년 4~6월) 매출 7,323억 엔(+33.3%) , 분기 사상 최대, 상반기 가이던스 1조 6,200억 엔으로 상향
2	"Field Solutions가 매출의 약 29%"	분기에 따라 다릅니다. FY2026 연간 기준 6,260억 엔(+16.3%) , 매출의 약 26%
3	"중국 매출 비중 약 32%"	FY2026 연간 34.1%, 2026년 1~3월 분기 27%, Q1 FY2027 30.4%. 2024년 4~6월 50%에서 크게 내려왔습니다. 한국은 FY2026 22.3%로 상승
4	"Episode UL은 최대 6챔버", "EVAROS는 CVD/ALD 복합 장비"	Episode UL은 4~12 챔버 구성 , EVAROS는 배치 열처리 장비 (2025년 12월 발표, 최대 200매)
5	"다이 프로버 2026년 4월 출시 예정"	Prexa SDP (첨단 패키징용 디바이스 프로버) 2026년 4월 16일 발표
6	"삼성 V10 극저온 식각은 TEL로 결정"	2026년 6월 기준 보도는 "공급사 선정 최종 단계" (램리서치와 함께 평가 중). TEL은 2026년 7월 실적 발표에서 "400단용 극저온 식각기가 2027년부터 고객 양산 라인에 배치되기 시작한다"고 밝혔습니다

FY2027 사업별 전망 (2026년 4월 30일 발표)

- 코터/디벨로퍼 **+50% 이상**: EUV 레이어 증가와 LITHIUS Pro DICE 효과
- 식각 약 +25~30%: 고종횡비 콘택, 인터커넥트, GAA
- 첨단 패키징(코터/디벨로퍼·식각·증착 합산) **+60% 이상**

PART 1

포트폴리오와 사업 구조

1-1. TEL이 커버하는 공정

반도체 전공정은 증착 → 리소그래피 → 식각 → 세정이 반복되는 구조입니다. TEL은 빅4 장비사(ASML·AMAT·램리서치·TEL) 중 코터/디벨로퍼·식각·증착·세정 네 영역의 장비를 모두 공급하는 유일한 회사입니다. 이 4대 제품이 장비 매출의 약 95%를 차지합니다.

공정 분류	TEL 주요 장비	위치
리소그래피 지원 (코터/디벨로퍼)	LITHIUS Pro DICE, LITHIUS Pro Z, LITHIUS Pro AP	점유율 약 90% 이상, EUV용 사실상 100%
식각	Episode UL, Tactras(Vigus 등), Certas LEAGA, 극저온 식각	2위권 도전자. 유전체 식각은 회사 주장 기준 세계 50% 이상
세정	CELLESTA 시리즈, EXPEDIUS-i, ANTARES	SCREEN에 이은 도전자
증착 (매엽)	Triase+, Episode 1, NT333	참여 수준
열처리·배치 증착	EVAROS, TELINDY PLUS	배치 강자
프로버	Prexa, Prexa SDP	상위권. HBM 양품 다이 선별
본딩·박막화	Synapse(본더), Ulucus G(박막화), Ulucus LX(레이저 리프트오프)	후공정 하드웨어를 가장 많이 보유한 빅4 장비사
디스플레이	FPD 식각 장비	IT OLED 식각 80% 이상(회사 설명)

1-2. 비즈니스 모델: 두 개의 매출 축

- 1. 신규 장비 판매(SPE): 고객 Fab을 새로 짓거나 늘릴 때 판매합니다.
- 2. Field Solutions: 장비 판매 이후의 부품, 서비스, 개조(modification), 중고 장비입니다. 설치 기반이 누적될수록 안정적인 수익원이 됩니다. FY2026 6,260억 엔(+16.3%), 매출의 약 26%이며, 고객 Fab 가동률이 오를수록 함께 늘어납니다.

최근 실적

기간	매출	영업이익률	포인트
FY2025 (2024.4~2025.3)	2조 4,315억 엔 (+32.8%)	28.7%	매출총이익률 47.1%(사상 최고)
FY2026 (2025.4~2026.3)	2조 4,435억 엔 (+0.5%)	25.6%	서비스 +16.3%
Q1 FY2027 (2026.4~6)	7,323억 엔 (+33.3%), 분기 최대	28.9%	응용처: 로직·파운드리 57%, DRAM 32%, NAND 11%

지역별 (FY2026): 중국 34.1%, 한국 22.3%(FY2025 약 17%에서 상승), 대만 20.4%. 삼성전자는 매출의 15.1%를 차지하는 TEL의 최대 고객입니다(TSMC 12.9%).

취업 시사점: FE(Field Engineer)는 Field Solutions 매출을 고객 Fab 현장에서 직접 만드는 직무입니다. "가동률(Uptime) = 고객 생산량 = TEL 서비스 매출"이라는 연결을 이해하고 면접에 들어가세요.

1-3. POR(Process of Record)의 의미

TEL 자료에는 "POR 확보"라는 표현이 자주 나옵니다. POR을 모르면 TEL의 전략을 이해할 수 없습니다.

POR(Process of Record): 반도체 제조사가 특정 공정에 특정 장비·레시피를 양산 표준으로 공식 채택한 상태입니다.

공정은 한 번 POR이 정해지면 쉽게 바꾸지 않습니다. 바꾸면 수율 리스크, 검증 비용, 시간 손실이 생기기 때문입니다. 그래서 POR을 확보한 장비사는 그 고객에서 반복 매출과 서비스 매출을 함께 얻습니다(램리서치는 같은 개념을 ToR, Tool of Record라고 부릅니다).

TEL은 식각에서 **"HBM 인터커넥트 공정과 DRAM 커패시터 공정에서 모든 주요 고객사의 POR을 확보했다"** 고 발표했습니다. HBM과 DRAM 투자가 늘수록 TEL 식각 매출이 함께 늘어나는 구조라는 뜻입니다.

코터/디벨로퍼

TEL 정체성의 중심

2-1. 공정 이해

코터/디벨로퍼(트랙)는 포토 공정에서 웨이퍼에 감광제(PR)를 바르고(Coat), 노광 후 현상(Develop)하는 장비입니다. 노광기 바로 옆에 붙어 한 몸처럼 동작합니다.

1. **표면 처리 (HMDS)**: 감광제 접착력을 높입니다.
2. **PR 도포 (Coating)**: 스핀 코팅으로 감광제를 균일하게 바릅니다.
3. **소프트 베이크**: 가열해 용매를 날립니다.
4. **노광 (Exposure)**: 스캐너가 패턴을 새깁니다. (TEL 장비 범위 밖, ASML 영역)
5. **노광 후 베이크 (PEB)**: 화학증폭형 레지스트의 반응을 촉진합니다.
6. **현상 (Develop)**: 현상액으로 패턴을 드러냅니다.
7. **하드 베이크**: 패턴을 고정합니다.

TEL 트랙은 1~3단계와 5~7단계, 즉 **노광 전후의 모든 웨이퍼 처리**를 맡습니다.

2-2. 왜 TEL이 90% 이상을 차지하는가

1. **노광기와의 인터페이스 최적화**: 트랙은 ASML 스캐너와 직접 연결돼 운용됩니다. TEL은 ASML과 긴밀하게 협력해 EUV 공정에 최적화된 트랙을 개발했습니다.
2. **수율과 직결되는 노하우**: 코팅 균일도, 결함 제어, 현상 정밀도가 수율에 직접 영향을 줍니다. 수십 년간 쌓은 공정 데이터가 경쟁사가 쉽게 따라오지 못하는 결함 제어 기술로 이어집니다.
3. **전환 비용**: 한 번 TEL 트랙을 쓴 고객은 공정 안정성 때문에 쉽게 바꾸지 않습니다.

이 구조 때문에 **EUV 레이어 수가 늘면 트랙 매출이 함께 늘어납니다**. FY2027 코터/디벨로퍼 +50% 이상 전망이 이 흐름을 보여 줍니다.

2-3. CLEAN TRACK™ LITHIUS Pro DICE™: 최신 플래그십

항목	내용
발표	2025년 12월
대응 공정	High-NA EUV부터 EUV, DUV까지
핵심 성능 (회사 발표)	이전 모델 대비 레지스트 코팅 결함과 관련 비용을 50% 이상 저감 하는 결함 제어 기술
계승	LITHIUS Pro Z의 제품 콘셉트를 이어받고, 데이터 수집·처리 기능을 강화

왜 결함 제어가 핵심인가: High-NA EUV에서는 패턴이 더 미세해져 코팅·현상 단계의 작은 결함도 곧바로 패턴 불량이 됩니다. 결함을 줄이는 것이 곧 고객 수율입니다.

차세대 레지스트 대응: 차세대 EUV에서는 기존 화학증폭형 레지스트(CAR) 대신 **금속산화물 레지스트(MOR)**가 주목받습니다. MOR은 EUV 감도가 높고 패턴 가장자리 거칠기(LER)가 낮습니다. TEL은 MOR용 **습식 현상 기술(ESPERT)**로 "기존 트랙으로도 차세대

레지스트에 대응할 수 있다"는 것을 보여 주려 합니다.

 **경쟁 구도:** 램리서치는 레지스트를 기상 증착하고 건식으로 현상하는 **드라이 레지스트(Aether)**로 같은 시장을 노립니다. 2025년 1월 선도 메모리 고객(SK하이닉스로 보도)의 DRAM ToR을 확보했습니다. TEL 트랙 독점에 생긴 첫 균열로 평가되며, TEL의 방어 논리는 "**High-NA 결합 제어(DICE) + MOR 습식 현상**"입니다.

2-4. CLEAN TRACK™ LITHIUS Pro™ Z: 양산 검증된 주력 모델

항목	내용
지원 공정	EUV, ArF 이머전(ArFi), DUV
특징	사용자 친화적 조작, 유연한 구성, 자동화 모니터링
강점	양산 검증된 안정성, 다중 패터닝(SADP·SAQP) 지원

DICE가 최신 플래그십이라면 Pro Z는 현재 가장 널리 깔린 주력 모델입니다. 대부분의 양산 라인에 설치돼 있어 **FE가 가장 자주 만나는 트랙**입니다.

다중 패터닝의 의미: EUV 이전에는 ArFi로 미세 패턴을 만들기 위해 SADP·SAQP 같은 다중 패터닝이 필수였습니다. 코팅·현상을 2~4회 반복하므로 트랙의 처리량과 안정성이 더 중요해집니다.

2-5. CLEAN TRACK™ LITHIUS Pro™ AP: 첨단 패키징용

첨단 패키징에서는 전공정과 다른 **두꺼운 PR 코팅, 범프 형성, 재배선층(RDL) 패터닝**이 필요합니다. LITHIUS Pro AP는 이런 패키징 공정과 스핀온 하드마스크 공정에 맞춘 트랙입니다. AI 반도체 수요로 CoWoS, HBM, 2.5D/3D 패키징이 커지면서 수요가 늘고 있습니다.

2-6. 고객 연결

- **DRAM (삼성전자, SK하이닉스):** DRAM은 세대마다 EUV 레이어가 늘고 있습니다. 레이어마다 코팅·현상이 필요하므로 트랙 수요가 직접 늘어납니다. HBM 증산도 결국 DRAM 웨이퍼 증산입니다.
- **파운드리 (삼성 파운드리, TSMC):** 2nm GAA와 이후 High-NA EUV 도입이 DICE의 무대입니다. TSMC는 TEL의 주요 고객입니다.
- **첨단 패키징 (TSMC CoWoS 등):** 인터포저·RDL 패터닝에 Pro AP가 쓰입니다.

2-7. 직무 연결

- **FE:** 트랙 설치, PM, 긴급 대응(Emergency Call). 코팅·현상 모듈의 노즐, 스핀 척, 베이크 유닛, 웨이퍼 이송 로봇, 약액·온도 제어 같은 **기계·전기·유체 시스템** 이해가 필요합니다. 트랙은 설치 기반이 가장 넓어 TEL FE 업무의 큰 비중을 차지합니다.
- **PE:** EUV 공정의 PR 코팅 두께 균일도, 현상 CD 제어, 결합 분석. DOE로 공정을 최적화하는 역량이 필요합니다.

PART 3

식각

지키는 트랙에서 공격하는 식각으로

3-1. 식각 공정의 이해

식각은 리소그래피로 만든 패턴을 마스크 삼아 필요 없는 부분을 제거하는 공정으로, 소자의 3차원 구조를 만듭니다.

방식	특징	주요 응용
플라즈마 식각 (Dry)	이방성 우수, 미세 패턴 구현	로직, DRAM, NAND 전반
가스 화학 식각 (GCE)	플라즈마 없이 선택적 제거, 친환경	산화막 선택 제거, 스페이서
습식 식각 (Wet)	등방성, 높은 처리량	세정 겸용, 성숙 공정

식각의 핵심 파라미터

- **선택비:** 깎으려는 막과 마스크·하부막의 식각 속도 비율. 높을수록 원하는 막만 정확히 제거합니다.
- **이방성:** 수직 방향과 수평 방향의 식각 속도 차이. 높을수록 수직 프로파일에 가깝습니다.
- **중형비:** 패턴의 깊이 대 폭. 3D NAND 채널홀은 수십 대 1에 이릅니다.
- **균일도:** 웨이퍼 전체의 식각 속도 균일성.

3-2. Episode™ UL: 차세대 식각 플랫폼

항목	내용
발표	2021년 1월
챔버 구성	4~12 챔버 까지 유연하게 구성. 수평 대향 클러스터로 챔버당 풋프린트 절감
핵심 기술	센서와 빅데이터 기반 Smart Tool 로 자율 공정 제어
주요 응용	DRAM(HBM 인터커넥트·커패시터), NAND, 로직·첨단 패키징

Smart Tool 기술이 하는 일

1. **실시간 공정 모니터링:** 플라즈마 상태, 식각 속도, 종점(End Point)을 실시간으로 보며 공정 이탈을 즉시 잡습니다.
2. **자동 공정 보정(APC):** 소모품 열화나 압력 변동 같은 챔버 상태 변화에 맞춰 공정 조건을 자동 보정해 웨이퍼 간 균일성을 유지합니다.
3. **예지 보전:** 챔버 부품 상태를 계속 모니터링해 교체 시점을 예측합니다. 계획되지 않은 다운타임을 줄이고 가동률을 높입니다.

TEL 식각의 POR 현황 (회사 발표)

응용 분야	현황
DRAM HBM 인터커넥트	모든 주요 고객사 POR 확보
DRAM 커패시터	모든 주요 고객사 POR 확보
NAND 슬릿·채널홀	POR 확보 발표. 400단용 극저온 식각은 2027년부터 양산 라인 배치 시작
로직 첨단 패키징	POR 확보

고객 연결

- **HBM (SK하이닉스, 삼성전자, Micron):** HBM은 DRAM 다이를 TSV로 수직 연결한 구조입니다. TSV를 포함한 인터커넥트 식각에서 높은 이방성과 선택비가 필요합니다. HBM 투자가 늘수록 수요가 늘어납니다.
- **DRAM 커패시터:** 커패시터는 매우 깊고 좁은 구조라 고종횡비 유전체 식각이 핵심입니다. TEL은 이 영역에서 강한 위치를 주장합니다(램리서치는 도체 식각 쪽에서 DRAM 점유율 확대를 주장합니다. 두 회사 주장은 공정 단계가 달라 직접 비교하기 어렵습니다).
- **로직 첨단 패키징 (TSMC CoWoS 등):** 실리콘 인터포저의 TSV와 미세 배선 형성에 쓰입니다.

직무 연결

- **FE:** 챔버 PM이 핵심 업무입니다. 포커스 링·전극·라이너 같은 소모품 교체, 챔버 세정, 가스 라인 점검을 맡습니다. 진공, RF 전원, 가스 공급 시스템 이해가 필수이고, 멀티 챔버 구성이라 챔버별 상태 차이를 비교하는 습관이 중요합니다.
- **PE:** 식각 레시피 개발과 최적화. 플라스마 물리(이온 에너지, 라디칼 밀도), 식각 화학(가스 선택), DOE 역량이 필요합니다. APC 데이터를 읽는 능력도 요구됩니다.

⚠ 표기 주의: Episode UL은 **4~12 챔버** 구성입니다("최대 6챔버" ❌). 매업 CVD 플랫폼인 **Episode 1**(PART 5)과는 다른 제품입니다.

3-3. Tactras™ 시리즈: 양산 검증된 식각 장비

항목	내용
출시	2006년, 지속적으로 업그레이드
특징	직사각형 클러스터 설계, 세계 최고 수준의 웨이퍼 이송 속도와 풋프린트
라인업	Tactras Vigus (고종횡비 홀·트렌치·마스킹·유전체·배선), Vesta, RLSA 등

Episode UL이 최첨단 공정을 맡는다면, Tactras는 검증된 양산 안정성으로 대량 생산 라인에서 쓰입니다. 빠른 웨이퍼 이송 속도는 처리량을 높여 고객의 총소유비용(TCO)을 낮춥니다.

FE 관점의 의미: Tactras는 오래 팔린 만큼 **설치 기반이 매우 큼**니다. 메모리 양산 라인과 성숙 노드 라인에서 대량으로 운용되므로 PM·부품 교체 같은 Field Solutions 수요가 꾸준히 생깁니다.

3-4. Certas LEAGA™: 가스 화학 식각

항목	내용
방식	가스 화학 식각(GCE). 플라즈마 없이 반응성 가스로 특정 막만 제거
특징	친환경, 높은 처리량, 높은 선택비
주요 응용	실리콘 산화막 선택 제거, 스페이서 식각, GAA 등방성 식각

원리와 장점: 플라즈마 이온 충격이 없어 패턴 손상이 적고, 특정 재료에 대한 선택비가 매우 높습니다. 불화수소(HF) 기반 습식 식각을 대체하면 화학 폐수를 줄일 수 있어 ESG 전략과도 연결됩니다.

고객 연결: GAA 트랜지스터는 희생층을 옆으로 골라 빼내는 **등방성 선택 식각**이 많습니다. TEL은 "2nm 로직에서 처음 채택된 GAA 구조로 게이트 식각·등방성 식각 기회가 커졌다"고 설명합니다.

3-5. 극저온(Cryogenic) 식각: TEL의 반격 카드

항목	내용
대상	3D NAND 채널홀 (400단 이상)
성능 (회사 주장)	400단 이상 깊이를 기존 대비 2.5배 빠르게 식각, 전력 40% 이상 절감
일정	"400단용 극저온 식각기가 2027년부터 고객 양산 라인에 배치 시작"(2026년 7월 실적 발표)
시장 전망 (TEL 측)	채널홀 식각 시장이 약 5억 달러(2023)에서 약 20억 달러(2027)로 성장

왜 중요한가: NAND 채널홀 식각은 램리서치가 사실상 독점해 온 시장입니다. TEL은 극저온 식각과 Mo 배치 증착으로 램리서치의 핵심 시장에 **양면으로** 들어가고 있습니다. 고객 입장에서 두 번째 공급사를 확보할 유인이 있습니다.

한국 고객 현황

- **삼성 V10(약 400단대):** 채널홀에 극저온 식각을 처음 적용할 예정이며 램리서치·TEL 장비를 함께 평가 중이라는 보도가 이어졌습니다. 2026년 6월 기준 "공급사 선정 최종 단계"이며 최종 비율은 공개되지 않았습니다.
- **SK하이닉스:** TEL 극저온 식각기를 테스트 중이라는 보도가 있습니다.

⚠️ 면접 표현 주의: "삼성이 TEL을 선택했다"고 단정하지 마세요. **"램리서치가 지배해 온 시장에 TEL이 극저온 식각으로 도전하고 있고, 2027년 양산 배치를 목표로 고객 평가가 진행 중"** 이라고 말하는 것이 정확합니다.

세정

수율의 마지막 방어선

4-1. 세정 공정의 이해

세정은 웨이퍼 표면의 오염물(파티클, 금속 오염, 유기물, 자연 산화막)을 제거하는 공정입니다. 식각·증착 같은 주요 공정 사이사이에 수십 번 이상 들어갑니다. 10nm 이하 공정에서는 파티클 하나가 불량을 만듭니다.

방식	특징	TEL 장비
매엽식	웨이퍼 1장씩, 정밀 제어	CELLESTA 시리즈
배치식	여러 장 동시, 높은 처리량	EXPEDIUS-i
극저온 물리 세정	화학약품 없이 물리적 제거	ANTARES

4-2. CELLESTA™ 시리즈: 매엽식 세정

장비	특징
CELLESTA-iMD	10nm 이하 첨단 공정용 매엽 세정
CELLESTA SCD	초임계 건조 챔버를 통합(2020년 12월 발표). 미세 패턴 붕괴 방지
CELLESTA MS2	표면 처리(Surface Preparation) 장비(2022년 12월)

패턴 붕괴(Pattern Collapse) 문제: 패턴이 미세해질수록 세정 후 건조 과정에서 세정액이 증발하며 생기는 **표면 장력** 때문에 인접 패턴이 서로 달라붙어 쓰러집니다. **초임계 CO₂ 건조**는 기체와 액체의 경계가 없는 상태를 이용해 표면 장력 없이 건조하므로 패턴 붕괴를 막습니다.

고객 연결

- **DRAM (삼성전자, SK하이닉스):** DRAM 커패시터처럼 높고 가는 구조가 많아 초임계 건조 수요가 큼.
- **로직-메모리 레지스트 스트리핑:** EUV 레지스트 잔류물 제거에도 쓰임.

4-3. EXPEDIUS™-i: 배치식 습식 세정

여러 장을 동시에 처리해 매엽식보다 처리량이 훨씬 높습니다. 대량 양산 라인의 전처리 세정(자연 산화막·금속 오염 제거)에 쓰입니다. 배치식의 약점인 세정 균일도를 개선했고, 배치와 매엽을 합친 하이브리드 구성도 가능합니다.

4-4. ANTARES™: 극저온 물리 세정

극저온으로 냉각한 가스 입자를 웨이퍼 표면에 분사해 파티클을 **물리적으로** 떼어 냅니다. 화학약품을 쓰지 않아 패턴 손상과 화학 폐수가 없습니다. 화학약품 사용이 제한되는 공정이나 첨단 패키징에서 드라이 세정 수단이 됩니다.

4-5. 직무 연결

- **FE:** 세정 모듈(스핀 척, 노즐, 약액 공급, 건조 모듈) PM. **약액의 농도·온도·유량 관리**와 화학 안전 이해가 필요합니다.
- **PE:** 세정 레시피(약액 종류·농도·온도·시간) 개발, 파티클 분석, 세정 후 표면 분석(XPS, AFM 등).

증착과 열처리

배치의 강자

5-1. 증착 공정의 이해

증착은 웨이퍼 위에 절연막, 금속막, 반도체막 같은 박막을 만드는 공정입니다. 소자 성능은 박막의 두께 균일도, 순도, 단차 피복성에 크게 좌우됩니다.

방식	원리	특징	TEL 장비
CVD	가스 반응으로 박막 형성	높은 단차 피복성, 다양한 재료	Triase+, Episode 1
ALD	원자층 단위로 한 겹씩 증착	최고 수준 두께 제어, 고종횡비 구조	NT333
배치 열처리·증착	여러 장을 고온 퍼니스에서 동시 처리	높은 처리량, 낮은 웨이퍼당 비용	EVAROS, TELINDY PLUS

5-2. NT333™: ALD 시스템

항목	내용
방식	ALD (여러 웨이퍼를 함께 처리하는 세미배치 방식)
특징	뛰어난 막 두께 제어
주요 응용	DRAM 커패시터 고유전율막, 로직 게이트 절연막

ALD가 왜 필요한가: ALD는 반응 가스를 번갈아 공급해 한 사이클에 원자 1~2층(약 0.1~0.2nm)만 쌓습니다. 그래서 두께 제어가 매우 정밀하고, 깊은 구조 안쪽까지 균일하게 덮는 **단차 피복성**이 CVD보다 훨씬 좋습니다. DRAM 커패시터처럼 깊고 좁은 구조 안에 고유전율(High-k) 막(ZrO_2 , HfO_2 등)을 균일하게 입히려면 ALD가 필수입니다.

고객 연결

- **DRAM (삼성전자, SK하이닉스):** 커패시터 고유전율막 ALD.
- **GAA 로직 (TSMC, 삼성 파운드리):** 나노시트 표면을 감싸는 게이트 절연막 ALD.

5-3. Triase+™와 Episode™ 1: 매엽식 금속 증착

장비	특징
Triase+ 시리즈	매엽식 증착. 플러그·전극 형성을 Ti, TiN, W 등 고정밀 금속 증착
Episode 1	2024년 출시 매엽 CVD 플랫폼. Triase 대비 풋프린트 약 45% 축소, 프로세스 모듈 8개 통합

Ti/TiN의 역할: 반도체 배선에서 **장벽 금속(Barrier Metal)** 으로 쓰입니다.

- **Ti**: 텅스텐 플러그를 만들기 전 접착층입니다. Ti가 없으면 텅스텐과 실리콘·산화막의 접착력이 약해집니다.
- **TiN**: 텅스텐과 하부 실리콘 사이의 확산 방지막입니다. 텅스텐이 실리콘으로 퍼지는 것을 막아 소자 신뢰성을 지킵니다.

텅스텐 플러그 공정은 DRAM·NAND·로직 모두에 들어가므로 Triase+ 수요는 매우 안정적입니다.

5-4. EVAROS™: 차세대 배치 열처리 장비

항목	내용
분류	배치 열처리 장비 (ALD 등 정밀 증착 공정용)
발표	2025년 12월 15일
처리 용량	한 번에 최대 200매
특징	멀티존 히터, 대구경 배기. 이전 모델(TELINDY PLUS) 대비 웨이퍼당 CO ₂ 약 25% 저감

혁신 포인트: 배치 장비는 처리량이 높지만 막 품질 제어가 매엽식보다 어렵다는 약점이 있었습니다. EVAROS는 멀티존 히터와 배기 설계로 많은 웨이퍼를 동시에 처리하면서도 정밀한 막 제어를 겨냥합니다.

⚠ 표기 주의: EVAROS는 배치 열처리 장비입니다("CVD/ALD 복합 장비" ❌).

5-5. TELINDY PLUS™: 배치 열처리

EVAROS의 전 세대 배치 열처리 장비로, 넓은 설치 기반을 가지고 있습니다. 플라즈마 강화 배치 ALD 버전(TELINDY PLUS IRad)도 있습니다. DRAM·NAND의 산화막, 절연막 형성에 대량 양산 라인에서 쓰입니다.

5-6. 배치 증착이 왜 지금 중요한가: Mo 워드라인

3D NAND 워드라인 금속이 텅스텐(W)에서 몰리브덴(Mo)으로 바뀌고 있습니다. 램리서치는 **매엽 ALD**(ALTUS Halo)로, TEL은 **약 100매를 한 번에 처리하는 배치 퍼니스**로 공략합니다. SK하이닉스 375단 Mo 공정에서 램리서치와 비교 평가 후 TEL 배치 장비를 선택했다는 보도가 있습니다. 배치 방식은 장비 가격, 풋프린트, Mo 소모량에서 **경제성**이 강점입니다.

💡 **정밀도 vs 경제성**: Mo 경쟁은 "한 장씩 정밀하게(램리서치)"와 "여러 장을 한 번에 경제적으로(TEL)"의 대결입니다. TEL 면접에서는 배치 장비의 경제성과 균일도 개선 노력을, 램리서치 면접에서는 매엽 ALD의 정밀도를 강조하게 됩니다.

5-7. 직무 연결

- **FE**: ALD 챔버의 전구체 공급·반응 챔버·배기 시스템 점검, 배치 퍼니스의 히터·보트·이송 시스템 PM. 고온·가스 안전 이해가 필요합니다.
- **PE**: ALD 레시피(전구체 선택, 펄스·퍼지 시간, 온도) 개발, 막 두께·조성 분석(XRF, XPS, TEM), 단차 피복성 평가.

PART 6

후공정

프로버·본딩·박막화

AI 반도체 수요로 HBM, CoWoS, 2.5D/3D 패키징이 산업의 핵심 성장 동력이 되었습니다. TEL은 빅4 장비사 중 **후공정 하드웨어를 가장 많이** 가진 회사입니다.

6-1. 프로버: Prexa™와 Prexa™ SDP

프로버는 웨이퍼 상태에서 칩의 전기적 특성을 검사해, 다이싱 전에 불량 칩을 걸러 내는 장비입니다.

장비	내용
Prexa 웨이퍼 프로버	완전 자동 웨이퍼 프로버. 광학계, 오류 저감 알고리즘, 온도 제어, 메모리용 고하중 스테이지 제어
Prexa SDP	첨단 패키징용 디바이스 프로버. 2026년 4월 16일 발표

왜 지금 중요한가: HBM처럼 다이를 여러 장 쌓는 구조에서는 불량 다이가 하나만 섞여도 스택 전체가 버려집니다. 쌓기 전에 양품 다이(KGD, Known Good Die)를 골라내는 테스트가 필수입니다. AI GPU 같은 고성능 칩의 웨이퍼 테스트 수요도 함께 커지고 있습니다.

6-2. 본더와 박막화: Synapse™, Ulucus™

장비	내용	주요 응용
Synapse	웨이퍼 본더·디본더 시리즈	HBM 박막화용 임시 본딩, NAND·후면전력용 영구 본딩
Ulucus G	웨이퍼 박막화(thinning) 시스템(2023.12)	HBM 다이 박막화
Ulucus LX	웨이퍼 본딩 디바이스용 레이저 리프트오프(2024.12). 레이저 조사·분리·세정을 한 장비에서 처리	그라인딩·폴리싱·화학 식각을 대체, DI water 90% 이상 절감

HBM 박막화 공정 흐름

1. **임시 본딩:** 웨이퍼를 캐리어 기판에 임시로 붙입니다.
2. **백그라인딩:** 뒷면을 갈아 두께를 줄입니다(수백 μm → 수십 μm).
3. **TSV 노출:** 얇아진 웨이퍼 뒷면에서 TSV 끝을 드러냅니다.
4. **디본딩:** 캐리어에서 얇은 웨이퍼를 떼어 냅니다. 레이저 리프트오프는 열 방식보다 정밀하고 손상이 적습니다.

HBM 적층 단수가 8단에서 12단, 16단으로 늘수록 다이를 더 얇게 만들어야 해 박막화·본딩의 중요성이 커집니다.

영구 본딩의 세 무대

- **3D NAND:** 셀 어레이와 주변 회로를 따로 만들어 붙이는 구조가 확산 중입니다.
- **후면전력공급(BSPDN):** 앞면을 완성한 웨이퍼를 캐리어에 영구 본딩한 뒤 원래 기판을 얇게 갈아 뒷면에 전력 배선을 만듭니다.

- **3D 패키징:** 칩 간 영구 접합.

사업 목표 (회사 발표): 본딩 관련 매출을 FY2026 약 300억 엔에서 1~2년 안에 연 1,000억 엔 이상으로 키우고, 2026~2030년 레이저·본더 관련 누적 약 5,000억 엔을 기대합니다.

 **경쟁 구도:** 본더 시장은 EV Group(웨이퍼 간 본딩), Besi(다이-웨이퍼 하이브리드 본딩, AMAT 과 협력), 한미반도체(HBM용 열압착 본딩) 같은 전문 업체가 강합니다. TEL은 이 시장에서 **도전자**입니다. 강점은 본더·박막화·레이저·프로버를 묶어 후면 공정 패키지를 제안할 수 있다는 점입니다.

6-3. 직무 연결

- **FE:** 본더의 정렬·가압·온도 시스템, 레이저 광학계, 프로버의 스테이지·광학 정렬 PM. 기계·광학 정밀도 이해가 중요합니다.
- **PE:** 본딩 강도·보이드·휨 관리, 박막화 두께 균일도, 레이저 분리 조건 최적화.

디스플레이·데이터·자동화

7-1. 디스플레이(FPD) 장비

TEL은 반도체 외에 평판 디스플레이 제조 장비도 공급하며, IT OLED 식각에서 80% 이상의 점유율을 가지고 있다고 설명합니다. IT OLED는 태블릿·노트북·모니터용 OLED로, 고급 IT 기기에 OLED 탑재가 늘면서 시장이 커지고 있습니다. 한국 거점 중 파주는 디스플레이 고객과 가까운 곳입니다.

7-2. 데이터와 자동화

기술	내용
Epsira	AI 기반 정비 분석, 로봇틱스 정비, 자율 장비 비전
TELeMetrics	원격 모니터링
NVIDIA 협력 확대 (2026.7.16)	Isaac 디지털 트윈, 에이전트 AI·로봇틱스

전 세계 거의 모든 노광기 옆에 깔린 트랙 설치 기반은 데이터 수집의 가장 큰 자산입니다. 서비스가 "고장 수리"에서 "가동률 보장과 데이터 기반 예측"으로 바뀌면서 FE의 성과 지표도 가동률과 첫 시도 정비 성공률 중심으로 옮겨 가고 있습니다. TEL은 2026 상반기 공채에서 Engineering Data Analyst를 모집하기도 했습니다.

공정 트렌드와 장비 연결

8-1. HBM 시대의 TEL

HBM은 웨이퍼를 많이 먹습니다. Micron은 Hot Chips 2026에서 "같은 용량에 HBM은 DDR5 대비 약 3배의 웨이퍼 면적이 필요하다"고 밝혔습니다. TEL은 HBM 제조의 거의 모든 단계에 장비를 가지고 있습니다.

HBM 공정 단계	TEL 장비	역할
DRAM 코어 다이 패터닝	LITHIUS Pro Z-DICE (트랙)	EUV 레이어 코팅·현상
DRAM 커패시터·인터커넥트 식각	Episode UL, Tactras	커패시터·HBM 인터커넥트 식각 (모든 주요 고객 POR, 회사 발표)
커패시터 고유전율막	NT333 (ALD)	고유전율막 증착
공정 간 세정·건조	CELLESTA, CELLESTA SCD	세정, 패턴 붕괴 방지
웨이퍼 박막화	Synapse, Ulucus G-LX	임시 본딩, 박막화, 분리
양품 다이 선별	Prexa, Prexa SDP	KGD 테스트

 **TEL의 HBM 이중 수혜:** 전공정(EUV 트랙·커패시터 식각)과 후공정(박막화·본딩·프로버) 양쪽에서 수혜를 봅니다. 다만 하이브리드 본딩 도입 시점이 늦어지면(SK하이닉스는 "HBM5가 가장 이른 시점"이라고 발언) 본더 사업의 매출 시점도 늦어질 수 있습니다.

8-2. GAA 트랜지스터 시대의 TEL

GAA는 게이트가 채널을 사방에서 감싸는 구조로, 2nm 이하 로직의 표준입니다. 삼성 파운드리 SF2, TSMC는 N2에서 GAA를 쓰고 있습니다.

GAA 공정 단계	TEL 장비	역할
나노시트 패터닝	LITHIUS Pro DICE	EUV 패터닝
게이트·등방성 식각	Episode UL, Certas LEAGA	게이트 식각, 희생층 선택 제거
게이트 절연막	NT333	High-k ALD
장벽 금속	Triase+	Ti/TiN
공정 간 세정	CELLESTA	단계별 세정

GAA에서 TEL은 **도전자**입니다. EUV 트랙으로 확보한 고객 접점을 식각 POR 확대로 이어 가는 구도입니다. 이후 CFET(n/p 트랜지스터를 수직으로 쌓는 구조)로 가면 웨이퍼 본딩 수요가 생겨 TEL 본더 사업과도 연결됩니다.

8-3. High-NA EUV 시대의 TEL

High-NA EUV는 ASML의 차세대 노광 기술로, 해상도를 높여 멀티패터닝을 줄입니다. SK하이닉스와 삼성전자는 장비를 들여와 R&D를 시작했고, 양산 적용은 2027년 전후로 신중하게 보고 있습니다.

과제	TEL의 대응
패턴이 미세해질수록 커지는 결함	LITHIUS Pro DICE의 결함 제어 (결함 관련 비용 50% 이상 저감)
차세대 금속산화물 레지스트(MOR)	MOR용 습식 현상 기술(ESPERT)
드라이 레지스트(램리서치 Aether)의 도전	"기존 트랙으로도 차세대 레지스트에 대응"을 증명해 전환 유인을 낮춤
EUV 비용 부담	Acrevia(가스 클러스터 빔, 2024.7)로 EUV 패턴의 CD·형상을 저손상 보정

8-4. 3D NAND: 램리서치의 핵심 시장으로

구분	TEL	램리서치
채널홀 식각	극저온 식각으로 도전 . 2027년 양산 배치 목표	2019년부터 극저온 양산. 사실상 독점적 지위
Mo 워드라인	배치 퍼니스 의 경제성 (SK하이닉스 375단 선정 보도)	매엽 ALD(ALTUS Halo)의 정밀도
셀·주변회로 본딩	영구 본더	본더 없음

성공하면 TEL은 "식각 2위"에서 "NAND에서도 1위 경쟁자"로 위상이 바뀝니다. 삼성 V10과 SK하이닉스 375단 평가가 진행 중인 2026~2027년은 **TEL과 램리서치 한국 법인의 현장 엔지니어가 고객 평가 현장에서 직접 경쟁하는 시기**입니다.

한국 거점과 직무 전략

9-1. 한국 거점: 클러스터 밀착형

항목	내용
법인	도쿄일렉트론코리아 (1993년 설립, 본사 화성 동탄)
대표	노태우 사장 (2025년 4월~)
거점	본사, 동탄, 발안 공장, 평택, 이천, 청주, 천안, 파주 (8곳) + 용인 건설 중
R&D 센터	TTCK(2012) → TTCK-2 (화성 동탄, 2024년 10월 준공, 연면적 약 39,200m²) → TTCK-Y (용인 원삼, 2027년 1월 준공 목표, 고객 양산 Fab과 같은 구조)
국내 제조	발안 공장
신입 교육	TEL-SHIP 2주 → 일본어 연수 4주 → 현업 멘토링 6개월
비전	"Customer Trust, Employee Pride with One-TEL Technology"

왜 지금 TEL 한국인가

- **한국 매출 비중이 3사 중 유일하게 오르고 있습니다**(FY2025 약 17% → FY2026 22.3%). 삼성전자가 TEL의 최대 고객입니다.
- **TTCK-Y**: SK하이닉스 용인 클러스터에 장비가 들어가기 시작하는 시점(2027년 1월)에 맞춰, 클러스터 안에 고객 양산 Fab과 같은 구조의 R&D 센터를 짓고 있습니다. 고객 라인에 들어가기 전 사내 Fab에서 평가와 데모를 돌리는 역할이 커집니다.
- **코터/디벨로퍼 +50% 전망**: 입사 직후 신규 트랙 셋업을 처음부터 겪을 수 있는 시기입니다.

9-2. 직무 구조

직무	하는 일	핵심 지표
FE (Field Engineer)	고객 Fab에 상주하며 장비 반입·설치·시운전, 정기 PM, 긴급 대응, 업그레이드·개조, 고객 엔지니어와 기술 소통. 트랙 비중이 큼	가동률 (Uptime)
PE (Process Engineer)	고객 공정에서 TEL 장비 공정 최적화, 신규 장비 도입 시 공정 개발, 결함·수율 원인 분석	POR 획득
Engineering Data Analyst	장비·운영 데이터 분석 (2026 상반기 모집)	—

지원 요건 (최근 회차 기준): 4년제 대졸 이상(졸업 예정 포함). 일본어는 우대 사항이며, 신입 기준 JLPT N3 / JPT 500 수준이 언급됐습니다(공고마다 다를 수 있음).

9-3. 장비 지식을 자기소개서에 쓰는 법

TEL 자기소개서(최근 회차 FE 기준, 4문항 × 최대 600자)는 회사 가치(TEL Values: **Pride, Challenge, Ownership, Teamwork, Awareness**)를 직접 묻습니다. 장비 지식이 가장 쓸모 있는 곳은 ① 지원 계기 + 산업·직무 이해도 문항입니다.

원칙: "장비 이름 + 공정 역할 + 본인 경험"

약한 예시

"저는 반도체 공정에 관심이 많아 TEL에 지원했습니다. TEL은 세계적인 반도체 장비 기업입니다."

좋은 예시 (FE, ① 산업·직무 이해 문단)

"AI 수요로 DRAM의 EUV 레이어가 늘면, 노광기 옆에서 코팅과 현상을 맡는 트랙 수요가 함께 늘어납니다. TEL은 EUV용 트랙을 사실상 모두 공급하고 있고, 올해 코터/디벨로퍼 매출이 50% 이상 늘 것으로 전망했습니다. FE는 이 장비들이 고객 Fab에서 멈추지 않도록 설치·PM·긴급 대응으로 가동률을 책임지는 직무라고 이해했습니다. 학부 공정 실습에서 스핀코터 회전수 편차를 찾아 패턴 불량을 해결한 경험을 바탕으로, 트랙의 작은 이상을 먼저 잡아내는 FE가 되겠습니다."

좋은 예시 (PE, ① 산업·직무 이해 문단)

"DRAM 커패시터는 깊고 좁은 구조라 고유전율막을 균일하게 입히는 ALD가 필수입니다. 졸업 연구에서 ZrO₂ ALD의 전구체 펄스·퍼지 시간을 최적화해 두께 균일도를 개선했습니다. TEL은 DRAM 커패시터 식각에서 모든 주요 고객의 POR을 확보했다고 밝혔고, PE는 고객 평가에서 그 POR을 따내는 현장에 서는 직무라고 이해했습니다."

⚠ 예시문의 수치와 경험은 구조를 보여 주기 위한 가상 사례입니다. 그대로 쓰지 말고 본인 경험으로 바꾸세요.

9-4. 면접에서 장비 지식을 쓰는 법

면접관이 좋아하는 답변 순서

1. 장비의 공정 역할을 정확히 말한다
2. 그 장비가 고객사(삼성전자, SK하이닉스)의 어떤 문제를 푸는지 연결한다
3. 본인 경험과 자연스럽게 잇는다

Q1. TEL 장비 중 가장 관심 있는 장비와 이유를 말해 보세요. → (트랙을 고른다면) "LITHIUS Pro DICE입니다. TEL이 EUV 트랙을 사실상 모두 공급하는 상황에서, High-NA EUV로 가면 패턴이 더 미세해져 코팅·현상 결함이 곧 수율 문제가 됩니다. DICE는 코팅 결함 관련 비용을 50% 이상 줄였다고 들었습니다. 저는 [본인 경험]에서 결함 원인을 장비 조건에서 찾아본 경험이 있어, 트랙의 결함 관리에 기여하고 싶습니다."

Q2. 램퍼치치의 드라이 레지스트가 TEL 트랙을 위협하지 않나요? → "드라이 레지스트가 DRAM 한 곳에서 양산 채택된 것은 의미 있는 변화라고 생각합니다. 다만 TEL은 EUV 트랙 설치 기반 거의 전부를 가지고 있고, High-NA 결함 제어(DICE)와 금속산화물 레지스트의 습식 현상 기술로 '기존 트랙으로도 차세대 레지스트에 대응할 수 있다'는 것을 보여 주고 있습니다. 고객 입장에서 공정을 바꾸는 비용이 크기 때문에 전환은 신중하게 이뤄질 것이라고 봅니다."

Q3. DRAM 커패시터 공정에서 ALD가 왜 필요한가요? → "DRAM 커패시터는 깊고 좁은 고종횡비 구조라 CVD로는 안쪽까지 균일한 막을 만들기 어렵습니다. ALD는 원자층 단위로 한 겹씩 쌓아 단차 피복성이 거의 100%에 가깝습니다. TEL NT 333은 이 고유전율막

ALD에 쓰이는 장비입니다."

Q4. TEL이 극저온 식각으로 NAND 시장에 들어가는 것을 어떻게 보나요? → "램리서치가 사실상 독점해 온 채널홀 식각에 TEL이 400단 이상을 겨냥해 도전하고 있고, 2027년부터 양산 라인 배치를 목표로 하고 있다고 알고 있습니다. 고객 입장에서 두 번째 공급사를 확보할 유인이 있는 만큼, 고객 평가에서 POR을 따내는 과정이 앞으로 1~2년의 핵심이라고 봅니다."

Q5. 왜 램리서치나 AMAT이 아니라 TEL인가요? → "TEL은 노광기 옆 트랙이라는 가장 넓은 고객 접점을 지키면서 식각·증착·본딩으로 영역을 넓히는 회사입니다. 한국 매출 비중이 오르고 있고, 용인 클러스터 안에 고객 양산 Fab과 같은 구조의 R&D 센터를 짓고 있어 입사 초기에 신규 장비 셋업과 평가를 가까이에서 겪을 수 있다고 판단했습니다."

 경쟁사를 깎아내리지 마세요. TEL의 대만 법인 관련 사건 같은 컴플라이언스 이슈는 먼저 꺼낼 주제가 아닙니다. 질문을 받으면 사실 위주로 중립적으로 답하세요.

9-5. 직무별 체크리스트

FE 지원자

- ☐ TEL 주요 장비 5가지 이상의 이름과 공정 역할을 말할 수 있다 (트랙·식각·세정·증착·후공정에서 하나씩)
- ☐ 트랙의 공정 순서(HMDS → 코팅 → 베이킹 → 노광 → PEB → 현상)를 설명할 수 있다
- ☐ 식각 챔버 구조(진공, RF 전원, 가스 공급)의 기본을 안다
- ☐ PM의 개념(소모품 교체 주기, 챔버 세정 절차)을 안다
- ☐ 장비 이상 시 기본 진단 접근(증상 → 원인 후보 → 측정 → 조치 → 검증)을 준비했다
- ☐ "가동률 = 고객 생산량 = TEL 서비스 매출" 연결을 말할 수 있다
- ☐ 간단한 일본어 자기소개를 준비했다

PE 지원자

- ☐ 지원 분야(트랙·식각·세정·증착)의 공정 원리를 깊이 이해한다
- ☐ 해당 분야 TEL 장비의 특징과 POR 현황(회사 발표)을 안다
- ☐ DOE 개념과 공정 최적화 방법론을 안다
- ☐ HBM, GAA, High-NA EUV, 극저온 식각 트렌드와 TEL 장비를 연결할 수 있다
- ☐ 본인의 연구·실험 경험을 "평가 데이터로 POR을 따내는" 역량으로 정리했다
- ☐ 분석 장비(SEM, TEM, XPS 등)의 기본을 안다

마치며: 이 자료를 쓰는 법

1. **전체 읽기:** TEL이 "트랙을 지키면서 식각·증착·본딩으로 공격하는 회사" 라는 큰 그림을 잡으세요.
2. **지원 직무 집중:** FE는 PART 2(트랙)·3(식각)·4(세정)와 체크리스트를, PE는 지원 공정의 PART를 깊게 보세요. 트랙은 FE 업무 비중이 가장 크므로 FE 지원자는 PART 2를 반드시 소화하세요.
3. **본인 경험 연결:** 각 장비·공정 옆에 본인의 실험·프로젝트·실습 경험을 하나씩 붙여 두세요. 자기소개서 ① 문항과 면접 "관심 장비" 질문에서 바로 꺼낼 수 있습니다.

면접관은 "장비 이름을 외웠는가"가 아니라 "그 장비가 고객사의 어떤 공정 한계를 풀어 주는지 이해하는가"를 봅니다.

© 커리어마이징(Careermizing). 본 자료는 커리어마이징이 제작·편집한 콘텐츠로, MAX 플랜 구매자 전용 혜택입니다. 무단 복제·배포·전재·가공을 금지합니다. 장비와 실적 정보는 TEL 공식 발표, IR 자료, 보도를 기반으로 정리했으며 실제 사양과 다를 수 있습니다. 고객사별 장비 도입 현황은 대부분 공개되지 않으므로 공정 구조에 따른 설명으로 읽어 주세요. 최신 정보는 TEL 공식 홈페이지(tel.com)에서 확인하세요. 본 자료는 도교일렉트론과 제휴하거나 도교일렉트론이 승인한 자료가 아닙니다.