RESUMEN DEL SEMINARIO 5: INTRODUCCIÓN AL MANEJO DE UN SIMULADOR Y UN ENTRENADOR LÓGICO

Tecnología y Organización de Computadores

Grado en Ingeniería Informática

1. Introducción al Simulador Lógico: Logic Works

1.1. Funcionamiento y Entorno de Trabajo

[cite_start]**Logic Works**esunentornodetrabajodigitaldiseadoparael**diseño y simulación de circu** 30].[cite_start]Elinterfazdetrabajosedivideenvariasreasclave[cite: 85, 90, 101]:

[cite_start]

- 0. **Ventana de Diseño (Ventana Principal):** Es el área de trabajo donde el usuario introduce el esquemático del circuito digital a diseñar y simular[cite: 86]. [cite_start]
- 0. Paleta de Componentes (Parts Palette): Ubicada a la derecha, contiene la biblioteca de componentes ordenados por funcionalidad[cite: 90, 92]. [cite_start] Desdeaqueseeleccione 91].[cite_start]
- 0. Ventana de Visualización de Formas de Onda (Timing Window): Situada en la parte inferior, se utiliza para la simulación temporal, permitiendo comprobar el funcionamiento del circuito a lo largo del tiempo mediante cronogramas[cite: 101].

1.2. Selección y Conexión de Componentes

 $[cite_s tart]$

Bibliotecas Esenciales [cite: 96, 97]

Logic Works organiza sus componentes en bibliotecas. Las más importantes son:

- Simulation Gates: Contiene puertas lógicas básicas (AND, OR, NOT, XOR, etc.) con diverso número de entradas.
- Simulation Logic: Incluye circuitos digitales sencillos, como Latches, biestables, registros, contadores y sumadores.
- Simulation IO (Input/Output): Proporciona dispositivos para la interacción con el circuito durante la simulación, como BINARY SWITCH (conmutadores binarios), HEX KEYBOARD, BINARY PROBE (sondas binarias) y HEX DISPLAY.

 Connect: Contiene elementos como PORT IN y PORT OUT, esenciales para la definición de subcircuitos.

Métodos de Conexionado

 $[{\it cite}_s tart] El con exionado entre componentes se puede realizar de dos maneras [cite: 187]: \\ [{\it cite}_s tart]$

Conexión por Arrastre: Consiste en situar el cursor cerca del pin de origen y arrastrar el ratón hasta el pin de destino para simular una conexión eléctrica directa[cite: 188, 189]. [cite_start]

Conexión por Etiquetado (*Labeling*): Se etiquetan los pines utilizando la opción Edit \rightarrow Text[cite: 191]. [cite_start]Dospinesconlamismaetiqueta(queapareceencolorrosado) 190, 192, 193].

2. Simulación y Análisis Temporal en Logic Works

 $[cite_s tart] La simulacinen Logic Works sepue de abordar en dos planos distintos [cite: 203]: \\$

2.1. Simulación Lógica Funcional

[cite_start]Estasimulacinserealizadirectamenteenla**Ventana de Diseño**utilizandocomponentesdeE/204].[cite_start]Elusuariointeractahaciendoclicenlosconmutadoresdeentradayobservainmediatamente 205].Estemtodoseusaparacomprobarlatabladeverdaddelcircuito.

2.2. Simulación Temporal (Cronogramas)

 $[cite_s tart] Esuna herramientam spotente que permite la representacing r ficade las formas de onda de las 207].$

Definición de Estímulos

[cite $_s$ tart]Losestmulos(entradas)sede finentemporalmente atravs de un **fichero de estímulos** con exten 210].[cite $_s$ tart]El formato del fichero de beserta bulado y constade la ssiguiente scolumnas esenciales [cite: 211]:

- T: Instante inicial de tiempo.
- D: Duración del periodo de tiempo.
- I Nombre_señal_entrada: Valor lógico (0 o 1) de cada señal de entrada en ese periodo.

[cite $_start$] Escrucial eliminar la sentra das lgicas (BINARY SWITCH) del diseo antes de importar el 218].

Control de la Simulación

 $[cite_s tart] Una vez inserta dos los est mulos, la simula cinse controla des de la Simulator Toolbar [cite: 220]. Los botones principales son:$

 $[cite_s tart]$

Reset: Borra las formas de onda para empezar una nueva simulación[cite: 221]. [cite_s tart]

Run: Ejecuta la simulación de forma continua[cite: 222]. [cite_start]

Step: Ejecuta la simulación paso a paso[cite: 222]. [cite_start]

Clear X: Fuerza al simulador a asignar valores iniciales a las señales, reemplazando el estado desconocido ('X')[cite: 223].

 $[cite_s tart] Logic Worksmane ja 5 estados lgicos posibles para las seales [cite: 227]: \\$

Valor	Significado
0	Valor lógico 0
1	Valor lógico 1
X	Desconocido (0 ó 1)
Z	Alta impedancia (desconexión eléctrica)
C	Conflicto (valores contradictorios en la señal)

 $[cite_s tart] La simula cintemporal permite observar los$ **retardos**en la seales desalida frente alas de entra da 232, 233].

3. Generación de Símbolos para Subcircuitos

Un subcircuito permite encapsular un diseño complejo en un único componente, reutilizable en otros esquemas.

 $[cite_s tart] El proceso constade dos pasos principales [cite: 236]:$

3.1. Paso 1: Definición de Puertos de E/S

 $[cite_s tart]$

- 0. Reemplazo de E/S: Los conmutadores (BINARY SWITCH) se reemplazan por PORT IN y los visualizadores (BINARY PROBE) por PORT OUT (ambos de la biblioteca Connect)[cite: 238]. [cite $_start$]
- 0. Etiquetado de Puertos: Se etiquetan los PORT IN/OUT con los nombres de las variables de entrada y salida del subcircuito (ej. A0, B0, S0, C1)[cite: 240, 241].

3.2. Paso 2: Creación y Guardado del Símbolo

 $[cite_s tart]$

- 0. **Archivo de Diseño:** El circuito con los puertos definidos se guarda en un archivo (ej., circuito2.cct)[cite: 242]. [cite_start]
- Creación del Símbolo: Se accede al editor de dispositivos (File
 → New → Device Symbol)[cite: 243]. [cite_start]Seseleccionalaopcinparacreare
 245].[cite_start]
- 0. Generación Automática: Mediante Options → Autocreate symbol y Extract Pin List, Logic Works genera automáticamente el símbolo, colocando las entradas a la izquierda y las salidas a la derecha[cite: 247, 248]. [cite_start]Seleasignaunnombre(Part Name)alcompor 249].
- 0. Guardado en Biblioteca: El nuevo símbolo se guarda en un fichero de biblioteca con extensión .clf. [cite $_s$ tart]Serecomiendacrearunabiblioteca 253, 254].

3.3. Ejemplo: Implementación de un Semisumador

El circuito de ejemplo utilizado en el seminario es un **Semisumador** (Half-Adder), que suma dos bits A_0 y B_0 y produce una suma S_0 y un acarreo C_1 .

$$S_0 = A_0 \oplus B_0$$

$$C_1 = A_0 \cdot B_0$$

$$A_0 - C_1$$

4. Introducción al Entrenador Lógico SIDAC DET 2020

[cite_start]ElSIDAC DET 2020esunentrenadordepreticas diseadoparala realización de circuitos lá 270].[cite_start]Contienelas principales funciones lgicas (puertas, biestables, contadores) y a alimenta da sa 271, 272].

4.1. Recursos y Componentes Integrados

 $[cite_s tart] Elentren ador of receuna amplia varied adde componente syrecurs os de control [cite: 298, 299]:$

Funciones Lógicas Integradas

 $[cite_s tart]$

- Puertas Lógicas: 6 Inversores, 8 NAND-2, 3 NAND-3, 4 NAND-4, 4 EXOR-2, 4 AND-2, 4 OR-2, 4 NOR-2[cite: 298]. [cite_start]
- Circuitos MSI/LSI: 8 Flip-Flops JK, 2 Circuitos AND-OR-INVERT (AOI), 2 Decodificadores BCD-7 Segmentos, 2 Contadores Bidireccionales[cite: 298].

Recursos de Control y Señalización

 $[cite_s tart]$

- Indicadores de Estado Lógico: Consisten en LEDs que se encienden para un nivel lógico alto (Hi) y permanecen apagados para un nivel bajo (Lo) o desconexión[cite: 278, 279].
- Reloj (Clock): Genera pulsos de reloj. [cite $_start$] Sufrecuenciaes controlableme 280, 281]. [cite $_start$]
- Generadores de Pulsos: Incluye 2 generadores de pulsos sin rebote[cite: 299]. [cite_start]
- Conmutadores Programables: Permiten obtener hasta ocho salidas independientes con niveles lógicos Hi (1) o Lo (0) fijos, actuando como entradas de usuario[cite: 282, 289].

4.2. Recursos de Interconexión y Alimentación

Islas de Conexión

 $[cite_s tart] Elentrena dorutiliza di ferente stipos dei slas para facilitar la intercone xinyla alimenta cin [cite 294, 296]:$

Islas de Nivel Fijo: Marcadas como Hi (para nivel alto fijo) y Lo (para nivel bajo fijo/tierra).

Islas Libres: No están conectadas a ningún potencial fijo y se utilizan para distribuir una señal a varios puntos del circuito.

Zócalos Auxiliares

[cite_start]Elentrenadordisponedecuatro zócalos de 16 patillasparalautilizacindece 276, 290].

 $[cite_s tart]$

Advertencia de Conexión: Las patillas de estos zócalos no están conectadas a alimentación o tierra por defecto[cite: 291]. [cite_start]

Conexión Requerida: Es necesario conectarlos manualmente utilizando las islas de alimentación[cite: 292]:

- +5- para circuitos **TTL**.
- +VA- para tensiones distintas, conectadas a alimentaciones externas.

5. Realizaciones Prácticas Comunes

Las prácticas en el entrenador y el simulador se centran en la implementación de funciones lógicas minimizadas y en la creación de equivalencias entre puertas.

5.1. Implementación de Funciones a partir de Expresiones Mínimas

Una práctica fundamental es la implementación de la **Forma Mínima Disyuntiva (AND/OR)** de una función de conmutación.

5.2. Realización de Funciones con Puertas Universales

Implementación de Funciones Básicas con Puertas Universales (Seminario 5, p. 32)

Función	Usando solo puer- tas NAND-2	Usando solo puer- tas NOR-2
NOT (\bar{A})	Uniendo las entradas de una puerta NAND- 2. $\overline{A \cdot A} = \overline{A}$.	Uniendo las entradas de una puerta NOR-2. $\overline{A+A}=\overline{A}$.
	$\frac{\text{NOT}}{\overline{A \cdot B}} \text{ de una NAND-2.}$	Usando el teorema de De Morgan. $\overline{A} + \overline{B} = A \cdot B$.
OR-2 $(A + B)$	Usando el teorema de De Morgan. $\overline{A} \cdot \overline{B} = A + B$.	$\frac{\text{NOT de una NOR-2.}}{\overline{A+B}} = A+B.$