

PONTIFÍCIA UNIVERSIDADE CATÓLICA DE CAMPINAS - CAMPUS I

ENGENHARIA DE COMPUTAÇÃO ARQUITETURA DE COMPUTADORES

Carlos Henrique Vieira Marques – 18720367

Giuliano Marques Sanfins – 17142837

João Henrique Pereira –18712919

Pedro Zacarias –17144874

PROJETO 2

IMPLEMENTAÇÃO DE UM PROCESSADOR SIMPLIFICADO EM VHDL

CAMPINAS
Outubro de 2019

SUMÁRIO

1.	DESCRIÇÃO E TOPOLOGIA DA CPU	3
2.	ESPECIFICAÇÃO	4
2.1.	REGISTRADORES (QUANTIDADE, ENDEREÇO E TAMANHO)	4
2.2.	FORMATO DAS INSTRUÇÕES (OPCODE)	4
2.3.	UC (UNIDADE DE CONTROLE)	5
3.	RESULTADOS	7
3.1.	TESTES REALIZADOS	7
3.2.	RESULTADOS E DISCUSSÃO	12
4.	BIBLIOGRAFIA	13
5	ANEXOS	14


1. DESCRIÇÃO E TOPOLOGIA DA CPU

O respectivo projeto tem como objetivo desenvolver e simular uma CPU experimental em vhdl que execute as seguintes instruções:

	Instrução	Significado	Descrição
MOV	Ri,Rj	Ri <- Rj	Move
MOV	Ri,Imed	Ri <- Imed	Move Immediate
XCHG	Ri,Rj	Ri <- Rj e Rj <- Ri	Exchange
ADD	Ri,Rj	Ri <- Ri + Rj	Add
ADDI	Ri,Imed	Ri <- Ri + Imed	Add Immediate
SUB	Ri,Rj	Ri <- Ri - Rj	Subtract
SUBI	Ri,Imed	Ri <- Ri - Imed	Subtract Immediate
AND	Ri,Rj	Ri <- Ri & Rj	And
ANDI	Ri,Imed	Ri <- Ri & Imed	And Immediate
OR	Ri,Rj	Ri <- Ri Rj	Or
ORI	Ri,Imed	Ri <- Ri Imed	Or Immediate

(Figura 1: Instruções da CPU)

A CPU, mais especificamente a Unidade de Controle, aguarda uma instrução, que se validada aciona os registradores e a ULA através de sinais de controle, podendo escrever e ler valores dos registradores transmitindo-os através de barramentos e realizar operações lógicas e aritméticas de acordo com a instrução especificada.



(Figura 2: Topologia da CPU)

2. ESPECIFICAÇÃO

2.1. REGISTRADORES (QUANTIDADE, ENDEREÇO E TAMANHO)

No projeto foram utilizados quatro registradores principais e três registradores auxiliares. Cada registrador tem capacidade de armazenar 16bits e seus endereços são enumerados de 00b à 11b. Os registradores auxiliares nomeados por A, B, C não são referenciados nas instruções e têm a função de armazenar valores temporários, sendo A registrador que armazena uma das entradas da ULA, B a saída e C utilizado para a troca na instrução XCHG.

2.2. FORMATO DAS INSTRUÇÕES (OPCODE)

A instrução recebida tem um total de 16 bits. O formato de opcode utilizado foi o de 4 bits, devido ao fato de haver 11 instruções básicas, sendo elas de 0000 até 1010, que ocupam as posições de bits 15-12. Os endereços dos registradores ocupam 4 bits ao todo, ocupando a posição 11–8 na instrução. Os últimos 4 bits, ocupando os bits 7 - 0, serão preenchidos com valores 0 por não serem utilizados nas instruções que não possuem valores imediatos, caso seja utilizado uma instrução contendo valores imediatos os últimos 4 bits serão preenchidos com os valores necessários.


(Tabela 1: Instruções e Opcode)

Instrução	Opcode	Tipo de Instrução
ADD	0000	Tipo R
SUB	0010	Tipo R
AND	0100	Tipo R
OR	0110	Tipo R
ADDI	0001	Tipo I
SUBI	0011	Tipo I
ANDI	0101	Tipo I
ORI	0111	Tipo I
MOV	1000	Tipo R
MOVI	1001	Tipo I
XCHG	1010	Tipo R

OPCODE – 4 bits | REGISTRADORES – 4 bits | IMEDIATO – 12 bits | (Tabela 2: Modelo de Instrução)

2.3. UC (UNIDADE DE CONTROLE)

O diagrama de estados da figura 3 representa a maneira como a unidade de controle opera:



(Figura 3: Máquina de Estados)

Sinais em bits	Definição	
Clock	Usado para sistematizar ações, sendo gerado por oscilador externo à CPU.	
Registradores: R[0-3]in R[0-3]out	R com sufixo in libera registrador para leitura quando sinal igual a 1. R com sufixo out libera valores do registrador para o bus quando sinal igual a 1.	
imedin	Quando sinal de Imediato for igual a 1 será utilizado um buffer tri-state que controla a entrada de dados imediatos.	
ALUOp	Sinais que indicam para a ULA qual operação deve ser feita. De acordo com a tabela de Instruções e Opcode.	

(Tabela 3: Sinais e Definição)

3. RESULTADOS


3.1. TESTES REALIZADOS

As seguintes instruções foram simuladas:


Arquivo	Instrução	Descrição
Waveform.vwf	00100000000000000	sub
Waveform2.vwf	00001000000000000	add
Waveform3.vwf	011010000000000000	Or
Waveform4.vwf	010010000000000000	And
Waveform5.vwf	101010000000000000	Xchg
Waveform6.vwf	00011000000000100	Addi
Waveform7.vwf	001110000000000001	Subi
Waveform8.vwf	0101100000000010	Andi
Waveform9.vwf	01111000000000100	Ori
Waveform10.vwf	100010000000000000	Mov

(Tabela 4: Instruções simuladas)


As instruções do tipo movi não estão presentes na tabela pois precedem todas as instruções testadas, entretanto é possível visualizá-las nas figuras abaixo:




(Figura 4.1 – Sub)




(Figura 4.2 - add)




(Figura 4.3 - or)




(Figura 4.4 - and)




(Figura 4.5 – xchg)




(Figura 4.6 – addi)




(Figura 4.7 - Subi)



(Figura 4.8 - andi)



(Figura 4.9 - ori)



(Figura 4.10 – mov)

3.2. RESULTADOS E DISCUSSÃO

Os resultados obtidos foram satisfatórios dado que, todos as operações simuladas obtiveram êxito e correspondem às abordagens teóricas vistas em sala de aula.

4. BIBLIOGRAFIA

BROWN, Stephen; VRANESIC, Svonko. Secção 7.14, Design Examples. Fundaments of Digital Logic with VHDL Design. McGraw-Hill Education, 2008.p.438-468.

5. ANEXOS

(Figura 5.1 – ULA)

(Figura 5.2 – Registrador)

```
COMPONENTES IS

COMPONENTES IS

COMPONENTES IS

COMPONENTES IS SEED TO SEED TO
```

(Figura 5.3 - Componentes)

(Figura 5.4 – Tri-state)

(Figura 5.51 - CPU)

(Figura 5.52 - CPU)

(Figura 5.53 - CPU)

```
| State | Control | Contro
```

(Figura 5.61 –Unidade de Controle)

```
regiout <= 10;
regiout <= 10;
auxCut <= 10;
auxCut <= 10;
auxCut <= 10;
LIIn <= 11;
LIIn <= 10;
LIIn <
```

(Figura 5.62 –Unidade de Controle)

```
| case | 1 | case | 1
```

(Figura 5.63 –Unidade de Controle)

(Figura 5.64 –Unidade de Controle)

(Figura 5.65 –Unidade de Controle)

(Figura 5.67 –Unidade de Controle)