
Nama : Carlos Nibohouni Daeli

NIM : 2142101929

Baca pertanyaan dengan seksama, dan jawablah SEMUA pertanyaan.

1. Gambarkan Rangkaian Logika Register Buffer Dasar 2 bit. **Jawaban :** 




2. Buat juga Truth Table untuk Register Buffer Dasar.


Jawaban:

ou muoum .								
RESET	CLOCK	D	$Q_n+1$	KETERANGAN				
1	X	X	0	CLEAR				
0	0/1/↓	X	Qn	MEMORIZE				
0	<b>1</b>	0	0	Qn+1=D				
0	<b>1</b>	1	1	Qn+1=D				


3. Tuliskan output Q3 Q2 Q1 Q0 dari Register Buffer Dasar 4 bit jika input Clock, Reset, D3, D2,D1, dan D0 adalah sebagai berikut.



Master Slave ⇒ Perubahan data hanya terjadi ketika CLK ↑



4. Gambarkan Rangkaian Logika Register Buffer Terkendali 2 bit.



5. Buat juga Truth Table untuk Register Buffer Terkendali.

RESET	CLK	LOAD	D	Qn+1	Keterangan
1	х	х	х	0	
0	0/1/↓	х	х		
0	1	0	х		
0	1	1	0		
0	1	1	1		


Jawaban:

RESET	CLK	LOAD	D	Qn+1	Keterangan
1	X	X	X	0	Clear
0	0/1/↓	X	X	Qn	Memorize
0	<b>↑</b>	0	X	0	Memorize
0	<b>↑</b>	1	0	1	Qn+1=D
0	1	1	1	1	Qn+1=D


6. Tuliskan output Q3 Q2 Q1 Q0 jika input Clock, Load, Reset, D3, D2, D1, dan D0 dari REGISTERBUFFER TERKENDALI adalah sebagai berikut.




Jawaban:



7. Gambarkan output **Q3**, **Q2**, **Q1**, dan **Q0** seiring berjalannya waktu dengan input Clock, Reset, dan





8. Gambarkan output Q3, Q2, Q1, dan Q0 seiring berjalannya waktu dengan input Clock, Reset, dan

D0 dari REGISTER SIPO GESER KIRI seperti ini:

