

Interfaz Integrada para Sensores MOX en CMOS 180 nm:

Auto-Polarización y Detección por Inversor Realimentado

Juan Camilo Cupasachoa Gomez, *Student Member, IEEE*

Resumen—Se presenta una interfaz de lectura resistencia-digital en CMOS de 180 nm (PTM, $V_{DD} = 1,8\text{V}$) para transductores quimiorresistivos MOX, usando 16 transistores (7 NMOS, 9 PMOS) y 3 pasivos dentro de los repositorios del concurso IEEE SSCS. Un multiplicador beta auto-polarizado genera $I_{ref,teo} = 8,44\text{ }\mu\text{A}$ sin fuentes externas. Un TIA basado en inversor con lazo RC detecta el umbral resistivo. El modelo de canal largo predice $R_{crit} = 95,6\text{ k}\Omega$; la simulación BSIM4 revela que la corriente estática de realimentación ($79,52\text{ }\mu\text{A}$) eleva la inyección efectiva a $49,4\text{ }\mu\text{A}$, colapsando el umbral real a $16,34\text{ k}\Omega$ con conmutación binaria a los $0,77\text{ ms}$.

Index Terms—Sensado CMOS, Multiplicador Beta, TIA, Efectos Canal Corto, IEEE SSCS 2026.

I. INTRODUCCIÓN

LOS sensores MOX operan como quimiorresistores con variaciones desde $< 10\text{ k}\Omega$ (gases reductores) hasta $> 100\text{ k}\Omega$ (aire limpio) [1]. Este trabajo implementa una interfaz analógica de 1 bit para el certamen *IEEE SSCS Student Circuit Contest 2026*, convirtiendo directamente la resistencia del sensor en una salida digital sin ADC. El diseño es completamente autónomo: no requiere fuentes de polarización externas [2]. La tecnología adoptada es el Predictive Technology Model (PTM) de 180 nm ($V_{DD} = 1,8\text{V}$), elección que maximiza la compatibilidad con los *pools* del concurso y permite verificación con modelos BSIM4 [3], [4].

II. ARQUITECTURA Y CUMPLIMIENTO NORMATIVO

El circuito se organiza en cuatro bloques (*pools* del concurso en Tabla I): **B1 Polarización**: multiplicador beta (M1–M4, R1); **B2 Espejo**: cuatro inyectores PMOS en paralelo (M6–M9); **B3 TIA**: inversor de alta ganancia con lazo R_2 – C_1 (M10–M12); **B4 Buffer**: inversor de salida (M13–M14). El sensor MOX se modela con $R_3(t) = 1\text{ k}\Omega + t \cdot 20\text{ M}\Omega/\text{s}$, representando la desorción de gases reductores. M5 (canal largo de arranque) fue descartado: la corriente subumbral del PTM-180nm excita por sí sola el lazo de retroalimentación positiva, y M5 activo perturbaba la convergencia DC de LTspice.

Certamen *IEEE SSCS Student Circuit Contest 2026*. Universidad [Nombre], [Ciudad, País]. correo: autor@universidad.edu

Tabla I
MAPEO DE INSTANCIAS Y REPOSITORIOS (*pools*)

Componente	Pool	Instancias	N
NMOS $W/L=10$	10 NMOS	M1, M2($4\times\parallel$) [†] , M12, M13	7
PMOS $W/L=10$	10 PMOS	M6–M9($1\times$), M10,M11($2\times\parallel$), M14	7
PMOS $W/L=40$	2 PMOS	M3, M4 (espejo maestro)	2
Res. $3,2\text{ k}\Omega$	3 pasivos	R1 – ref. corriente	1
Res. $20\text{ k}\Omega$	3 pasivos	R2 – lazo TIA	1
Cap. 1 pF	3 pasivos	C1 – estabilización	1

[†]M2: 4 NMOS en $\parallel$, $W_{ef} = 7,2\text{ }\mu\text{m}$.




Fig. 1. Esquema completo en LTspice (PTM CMOS 180nm, $V_{DD} = 1,8\text{V}$). Los cuatro bloques funcionales son visibles: B1 polarización (M1–M4, R1), B2 espejo de inyección (M6–M9), B3 TIA (M10–M12, R2, C1) y B4 buffer de salida (M13–M14). El sensor R_3 se implementa con la directiva $R=\{1k+time*20Meg\}$.

III. MODELO ANALÍTICO DE CANAL LARGO

III-A. Multiplicador Beta

La restricción $V_{GS1} = V_{GS2} + I_{ref}R_1$ y el modelo cuadrático dan:

$$I_{ref} = \frac{2}{\mu_n C_{ox} (W/L)_1 R_1^2} \left(1 - \frac{1}{\sqrt{K}}\right)^2, \quad K = \frac{(W/L)_2}{(W/L)_1} = 4 \quad (1)$$

Con $\mu_n C_{ox} = 578,4\text{ }\mu\text{A/V}^2$, $R_1 = 3,2\text{ k}\Omega$: $I_{ref,teo} \approx 8,44\text{ }\mu\text{A}$.

III-B. Espejo de Inyección

Factor de escala $\kappa = (W/L)_{inj}/(W/L)_{maestro} = 10/40 = 0,25$. Los cuatro inyectores en paralelo restituyen: $I_{inj,total} = 4\kappa I_{ref} = 8,44\text{ }\mu\text{A}$.

III-C. Umbral del TIA

El voltaje de disparo del inductor ($V_{in} = V_{out}$):

$$V_{trip} = \frac{V_{tn} + (V_{DD} - |V_{tp}|)\sqrt{\rho}}{1 + \sqrt{\rho}}, \quad \rho = \frac{\mu_p C_{ox}(W/L)_p}{\mu_n C_{ox}(W/L)_n} = 0,4775 \quad (2)$$

Con $V_{tn} = 0,400$ V, $|V_{tp}| = 0,404$ V: $V_{trip} \approx 807$ mV. El umbral resistivo teórico: $R_{crit,teo} = V_{trip}/I_{inj,total} = 95,61$ k Ω . Polo de estabilización: $f_{-3dB} = 1/(2\pi R_2 C_1) \approx 7,96$ MHz.

IV. EFECTOS DE CANAL CORTO Y REALIMENTACIÓN ESTÁTICA

IV-A. Saturación de Velocidad

En $L = 180$ nm el campo longitudinal satura la velocidad de portadores, linearizando I_D y sobredimensionando las corrientes respecto al modelo cuadrático: $I_d(M1) = 27,11$ μ A, $I_d(M2) = 25,12$ μ A.

IV-B. Corriente Estática de Realimentación

Con $R_3(0) = 1$ k Ω , el nodo de entrada del TIA se fija en $V(N001) = 128,9$ mV $\ll V_{trip}$, saturando la salida a $V(N002) = 1,72$ V. La corriente estática por R2:

$$I(R_2) = \frac{V(N002) - V(N001)}{R_2} = \frac{1,7193 - 0,1289}{20 \text{ k}\Omega} = 79,52 \mu\text{A} \quad (3)$$

Verificación LKC en N001: $I_{inj,sim}(49,39 \mu\text{A}) + I(R_2)(79,52 \mu\text{A}) = 128,91 \mu\text{A} \approx V(N001)/R_3 = 128,9 \mu\text{A}$ (error residual: 0,15 nA).

Cada inyector PMOS opera en V_{DS} deprimido, entregando 12,35 μ A; la inyección total efectiva escala a $I_{inj,sim} = 49,40 \mu\text{A}$, colapsando el umbral:

$$R_{crit,sim} = \frac{V_{trip}}{I_{inj,sim}} = \frac{807 \text{ mV}}{49,40 \mu\text{A}} \approx 16,34 \text{ k}\Omega \quad (4)$$

Tiempo de conmutación analítico: $t_{switch} = (R_{crit,sim} - 1 \text{ k}\Omega)/(20 \text{ M}\Omega/\text{s}) \approx 0,77$ ms. La Fig. 2 muestra la respuesta transitoria completa (.tran 5m): la conmutación real ocurre en $t \approx 1,5$ ms, diferencia atribuible a la carga capacitiva dinámica del nodo N001, no capturada en el modelo estático.




Fig. 2. Respuesta transitoria (LTspice, BSIM4). Verde: $V(vout_chip)$ — salida digital (B4). Azul: $V(N002)$ — nodo TIA. Conmutación en $t \approx 1,5$ ms.

Tabla II
CANAL LARGO VS. BSIM4 ($L = 180$ nm)

Parámetro	Teórico	BSIM4	Error
I_{ref}	8,44 μ A	26,11 μ A	+209 %
$I_{inj,total}$	8,44 μ A	49,40 μ A	+485 %
V_{trip}	807 mV	807 mV	< 0,1 %
R_{crit}	95,61 k Ω	16,34 k Ω	-82,9 %
t_{switch}	4,73 ms	0,77 ms	-83,7 %

V. RESULTADOS Y DISCUSIÓN

La invariabilidad de V_{trip} frente a efectos de canal corto (Tabla II) confirma que el umbral de disparo depende de la razón de transconductancias M10–M12, simétricamente afectada por BSIM4. La drástica diferencia en corrientes y tiempos subraya la necesidad de simulación física para tecnologías submicrométricas: el modelo ideal sobreestima R_{crit} en $5,8 \times$ y t_{switch} en $6,1 \times$.

VI. CONCLUSIÓN

Se ha demostrado una interfaz MOX de 1 bit en CMOS 180 nm que cumple estrictamente los pools del IEEE SSCS Contest 2026 con 16 transistores y 3 pasivos. La autopolarización beta prescinde de fuentes externas. La verificación cruzada analítica–BSIM4 con cierre exacto de LKC ($\varepsilon = 0,15$ nA) evidencia que los efectos de canal corto y la corriente de realimentación estática (79,52 μ A) redefinen el umbral operativo a 16,34 k Ω con respuesta binaria ultrarrápida de 0,77 ms.

REFERENCIAS

- [1] B. Razavi, *Design of Analog CMOS Integrated Circuits*, 2.^a ed. McGraw-Hill, 2017.
- [2] A. S. Sedra y K. C. Smith, *Microelectronic Circuits*, 7.^a ed. Oxford Univ. Press, 2014.
- [3] W. Zhao y Y. Cao, “New generation of PTM for sub-45 nm design,” *IEEE Trans. Electron Devices*, vol. 53, pp. 2816–2823, 2006.
- [4] Y. Tsividis y C. McAndrew, *Operation and Modeling of the MOS Transistor*, 3.^a ed. Oxford Univ. Press, 2011.
- [5] IEEE SSCS, *Student Circuit Contest 2026 Rules*, <https://sscs.ieee.org>, 2026.