

# Escuela Técnica Superior de Ingeniería de Telecomunicaciones

Universidad Politécnica de Valencia

# Memoria Laboratorio Proyecto 2

DISEÑO CONTROLADOR DE VIDEO

Autores:
Domínguez Martínez, Carlos
Jiménez Bou, Óscar

Telecommunications Engineering, April 2, 2023

## **Índice**

#### 1. Señales de sincronismo

- 1.1.Contador parametrizable
- 1.2. Sincronización con la pantalla

## 2. Barras de colores en pantalla

## 3. Imagen en pantalla

- 3.1.Instanciación y direccionamiento
- 3.2.Uso de la Memoria ROM

## 4. Caracteres en pantalla

- 4.1.Diseño del programa principal
- 4.2.Direccionamiento y tamaño en pantalla
- 4.3. Selector de color

## 5. Texto en pantalla

- 5.1.Instanciación y direccionamiento
- 5.2.Uso del registro
- 5.3. Uso de las Memorias ROM

## 6. Comprobación de los códigos

- 6.1. Explicación general de un Testbench
- 6.2. Casos particulares

#### 1. Señales de sincronismo

#### 1.1.Contador parametrizable

El primer paso para desarrollar el diseño del sistema de visualización de la pantalla es desarrollar un bloque que genere las señales de sincronismo de la pantalla. Es crucial para poder representar imágenes en la pantalla. Debido a que, para representar imágenes en la FPGA, no se utilizan todos los píxeles de la pantalla. El diseño propuesto para este módulo está representado a continuación en la *figura 1*.




Figura 1. Diagrama LCD SYNC

El módulo COUNT que se muestra en la *figura 1-2*, se encarga de contar hasta un número específico que elegimos como parámetro, y genera una señal de salida *TC* cuando se alcanza este número.

El módulo cuenta con tres entradas: CLK, RST n y EN, y dos salidas: cuenta y TC.

La salida cuenta es un registro que almacena el valor actual de la cuenta. Por otro lado, el parámetro modulo define el número máximo al que se desea contar. En este caso, el parámetro modulo es igual a 1056, lo que significa que el contador cuenta hasta 1055.

La lógica principal del módulo se encuentra en el *always*. Este bloque se activa en cada flanco de subida de la señal *CLK* y en cada flanco de bajada de la señal *RST\_n*. Si la señal *RST\_n* está en nivel bajo, se reinicia la cuenta (cuenta <= 0). Si la señal EN está activa, se incrementa la cuenta en uno (cuenta <= cuenta + 1). Si la cuenta alcanza el valor máximo (modulo - 1), se reinicia a cero.

La señal TC se calcula mediante una asignación condicional. Si la cuenta alcanza el valor máximo (modulo - 1) y la señal EN está activa, la señal TC se activa. En caso contrario, TC se mantiene en cero.

```
module COUNT(CLK, RST_n,EN, cuenta,TC);
2
3
4
5
6
7
8
9
       parameter modulo = 1056:
       parameter n = \frac{1}{2} (modulo - 1);
       input CLK, RST_n,EN;
       output TC;
       output reg [n-1:0] cuenta;
     □always @(posedge CLK, negedge RST_n) begin
11
12
           if(~RST_n)
13
              cuenta <=
14
           else if(EN)
15
16
17
18
              if(cuenta == modulo -1)
                 cuenta <= 0;
19
20
21
22
                 cuenta <= cuenta + 1;
       assign TC = ((cuenta == modulo - 1) \&\& (EN==1)) ? 1:0;
23
       endmodule
```

Figura 1.1 Módulo COUNT

El último paso, tal y como hemos visto en la *figura 1*. Vamos a instanciar dos contadores con distinto módulo, el módulo PPL para cambiar la frecuencia del reloj y por último crearemos una secuencia *DEN* activa cuando este dentro del cuadrante de la pantalla (que hemos especificado).

```
module LCD_SYNC (CLK,RST_n, NCLK, GREST,HD,VD,DEN,columna,fila);

input CLK, RST_n;
output HD,VD,GREST,NCLK;
output reg DEN;
output [10:0] columna;
output [9:0] fila;

wire tc1, tc2;

pll_ltm pll_ltm_inst( .inclk0(CLK), .c0(NCLK)); //Modulo PPL

COUNT HCOUNT(NCLK,RST_n,1, columna,tc1);
defparam HCOUNT.modulo = 1056;

COUNT VCOUNT(NCLK, RST_n,tc1, fila,tc2);
defparam vCOUNT.modulo = 525;

always @(columna or fila) begin

if ((columna > 513 && columna < 1016) && (fila > 34 && fila < 217))
    DEN <= 1;
else
    DEN <= 0;
end

assign HD = ~tc1;
assign VD = ~tc2;
assign VD = ~tc2;
assign NCLK = CLK;
//*
//*
endmodule
```

Figura 1.2 Módulo LCD SYNC

Para la creación del módulo, le hemos definido con las entradas *CLK*, y *RST\_n*, que es la señal de reinicio. Las salidas son *HD*, *VD* y *GREST*, *NCLK* que es la señal de reloj de salida y *DEN* que es la señal de habilitación de datos.

Además, hay dos salidas más, columna y fila, que son las coordenadas de la posición actual de la pantalla LCD. El módulo también utiliza dos cables, tc1 y tc2, para ayudar con la sincronización de la pantalla.

En el código, hay dos módulos COUNT que se utilizan para contar los ciclos de reloj y generar las señales de sincronización para la pantalla LCD. El primer módulo COUNT se llama HCOUNT y se utiliza para contar las columnas. El segundo módulo COUNT se llama VCOUNT y se utiliza para contar las filas.

Los contadores están configurados con los valores de modulo adecuados para la resolución de pantalla deseada. En este caso, el valor de modulo para HCOUNT es 1056 y el valor de modulo para VCOUNT es 525.

Dentro del bloque "always", se utiliza una comparación de coordenadas para determinar cuándo habilitar la señal DEN. Si las coordenadas están dentro de un rango específico, DEN se establece en 1. De lo contrario, se establece en 0.

Finalmente, se utilizan varias asignaciones para generar las señales de sincronización para la pantalla LCD. HD y VD se generan a partir de las señales tc1 y tc2, respectivamente, mientras que GREST simplemente refleja la señal de reinicio. La señal NCLK se genera a partir de la señal de reloj de entrada, CLK.

El test bench que se presenta es para verificar el correcto funcionamiento del módulo LCD\_SYNC. En este caso, se definen una serie de señales de entrada (CLK, RST\_n) y de salida (HD, VD, GREST, NCLK, DEN, columna y fila) que se conectan al módulo que se quiere verificar (t1 en este caso).

La simulación se realiza mediante un bucle *always* que se encarga de generar los flancos del reloj (CLK) y mediante una sentencia *initial* que establece los valores de entrada del módulo (CLK y RST n) y espera un tiempo determinado antes de liberar el reset.

En este caso, se define una condición en el bucle *always* que verifica si la señal de fila ha alcanzado un valor de 456, momento en el que se detiene la simulación mediante la instrucción \$stop. De esta forma, se evita que la simulación se ejecute indefinidamente.

En resumen, el test bench se utiliza para verificar el correcto funcionamiento del módulo LCD\_SYNC mediante la simulación de las señales de entrada y salida y la generación de flancos de reloj. Además, se define una condición de finalización de la simulación para evitar su ejecución indefinida.

## 2. Barras de colores en pantalla

Después de diseñar módulo de generación de las líneas de control LCD\_SYNC. Ahora vamos a verificar su funcionamiento. Para ello, se debe asignar un valor a las señales correspondientes de los colores (RGB) y mostramos barras de colores en la pantalla. El esquema de bloques para realizar esto se muestra en la Figura inferior. Cabe destacar que las barras de colores tienen todas la misma anchura y el valor de las señales RGB depende del valor de la columna generado por el bloque LCD SYNC.




Figura 2. Diagrama BARRAS\_LCD

En este apartado, vamos a crear un módulo llamado *BARRAS\_LCD* que controla la salida de color a una pantalla LCD.



Figura 2.1 Barras en Pantalla

En este código vamos a instanciar el módulo creado en el apartado anterior. Con sus entradas y salidas correspondientes. Pero en este caso, diseñaremos un bloque *always* con una estructura de selección múltiple *if-else* para asignar los valores de los canales de color "R", "G" y "B" según el valor de *col*. Cada bloque *if-else* asigna valores de color diferentes en función del rango de valores de *col*. La pantalla estará dividida en 8 colores, los cuales estarán divididos en 100 pixeles/color. El codigo corresponde con la figura 2.3.

```
module BARRAS LCD(CLK.RST n.NCLK.GREST.HD.VD.DEN.R.G.B):
       input CLK. RST_n:
      output NCLK, GREST, HD, VD, DEN; output reg [7:0] R,G,B;
wire [10:0]col:
       LCD_SYNC lcd1(CLK,RST_n, NCLK, GREST,HD,VD,DEN,col,);
       800/8colores = 100 pixeles
       area visualizacion = 800x480
       colocacion pantalla =>
        desde [216,35].....[1015,35]
                                             --PANTALLA-----
        hasta [216,514].....[1015,514]
     □always@(col )begin
     end
     | Pelse if( col < 615)begin //verde
| R <= 8'd0;
| G <= 8'd255;
| B <= 8'd0;
       end
     | Pelse if( col < 715)begin //rosa
| R <= 8'd255;
| G <= 8'd0;
| B <= 8'd255;
     ⊟else if( col < 815)begin //rojo
| R <= 8'd255;
| G <= 8'd0;
       B <= 8'd0;
60
61
62
63
64
65
66
67
70
71
72
73
74
77
78
79
     ⊟else if( col < 915)begin //azul
| R <= 8'd0;
| G <= 8'd0;
       B <= 8'd255;
     delse begin //negro
      R <= 8'd0;
G <= 8'd0;
       B <= 8'd0;
       end
       end
80
       endmodule
```

Figura 2.3 Módulo BARRAS LCD

## 3. Imagen en pantalla

El siguiente programa a desarrollar permite al usuario poder visualizar una imagen previamente almacenada, en una pantalla LCD de resolución 400x800p a color.




Figura 3. Diagrama IMAGEN LCD

## 3.1.Instanciación y Direccionamiento

Para comenzar a diseñar este módulo hemos de tener en cuenta la tasa de refresco de la pantalla y el recorrido por la matriz de píxeles. Es por ello que reutilizamos las señales del programa instanciado "LCD\_SYNC": reloj y reinicio, así como señales de control para la pantalla (*NCLK*, *GREST*, *HD*, *VD* y *DEN*). Pero principalmente nos interesan las señales de filas y columnas (*fil* y *col*) para poder direccionarlas correctamente a la memoria ROM.




Figura 3.1 Características de la pantalla LCD

Según las especificaciones indicadas por la guía de la pantalla (Figura 3.1), sabemos que el área de visualización de esta empieza en la fila 35 y columna 216. En cuanto al modo de la distribución vectorial de la información, hemos seguido un direccionamiento X-Y de tal manera que cada fila está en un múltiplo de 512. Es por ello que en el código expuesto en la figura 3.2 encontramos el direccionamiento con dichas condiciones dentro del *always* y la asignación del *address*.

Figura 3.2 Módulo IMAGEN LCD

#### 3.2.Uso de la Memoria ROM

La imagen se almacena en la memoria ROM como una secuencia de valores hexadecimales, que representan los valores de color de cada píxel de la imagen. Es por ello que el programa usa la dirección *address* (calculada a partir de la fila y columna mencionadas) para leer la imagen de la ROM y luego actualiza los valores de RGB correspondientes a ese píxel en particular.

Esto se consigue habiendo creado previamente una memoria ROM con la herramienta *IP-config*, la instanciamos y le pasamos las variables del direccionamiento ya descritas, asignando una ultima variable *data* que es la que finalmente segmentamos por los tamaños que se nos indica para los valores de RGB.



Figura 3.3 Imagen en Pantalla

## 4. Caracteres en pantalla

En este programa, se desarrollará un módulo permita al usuario visualizar una letra o símbolo elegido previamente en codificación ASCII la misma pantalla LCD. Pudiéndose además elegir el color de la letra y del fondo.

#### 4.1.Diseño del programa principal

En este apartado, vamos explicar el funcionamiento del programa como tal y porqué está dividido en estos módulos representados en la figura 4.




Figura 4. Diagrama CARACTERES\_LCD

Como siempre, al estar usando la misma pantalla LCD de los anteriores programas, es imprescindible la instanciación de los modulos de sincronismo como son LCD\_SYNC y su respectivo direccionamiento.

Por otro lado, en este caso al estar trabajando con la codificacion ASCII necesitamos un "traductor" entre nuestros inputs de caracteres y lo que se va a representar en pantalla, de ahí la funcionalidad del CHAR ROM.

Y por ultimo hemos de darle la posibilidad al usuario de elegir los colores de su fuente y fondo, mediante el modulo SELEC\_COLOR.

## 4.2. Direccionamiento y tamaño en pantalla

Como ya hemos mencionado, el direccionamiento es muy similar al del programa anterior debido a que estamos usando los mismos componentes y la misma vectorización. Pero con una particularidad, en este caso la señal *address* está definida de manera distinta, ya que en este caso al no tratarse de una imagen con toda la información predeterminada acerca del tamaño y colores de esta, tenemos la posibilidad de elegirla.

El tamaño que tomará el carácter en pantalla puede aumentarse dependiendo cuan lejos del vector 0 comience nuestra concatenación de filas y columnas. Como mostramos en la figura 4.1, en nuestro caso hemos elegido los vectores 5:3 para que la pantalla quede repleta de los caracteres, pero podría escogerse un par de vectores mayor o menor si se desea.

En cuanto al uso de la memoria ROM en este caso la usamos como decodificador entre el carácter que elegimos (*car*) y como se va a representar en la pantalla. Teniendo que tener en cuenta la salida q, ya que es la encargada de la selección entre el color del fondo y el carácter en el siguiente módulo.

Figura 4.1 Módulo CARACTERES LCD

#### 4.3. Selector de Color

El módulo SELEC\_COLOR (figura 4.2) recibe una señal de selección sel, que en nuestro código final (figura 4.1) viene determinado por la variable *q*. Este valor es el que determia la condición del if/else donde se eligen los dos colores que se emiten con tres señales RGB:

- Cuando sel está en bajo (0), el módulo asigna el valor máximo (255) a cada una de las señales de color, lo que resulta en un color blanco.
- Cuando sel está en alto (1), el módulo asigna el valor mínimo (0) a cada una de las señales de color, lo que resulta en un color negro.

\*Nota: Estos colores son a libre elección, nosotros hemos usado el blanco y el negro por practicidad visual y de escritura en el código.

```
module SELEC_COLOR (sel,R,G,B);
 123456789
        input sel;
        output reg [7:0] R,G,B;
        always @(*)
      ⊟begin
            if(~sel)
10
11
12
13
14
15
16
17
                      'd0;
18
19
20
21
        endmodule
```

Figura 4.2 Modulo SELEC COLOR



Figura 4.3 Caracteres en pantalla

## 5. Texto en pantalla

Este último módulo permitirá visualizar por pantalla un conjunto de texto codificado en formato hexadecimal, de manera que estos estén centrados en la pantalla y separados por un párrafo, de nuevo pudiéndose elegir los colores del texto y el fondo.




Figura 5. Diagrama FRASE LCD

## 5.1.Instanciación y direccionamiento

En este módulo en concreto requiere de dos direccionamientos distintos para que la representación por pantalla sea correcta. Esto es debido a que por un lado tendremos la información a decodificar y por otro lado el decodificador. Es por ello que en la figura 5.1 podemos observar como hemos creado dos direcciones (dir1, y dir2) además del address final.

```
| module FRASE_LCD (CLK,RST_n,NCLK,GREST,HD,VD,DEN,R,G,B);
| input CLK, RST_n;
| doubt NcLK,GREST,HD, VD,DEN;
| output NcLK,GREST,HD, VD,DEN;
| output NcLK,GREST,HD,VD,DEN;
| output NcLK,GREST,HD,VD,DEN,CDI,FID;
| output NcLK,GRES
```

Figura 5.1 Módulo FRASE\_LCD

De esta forma podemos enviar una parte de los vectores a la memoria y otra al registro, y si deseamos aumentar el tamaño de visualización de los caracteres en la pantalla, hemos de asegurarnos que desplazamos ambos conjuntos de vectores en la misma cuantía, o por el contrario la imagen no se verá correctamente.

#### 5.2. Uso del registro

El registro se usa en este programa para poder completar la información necesaria en el decodificador final, ya que parte de los vectores filas y columnas ha de pasar por la memoria que contiene la información de texto. Es por ello que para que se mantenga la información sincronizada hemos de asegurarnos de que funciona con flancos de *NCLK* síncronos (*posedge*), al igual que nuestras memorias ROM.

#### 5.3.Uso de las Memorias ROM

El módulo tiene dos bloques de memoria ROM: una memoria ROM de 1920x7 y otra memoria ROM de 8192x1. La primera se utiliza para almacenar el texto de las frases codificadas en ASCII (hexadecimal) y la segunda para realizar la decodificación de los caracteres correspondientes a cada letra de las frases.

Por último, el módulo utiliza el selector de color mostrado anteriormente en la figura 4.2 para determinar el color del fondo y del texto de las frases instanciado de tal manera que la variable de selección (*sel*) contenga la información correcta del texto y su fundo.



Figura 5.2 Texto en Pantalla

## 6. Comprobación de los códigos

Durante la creación de un programa completo, normalmente formado e integrado con múltiples módulos. Es frecuente separarlos en módulos distintos, con el fin de verificar el comportamiento y funcionamiento de ese módulo en concreto. Así poder verificar y aislar los errores. Para ello en este apartado, vamos a crear un test bench. Que no es más que un entorno de simulación que permite probar su diseño sin necesidad de implementarlo físicamente en el hardware.

## 6.1. Explicación general de un *Test Bench*

En primer lugar, vamos a detenernos en ver como se crea realmente un *test bench* en general, para luego ir particularizandolo según los distintos programas a comprobar.

Antes de comenzar con el módulo como tal definimos la escala de tiempo (*timescale Ins/100ps*) para la simulación. Una vez hecho esto tenemos que definir las entras y salidas con *wire* o *reg* respectivamente usadas en nuestro código a comprobar. Después de generar las señales para probar el módulo, lo instanciamos.

En todos nuestros programas necesitamos un clock (CLK), por lo que en todos los test bench lo tenemos que definir de la misma manera: mediante un bloque *always*, para simular el cambio según el periodo le hayamos definido.

Más tarde inicializamos las variables de entrada y las modificaremos tras cierto tiempo arbitrario para visualizar su funcionamiento en las salidas ante las combinaciones que sean de nuestro interés. y añadimos un *\$stop* para parar la simulación.

#### 6.2. Casos particulares

A continuación, vamos a ver el módulo *test bench* realizado para el contador en la figura 6. Es un claro ejemplo del *test bench* general comentado anteriormente. Pero hemos definido el *wire* cuenta con 11 bits. Esto es debido a el contador debe llegar hasta el 1056.

15

En la figura 6.1 podemos comprobar como el contador llega a su máximo, activa la señal TC y se reinicia .




Figura 6.1 Modelsim tb COUNT

Para el test bench del módulo *LCD\_SYNC* (figura 6.2) hemos definido un caso de cuando el programa ya haya recorrido todas las filas de la pantalla se pare. De tal forma, que cuando la componente fila sea igual a 456, la simulación termine.

```
Timescale 1ns/100ps
module tb_LCD_SYNC();

d
localparam T = 20;
reg CLK, RST_n;
wire HD,VD,GREST,NCLK;
wire DEN;
wire [9:0] fila;

LCD_SYNC t1(CLK,RST_n, NCLK, GREST,HD,VD,DEN,columna,fila);
always
begin

#(T/2) CLK = ~CLK;
end

initial
begin

CLK = 0;
RST_n = 0;
#(T*2)
RST_n = 0;
#(T*2)
RST_n = 1;
end

always@(*)begin

if(fila==456)
$stop;
end

endmodule

endmodule
```

Figura 6.2 Código tb\_LCD\_SYNC

En la simulación de Modelsim (figura 6.3) podemos comprobar su correcto funcionamiento, de manera similar al anterior. Ya que las señalas de sincronismo de pantalla se activan una vez las filas y columnas llegan a su valor máximo.




Figura 6.3 Modelsim tb\_LCD\_SYNC

En el siguiente código (figura 6.4), hemos realizado el test bench de BARRAS\_LCD como en los anteriores apartados hemos seguido los mismos pasos y, tal y como nos indicaba las instrucciones de la práctica, hemos introducido unas líneas de código que nos crean un archivo.txt con la codificación de colores en 24 bits.

Figura 6.4 Código tb\_BARRAS\_LCD

Este archivo nos sirve para introducirlo en el entorno emulador que tenemos en polifomaT para poder comprobar el funcionamiento sin la necesidad de probarlo en placa. Siendo el resultado las 8 barras de colores separados verticalmente. La emulación en poliformat (figura6.5) muestra el mismo resultado que el obtenido por placa




Figura 6.4 Emulación tb\_BARRAS\_LCD

Además de esto, también obtuvimos una correcta simulacion con modelSim (figura 6.5) donde los colores van cambiando según la posicion de la fila y columna.




Figura 6.4 Emulación tb\_BARRAS\_LCD

Los últimos tres apartados (figuras 6.5-7), los hemos defino aparte debido a que en estos casos los test bench son idénticos salvo por la instanciación.

```
timescale Ins/100
    timescale ins/100
                                                                                                                                                                                                                                                             module tb_FRASE_LCD();
localparam T = 20:
   module tb_IMAGEN_LCD();
                                                                                                                               module tb_CARACTERES_LCD();
localparam T = 20:
                                                                                                                                                                                                                                                            reg CLK, RST_n;
wire NCLK, GREST, HD, VD, DEN;
wire [7:0] R, G, B;
  reg CLK, RST_n;
wire NCLK, GREST, HD, VD, DEN;
wire [7:0] R, G, B;
                                                                                                                               reg CLK, RST_n;
wire NCLK, GREST, HD, VD, DEN;
wire [7:0] R, G, B;
  IMAGEN_LCD i1(CLK,RST_n,NCLK,GREST,HD,VD,DEN,R,G,B);
                                                                                                                                                                                                                                                            FRASE_LCD f1(CLK,RST_n,NCLK,GREST,HD,VD,DEN,R,G,B);
                                                                                                                               CARACTERES LCD c1(CLK.RST n.NCLK.GREST.HD.VD.DEN.R.G.B):
always

□begin

| #(T/2) CLK = ~CLK;

end
                                                                                                                              always
|begin
#(T/2) CLK = ~CLK;
                                                                                                                                                                                                                                                          always

Bbegin

| #(T/2) CLK = ~CLK;

end
   integer fd;
event cierraFichero;
                                                                                                                               integer fd;
event cierraFichero;
                                                                                                                                                                                                                                                             integer fd;
event cierraFichero;
Binitial begin fd - $fopen ("tb_IMAGE.txt", "w");
    @(cterraFichero);
    disable guardaFichero;
    3display("Cterro Fichero");
    fsclossefd);
                                                                                                                                                                                                                                                          Dinitial begin
   fd = Sfopen ("tb_FRASE.txt", "w");
        @(cierraFichero);
        disable guardaFichero;
        Sdisplay("cierro Fichero");
        Sfclose(fd);
end
                                                                                                                             initial begin
  fd = $fopen ("tb_CARACTERES.txt", "w");
      @(cierrafichero);
      disable guardafichero;
      $display("cierro Fichero");
      $fclose(fd);
end
                                                                                                                              initial begin
  CLK = 0;
  RST_n = 0;
  reset();
  (posedge VD)
  -> cierraFichero;
  interpretable contents
                                                                                                                                                                                                                                                         ☐ initial begin

CLK = 0;

RST_N = 0;

reset();

@(posedge VD)

-> cierraFichero;
Einitial forever begin: guardaFichero

@Cposedge NCLK)
$fwrite(fd, %ot ps: %b %b %b %b %b %b %b\n",$time,HD,VD,DEN,R,G,
                                                                                                                                                                                                                                                          L = task reset;

= begin

@(negedge CLK);

RST_n = 0;

repeat(2) @(negedge CLK);

RST_n = 1;
                                                                                                                               task reset;
begin
        @(negedge CLK);
RST_n = 0:
                                                                                                                                    gin

@(negedge CLK);

RST_n = 0;

repeat(2) @(negedge CLK);

RST_n = 1;
        repeat(2) @(negedge CLK);
RST_n = 1;
                                                                                                                                endmodule
                                                                                                                                                                                                                                                             endmodule
```

Figura 6.5 Código tb\_IMAGEN\_LCD

Figura 6.6 Código tb\_CARACTERES\_LCD

Figura 6.7 Código tb\_FRASE\_LCD

Por último la simulación se ejecuta correctamente pero no permite la visualización de información relevante de los colores pixeles, ya que esta se encuentra en variables internas *wire* y *reg* que no se pueden visualizar de manera directa en el Modelsim (figura 6.8).

Es por ello que no funciona tampoco el simulador de poliformat con los archivos.text que nos genera el código. Este inconveniente podría ser solucionando, modificando el código y separándolo en módulos distintos para poder visualizar correctamente la información contenida en las variables internas...




Figura 6.8 Modelsims sin información relevante.