

## Universidade de Brasília - UnB Departamento de Engenharia Eletrica - ENE


Pré-relatório Experimento 7 Máquina de estados síncrona Moore

> Carlos Eduardo Taborda Lottermann 180041509

> Prof. Luís Fernando Ramos Molinaro

Brasília, DF 2019

## Diagrama de estados:



## Código em VHDL:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Visto is
  Port (A: in STD LOGIC VECTOR (1 downto 0);
      CLK: in STD_LOGIC;
      RESET: in STD LOGIC;
      R, OUT 25, OUT 50: out STD LOGIC);
end Visto;
architecture Visto op of Visto is
       type state is (INIT, c25, c50, c75, c100, c125, D25, D50, D75);
      signal estadoAtual, proxEstado: state;
begin
sync process: process(CLK, RESET)
begin
      if (RESET = '1') then
             estadoAtual <= INIT;</pre>
       elsif rising edge(CLK) then
             estadoAtual <= proxEstado;</pre>
      end if;
end process;
comb process: process(estadoAtual, A)
begin
       case estadoAtual is
              when INIT =>
                    R \le '1';
                    OUT 25 <= '0';
                    OUT 50 <= '0';
                    case A is
                           when "00" => proxEstado <= INIT;
                           when "01" \Rightarrow proxEstado \leq c25;
                           when "10" => proxEstado <= c50;
                           when "11" => proxEstado <= INIT;
```

```
when others => null;
        end case;
when c25 =>
       R \le '1';
       OUT 25 <= '0';
       OUT 50 <= '0';
       case A is
               when "00" => proxEstado <= c25;
               when "01" \Rightarrow proxEstado \leq c50;
               when "10" => proxEstado <= c75;
               when "11" \Rightarrow proxEstado \leq d25;
               when others => null;
       end case;
when c50 \Rightarrow
       R \le '1';
       OUT 25 <= '0';
       OUT 50 <= '0';
       case A is
               when "00" => proxEstado <= c50;
               when "01" \Rightarrow proxEstado \Leftarrow c75;
               when "10" => proxEstado <= c100;
               when "11" \Rightarrow proxEstado \leq d50;
               when others => null;
       end case;
when c75 \Rightarrow
       R \le '1';
       OUT 25 <= '0';
       OUT 50 <= '0';
       case A is
               when "00" \Rightarrow proxEstado \Leftarrow c75;
               when "01" \Rightarrow proxEstado \leq c100;
               when "10" => proxEstado <= c125;
               when "11" \Rightarrow proxEstado \leq d75;
```

```
when others => null;
       end case;
when c100 \Rightarrow
       R \le '1';
       OUT 25 <= '0';
       OUT 50 <= '0';
       case A is
              when "00" => proxEstado <= INIT;
              when "01" \Rightarrow proxEstado \leq c25;
              when "10" => proxEstado <= c50;
              when "11" => proxEstado <= INIT;
              when others => null;
       end case;
when c125 \Rightarrow
       R \le '1';
       OUT 25 <= '1';
       OUT 50 <= '0';
       case A is
              when "00" => proxEstado <= INIT;
              when "01" \Rightarrow proxEstado \leq c25;
              when "10" => proxEstado <= c50;
              when "11" => proxEstado <= INIT;
              when others => null;
       end case;
when d25 \Rightarrow
       R \le '0';
       OUT 25 <= '1';
       OUT 50 <= '0';
       case A is
              when "00" => proxEstado <= INIT;
              when "01" \Rightarrow proxEstado \leq c25;
              when "10" => proxEstado <= c50;
              when "11" => proxEstado <= INIT;
```

```
when others => null;
                     end case;
              when d50 =>
                     R \le '0';
                     OUT 25 <= '0';
                     OUT 50 <= '1';
                     case A is
                            when "00" => proxEstado <= INIT;
                            when "01" \Rightarrow proxEstado \leq c25;
                            when "10" => proxEstado <= c50;
                            when "11" => proxEstado <= INIT;
                            when others => null;
                     end case;
              when d75 =>
                     R \le '0';
                     OUT_25 <= '1';
                     OUT 50 <= '1';
                     case A is
                            when "00" => proxEstado <= INIT;
                            when "01" \Rightarrow proxEstado \leq c25;
                            when "10" => proxEstado <= c50;
                            when "11" => proxEstado <= INIT;
                            when others => null;
                     end case;
              end case;
       end process;
end Visto_op;
```