2º curso / 2º cuatr.

Grados en Ing. Informática

Arquitectura de Computadores

Presentación

Material elaborado por Mancia Anguita y Julio Ortega Docentes: Mancia Anguita, Maribel García y Christian Morillas







Planificación aproximada

Total 4 puntos Bloque 0. Entorno (5%, 0.1) Bloque 1. Prog. Paralela I. Directivas OpenMP (25%, 0.5) Bloque 2. Prog. Paralela II. Cláusulas OpenMP (20%, 0.4) Bloque 2. Prog. Paralela II. Cláusulas OpenMP (20%, 0.4) P1 L1. Clases de paralelismo L2. Clases arquitecturas P0 L3. Evaluac. prestaciones L4. Herra., estilos, estruct. L5. Proceso paralelización P1 L6. Evaluación prestaciones L7. Arquitecturas TLP L8. Coherencia Tema 1. Arquitecturas Paralelas: clasificación y prestaciones (0.5) Tema 2. Programación paralela (0.75) L6. Evaluación prestaciones L7. Arquitecturas TLP L8. Coherencia	AC S PTC		Grupo amplio /1/1 car	anas) Total 6 nuntos		
Bloque 0. Entorno (5%, 0.1) Bloque 1. Prog. Paralela I. Directivas OpenMP (25%, 0.5) Bloque 2. Prog. Paralela II. Cláusulas OpenMP (20%, 0.4) Bloque 2. Prog. Paralela II. S1 L2. Clases arquitecturas P0 L3. Evaluac. prestaciones L4. Herra., estilos, estruct. L5. Proceso paralelización P1 L6. Evaluación prestaciones L7. Arquitecturas L7. Arquitecturas L7. Arquitecturas L8. Programación P1 L7. Arquitecturas L7. Arquitecturas L8. Programación P1 L7. Arquitecturas L7. Arquitecturas L8. Programación P1 L8. Programación P1 L8. Programación P1 L9. Arquitecturas L9. Arquit	Grupo reducido (13 semanas).		Grupo amplio (14 semanas). Total 6 puntos			
Bloque 1. Prog. Paralela I. Directivas OpenMP (25%, 0.5) Bloque 2. Prog. Paralela II. Cláusulas OpenMP (20%, 0.4) P0 L3. Evaluac. prestaciones y prestaciones (0.5) L4. Herra., estilos, estruct. L5. Proceso paralelización paralela (0.75) L6. Evaluación prestaciones L7. Arquitecturas TLP	Total 4 puntos		L1. Clases de paralelismo	Tema 1. Arquitecturas		
Bloque 1. Prog. Paralela I. Directivas OpenMP (25%, 0.5) P1 L5. Proceso paralelización P1 L6. Evaluación prestaciones Bloque 2. Prog. Paralela II. Cláusulas OpenMP (20%, 0.4) P2 L4. Herra., estilos, estruct. Tema 2. Programación paralela (0.75) L6. Evaluación prestaciones	Bloque 0. Entorno (5%, 0.1)	S0	L2. Clases arquitecturas	paralelas: clasificación		
Bloque 1. Prog. Paralela I. Directivas OpenMP (25%, 0.5) P1 L5. Proceso paralelización paralela (0.75) Bloque 2. Prog. Paralela II. Cláusulas OpenMP (20%, 0.4) B2 L7. Arquitecturas TLP		P0	L3. Evaluac. prestaciones	y prestaciones (0.5)		
Directivas OpenMP (25%, 0.5) P1 L5. Proceso paralelización paralela (0.75) P1 L6. Evaluación prestaciones Bloque 2. Prog. Paralela II. Cláusulas OpenMP (20%, 0.4) P2 L7. Arquitecturas TLP		S1	L4. Herra., estilos, estruct.			
Bloque 2. Prog. Paralela II. Cláusulas OpenMP (20%, 0.4) P3 L6. Evaluación prestaciones L7. Arquitecturas TLP		P1	L5. Proceso paralelización			
Cláusulas OpenMP (20%, 0.4)		P1	L6.Evaluación prestaciones			
Cláusulas OpenMP (20%, 0.4) P2 L8. Coherencia Tema 3. Arquitecturas		S2	L7. Arquitecturas TLP			
		P2	L8. Coherencia	Tema 3. Arquitecturas		
Bloque 3. Prog. Paralela III. S3 L8. Coherencia con paralelismo a nivel	Bloque 3. Prog. Paralela III. Interacción con el entorno en OpenMP (25%, 0.5)	S3	L8. Coherencia			
p3		Р3	L9. Consistencia	de thread (TLP) (1)		
OpenMP (25%, 0.5) P3 L10. Sincronización		Р3	L10. Sincronización			
Bloque 4. Optimización de S4 L11. Cauces superescalares Tema 4. Arquitecturas	Bloque 4. Optimización de código en CPU (25%, 0.5) Cada fila es una semana (S)eminario (P)ráctica (Tut)oría	S4	L11.Cauces superescalares	•		
CON DATAJETISMO A NIVEL		P4	L12. Const. proc., Saltos	•		
		P4	L13. VLIW			

Examen final escrito prácticas (2 puntos) Examen final escrito de teoría (3 puntos)

Presentación Prácticas AC

Objetivo general de Arquitectura de Computadores (AC)





MATERIAS o ASIG. del GRADO

- Sistemas de Cómputo de Altas Prestaciones (IC.SCAP)
 - Infraestructura Sistemas de Procesamiento (TI.ISP)
- Estructura y Arquitectura de Computadores (R.EAC)
- Periféricos y Dispositivos de Interfaz Humana
- Sistemas de Cómputo para
 Aplicaciones Específicas (IC.SCAE)
- Complementos de Sistemas de Cómputo para Aplicaciones Específicas (C.IC.SCAE)

AC: El estudio de arquitecturas con paralelismo a nivel de instrucción (ILP) y de arquitecturas con paralelismo a nivel de flujo de instrucciones (TLP) habituales actualmente en el mercado de PC, WS y de servidores de gama baja, incluido su programación eficiente.


Reducción tiempo ejecución usando conocimientos de arquitectura de comp.


AC A PIC

- Versiones de código
 - > V1
 - V2: utiliza optimizaciones clásicas y multihilo (BP4 de AC)
 - V3: utiliza ensamblador (EC) y multihilo (BP1,2 y 3 de AC)

Processor (release date)	Cores	L1 data cache	L1 inst. cache	L2 cache	Mem- ory	Fre- quency	FSB ¹
Core 2 Duo T7500 (Q2'2007)	2	32 KB	32 KB	4 MB shared	2 GB	2.2 GHz	800 MHz
Core 2 Duo E6750 (Q3'2007)	2	64 KB	64 KB	4 MB shared	2 GB	2.66 GHz	1333 MHz
Core 2 Quad Q9550 (Q1'2008)	4	32 KB	32 KB	2 of 6 MB. Each shared by 2 cores	4 GB	2.83 GHz	1333 MHz


1. FSB: Front-Side Bus





Aprovechar todos los núcleos de procesamiento de un computador






Supermicro SYS-6019U-TR4 1U

https://www.supermicro.com/en/products/mothe


rboard/X11DPU





Arquitecturas paralelas









Multiprocesador

Multicomputador


Cluster

superescalar

¿En qué se parecen?

¿Qué los diferencia?

Procesador heterogéneo








Evolución procesadores: de un núcleo (pr. secuencial) a multinúcleos (pr. paralelo)





Original data up to the year 2010 collected and plotted by M. Horowitz, F. Labonte, O. Shacham, K. Olukotun, L. Hammond, and C. Batten New plot and data collected for 2010-2019 by K. Rupp

https://github.com/karlrupp

Influir en la evolución de los computadores



"... y si la gente del software quiere buenas máquinas deben aprender más sobre hardware para poder así influir a los diseñadores de hardware" (Hennessy / Patterson)