## Grupo I

- Considere um sistema baseado numa arquitetura em que o respetivo ISA especifica uma organização de memória do tipo byte-addressable. Se uma variável de 64 bits, usada num dado programa, se encontrar armazenada em memória a partir do endereço 0x25A1C, pode concluir-se que a dimensão minima do espaço de endereçamento dessa arquitetura é:
  - D. 26
  - b. 211
  - C. 232
  - d. 216
- Considere uma arquitetura em que o respetivo ISA especifica uma organização de memória do tipo wordaddressable, em que a dimensão da word é 32 bits. Sendo o espaço de endereçamento do processador 24 bits, a máxima memória que este sistema pode acomodar é:
  - a. 224 bytes
  - b. 232 bytes
  - c. 226 bytes
  - d. 224 bits



- Uma arquitetura hipotética baseada num modelo single eyele em que os operandos das instruções aritméticas e lógicas podem residir em registos internos ou na memória externa, pode ser classificada como:
  - a. uma arquitetura Harvard do tipo "Register-Memory"
  - b. uma arquitetura Harvard do tipo "Load-store"
  - e. uma arquitetura Von Neumann do tipo "Register-Memory"
  - d. uma arquitetura Von Neumann do tipo "Load-store"



- Numa operação de adição de 2 quantidades codificadas em complemento para 2, se o carry out do resultado é "0":
  - a. pode concluir-se que o resultado é válido, não sendo necessário fazer qualquer outra verificação
  - b. pode concluir-se que o resultado não é válido
  - c. não é possível, por si só, tirar conclusões quanto à validade do resultado
  - d. deve ser calculado o complemento para 2 do valor obtido para se ter o resultado correto



1 \$810081041100 an annual

16-01-2020

- Considere o código máquina 0x0c000004 correspondente a uma instrução jal do MIPS armazenada no endereço de memória 0x0000A034. Após a execução dessa instrução:
  - a. \$ra=0x00000A038 PC=0x000001A8
  - b. \$ra=0x00000A034 PC=0x000000004
  - c. \$ra=0x00000A038 PC=0x00000035
  - d. \$ra=0x0000A038 PC=0x00000350
- Nas instruções de salto condicional da arquitetura MIPS, para a obtenção do endereço alvo é usado endereçamento.
  - a. indireto por registo com deslocamento
  - b. imediato
  - c. relativo ao PC com deslocamento
  - d. pseudo-direto

Considere o seguinte segmento de código assembly:

lui \$4,0x36AC

addi \$4,\$4,0x6F80

sw \$4,4(\$4) 1b \$4,6(\$4)

No final da execução do código anterior num MIPS ligle endian, o valor de \$4 é:

a. 0x000036AC b. 0xFFFFFF80

C 0x000000EF

9 OXERERENC

Na arquitetura MIPS, uma instrução de branch pode saltar para qualquer endereço múltiplo de 4:

a. na gama [-217, 217 - 1], relativamente ao endereço da instrução seguinte

b. na gama [-215, 215 - 1], relativamente ao endereço da instrução de branch

e. num segmento de memória contíguo de 2<sup>28</sup> endereços

d. na gama [-215, 215 - 1], relativamente ao endereço da instrução seguinte

 Considere que \$2=0xFFFFFFE e \$3=0x00000003. O conteúdo do registo LO após a execução da instrução mult \$2,\$3 6:

a. 0x00000003

b. 0x00000006

C. OXEREEREE

d. OXEFFFFFA

10. Considere que \$2=0xFFFFFFFE e \$3=0x00000003. O conteúdo do registo HI após a execução da instrução div \$2,\$3 6:

a. 0x00000002

b. OXFFFFFFE

C. OXFFFFFFF

d. 0x00000003

11. A instrução virtual "bge \$5,0xA3, target" da arquitetura MIPS decompõe-se na seguinte sequência ordenada de instruções nativas:

a. slti \$1,\$5,0xA3 beq \$1,\$0,target

b. slti \$1,\$5,0xA3

bne \$1,\$0,target

c. addi \$1,\$0,0xA3 slt \$1,\$1,\$5 beq \$1,\$0,target

d. addi \$1,\$0,0xA3 alt \$1,\$1,\$5

bne \$1,\$0,target

12. Os endereços mínimo e máximo para os quais uma instrução jr da arquitetura MIPS, presente no endereço 0x3843F0EC, pode saltar são, respetivamente:

a. 0x38430000, 0x3843FFFC

b. 0x30000000, 0x3FFFFFFC

C. OxO843FOEC, OxF843FOEC

d. 0x00000000, 0xFFFFFFC



13. Os processadores da arquitetura hipotética A20 implementam um total de 130 instruções, todas codificadas com 30 bits. Um dos formatos de codificação tem 4 campos: opcode, dois campos para identificar registos internos e um campo para codificar valores imediatos na gama [-32768, 32767]. Pode então concluir-se que o número de registos internos dessa arquitetura é: 23 =8

a. 16 b. 8

c. 32

d. 4

14. Suponha que se pretende negar os 8 bits menos significativos do registo \$3 e colocar a zero os 24 bits restantes. Para obter esse resultado pode ser usada a seguinte sequência de instruções:

a addi \$1,\$0,0x00FF nor \$3,\$3,\$1 b. addi \$1,\$0,0x00FF c. addi \$1,\$0,0x00FF

d. addi \$1,\$0,0xFF00

xor \$3,\$3,\$1 and \$3,\$3,\$1 nor \$3,\$3,\$1

0\*FF \$ 0\*FF00

\$1 = 0x FFFFFFDD


15. Considere que o segmento de dados de um programa contém as seguintes diretivas:

2:108 D:109 1:104 L1: .word 0, 1, 2 L2: asciiz "NATAL" 10 C \_\_ 46 \_ 112 .align 3 -112 (110 era conterior)
13: space 20 = 118 Se o endereço correspondente ao label L1 for 0x00000100, o endereço a que corresponde o label L3 é: b. 0x00000114 a. 0x00000118

16. Em linguagem C, o código que permite obter a soma dos elementos do array "a" é:

```
int a[]=(1,5);
                                        int a[]={1,5};
                     int a[]=(1,5);
int a[]={1,5};
                                                          int s;
                                         int s;
                     int s;
int s;
                                                          int *p;
                                         int *p;
                     int *p;
int *p;
                                                           pula;
                                          pma;
                                                           ga*p + * (p+4);
                                           s=*p + *(p+1);
 p=a[0];
                       s=p + (p+4);
  s=&p + & (p+1);
```

- 17. No formato de vírgula flutuante IEEE 754, precisão dupla, o expoente da quantidade a representar é codificado em:
  - a. complemento para 2
  - b. excesso de 1023
  - c. excesso de 127
  - d. sinal e módulo
- 18. No formato de vírgula flutuante IEEE 754, precisão simples, com mantissa normalizada, a menor quantidade positiva representável é codificada como:
  - a. 0x00000000
  - b. 0x00000001
  - c. 0x80000001
  - d. 0x00800000



- Numa implementação single cycle da arquitetura MIPS, o valor corrente do registo PC representa:
  - a. o endereço de memória da instrução que está em execução
  - b. o endereço de memória da instrução que vai ser executada no ciclo de relógio seguinte
  - c. o código-máquina da instrução que está em execução
  - d. o endereço de memória onde vai ser escrito o código máquina da instrução que está em execução
- 20. Na implementação single cycle de uma arquitetura usam-se 2 memórias com o objetivo de:
  - a. separar os segmentos de dados e de código do programa
  - b. melhorar o desempenho da arquitetura, ao permitir a duplicação da frequência de trabalho
  - c. permitir o acesso à memória de dados e à memória de instruções no mesmo ciclo de relógio
  - d. permitir que o programa em execução possa alterar os valores dos códigos-máquina das instruções
- Na implementação multi-cycle da arquitetura MIPS, na execução da instrução J, a unidade de controlo;
  - a. ativa o sinal PCWrite no primeiro e no terceiro ciclo de relógio
  - b. ativa o sinal MemWrite no primeiro ciclo de relógio e o PCWrite no terceiro ciclo de relógio
  - c. ativa o sinal PCWriteCond no primeiro ciclo de relógio e o MemRead no terceiro ciclo de relógio
  - d. ativa o sinal PCWrite no primeiro ciclo de relógio e o RegWrite no terceiro ciclo de relógio
- 22. O valor disponível na saída do registo AluOut no quarto ciclo de relógio da execução de uma instrução LM, numa arquitetura MIPS multi-cycle é (offset32 é o offset da instrução estendido com sinal para 32 bits):

  - b. [rs] + offset32, em que [rs] é o conteúdo do registo codificado no campo rs da instrução
  - c. [rt] + offset32, em que [rt] é o conteúdo do registo codificado no campo rt da instrução
  - d. PC + (offset32 << 2)
- Numa implementação pipeline da arquitetura MIPS, os sinais de controlo fundamentais são gerados:
  - a. no estágio IF por um circuito lógico combinatório e propagados para os estágios seguintes a cada transição ativa do sinal de relógio
  - b. no estágio ID por um circuito lógico sequencial, com um número de estados igual ao número de estágios do pipeline; os sinais de controlo são função do estado atual da máquina de estados
  - c. no estágio ex por um circuito lógico combinatório e propagados para os estágios seguintes e anteriores, a cada transição ativa do sinal de relógio
  - d. no estágio ID por um circuito lógico combinatório e propagados para os estágios seguintes a cada transição ativa do sinal de relógio
- Numa arquitetura MIPS pipelined a técnica de forwarding/bypassing consiste:
  - a. na resolução de hazards estruturais
  - na utilização, como operando, de um resultado produzido por outra instrução que se encontra numa etapa mais avançada do pipeline
  - c. na resolução de hazards de controlo
  - d. na escrita antecipada do resultado de uma instrução no Register File

- A técnica delayed-branch num processador pipelined consiste:
  - a. na execução da instrução que se encontra a seguir a um branch independentemente do resultado taken / not taken
  - b. na paragem parcial do pipeline atrasando a execução da instrução a seguir a um branch até ser conhecido o resultado da instrução de branch
    - c. no atraso de 1 ciclo de relógio na escrita do Register File, nas instruções de branch
    - d. no atraso de 1 ciclo de relógio na execução da instrução de branch

26. Suponha que se pretende implementar um sistema baseado na arquitetura MIPS multi-cycle, dotado de uma memória de 1 kByte organizada em words de 32 bits. Os bits do barramento de endereços do CPU que devem ser usados na ligação à memória são;

a. A4 a Ao

b. Az a Az

c. A9 a A2

d. Asa As

respostas<sub>errodas</sub>) . 0.5 (totais, incluindo duplas) as min(20, nota<sub>exams</sub> + bonus) (se bonus > 0) respostascertas

## Grupo II

27. Numa implementação single cycle da arquitetura MIPS, a frequência máxima de operação, assumindo que os elementos operativos apresentam os atrasos de propagação a seguir indicados, é, aproximadamente:

Memórias externas: Leitura - 3 ns. Escrita - 2 ns; Register File: Leitura - 2 ns. Escrita - 1 ns; Unidade de Controlo: Ins; ALU (qualquer operação): Ins; Somadores: Ins; Outros: Ons.

a. 90 MHz

b. 100 MHz


c. 125 MHz

d. 333 MHz

3+2+1+3+1=10

100 = 0,16H, 100 MHZ

- 28. Suponha que, no datapath da Figura 2, imediatamente antes da ocorrência da transição ativa do relógio, os simais de controlo RegDst, IorD e MemtoReg apresentam os valores lógicos '0', '1' e '1', respetivamente. Pode então concluir-se que:
  - a. está em execução uma instrução SW na fase MEM
  - está em execução uma instrução LN na fase MEM
  - c. não é possível identificar a instrução que está em execução
  - d. está em execução uma instrução LW na fase WB
- 29. Pretende-se incluir no datapath da Figura 2 suporte para a execução da instrução LUI \$reg, imm. Para além de adaptar a unidade de controlo, é necessário:
  - a. acrescentar uma entrada ao multiplexer M3 e ligar os 16 bits mais significativos aos 16 bits menos significativos do código máquina da instrução; os restantes 16 bits são colocados a zero
  - acrescentar uma entrada ao multiplexer M3 e ligar os 16 bits mais significativos aos 16 bits mais significativos do código máquina da instrução; os restantes 16 bits são colocados a zero
    - c. acrescentar uma entrada ao multiplexer M1 e ligar os 16 bits mais significativos aos 16 bits menos significativos do código máquina da instrução; os restantes 16 bits são colocados a zero
    - d. acrescentar uma entrada ao multiplexer M3 e ligá-la à saída do bloco sign extend



TF

- 33. Para implementação num microcontrolador, pretende-se definir um novo formato de virgula flutuante de 20 bits (baseado no formato IEEE 754), em que se requer uma precisão de 4 casas decimais, maximizando a gama de representação (note que log₁a (2) ≡0.30). Nesse formato, o expoente será codificado em:
  - a. excesso de 15

D. 40625

1.00000

- b. excesso de 31
- c. excesso de 63
- d. excesso de 127

LD: \$5: 7/34 ق

L1: \$3= 0850669A

add; \$6+= \$3

and:\$3=\$3+21

P\$3=81?-0L1

and: \$6 = \$6 amd \$2

Nas questões deste grupo, tome como referência as tabelas a seguir apresentadas. Admita que o valor presente no registo PC corresponde ao endereço da primeira instrução do programa. Considere ainda a implementação pipelined da arquitetura MIPS que estudou nas aulas, com delayed-branch e forwarding para EX e para ID.

Address	Value	CBA	
OxTA44	0x09ABC869	PC 0x00006024	beq \$3,\$2,L17" #
0x7A40	0x012347CD		
0x7A3C	0x03D51EAE		
0x7A38	0x0F193AB8		
0x7A34	0x0B506C9A		
0x7A30	0x03C1297		

- 34. A execução completa do trecho de código fornecido, desde o instr
  - LO até à conclusão da instrução referenciada pelo label L2, demora:
  - a. 28 ciclos de relógio
  - b. 32 ciclos de relógio
  - c. 35 ciclos de relógio
  - d. 40 ciclos de relógio
- 35. Quando a instrução "add. \$6, \$6, \$3" está na sua fase WB de execução, o valor do registo PC é:
  - a. 0x0000603C
  - b. 0x00006038
  - c. 0x00006034
  - d. 0x00006030
- 36. Admita que no instante zero, correspondente a uma transição ativa do sinal de relógio, vai iniciar-se o instruction fetch da primeira instrução. O valor à saída da ALU na conclusão do décimo ciclo de relógio, contado a partir do instante zero, é:
  - a. 0x0B506C9A
  - b. 0x00000080
  - C. OXFFFFFFF
  - d. 0x00007A38