Universidad de Málaga

Escuela Técnica Superior de Ingeniería de Telecomunicación

TRABAJO FIN DE MÁSTER

VICON: Sistema de Vision configurable

Máster en Sistemas Electrónicos
para Entornos Inteligentes

MÁLAGA, 2026

Carlos Manuel Gomez Jimenez

Universidad de Málaga
Escuela Técnica Superior de Ingeniería de Telecomunicación

VICON: Sistema de Vision configurable

REALIZADO POR:
Carlos Manuel Gomez Jimenez

DIRIGIDO POR:
Martin Gonzalez Garcia

DEPARTAMENTO:
Tecnología Electrónica

TITULACIÓN:
Máster en Sistemas Electrónicos para Entornos Inteligentes

PALABRAS CLAVE:
FPGA, VHDL, RTL, Síntesis Lógica, sensor CMOS, visión artificial, OpenCV.

Málaga, 8 de marzo de 2026

Carlos Manuel Gomez Jimenez:
VICON: Sistema de Vision configurable © Febrero 2026

RESUMEN

Este proyecto surge de la necesidad de ...

AGRADECIMIENTOS

El desarrollo de este proyecto ha sido posible gracias a la colaboración de muchas personas.

ÍNDICE GENERAL

1 INTRODUCCIÓN 1
1.1 Motivación 1
1.2 Requisitos 1
2 DESARROLLO 3
2.1 RTL Design 3
2.1.1 I2C Controller 3

BIBLIOGRAFÍA 6

LISTA DE TAREAS PENDIENTES

Esquema SySML (?) 1
Figuras diagramas 3

ÍNDICE DE FIGURAS

Figura 2.1 Tramas para Escritura y Lectura de 16 bits en el bus I2C del sensor MT9V111. 4
Figura 2.2 Cronograma de las 4 fases de SCLK. 4

ÍNDICE DE TABLAS

ACRONIMOS

PCB Printed Circuit Board

1 INTRODUCCIÓN

1.1 MOTIVACIÓN

Problema

Lorem ipsum Printed Circuit Board (PCB).

1.2 REQUISITOS

Lorem ipsum

Formato de requisitos en SysML o en tabla?

2 DESARROLLO

2.1 RTL DESIGN

2.1.1 *I2C Controller*

La interfaz de control del sensor MT9V111 incluye un bus I2C, que permite la escritura y lectura de los registros internos del sensor. Dentro de los distintos modos de operación, en este proyecto se implementan las funciones de escritura y lectura de datos de 16 bits, que es el tamaño de los registros internos. Además, el sensor permite escritura/lectura iterativa en una sola transmisión y es el modo de comunicación que se usará. [1]

PROTOCOLO I2C MT9V111

- Start: El bit de start se da cuando la señal SDA baja mientras SCLK está en alto (Marcador 3 en 2.1).

Explicar de forma detallada junto con los diagramas de drawio la secuencia de la FSM del I2C Controller.



(a) Envío de dirección de esclavo



(b) Envío de dirección del registro + **W**



(c) Envío de start repetido y de dirección del resitro + **R**



(d) Envío de valor del registro: MSB & LSB

Figura 2.1: Tramas para Escritura y Lectura de 16 bits en el bus I2C del sensor MT9V111.



Figura 2.2: Cronograma de las 4 fases de SCLK.

BIBLIOGRAFÍA

[1] Aptina Imaging Corporation. *MT9V111: 1/4-Inch SOC VGA CMOS Active-Pixel Digital Image Sensor*. Aptina Imaging Corporation, 2004. URL https://mm.digikey.com/Volume0/opasdata/d220001/medias/docus/992/MT9V111.pdf. MT9V111 Datasheet, Rev. K.

[2] Lund University. Max iv laboratory. adaptocell [internet]. Lund, 2021. Retrieved from: https://portal.research.lu.se/en/projects/adaptocell-for-max-iv-laboratory-users.

[3] Aslak. An i2c controller implemented in vhdl, 2021. Retrieved from: https://www.aslak.net/index.php/2021/05/05/an-i2c-controller-implemented-in-vhdl/.