絥

西	安	由	平	科	技	大	学
Ы	×	~	J	717	1X	\mathcal{I}	7

考试时间 120 分钟

试

颞

题号	_	1 1	111	四	五	总分
分数						

- 1. 考试形式: 闭卷回 开卷口; 2. 本试卷共五大题, 满分 100 分;
- 3. 考试日期: 2022 年 月 日: (答题内容请写在装订线外)

一、 单项选择题(在每小题的四个备选答案中选出一个正确的答案,将其 序号填写在下面表格中,未填入表格无分。每小题 2 分,共 20 分)

1.	2.	3.	4.	5.
6.	7.	8.	9.	10.

- 1. 原码加减交替除法又称为不恢复余数法,因此____。 [
 - A.不存在恢复余数的操作
 - B. 当某一步运算不够减时,做恢复余数的操作
 - C.仅当最后一步余数为负时,做恢复余数的操作
 - D.当某一步余数为负时,做恢复余数的操作
- 2. 在微程序控制器设计中,通过_____发来的指令操作码确定机器指令在控制存储器的入口地址。
 - A. 程序指针
- B. 后续地址
- C. 程序存储器
- D. 指令寄存器
- 3. 指令周期是指_____。
 - A. CPU 从主存取出一条指令的时间
 - B. CPU 执行一条指令的时间
 - C. CPU 从主存取出一条指令加上执行这条指令的时间
 - D. 时钟周期时间
- 4. 在 VHDL 中,PROCESS 结构内部是由 语句组成的。 []
 - A. 顺序

B. 顺序和并行

C. 并行

D.任何

7

			器的基本部件的连接情况运算器分为3种	_	以		
下ス	下属于 A	ALU 结构的是。]		
	A	. 单总线	B. 双总线				
	C	. 多总线	D. 三总线				
6.	本课程	!实验中所要设计的 SoC 程	是序存储器容量是。	Γ]		
	\mathbf{A}	. 4KB	B. 256B				
	C	. 2KB	D.128KB				
7.	加法器	采用先行进位的目的是	o	Г]		
	A	. 优化加法器的结构	B. 节省器材				
	C	. 加速传递进位信号	D. 增强加法器				
8.	下面不	属于 SoC 类型的是	_ •	Г]		
	A	. 嵌入式型	B. 通信网络型				
	C	. 计算控制型	D. 信号处理型				
9.	不属于	顺序语句的是。		Г]		
	A	. IF 语句	B. LOOP 语句				
	C	. PROCESS 语句	D. CASE 语句				
10). 在加闭	咸交替除法器设计过程中,	当余数大于零时,商为,并且除数	数。[]		
	A	. 1,减	B. 1,加				
	C	. 0, 加	D. 0, 减				
		IDL 程序分析题(每小					
1.		下程序的分析,回答下列i ·			_		
	行号	1'1 IPPP	程序1代码		4		
	1 2	library IEEE; use IEEE.STD_LOGIC_1164.ALL;					
	3						
	4	port(bcd_led : in std_logic_vector(3 downto 0);					
	5	ledseg : out std_logic_v	ector(6 downto 0));				
	6	end bcd_7seg;					
	7	architecture behavior of bo	cd_/seg is				
	8 9	begin process(bcd_led)					
	ש	process(ocu_ieu)					

if bcd_led="0000" then ledseg<="0111111"; elsif bcd_led="0001" then ledseg<="0000110";

elsif bcd_led="0010" then ledseg<= 2 elsif bcd_led="0011" then ledseg<="1001111";

10 11

12 13

```
15
    elsif bcd_led="0100" then ledseg<= 3
16
    elsif bcd_led="0101" then ledseg<="1101101";
17
    elsif bcd_led="0110" then ledseg<="1111101";
18
    elsif bcd_led="0111" then ledseg<= 4
19
    elsif bcd led="1000" then ledseg<="1111111";
20
    elsif bcd_led="1001" then ledseg<="1101111";
21
    else ledseg\leq 5
22
    end if;
23
    end process;
24
    end behavior;
25
```

- (1)(2分)根据程序1说明所实现的7段数码管编码abcdefg的顺序是什么?
- (2)(10分)请补充完成①②③④⑤处所缺少的代码。
- 2. (8分) 下面程序完成的是60进制减计数器功能,请补充完整缺少的代码。

```
行号
                                   程序2代码
      library ieee;
      use ieee.std_logic_1164.all;
      use ieee.std_logic_unsigned.all;
   3
   4
      entity count is
   5
      port(clk: in std_logic;
   6
             high,low: out std_logic_vector(3 downto 0));
   7
      end count:
   8
      architecture bhy of count is
   9
      begin
      process(clk)
  10
      variable hhigh, tlow: std logic vector(3 downto 0);
  11
  12
  13
        if clk'event and clk='1' then
             if tlow=0 and hhigh=0 then
  14
  15
                hhigh:="0101";
                tlow := <u>6</u>
  16
  17
             elsif tlow=0 then
  18
                tlow:="1001";
  19
                20
            else
  21
               tlow:= <u>8</u>
  22
             end if;
  23
```

24 end if; 25 high<=hhigh; 26 low<= <u>③</u> ; 27 end process; end bhy;

装

三、设计分析题(本题共20分)

- 1.(10分)信号的时序关系对硬件逻辑电路的功能具有重要的影响。有限状态机(FSM)是一种控制时序的有效方法。
 - (1)(5分)FSM一般由哪三部分组成?它们各自的功能是什么?

订

(2)(5分)FSM 按照输出方式分为哪两种?它们有哪些区别?

线

2. 控制器是 CPU 重要部件,负责产生 CPU 各个功能部件的控制信号。根据不同的设计实现方法,CPU 控制器可以分为哪两种基本类型,两者有哪些区别?请画出微程序控制器的基本结构。

四、时钟模块设计(共20分)

时钟模块是 CPU 设计的重要组成部分。计数器是时钟分频设计的主要模块。

1. (10 分)请问计数器可采用哪几种编码方式进行计数?并以3位二进制数的为例, 写出不同编码方式对应的编码。

装

订

线

2. (10 分)请使用硬件描述语言设计一个时钟模块,该模块的复位方式为异步复位,并且输出时钟信号频率与输入时钟信号频率满足如下关系: clk_out 频率为 clk 频率的五分之一;并且 clk_out 的输出占空比为 50%。

五、通用寄存器设计(共20分)

1. (5 分) 处理器通过寄存器完成数据传送及运算操作。请问寄存器和数据存储器在数据访问和存储上有什么区别?

2. (3分) 在单总线结构 ALU 中,完成 ADD R0,R1 指令,需要对寄存器分别进行多少次读操作和写操作?

3. (12 分)请采用硬件描述语言设计一个具有 8 个通用寄存器的 RN,它的输入输出接口和功能如下。编程要求写出完整的实体及结构体实现部分。

输入信号: 时钟信号 clk; 异步复位信号 rst; 片选信号 RN CS;

写信号 WRRN: 读信号 RDRN:

源寄存器选择信号 RS(2 downto 0);

目的寄存器选择信号 RD(2 downto 0);

输入输出信号:数据总线 data(7 downto 0)。

(1) 读寄存器功能

clk 上升沿有效,RN_CS 低电平有效,读信号 RDRN 高电平有效,根据源寄存器选择信号 RS,将相应寄存器数据输出到 data[7..0]。

(2) 写寄存器功能

clk 上升沿有效,RN_CS 低电平有效,写信号 WRRN 高电平有效,根据目的寄存器选择信号 RD,将 data[7..0]数据写入到相应的寄存器。