# Contenido

Práctica 6

Procesador: segmentación lineal con cortocircuitos	405
Incremento del rendimiento	40
Procesador segmentado con cortocircuitos	406
Cortocircuitos: Unidad de cálculo	
Cortocircuitos: Unidad de secuenciamiento	
Riesgos de datos debidos a registros	410
Riesgo de secuenciamiento	
Interacción entre riesgos	
Lógica de cortocircuitos e interbloqueos	
Camino de datos completo	418
Tiempo de ciclo	
Señal de reloj, señal de inicio y elementos de almacenamiento	422
Simulación	422
Preparación de la simulación	423
Simulación con ModelSim	423
Simulación de un programa concreto	
Evolución de las señales del camino de datos	
Información textual de la simulación	
Modificación de la unidad de secuenciamiento	430
Modificación de la segmentación de la USE	43
Reducción de la latencia en la instrucción de secuenciamiento "jal"	
Predicción de sentido en instrucciones de secuenciamiento condicional	
Predicción fija de seguir en secuencia.	
Predicción fija de modificar el secuenciamiento.	
Predicción de sentido en función del signo del literal	
Apéndice6.1: Retardos	
Apéndice6.2: Organización de los ficheros: árbol de directorios	
Apéndice6.3: Documentación	
Apéndice6.4: Implementación de la activación de cortocircuitos y gestión de rie	
datos	
Caracterización de registros fuente y destino	454
Cortocircuitos disponibles y riesgos de datos	
Apéndice6.5: Simulación: modificación de la segmentación de la USE	
Preparación de la simulación	
Simulación con ModelSim	
Simulación de un programa concreto	
Información textual de la simulación	460

Apéndice6.6: Organización de los ficheros: modificación de la segmentación de la USE 461
Apéndice6.7: Documentación: modificación de la segmentación de la USE 463 Apéndice6.8: Reducción de la latencia al ejecutar la instrucción "jal": control del
encaminamiento por instrucción465
Apéndice6.9: Reducción de la latencia al ejecutar la instrucción "jal": señales de control del
secuenciamiento
Apéndice6.10: Simulación: reducción de la latencia al ejecutar la instrucción "jal" . 469
Preparación de la simulación
Simulación con ModelSim
Simulación de un programa concreto
Información textual de la simulación
Apéndice6.11: Organización de los ficheros: reducción de la latencia al ejecutar la instrucción
"jal"
Apéndice6.12: Documentación: reducción de la latencia al ejecutar la instrucción "jal" 475
Apéndice6.13: Predicción de seguir en secuencia: señales de control del secuenciamiento
condicional477
Apéndice6.14: Simulación: predicción de seguir en secuencia479
Preparación de la simulación
Simulación con ModelSim 479
Simulación de un programa concreto
Apéndice6.15: Organización de los ficheros: predicción de seguir en secuencia 483
Apéndice6.16: Documentación: predicción de seguir en secuencia485
Apéndice6.17: Predicción de modificar el secuenciamiento: control del encaminamiento por
instrucción
Apéndice6.18: Predicción de modificar el secuenciamiento: señales de control del
secuenciamiento condicional
Apéndice6.19: Simulación: predicción de modificar el secuenciamiento
Preparación de la simulación
Simulación de un programa concreto
Información textual de la simulación
Apéndice6.20: Organización de los ficheros: predicción de modificar el secuenciamiento 495
Apéndice6.21: Documentación: predicción de modificar el secuenciamiento 497
Apéndice6.22: Predicción en función del signo del literal: control del encaminamiento por
instrucción
Apéndice6.23: Predicción en función del signo del literal: señales de control del
secuenciamiento condicional
Apéndice6.24: Simulación: predicción en función del signo del literal503
Preparación de la simulación
Simulación con ModelSim
Simulación de un programa concreto
Información textual de la simulación
Apéndice6.25: Organización de los ficheros: predicción en función del signo del literal

507

Apéndice6.26: Documentación: predicción en función del signo del literal ......509

# Práctica 6 Procesador: segmentación lineal con cortocircuitos

En esta sesión se trata de consolidar los conocimientos adquiridos sobre cortocircuitos en un procesador con el camino de datos segmentado y el control del mismo.

Para ello partiremos del procesador segmentado de la Práctica 5. Los cortocircuitos tienen su destino en la etapa DL o en la etapa ALU.

Un objetivo de la práctica es identificar las posibles fuente de cortocircuito y la determinación de la etapa destino teniendo en cuenta posibles restricciones en el tiempo de ciclo. Así mismo, se analiza cuál de las etapas determina el tiempo de ciclo y la duración de la señal de reloj en cada uno de los dos niveles lógicos. Para ello es necesario determinar el tiempo requerido por cada etapa, el cual es función del retardo de los componentes utilizados por cada tipo de instrucción y el conexionado de estos componentes.

Otros objetivos son: a) reducir la latencia al ejecutar instrucciones de secuenciamiento incondicional con direccionamiento relativo y b) utilizar técnicas de predicción de sentido en instrucciones de secuenciamiento condicional.

#### Incremento del rendimiento

En el procesador segmentado desarrollado en la Práctica 5 se pierden ciclos por riesgos de datos debidos al banco de registros. En concreto, se pueden llegar a perder cuatro ciclos entre la interpretación de una instrucción productora y una instrucción consumidora.

Un análisis detallado de la segmentación indica que los ciclos perdidos, en la mayoria de los casos, son debidos a la latencia de actualización del banco de registros y no a la falta de disponibilidad del valor que se quiere utilizar como operando. Por ejemplo, el resultado de una operación en la ALU no se escribe en el banco de registros hasta tres ciclos después de disponer del valor y este valor no se puede leer del banco de registros hasta cuatro ciclos después de ser calculado en la ALU. En el caso de una instrucción de lectura en memoria, el valor no se puede leer del banco de registros hasta tres ciclos

después. Finalmente, en el caso de una instrucción de secuenciamiento, que almacena una dirección en el banco de registros, son necesarios seis ciclos para poder leer el valor del banco de registros.

Para disponer del valor y poder utilizarlo antes de que el banco de registros esté actualizado se pueden añadir interconexiones en el camino de datos, denominadas cortocircuitos.

Otra fuente de ciclos perdidos es la latencia en la actualización del registro CP en instrucciones de secuenciamiento. Un análisis de las instrucciones de secuenciamiento muestra que el cálculo de la dirección destino, cuando es relativo a la dirección de la instrucción, puede efectuarse en la etapa DL. Esto es, un ciclo antes que en el diseño de la Práctica 5. Para efectuar el cálculo en la etapa DL hay que rediseñar el camino de datos de la USE.

Por otro lado, dada una instrucción de secuenciamiento condicional, se puede predecir<sup>1</sup> en la etapa DL el resultado de evaluar la condición. Cuando la predicción es correcta la latencia efectiva de ejecución de estas instrucciones se reduce. Para efectuar la predicción y la acción de recuperación en el caso de error de predicción es necesario modificar el control de la USE y, dependiendo de la información que se utiliza para efectuar la predicción, el camino de datos de la USE.

## Procesador segmentado con cortocircuitos

El procesador segmentado con cortocircuitos tarda el mismo número de ciclos en interpretar una instrucción (7 ciclos) y utiliza las mismas etapas que el procesador segmentado. Por completitud las etapas utilizadas se muestran en la Figura 6.1.




Figura 6.1 Etapas del procesador segmentado lineal con cortocircuitos.

La funcionalidad de las etapas es idéntica a la descrita en la Práctica 5 del procesador segmentado. Por completitud, en la tabla de la Figura 6.2 se describe la funcionalidad de las etapas.

<sup>1.</sup> Efectuar una hipótesis.

ETAPA	FUNCIONALIDAD
CP	Determinación de la dirección de la instrucción.
BUS	Búsqueda de la instrucción.
DL	Decodificación y lectura de operandos en registros del banco de registros.
ALU	Operaciones aritméticas y lógicas. Cálculo de la dirección efectiva en instrucciones de acceso a memoria. Adicionalmente, cálculo de la dirección destino de salto, evaluación de la condición en instrucciones de secuenciamiento condicional y actualización de la entrada del registro CP. Además, formateo de la escritura en memoria y activación de las señales de escritura en memoria.
М	Acceso a la memoria de datos
FMTL	Formateo de la lectura de memoria.
ES	Escritura en el banco de registros.


Figura 6.2 Descripción funcional de las etapas en el procesador segmentado con cortocircuitos.

#### Cortocircuitos: Unidad de cálculo

Un cortocircuito requiere el encaminamiento de la información mediante un bus y un multiplexor para seleccionar entre posibles caminos, por lo cuales puede transmitirse el valor que se quiere utilizar. Estos multiplexores se ubican entre la salida del banco de registros y la unidad funcional ALU.

En el diseño que se está efectuando, la fuente de un cortocircuito puede ser el valor calculado en la ALU, el valor disponible al final de la etapa FMTL y el valor en la etapa ES (Figura 6.3). Recordemos que, con el tiempo de ciclo mínimo, no es posible escribir y leer un mismo registro en el mismo ciclo.

En el diseño que se está efectuando supondremos que el tiempo de ciclo está determinado por la lectura del banco de registros. Por tanto, los multiplexores se distribuyen entre la etapa DL y la etapa ALU.






Figura 6.3 Conjuntos de cortocircuitos.

En la etapa DL es necesario disponer de un cortocircuito, por puerto de lectura, para disponer del valor que se está utilizando para actualizar un registro del banco de registros, si éste es necesario. Entonces, la fuente de estos cortocircuitos es la etapa ES y el destino es la etapa DL (C4)<sup>2</sup>. Otros cortocircuitos en la etapa DL tienen como fuente el valor disponible al final de la etapa FMTL (C3).




Figura 6.4 Unidad de cálculo con cortocircuitos.

Los otros cortocircuitos tienen como destino la etapa ALU. Un conjunto de ellos suministra el valor que se ha calculado en el ciclo anterior en la etapa ALU (C1, etapa fuente M). Otro conjunto suministra el valor, calculado en la ALU, que está en la etapa FMTL (C2). En la Figura 6.4 se muestra la unidad de cálculo con los ocho cortocircuitos. En el Apéndice 6.4 se detalla un análisis de todos los posibles cortocircuitos.

#### Cortocircuitos: Unidad de secuenciamiento

Por ejecución de una instrucción de secuenciamiento entendemos el establecimiento de la dirección de la instrucción que debe interpretarse después de la instrucción de secuenciamiento.

Algunas instrucciones de secuenciamiento utilizan el contenido de registros para evaluar la condición. En consecuencia, si se quieren eliminar algunos ciclos perdidos por riesgos de datos, debidos al banco de registros, hay que evaluar la condición en la etapa ALU.

<sup>2.</sup> Notemos que en la Figura 6.4 se utiliza un registro de desacoplo después de la etapa FMTL para disponer del valor en la etapa ES.

En estas condiciones, no se modifican las ubicaciones de la lógica USE, en las etapas, respecto del procesador segmentado. Todas las instrucciones de secuenciamiento establecen el secuenciamiento en la etapa ALU (Figura 6.5).





Figura 6.5 Cortocircuitos y unidad de secuenciamiento.

# Riesgos de datos debidos a registros

En la Figura 6.6 se muestra un esquema del camino de datos donde se observan las etapas desde DL hasta ES dispuestas en una columna. El bus ED transporta el valor con el cual se actualiza el banco de registros en el flanco ascendente de la señal de reloj.



**Figura 6.6** Bucle hardware utilizado en la actualización del banco de registros y bucles hardware que implementan los cortocircuitos. El simbolismo de los registros sigue las pautas descritas en la Práctica 5.

La actualización del banco de registros utiliza un bucle hardware (BHBR) desde la etapa ES hasta la etapa DL y la latencia del bucle es 5 ciclos (Figura 6.6).

Los bucles hardware C1L1 y C1L2 permiten disponer, en las entradas de la ALU, del valor generado en la ALU en el ciclo previo. Los bucles hardware C2L1, C2L2 permiten disponer del valor calculado en la ALU dos ciclos antes.

Los bucles hardware C3L1 y C3L2 permiten disponer en la etapa DL del valor disponible al final de la etapa FMTL. Este valor se ha generado dos ciclos antes en la etapa ALU, es un valor leído de la MD y procesado en la lógica FMTL o es la dirección que se almacena al interpretar una instrucción de secuenciamiento con enlace (salida de mES)<sup>3</sup>. Los bucles hardware C4L1 y C4L2 permiten disponer en la etapa DL del valor utilizado para actualizar el banco de registros (etapa ES).

La latencia de los bucles hardware C1L1 y C1L2 es un ciclo. La latencia de los bucles hardware C2L1 y C2L2 son dos ciclos. La latencia de los bucles hardware C3L1 y C3L2 son tres ciclos. Por último, la latencia de los bucles hardware C4L1 y C4L2 es 4 ciclos.

Los cortocircuitos descritos no son suficientes para eliminar todos los riesgos de datos debidos a registros. Una instrucción load de un byte (lb) tienen una latencia de ejecución de tres ciclos (etapas ALU, M y FMTL). Sin embargo, la latencia de inicio de interpretación de instrucciones es un ciclo. Por tanto, no se dispone del valor cuando la instrucción que sigue a la instrucción load es consumidora (Figura 6.7). Tampoco se dispone del valor en el siguiente ciclo.

						cic	los						
dir.	instrucción	1	2	3	4	5	6	7	8	9	10	11	12
0	lb <b>x25</b> , 4(x30)	СР	BUS	D/L	ALU	М	FMTL	ES					
4	addiu <b>x7</b> , x25, 0x0400		СР	BUS	D/L	nop	nop	nop	nop				
						D/L	nop	nop	nop	nop			
							D/L	ALU	М	FMTL	ES		
8	and <b>x10</b> , x25, x3			СР	BUS	BUS	BUS	D/L	ALU	М	FMTL	ES	
12	xor <b>x12</b> , x6, x14				СР	СР	СР	BUS	D/L	ALU	М	FMTL	ES
	cortocircuito (C)						C3L1	C4L1					

Figura 6.7 Riesgo de datos debido a registros.

En el diseño, del procesador segmentado con cortocircuitos, efectuado no se distingue entre tipos de load (lw, lh, lb) al decidir los cortocircuitos implementados (Apéndice 6.4). Por otro lado, el destino de los cortocircuitos son las etapas DL o ALU. En consecuencia, hay que emular un funcionamiento serie cuando la instrucción productora es una instrucción load y una instrucción a distancia 1 o 2 es consumidora. El número de ciclos perdidos es dos o uno respectivamente.

<sup>3.</sup> Notemos que, en el diseño efectuado, este último valor no está disponible para una instrucción consumidora hasta este ciclo, aunque el valor es conocido cuando la instrucción de secuenciamiento está en la etapa DL.

Otros casos de riesgos de datos, que se producen, son debidos a que no se han añadido todos los posibles cortocircuitos. En el Apéndice 6.4 se detalla un análisis de todos los posibles cortocircuitos.

# Riesgo de secuenciamiento

En la Figura 6.8 se muestran las etapas desde CP hasta ALU en disposición vertical. Ello facilita analizar la influencia de los bucles hardware involucrados en el secuenciamiento.




Figura 6.8 Bucles hardware en el secuenciamiento del procesador segmentado con cortocircuitos.

El bucle hardware BHS1 de latencia uno, entre la etapa BUS y la etapa CP, se utiliza para efectuar el secuenciamiento implícito. Como la latencia del bucle es igual a la latencia de inicio de interpretación de instrucciones, se respeta la semántica del lenguaje máquina.

El bucle hardware BHS2<sup>4</sup> de latencia tres, entre la etapa ALU y la etapa CP, se utiliza para el secuenciamiento explícito. La semántica de todas las instrucciones de secuenciamiento indica que la siguiente instrucción que debe interpretarse es la que determina la instrucción de secuenciamiento. Entonces, como la latencia de ejecución de una instrucción de secuenciamiento son tres ciclos (efectividad en la modificación o no del secuenciamiento) no se respeta la semántica del lenguaje máquina.

Para adecuar la semántica se emula un funcionamiento serie del procesador. Esta emulación requiere que se descarten las instrucciones buscadas después de la instrucción de secuenciamiento.

En el procesador diseñado hay que descartar dos instrucciones. Una forma de descartarlas es inyectar una instrucción nop<sup>5</sup> desde la etapa BUS cuando la instrucción de secuenciamiento ocupa la etapa DL o la etapa ALU. Por tanto, se pierden dos ciclos al ejecutar una instrucción de secuenciamiento (Figura 6.9).




Figura 6.9 Riesgo de secuenciamiento y gestión del mismo.

# Interacción entre riesgos

El diseño de la gestión de riesgos de datos y de secuenciamiento ha sido efectuado de forma independiente. Esto es, suponiendo que en un ciclo determinado solo se puede detectar un riesgo o que mientras se gestiona un tipo de riesgo no se detecta otro tipo de riesgo. En esta apartado se analizan las interacciones entre los tipos de riesgos.

413

<sup>4.</sup> En este bucle solo se muestra un trazo más grueso en la señal de salida del multiplexor mSIC. Ahora bien, cualquier otra señal que determina este valor en el mismo ciclo pertenece al bucle hardware.

<sup>5.</sup> Instrucción addi x0, x0, #0, cuya codificación es 0x00000013.

**Detección de un riesgo de datos en una instrucción de secuenciamiento.** En la Figura 6.10 se muestra una secuencia de instrucciones donde la instrucción de secuenciamiento detecta un riesgo de datos. En primer lugar se gestiona el riesgo de datos y posteriormente el riesgo de secuenciamiento.

								cic	los							
	dir.	instrucción		1	2	3	4	5	6	7	8	9	10	11	12	13
	0	lw <b>x3</b> , 4(x30)		СР	BUS	D/L	ALU	М	FMT	ES						
	4	bne x3, x2, 1\$			СР	BUS	D/L	nop	nop	nop	nop					
								D/L	nop	nop	nop	nop				
									D/L	ALU	М	FMTL	ES			
	8	and <b>x10</b> , x25, x3				СР	BUS	BUS	BUS	nop'	nop	nop	nop	nop		
	12	xor <b>x12</b> , x6, x14					СР	СР	СР	BUS	nop	nop	nop	nop	nop	
1\$:	100	slt x20, x5, x6								CP	BUS	D/L	ALU	М	FMTL	ES
cortocircuito (C) y riesgos							RD	RD	RS	RS						
									C3L1							

**Figura 6.10** *Instrucción de secuenciamiento que detecta un riesgo de datos. Suponemos que se modifica el secuenciamiento.* 

**Detección de un riesgo de datos mientras se está gestionando un riesgo de secuenciamiento.** En la Figura 6.11 se muestra una secuencia de instrucciones donde la instrucción, la cual determina la instrucción de secuenciamiento, que debe interpretarse depende de una instrucción load (latencia máxima de ejecución, que es igual a 3)<sup>6</sup>. Durante los ciclos que se gestiona el riesgo de secuenciamiento no se puede detectar ningún otro riesgo, ya que se inyectan instrucciones nop.

								cic	los							
	dir.	instrucción		1	2	3	4	5	6	7	8	9	10	11	12	13
	0	lw <b>x12</b> , 4(x30)		СР	BUS	D/L	ALU	М	FMTL	IES						
4 bne x3, x2, 1\$					СР	BUS	D/L	ΑLŲ	М	MTL	ES					
	8	and <b>x10</b> , x25, x12				СР	BUS	nop\	nop	nop	nop	nop				
	12	xor <b>x12</b> , x6, x14					СР	BUS	nop	nop	nop	nop	nop			
1\$:   100   slt   <b>x20</b> , x5, x12								CP	BUS	D/L	ALU	М	FMTL	ES		
cortocircuito (C) y riesgos							RS	RS		C4L2	!					

**Figura 6.11** Durante los ciclos de gestión de un riesgo de secuenciamiento no se detectan riesgos.

<sup>6.</sup> Si la instrucción de secuenciamiento es una instrucción de secuenciamiento incondicional o indexado y ella es fuente de la dependencia tampoco se detecta un riesgo de datos.

## Lógica de cortocircuitos e interbloqueos

En la Figura 6.12 se muestran los conjuntos de registros de desacoplo del camino de datos y las funcionalidades de que deben disponer para efectuar el control de riesgos. La actuación en cada tipo de riesgo es la misma que en la Práctica 5.




Figura 6.12 Funcionalidades de los conjuntos de registros de desacoplo en el camino de datos.

La detección de riesgos de datos y la decisión de utilizar cortocircuitos se efectúa cuando una instrucción está en la etapa DL. Una vez detectada una dependencia se decide si produce riesgo o puede utilizarse un cortocircuito. La actuación se efectúa en el ciclo correspondiente, que puede ser el mismo ciclo o posterior al de la detección o decisión.

La Lógica de Cortocircuitos e InterBloqueos (LCIB) se divide en varios módulos y submódulos (Figura 6.13). En el módulo LDC no se indican las señales reloj y pcero.




Figura 6.13 Módulos utilizados en la lógica de cortocircuitos e interbloqueos (LCIB). Los subíndices en las señales se refieren a etapa (A para ALU).

Los módulos adicionales o modificados, respecto al procesador segmentado, se resaltan con trazo grueso. Algunos módulos y submódulos recrean localmente, en la lógica LCIB, señales del camino de datos. Estos elementos son los mismos que en el procesador segmentado (Figura 6.14)<sup>7</sup>. En concreto, las señales que se generan en estos elementos son las utilizadas para detectar dependencias de datos y riesgos de secuenciamiento. La descripción de los módulos ha sido efectuada en la Práctica 5.

	RdecoPBRopSEC
Módulos/submódulos	seny_cntID
	seny_cntIS

**Figura 6.14** Módulos y submódulos que recrean señales del camino de datos.

El resto de módulos y submódulos se utiliza para detectar dependencias de datos y riesgos de secuenciamiento y decidir la actuación que se lleva a término<sup>8</sup>.

Los submódulos utilizados en la deteción de riesgos y control de los cortocircuitos están incluidos en los módulos:

- ensam\_RD: Lógica de detección de riesgo de datos y control de los cortocircuitos.
- ensam\_RS: Lógica de detección de riesgo de secuenciamiento.

El módulo de actuación o de gestión de riesgos se denomina "lógica de gestión de riesgos" (LGR).

El módulo ensam\_RD, excluyendo los submódulos que recrean señales, incluye los siguiente submódulos:

- valreg: Lógica de validación. El módulo es idéntico al utilizado en la Práctica 5 y su funcionalidad ha sido descrita en la misma.
- LDD: Lógica de detección de Dependencias de Datos debido a registros. El módulo es idéntico al utilizado en la Práctica 5 y su funcionalidad ha sido descrita en la misma.
- LDC: Lógica de Decisión para el control de los Cortocircuitos. La generación de las señales para controlar los cortocircuitos se efectúa en la etapa DL<sup>9</sup>. Ahora bien, su utilización puede ser en la etapa DL o en la etapa ALU.

<sup>7.</sup> Por tanto, hay que efectuar las mismas accciones que en el camino de datos cuando se gestionan riesgos.

<sup>8.</sup> Recordemos que se emula un funcionamiento serie cuando no se puede utilizar un cortocircuito en una dependencia de datos.

<sup>9.</sup> La señal de control de los cortocircuitos se determina independientemente de si hay un riesgo de datos.

 Inst\_latprob: Teniendo en cuenta los cortocircuitos implementados en el camino de datos, esta lógica identifica en la etapa DL las instrucciones que pueden producir riesgos de datos debidos a registros<sup>10</sup>.

**Figura 6.15** *Módulo Inst\_latprob. Señal que indica si la instrucción que ocupa la etapa DL puede producir riesgos de datos.* 

- LATPROH: propagación de la información identificada en el submódulo "Inst\_latprob" por las etapas. Generación de las señales que indican que, en curso de interpretación, hay una instrucción que puede producir un riesgo de datos debido a registros<sup>11</sup> (etapa ALU, latphA y etapa M, latphM).
- LDRD: Lógica de Detección de Riesgos de Datos debidos a registros.

El módulo ensam\_RS, excluyendo el módulo que recrea una señal, incluye el siguiente submódulo:

• LDRS: Lógica que genera la señal de riesgo de secuenciamiento. El módulo es idéntico al utilizado en la Práctica 5 y su funcionalidad ha sido descrita en la misma.

El módulo LGR, a partir de las señales de riesgo de datos y riesgo de secuenciamiento, genera las señales de control para los registros de desacoplo (CP, BDL y DLA, Figura 6.12). El módulo es idéntico al utilizado en la Práctica 5 y su funcionalidad ha sido descrita en la misma.

**Módulo LCIB.** El módulo LCIB comprueba, en cada ciclo de reloj, si los operandos fuente de la instrucción que ocupa la etapa DL hay que obtenerlos utilizando cortocircuitos o si aún no están disponibles. Así mismo, determina si se produce un riesgo de secuenciamiento.

En la Figura 6.13 se muestra un esquema de los módulos utilizados en la lógica de cortocircuitos e interbloqueos y las señales de entrada y salida. La señal Cx tiene que tomar el valor uno cuando se quiere obtener el valor del cortocircuito. La señal RID tiene que tomar el valor uno cuando hay que gestionar un riesgo de datos. La señal RS debe tomar el valor uno cuando se quiere gestionar un riesgo de secuenciamiento.

<sup>10.</sup> En el diseño de está lógica no se tiene en cuenta que, debido al diseño utilizado en la lógica USE, un riesgo de secuenciamiento inhabilita la detección de un riesgo de datos. Ahora bien, en otro diseño de la lógica USE podría detectarse un riesgo de datos (interacción entre riesgos). Esta decisión no afecta al rendimiento, ya que si no se puede producir un riesgo, este no se detecta.

11. En este módulo hay que tener en cuenta la posibilidad de que se inyecte una instrucción nop desde la etapa DL cuando se produce un riesgo de datos.

# Camino de datos completo

En la Figura 6.16 se muestra el esquema completo del camino de datos del procesador, en el cual se han especificado todas las señales menos la señal de reloj y la señal de inicialización. tampoco se muestra el control de parte de los registros de desacoplo.




Figura 6.16 Camino de datos del procesador segmentado con cortocircuitos.

#### Tiempo de ciclo

Para ayudar en el cálculo del tiempo de ciclo, en la parte derecha de la Figura 6.17 se muestra una disposición de los elementos del camino de datos que ayuda a relacionar los retardos con el periodo de la señal de reloj. Las etapas se han dibujado en columna. Los registros de desacoplo en la salida de una etapa (parte derecha de cada etapa) son los registros de desacoplo en la entrada de la etapa representada encima de ella (parte izquierda de cada etapa). En la Figura 6.17 cada conjunto de registros de desacoplo se ha etiquetado con el mismo acrónimo que en la Figura 6.16.

Encima de las etapas se representa un ciclo de la señal de reloj, en el cual no se ha representado a escala el intervalo en cada nivel lógico (Figura 6.17). Los registros de desacoplo almacenan, en el flanco ascendente de la señal de reloj, los valores que hay en sus entradas. Estos valores, después de un retardo, son entradas estables de los elementos del camino de datos utilizados en las etapas. Después del retardo de estos elementos, se dispone de nuevos valores estables en la entrada de los registros de desacoplo. En el siguiente flanco ascendente de la señal de reloj los nuevos valores se almacenan en los registros de desacoplo.

En la Figura 6.17 los caminos etiquetados como BHBR, BHS1 y BHS2 son bucles hardware del camino de datos<sup>12</sup>. Los cortocircuitos también son bucles hardware.

La salida del decodificador de instrucciones (DEC) es un conjunto de señales. Estas señales se propagan por las etapas para controlar los elementos del camino de datos y el encaminamiento. Para simplificar el dibujo, estas señales no se representan, pero hay que tener en cuenta el retardo del decodificador en la etapa DL y el retardo de los registros de desacoplo al propagar las señales (Figura 6.16).

<sup>12.</sup> En este bucle solo se muestra un trazo más grueso en la señal de salida del multiplexor mSIC. Ahora bien, cualquier otra señal que determina este valor, en el mismo ciclo, pertenece al bucle hardware.




Figura 6.17 Etapas del camino de datos con cortocircuitos y señales en el cronograma de retardos. No se muestra el decodificador ni la LIB.

Para facilitar el cálculo del tiempo de ciclo se utiliza un cronograma donde se representa el retardo de los elementos del camino de datos<sup>13</sup>. En el cronograma se han tenido en cuenta las etapas para agrupar los componentes del camino de datos. En la Figura 6.18 se muestran los acrónimos utilizados para denominar componentes del camino de datos.

Todos deben interpretarse como el retardo del componente. Algunos componentes están incluidos dentro de un módulo que se visualiza. Por ejemplo, el decodificador del identificador del registro cuando se escribe en un registro del banco de registros.

		FE	
ES		retBRE	Retardo en la actualización de un registro del banco de registros
			D
FMTI		MF	Registro de desacoplo de entrada de la etapa FMTL
I IVI I L		decBRE	Decodificador del puerto de escritura del banco de registros. No está representado en las figuras
		FMTL	Módulo para formatear el dato con el cual se actualiza el banco de registros
		mES	Multiplexor en la etapa ES
		AM	Registro de desacoplo de entrada de la etapa M
MD			
IVID		MDE	Retardo de escritura en memoria
		MDL	Retardo de lectura en memoria
		DLA	Registro de desacoplo de entrada de la etapa ALU
ALU		C2L1/C2L2	Multiplexores de cortocircuito
		C1L1/C1L2	Multiplexores de cortocircuito
		mL1	Multiplexor para seleccionar el operando a que utiliza la etapa ALU
		mL2	Multiplexor para seleccionar el operando b que utiliza la etapa ALU
		ALU	Módulo ALU
		FMTE	Módulo para formatear el dato con el cual se actualiza memoria
		excepMD	Lógica de excepción
		decoMD	Decodificador de la dirección de memoria
	_	mSI	Multiplexor
	S	EVAL	Unidad de evaluación de la condición
	Е	+	Sumador
		DECS	Módulo de secuenciamiento condicional
		mSIC	Multiplexor

		BDL	Registro de desacoplo de entrada de la etapa DL	
DL	U	retBRL	Retardo en la lectura de un registro del banco de regi	istro
	С	C4L1/C4L2	Multiplexores de cortocircuito	
		C3L1/C3L2	Multiplexores de cortocircuito	
		deco	Retardo del decodificador	
		FMTD	Formateador del campo literal en la UC	
	U	FMTS	Formateador del campo literal en la USE	
	S			
	=	LDD	Dependencias de Datos debido a registros	
	С	LDC	Cortocircuitos	
	I B	RD	Riesgo de Datos	
	Ь	RS	Riesgos de Secuenciamiento	
		LGR	Lógica de Gestión	
5116		СР	Registro CP	
BUS		MI	Retardo de lectura de la ,emoria de instrucciones	
0.0		+	Sumador	
CP		mescuseg	Multiplexor cuya salida es entrada en el registro CP	
		decoMI	Decodificador de la dirección de memoria	
		excepMI	Lógica de excepción	

Figura 6.18 Acrónimos utilizados en los diagramas de retardos.

13. Esta información es necesaria para responder alguna de las preguntas.

Los retardos de los componentes utilizados se detallan en el Apéndice 6.1. Estos retardos no son representativos de un diseño. Solo son de utilidad para efectuar los cálculos de retardo que se soliciten.

#### Señal de reloj, señal de inicio y elementos de almacenamiento

El registro CP y los registros de desacoplo se actualizan por defecto en el flanco ascendente de la señal de reloj (Figura 6.19). Al activar la señal inicializar (señal PCERO) el registro CP y los registros de desacoplo toman el valor cero. En consecuencia se lee la instrucción que está en la dirección cero de la memoria de instrucciones (MI).

El banco de registros se actualiza en el flanco ascendente de la señal de reloj si el permiso de escritura (PBR) está activado (Figura 6.19). La lectura es asíncrona.

Un banco de la memoria de datos se actualiza cuando el permiso de escritura está activado (PMD), el banco ha sido seleccionado (SCx) y la señal de reloj está en un flanco ascendente (Figura 6.19).




Figura 6.19 Señal de reloj y actualización de los elementos de memorización. El retardo de actualización no está a escala.

Un registro de desacoplo no se actualiza si está activada la señal bloquear (Figura 5.22). De forma síncrona, la salida de un registro de desacoplo toma el valor cero, o la codificación de una nop canónica, cuando la señal inyectar está activada en el flanco ascendente de la señal de reloj.

#### **Simulación**

Los ficheros que utiliza Quartus (Rproc\_MD\_MI\_C.qsf y Rproc\_MD\_MI\_C.qpf) se encuentran en el directorio LAB6/PROC\_SEG\_CORTOS/ENSAMBLADO/QUARTUS.

En los subdirectorios incluidos en LAB6/PROC\_SEG\_CORTOS solo se incluyen los ficheros modificados respecto a los diseños serie y segmentado (LAB4 y LAB5). En el fichero Rproc\_MD\_MI\_C.qsf se puede observar la ubicación de los ficheros que se utilizan. El árbol de directorios de las prácticas previas del procesador debe ser accesible. Por tanto, los directorios LAB4, LAB5 y LAB6 deben estar en el mismo nivel.

Una vez ha sido abierto el proyecto con Quartus, hay que dar la orden "Processing \_> Start -> Start Analysis & Elaboration" . Esta orden elabora el diseño. Una vez elaborado el diseño sin errores, mediante la orden "Tools \_> Netlist Viewers -> RTL Viewer" se puede comprobar la elaboración efectuada<sup>14</sup>.

El fichero Rproc\_MD\_MI\_C.vhd contiene la descripción en VHDL del procesador descrito. El esquema RTL se muestra en la Figura 6.20. Este fichero está ubicado en el directorio LAB6/PROC\_SEG\_CORTOS/ENSAMBLADO/CODIGO.




Figura 6.20 Esquema RTL del procesador segmentado con cortocircuitos.

#### Preparación de la simulación

El fichero de comprobación, denominado prueba\_Rproc\_MD\_MI\_C.vhd, se encuentra en el directorio LAB6/PROC\_SEG\_CORTOS/ENSAMBLADO/PRUEBAS. En este directorio también se encuentra el fichero para formatear las señales que se visualizan en la ventana temporal.

El fichero prueba\_Rproc\_MD\_MI\_C.vhd utiliza los mismos genéricos que el fichero parejo de la Práctica 4.

#### Simulación con ModelSim

Para efectuar una simulación efectúe los mismos pasos descritos en la Práctica 4 (página 305).

# Simulación de un programa concreto

Los programas se encuentran en la misma ubicación que en la Práctica 4 (página 306).

14. En los ficheros que se suministra de la lógica LCIB hay que efectuar una descripción de la lógica que se diseña en esta parte de la práctica (Apéndice 6.2). Los ficheros que se suministran contienen la declaración de la interface y la especificación de una arquitectura que no es correcta.

#### Evolución de las señales del camino de datos

La ventana de tiempo de que dispone ModelSim es útil para visualizar la propagación de una instrucción por las etapas y las interacciones entre ellas.


En la ventana de tiempo se muestran algunas de las señales del camino de datos, las cuales están ordenadas para facilitar la observación.

**Descripción funcional de la ventana temporal.** En la ventana de tiempos la propagación de una instrucción no se puede observar en una fila, ya que una fila muestra una señal. Por ello, hay que observar distintas filas.

Las señales se han dispuesto de forma que señales contíguas corresponden a la misma etapa o a etapas contíguas. Las señales correspondientes a la etapa CP están en la parte inferior de la ventana de tiempo y las señales correspondientes a la etapa ES están en la parte superior de la ventana de tiempo (parte derecha de la Figura 6.21). En estas condiciones, en un ciclo determinado las señales en la parte inferior de la ventana de tiempo se corresponden con la instrucción más joven y las ubicadas en la parte superior de la ventana de tiempo se corresponden con la instrucción más vieja. Entonces, para observar la propagación de una instrucción hay que moverse hacia la derecha (incrementa el tiempo) y hacia arriba (siguiente etapa). Esto es, en diagonal.

Respecto a los bucles hardware se observan de arriba a abajo en la ventana de tiempo. Notemos que la instrucción más vieja se observa en la parte superior.

En la Figura 6.21 se muestra un ejemplo. En la parte izquierda de la figura se muestra la secuencia de instrucciones. En la parte derecha se muestra la evolución temporal. Para identificar una instrucción se utiliza la dirección de la instrucción como subíndice en cada una de las etapas. Se produce un riesgo de datos y un riesgo de secuenciamiento. También se utiliza un cortocircuito.



**Figura 6.21** Procesador segmentado con cortocircuitos. Observación de la propagación de instrucciones en la ventana de tiempo. En la parte izquierda se muestra una secuencia de instrucciones. En la parte derecha se muestra un esquema de la evolución temporal al interpretar las instrucciones.

**Ventana temporal de Modelsim.** En la ventana temporal de ModelSim se muestran etiquetas que están asociadas a señales del camino de datos. Estas etiquetas están ordenadas para asociarlas a etapas de forma simple. La asociación entre señales y etapas se muestra en la Figura 6.22.

BR		Banco de registros
<b></b>	PE FMTL	Permiso de escritura en el BR de la instrucción que ocupa la etapa FMTL
FMTL	IDE_FMTL	Identificador de registro destino de la instrucción que ocupa la etapa FMTL
	PE_M	Permiso de escritura en el BR de la instrucción que ocupa la etapa M
М	IDE M	Identificador de registro destino de la instrucción que ocupa la etapa M
	PE_MD_M	Permiso de escritura en MD de la instrucción que ocupa la etapa M
ALU	PE_ALU	Permiso de escritura en el BR de la instrucción que ocupa la etapa ALU
ALU	IDE_ALU	Identificador de registro destino de la instrucción que ocupa la etapa ALU
	opALU	Control de la ALU
	opSEC	Control del secuenciamiento
	opMD	Control de la MD
	me_meu_ig <sup>a</sup>	Salida del circuito que evalúa la condición
	sel_muxSIC	Selección del multiplexor muxSIC (secuenciamiento)
	muxSIC	Salida del multiplexor muxSIC (secuenciamiento)
	selmxsecseg	Selección del multiplexor mxsecseg (secuenciamiento)
	mxsegsec	Próximo valor del registro CP
	C2C1_L1 <sup>b</sup>	Cortocircuitos correspondientes al campo identificador de registro rs1 (IDL1) (C2L1 y C1L1)
	C2C1_L2	Cortocircuitos correspondientes al campo identificador de registro rs2 (IDL2) (C2L2 y C1L2)
	PE_DL	Permiso de escritura en el BR de la instrucción que ocupa la etapa DL
	IDE_DL	Identificador de registro destino de la instrucción que ocupa la etapa DL
DL	C4C3_L1	Cortocircuitos correspondiente al campo identificador de registro rs1 (IDL1) (C4L1 y C3L1)
	C4C3_L2	Cortocircuitos correspondiente al campo identificador de registro rs2 (IDL2) (C4L2 y C3L2)
	val_IDL1	Validez del campo rs1 (IDL1) de la instrucción que ocupa la etapa DL
	IDL1	Campo rs1 (IDL1) de la instrucción que ocupa la etapa DL
	val_IDL2	Validez del campo rs2 (IDL2) de la instrucción que ocupa la etapa DL
	IDL2	Campo rs2 (IDL2) de la instrucción que ocupa la etapa DL
	instruc_DL	Instrucción en la etapa DL. Salida del registro BDL
BUS	instruc_BUS	Salida de MI
	СР	Salida del registro CP
СР	prox_CP	Entrada del registro CP
	ciclo	Contador de ciclos
	reloj	Reloj

a. Las señales están ordenadas, de izquierda a derecha, en el sentido en que se muestran.
b. Las señales C2L1 y C1L1, del camino de datos, que transportan un bit, han sido agrupadas en la señal
C2C1\_L1 en la ventana de tiempo. El bit más significativo de la señal C2C1\_L1 corresponde a la señal
C2L1 y el bit menos significativo a la señal C1L1. Para las señales CXCY\_LZ se ha utilizado la misma
codificación.

Figura 6.22 Etiquetas de las señales mostradas en la ventana de tiempo.

En al Figura 6.23 se relacionan otras señales que se muestran el la ventana temporal de Modelsim. Estas señales indican la detección y necesidad de gestión de riesgos de datos y de secuenciamiento. Adicionalmente se relacionan las señales que se utilizan en los registros de desacoplo, en los que son necesarias, para gestionar cada uno de los riesgos.

	bloqCP	Señal de bloqueo del registro CP						
ALU (O a start start a	bloqDL	Señal de bloqueo del registro BDL						
(Control de riesgos)	inyecBDL	Señal de inyección de nop en el registro BDL						
	inyecDLA	Señal de inyección de nop en el registro DLA						
Riesgos	RS	Señal de actuación en un riesgo de secuenciamiento						
I mooget	RD	Señal de actuación en un riesgo de datos						

Figura 6.23 Otras señales en la ventana temporal.

En la Figura 6.24 se muestra, en la ventana temporal, la evolución de señales en el camino de datos cuando el procesador interpreta una secuencia de instrucciones. En la parte izquierda de la Figura 6.24 se observan las etiquetas de las señales. Para facilitar la comprensión, ha sido replicado la señal de salida del multiplexor mxsegsec, mostrada en la etapa A\_4, en la etapa CP\_1. En esta última etapa se denomina prox\_CP.

Debajo del diagrama de la ventana de tiempo se muestra el diagrama temporal que se utiliza usualmente al mostrar la interpretación de instrucciones en un procesador segmentado con cortocircuitos. Notemos que en una columna se identifican las etapas en el mismo orden que en la ventana de tiempos. Sin embargo, en el diagrama temporal usual, una instrucción se observa en una fila y en la ventana de tiempo se observa en diagonal (tramas).

En el ciclo 13 (Figura 6.24) se observa la dirección "x00000118" en la salida del registro CP. En la memoria MI se lee la posición de almacenamiento que indica el registro CP. Esta información se indica como instruc\_BUS en la ventana temporal.

En el ciclo 14 la instrucción leída de MI, en el ciclo previo, "x00D70733" (add x14, x14, x13) se decodifica. En este ciclo se activa el cortocircuito C3L1 (C4C3\_L1 = 01), para obtener el valor que se almacenará en x14. Por otro lado se detecta un riesgo de datos. La interpretación de instrucciones se suspende desde la etapa DL hasta la etapa CP. Además, se inyecta una instrucción nop desde la etapa DL hacia la etapa ALU.




Figura 6.24 Evolución de las señales en la ventana de tiempo al ejecutar un trozo de código. En la parte izquierda se han agrupado las señales por etapas. Los óvalos en la ventana de tiempo ayudan a identificar una instrucción. En la parte inferior izquierda se muestra la secuencia de instrucciones que se interpreta. En la parte inferior de la figura se muestra el diagrama temporal utilizado ususalmente pàra facilitar la asociación entre señales etapas e instrucciones.

En el ciclo 15 se activan los cortocircuitos C4L1 (C4C3\_L1 = 10) y C3L2 (C4C3\_L2 = 01), para capturar respectivamente los valores que se almacenarán en los registros x14 y x13. En el banco de registros (BR) se está actualizando el registro x14. En el ciclo previo (14), el identificador de registro destino en la etapa FMTL\_6 es IDE\_FMTL = 14 y la señal PE\_FMTL tiene el valor 1. En el ciclo 15 el identificador de registro destino en la etapa FMTL\_6 es IDE\_FMTL = 13 y la señal PE\_FMTL tiene el valor 1. El identificador de registro destino en la etapa M\_5 es IDE\_M = 15 y la señal PE\_M tiene el valor 1. En la etapa A\_4 la señal PE\_ALU tiene el valor 0. Los identificadores de registros fuente de la instrucción que ocupa la etapa DL\_3 son IDL1 = 14 e IDL2 = 13, siendo los dos valores válidos (val\_IDL1 = val\_IDL2 = 1).

En el ciclo 16 la etapa DL está ocupada por una instrucción de secuenciamient condicional (xFEC79AE3, bne x15, x12, xFFA). La instrucción obtiene el operando x15 mediante el cortocircuito C3L1 (C4C3\_L1 = 01). En este ciclo se detecta un riesgo de secuenciamiento. La actuación para gestionar el riesgo es inyectar una instrucción nop desde la etapa BUS en este ciclo y en el siguiente ciclo (17).

En el ciclo 17 se establece el secuenciamiento determinado por la instrucción de secuenciamiento condicional (prox\_CP = x00000110).

En el ciclo 18 se lee de MI la instrucción "x0007A683" (lw x13, x000(x15)), almacenada en la posición de almacenamiento "x00000110".

En el ciclo 18 finaliza la instrucción nop inyectada desde la etapa DL en el ciclo 14. Notemos que en el ciclo 17, la señal PE\_FMTL tiene el valor cero y en el ciclo 16 la señal PE\_MD\_M también tiene el valor cero.

En los ciclos 21 y 22 finalizan las instrucciones nop inyectadas desde la etapa BUS en los ciclos 16 y 17. Notemos que opALU = 10000, opSEC = 0000 y opMD = 00000 en los ciclos 18 y 19. Además, IDE\_ALU es igual a cero (x0).

#### Información textual de la simulación

En la representación textual se distinguen grupos de información compuestos por dos filas. En la primera fila se representan los cortocircuitos. En la segunda fila se representa información en cada etapa de la segmentación, además de la detección de riesgos. La representación utilizada es idéntica a la utilizada en la Práctica 5.

Representación de cortocircuitos. En la primera fila de un grupo de información se representan los cortocircuitos. Los cortocircuitos están alineados con la columna de la etapa donde se utilizan (destinos, DL y ALU). Las fuentes de los cortocircuitos son las etapas M, FMTL y E.

El orden en el cual se representan los cortocircuitos en cada etapa se muestra en la Figura 6.25 (señal de selección en el multiplexor correspondiente).

Cortocircuitos	C4L2 C3L2	C4L1 C3L1	C2L2 C1L2	C2L1 C1L1
destinos	D	L	AL	_U

Figura 6.25 Representación del destino de los cortocircuitos en la información textual.

En una etapa destino de un cortocircuito, la codificación es 1 o 0 en función de si se activa o no el cortocircuito. Las fuentes de los cortocircuitos se marcan en las etapas correspondientes (Figura 6.26).

Cortocircuitos	1	2 3	4
fuentes	М	FMTL	E

**Figura 6.26** Representación, en la información textual, de las fuentes de cortocircuito.

En la Figura 6.27 se muestra una representación gráfica. Utilizando flechas con la punta indicando la etapa destino.




Figura 6.27 Representación gráfica de los cortocircuitos.

En la Figura 6.28 se muestra una secuencia de instrucciones. La instrucción "add x14,..." detecta un riesgo de datos en el ciclo 14. Desde la etapa DL se inyecta una instrucción nop (DLB). En este ciclo ha sido activado el cortocircuito C3L1.

En el ciclo 15 no se detecta ningún riesgo. Se activan los cortocircuitos C3L2 y C4L1.

En el ciclo 17, la instrucción de secuenciamiento "bne . . ." establece el secuenciamiento. En el siguiente ciclo la salida del registro CP es el valor determinado por la instrucción de secuenciamiento.

•429

				L2 L1	L2 L1						
				c43 c43	c21 c21	1	2 3	4	]		
Ciclo	prox_CP	BUS	DL (L.E.)	DL	Α	М	FMTL	Е	RD	RS	
				00 10	00 00			4			
13	00000116	00D70733	addi x15, x15, x004	DL	ΙA	R	R	E	RD: 0	RS: 0	
				00 01	00 00		3				
14	00000120	FEC79AE3	add x14, x14, x13	DLB	A	M	R	E	RD: 1	RS: 0	
				01 10	00 10		3	4			C3L2, C4L1. Fuentes: FMTL y E
15	00000120	FEC79AE3	add x14, x14, x13	DL	nop	R	F	ΙE	RD: 0	RS: 0	Destino: DL
				00 01	00 00		3				C3L1. Fuente: FMTL. Destino: DL
16	00000124	00000013	bne x15, x12, xFFA	Dr /	Į A	nop	R	ΙE	RD:	RS: 1	Riesgo de secuenciamiento
				00 00	00 00						RS: Nop en la etapa DL
17	00000110	00000013	addi x0 . x0 . x000	IDLN	IA	R	nop	ΙE	RD: 0	RS: 1	Establece el secuenciamiento
				00 00	00 00						RS: Nop en la etapa DL
18	00000114	0007A683 🗸	addi x0 , x0 , x000	DLN	AN	- 🔪	R	nop	RD: 0	RS: 0	
				00 00	00 00						
19	00000118	00478793	lw x13, x000(x15)	Dr /	I AN	RN	- 🖊	ΙE	RD: 0	RS: 0	
				00 00	00 00						
20	0000011C	FEC79AE3	addi xx15, x15, x004	DL	A \	RN	RN	- `	RD: 0	RS: 0	
				00 00	00 00						
21	00000120	FEC79AE3	add x14, x14, x13	DLB	A	M \	RN	EN	RD: 1	RS: 0	
				01 00	00 00		3				C3L2. Fuente: FMTL. Destino: DL
22	00000120	FEC79AE3	add x14, x14, x13	DL	nop	R	F \	EN	RD: 0	RS: 0	

**Figura 6.28** Representación textual de la interpretación de una secuencia de instrucciones.

# Modificación de la unidad de secuenciamiento

Por ejecución de una instrucción de secuenciamiento entendemos el establecimiento de la dirección de la instrucción que debe interpretarse después de la instrucción de secuenciamiento. En la tabla de la Figura 6.29 se muestra el conjunto de instrucciones de secuenciamiento.

FI	Nemotécnico y especificación	Descripción	Especificación semántica		
I	jalr rd, rs1, imm	Incondicional indexado y almacenamiento de la dirección de la instrucción mas cuatro Incondicional relativo y almacenamiento de la dirección de la instrucción mas cuatro	$CP^{v} = (rs1^{v} + (I-Imm)) _{31:1} \& '0' y rd^{v} = CP^{v} + 4$		
J	jal rd, imm	Incondicional relativo y almacenamiento de la dirección de la instrucción mas cuatro	$CP^{V} = CP^{V} + (J-lmm << 1) \text{ y } rd^{V} = CP^{V} + 4$		
В	BRANCH	condicional	if $(rs1^{v}COND rs2^{v})$ then $CP^{v} = CP^{v} + (B-Imm <<1)$ ; else $CP^{v} = CP^{v} + 4$		
	J-Imm = ExtSig (in: I-Imm = ExtSig (in:	st(31), inst(19:12), inst(20), inst(30:21)) st(31:20)	<< 1: el imm es múltiplo de 2 &: indica concatenación COND: condición especificada en la instrucción		

Figura 6.29 Instrucciones de secuenciamiento.

En las instrucciones BRANCH y "jal" se puede calcular la dirección destino en la etapa DL, ya que se conoce el valor de la dirección de la instrucción y el valor del inmediato especificado en la instrucción. Por tanto, se puede reducir la latencia de las instrucciones "jal" modificando el camino de datos de la unidade de secuenciamiento (USE).

## Modificación de la segmentación de la USE

**Diseño de partida.** En la Figura 6.30 se muestra el camino de datos de la unidad de secuenciamiento del procesador segmentado con cortocircuitos. Todas las instrucciones de secuenciamiento establecen el secuenciamiento en la etapa ALU.




Figura 6.30 Cortocircuitos y unidad de secuenciamiento de partida.

En este diseño, dada una instrucción de secuenciamiento, se pierden dos ciclos debidos al riesgo de secuenciamiento.

**Modificación del diseño.** En la Figura 6.31 se muestra la lógica USE cuando se calcula la dirección destino<sup>15</sup> en la etapa DL<sup>16</sup>. El sumador en la salida del multiplexor mSI, de la Figura 6.30, se replica en cada una de las entradas y se elimina de la salida.

<sup>15.</sup> Dirección cuando se modifica el secuenciamiento.

<sup>16.</sup> Notemos que este cálculo también se utiliza en las instrucciones de secuenciamiento condicional.

Posteriormente, el sumador ubicado en la entrada "0" del multiplexor mSI se mueve a la etapa DL, ya que los valores que se suman están disponibles en la etapa DL. Este paso requiere que la entrada del sumador, correspondiente a la dirección de la instrucción, se obtenga de la etapa DL.

El control de los multiplexores mSI, mSIC y msecuseg no se modifica. Por otro lado, el sumador ubicado en la entrada "1" del multiplexor mSI se especializa (simplifica), ya que no es necesaria la señal de control.




Figura 6.31 Unidad de secuenciamiento modificada.

**Simulación.** En el Apéndice 6.5 y el Apéndice 6.6 se indican los ficheros utilizados para la simulación y la organización en directorios.

# Reducción de la latencia en la instrucción de secuenciamiento "jal"

En el esquema de la Figura 6.31, la dirección destino de una instrucción "jal" se calcula en la etapa DL. Por tanto, se puede utilizar para modificar el secuenciamiento en la etapa DL y reducir los ciclos perdidos respecto del diseño de partida. Para ello, añadimos un

multiplexor antes del registro CP, denominado mrell (en mayúsculas MRELI, Apéndice 6.9) y una señal de control generada en el decodificador<sup>17</sup> (SInCond, Apéndice 6.8).




Figura 6.32 Unidad de secuenciamiento: reducción de la latencia en una instrucción "jal". Las señales con trazo grueso indican la modificación de la USE.

En la Figura 6.33 se muestra una secuencia de instrucciones con una instrucción "jal". El número de ciclos perdidos por riesgo de secuenciamiento es uno 18.

<sup>17.</sup> Adicionalmente, la señal opSEC no indica la interpretación de una instrucción "jal". Por tanto, el módulo DECS no es relevante cuando la instrucción "jal" ocupa la etapa ALU. En consecuencia, cuando la instrucción "jal" ocupa la etapa ALU se selecciona la entrada cero del multiplexor msecuseg. Esto es, el secuenciamiento es el implícito.

<sup>18.</sup> Notemos que en una instrucción "jal" no se puede detectar un riesgo de datos. Por otro lado, en la instrucción que se descarta no se puede detectar ningún tipo de riesgo.





Figura 6.33 Diagrama temporal cuando se reduce la latencia en instrucciones "jal".

La lógica de cortocircuitos e interbloqueos (LCIB) también debe modificarse. En la Figura 6.34 se resaltan con trazo grueso los módulos modificados y la señal añadida (SInConDL).



**Figura 6.34** *Modificación en la LCIB. Una instrucción "jal" modifica el secuenciamiento en la etapa DL.* 

En la Figura 6.35 se muestra la modificación en el módulo "RdecoPBRopSEC". Cuando la etapa DL está ocupada por una instrucción "jal" se activa la señal SInConDL. Esta señal se utiliza en el módulo LDRS para indicar riesgo de secuenciamiento.




Figura 6.35 Reducción de la latencia de la instrucción "jal". Módulo RdecoPBRopSEC. En negrita se muestra la señal añadida y tachada la instrucción eliminada en la codificación de opsecDL.

**Simulación.** En el Apéndice 6.10 y el Apéndice 6.11 se indican los ficheros utilizados para la simulación y la organización en directorios.

# Predicción de sentido en instrucciones de secuenciamiento condicional

En una instrucción de secuenciamiento condicional (BRANCH, Figura 6.29) se evalúa una condición y se calcula una dirección destino. El cálculo de la dirección destino se efectúa en la etapa DL y la condición se evalúa en la etapa ALU (Figura 6.32). El número de ciclos perdidos por riesgo de secuenciamiento es dos.

Para reducir los ciclos pérdidos, una alternativa es utilizar predicción en el resultado de la evaluación de la condición (predicción de sentido). Posteriormente hay que comprobar si la predicción es correcta y en caso contrario, hay que recuperar el flujo correcto de interpretación, lo cual determina que hay que anular las instrucciones predichas (instrucciones que se interpretan en función de la predicción)<sup>19</sup>.

Seguidamente se analizan dos diseños donde se utiliza predicción fija para todas las instrucciones de secuenciamiento condicional. En el primer diseño se predice seguir en secuencia y en el segundo diseño se predice modificar el secuenciamiento.

Posteriormente se analiza un tercer diseño donde la predicción también es fija, pero dada una instrucción de secuenciamiento, la predicción depende del signo del literal. Cuando el literal es positivo se predice seguir en secuencia. En caso contrario se predice modificar el secuenciamiento<sup>20</sup>.

<sup>19.</sup> La debilidad del mecanismo es que, para efectuar la recuperación, puede que sean necesarios más ciclos que cuando no se predice. Por tanto, la predicción debe ser correcta un número muy significativo de veces.

## Predicción fija de seguir en secuencia.

No es necesario modificar el camino de datos, ya que por defecto la USE genera direcciones en secuencia mientras no se establezca, mediante una instrucción de secuenciamiento, un valor en la entrada del registro CP.

En la Figura 6.36 se muestra el caso en el cual la predicción es correcta. La etapa ALU se etiqueta como CPre para indicar que se comprueba la predicción.




Figura 6.36 Predicción de seguir en secuencia. Acierto en la predicción.

En la Figura 6.37 se muestra el caso en el cual la predicción es errónea. Hay que anular las dos instrucciones predichas. En este diseño es factible, ya que ninguna de ellas ha modificado el estado del procesador (excepto el CP, el cual se modifica al recuperarse) o la memoria.




Figura 6.37 Predicción de seguir en secuencia. Error en la predicción.

La anulación de las instrucciones mal predichas requiere inyectar instrucciones nop desde las etapas DL y BUS en el ciclo de recuperación.

En resumen, cuando la predicción es correcta no se pierden ciclos y cuando es errónea se pierden dos ciclos.

**Interacciones.** Al interpretar una instrucción de secuenciamiento condicional se puede detectar un riesgo de datos (Figura 6.10). No se produce interacción con una modificación del secuenciamiento, ya que, al interpretar la instrucción de secuenciamiento condicional, se predice seguir en secuencia.

<sup>20.</sup> Cuando el literal es negativo se infiere que estamos en una secuencia repetitiva de instrucciones (bucle).

Por otro lado, en el ciclo de recuperación de un error de predicción se pueden producir interacciones con otros riesgos o predicciones en las instrucciones predichas. Es factible que la primera instrucción predicha (ocupa la etapa DL en el ciclo de recuperación):

- Detecte un riesgo de datos en el mismo ciclo. Este riesgo debe ignorarse. Por tanto hay que modificar la gestión de riesgos.
- Sea una instrucción "jal" de secuenciamiento incondicional. Por tanto, es necesario actuar en el control del multiplexor mrell, ya que no hay que tenerla en cuenta.
- Sea una instrucción de secuenciamiento condicional y se predice seguir en secuencia. Por tanto, se sebe ignorar la predicción.

**Control de la USE.** Para añadir, en el diseño de la Figura 6.32, la predicción de seguir en secuencia es necesario modificar el control del camino de datos de la USE (Figura 6.39) y la LCIB.

La lógica de control del camino de datos que debe modificarse es el módulo DECS (Apéndice 6.13). En este módulo debe tenerse en cuenta que, en una instrucción de secuenciamiento condicional, se ha predicho seguir en secuencia y hay que activar una señal de error de predicción (ErPred, Figura 6.38), si ésta es errónea<sup>21</sup>. La señal ErPred es utilizada para modificar el control del multiplexor "msecuseg" (módulo Ersec, Figura 6.39) y el control del multiplexor mrell (módulo Errell).




**Figura 6.38** Predicción de seguir en secuencia. Modificación del módulo DECS.

En el módulo Ersec hay que discernir entre instrucciones de secuenciamiento condicional y la instrucción "jalr". En las primeras solo se modifica el secuenciamiento cuando se produce un error de predicción<sup>22</sup>.

En el módulo Errell hay que anular el secuenciamiento que pueda establecer una instrucción "jal" mal predicha (primera instrucción predicha en Figura 6.37).


<sup>21.</sup> Esta señal solo se activa si la instrucción es de secuenciamiento condicional y se ha producido un error en la predicción. Esto es, está validada.

<sup>22.</sup> Recordemos que la señal ErPred está validada.



**Figura 6.39** Predicción de seguir en secuencia. Modificación del control del camino de datos. Los módulos modificados o añadidos, así como las señales, se muestran en trazo grueso (respecto al esquema de la Figura 6.32).

Respecto del módulo LCIB, la señal ErPred debe ser entrada de éste módulo. Además, en el módulo "RdecoPBRopSEC" debe generarse una señal que indique que se está intepretando una instrucción de secuenciamiento condicional (SConDL, Figura 6.40).




**Figura 6.40** Predicción de seguir en secuencia. Modificación del módulo RdecoPBRopSEC. En negrita se muestra la señal añadida.

•439

En la Figura 6.42 se resaltan con trazo grueso los módulos modificados y las señales añadidas en la LCIB.

El módulo "seny\_cntS" genera, a partir de la señal SConDL, la señal SConA, la cual indica que una instrucción de secuenciamiento ocupa la etapa ALU (Figura 6.41).



**Figura 6.41** Módulo que recrea señales del camino de datos y genera señales específicas para la predicción en instrucciones de secuenciamiento condicional.

El módulo LDRS solo debe activar la señal RS cuando exista un riesgo de secuenciamiento. Notemos que, en las instrucciones de secuenciamiento condicional, al predecir seguir en secuencia no existe riesgo de secuenciamiento como tal.

El módulo LGR tiene como entrada la señal ErPred. Por tanto, además de los riesgos de datos y de secuenciamiento, debe de gestionar los errores de predicción.




Figura 6.42 Modificación en la LCIB. En una instrucción de secuenciamiento condicional se predice seguir en secuencia.

**Simulación.** En el Apéndice 6.14 y el Apéndice 6.15 se indican los ficheros utilizados para la simulación y la organización en directorios.

## Predicción fija de modificar el secuenciamiento.

No es necesario modificar el camino de datos, ya que por defecto la USE calcula, en instrucciones de secuenciamiento condicional, la dirección destino en la etapa DL y ésta puede utilizarse para actualizar el CP (Figura 6.32).

En la Figura 6.43 se muestra el caso en el cual la predicción es correcta. La etapa ALU se etiqueta como CPre para indicar que se comprueba la predicción. Debido al retardo en el cálculo de la dirección destino, hay que descartar la siguiente instrucción que se busca en secuencia<sup>23</sup>. Para ello, se inyecta una instrucción nop desde la etapa BUS, en el ciclo que se efectúa la predicción (etapa DL). Esto es, se produce una penalización de un ciclo.


<sup>23.</sup> Se denomina retardo de búsqueda, ya que no se dispone de la dirección destino de salto.

•441

							cic	los					
	dir.	instrucción	1	2	3	4	5	6	7	8	9	10	11
	8	bne x3, x8, 1\$	СР	BUS	D/L	CPre							
	12	add <b>x26</b> , x0, x4		CP	BU\$	nop	nop	nop	nop	nop			
1\$:	100	slt <b>x20</b> , x5, x6			CP	BUS	D/L	ALU	М	FMTL	ES		
	104	and <b>x9</b> , x9, x7				CP	BUS	D/L	ALU	М	FMTL	ES	
		recursos		+	USE	+	+						

**Figura 6.43** Predicción de modificar el secuenciamiento. Acierto en la predicción.

En la Figura 6.44 se muestra el caso en el cual la predicción es errónea. Hay que anular la instrucción predicha. En este diseño es factible, ya que no ha modificado el estado del procesador (excepto el CP, el cual se modifica al recuperarse) o la memoria.



**Figura 6.44** Predicción de modificar el secuenciamiento. Error en la predicción.

La anulación de la instrucción predicha requiere inyectar una instrucción "nop" desde la etapa BUS hacia la etapa DL en el ciclo de recuperación<sup>24</sup>.

En resumen, cuando la predicción es correcta se pierde un ciclo y cuando es errónea se pierden dos ciclos.


**Interacciones.** Al interpretarse una instrucción de secuenciamiento condicional se puede detectar un riesgo de datos (Figura 6.10). Como se predice modificar el secuenciamiento, existe una interacción con el riesgo de secuenciamiento. Este último debe ignorarse mientras exista riesgo de datos.

Por otro lado, en el ciclo de recuperación de un error de predicción no se pueden detectar riesgos, ya que la instrucción predicha se anula antes de decodificarse.

<sup>24.</sup> Notemos que también se puede inyectar una instrucción "nop" desde DL en el mismo ciclo. Si se efectúa esta acción, el control para anular instrucciones, tanto si se predice modificar el secuenciamiento como seguir en secuencia, es el mismo.

**Control de la USE.** Para añadir, en el diseño de la Figura 6.32, la predicción de modificar el secuenciamiento es necesario modificar el control de la USE y la LCIB. En cuanto al control de la USE es necesario modificar los módulos decodificador y DECS (Apéndice 6.18).

El módulo decodificador debe activar una señal al decodificar una instrucción de secuenciamiento condicional (SCond, Apéndice 6.17). Esta señal se utiliza en el control del multiplexor mrell (módulo PredM, Figura 6.45).



**Figura 6.45** Predicción de modificar el secuenciamiento. Modificación del control del camino de datos. Los módulos modificados o añadidos, así como las señales, se muestran en trazo grueso (respecto al esquema de la Figura 6.32).

En el módulo DECS debe tenerse en cuenta que, en una instrucción de secuenciamiento condicional, se ha predicho modificar el secuenciamiento. Entonces, hay que activar una señal de error de predicción (ErPred) si la predicción es errónea. Esta señal se utiliza para modificar el control del multiplexor msecuseg (módulo Ersec, Figura 6.46).

Notemos que en un error de predicción no es necesario actuar sobre el control del multiplexor mrell, ya que no existen interacciones.

El módulo LDRS solo debe activar la señal RS cuando exista un riesgo de secuenciamiento. Notemos que al predecir modificar el secuenciamiento se produce un riesgo de secuenciamiento, debido al retardo de búsqueda.



**Figura 6.46** Predicción de modificar el secuenciamiento. Modificación del módulo DECS.

Respecto del módulo LCIB, el esquema es el de la Figura 6.42. Hay que diseñar los módulos mostrados en trazo grueso.

**Simulación.** En el Apéndice 6.19 y el Apéndice 6.20 se indican los ficheros utilizados para la simulación y la organización en directorios.

### Predicción de sentido en función del signo del literal

La predicción se efectúa en la etapa DL y el secuenciamiento se establece en función de la predicción<sup>25</sup>. Cuando el signo del literal es positivo se predice seguir en secuencia<sup>26</sup>. En caso contrario se predice modificar el secuencamiento.

**Camino de datos de la USE.** Es necesario modificar el camino de datos, además de control del mismo, para extraer información de la instrucción. Para ello se utiliza el módulo Predictor, el cual determina el signo del literal<sup>27</sup>. La salida de este módulo, en el ciclo correspondiente (PredDL, PredA), es entrada de los módulos DECS y PredS (Figura 6.48).


**Control de la USE.** El diseño para cada una de las posibilidades de predicción ha sido efectuado previamente. En este nuevo diseño deben de acomodarse los dos diseños previos. Para ello se utiliza la señal PredDL, que es la salida del predictor (Apéndice 6.22 y Apéndice 6.23).

En el módulo DECS debe tenerse en cuenta que, en una instrucción de secuenciamiento condicional, la predicción está determinada por la señal PredA. Entonces, hay que activar una señal de error de predicción (ErPred) si la predicción es errónea. Esta señal se utiliza para modificar el control del multiplexor msecuseg (módulo Ersec, Figura 6.46).

<sup>25.</sup> El signo del literal no se conoce hasta la etapa DL.

<sup>26.</sup> Recordemos que por defecto se utiliza secuenciamiento implícito. En consecuencia, si se predice seguir en secuencia, en la etapa DL, no hay que efectuar ninguna actuación.

<sup>27.</sup> La señal de salida de este módulo no es necesario que esté validada. La información se valida en los módulos donde se utiliza.



**Figura 6.47** Predicción en función del sentido del literal. Modificación del módulo DECS.





Figura 6.48 Predicción de secuenciamiento en función del signo del literal de la instrucción. Modificación del camino de datos y del control del mismo. Los módulos modificados o añadidos, así como las señales, se muestran en trazo grueso (respecto al esquema de la Figura 6.32).

Respecto del módulo LCIB, el esquema es el de la Figura 6.49. La señal Pred es entrada del módulo LDRS, Esta señal se utiliza para determinar el posible riesgo de secuenciamiento, cuando una instrucción de secuenciamiento condicional ocupa la etapa DL<sup>28</sup>. En la Figura 6.49 se indica el módulo que hay que modificar, respecto al diseño previo, en trazo grueso.



**Figura 6.49** Predicción de secuenciamiento en función del signo del literal de la instrucción. Modificación en la LCIB. En una instrucción de secuenciamiento condicional se predice en función del signo del literal.

**Simulación.** En el Apéndice 6.24 y el Apéndice 6.25 se indican los ficheros utilizados para la simulación y la organización en directorios.

28. La señal Pred indica la predicción efectuada. Recordemos que el módulo LDRS solo debe activar la señal RS cuando exista un riesgo de secuenciamiento.

## **Apéndice 6.1: Retardos**

En el "package retardos\_cntl\_seg\_C" se declaran los retardos de los elementos de la lógica de interbloqueos del procesador segmentado con cortocircuitos (Figura 6.50).

LDC constant retLDC: time := 1 ns;
LDRD constant retLDRD\_C: time := 2 ns; cuando se utilizan cortocircuitos


Figura 6.50 Retardos de los elementos de la lógica de interbloqueos.

Los retardos del resto de elementos están indicados en la Figura 5.55.

### Apéndice 6.2: Organización de los ficheros: árbol de directorios

El árbol de directorios, desde el directorio raíz, de esta parte de la práctica es mimético al árbol de la práctica de los procesador serie y segmentado (LAB4 y LAB5), excluyendo el directorio que contiene el diseño de los cortocircuitos (CORTOCIRCUITOS). En los subdirectorios miméticos a los de LAB4 y LAB5, incluidos en LAB6, solo se incluyen los directorios que contienen ficheros modificados respecto a los diseño serie y segmentado (LAB4 y LAB5).

En el directorio CONTROL\_SEG\_CORTOS están incluidos todos los ficheros que se utilizan en la lógica de cortocircuitos e interbloqueos (LCIB, Figura 6.13), excepto los que no se modifican de la Práctica 5 (por ejemplo ENSAM\_RS, Apéndice 5.2)<sup>29</sup>. En el directorio CORTOCIRCUITOS están ubicados los ficheros que contienen las descripciones de los multiplexores que se utilizan para seleccionar entre los cortocircuitos y otros caminos.



**Figura 6.51** Arbol de directorios del control de la segmentación y cortocircuitos.

**Edición de ficheros.** En los directorios LATPROH, LDC y LDRD (Figura 6.51) se incluyen los ficheros que deben utilizarse para diseñar parte de la lógica LCIB. Los ficheros contienen la declaración de la interface<sup>30</sup>, la cual se corresponde con la especificada en el fichero "componentes\_control\_seg\_C\_pkg.vhd", ubicado en el directorio "componentes\_cntl\_seg\_pkg". La instanciación de estos elementos se efectúa en los ficheros incluidos en el directorio ENSAM\_RD.

•449

<sup>29.</sup> Tenga en cuenta que la especificación del módulo LDD es la que ha sido diseñada en la Práctica 5. Por tanto, entre otros, el directorio, de la Práctica 5, donde está ubicado el fichero debe ser accesible.

<sup>30.</sup> Ninguna de las interfaces debe modificarse.

En la Figura 6.52 se muestra la ubicación de "packages" que se utilizan en el programa de prueba para mostrar la evolución de la simulación. El directorio que se muestra sustituye al mismo directorio de la Práctica 5.

Directorios

LAB6/PROC\_SEG\_CORTOS

UTILIDADES\_pkg

impri\_traza\_pkg

Figura 6.52 Directorio que contiene "packages" utilizados en el programa de prueba.

## Apéndice 6.3: Documentación

La documentación ha sido generada utilizando la herramienta Doxygen. El fichero que hay que abrir con un navegador es "index.html" ubicado en el directorio LAB6/PROC\_SEG\_CORTOS/documentacio/hmtl.

Las pestañas que se muestran son autoexplicativas.

Dado un módulo se muestra un grafo de dependencias jerárquicas con otros módulos. Pulsando en un nodo del grafo se observan el módulo o módulos que agrupa. También se puede acceder al código VHDL que describe al módulo.

# Apéndice 6.4: Implementación de la activación de cortocircuitos y gestión de riesgos de datos

En el procesador es necesario, en primer lugar, detectar una dependencia entre instrucciones que se ejecutan concurrentemente o detectar una instrucción de secuenciamiento. Posteriormente hay que actuar. La actuación puede ser: utilizar un cortocircuito, bloquear o suspender la interpretación de instrucciones (riesgo de datos) o descartar instrucciones (riesgo de secuenciamiento).

En el diseño que se utiliza, todas las detecciones de dependencias que afectan a una instrucción se efectúan cuando la instrucción ocupa la etapa DL.

Notemos que la actuación no tiene porqué efectuarse en el mismo ciclo que la detección. El instante de actuación depende de la especificación del lenguaje máquina y de la microarquitectura utilizada. Por ejemplo, en la microarquitectura utilizada la mitad de los cortocircuitos están al principio de la etapa ALU.

En estas condiciones los módulos de detección son los mismos que en la Práctica 5, añadiendo módulos (inst\_latprob, LATPROH, Figura 6.13) que detecten la imposibilidad o no disponibilidad de cortocircuito en algunos casos.

El módulo LDC (Figura 6.13) es el encargado de activar los cortocircuitos, si es el caso<sup>31</sup>. Este módulo, a partir de la información generada en un ciclo determinado por el módulo LDD, puede actuar en el ciclo en que se genera la información o en el siguiente ciclo, según las dependencias detectadas. Notemos que hay cortocircuitos en la etapa DL y en la etapa ALU.

El módulo LDRD (Figura 6.13) junto con los módulos inst\_latprob y LATPROH, además del módulo LDD, detecta riesgos de datos. El módulo inst\_latprob detecta instrucciones cuya latencia de ejecución es mayor que un ciclo o instrucciones cuyo resultado no está disponible después de un ciclo o más ciclos debido al diseño de cortocircuitos utilizado en la microarquitectura (jalr, jal). El módulo LATPROH determina los ciclos en los cuales no está disponible el resultado mediante un cortocircuito, si es el caso.

En el diseño de la lógica de riesgos de datos no se tiene en cuenta que, en algunos de los diseños de la microarquitectura, en particular, de la lógica USE, no se puede producir algún riesgo de datos debido a la gestión efectuada en un riesgo de secuenciamiento. Esta decisión permite utilizar la misma lógica de detección de riesgos de datos en todos los diseños que se realizan. Por otro lado, no afecta al rendimiento, ya que si no se puede producir un riesgo no se detecta.

<sup>31.</sup> Notemos que la señal de control de los cortocircuitos se determina independientemente de si hay que bloquearse por un riesgo de datos.

### Caracterización de registros fuente y destino

Dado el formato de instrucciones "I" desagregaremos tres tipos de instruciones para la caracterización y enumeración en la utilización de registros del banco de registros. Para identificarlas utilizaremos como sufijo el acrónimo de la instrucción.

- I\_jalr: Para el cálculo de la dirección de la siguiente instrucción se utiliza el contenido de un registro y un operando especificado en la propia instrucción.
   Almacena la dirección de la instrucción mas cuatro en un registro especificado en la instrucción.
- I\_lw: Un operando se especifica en la propia instrucción. El otro operando y el resultado en registros. El resultado son 4 bytes.
- I\_lh\_b: Un operando se especifica en la propia instrucción. El otro operando y el resultado en registros. El resultado son 2 bytes (h) o un byte (b).
- I\_sw\_h\_b<sup>32</sup>: Un operando se especifica en la propia instrucción. Los otros dos operandos en registros. El resultado, que se almacena en memoria, son 2 bytes (h) o un byte (b).

Para la caracterización de riesgos de datos y cortocircuitos utilizaremos 3 dimensiones ortogonales: a) registros que se actualizan, registros que se leen y distancia entre instrucciones interpretadas. Para especificar el tipo de instrucción utilizaremos el acrónimo del formato de instrucción o los tres casos desagregados, seguido de un punto y el sufijo del registro fuente o destino, según el caso. Cuando en una clasificación no se muestra un caso desagregado (I con sufijo, I\_\*) se considera incluido en el caso I.

· Registro que se actualiza.



· Registros que se leen.



• Distancia entre instrucciones: 1, 2, 3 y 4.

### Cortocircuitos disponibles y riesgos de datos

En la Figura 6.16 se muestra el camino de datos con cortocircuitos. El destino de los cortocircuitos está en las etapas DL y ALU. Las fuentes de los cortocircuitos son las etapas M, FMTL y ES.

En la Figura 6.53 se muestran los cortocircuitos disponibles en un diagrama temporal.




Figura 6.53 Cortocircuitos disponibles en el camino de datos.

En la Figura 6.54 se muestran otros cortocircuitos que, por razones de causalidad, pueden ser factibles en el camino de datos. El acrónimo "a" en la fila inferior indica que la productora es una instrucción I\_jalr y la consumidora puede ser cualquier instrucción. El acrónimo "b" indica que la productora es I\_jalr o I\_w y la consumidora es cualquier instrucción. El acrónimo "c" indica que la productora es I\_h\_b y la consumidora es I\_sw\_h\_b<sup>33</sup>.




Figura 6.54 Otros cortocircuitos, no disponibles, pero factibles.

En las siguiente tablas se muestran los cortocircuitos disponibles dado un tipo de instrucción productora (fila), un tipo de instrucción consumidora (columna) y la distancia (Figura 6.55, Figura 6.56, Figura 6.57 y Figura 6.58).

455

9 10 11

ES

FMTL ES

M FMTL

ES

<sup>33.</sup> En una implementación habría que analizar con detalle la influencia en el tiempo de ciclo de este cortocircuito.

• Distancia 1. En las casillas de la tabla se muestran los cortocircuitos disponibles.

distancia = 1		midora)						
Reg. destino	B.rs1	B.rs2	I.rs1	R.rs1	R.rs2	S.rs1	S.rs2	l_sw_h_b.rs2
U.rd	C1L1	C1L2	C1L1	C1L1	C1L2	C1L1	C1L2	C1L2
J.rd	*	*	*	*	*	*	*	*
l.rd	C1L1	C1L2	C1L1	C1L1	C1L2	C1L1	C1L2	C1L2
R.rd	C1L1	C1L2	C1L1	C1L1	C1L2	C1L1	C1L2	C1L2
l_jalr.rd	*	*	*	*	*	*	*	*
l_lw.rd	Х	Х	Х	Х	Х	Х	Х	X
l_lh_b.rd	Х	Х	Х	Х	Х	Х	Х	X

Figura 6.55 Cortocircuitos a distancia 1.

En el caso de una marca X, se pierden ciclos. Cuando la marca es \* también se pierden ciclos, pero no se perderían si se hubiera añadido otro cortocircuito, lo cual es factible por causalidad (Figura 6.54).

• Distancia 2. En las casillas de la tabla se muestran los cortocircuitos disponibles.

distancia = 2		Registros fuente (consumidora)												
Reg. destino	B.rs1	B.rs2	I.rs1	R.rs1	R.rs2	S.rs1	S.rs2	I_sw_h_b.rs2						
U.rd	C2L1	C2L2	C2L1	C2L1	C2L2	C2L1	C2L2	C2L2						
J.rd	*	*	*	*	*	*	*	*						
l.rd	C2L1	C2L2	C2L1	C2L1	C2L2	C2L1	C2L2	C2L2						
R.rd	C2L1	C2L2	C2L1	C2L1	C2L2	C2L1	C2L2	C2L2						
l_jalr.rd	*	*	*	*	*	*	*	*						
l_lw.rd	*	*	*	*	*	*	*	*						
l_lh_b.rd	Х	X	X	Х	X	Х	Х	#						

Figura 6.56 Cortocircuitos a distancia 2

En el caso de una marca #, se pierden ciclos. Ahora bien, se podría añadir un cortocircuito, teniendo en cuenta la causalidad, aunque es posible que se incremente el tiempo de ciclo (Figura 6.54).

• Distancia 3. En las casillas de la tabla se muestran los cortocircuitos disponibles.

distancia = 3			Registros fuente (consumidora)								
Reg. destino	B.rs1	B.rs2	I.rs1	R.rs1	R.rs2	S.rs1	S.rs2				
U.rd	C3L1	C3L2	C3L1	C3L1	C3L2	C3L1	C3L2				
J.rd	C3L1	C3L2	C3L1	C3L1	C3L2	C3L1	C3L2				
l.rd	C3L1	C3L2	C3L1	C3L1	C3L2	C3L1	C3L2				
R.rd	C3L1	C3L2	C3L1	C3L1	C3L2	C3L1	C3L2				

Figura 6.57 Cortocircuitos a distancia 3

457

distancia = 4			Registros fuente (consumidora)								
Reg. destino	B.rs1	B.rs2	I.rs1	R.rs1	R.rs2	S.rs1	S.rs2				
U.rd	C4L1	C4L2	C4L1	C4L1	C4L2	C4L1	C4L2				
J.rd	C4L1	C4L2	C4L1	C4L1	C4L2	C4L1	C4L2				
l.rd	C4L1	C4L2	C4L1	C4L1	C4L2	C4L1	C4L2				
R.rd	C4L1	C4L2	C4L1	C4L1	C4L2	C4L1	C4L2				

Figura 6.58 Cortocircuitos a distancia 4.

# Apéndice 6.5: Simulación: modificación de la segmentación de la USE

Los ficheros que utiliza Quartus (Rproc\_MD\_MI\_C\_ModSecu.qsf y Rproc\_MD\_MI\_C\_ModSecu.qpf) se encuentran en el directorio LAB6/PROG\_SEG\_ModSecu/ENSAMBLADO/QUARTUS.

En los subdirectorios incluidos en LAB6/PROC\_SEG\_ModSecu solo se incluyen los ficheros modificados respecto a los diseños serie, segmentado y segmentado con cortocircuitos (LAB4, LAB5 y LAB6/PROC\_SEG\_CORTOS). En el fichero Rproc\_MD\_MI\_C\_ModSecu.qsf se puede observar la ubicación de los ficheros que se utilizan. El árbol de directorios de las prácticas previas del procesador debe ser accesible. Entre los ficheros necesarios están los editados para diseñar el control del procesador segmentado sin y con cortocircuitos.

Una vez ha sido abierto el proyecto con Quartus, hay que dar la orden "Processing \_> Start -> Start Analysis & Elaboration" . Esta orden elabora el diseño. Una vez elaborado el diseño sin errores, mediante la orden "Tools \_> Netlist Viewers -> RTL Viewer" se puede comprobar la elaboración efectuada.

El fichero Rproc\_MD\_MI\_C\_ModSecu.vhd contiene la descripción en VHDL del procesador descrito. Este fichero está ubicado en el directorio LAB6/PROC\_SEG\_ModSecu/ENSAMBLADO/CODIGO<sup>34 35</sup>

### Preparación de la simulación

El fichero de comprobación, denominado prueba\_Rproc\_MD\_MI\_C\_ModSecu.vhd, se encuentra en el directorio LAB6/PROC\_SEG\_ModSecu/ENSAMBLADO/PRUEBAS. En este directorio también se encuentra el fichero para formatear las señales que se visualizan en la ventana temporal.

El fichero prueba\_Rproc\_MD\_MI\_C\_ModSecu.vhd utiliza los mismos genéricos que el fichero parejo de la Práctica 4.

#### Simulación con ModelSim

Para efectuar una simulación realice los mismos pasos descritos en la Práctica 4 (página 305).

<sup>34.</sup> La organización del proyecto en directorios se muestra en el Apéndice 6.6.

<sup>35.</sup> En el Apéndice 6.7 se indica una posibilidad para analizar el diseño y su estructura utilizando un navegador.

## Simulación de un programa concreto

Los programas se encuentran en la misma ubicación que en la Práctica 4 (página 306).

En la ventana de tiempo se muestran las mismas señales que antes de modificar la segmentación de la USE.

Los ficheros de resultados que se obtengan deben ser idénticos a los que se obtienen cuando se simula con el procesador segmentado con cortocircuitos.

#### Información textual de la simulación

En la representación textual se muestra la misma información que antes de modificar la segmentación de la USE.

# Apéndice 6.6: Organización de los ficheros: modificación de la segmentación de la USE

El árbol de directorios, desde el directorio raíz, de esta parte de la práctica es mimético a los árboles de las prácticas de los procesadores serie, segmentado sin y con cortocircuitos. En este árbol se incluyen los directorios que contienen el diseño de la USE.

En los subdirectorios miméticos a los de los diseños anteriores solo se incluyen los directorios que contienen ficheros modificados respecto a los diseños de los procesadores previos<sup>36</sup>.

El árbol de directorios que contiene los ficheros VHDL modificados, que describen el procesador con la modificación de la segmentación de la USE, se muestra en la Figura 6.59 y en la Figura 6.60.



**Figura 6.59** Modificación de la segmentación de la USE. Directorio que contiene los directorios y ficheros que describen el ensamblado del procesador con las memorias.

36. Tenga en cuenta que se utilizan algunas especificaciones de la logica LCIB diseñada en la Práctica 5 y las diseñadas, hasta llegar a este diseño, en esta práctica. A partir de ahora, cuando una modificación utilice parte de diseños previos se indicará como otros proyectos QUARTUS del procesador.

#### Directorio

a. El decodificador es el mismo que antes de modificar la segmentación. Se ha modificado la forma de etiquetar la selección en el multiplexor mSI.

**Figura 6.60** Modificación de la segmentación de la USE. Arbol de directorios del procesador.

# Apéndice 6.7: Documentación: modificación de la segmentación de la USE

La documentación ha sido generada utilizando la herramienta Doxygen. El fichero que hay que abrir con un navegador es "index.html" ubicado en el directorio LAB6/PROC\_SEG\_ModSecu/documentacio/hmtl.

Las pestañas que se muestran son autoexplicativas.

Dado un módulo se muestra un grafo de dependencias jerárquicas con otros módulos. Pulsando en un nodo del grafo se observan el módulo o módulos que agrupa.

También se puede acceder al código VHDL que describe a un módulo.

•465

# Apéndice 6.8: Reducción de la latencia al ejecutar la instrucción "jal": control del encaminamiento por instrucción

En la tabla de la Figura 6.61 se describen las señales de encaminamiento para cada instrucción (minúsculas) o subconjunto de instrucciones (mayúsculas). Además, se indican las unidades funcionales utilizadas. Esta tabla es una ampliación de la tabla de la Figura 4.90, se ha añadido una columna, correspondiente al multiplexor mrell, y se han modificado las señales mSIC y opSEC.

СоОр			bits 4	2			~	۵	_	2	S	S		С	puc		۵	ည
bits 6 5	000	001	010	011	100	101	PBR	Juni	m L	JE .	mES	Smui	mSI	mSIC	SInCond	opALU	opMD	opSEC
00	LOAD						si	ı	reg	inm	MD			seculmpl	no	si	si	no
					OP_IMM		si	Ι	reg	inm	ALU			seculmpl	no	si	no	no
						auipc	si	U	СР	inm	ALU			seculmpl	no	si	no	no
01	STORE						no	S	reg	inm				seculmpl	no	si	si	no
					OP		si		reg	reg	ALU			seculmpl	no	si	no	no
						lui	si	U	cero	inm				seculmpl	no	si	no	no
10																		
11	BRANCH						no		reg	reg		В	rel	secu	no	no	no	si
		jalr					si		reg		ret	- 1	indx	secuMod	no	no	no	si
		•		jal			si				ret	J	rel	seculmpl	si	no	no	no
					SYSTEM													

**Figura 6.61** Reducción de la latencia de la instrucción "jal". Señales de encaminamiento para las instrucciones e indicación de las unidades funcionales utilizadas.

Cuando en una casilla no hay ningún acrónimo se está indicando que no es importante el valor.

En la Figura 6.62 se muestra la modificación del autómata de control de la Figura 4.49.




Figura 6.62 Reducción de la latencia de la instrucción "jal". Modificación en los módulos en el autómata de control. DEC: decodificación y gestión de las señales de error. DECS: segundo nivel de decodificación y control para las instrucciones de secuenciamiento condicional y gestión de las señales de condición. decoCoerr: identificación de secuencias de bits que no pertenecen al lenguaje máquina implementado.

En la Figura 6.63 se muestra la modificación en la organización del decodificador DEC de la Figura 4.50.




Figura 6.63 Reducción de la latencia de la instrucción "jal". Modificación en la organización del decodificador DEC. El módulo decocamino utiliza los bits del código de operación de una instrucción para generar las señales de encaminamiento. Los otros módulos utilizan los bits mostrados para generar las señales decontrol de las unidades funcionales.

:467

# Apéndice 6.9: Reducción de la latencia al ejecutar la instrucción "jal": señales de control del secuenciamiento

En la tabla de la Figura 6.64 se muestran las señales de control del secuenciamiento para cada instrucción (módulo DEC de la Figura 6.62, módulo decoopSEC de la Figura 6.63). Esta tabla es una modificación de la tabla de la Figura 4.110.

Co			bits 4		opSEC			mSIC									
bits 6 5	000	001	010	011	100	101	3	2	1	0							
00	LOAD				OP_IMM	auipc	no	sec	culm	olicto	seculmpl						
01	STORE				OP	lui	no	seculmplicto			seculmplicto			seculmplicto			seculmpl
10																	
11	BRANCH						si	se	ecuC	ond	secu						
1 .		jalr					si	se	culno	cond	secuMod						
				jal			no	sec	culm	olicto							
					SYSTEM												

**Figura 6.64** Señal opSEC y control del multiplexor de secuenciamiento mSIC. Los acrónimos seculmpl/secuMod se codifican como 0/1. Una casilla en blanco indica que el valor no importa.

La instrucción "jal" se ejecuta cuando está ubicada en la etapa DL. En consecuencia, se modifican las señales mSIC y opSEC (Figura 6.63). Al indicar en opSEC que no es una instrucción de secuenciamiento se selecciona la entrada cero del multiplexor msecuseg (Figura 6.32), lo cual determina secuenciamiento implícito cuando la instrucción ocupa la etapa ALU.

# Apéndice 6.10: Simulación: reducción de la latencia al ejecutar la instrucción "jal"

Los ficheros que utiliza Quartus (Rproc\_MD\_MI\_C\_ModSecu\_rell.qsf y Rproc\_MD\_MI\_C\_ModSecu\_rell.qpf) se encuentran en el directorio LAB6/PROC\_SEG\_ModSecu\_rell/ENSAMBLADO/QUARTUS

En los subdirectorios incluidos en LAB6/PROC\_SEG\_ModSecu\_rell solo se incluyen los ficheros modificados respecto a todos los diseños previos del procesador (LAB4/PROC\_SERIE, LAB5/PROC\_SEGMENTADO,LAB6/PROC\_SEG\_CORTOS y LAB6/PROC\_SEG\_ModSecu). En el fichero Rproc\_MD\_MI\_C\_ModSecu\_rell.qsf se puede observar la ubicación de los ficheros que se utilizan.

Una vez ha sido abierto el proyecto con Quartus, hay que dar la orden "Processing \_> Start -> Start Analysis & Elaboration" . Esta orden elabora el diseño. Una vez elaborado el diseño sin errores, mediante la orden "Tools \_> Netlist Viewers -> RTL Viewer" se puede comprobar la elaboración efectuada<sup>37</sup>.

El fichero Rproc\_MD\_MI\_C\_ModSecu\_rell.vhd contiene la descripción en VHDL del procesador descrito. Este fichero está ubicado en el directorio LAB6/PROC\_SEG\_ModSecu\_rell/ENSAMBLADO/CODIGO<sup>38 39</sup>

#### Preparación de la simulación

El fichero de comprobación, denominado prueba\_Rproc\_MD\_MI\_C\_ModSecu\_rell.vhd, se encuentra en el directorio LAB6/PROC\_SEG\_ModSecu\_rell/ENSAM-BLADO/PRUEBAS. En este directorio también se encuentra el fichero para formatear las señales que se visualizan en la ventana temporal.

El fichero prueba\_Rproc\_MD\_MI\_C\_ModSecu\_rell.vhd utiliza los mismos genéricos que el fichero parejo de la Práctica 4.

#### Simulación con ModelSim

Para efectuar una simulación realice los mismos pasos descritos en la Práctica 4.

<sup>37.</sup> En uno de los ficheros que se suministra de la lógica LCIB hay que efectuar una descripción de la lógica que se diseña en esta parte de la práctica (Apéndice 6.11). El fichero que se suministra contiene la declaración de la interface y una especificación de una arquitectura que no es correcta.

<sup>38.</sup> La organización del proyecto en directorios se muestra en el Apéndice 6.11.

<sup>39.</sup> En el Apéndice 6.12 se indica una posibilidad para analizar el diseño y su estructura utilizando un navegador.

### Simulación de un programa concreto

Los programas se encuentran en la misma ubicación que en la Práctica 4.

En la ventana de tiempo se muestran algunas de las señales del camino de datos, las cuales están ordenadas para facilitar la observación.

**Ventana temporal de Modelsim.** En la ventana temporal de ModelSim se muestran etiquetas que están asociadas a señales del camino de datos. Estas etiquetas están ordenadas para asociarlas a etapas de forma simple.

En partircular, en el grupo de señales asociadas a la etapa DL se ha añadido la señal denominada "S\_InCond\_jal", que indica que la etapa DL está ocupada por una instrucción "jal". En la etapa ALU se ha añadido la salida del multiplexor mrell y la señal de selección de este multiplexor (Figura 6.65).

	PE ALU	Permiso de escritura en el BR de la instrucción que ocupa la etapa ALU
ALU	IDE ALU	Identificador de registro destino de la instrucción que ocupa la etapa ALU
	opALU	Control de la ALU
	opSEC	Control del secuenciamiento
	opMD	Control de la MD
	me_meu_ig <sup>a</sup>	Salida del circuito que evalúa la condición
	sel_muxSIC	Selección del multiplexor muxSIC (secuenciamiento)
	muxSIC	Salida del multiplexor muxSIC (secuenciamiento)
	selmxsecseg	Selección del multiplexor mxsecseg (secuenciamiento)
	mxsegsec	Próximo valor del registro CP
	sel_mrell	Selección del multiplexor mrell
	muxrell	Salida del multiplexor mrell
	C2C1_L1 <sup>b</sup>	Cortocircuitos correspondientes al campo identificador de registro rs1 (IDL1) (C2L1 y C1L1)
	C2C1_L2	Cortocircuitos correspondientes al campo identificador de registro rs2 (IDL2) (C2L2 y C1L2)
	PE_DL	Permiso de escritura en el BR de la instrucción que ocupa la etapa DL
	IDE_DL	Identificador de registro destino de la instrucción que ocupa la etapa DL
DL	C4C3_L1	Cortocircuitos correspondiente al campo identificador de registro rs1 (IDL1) (C4L1 y C3L1)
DL	C4C3_L2	Cortocircuitos correspondiente al campo identificador de registro rs2 (IDL2) (C4L2 y C3L2)
	val_IDL1	Validez del campo rs1 (IDL1) de la instrucción que ocupa la etapa DL
	IDL1	Campo rs1 (IDL1) de la instrucción que ocupa la etapa DL
	val_IDL2	Validez del campo rs2 (IDL2) de la instrucción que ocupa la etapa DL
	IDL2	Campo rs2 (IDL2) de la instrucción que ocupa la etapa DL
	S_Incond_ja	Una instrucción de secuenciamiento "jal" ocupa la etapa DL

a. Las señales están ordenadas, de izquierda a derecha, en el sentido en que se muestran.

Figura 6.65 Reducción de la latencia al ejecutar la instrucción "jal".

Señales en la ventana temporal de Modelsim.

b. Las señales C2L1 y C1L1, del camino de datos, que transportan un bit, han sido agrupadas en la señal C2C1\_L1 en la ventana de tiempo. El bit más significativo de la señal C2C1\_L1 corresponde a la señal C2L1 y el bit menos significativo a la señal C1L1. Para las señales CXCY\_LZ se ha utilizado la misma codificación.

### Información textual de la simulación

En la representación textual es la misma que antes de reducir la latencia de ejecución de la instrucción "jal", excepto para la instrucción "jal".

**Representación de las instrucciones.** La representación de una instrucción "jal" se modifica (Figura 6.66).




Figura 6.66 Acrónimos utilizadas en las etapas al progresar una instrucción "jal".

Por otro lado, al ejecutar la instrucción "jal" se observa un ciclo de riesgo de secuenciamiento, en lugar de los dos ciclos que se observaban previamente.

•473

## Apéndice 6.11: Organización de los ficheros: reducción de la latencia al ejecutar la instrucción "jal"

El árbol de directorios, desde el directorio raíz, de esta parte de la práctica es mimético al árbol de la parte de la práctica donde se modifica la segmentación de la USE.

En los subdirectorios miméticos solo se incluyen los directorios que contienen ficheros modificados respecto al diseño donde se modifica la segmentación de la USE.

El árbol de directorios que contiene los ficheros VHDL modificados, que describen el procesador con reducción de la latencia de ejecución de una instrucción "jal", se muestra en la Figura 6.67 y en la Figura 6.68

```
Directorio

LAB6/PROC_SEG_ModSecu_rell

ENSAMBLADO

CODIGO

PRUEBAS

QUARTUS

RESULTADOS

tipos_constantes_pkg


componentes_proc_MD_MI_pkg
```

**Figura 6.67** Reducción de la latencia de la instrucción "jal". Directorio que contiene los directorios y ficheros que describen el ensamblado del procesador con las memorias.

# Directorio LAB6/PROC\_SEG\_ModSecu\_rell PROCESADOR AUTO\_CONTROL DECODIFICADOR CODIGO CAMINO\_DATOS USecuen componentes\_secuenciamiento\_pkg ENSAMBLADO\_US CODIGO ENSAMBLADO\_DECO\_UC\_US CODIGO

**Figura 6.68** Reducción de la latencia de la instrucción "jal". Arbol de directorios del procesador.

En los directorios CONTROL\_SEGMENTACION y CONTROL\_SEG\_CORTOS están incluidos todos los ficheros que se utilizan en la lógica de interbloqueos, excepto los que no se modifican de las prácticas o diseños previos (LIB, Figura 6.34). En la Figura 6.69 se muestran los directorios donde residen ficheros modificados y el fichero que debe editarse<sup>40</sup>.



**Figura 6.69** Reducción de la latencia de la instrucción "jal". Arbol de directorio del control de la segmentación y del control de cortocircuitos..

**Edición de ficheros.** En el directorio LDRS/CODIGO (Figura 6.69) se incluye el fichero que debe utilizarse para diseñar parte de la lógica LCIB (LDRS\_ModSecu\_rell.vhd). El fichero contiene la declaración de la interface<sup>41</sup>, la cual se corresponde con la especificada en el fichero "componentes\_control\_seg\_ModSecu\_rell\_pkg.vhd", ubicado en el directorio "componentes\_cntl\_seg\_pkg". La instanciación de este elemento se efectúa en el fichero incluido en el directorio ENSAM\_RS.

<sup>40.</sup> Tenga en cuenta que los ficheros que se utilizan de otros proyectos QUARTUS del procesador deben ser accesibles. .

<sup>41.</sup> Ninguna de las interfaces debe modificarse.

## Apéndice 6.12: Documentación: reducción de la latencia al ejecutar la instrucción "jal"

La documentación ha sido generada utilizando la herramienta Doxygen. El fichero que hay que abrir con un navegador es "index.html" ubicado en el directorio LAB6/PROC\_SEG\_ModSecu\_rell/documentacio/hmtl.

Las pestañas que se muestran son autoexplicativas.

Dado un módulo se muestra un grafo de dependencias jerárquicas con otros módulos. Pulsando en un nodo del grafo se observan el módulo o módulos que agrupa.

También se puede acceder al código VHDL que describe a un módulo.

## Apéndice 6.13: Predicción de seguir en secuencia: señales de control del secuenciamiento condicional

En la tabla de la Figura 6.70 se muestran las condiciones que se evalúan en las instrucciones BRANCH, el control del multiplexor mSIC (acrónimo secu) y la señal ErPred. Esta tabla es una modificación de la tabla de la Figura 4.111 al tener en cuenta la predicción de seguir en secuencia.

	funct3		bits 13	12			opSEC 3 2 1 0		Salidas de EVAL	mSIC	(secu)	ErPred			
	bit 14	00	01	10	11	3			0		ig, me, meu	cumple	no cumple	cumple	no cumple
ĺ	0	beq							1 [	ig	secuMod	seculmpl	error	acierto	
			bne						П	not ig	secuMod	seculmpl	error	acierto	
ĺ	1	blt				si	1	funct3		П	me	secuMod	seculmpl	error	acierto
			bge							П	not me or ig	secuMod	seculmpl	error	acierto
				bltu							meu	secuMod	seculmpl	error	acierto
		bgeu			not meu or ig	secuMod	seculmpl	error	acierto						
	F: 0.70														

Figura 6.70 Predicción de seguir en secuencia. Instrucciones BRANCH. Condición que se evalúa, control del multiplexor mSIC y señal ErPred. Igualdad: ig, menor utilizando aritmética entera (signed): me, menor utilizando aritmética con naturales (unsigned): meu. Los acrónimos seculmpl/secuMod se codifican como 0/1.

La señal ErPred se genera en el módulo DECS, cuando se conoce el resultado de la evaluación. En la Figura 6.71 se muestra la modificación del autómata de control de la Figura 6.62.




Figura 6.71 Predicción de seguir en secuencia- Modificación en los módulos del autómata de control. DEC: decodificación y gestión de las señales de error. DECS: segundo nivel de decodificación y control para las instrucciones de secuenciamiento condicional y gestión de las señales de condición. decoCoerr: identificación de secuencias de bits que no pertenecen al lenguaje máquina implementado.

#### Apéndice 6.14: Simulación: predicción de seguir en secuencia

Los ficheros que utiliza Quartus (Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSecu.qsf y Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSecu.qpf) se encuentran en el directorio LAB6/PROC SEG ModSecu rell PreSecu/ENSAMBLADO/QUARTUS

En los subdirectorios incluidos en LAB6/PROC\_SEG\_ModSecu\_rell\_PreSecu solo se incluyen los ficheros modificados respecto a los proyectos QUARTUS previos del procesador. En el fichero Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSecu.qsf se puede observar la ubicación de los ficheros que se utilizan.

Una vez ha sido abierto el proyecto con Quartus, hay que dar la orden "Processing \_> Start -> Start Analysis & Elaboration" . Esta orden elabora el diseño. Una vez elaborado el diseño sin errores, mediante la orden "Tools \_> Netlist Viewers -> RTL Viewer" se puede comprobar la elaboración efectuada<sup>42</sup>.

El fichero Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSecu.vhd contiene la descripción en VHDL del procesador descrito.

#### Preparación de la simulación

El fichero de comprobación, denominado prueba\_Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSecu.vhd se encuentra en el directorio LAB6/PROC\_SEG\_ModSecu\_rell\_PreSecu/ENSAMBLADO/PRUEBAS. En este directorio también se encuentra el fichero para formatear las señales que se visualizan en la ventana temporal.

El fichero prueba\_Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSecu.vhd utiliza los mismos genéricos que el fichero parejo de la Práctica 4.

#### Simulación con ModelSim

Para efectuar una simulación efectúe los mismos pasos descritos en la Práctica 4.

<sup>42.</sup> En alguno de los ficheros que se suministra hay que efectuar una descripción de la lógica que se diseña en esta parte de la práctica (Apéndice 6.15). Los ficheros que se suministran contienen la declaración de la interface y la especificación de una arquitectura que no es correcta.

#### Simulación de un programa concreto

Los programas se encuentran en la misma ubicación que en la Práctica 4.

En la ventana de tiempo se muestran algunas de las señales del camino de datos, las cuales están ordenadas para facilitar la observación.

**Ventana temporal de Modelsim.** En la ventana temporal de ModelSim se muestran etiquetas que están asociadas a señales del camino de datos. Estas etiquetas están ordenadas para asociarlas a etapas de forma simple.

En partircular, en el grupo de señales asociadas a la etapa ALU se ha añadido la señal ErPre, que indica si la predición de sentido efectuada en la etapa DL, al ser ocupada por una instrucción de secuenciamiento condicional en el ciclo previo, es errónea.

	ErPre	Error de predicción de sentido en una instrucción de secuenciamiento condicional									
	C2C1_L2	Cortocircuitos correspondientes al campo identificador de registro rs2 (IDL2) (C2L2 y C1L2)									
	C2C1_L1b	Cortocircuitos correspondientes al campo identificador de registro rs1 (IDL1) (C2L1 y C1L1)									
	muxrell	Salida del multiplexor mrell									
	sel_mrell	Selección del multiplexor mrell									
	mxsegsec	Próximo valor del registro CP									
	selmxsecseg	Selección del multiplexor mxsecseg (secuenciamiento)									
	muxSIC	Salida del multiplexor muxSIC (secuenciamiento)									
	sel_muxSIC	Selección del multiplexor muxSIC (secuenciamiento)									
	me_meu_ig <sup>a</sup>	Salida del circuito que evalúa la condición									
	opMD	Control de la MD									
	opSEC	Control del secuenciamiento									
	opALU	Control de la ALU									
ALU	IDE_ALU	Identificador de registro destino de la instrucción que ocupa la etapa ALU									
	PE_ALU	Permiso de escritura en el BR de la instrucción que ocupa la etapa ALU									

a. Las señales están ordenadas, de izquierda a derecha, en el sentido en que se muestran.

**Figura 6.72** Predicción de seguir en secuencia. Señales en la ventana temporal de Modelsim.

#### Información textual de la simulación

En la representación textual se distinguen grupos de información compuestos de dos filas. En la primera fila se representan los cortocircuitos, información sobre la predicción cuando una instrucción de secuenciamiento condicional ocupa la etapa DL e información sobre la comprobación de la predicción cuando una instrucción de secuenciamiento condi-

b. Las señales C2L1 y C1L1, del camino de datos, que transportan un bit, han sido agrupadas en la señal C2C1\_L1 en la ventana de tiempo. El bit más significativo de la señal C2C1\_L1 corresponde a la señal C2L1 y el bit menos significativo a la señal C1L1. Para las señales CXCY\_LZ se ha utilizado la misma codificación.

cional ocupa la etapa ALU. En la segunda fila se representa información en cada etapa de la segmentación, además de la detección de riesgos. La representación utilizada es idéntica a la utilizada en la Práctica 5.

**Representación de la predicción.** En la primera fila, encima del acrónimo RD de la segunda fila, se utiliza el acrónimo Pre para indicar predicción. El tipo de predicción es seguir en secuencia. Para indicarlo se utiliza el acrónimo SE.

Representación de la comprobación de la predicción. En la primera fila, encima del acrónimo RS de la segunda fila, se utiliza el acrónimo CPr para indicar la comprobación de la predicción. Para indicar el resultado de la comprobación se utiliza el acrónimo E para error en la predicción y C para el caso contrario.

**Representación de las instrucciones.** La representación de una instrucción de secuenciamiento condicional se modifica (Figura 6.73).

Instrucción	Etapas	Comentario
secuenciamiento condicional	DL CPre	CPre: comprobación de la predicción

Figura 6.73 Acrónimos utilizadas en las etapas al progresar una instrucción de secuenciamiento condicional.

Representación de la inyección de una instrucción nop desde la etapa DL debido a un error de predicción. Se utiliza el acrónimo "nop" desde la etapa ALU. (Figura 6.74).



**Figura 6.74** Acrónimos utilizados en una instrucción nop inyectada desde la etapa DL debido a un error de predicción.

En la Figura 6.75 se muestra una secuencia de instrucciones. En el ciclo 43, al ocupar la instrucción "beq x15,..." la etapa DL, se predice seguir en secuencia. En el siguiente ciclo se comprueba la predicción y se determina que es correcta. Las instrucciones que siguen en secuencia se siguen interpretando.

En el ciclo 47, cuando la etapa DL está ocupada por la instrucción "bne x15, ...", se predice seguir en secuencia. En el siguiente ciclo se comprueba que la predicción es errónea. En este ciclo se actualiza el registro CP. Además, se inyectan instrucciones "nop" desde la etapa DL y BUS hacia las etapas ALU y DL respectivamente. Esta acción se observa en el ciclo 49.

						1						
				L2 L1	L2 L1							
				c43 c43	c21 c21	1	2 3	4	Pre	CPr		
Ciclo	prox_CP	BUS	DL (L.E.)	DL	А	М	FMTL	E	RD	RS		
				00 00	00 00							
42	0000011C	00E78A63	addi x13, x0 , x000	DL	A	M	F	ΙE	RD: 0	RS: 0		
				01 10	00 00		3	4	Pre: SE		Pre	edicción de seguir en secuencia
43	00000120	02E7F263	beq x15, x14, x00A	DL	A	R	F	E	RD: 0	RS: 0		
				10 00	00 00			4	Pre: SE	CPr: C	Pre	edicción de seguir en secuencia
44	00000124	40F70733	bgeu x15, x14, x012	DL	CPr	R	R	ΙE	RD: 0	RS: 0	Ac	ierto en la predicción de "beq x15, "
				00 00	00 00					CPr: C	Ac	ierto en la predicción de "bgeu x15, "
45	00000128	00100693	sub x14, x14, x15	DL	CPr	-	R	ΙE	RD:	RS: 0		
	1			00 00	00 00							
46	0000012C	FEE79AE3	addi x13, x0 , x001	DL	A	-	-	ΙE	RD: 0	RS: 0		
				00 00	00 00				Pre: SE		Pre	edicción de seguir en secuencia
47	00000130	02069063	bne x15, x14, xFFA	DL	A	R	-	-	RD: 0	RS: 0		
				00 00	10 00		2		Pre: SE	CPr: E	Pre	edicción de seguir en secuencia
48	00000110		bne x13, x0 , x010	DL	T Cyrc	R	R	- /	RD: 0	RS: 0	Err	or en la predicción de "bne x15, ."
				00 00	00 10	<u> </u>	2					
49	00000120	02E7F263	addi x0 , x0 , x000	DLN	nop	-/	R	<e< td=""><td>RD: 0</td><td>RS: 0</td><td></td><td></td></e<>	RD: 0	RS: 0		
				00 00	00 00	\			Pre: SE		Pre	edicción de seguir en secuencia
50	00000124	40F70733	bgeu x15, x14, x012	DL	AN	nop	-	E	RD: 0	RS: 0		
				00 00	00 00					CPr: C	Ac	ierto en la predicción de "bgeu x15, "
51	00000128	00100693	sub x14, x14, x15	DL	CPr	RN	nop	17	RD: 0	RS: 0		
				00 00	00 00							
52	0000012C	FEE79AE3	addi x13, x0 , x001	DL	A	-	RN	nop	RD: 0	RS: 0		

**Figura 6.75** Predicción de seguir en secuencia. Representación textual de la interpretación de una secuencia de instrucciones.

## Apéndice 6.15: Organización de los ficheros: predicción de seguir en secuencia

El árbol de directorios, desde el directorio raíz (LAB6/PROC\_SEG\_ModSecu\_rell\_PreSecu) de esta parte de la práctica, es mimético al árbol de los proyectos QUARTUS previos del procesador.

En los subdirectorios miméticos solo se incluyen los directorios que contienen ficheros modificados respecto a los proyectos previos.

El árbol de directorios, que contiene los ficheros VHDL modificados, que describen el procesador, en el cual se predice seguir en secuencia en instrucciones de secuenciamiento condicional, se muestra en la Figura 6.76 y en la Figura 6.77

```
Directorio

LAB6/PROC_SEG_ModSecu_rell_PreSecu

ENSAMBLADO

CODIGO

PRUEBAS

QUARTUS

RESULTADOS

componentes_proc_MD_MI_pkg
```

**Figura 6.76** Predicción de seguir en secuencia en instrucciones de secuenciamiento condicional. Directorio que contiene los directorios y ficheros que describen el ensamblado del procesador con las memorias.



Figura 6.77 Predicción de seguir en secuencia en instrucciones de secuenciamiento condicional. Arbol de directorios del procesador.

En los directorios CONTROL\_SEGMENTACION y CONTROL\_SEG\_CORTOS están incluidos todos los ficheros que se utilizan en la lógica de interbloqueos, excepto los que no se modifican de las prácticas o diseños previos (LIB, Figura 6.42). En la Figura 6.78 se muestran los directorios donde residen ficheros modificados y el fichero que debe editarse<sup>43</sup>.




Figura 6.78 Predicción de seguir en secuencia en instrucciones de secuenciamiento condicional. Arbol de directorios del control de la segmentación y del control de los cortocircuios.

**Edición de ficheros.** En los directorios Ersec y Erell (Figura 6.77) se incluyen los ficheros que deben utilizarse para diseñar el control de los multiplexores msecuseg y mrell. Cada fichero contiene la declaración de la interface<sup>44</sup>, las cuales se corresponden con las especificadas en el fichero "componentes\_secuenciamiento\_PreSecu\_pkg.vhd", ubicado en el directorio "componentes\_secuenciamiento\_pkg". La instanciación de estos elementos se efectúa en el fichero incluido en el directorio ENSAMBLADO\_US.

En los directorios LDRS y LGR (Figura 6.78) se incluyen los ficheros que deben utilizarse para diseñar parte de la lógica LCIB. Cada fichero contiene las declaraciones de las interfaces, las cuales se corresponden con las especificadas en el fichero "componentes\_control\_seg\_ModSecu\_rell\_PreSecu\_pkg.vhd", ubicado en el directorio "componentes\_cntl\_seg\_pkg". La instanciación de estos elementos se efectúa en el fichero incluido en el directorio ENSAM\_RS.

<sup>43.</sup> Tenga en cuenta que los ficheros que se utilizan de otros proyectos QUARTUS del procesador deben ser accesibles.

<sup>44.</sup> Ninguna de las interfaces de los diseños que se solicitan debe modificarse.

#### Apéndice 6.16: Documentación: predicción de seguir en secuencia

La documentación ha sido generada utilizando la herramienta Doxygen. El fichero que hay que abrir con un navegador es "index.html" ubicado en el directorio LAB6/PROC\_SEG\_ModSecu\_rell\_PreSecu/documentacio/hmtl.

Las pestañas que se muestran son autoexplicativas.

Dado un módulo se muestra un grafo de dependencias jerárquicas con otros módulos. Pulsando en un nodo del grafo se observan el módulo o módulos que agrupa.

También se puede acceder al código VHDL que describe a un módulo.

## Apéndice 6.17: Predicción de modificar el secuenciamiento: control del encaminamiento por instrucción

En la tabla de la Figura 6.79 se describen las señales de encaminamiento para cada instrucción (minúsculas) o subconjunto de instrucciones (mayúsculas). Además, se indican las unidades funcionales utilizadas. Esta tabla es una ampliación de la tabla Figura 6.61, se ha añadido una columna, correspondiente a la señal SCond, la cual se utiliza para controlar el multiplexor mrell. La señal SCond se genera en el módulo decoopSEC del decodificador.

СоОр			bits 4	2				۵
bits 6 5	000	001	010	011	100	101	PBR	InmD
00	LOAD						si	ı
					OP_IMM		si	ı
						auipc	si	U
01	STORE						no	S
					OP		si	
						lui	si	U
10								
11	BRANCH						no	
		jalr					si	
				jal			si	
					SYSTEM			

PBR	Juni	mL1	mL2	mES	inmS	mSI	mSIC	SInCond	SCond		opALU	орМD	opSEC
si	ı	reg	inm	MD			seculmpl	no	no	l	si	si	no
si	ı	reg	inm	ALU			seculmpl	no	no	l	si	no	no
si	U	СР	inm	ALU			seculmpl	no	no	l	si	no	no
no	S	reg	inm				seculmpl	no	no		si	si	no
si		reg	reg	ALU			seculmpl	no	no		si	no	no
si	U	cero	inm				seculmpl	no	no		si	no	no
no		reg	reg		В	rel	secu	no	si		no	no	si
si		reg		ret	ı	indx	secuMod	no	no		no	no	si
si				ret	٦	rel		si	no		no	no	si

**Figura 6.79** Predicción de modificar el secuenciamiento. Señales de encaminamiento para las instrucciones e indicación de las unidades funcionales utilizadas.

Cuando en una casilla no hay ningún acrónimo se está indicando que no es importante el valor.

En la Figura 6.80 se muestra la modificación del autómata de control de la Figura 6.62.




Figura 6.80 Predicción de modificar el secuenciamiento. Modificación en los módulos del autómata de control. DEC: decodificación y gestión de las señales de error. DECS: segundo nivel de decodificación y control para las instrucciones de secuenciamiento condicional y gestión de las señales de condición. decoCoerr: identificación de secuencias de bits que no pertenecen al lenguaje máquina implementado.

En la Figura 6.81 se muestra la modificación en la organización del decodificador DEC de la Figura 6.63.




Figura 6.81 Predicción de modificar el secuenciamiento. Modificación en la organización del decodificador DEC. El módulo decocamino utiliza los bits del código de operación de una instrucción para generar las señales de encaminamiento. Los otros módulos utilizan los bits mostrados para generar las señales decontrol de las unidades funcionales.

•489

## Apéndice 6.18: Predicción de modificar el secuenciamiento: señales de control del secuenciamiento condicional

En la tabla de la Figura 6.82 se muestran las condiciones que se evalúan en las instrucciones BRANCH, el control del multiplexor mSIC (acrónimo secu) y la señal ErPred. Esta tabla es una modificación de la tabla de la Figura 4.111 al tener en cuenta la predicción de modificar el secuenciamiento.

funct3		bits 13 12							
bit 14	00	01	10	11					
0	beq								
		bne							
1	blt								
		bge							
			bltu						
				bgeu					

		250							
	opSEC								
3	2 1 0								
si	1	funct	3						

Salidas de EVAL							
ig, me, meu							
ig							
not ig							
me							
not me or ig							
meu							
not meu or ig							

mSIC	(secu)	ErPred				
cumple	no cumple	cumple	no cumple			
secuMod	seculmpl	acierto	error			
secuMod	seculmpl	acierto	error			
secuMod	seculmpl	acierto	error			
secuMod	seculmpl	acierto	error			
secuMod	seculmpl	acierto	error			
secuMod	seculmpl	acierto	error			

Figura 6.82 Predicción de modificar el secuenciamiento. Instrucciones BRANCH. Condición que se evalúa, control del multiplexor mSIC y señal ErPred. Igualdad: ig, menor utilizando aritmética entera (signed): me, menor utilizando aritmética con naturales (unsigned): meu. Los acrónimos seculmpl/secuMod se codifican como 0/1.

La señal ErPred se genera en el módulo DECS (Figura 6.80), cuando se conoce el resultado de la evaluación.

## Apéndice 6.19: Simulación: predicción de modificar el secuenciamiento

Los ficheros que utiliza Quartus (Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSal.qsf y Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSal.qpf) se encuentran en el directorio LAB6/PROC\_SEG\_ModSecu\_rell\_PreSal/ENSAMBLADO/QUARTUS

En los subdirectorios incluidos en LAB6/PROC\_SEG\_ModSecu\_rell\_PreSal solo se incluyen los ficheros modificados respecto a los proyectos QUARTUS previos del procesador. En el fichero Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSal.qsf se puede observar la ubicación de los ficheros que se utilizan.

Una vez ha sido abierto el proyecto con Quartus, hay que dar la orden "Processing \_> Start -> Start Analysis & Elaboration" . Esta orden elabora el diseño. Una vez elaborado el diseño sin errores, mediante la orden "Tools \_> Netlist Viewers -> RTL Viewer" se puede comprobar la elaboración efectuada<sup>45</sup>.

El fichero Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSal.vhd contiene la descripción en VHDL del procesador descrito.

#### Preparación de la simulación

El fichero de comprobación, denominado prueba\_Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSal.vhd se encuentra en el directorio LAB6/PROC\_SEG\_ModSecu\_rell\_PreSal/ENSAMBLADO/PRUEBAS. En este directorio también se encuentra el fichero para formatear las señales que se visualizan en la ventana temporal.

El fichero prueba\_Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSal.vhd utiliza los mismos genéricos que el fichero parejo de la Práctica 4.

#### Simulación con ModelSim

Para efectuar una simulación efectúe los mismos pasos descritos en la Práctica 4.

#### Simulación de un programa concreto

Los programas se encuentran en la misma ubicación que en la Práctica 4.

45. En alguno de los ficheros que se suministra hay que efectuar una descripción de la lógica que se diseña en esta parte de la práctica (Apéndice 6.20). Los ficheros que se suministran contienen la declaración de la interface y la especificación de una arquitectura que no es correcta.

En la ventana de tiempo se muestran algunas de las señales del camino de datos, las cuales están ordenadas para facilitar la observación.

**Ventana temporal de Modelsim.** En la ventana temporal de ModelSim se muestran etiquetas que están asociadas a señales del camino de datos. Estas etiquetas están ordenadas para asociarlas a etapas de forma simple.

En partircular, en el grupo de señales asociadas a la etapa DL, se ha añadido la señal SCond, que indica que la etapa DL está ocupada por una instrucción de secuenciamiento condicional.

	PE_DL	Permiso de escritura en el BR de la instrucción que ocupa la etapa DL						
	IDE_DL	Identificador de registro destino de la instrucción que ocupa la etapa DL						
DL	C4C3_L1	Cortocircuitos correspondiente al campo identificador de registro rs1 (IDL1) (C4L1 y C3L1)						
DL	C4C3_L2	Cortocircuitos correspondiente al campo identificador de registro rs2 (IDL2) (C4L2 y C3L2)						
	val_IDL1	Validez del campo rs1 (IDL1) de la instrucción que ocupa la etapa DL						
	IDL1 Campo rs1 (IDL1) de la instrucción que ocupa la etapa DL							
	val_IDL2	Validez del campo rs2 (IDL2) de la instrucción que ocupa la etapa DL						
	IDL2	Campo rs2 (IDL2) de la instrucción que ocupa la etapa DL						
	SCond	Una instrucción de secuenciamiento condicional ocupa la etapa DL						
	S_Incond_jal	Una instrucción de secuenciamiento "jal" ocupa la etapa DL						
	instruc_DL	Instrucción en la etapa DL. Salida del registro BDL						

Figura 6.83 Predicción de modificar el secuenciamiento en una instrucción de secuenciamiento condicional. Señales en la ventana temporal de Modelsim.

#### Información textual de la simulación

En la representación textual se distinguen grupos de información compuestos de dos filas. En la primera fila se representan los cortocircuitos, información sobre la predicción cuando una instrucción de secuenciamiento condicional ocupa la etapa DL e información sobre la comprobación de la predicción cuando una instrucción de secuenciamiento condicional ocupa la etapa ALU. En la segunda fila se representa información en cada etapa de la segmentación, además de la detección de riesgos. La representación utilizada es idéntica a la utilizada en la Práctica 5.

**Representación de la predicción.** En la primera fila, encima del acrónimo RD de la segunda fila, se utiliza el acrónimo Pre para indicar predicción. El tipo de predicción es modificar el secuenciamiento. Para indicarlo se utiliza el acrónimo SA (saltar).

En la Figura 6.84 se muestra una secuencia de instrucciones. En el ciclo 43, al ocupar la instrucción "beq x15,..." la etapa DL, se predice modificar el secuenciamiento, estableciendose un valor en el registro CP. Debido al retardo de búsqueda se produce un riesgo

493

de secuenciamiento. En el siguiente ciclo se comprueba la predicción y se determina que es errónea. Se inyecyan instrucciones "nop" desde las etapas BUS y DL hacia las etapas DL y ALU respectivamente..

En el ciclo 51, cuando la etapa DL está ocupada por la instrucción "bne x15, ...", se predice modificar el secuenciamiento, estableciendo un valor en el registro CP. Debido al retardo de búsqueda se produce un riesgo de secuenciamiento. En el siguiente ciclo se comprueba que la predicción es correcta.

						,					
				L2 L1	L2 L1						
				c43 c43	c21 c21	1	2 3	4	Pre	CPr	
Ciclo	prox_CP	BUS	DL (L.E.)	DL	Α	М	FMTL	E	RD	RS	
				00 00	00 00				İ		
42	0000011C	00E78A63	addi x13, x0 , x000	DL	ĮΑ	M	F	E	RD: 0	RS: 0	
				01 10	00 00		3	4	Pre: SA		Predicción de modificar el secuenciam <mark>iento</mark>
43	0000012C	00000013	beq x15, x14, x00A		A	R	F	ΙE	RD: 0	RS: 1	
				00 00	Q0 00					CPr: E	Error de predicción en "beq x15, "
44	00000110	00000013	addi x0 , x0 , x000	DLN	LCRr	R	R	IE,	RD: 0	RS: 0	
	_			00 00	00 00						
45	00000120	02E7F263	addi x0 , x0 , x000	DLN	nop	1-	R	E	RD:	RS: 0	
				00 00	00 00				Pre: SA		Predicción de modificar el secuenciam <mark>iento</mark>
46	00000140	00000013	bgeu x15, x14, x012	DL	AN	nop	1-	ΙE	RD: 0	RS: 1	
				00 00	00 00					CPr: E	Error de predicción en "bgeu x15, "
47	00000120	00000013	addi x0 , x0 , x000	DLN	CPr	RN	nop	-	RD: 0	RS: 0	
				00 00	00 00						
48	00000124	40F70733	addi x0 , x0 , x000	DLN	nop	-	RN	nop	RD: 0	RS: 0	
					00 00						
49	00000128	00100693	sub x14, x14, x15	DL	AN	nop	l -	EN	RD: 0	RS: 0	
					00 00						
50	0000012C	FEE79AE3	addi x13, x0 , x001	DL	A	RN	nop	-	RD: 0	RS: 0	
					00 00				Pre: SA		Predicción de modificar el secuenciam <mark>iento</mark>
51	0000011C	00000013	bne x15, x14, xFFA	DL	A	R	RN	nop	RD: 0	RS: 1	
					10 00		2			CPr: C	Acierto en la predicción de "bne x15, "
52	00000120	FEE79AE3	addi x0 , x0 , x000	DLN	CPr	R	R	EN	RD: 0	RS: 0	
50	00000410	00000046	h		00 00			4	Pre: SA		Predicción de modificar el secuenciam <mark>iento</mark>
53	00000140	00000013	bgeu x15, x14, x012	DL	AN	-	R	E	RD: 0	RS: 1	

**Figura 6.84** Predicción de seguir en secuencia. Representación textual de la interpretación de una secuencia de instrucciones.

•495

secuenciamiento

### Apéndice 6.20: Organización de los ficheros: predicción de modificar el secuenciamiento

El árbol de directorios, desde el directorio raíz (LAB6/PROC\_SEG\_ModSecu\_rell\_PreSal) de esta parte de la práctica, es mimético al árbol de los proyectos QUARTUS previos del procesador.

En los subdirectorios miméticos solo se incluyen los directorios que contienen ficheros modificados respecto a los proyectos previos.

El árbol de directorios, que contiene los ficheros VHDL modificados, que describen el procesador, en el cual se predice seguir en secuencia en instrucciones de secuenciamiento condicional, se muestra en la Figura 6.85 y en la Figura 6.86.


## Directorio LAB6/PROC\_SEG\_ModSecu\_rell\_PreSal ENSAMBLADO CODIGO PRUEBAS QUARTUS RESULTADOS tipos\_constantes\_pkg componentes\_proc\_MD\_MI\_pkg

**Figura 6.85** Predicción de modificar el secuenciamiento en instrucciones de secuenciamiento condicional. Directorio que contiene los directorios y ficheros que describen el ensamblado del procesador con las memorias.



**Figura 6.86** Predicción de modificar el secuenciamiento en instrucciones de secuenciamiento condicional. Arbol de directorios del procesador.

En los directorios CONTROL\_SEGMENTACION y CONTROL\_SEG\_CORTOS están incluidos todos los ficheros que se utilizan en la lógica de interbloqueos, excepto los que no se modifican de las prácticas o diseños previos (LIB, Figura 6.42, el esquema de la lógica es el mismo que cuando se predice seguir en secuencia). En la Figura 6.87 y en la se muestran los directorios donde residen ficheros modificados y el fichero que debe editarse<sup>46</sup>.



**Figura 6.87** Predicción de modificar el secuenciamiento en instrucciones de secuenciamiento condicional. Arbol de directorio del control de la segmentación y del control de los cortocircuitos..

**Edición de ficheros.** En el directorio PredSal (Figura 6.86) se incluye el fichero que deben utilizarse para diseñar el control del multiplexor mrell. El fichero contiene la declaración de la interface<sup>47</sup>, la cual se corresponde con la especificada en el fichero "componentes\_secuenciamiento\_PreSal\_pkg.vhd", ubicado en el directorio "componentes\_secuenciamiento\_pkg". La instanciación de este elemento se efectúa en el fichero incluido en el directorio ENSAMBLADO US.

En el directorio LDRS (Figura 6.87) se incluye el fichero que debe utilizarse para diseñar parte de la lógica LCIB. El fichero contiene la declaración de la interfaz, la cual se corresponden con la especificadas en el fichero

"componentes\_control\_seg\_ModSecu\_rell\_PreSal\_pkg.vhd", ubicado en el directorio "componentes\_cntl\_seg\_pkg". La instanciación de este elemento se efectúa en el fichero incluido en el directorio ENSAM\_RS.

<sup>46.</sup> Tenga en cuenta que los ficheros que se utilizan de otros proyectos QUARTUS del procesador deben ser accesibles. .

<sup>47.</sup> Ninguna de las interfaces de los diseños que se solicitan debe modificarse.

## Apéndice 6.21: Documentación: predicción de modificar el secuenciamiento

La documentación ha sido generada utilizando la herramienta Doxygen. El fichero que hay que abrir con un navegador es "index.html" ubicado en el directorio LAB6/PROC\_SEG\_ModSecu\_rell\_PreSal/documentacio/hmtl.

Las pestañas que se muestran son autoexplicativas.

Dado un módulo se muestra un grafo de dependencias jerárquicas con otros módulos. Pulsando en un nodo del grafo se observan el módulo o módulos que agrupa.

También se puede acceder al código VHDL que describe a un módulo.

## Apéndice 6.22: Predicción en función del signo del literal: control del encaminamiento por instrucción

El módulo decodificador no se modifica respecto a predecir modificar el secuenciamiento. La tabla de encaminamiento es la mostrada en la Figura 6.79.

La señal de predicción PreDL, salida del módulo Predictor, se utiliza en el módulo PredS (Figura 6.48) para controlar el multiplexor mrell.

## Apéndice 6.23: Predicción en función del signo del literal: señales de control del secuenciamiento condicional

En la tabla de la Figura 6.88 se muestran las condiciones que se evalúan en las instrucciones BRANCH, el control del multiplexor mSIC (acrónimo secu) y la señal ErPred. Esta tabla es una modificación de la tabla de la Figura 4.111 al tener en cuenta la predicción en función del signo del literal (señal Pred en la etapa ALU) en una instrucción de secuenciamiento.

funct3	bits 13 12			
bit 14	00	01	10	11
0	beq			
		bne		
1	blt			
		bge		
			bltu	
				bgeu

	opS	SEC	
3	2	1	0
si	1	funct	3

Salidas de EVAL
ig, me, meu
ig
not ig
me
not me or ig
meu
not meu or ig
l sion o dol litoral

			ErP	red	
mSIC (secu)		Pre: SE		Pre: SA	
cumple	no cumple	С	N.C.	С	N.C.
secuMod	seculmpl	Е	Α	Α	Е
secuMod	seculmpl	Е	Α	Α	Е
secuMod	seculmpl	Е	Α	Α	Е
secuMod	seculmpl	Е	Α	Α	Е
secuMod	seculmpl	Е	Α	Α	E
secuMod	seculmpl	Е	Α	Α	Е

Figura 6.88 Predicción en función del signo del literal. Instrucciones BRANCH. Condición que se evalúa, control del multiplexor mSIC y señal ErPred. Igualdad: ig, menor utilizando aritmética entera (signed): me, menor utilizando aritmética con naturales (unsigned): meu. Los acrónimos seculmpl/secuMod se codifican como 0/1. Los acrónimos C y N.C. indican cumple y no cumple respectivamente. El acrónimo Pre indica predicción. Los acrónimos SE y SA indican seguir en secuencia y modificar el secuenciamiento. Los acrónimos A y E indican acierto y error.

La señal ErPred se genera en el módulo DECS (Figura 6.80), cuando se conoce el resultado de la evaluación.

### Apéndice 6.24: Simulación: predicción en función del signo del literal

Los ficheros que utiliza Quartus (Rproc\_MD\_MI\_C\_PreSig.qsf y Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSig.qpf) se encuentran en el directorio LAB6/PROC\_SEG\_ModSecu\_rell\_PreSig/ENSAMBLADO/QUARTUS

En los subdirectorios incluidos en LAB6/PROC\_SEG\_ModSecu\_rell\_PreSig solo se incluyen los ficheros modificados respecto a los proyectos QUARTUS previos del procesador. En el fichero Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSig.qsf se puede observar la ubicación de los ficheros que se utilizan.

Una vez ha sido abierto el proyecto con Quartus, hay que dar la orden "Processing -> Start -> Start Analysis & Elaboration" . Esta orden elabora el diseño. Una vez elaborado el diseño sin errores, mediante la orden "Tools -> Netlist Viewers -> RTL Viewer" se puede comprobar la elaboración efectuada<sup>48</sup>.

El fichero Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSig.vhd contiene la descripción en VHDL del procesador descrito.

#### Preparación de la simulación

El fichero de comprobación, denominado prueba\_Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSig.vhd se encuentra en el directorio LAB6/PROC\_SEG\_ModSecu\_rell\_PreSig/ENSAMBLADO/PRUEBAS. En este directorio también se encuentra el fichero para formatear las señales que se visualizan en la ventana temporal.

El fichero prueba\_Rproc\_MD\_MI\_C\_ModSecu\_rell\_PreSig.vhd utiliza los mismos genéricos que el fichero parejo de la Práctica 4.

#### Simulación con ModelSim

Para efectuar una simulación efectúe los mismos pasos descritos en la Práctica 4.

#### Simulación de un programa concreto

Los programas se encuentran en la misma ubicación que en la Práctica 4.

48. En alguno de los ficheros que se suministra hay que efectuar una descripción de la lógica que se diseña en esta parte de la práctica (Apéndice 6.25). Los ficheros que se suministran contienen la declaración de la interface y la especificación de una arquitectura que no es correcta.

En la ventana de tiempo se muestran algunas de las señales del camino de datos, las cuales están ordenadas para facilitar la observación.

**Ventana temporal de Modelsim.** En la ventana temporal de ModelSim se muestran etiquetas que están asociadas a señales del camino de datos. Estas etiquetas están ordenadas para asociarlas a etapas de forma simple (Figura 6.89).

	PE_ALU	Permiso de escritura en el BR de la instrucción que ocupa la etapa ALU
ALU	IDE_ALU	Identificador de registro destino de la instrucción que ocupa la etapa ALU
	opALU	Control de la ALU
	opSEC	Control del secuenciamiento
	opMD	Control de la MD
	me_meu_ig <sup>a</sup>	Salida del circuito que evalúa la condición
	sel_muxSIC	Selección del multiplexor muxSIC (secuenciamiento)
	muxSIC	Salida del multiplexor muxSIC (secuenciamiento)
	selmxsecseg	Selección del multiplexor mxsecseg (secuenciamiento)
	mxsegsec	Próximo valor del registro CP
	sel_mrell	Selección del multiplexor mrell
	muxrell	Salida del multiplexor mrell
	C2C1_L1 <sup>b</sup>	Cortocircuitos correspondientes al campo identificador de registro rs1 (IDL1) (C2L1 y C1L1)
	C2C1_L2	Cortocircuitos correspondientes al campo identificador de registro rs2 (IDL2) (C2L2 y C1L2)
	ErPre	Error de predicción
	Pred_ALU	Predicción en la etapa ALU
	PE_DL	Permiso de escritura en el BR de la instrucción que ocupa la etapa DL
	IDE_DL	Identificador de registro destino de la instrucción que ocupa la etapa DL
DL	C4C3_L1	Cortocircuitos correspondiente al campo identificador de registro rs1 (IDL1) (C4L1 y C3L1)
DL	C4C3_L2	Cortocircuitos correspondiente al campo identificador de registro rs2 (IDL2) (C4L2 y C3L2)
	val_IDL1	Validez del campo rs1 (IDL1) de la instrucción que ocupa la etapa DL
	IDL1	Campo rs1 (IDL1) de la instrucción que ocupa la etapa DL
	val_IDL2	Validez del campo rs2 (IDL2) de la instrucción que ocupa la etapa DL
	IDL2	Campo rs2 (IDL2) de la instrucción que ocupa la etapa DL
	Pred	Predicción
	SCond	Una instrucción de secuenciamiento condicional ocupa la etapa DL
	S_Incond_jal	Una instrucción de secuenciamiento "jal" ocupa la etapa DL
	instruc_DL	Instrucción en la etapa DL. Salida del registro BDL

a. Las señales están ordenadas, de izquierda a derecha, en el sentido en que se muestran.

**Figura 6.89** Predicción de modificar el secuenciamiento en una instrucción de secuenciamiento condicional. Señales en la ventana temporal de Modelsim.

En partircular, en el grupo de señales asociadas a la etapa DL, se ha añadido la señal Pred que indica la predicción efectúada en la etapa DL<sup>49</sup> y la propagación de esta señal a la etapa ALU (Pred\_ALU).

b. Las señales C2L1 y C1L1, del camino de datos, que transportan un bit, han sido agrupadas en la señal C2C1\_L1 en la ventana de tiempo. El bit más significativo de la señal C2C1\_L1 corresponde a la señal C2L1 y el bit menos significativo a la señal C1L1. Para las señales CXCY\_LZ se ha utilizado la misma codificación.

49. Recordemos que, en la salida del predictor, esta señal no está validada.

## Apéndice 6.25: Organización de los ficheros: predicción en función del signo del literal

El árbol de directorios, desde el directorio raíz (LAB6/PROC\_SEG\_ModSecu\_rell\_PreSig) de esta parte de la práctica, es mimético al árbol de los proyectos QUARTUS previos del procesador.

En los subdirectorios miméticos solo se incluyen los directorios que contienen ficheros modificados respecto a los proyectos previos.

El árbol de directorios, que contiene los ficheros VHDL modificados, que describen el procesador, en el cual se predice seguir en secuencia en instrucciones de secuenciamiento condicional, se muestra en la Figura 6.90 y en la Figura 6.91.


## Directorio LAB6/PROC\_SEG\_ModSecu\_rell\_PreSig ENSAMBLADO CODIGO PRUEBAS QUARTUS RESULTADOS tipos\_constantes\_pkg componentes\_proc\_MD\_MI\_pkg

**Figura 6.90** Predicción en función del signo del literal en instrucciones de secuenciamiento condicional. Directorio que contiene los directorios y ficheros que describen el ensamblado del procesador con las memorias.



**Figura 6.91** Predicción en función del signo del literal en instrucciones de secuenciamiento condicional. Arbol de directorios del procesador.

En los directorios CONTROL\_SEGMENTACION y CONTROL\_SEG\_CORTOS están incluidos todos los ficheros que se utilizan en la lógica de interbloqueos, excepto los que no se modifican de las prácticas o diseños previos (LIB, Figura 6.48). En la Figura 6.92 se muestran los directorios donde residen ficheros modificados y el fichero que debe editarse<sup>50</sup>.



**Figura 6.92** Predicción en función del signo del literal en instrucciones de secuenciamiento condicional. Arbol de directorio del control de la segmentación y del control de los cortocircuitos.

**Edición de ficheros.** En el directorio PredSig (Figura 6.91) se incluye el fichero que deben utilizarse para diseñar el control del multiplexor mrell. El fichero contiene la declaración de la interface<sup>51</sup>, la cual se corresponde con la especificada en el fichero "componentes\_secuenciamiento\_PreSig\_pkg.vhd", ubicado en el directorio "componentes\_secuenciamiento\_pkg". La instanciación de este elemento se efectúa en el fichero incluido en el directorio ENSAMBLADO\_US.

En el directorio LDRS/CODIGO (Figura 6.92) se incluye el fichero que debe utilizarse para diseñar parte de la lógica LCIB. El fichero contiene la declaración de la interfaz, la cual se corresponden con la especificadas en el fichero "componentes\_control\_seg\_ModSecu\_rell\_PreSal\_pkg.vhd", ubicado en el directorio "componentes\_cntl\_seg\_pkg". La instanciación de este elemento se efectúa en el fichero incluido en el directorio ENSAM\_RS.

<sup>50.</sup> Tenga en cuenta que los ficheros que se utilizan de otros proyectos QUARTUS del procesador deben ser accesibles.

<sup>51.</sup> Ninguna de las interfaces de los diseños que se solicitan debe modificarse.

## Apéndice 6.26: Documentación: predicción en función del signo del literal

La documentación ha sido generada utilizando la herramienta Doxygen. El fichero que hay que abrir con un navegador es "index.html" ubicado en el directorio LAB6/PROC\_SEG\_ModSecu\_rell\_PreSig/documentacio/hmtl.

Las pestañas que se muestran son autoexplicativas.

Dado un módulo se muestra un grafo de dependencias jerárquicas con otros módulos. Pulsando en un nodo del grafo se observan el módulo o módulos que agrupa.

También se puede acceder al código VHDL que describe a un módulo.