Secondo Progetto Elettronica Digitale

Carmelo Gugliotta Mat:213477

Anno Accademico: 2021/2022



Contents

1	Intr	roduzione	3
2	Circ	cuito a quattro operandi	3
	2.1	Progettazione Struttura	3
	2.2	Implementazione VHDL	
		2.2.1 Package	4
		2.2.2 Modulo Ripple Carry Adder e Multiplexer	4
		2.2.3 Modulo Circuito	
		2.2.4 Implementazione Circuito e Schema Logico	6
	2.3	Simulazione Comportamentale	8
	2.4	Sintesi Circuitale e Implementazione	11
		2.4.1 Sintesi con n posto a 8bit	11
		2.4.2 Implementazione con n posto a 8bit	12
	2.5	Sintesi con n posto a 16 bit	14
		2.5.1 Implementazione con n posto a 16bit	15
	2.6	Analisi simulazione con Timing-Post Implementazione	17
	2.7	Analisi simulazione con Timing-Post Sintesi	

1 Introduzione

Il pipelining è una tecnica di progettazione utilizzata per accelerare il funzionamento dei percorsi in data-processing digitali. In particolare permette di migliorare l'utilizzo delle risorse e aumentare il throughput funzionale, o meglio, massimizzare il ritmo con cui vengono prodotti i risultati elaborando istruzioni in maniera parallela. Il parallelismo è raggiunto, senza costi eccessivi, tramite l'utilizzo di Registri, che permettono d'introdurre step di elaborazione intermedia all'interno del circuito. Da ciò consegue che i circuiti Pipeline non producono risultati in maniera immediata, ma necessitano di un intervallo di tempo, detto LATENZA, per elaborare un output.

Un registro rappresenta un sistema di memoria non permanente, che acquisisce informazioni in forma binaria. Si tratta infatti, di una memoria volatile i cui dati si perderebbero qualora mancasse la corrente elettrica. Possono essere costruiti attraverso varie configurazioni circuitali con un prefissato numero n di flip-flop opportunamente collegati con il terminale di clock e di reset comuni. In questo modo i registri possono memorizzare più bit d'informazione.

2 Circuito a quattro operandi

2.1 Progettazione Struttura

Si vuole realizzare un circuito che, ricevuti in ingresso i quattro operandi A, B, C e D ad n bit in complemento a due, ed il segnale di controllo Contr a 2-bit, svolga le seguenti operazioni:

- A + B + C + D se Contr = "00";
- A B + C D se Contr = "01";
- A + B C + D se Contr = "10";
- A B C D se Contr = "11":

Si descrive quindi, la struttura pipeline utilizzata per implementare il circuito:




Figure 1: Circuito

Si osservi che, supponendo segnali ad n bit in ingresso, si elaborano in uscita segnali ad n+2 bit; inoltre una struttura così composta, garantisce una latenza di due colpi di clock e un throughput unitario, a partire dall'istante di tempo in cui viene elaborato il primo risultato.

2.2 Implementazione VHDL

2.2.1 Package

Generalmente è preferibile inserire tutte le costanti che definiranno il numero di bit in ingresso, e il numero di bit assegnato a ogni blocco, in unico file package, invece di copiare e incollare quest'ultimi ove necessario. In questo modo, se si vuole analizzare il comportamento del circuito al variare di un determinato parametro, è sufficiente aggiornare solo il file package.

```
package MyDef is
constant n:integer:=8;
end package;
```

Listing 1: MyDef

2.2.2 Modulo Ripple Carry Adder e Multiplexer

Andiamo a descrivere il primo componente: Il Ripple Carry Adder è un circuito puramente combinatorio. Quest'ultimo deve essere in grado di sommare 3 operandi, $A \in B$, di n bit, e il riporto in ingresso c_{in} per generare in uscita il risultato S.

È possibile notare in Fig.1 che vi sono 3 Moduli di Ripple Carry Adder; i primi due sono adibiti, rispettivamente, alla somma di A + / - B e $\overline{C}/C + / - D$, con Ingresso pari ad n bit e Uscita ad n+1 bit; l'operando C viene negato, in caso di necessità, nel circuito generale. Il terzo modulo di RCA è adibita alla somma $Ris_{AB} + Ris_{CD} + 0/1$, in base al bit di controllo più significativo, con Ingresso ad n+1 bit e uscita ad n+2 bit. Ecco perché definiamo due moduli diversi RCA_{AddSub} e RCA_{AddSub} 2.

Un altro importantissimo componente, sebbene non dichiarato come entità è Il **Multiplexer**. Quest'ultimo è un dispositivo che può ricevere in ingresso 2^n segnali, e tramite n segnali di controllo, sintetizza un unico segnale in output tra quelli ricevuti in ingresso. Introdotto all'interno dell'RCA, tramite specifiche istruzioni, per permettere la selezione del segnale, diretto o negato, al variare del segnale di controllo Contr.

```
1 library IEEE;
  library WORK;
3 use IEEE.STD_LOGIC_1164.ALL;
4 use WORK.MyDef.ALL;
6 entity RCA_AddSub is
      Port ( A : in STD_LOGIC_VECTOR (n-1 downto 0);
              B : in STD_LOGIC_VECTOR (n-1 downto 0);
8
9
             Sel : in STD_LOGIC ;
              S : out STD_LOGIC_VECTOR (n downto 0));
10
11 end RCA_AddSub;
12 Architecture behav of RCA_AddSub is
      signal IA, IB, nB, Curr_B: std_logic_Vector(n downto 0);
      signal carry: STD_LOGIC_VECTOR(n+1 downto 0);
14
      signal p,g: STD_LOGIC_VECTOR(n downto 0);
15
16
      begin
          IA \leq A(n-1)&A;
17
```

```
IB \le B(n-1) \&B;
            nB<=not IB;
19
20
            Curr_B <= IB when Sel = '0'</pre>
                else nB when Sel='1'
                else (others=>'X');
25
26
           p<=(IA xor Curr_B);</pre>
            g<=(IA and Curr_B);
27
            carry(0) <= Sel;</pre>
28
            carry(n+1 downto 1) <= g or(p and carry(n downto 0));</pre>
29
           S<=p xor carry(n downto 0);</pre>
32 end behav;
34 library IEEE;
35 library WORK;
36 use IEEE.STD_LOGIC_1164.ALL;
37 use WORK.MyDef.ALL;
39 entity RCA_AddSub_2 is
       Port ( A : in STD_LOGIC_VECTOR (n downto 0);
               B : in STD_LOGIC_VECTOR (n downto 0);
41
               Sel : in STD_LOGIC;
               S : out STD_LOGIC_VECTOR (n+1 downto 0));
44 end RCA_AddSub_2;
45 Architecture behav of RCA_AddSub_2 is
       signal IA, IB:std_logic_Vector(n+1 downto 0);
       signal carry: STD_LOGIC_VECTOR(n+2 downto 0);
47
       signal p,g: STD_LOGIC_VECTOR(n+1 downto 0);
48
49
       begin
           IA \le A(n)&A;
           IB \le B(n) \& B;
51
52
53
           p<=(IA xor IB);</pre>
54
            g \le (IA \text{ and } IB);
            carry(0) <= Sel;</pre>
            carry(n+2 downto 1) <= g or(p and carry(n+1 downto 0));</pre>
57
58
            S<=p xor carry(n+1 downto 0);</pre>
60 end behav;
```

Listing 2: Modulo Ripple Carry Adder

2.2.3 Modulo Circuito

2.2.4 Implementazione Circuito e Schema Logico

Il circuito visibile in Fig.1 non solo necessita di 3 Ripple Carry Adder, ma anche di Registri. Il **Registro** è un particolare componente, composto da più Flip Flop, ognuno dei quali presenta: Un bit d'ingresso, Un bit di uscita, Clock e Clear.

Il segnale di Clear è un segnale asincrono, in quanto non appena esso è alto, l'uscita cambia immediatamente.

Il segnale di Clock consente di scandire con precisione gli intervalli di tempo in cui ogni elemento deve tenere conto del segnale in input, permettendo così di gestire la sincronizzazione e la latenza del circuito. Difatti il segnale di clock, simula, il concetto del "prima" e "dopo" ed è un segnale periodico nel tempo, generalmente un'onda quadra.

Sono stati utilizzati 9 registri:

- 4 per gli ingressi A,B,C,D;
- 2 per memorizzare e sincronizzare il segnale di Contr:
 - -liv0 Il primo per sincronizzare Contr(0) con i primi due moduli di RCA;
 - -liv1 Il secondo per sincronizzare Contr(1) con il terzo modulo di RCA;
- 2 per i Risultati intermedi;
- 1 per il Risultato finale;

```
1 library IEEE;
2 library WORK;
3 use IEEE.STD_LOGIC_1164.ALL;
4 use WORK.MyDef.all;
  entity MyCircuit is
      Port ( A : in STD_LOGIC_VECTOR (n-1 downto 0);
             B : in STD_LOGIC_VECTOR (n-1 downto 0);
9
             C : in STD_LOGIC_VECTOR (n-1 downto 0);
             D : in STD_LOGIC_VECTOR (n-1 downto 0);
11
             clk: in STD_LOGIC;
             clr: in STD_LOGIC;
13
             Contr : in STD_LOGIC_VECTOR (1 downto 0);
14
             S : out STD_LOGIC_VECTOR (n+1 downto 0)); ---uscita in complemento a
      due
16 end MyCircuit;
17
  architecture Struct_v1 of MyCircuit is
19
      component RCA_AddSub is
20
          port( A : in STD_LOGIC_VECTOR (n-1 downto 0);
21
                B : in STD_LOGIC_VECTOR (n-1 downto 0);
                Sel : in STD_LOGIC;
                S : out STD_LOGIC_VECTOR (n downto 0));
24
      end component;
25
26
      component RCA_AddSub_2 is
27
          port( A : in STD_LOGIC_VECTOR (n downto 0);
28
                B : in STD_LOGIC_VECTOR (n downto 0);
29
```

```
Sel : in STD_LOGIC;
                  S : out STD_LOGIC_VECTOR (n+1 downto 0));
31
       end component;
32
33
       signal IA, IB, IC, TrueC, ID: std_logic_vector(n-1 downto 0);
34
       signal Ris_AB, Ris_CD:STD_LOGIC_VECTOR (n downto 0);
       signal IContr_0, IContr_1: STD_LOGIC_VECTOR( 1 downto 0);
37
38
       signal IRis_AB,IRis_CD:STD_LOGIC_VECTOR (n downto 0);
39
       signal ORis,ORis_F:STD_LOGIC_VECTOR (n+1 downto 0);
40
41 begin
42
       process(clk, clr)
43
           begin
44
           if clr='1' then
45
                IA <= (others => '0');
46
                IB <= (others => '0');
47
                IC <= (others => '0');
48
                ID <= (others => '0');
49
                IRis_AB <= (others => '0');
50
                IRis_CD <= (others => '0');
51
                ORis_F <= (others => '0');
52
                IContr_0 <= (others => '0');
                IContr_1 <= (others => '0');
54
            elsif falling_edge(clk) then
                IA \le A;
56
                IB \le B;
57
                IC \leftarrow C;
58
                ID \le D;
59
                IRis_AB <= Ris_AB;</pre>
60
                IRis_CD <= Ris_CD;</pre>
                ORis_F <= ORis;
                IContr_1 <= IContr_0;</pre>
63
                IContr_0 <= Contr;</pre>
64
            end if;
65
       end process;
66
67
68
       Adder_liv0_1: RCA_AddSub port map(IA,IB,IContr_0(0),Ris_AB);
69
       TrueC <= IC when IContr_0(1) = '0' else
70
                not IC when IContr_0(1)='1' else (others=>'X');
71
72
       Adder_liv0_2: RCA_AddSub port map(TrueC, ID, IContr_0(0), Ris_CD);
73
74
       Adder_liv1: RCA_AddSub_2 port map(IRis_AB,IRis_CD,IContr_1(1),ORis);
       S<=ORis_F;
76 end Struct_v1;
```

Listing 3: Modulo Carry Select Adder

Lo schema logico corrispondente, definendo n pari a 8 è il seguente:




Figure 2: Schema Logico n=8

Se definiamo n pari a 16 il design risulta essere il seguente:




Figure 3: Schema Logico n=16

2.3 Simulazione Comportamentale

Modelliamo ora gli aspetti salienti dell'ambiente in cui il circuito si troverà a operare, definendo un TestBench esaustivo, che permette di specificare gli stimoli in ingresso e di collezionare risultati, per la simulazione del circuito e per la verifica della correttezza delle operazioni.

Si noti che i segnali A, B, C e D che immettiamo in ingresso hanno valori appartenenti all'intervallo $[-2^{n-1}, 2^{n-1} - 1]$.

```
library IEEE;
library WORK;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use WORK.MyDef.all;
entity SimBench_v1 is
end SimBench_v1;
```

```
10 architecture Behavioral of SimBench_v1 is
11 component MyCircuit is
      Port ( A : in STD_LOGIC_VECTOR (n-1 downto 0);
              B : in STD_LOGIC_VECTOR (n-1 downto 0);
13
              C : in STD_LOGIC_VECTOR (n-1 downto 0);
14
              D : in STD_LOGIC_VECTOR (n-1 downto 0);
              clk: in STD_LOGIC;
              clr: in STD_LOGIC;
17
              Contr : in STD_LOGIC_VECTOR (1 downto 0);
18
              S : out STD_LOGIC_VECTOR (n+1 downto 0));
19
20 end component;
22 signal IA, IB, IC, ID: std_logic_vector (n-1 downto 0);
23 signal Icontr: STD_LOGIC_VECTOR (1 downto 0);
24 signal ORis: std_logic_vector (n+1 downto 0);
25 signal Iclk: std_logic:='0';
26 signal Iclear: STD_LOGIC;
27 constant Tclk: Time:=10ns;
      CIRC: MyCircuit port map(IA, IB, IC, ID, Iclk, IClear, Icontr, ORis);
30
31
      process
32
33
          begin
34
           wait for Tclk/2;
35
           Iclk <= not Iclk;</pre>
36
      end process;
37
      process
38
           begin
39
40
           Iclear <= '0';</pre>
           wait for Tclk/2;
           for va in -(2**( n -1) ) to (2**( n -1) -1) loop
43
               IA <= conv_std_logic_vector ( va , n ) ;</pre>
44
               for vb in -(2**( n -1) ) to (2**( n -1) -1) loop
45
                    IB <= conv_std_logic_vector ( vb , n ) ;</pre>
46
47
                    for vc in -(2**(n -1) ) to (2**( n -1) -1) loop
48
                        IC <= conv_std_logic_vector ( vc , n ) ;</pre>
                        for vd in -(2**( n -1) ) to (2**( n -1) -1) loop
49
                             ID <= conv_std_logic_vector ( vd , n ) ;</pre>
50
                             for sel1 in std_logic range '0' to '1' loop
51
                                 Icontr(1) <= sel1;</pre>
52
                                 for sel0 in std_logic range '0' to '1' loop
                                 Icontr(0) <= sel0;</pre>
                                 wait for Tclk;
56
                                 end loop;
57
                             end loop;
                        end loop;
58
                    end loop;
59
60
               end loop;
           end loop;
       end process;
63 end Behavioral;
```

Listing 4: Test Bench




Figure 4: Grafico Simulazione Comportamentale n=8bit

Dai grafici è possibile osservare, che ogni ingresso ricevuto viene elaborato con **ritardo nullo**. Questo non è possibile nella realtà, e avviene in quanto si sta eseguendo una simulazione comportamentale.




Figure 5: Grafico Simulazione Comportamentale n=16bit

Per effettuare un' analisi circuitale più approfondita, è necessario effettuare la **sintesi del** circuito e successivamente la **simulazione con timing**.

2.4 Sintesi Circuitale e Implementazione

2.4.1 Sintesi con n posto a 8bit

Le board sulle quali vengono sviluppati circuiti di questo tipo, sono dispositivi elettronici formati da un circuito integrato le cui funzionalità logiche di elaborazione sono appositamente programmabili e modificabili tramite opportuni linguaggi di descrizione hardware, e vengono detti **Field Programmable Gate Aways** (solitamente abbreviato in **FPGA**). La board in utilizzo è la ZedBoard e il risultato della sintesi è il seguente:




Figure 6: Sintesi

	Site Type	Used	I j	Fixed	i	Available	i	Util%
LUT as Memory					i		i	
Slice Registers	LUT as Logic	37	- 1	0	1	53200	Ī	0.07
Register as Flip Flop 63 0 106400 0.06 Register as Latch 0 0 106400 0.00 F7 Muxes 0 0 26600 0.00	LUT as Memory	1 0	1	0	1	17400	Ī	0.00
Register as Latch	Slice Registers	63	-	0	1	106400	Ī	0.06
F7 Muxes 0 0 26600 0.00	Register as Flip Flop	63	1	0	1	106400	I	0.06
	Register as Latch	1 0	1	0	1	106400	Ī	0.00
F8 Muxes 0 0 13300 0.00	F7 Muxes	0	1	0	1	26600	Ī	0.00
	F8 Muxes	1 0	1	0	1	13300	I	0.00

Figure 7: Risorse Occupate

2.4.2 Implementazione con n posto a 8bit

Tramite l'implementazione, si ottiene un circuito realistico, caratterizzato da un ritardo strettamente legato alle LUT che lo compongono, e dal modo in cui esse sono interconnesse tra di loro.




Figure 8: Implementazione n=8

Si osservi in Fig.8 che il Circuito ottenuto, potrebbe incorrere in gravi malfunzionamenti, dato il valore della Temperatura di Giunzione, che supera il valore massimo consentito. Affinchè vi sia una corretta dissipazione di potenza, vengono inseriti dei vincoli (*Constraint*) di frequenza sul segnale di Clock. Introduciamo il seguente vincolo in frequenza:

```
1 create_clock -period 5.000 -name myclock -waveform {0.000 2.500} [get_nets clk]

Listing 5: Test Bench
```

Implementando nuovamente il circuito è possibile osservare immediatamente gli effetti del vincolo di frequenza in termini di potenza; in particolare la dissipazione di potenza è stata stimata alla frequenza di funzionamento che corrisponde ai 5ns definiti nel Constraint e la Temperatura di Giunzione risulta profondamente migliorata. Si osserva inoltre che:

Dissipazione Statica >> Dissipazione Dinamica

Questo accade poiché il quantitativo di risorse responsabili della Dissipazione Statica sono nettamente maggiori del quantitativo di risorse responsabili della Dissipazione Dinamica. Si noti inoltre che, essendo il Clock un segnale ricevuto da più componenti circuitali, per una migliore gestione di carico, necessita di risorse dedicate alla sua distribuzione e per tale ragione ha un contributo di una quota pari al 9% sulla Dissipazione di potenza dinamica.




Figure 9: Implementazione n=8

Tramite un attenta analisi dei Reports è possibile verificare che il Constraint introdotto, non solo è rispettato, ma essendo il Worst Negative Slack una quantità positiva, è possibile ridurlo ulteriormente:

	Design Timing Summary										
WNS (ns)	TNS (ns)	TNS Failing Endpoints	TNS Total Endpoints	WHS(ns)	THS(ns)	THS Failing Endpoints	THS Total Endpoints	WPWS(ns)	TPWS (ns)		

All user specified timing constraints are met.

2.5 Sintesi con n posto a 16 bit

Come svolto con n posto a 8 bit, svolgiamo la sintesi del circuito, analizzando anche le risorse occupate:




Figure 10: Sintesi Circuitale con n=16 bit

Site Type	+ Used		+ Available	
Slice LUTs* LUT as Logic LUT as Memory Slice Registers	+	+	53200	0.20
	104	1 0	53200	0.20
	104	1 0	17400	0.20
	0	1 0	106400	0.00
Register as Flip Flop	119	0	106400	0.11
Register as Latch	0	0	106400	0.00
F7 Muxes	0	0	26600	0.00
F8 Muxes	0	0	13300	0.00

Figure 11: Risorse Occupate

2.5.1 Implementazione con n posto a 16bit

Considerato il costraint sul clock di 5ns, viene eseguita l'implementazione: Osservando la Fig.12




Figure 12: Implementazione n=16

è possibile notare che non vi sono problemi di dissipazione di potenza. Ma purtroppo non viene rispettato il vincolo di frequenza:

_											
- 1	Design Timing Summary										
- 1	1										
-							-				
	WNS (ns)	TNS (ns)	TNS Failing Endpoints	TNS Total Endpoints	WHS (ns)	THS (ns)	THS Failing Endpoints	THS Total Endpoints	WPWS (ns)	TPWS (ns)	
	-0.597	-1.430	7	53	0.152	0.000	0	53	2.000	0.000	

Timing constraints are not met.

Perciò portiamo il vincolo di frequenza sul clock a 6ns.

Portando il vincolo di frequenza a 6ns, è garantito il corretto funzionamento del circuito come dimostrato dai dati presenti nelle figure sotto riportate.




Figure 13: Implementazione n=16

Design Timi	ng Summary									
						-				
WNS (ns)	TNS (ns)	TNS Failing Endpoints	TNS Total Endpoints	WHS (ns)	THS (ns)	THS Failing Endpoints	THS Total Endpoints	WPWS (ns)	TPWS (ns)	
0.587	0.000	0	53	0.167	0.000	0	53	2.500	0.000	

All user specified timing constraints are met.

2.6 Analisi simulazione con Timing-Post Implementazione

Effettuiamo ora la simulazione, tenendo conto di tutti i comportamenti reali del circuito (Ritardo LUT e Ritardo Collegamenti), introducendo quindi una **non idealità totale**. Si osservi che è stato inserito nel Test Bench il comando

wait for
$$Tclk + 100ns$$
;

Per mettere in risalto che, dato il general reset attuato nei circuiti nei primi 100ns, l'uscita non segue una valida variazione degli ingressi.




Figure 14: Grafico Simulazione con Timing n=8bit




Figure 15: Grafico Simulazione con Timing n=16bit

È possibile osservare che in alcuni intervalli di tempo, determinati dal **tempo di assestamento** del dispositivo, l'uscita non è "valida". Tale situazione si verifica, poiché gli n bit in uscita, vengono elaborati ognuno con un tempo differente e solo che dopo tutti i bit si assestano, allora, l'uscita diventa valida.

2.7 Analisi simulazione con Timing-Post Sintesi




Figure 16: Grafico Simulazione con Timing n=8bit




Figure 17: Grafico Simulazione con Timing n=16bit




Figure 18: Design n=8bit




Figure 19: Sintesi Circuitale n=8bit




Figure 20: Design n=16bit




Figure 21: Sintesi Circuitale n=16bit