

# CF\_FSNN — Report FPGA (Fase A)

Profilo di idoneità FPGA (Zynq-7020 / PYNQ-Z1) dei 4 champion, pre-silicio — 45 figure su 10 sezioni (dati reali dove □, stime dove □/□)

---

Documento della terna CF\_FSNN — gemelli: HOW\_IT\_WORKS\_v3 (teoria) ·  
VALIDATION\_REPORT\_v3 (risultati)

Fase A "software\_now": profilazione software pre-silicio (le Fasi B/C = HDL/board)

Sorgente figure: scripts/fpga\_figures.py (librerie weight/state/latency/seu/io) · risultati:  
results/evaluate/FPGA/

# Sommario

|                                                                      |           |
|----------------------------------------------------------------------|-----------|
| <b>In una pagina: cos'è e come si legge</b>                          | <b>2</b>  |
| <b>0. Readiness: la scorecard di idoneità FPGA</b>                   | <b>3</b>  |
| <b>1. Pesì Power-of-Two: il moltiplicatore che sparisce</b>          | <b>4</b>  |
| <b>2. Fixed-point: formato Qm.n e robustezza alla quantizzazione</b> | <b>6</b>  |
| <b>3. Dinamica spiking: sparsità reale e salute della rete</b>       | <b>9</b>  |
| <b>4. Energia: il vantaggio AC&lt;MAC (e da dove NON viene)</b>      | <b>12</b> |
| <b>5. Timing / WCET: margine sul deadline e jitter zero</b>          | <b>14</b> |
| <b>6. Risorse e DSE: 0 DSP, &lt;1% BRAM</b>                          | <b>17</b> |
| <b>7. SEU / ISO 26262: robustezza ai bit-flip e TMR mirato</b>       | <b>18</b> |
| <b>8. I/O e Hardware-in-the-Loop: canale V2X e code</b>              | <b>22</b> |
| <b>9. Termico: derating (stime pre-sintesi)</b>                      | <b>25</b> |
| <b>Verdetto e prossimi passi</b>                                     | <b>26</b> |
| <b>Riferimenti</b>                                                   | <b>26</b> |
| <b>Riproducibilità e mappa dei file</b>                              | <b>27</b> |

## In una pagina: cos'è e come si legge

Questo report è la valutazione di idoneità FPGA dei 4 champion (2 BPTT: Raffaello, Leonardo; 2 EventProp: Donatello, Michelangelo) PRIMA di toccare il silicio. È la Fase A "software\_now": ogni numero □ è calcolato dai tensori e dal forward reali della rete (non da un datasheet), tramite le 5 librerie di profilazione. Le figure marcate □/□ (datapath HDL, area, termico) sono STIME di progetto, da confermare solo con la sintesi Vivado e la misura su board (Fasi B/C).

Come si legge: la sezione 0 è il cruscotto (radar + tabella di numeri reali) con il verdetto di deploy; le sezioni 1-8 lo fondano dimensione per dimensione (pesi po2, fixed-point, spiking, energia, timing, risorse, SEU, I/O); la 9 è termica (stime). Contesto e teoria della rete: HOW\_IT\_WORKS\_v3 §16. I risultati di validazione della guida (sicurezza, traffico, accuratezza): VALIDATION\_REPORT\_v3 (di cui §9 è il sommario FPGA che rimanda qui).

Nota. Due verità che attraversano tutto il report: (1) i champion sparano ~13-21%, non sono iper-sparsi; (2) il vantaggio energetico (~5.11-8.38×) viene dal costo AC<MAC e da 0 DSP, non dalla sparsità. L'edge FPGA degli EventProp è  $p < 1$  (contrattivo) + 0 neuroni morti.

| Champion     | Metodo    | Checkpoint             | $\rho(U-V)$ | spike % | energia × (worst) | footprint |
|--------------|-----------|------------------------|-------------|---------|-------------------|-----------|
| Raffaello    | BPTT      | R33_C2_A1_T12_fix      | 2.99        | 13.9%   | 8.38×             | 400 B     |
| Leonardo     | BPTT      | LS3_PEAK_R0_launch_d03 | 1.16        | 12.6%   | 8.38×             | 400 B     |
| Donatello    | EventProp | PE_t05_gp0002          | 0.05        | 20.8%   | 5.11×             | 656 B     |
| Michelangelo | EventProp | A_lr1e2_t06_r16        | 0.39        | 15.5%   | 5.11×             | 656 B     |

# 0. Readiness: la scorecard di idoneità FPGA

La sezione apre con il cruscotto: un radar per champion e una tabella di numeri reali. Le sei dimensioni della readiness sono tutte metriche misurate, non colonne costanti o etichette fuorvianti:  $\rho < 1$  (contrattività della ricorrenza), Fix-pt (robustezza alla quantizzazione po2), Sparsità (firing), Energia (vantaggio  $AC < MAC$ ), Timing (margine sul deadline), SEU (robustezza al bit-flip). Il radar dà la forma d'insieme; la tabella `deploy_verdict` dà i valori esatti confrontabili, colorati per rango.

Il candidato al deploy è Donatello (EventProp):  $\rho$  minimo (0.051), errore di quantizzazione po2 il più basso, 0 neuroni morti. Il rovescio onesto: spara di più (20.8%) e ha quindi il vantaggio energetico più BASSO (5.11 $\times$ ). Leonardo (BPTT) è il più fragile (Fix-pt e SEU bassi). L'edge FPGA di EventProp è  $\rho < 1$  + 0 morti, NON la sparsità o l'energia.

Deploy Verdict

| champion     | $\rho(U-V)$ | spike % | quant-err % | energia $\times$ | util % | SEU worst | footprint B |
|--------------|-------------|---------|-------------|------------------|--------|-----------|-------------|
| Raffaello    | 2.99        | 13.9    | 4.8         | 15.2 $\times$    | 0.12   | 0.007     | 400         |
| Leonardo     | 1.16        | 12.6    | 15.5        | 15.4 $\times$    | 0.12   | 0.042     | 400         |
| Donatello    | 0.05        | 20.8    | 1.9         | 8.6 $\times$     | 0.17   | 0.010     | 656         |
| Michelangelo | 0.39        | 15.5    | 6.2         | 9.0 $\times$     | 0.17   | 0.018     | 656         |

I numeri reali dietro il radar, una colonna per asse + footprint (la colonna energia usa il vantaggio nel caso tipico; la tabella in testa al report usa il worst-case). Colorazione per rango (verde = migliore dei 4 su quella metrica, nessuna soglia arbitraria). Candidato deploy: Donatello ( $\rho$  minimo 0.05, quant robusto).

Readiness Radar




Radar di FPGA-readiness per champion (small-multiples). Ogni asse 0-1 con ANCORA esplicita fra parentesi (1 = ideale FPGA):  $\rho < 1$  (contrattivo), Fix-pt (quant po2 senza errore), Sparsità (poco firing), Energia ( $\geq 15\times$  vs ANN), Timing (util $\approx 0$ ), SEU (0 bit critici). I valori numerici reali sono nella tabella successiva.

# 1. Pesì Power-of-Two: il moltiplicatore che sparisce

Il cuore del co-design è la quantizzazione po2 (schema e rationale in HOW\_IT\_WORKS\_v3 §15; quantizzazione logaritmica dei pesi, Miyashita et al. 2016). Qui il lato hardware misurato: il moltiplicatore diventa un bit-shift  $\rightarrow$  0 DSP; e l'istogramma po2\_alphabet mostra la sparsità dei pesi (sinapsi a valore 0 = eliminabili dal connettoma) — da non confondere coi neuroni morti (attività, §3): sono sinapsi che semplicemente non esistono in hardware.


Il footprint dei pesi è di 400-656 byte per champion (rank-8 vs rank-16): trascurabile vs la BRAM (§6). Il raggio spettrale  $\rho(U \cdot V)$  (definizione in HOW §11) separa EventProp (contrattivo,  $\rho < 1$ ) da BPTT (espansivo,  $\rho > 1$ ): è il discriminante che rende gli EventProp sicuri in aritmetica a virgola fissa.

## PO2 Alphabet




Alfabeto po2 dei pesi (13 valori  $\text{sign} \cdot 2^k$ ) per champion. "pesi a 0 = sinapsi eliminabili" è la potatura strutturale del connettoma (sinapsi a peso 0), NON neuroni morti. Il moltiplicatore è UNO di 13 valori  $\rightarrow$  barrel-shifter, 0 DSP.

## PO2 Exponent Range




Range di esponente po2 usato per matrice, per champion → numero di bit di esponente necessari.

## Resource Occupancy




Occupazione stimata del budget Zynq-7020 (LUT/FF/BRAM/DSP) per champion. BRAM reale (footprint pesi); LUT/FF stima; DSP = 0 (po2 → shift-add).

## Sparsity Mask



% pesi a zero per matrice (fc / rec\_U / rec\_V / out), per champion: la sparsità strutturale del connettoma → sinapsi eliminabili in hardware.

## Spectral Recurrence



Raggio spettrale  $\rho(U@V)$ : pieno = po2, vuoto = float.  $\rho < 1$  (EventProp) = loop contrattivo, sicuro in fixed-point;  $\rho > 1$  (BPTT) = espansivo (rischio overflow). È IL discriminante di stabilità hardware.

## 2. Fixed-point: formato Qm.n e robustezza alla quantizzazione


Ogni registro interno (potenziale, fatica, corrente ricorrente, uscita LI) riceve un formato Qm.n con gli interi dal RANGE MISURATO e i frazionari dal budget di bit. La rete tollera una quantizzazione aggressiva: l'errore di identificazione resta basso fino a pochi bit. Il punto fragile è la quantizzazione po2 di deploy: Leonardo ha l'errore po2 più alto (quant-err ~15-16%), gli altri restano bassi (Donatello ~2%).

Il caveat onesto: la curva quant\_vs\_bits è pienamente valida solo con re-training QAT; qui è una stima post-hoc. Il leak di membrana (bit-shift, cfr. HOW §15) con troppo pochi frac\_bits manda il potenziale in sotto-flusso e lo blocca — un vincolo reale sul numero minimo di bit frazionari (figura leak\_decay). Gli state-range sono catturati solo per i baseline (limite del profiler sulla variante EventProp, che non fa un forward per-step).

$$x_{Qm.n} = \frac{k}{2^n}, \quad k \in \mathbb{Z}, \quad x \in [-2^{m-1}, 2^{m-1} - 2^{-n}]$$


Equazione 2.1 — Formato fixed-point Qm.n. m = bit interi (con segno), n = bit frazionari; il valore è un intero k scalato di  $2^{-n}$ . Gli int\_bits derivano dal range misurato dello stato, i frac\_bits dal budget di bit (qui m include il bit di segno; la figura bit\_allocation lo mostra separato).

## Bit Allocation




Formato Qm.n per ogni stato interno (segno + interi dal RANGE MISURATO + frazionari). Solo baseline (gli stati non sono catturati per la variante EventProp — limite del profiler).

## Chattering




Accelerazione closed-loop: float (liscia) vs parametri quantizzati a 2 bit (nervosa), per champion — stress test dell'instabilità da quantizzazione.

## Leak Decay



Il leak di membrana è un bit-shift ( $V \cdot 7/8$ ): con pochi frac\_bits il potenziale va in sotto-flusso e resta BLOCCATO; con 8 bit  $\sim$  float.


## Per Param Fragility



Quale dei 5 parametri cede di più sotto quantizzazione po2, per champion.




## Quant vs Bits



Errore di identificazione vs bit-width dei pesi, per champion (linea piena = fixed Qm.n, tratteggio = po2 di deploy). La rete tollera pochi bit; Leonardo ha l'errore po2 più alto.

## State Ranges



Range dinamico min..max dei registri interni fixed-point (| rosso = p0.1/p99.9): il range fissa gli int\_bits.


## 3. Dinamica spiking: sparsità reale e salute della rete

La dinamica spiking sfata un equivoco: i champion sparano ~13-21% dei neuroni per tick, non sono iper-sparsi (l'1-2% talvolta attribuito alle SNN). Il raster e la mappa di attività lo mostrano cross-champion. Questi spike-rate (profiler op-count, finestra launch) differiscono di ~1-2 punti da VALIDATION\_REPORT\_v3 §9.2 (valutazione a 6-tier; es. Donatello 20.8% qui vs 19.0% là): stessa realtà, finestre e metodo di misura diversi.

Il picco di spike simultanei per tick dimensiona l'albero di accumulo (AC) in hardware; l'ISI minimo dà il worst-case back-to-back. La salute della rete è il vero discriminante: gli EventProp hanno 0 neuroni


morti, i BPTT ~31% — la ricorrenza contrattiva e il gradiente esatto tengono viva l'intera popolazione.

### Activity Map




Mappa di firing per neurone hidden, per champion: hotspot vs neuroni morti (rate 0).

### Dead Saturated




Neuroni morti (rate 0) e saturi (rate ~1) per champion: gli EventProp hanno 0 morti, i BPTT ~31% — la salute della rete è un vantaggio del gradiente esatto.

## ISI Dist




Distribuzione degli inter-spike-interval, per champion: l'ISI minimo dà il worst-case back-to-back.

## Raster



Raster degli spike ordinato per firing-rate, tutti i champion (% attivi/tick fra parentesi). I champion sparano ~13-21% — NON sono iper-sparsi.

## Sparsity Per Tick



Spike concorrenti per tick, per champion: il MAX simultaneo fissa la larghezza dell'albero di accumulo (AC).

## 4. Energia: il vantaggio AC<MAC (e da dove NON viene)

Il vantaggio energetico vs una ANN densa è  $\sim 5.11-8.38\times$  (worst-case; fino a  $\sim 15\times$  nel caso tipico). Non viene dalla sparsità: le SynOps eguagliano o superano i MAC dell'ANN. Viene dal minor costo unitario di un accumulo (AC) rispetto a una moltiplicazione-accumulo (MAC), amplificato su FPGA dai pesi po2 (AC = shift+add) e da 0 DSP.


Conseguenza contro-intuitiva: Donatello, il più contrattivo, spara di più ( $\sim 20.8\%$ ) e ha quindi il vantaggio energetico più basso ( $\sim 5.11\times$ ). Il breakdown mostra dove si spendono i pJ (la ricorrenza rec\_V/rec\_U domina nei rank-16); il grafico energy\_vs\_rate marca il rate operativo reale, ben dentro il regime denso, non quello iper-sparso.

Coerenza col gemello: VALIDATION\_REPORT\_v3 §9.2 riporta una stima più grossolana ( $\sim 4.77-6.01\times$ ) dalla valutazione a 6-tier; qui il modello op-count distingue il worst-case ( $\sim 5.11-8.38\times$ ) dal tipico ( $\sim 9-15\times$ ), dello stesso ordine di grandezza.

$$\frac{E_{ANN}}{E_{SNN}} = \frac{N_{MAC} e_{MAC}}{SynOps \cdot e_{AC}}$$


Equazione 4.1 — Vantaggio energetico.  $N_{MAC}$  = moltiplicazioni-accumulo della ANN equivalente;  $SynOps = \Sigma$  (spike  $\times$  fan-out);  $e_{MAC} \approx 4.6$  pJ,  $e_{AC} \approx 0.9$  pJ (modello Horowitz 2014, 45 nm). Il guadagno viene da  $e_{AC} < e_{MAC}$  e dallo 0 DSP, non dalla sparsità.

## Energy Breakdown




Dove si spendono i pJ per champion (fc / rec\_V / rec\_U / out / non-sinaptiche).

## Energy vs ANN




Energia per inferenza: SNN tipico (sperso) vs SNN worst-case (denso) vs ANN densa (MAC), per champion, con il vantaggio x. Il guadagno viene dal costo AC<MAC (0 DSP), NON dalla sparsità.

## Energy vs Rate



Energia vs spike-rate: i pallini marciano il rate operativo reale (~13-21%) — i champion NON sono nel regime iper-sparso.

## Synops Split



Parte statica (input, sempre-on) vs dinamica (spike-driven) delle SynOps per champion → dove conviene il clock-gating.

## 5. Timing / WCET: margine sul deadline e jitter zero


Il conteggio operazioni per tick è l'input del WCET e distingue rank-8 (baseline) da rank-16 (EventProp) sui rami ricorrenti. Il tempo di inferenza dipende dal grado di parallelismo: la variante seriale (minima in area) impiega ~120-171  $\mu$ s, le varianti più parallele scendono a pochi  $\mu$ s — tutte contro un deadline di controllo di 100 ms. Anche la seriale usa quindi solo ~0.1-0.2% del budget: il margine è enorme, ed è proprio questo che permette di ottimizzare per area (CORDIC iterativo, DSP≈0) invece che per velocità.

Proprietà preziosa per un sistema safety: WCET == BCET. Il numero di operazioni è costante a ogni spike-rate (worst-case), quindi il jitter di calcolo è nullo — un vantaggio di determinismo temporale rispetto a un'esecuzione data-dependent.

$$WCET = N_{\text{cicli}} \cdot T_{\text{clk}}, \quad \text{util} = \frac{WCET}{T_{\text{deadline}}}$$


Equazione 5.1 — WCET e utilizzo.  $N_{\text{cicli}}$  = conteggio operazioni per inferenza;  $T_{\text{clk}}$  = periodo di clock;  $T_{\text{deadline}} = 100 \text{ ms}$  (10 Hz, ciclo di controllo/V2X).  $WCET == BCET$  perché il conteggio è data-indipendente.

### Decode Criticalpath




STIMA del datapath del decode ACC-IIDM (sqrt/div/sigmoid/tanh) in PL: CORDIC iterativo (shift-add,  $DSP \approx 0$ ) sul budget di 100 ms.

### Jitter Proof




$WCET == BCET$ : il numero di operazioni è costante a ogni spike-rate  $\rightarrow$  jitter di calcolo = 0 (esemplare: Donatello).

## Latency Margin




Tempo di inferenza vs deadline di controllo 100 ms, per champion: margine enorme (util ~0.1-0.2%, variante seriale).

## Op Count



Conteggio operazioni per tick (input del WCET), per champion: si vede la differenza rank-8 (baseline) vs rank-16 (EventProp) sui rami ricorrenti.

## WCET Cycles



Cicli e  $\mu$ s per inferenza secondo 4 architetture HW (esemplare: Donatello; datapath simile fra champion).




## 6. Risorse e DSE: 0 DSP, <1% BRAM

Il conto delle risorse è netto: 0 DSP (ogni operazione è AC o shift-add, nessun moltiplicatore) e <1 BRAM su 140 per la memoria pesi (<1% del budget). Lo spazio di design (DSE) mostra il trade-off area↔latenza al variare del parallelismo: con 100 ms di budget conviene la variante seriale, minima in area.


Le stime di area LUT/FF (area\_model) sono pre-sintesi e vanno confermate in Fase B (Vivado); la BRAM e il conteggio operazioni sono invece reali.

### Area Model




STIMA dell'area (LUT/FF) al variare del parallelismo — da confermare in sintesi (Fase B).

### Bram Dimensioning




Memoria pesi per champion: <1 BRAM su 140 (<1% del budget).

## DSE Pareto



Trade-off area↔latenza per grado di parallelismo, per champion (latenza reale, area STIMA).

## Op By Celltype




Operazioni per tipo di cella (AC spike-driven vs shift-add po2) per champion: nessun moltiplicatore → 0 DSP.

## 7. SEU / ISO 26262: robustezza ai bit-flip e TMR mirato

La robustezza ai Single Event Upset (un neutrone atmosferico che inverte un bit nella memoria pesi) è profilata via fault-injection software: si decodifica il peso po2, si inverte un bit, si riesegue l'identificazione. La mappa di sensibilità e la criticità per bit dicono quali bit dominano il rischio (l'esponente-MSB e il segno) → ECC mirata invece che totale.

La curva `degrade_vs_flips` mostra 0 collisioni fino a 8 bit-flip accumulati per tutti e 4 i champion → il periodo di scrubbing può essere rilassato. Leonardo è il più fragile ai SEU. Il confronto hidden vs readout indica dove concentrare il TMR (il readout, più critico). Le stime di overhead TMR sono di progetto (da validare in sintesi).

## Bit Criticality



Quali bit (esponente-LSB/mid/MSB, segno) dominano il rischio SEU, per champion → ECC mirata.

## Concept — Cosa Sono I Bit-flip


### 07 – SEU (Single Event Upset)

Un neutrone atmosferico può invertire UN bit nella memoria dei pesi (0 $\leftrightarrow$ 1). Il peso po2 corrotto cambia segno/esponente → i 5 param cambiano → l'accel comandata cambia → possibile collisione.

Simulato ORA: seu\_inject decodifica peso→4bit, inverte un bit, riscrive il valore guasto nel tensore e rilancia identify/eval\_safety. Reale, no HW.


Concetto: un Single Event Upset (SEU) inverte UN bit nella memoria dei pesi po2 → i 5 parametri cambiano → l'accelerazione cambia → possibile collisione. Simulato via seu\_inject (reale, no HW).

## Degrade vs Flips




Collisione closed-loop vs numero di bit-flip accumulati, per champion: 0 collisioni fino a 8 flip (i 4 champion sovrapposti a 0) → periodo di scrubbing.

## Hidden vs Readout




Criticità SEU media hidden (fc/rec) vs readout (out), per champion → dove concentrare il TMR (il readout è più critico?).

## Perparam Shift




Spostamento per-parametro sotto SEU, per champion: quale parametro è più esposto.

## Sensitivity Map



Δ errore-di-identificazione invertendo 1 bit di un peso (heatmap), per champion: quali bit/pesi sono critici.

## TMR Overhead



STIMA del costo del Triple Modular Redundancy (TMR) selettivo sul readout vs protezione totale.

## 8. I/O e Hardware-in-the-Loop: canale V2X e code

Il lato I/O modella il canale V2X e le code di ingresso. La superficie Aol (Age-of-Information) dà l'età massima tollerabile di un CAM prima che la guida diventi insicura, sul piano  $\text{gap} \times \Delta v$ . Il messaggio chiave, coerente col report di validazione: la robustezza alla perdita di pacchetti è dell'HANDLER "hold-last", NON della rete — senza handler la collisione esplode.


Il dimensionamento della coda RX (M/M/1/K) dà il buffer minimo anti-burst dei messaggi; la curva PDR mostra il "ginocchio" oltre cui la perdita pacchetti diventa pericolosa. Queste figure combinano dati reali (comportamento della rete) e stime di modello (coda).

$$P_K = \frac{(1-a)a^K}{1-a^{K+1}}, \quad a = \lambda/\mu$$

$$\text{Aol: } \Delta(t) = t - u(t)$$


Equazione 8.1 — Coda RX M/M/1/K (sopra) e Age-of-Information (sotto).  $P_K$  = probabilità di blocco (drop a buffer pieno);  $K$  = profondità della coda;  $a = \lambda/\mu$  = intensità di traffico;  $\Delta(t)$  = età dell'ultimo CAM ricevuto ( $t$  meno l'istante  $u(t)$  di generazione).

## Aol Dist




Distribuzione dell'Age-of-Information sotto perdita/ritardo dei pacchetti V2X.

## Aol Max Surface




Età MAX tollerabile del CAM V2X (AoI) sul piano gap $\times$ Δv oltre cui la guida è insicura (verde = tollera di più; esemplare: Donatello).

## Holdmode



Confronto degli handler di pacchetti mancanti (hold-last / dead-reckon / blind): la robustezza V2X è dell'HANDLER, non della rete.


## PDR Latency Knee



Curva collisione vs Packet Delivery Ratio / latenza V2X: il "ginocchio" oltre cui perdita e ritardo dei pacchetti CAM diventano pericolosi per la guida.



## Queue Overflow




Probabilità di drop su burst vs profondità della coda RX (M/M/1/K, STIMA): buffer minimo anti-burst dei messaggi CAM.

## 9. Termico: derating (stime pre-sintesi)


La sezione termica è interamente di stima (□): il derating di Fmax con la temperatura di giunzione e il budget termico sullo Zynq-7020. Servono a impostare i margini, ma i numeri reali arriveranno solo dalla sintesi e dalla misura su board (Fasi B/C). Sono inclusi marcati come stime, non come risultati.

### Derating Tj Fmax



STIMA: Fmax vs temperatura di giunzione Tj — a caldo il clock scende, resta headroom sul target a 100 °C?

## Thermal Budget



STIMA del budget termico (potenza vs dissipazione) sullo Zynq-7020.

## Verdetto e prossimi passi

Sul profilo pre-silicio il candidato al deploy è Donatello (EventProp): ricorrenza contrattiva ( $\rho \approx 0.051$  → fixed-point sicuro), quantizzazione po2 robusta, 0 neuroni morti, timing e risorse soddisfatti con margine enorme (0 DSP, <1% BRAM,  $\mu s$  vs 100 ms). Il rovescio onesto: essendo il più attivo (~20.8% firing) ha il vantaggio energetico più basso (~5.11×); e Leonardo resta il più fragile su quantizzazione e SEU.

Nota. Cosa è REALE e cosa è STIMA. Reali (□): readiness, pesi po2, spiking, energia (modello Horowitz), op-count/timing, footprint/BRAM, SEU (fault-injection SW). Stime (□/□): area LUT/FF, datapath del decode, overhead TMR, coda RX, termico. Le stime si confermano solo in Fase B (sintesi Vivado → LUT/FF/DSP/Fmax reali) e Fase C (FPGA-in-the-Loop → potenza/latenza/SEU su silicio).

## Riferimenti

| Riferimento                                                                                                                                       | Tema                      |
|---------------------------------------------------------------------------------------------------------------------------------------------------|---------------------------|
| Volder, J.E. (1959). The CORDIC trigonometric computing technique. IRE Trans. Electronic Computers EC-8(3), 330-334.                              | CORDIC per il decode (§5) |
| Kleinrock, L. (1975). Queueing Systems, Volume 1: Theory. Wiley.                                                                                  | Coda M/M/1/K (§8)         |
| JEDEC JESD89A (2006). Measurement and Reporting of Alpha Particle and Terrestrial Cosmic Ray-Induced Soft Errors in Semiconductor Devices. JEDEC. | Soft error / SEU (§7)     |
| Kaul, S., Yates, R., Gruteser, M. (2012). Real-time status: how often should one update? IEEE INFOCOM, 2731-2735.                                 | Age-of-Information (§8)   |
| Treiber, M., Kesting, A. (2013). Traffic Flow Dynamics: Data, Models and Simulation. Springer.                                                    | Controllore ACC-IIDM (§5) |
| Horowitz, M. (2014). Computing's energy problem (and what we can do about it). IEEE Int. Solid-State Circuits Conf. (ISSCC), 10-14.               | Energia AC/MAC (§4)       |

| Riferimento                                                                                                                                            | Tema                                      |
|--------------------------------------------------------------------------------------------------------------------------------------------------------|-------------------------------------------|
| Miyashita, D., Lee, E.H., Murmann, B. (2016). Convolutional neural networks using logarithmic data representation. arXiv:1603.01025.                   | Quantizzazione logaritmica / po2 (§1, §2) |
| Xilinx (2018). Zynq-7000 SoC Data Sheet: Overview (DS190). Xilinx.                                                                                     | Budget Zynq-7020: BRAM, Tj (§6, §9)       |
| ISO 26262 (2018). Road vehicles — Functional safety. ISO, Ginevra.                                                                                     | Sicurezza funzionale (§7)                 |
| Neftci, E.O., Mostafa, H., Zenke, F. (2019). Surrogate gradient learning in spiking neural networks. IEEE Signal Processing Magazine 36(6), 51–63.     | Champion BPTT                             |
| ETSI EN 302 637-2 (2019). Intelligent Transport Systems; Cooperative Awareness Basic Service (CAM). ETSI.                                              | V2X / CAM (§8)                            |
| Wunderlich, T.C., Pehle, C. (2021). Event-based backpropagation can compute exact gradients for spiking neural networks. Scientific Reports 11, 12829. | Champion EventProp                        |

## Riproducibilità e mappa dei file

| Cosa                                   | Dove                                                                      |
|----------------------------------------|---------------------------------------------------------------------------|
| Figure e CSV FPGA (45 figure, 10 sez.) | results/evaluate/FPGA/                                                    |
| Generatore figure (dati reali)         | scripts/fpga_figures.py                                                   |
| Librerie Fase A                        | utils/{weight_profiler,state_profiler,latency_model,seu_inject,io_hil}.py |
| Notebook FPGA-evaluate                 | Eval_FPGA.ipynb                                                           |
| Verifica manifest post-run             | scripts/verify_fpga_eval.py                                               |
| Questo report (generatore)             | scripts/build_fpga_report.py                                              |
| Design e framework della valutazione   | document/FPGA_EVALUATE_DESIGN.md /<br>FPGA_EVALUATION_FRAMEWORK.md        |
| Teoria della rete (gemello)            | document/HOW_IT_WORKS_v3.md                                               |
| Risultati di validazione (gemello)     | document/VALIDATION_REPORT_v3.md (§9 = sommario FPGA)                     |