
Execution 16 Cycles 7 Instructions 2.286 Cycles Per Instruction (CPI) Stalls 4 RAW Stalls 0 WAW Stalls 0 WAR Stalls 2 Structural Stalls 0 Branch Taken Stalls 0 Branch Misprediction Stalls


B)

Se generan 4 dependencias de datos verdaderas (4 RAW Stalls)



C)





La etapa MEM de la instrucción S.D se encuentra al mismo tiempo con la etapa MEM de MUL.D (tarda más) y se produce un atasco estructural (Str) porque dos instrucciones quieren usar el mismo recurso.

D)

Modificado

.data .double 9.13 n1: .double 6.58 n2: .double 0.0 rs1: rs2: .double 0.0 .code L.D F1, n1(R0)L.D F2, n2(R0) ADD.D F3, F2, F1 MUL.D F1, F2, F1 MUL.D F4, F2, F1 S.D F3, rs1(R0) S.D F4, rs2(R0)

HALT



.data

n1: .double 9.13 n2: .double 6.58 rs1: .double 0.0 rs2: .double 0.0

.code

L.D F1, n1(R0)

L.D F2, n2(R0)

NOP

ADD.D F3, F2, F1

MUL.D F1, F2, F1

MUL.D F4, F2, F1

S.D F3, rs1(R0)

S.D F4, rs2(R0)

HALT

