
ROTEIRO 08 CAROLINE DE OLIVEIRA CORDEIRO - 121111059

PROGRAMA 1:

addi s2, zero, 4 addi s3, zero, 3 addi s4, zero, 7 addi s5, zero, 5 addi s6, zero, 6 add s7, s2, s3

1.2

a) Conteúdo da Memória de Instruções ("Instruction Memory") e dos Registradores ("Registers"), no início e no final da execução do programa.




Instruction Memory


Registradores no início

Registradores no fim


b) Passagem em três estágios representativos do Pipeline ("SCHEMA LAYOUT").



1ª instrução no último estágio, penúltima no primeiro



última instrução no segundo estágio



última instrução no último estágio

 c) Resultado final da execução em Pipeline, por meio da Tabela da Execução do Programa ("EXECUTION TABLE").


EXECUTION TABLE											
FULL LOOPS v	CPU Cycles										
Instruction	1	2	3	4	5	6	7	8	9	10	
addi s2, x0, 4	F	D	X	M	W						
addi s3, x0, 3		F	D	X	M	W					
addi s4, x0, 7			F	D	X	M	W				
addi s5, x0, 5				F	D	X	M	W			
addi s6, x0, 6					F	D	X	M	W		
add s7, s2, s3						F	D	X	M	W	

d) Ciclos de CPU necessários para executar esse programa.

10.

2.2

a) Conteúdo da Memória de Instruções ("Instruction Memory") e dos Registradores ("Registers"), no início e no final da execução do programa.




Instruction Memory


Registradores no início

Registradores no fim


b) Passagem em três estágios representativos do Pipeline ("SCHEMA LAYOUT").



primeira instrução no 5° estágio e quinta instrução no primeiro estágio



quarta instrução no quinto estágio



última (6ª) instrução no último estágio

c) Resultado final da execução em Pipeline, por meio da Tabela da Execução do Programa ("EXECUTION TABLE").

EXE	CU	TIC	ΟN	TA	BL	Ε						
FULL LOOPS V	CPU Cycles											
Instruction	1	2	3	4	5	6	7	8	9	10		
addi s2, x0, 4	F	D	X	M	W							
addi s3, x0, 3		F	D	X	M	W						
addi s4, x0, 7			F	D	X	M	W					
addi s5, x0, 5				F	D	X	M	W				
addi s6, x0, 6					F	D	X	M	W			
add s7, s2, s3						F	D	X	M	W		

d) Ciclos de CPU necessários para executar esse programa

PROGRAMA 1:

addi s2, zero, 4 add s3, zero, s2 addi s4, zero, 7 addi s5, zero, 5 addi s6, zero, 6 add s7, s6, s1


1.2

e) Conteúdo da Memória de Instruções ("Instruction Memory") e dos Registradores ("Registers"), no início e no final da execução do programa.


Address 0 (0x0) I-type Instruction:	R.No. Reg.ld.	Dec.Val	Binary Value (32 bit)	R.No.	Reg.ld.	Dec.Val	Binary Value (32 bit)
addi s2, x0, 4	0 x0	0	000000000000000000000000000000000000000	0	x0	0	000000000000000000000000000000000000000
00000000100000000010010010011 4 0 0 18 19	1 ra	0	000000000000000000000000000000000000000	1	ra	0	000000000000000000000000000000000000000
000000000100 00000 000 10010 0010011	2 sp	5120	0000000000000000001010000000000	2	SD	5120	00000000000000000001010000000000
IMMEDIATE RS1 FUNCT3 RD OP	3 gp	1024	0000000000000000000010000000000	3	др	1024	00000000000000000000010000000000
Address 4 (0x4)	4 tp	0	000000000000000000000000000000000000000	4	to	0	000000000000000000000000000000000000000
R-type Instruction:	5 t0	0	000000000000000000000000000000000000000	5	t0	0	000000000000000000000000000000000000000
add s3, x0, s2 0000000100100000000100110110011	6 t1	0	000000000000000000000000000000000000000	6	t1	0	000000000000000000000000000000000000000
0 18 0 0 19 51	7 t2	0	000000000000000000000000000000000000000	7	t2	0	000000000000000000000000000000000000000
0000000 10010 00000 000 10011 0110011 FUNCT7 RS2 RS1 FUNCT3 RD OP	8 s0/fp	5120	0000000000000000001010000000000	8	s0/fp	5120	00000000000000000001010000000000
PONCT/ RS2 RS1 PONCTS RD OF	9 s1	0	000000000000000000000000000000000000000	9	s1	0	000000000000000000000000000000000000000
Address 8 (0x8)	10 a0	0	000000000000000000000000000000000000000	10	a0	0	000000000000000000000000000000000000000
addi s4, x0, 7	11 a1	0	000000000000000000000000000000000000000	11	a1	0	000000000000000000000000000000000000000
0000000011100000000101000010011	12 a2	0	000000000000000000000000000000000000000	12	a2	0	000000000000000000000000000000000000000
7 0 0 20 19 000000000111 00000 000 10100 0010011	13 a3	0	000000000000000000000000000000000000000	13	a3	0	000000000000000000000000000000000000000
IMMEDIATE RS1 FUNCT3 RD OP	14 a4	0	000000000000000000000000000000000000000	14	a4	0	000000000000000000000000000000000000000
	15 a5	0	000000000000000000000000000000000000000	15	a5	0	000000000000000000000000000000000000000
Address 12 (0xc) I-type Instruction:	16 a6	0	000000000000000000000000000000000000000	16	a6	0	000000000000000000000000000000000000000
addi s5, x0, 5	17 a7	0	000000000000000000000000000000000000000	17	a7	0	000000000000000000000000000000000000000
000000001010000000101010010011 5 0 0 21 19	18 s2	0	000000000000000000000000000000000000000	18	s2	4	000000000000000000000000000000000000000
00000000101 00000 000 10101 0010011	19 s3	0	000000000000000000000000000000000000000	19	s3	4	000000000000000000000000000000000000000
IMMEDIATE RS1 FUNCT3 RD OP	20 s4	0	000000000000000000000000000000000000000	20	s4	7	00000000000000000000000000000111
Address 16 (0x10)	21 s5	0	000000000000000000000000000000000000000	21	s5	5	000000000000000000000000000000000000000
I-type Instruction: addi s6, x0, 6	22 s6	0	000000000000000000000000000000000000000	22	s6	6	0000000000000000000000000000110
000000001100000000101100010011	23 s7	0	000000000000000000000000000000000000000	23	s7	6	00000000000000000000000000000110
6 0 0 22 19	24 s8	0	000000000000000000000000000000000000000	24	s8	0	000000000000000000000000000000000000000
000000000110 00000 000 10110 0010011 IMMEDIATE RS1 FUNCT3 RD OP	25 s9	0	000000000000000000000000000000000000000	25	s9	0	000000000000000000000000000000000000000
INIMEDIALE ROLL TONCES RD OF	26 s10	0	000000000000000000000000000000000000000	26	s10	0	000000000000000000000000000000000000000
Address 20 (0x14) R-type Instruction:	27 s11	0	000000000000000000000000000000000000000	27	s11	0	000000000000000000000000000000000000000
add s7, s6, s1	28 t3	0	000000000000000000000000000000000000000	28	t3	0	000000000000000000000000000000000000000
0000000100110110000101110110011	29 t4	0	000000000000000000000000000000000000000	29	t4	0	000000000000000000000000000000000000000
0 9 22 0 23 51 0000000 01001 10110 000 10111 0110011	30 t5	0	000000000000000000000000000000000000000	30	t5	0	000000000000000000000000000000000000000
FUNCT7 RS2 RS1 FUNCT3 RD OP	31 t6	0	000000000000000000000000000000000000000	31	t6	0	000000000000000000000000000000000000000

Instruction Memory Registradores no início Registradores no fim


f) Passagem em três estágios representativos do Pipeline ("SCHEMA LAYOUT").



1ª instrução no último estágio, 2ª no segundo estágio (atraso pois a segunda depende do resultado de s2 que está sendo atualizado na primeira)



2ª instrução no último estágio e última instrução no primeiro estágio



penúltima no quarto estágio e última no primeiro estágio (atraso pois a última depende do resultado de s6que está sendo atualizado na penúltima)


g) Resultado final da execução em Pipeline, por meio da Tabela da Execução do Programa ("EXECUTION TABLE").

EXECUTION TABLE														
FULL LOOPS 🗸	CPU Cycles													
Instruction	1	2	3	4	5	6	7	8	9	10	11	12	13	14
addi s2, x0, 4	F	D	X	M	W									
add s3, x0, s2		F	-	-	D	X	M	W						
addi s4, x0, 7					F	D	X	M	W					
addi s5, x0, 5						F	D	X	M	W				
addi s6, x0, 6							F	D	X	M	W			
add s7, s6, s1								F	-	-	D	X	M	W

h) Ciclos de CPU necessários para executar esse programa.

1

2.2
 a) Conteúdo da Memória de Instruções ("Instruction Memory") e dos Registradores ("Registers"), no início e no final da execução do programa.




Instruction Memory


Registradores no início

Registradores no fim


b) Passagem em três estágios representativos do Pipeline ("SCHEMA LAYOUT").



primeira instrução no 5° estágio e quinta instrução no primeiro estágio



quarta instrução no quinto estágio



última (6ª) instrução no último estágio

c) Resultado final da execução em Pipeline, por meio da Tabela da Execução do Programa ("EXECUTION TABLE").

EXECUTION TABLE													
FULL LOOPS 🗸	CPU Cycles												
Instruction	1	2	3	4	5	6	7	8	9	10			
addi s2, x0, 4	F	D	X	M	W								
add s3, x0, s2		F	D	X	M	W							
addi s4, x0, 7			F	D	X	M	W						
addi s5, x0, 5				F	D	X	M	W					
addi s6, x0, 6					F	D	X	M	W				
add s7, s6, s1						F	D	X	M	W			
						_	_						

d) Ciclos de CPU necessários para executar esse programa