
DeepEye 接线设计候选

R02 物料与接口映射 | 基于已复核的 PYNQ-Z2 封装方案

当前证据	使用边界
已有：主站环境记录、基础板测、官方资料、15 个数字封装引脚方案。	外设、PCB 版本、接线、电压与时序尚未实测。本文件不代表 R02/R03 通过。
J3 I2C 排针冲突：手册 SCL=10 / SDA=9；原理图 SCL=9 / SDA=10。	P15=SCL、P16=SDA 封装关系有依据；连接 DAC 前须确认实际排针接点。

1. 四路模拟链路



图示为 twin_fixture。sensor_live 时，压力前端/湿度/光照分别替换 DAC A/B/C，A0/A3 保持同源 PGA 后/前参考；依据实际模块核电平并用三组可拔插线断电人工选源，每组只接一种输入，不能并接传感器与 DAC。装接确认后锁定 source_mode；换模式需重新核线，本文未设计自动切换器。

PS 的 sensor_valid 新鲜度信号供 PL 内部逻辑使用；实际桥、ADC 顺序和停机时序须在后续集成中验证。DAC 保持旧电压不能证明源仍有效。

输入	J1 位置	XADC P / N	通道及信号
A0	6	E17 / D18	VAUX1；PGA 输出
A1	5	E18 / E19	VAUX9；DAC B
A2	4	K14 / J14	VAUX6；DAC C
A3	3	K16 / J16	VAUX15；PGA 输入同源支路

A0-A3 头端范围为 0-3.3 V。板上 2.32 kΩ / 1 kΩ 分压使 3.3 V 对应约 0.994 V；裸 XADC 仍为约 0-1 V。A0 网络为 R71/R105、R72 140Ω、R73 845Ω 与 C3 1nF；未在该网络识别到保护钳位。数字直连分支不得配置成输出。

数字接口与外部回采

2. 封装约束对应关系

顶层信号	连接器 / 接点	封装	方向
yaw_pwm_o	PMODB / 1	W14	输出
pitch_pwm_o	PMODB / 2	Y14	输出
speed_pwm_o	PMODB / 3	T11	输出
yaw_capture_i	PMODB / 7	V16	输入
pitch_capture_i	PMODB / 8	W16	输入
speed_capture_i	PMODB / 9	V12	输入
pga_cs_n_o	SPI / 5	F16	输出
pga_sck_o	SPI / 3	H15	输出
pga_sdi_o	SPI / 4	T12	输出
dac_scl_io	J3 / 未确定	P15	开漏双向
dac_sda_io	J3 / 未确定	P16	开漏双向
rs485_tx_o	J4 / 5	V15	输出
rs485_rx_i	J4 / 6	T15	输入
rs485_de_o	J4 / 7	R16	输出
rs485_re_n_o	J4 / 8	U17	输出

3. 必须实接的回采与电气条件

PMODB 1 -> 7（yaw）、2 -> 8（pitch）、3 -> 9（speed）。三对均为外部物理跳线，不能用内部寄存器回读代替。PMODB 5/11 为 GND，6/12 为 3.3 V；4/10 保留。

PGA 使用 CS/SCK/SI；MCP6S21 没有 SO。增益 1/2/4/8 对应代码 0/1/2/4；通过 A0/A3 的真实模拟比值验证，避免饱和。

I2C 必须开漏。原理图中 R49/R50 已各为 2.2 kΩ 上拉到 3.3 V；附加模块上拉须计入并联值 $R_{eq}=1/(1/2200+\Sigma 1/R_{module})$。先确认实际装配与接点，再确定上拉，不能盲加。

RS485 仅 D/R/DE/RE 接 PL；A/B 差分线接 PC 侧适配器。DE=0 禁止发送，RE 为低有效。两块模块按板端在用与备件/离线对照登记；主链为板端模块与 PC USB-RS485 适配器，不将两块模块并接 PL。模块极性、共地、端接和复位电平须按实际电路核对。100 MHz 来自 PS FCLK0；H16 上的 125 MHz PHY 时钟是另一来源。

物料、依据与待验收项

4. 系统级物料登记

部件	计划数量	选型与实物状态
AMD Ryzen 7 8845H / Radeon 780M 主站	1	已有主站，复用环境记录
TUL PYNQ-Z2 / XC7Z020-1CLG400C	1	已完成基础板测；PCB 版本待核
FSR402 压力传感器及适配前端	1	任务选型；实物、前端及标定未核
3.3 V 电容式土壤湿度模块	1	任务选型；具体模块、量程及标定未核
TEMT6000 光照模块	1	任务选型；实物、模拟输出及标定未核
PYNQ MicroSD 启动卡	1	任务要求；实际型号、容量与镜像待登记
Microchip MCP4728，3.3 V，四通道	1	拟选；实物与地址未核
Microchip MCP6S21，3.3 V	1	任务选型；实物未核
TI THVD1450，3.3 V 半双工	2	拟选；1块板端、1块备件/离线对照，均未核
PC 端 USB-RS485 适配器	1	具体型号、收发极性待核
PMODB 外部输出到回采跳线	3	必须独立实接；当前未核
模拟信号线、公共地及本地去耦	按实际模块	线长、负载、供电去耦待核
可拔插单源模拟线组（断电人工选源）	3	拟定接线方式；实物接头与状态待核
限流及输入保护元件	1套	任务要求；按实际前端核参数及装配
底板与固定件	1套	任务要求；实物与固定状态待核
逻辑分析仪，8 通道 USB 款或等效	1	优先已有；型号及可用性待登记
独立模拟测量设备	按测试方案	设备型号、精度待登记

安装状态与来源

5. 下一步验收记录

先确认实际 PCB、外设、J3 接点、公共地和模拟电平；随后完成自研 top/BD、XADC 配置、独立回采与成对 bit/HWH。R02 每通道至少 8 点标定、越界/饱和及 ENOB 状态；PGA 各档 8 个不饱和点与 ≤5% 增益误差由后续真实采集证明。当前没有生成任何测量数据。

6. 官方来源与证据定位

[1] TUL PYNQ-Z2 用户手册 v1.1（连接器、模拟分压）

[2] TUL 原理图：下载名 R12，图内版本 R10（sheet4、11）

[3] Xilinx/PYNQ 3.1.1 base.xdc（封装引脚）

[4] Xilinx BoardStore / TUL A.0（器件身份）

[5] Microchip MCP6S21 DS21117B（引脚、SPI 与增益）

[6] Microchip MCP4728 DS22187E §7.1，页51 / 索引50

[7] TI THVD1450 SLLSEY3E（3.3 V RS485 接口）

各完整源文件 SHA256、版本及使用页码见同目录
wiring_sources.json；完整源文件保留在项目的已校验本地缓存。基础板测仅复用既有记录，没有重新上板或占用显示器。

H01-H15 保持不变。本文不降级三维、因果传感、PC AI 或双控制链路要求。