컴퓨터 구조 (CSED311)

<Lab2 - Single Cycle CPU>

Team ID : 33


Student 1 : 곽민성 (Gwak Minseong, 20230840) Student 2 : 김재환 (Kim Jaehwan, 20230499)

1. Introduction

이번 랩의 목표는 Single Cycle CPU를 Verilog를 통해 구현하는 것이다. 이 랩을 진행하기 위해선, Verilog의 문법과 동작, verilator의 사용법을 이해해야 한다. 우리는 이 랩을 성공적으로 진행하면서, Single Cycle CPU의 세부 구조와 동작을 정확하게 이해할 수 있다.

2. Design

우리는 아래 강의 노트의 CPU 구조를 차용하여 Single Cycle CPU를 구현할 수 있었다.



이를 통해 구성한 모듈은 다음과 같다.

모듈 이름	설명	Synchronous /	
포팔 이금 	'큰'정	Asynchronous	
adder	두 수를 입력으로 받아, 더한 값을 반환한다.	Asynchronous	
alu_ctrl_unit	instruction을 입력으로 받아, ALU가	Asynchronous	
	수행해야 하는 동작을 정의하고, 반환한다.	713y11cm onous	
	두 수와 동작을 입력으로 받아, 산술 연산의		
alu	결과를 반환한다. Branch Instruction의	Agunahaanaua	
	경우에, Branch Condition의 결과도	Asynchronous	
	반환한다.		
control_unit	각 Instruction마다 다른 모듈에서 필요한	A arm ab ron ou a	
	Control 신호들을 생성한다.	Asynchronous	
сри	다른 모든 모듈을 종합하고 연결해서, 하나의	Crrahranaua	
	독립적인 CPU로써 동작하도록 한다.	Synchronous	
data_memory	메모리의 주소와 값을 입력으로 받아,		
	메모리상의 주소의 위치의 값을	Asynchronous (Read),	
	반환하거나(mem_read), 그 주소에 들어온	Synchronous (Write)	
	값을 쓴다 (mem_write).		
imm_gen	Instruction을 읽어서, 그 Instruction에 있는	λ σ ο Ιο ο σ ο	
	Immediate value를 파싱해 반환한다.	Asynchronous	
	Instruction 주소를 입력으로 받아,		
instruction_memory	Instruction 메모리상의 주소의 위치의 값을	Asynchronous	
	반환한다 (즉, Instruction을 반환한다.)		
mux	두 개의 입력과 1-bit의 sel 신호를 받아, sel		
	신호가 지시하는 둘 중 하나의 신호를	Asynchronous	
	반환한다.		
рс	다음 클럭의 pc를 입력으로 받아서, clk이		
	변화함에 맞추어 pc(program counter)의	Synchronous	
	값을 다음 값으로 업데이트한다.		
	2개의 source 레지스터와 destination		
	레지스터의 번호, 입력값을 받아서 2개의	Asynchronous (Read),	
register_file	레지스터의 값을 반환하고, destination	Synchronous (Write)	
	레지스터에 값을 쓴다 (write_enable).		
	" I I I WE L ("TEO_OTTOOTO).		

3. Implementation

우리는 위 구현된 모듈을 cpu 모듈에서 다음과 같이 wire를 이어서 구현하였다.

```
adder pc adder1(
                       .in0(instr addr),
                                               // input
                       .in1(4),
                                                // input
                      .out(next instr addr 1) // output
                     );
                     adder pc adder2(
                                               // input
                      .in0(instr addr),
                       .inl(imm_gen_out),
                                               // input
                       .out(next instr addr 2)
                                               // output
                     );
                     mux pc mux1(
                      .in0(next_instr_addr_1),  // input
                      .in1(next_instr_addr_2),
                                               // input
                                               // input
                       .sel(PCSrc1),
                       .out(next instr addr 3)
                                               // output
                     );
ΙF
      Instruction Fetch
                     mux pc mux 2(
                       // input
                       .in1(alu out),
                                               // input
                       .sel(PCSrc2),
                                               // output
                       .out(next instr addr)
                     );
                     pc pc(
                      .reset(reset),
                                               // input
                                               // input
                       .clk(clk),
                       // output
                       .current pc(instr addr)
                     );
                     instruction memory imem(
                       .reset(reset),
                                               // input
                                                // input
                       .clk(clk),
                       .addr(instr_addr),
                                               // input
                       .dout(instr)
                                               // output
```

```
mux reg mux(
                                                   // input
                         .in0(data_mux_out),
                         .in1(next_instr_addr_1),
                                                   // input
                         .sel(ctrl PCtoReg),
                                                    // input
                                                    // output
                         .out(reg mux out)
                       );
                       register file reg file (
                                                    // input
                        .reset (reset),
                         .clk (clk),
                                                    // input
                         .rs1 (instr[19:15]),
                                                   // input
                         .rs2 (instr[24:20]),
                                                    // input
                         .rd (instr[11:7]),
                                                    // input
                        .rd_din (reg_mux_out),
                                                   // input
                         .write enable (ctrl RegWrite), // input
                         .is_ecall (ctrl_is_ecall), // input
                         .rs1 dout (rs1 val),
                                                    // output
                         rs2_dout (rs2_val),
                                                   // output
                         .print_reg (print_reg),
                                                   // output
                         .is halted (is halted) // output
                       );
ID
      Instruction Decode
                       // ----- Control Unit -----
                       control unit ctrl unit (
                         .Instr(instr[6:0]),
                                                    // input
                         .JAL(ctrl JAL),
                                                    // output
                        .JALR(ctrl JALR),
                                                   // output
                        .Branch(ctrl Branch),
                                                    // output
                         .MemRead(ctrl MemRead),
                                                   // output
                                                    // output
                         .MemtoReg(ctrl MemtoReg),
                         .MemWrite(ctrl_MemWrite), // output
                        .ALUSrc(ctrl ALUSrc),
                                                    // output
                                                   // output
                        .RegWrite(ctrl_RegWrite),
                        .PCtoReg(ctrl PCtoReg),
                                                    // output
                         .is_ecall(ctrl_is_ecall) // output
                       );
                       imm gen imm gen (
                        .Instr(instr),
                                                    // input
                        .imm_gen_out(imm_gen_out) // output
```

```
alu ctrl unit alu ctrl unit (
                            .Instr30(instr[30]),
                                                        // input
                            .funct3(instr[14:12]),
                                                        // input
                            .opcode(instr[6:0]),
                                                        // input
                            .alu op(alu op)
                                                        // output
                          );
                          mux alu mux(
                                                        // input
                           .in0(rs2 val),
                                                         // input
                           .in1(imm gen out),
                           .sel(ctrl ALUSrc),
                                                        // input
ΕX
           ALU/Excute
                                                        // output
                            .out(alu mux out)
                          );
                          alu alu (
                           .alu op(alu op),
                                                        // input
                           .alu in 1(alu in 1),
                                                        // input
                           .alu in 2(alu in 2),
                                                        // input
                           .alu result(alu out),
                                                        // output
                            .alu bcond(bcond)
                                                         // output
                          data memory dmem(
                           .reset (reset),
                                                        // input
                           .clk (clk),
                                                        // input
                           .addr (alu out),
                                                        // input
                           .din (rs2 val),
                                                         // input
                            .mem read (ctrl MemRead),
                                                        // input
                           .mem write (ctrl MemWrite),
                                                        // input
                            .dout (mem out)
                                                         // output
MEM
       Data Memory Access
                          );
                          mux data mux(
                           .in0(alu out),
                                                        // input
                                                        // input
                           .in1(mem out),
                           .sel(ctrl MemtoReg),
                                                        // input
                            .out(data mux out)
                                                        // output
                          );
                          위 동작에서, memory 모듈로 다시 들어가는 선을 통해
WB
           Write-Back
                          Write-Back 된다.
```

4. Discussion

1. adder와 alu

instruction adress를 계산하기 위해서 덧셈 연산이 필요하다. 이를 동작할 수 있는 ALU 모듈이 있음에도 따로 adder 모듈을 사용하였다. ALU를 사용한 것에 비해 덜 복잡하며, 더 적은 수의 wire를 연결할 수 있다.

2. ecall 처리방법

ecall 명령을 수행할 때 x17 레지스터의 값이 10이면 정지해야하는데, 이를 구현할 때 두가지 방법을 생각하였다.

- 1. register file 모듈에 is_ecall 신호를 입력으로 넣고, register file 모듈 내에서 is_halted에 값을 할당한다.
- 2. register file 모듈에서 항상 x17의 값을 출력으로 내보내고, cpu 모듈 내에서 assign문을 통해할당하기

2번 방법의 경우 레지스터의 값이 RF 모듈 밖으로 계속 출력되고 있다는 점이 불편하여 1번 방법으로 구현하였다.

3. 강의 자료에서는 대부분의 모듈 입출력 및 컨트롤 신호를 설명하고 있지만, alu control unit으로부터 만들어져 alu에 입력으로 들어가는 alu_opcode는 자세하게 설명되어 있지 않았다. 따라서 이번 랩 설계에서는 alu_op.v 파일에 직접 alu opcode를 정의하여 불러와 사용하였다.

4. x0 처리 방법

x0는 항상 값을 0으로 유지해야한다. write_enable (RegWrite) 신호가 있더라도 rd가 0인 경우에는 작성하지 않도록 구현하였다.

5. Conclusion

CPU를 적절히 구현하여 테스트 벤치에 대해서 RISC-V 시뮬레이터인 ripes와 동일한 시뮬레이션 결과를 얻었다. 사이클 수도 ripes와 일치함을 확인할 수 있었다.

	Our cpu			ripes
	### SIMULATING ###	Nam	e Alias	Value Value
	TEST END	×O	zero	0×00000000
	SIM TIME : 58	×1	ra	0×00000000
	TOTAL CYCLE : 28	×2	sp	0x00002ffc
	FINAL REGISTER OUTPUT	x3	gp	0×00000000
	0 00000000	×4	tp	0×00000000
	1 00000000	x5	tO	0×00000000
	2 00002ffc	x6	t1	0×00000000
	3 00000000	x7	t2	0x00000000
	4 00000000	1	-	This condition is the second of the second o
	5 00000000	x8	s0	0×00000000
	6 00000000	x9	s1	0×00000000
	7 00000000	×10	a0	0x00000013
	8 00000000	×11	a1	0×00000003
	9 00000000	x12	a2	0xffffffd7
	10 00000013	×13	a3	0×00000037
	11 00000003	×14	a4	0x00000013
	12 ffffffd7	x15	a5	0x00000026
basic	13 00000037	x16	a6	0x0000001e
	14 00000013	2002204	10000	
	15 00000026	x17	a7	0x0000000a
	16 0000001e	x18	s2	0×00000000
	17 0000000a	×19	s3	0×00000000
	18 00000000	x20	s4	0×00000000
	19 00000000	x21	s5	0×00000000
	20 00000000	x22	s6	0×00000000
	21 00000000 22 00000000	x23	s7	0×00000000
	23 00000000	x24	c 9	0×00000000
	24 00000000		s8	The second secon
	25 00000000	x25	s9	0×00000000
	26 00000000	x26	s10	0×00000000
	27 00000000	x27	s11	0×00000000
	28 00000000	x28	t3	0×00000000
	29 00000000	x29	t4	0×00000000
	30 00000000	x30	t5	0×00000000
	31 00000000	x31	t6	0×00000000

	### SIMULATING ###	Name	e Alias	Value
	TEST END	×0	zero	0×00000000
	SIM TIME: 446	×1	ra	0×00000000
	TOTAL CYCLE : 222	x2	sp	0x00002ffc
	FINAL REGISTER OUTPUT	x3	gp	0×00000000
	0 00000000	x4	tp	0×00000000
	1 00000000	x5	t0	0×00000000
	2 00002ffc	x6	t1	0×00000000
	3 00000000		-	
	4 00000000	x7	t2	0x00000000
	5 00000000	x8	s0	0×00000000
	6 00000000	x9	s1	0×00000000
	7 00000000	x10	a0	0×00000000
	8 00000000	×11	a1	0×00000000
	9 00000000	x12	a2	0×00000000
	10 00000000	x13	a3	0×00000000
	11 00000000	x14	a4	0x0000000a
	12 00000000	x15	a5	0×00000009
op	13 00000000	x16	a6	0x0000005a
	14 0000000a 15 00000009	x17	a7	0x0000003a
	15 00000009 16 0000005a	1300000	555	Part Andrew Control of Control
	16 0000005a 17 0000000a	x18	s2	0×00000000
	18 00000000	×19	s3	0×00000000
	19 00000000	x20	s4	0×00000000
	20 00000000	x21	s5	0×00000000
	21 00000000	x22	s6	0×00000000
	22 00000000	x23	s7	0×00000000
	23 00000000	Crapera.	Toward I	
	24 00000000	x24	s8	0×00000000
	25 00000000	x25	s9	0×00000000
	26 00000000	x26	s10	0×00000000
	27 00000000	x27	s11	0×00000000
	28 00000000	x28	t3	0×00000000
	29 00000000	x29	t4	0×00000000
	30 00000000	x30	t5	0×00000000
	31 00000000	x31	t6	0×00000000

	### SIMULATING ###	Name	Δliac	Value
	TEST END	x0		0x00000000
	SIM TIME: 446	x1	ra	0×00000000
	TOTAL CYCLE : 222	x2	sp	0x00002ffc
	FINAL REGISTER OUTPUT	x3	gp	0×00000000
	0 00000000	x4	tp	0x00000000
	1 00000000	x5		0x00000000
	2 00002ffc	100000	t0	Zalantin tana
	3 00000000	x6	t1	0×00000000
	4 00000000	x7	t2	0×00000000
	5 00000000	x8	s0	0×00000000
	6 00000000 7 00000000	x9	s1	0×00000000
	8 00000000	×10	a0	0x00000000a
	9 00000000	x11	a1	0x0000003f
	10 00000000	x12	a2	0xfffffff1
	11 00000000	x13	a3	0x0000002f
	12 00000000	x14	a4	0x0000000e
on-controlflow	13 00000000	x15	a5	0x00000021
	14 0000000a	x16	a6	0x0000000a
	15 00000009	×17	a7	0x0000000a
	16 0000005a	x18	s2	0×00000000
	17 0000000a	x19	s3	0×00000000
	18 00000000	x20	s4	0×00000000
	19 00000000	x21	s5	0×00000000
	20 00000000	x22	s6	0×00000000
	21 00000000	x23	s7	0×00000000
	22 00000000		Taring 1	The International Control of Control
	23 00000000	x24	s8	0×00000000
	24 00000000	x25	s9	0×00000000
	25 00000000	x26	s10	0×00000000
	26 00000000	x27	s11	0×00000000
	27 00000000	x28	t3	0×00000000
	28 00000000	x29	t4	0×00000000
	29 00000000	x30	t5	0×00000000
	30 00000000 31 00000000	x31	t6	0×00000000

위와 같이 정상 동작하는 모습을 확인할 수 있다.

6. References

[1] Lecture notes.