Carné: 19700 Sección: 10


Laboratorio 09

Ejercicio 01

El primer modulo es un Flip Flip Tipo D de 1 bit, con las entradas clock, reset, enabled (E), y d, con la unica salida q. En el siguiente modulo para crear un Flip Flop Tipo D de 2 bits se llama al modulo del Flip Flop de 1 bit dos veces utilizando los bits significativos en cada uno respectivamente. En el caso del Flip Flop de 4 bits se realiza el mismo procedimiento en este caso llamando 4 veces al modulo de 1 bit. En el testbench se probaron diferentes combinaciones para probar los Flip Flops.

Diagrama de Timing

En el diagrama podemos observar que en cada flanco de reloj los valores Q copian los valores de D tanto en los Flip Flops de 1, 2 y 4 bits.




Carné: 19700 Sección: 10 **Ejercicio 02**


Usando el módulo de un Flip Flop tipo D de 1 bit creamos el módulo de un Flip Flop tipo T donde crearemos un wire para negar la salida Q, ya que en cada flanco de reloj buscamos obtener el negado de la entrada D.

Diagrama de Timing

En el diagrama de timing podemos observar que en cada flanco de reloj la salida Q será el negado de la entrada D siempre y cuando el Enabled este activado.



Circuitverse



Carné: 19700 Sección: 10 **Ejercicio 03**

Para crear el Flip Flop tipo JK se utilizará un módulo de Flip Flop tipo D de 1 bit, junto a las entradas J y K que controlaran la salida Q, siempre teniendo en cuenta el clock y el reset. Además de esto se definieron unos cables para conectar de manera estructural la nube combinacional, que proporcionará la salida que ira al modulo del Flip Flop tipo D, la cual proveerá la salida Q.


```
module testbench();
                                                                             reg clk, reset;
                                                                             reg J, K, E;
module FFD1(input clk , input reset, E, input d, output reg q);
                                                                             wire Q;
  always@(posedge clk, posedge reset) begin
                                                                             FFJK P1(clk, reset, E, J, K, Q);
    if(E == 1) begin
    q \le d;
    if(reset) begin
                                                                             #2 J=0; K=0;
                                                                             #2 J=1; K=0;
  end
endmodule
                                                                             #2 J=0; K=0;
                                                                             #2 J=1; K=1;
module FFJK(input clk , input reset, E, J, K, output Q);
 wire nK, nQ, w1, w2, D;
 not(nK, K);
                                                                               #1 clk = ~clk;
 not(nQ, Q);
                                                                               #20 $finish;
  and(w1, nK, Q);
                                                                             initial begin
                                                                               $dumpfile("EJ03_tb.vcd");
  FFD1 M1(clk, reset, E, D, Q);
endmodule
                                                                           endmodule
```

Diagrama de Timing

En el diagrama podemos observar las diferentes combinaciones del Flip Flop, ya que cuando J y K están en 0 la salida Q permanece en estado de memoria, en cambio sí J está en 1 y K en 0 la salida Q será 1, en cambio si la salida J es 0 y la salida K es 1 la salida Q será 0, y en el último caso donde ambos estén encendidos la salida será Q negado.



Sección: 10
Circuitverse



Carné: 19700 Sección: 10 **Ejercicio 04**

Para crear el Buffer Tri- estado de 4 bits únicamente utilizamos un ternario para definir que cuando Enabled sea 1 las entradas D serán directamente las salidas Q, y en el caso Enabled sea 0 las salidas estarán indeterminadas con alta impedancia.

```
// Ejercicio 4 buffer Tri-estado de 4 bits

module BTE(input E, input [3:0]D, output [3:0]Q);

assign Q = E==1?D:4'bzzzz;

endmodule
```

```
module testbench();
    reg E;
    reg [3:0]D;
    wire[3:0]Q;

BTE P1(E, D, Q);

initial begin
    E = 0; D=0;
    #1 E = 1;
    #1 D = 4'b0001;

#1 D = 4'b0010;

#1 D = 4'b010;

#1 D = 4'b011;

#1 D = 4'b011;

#1 D = 4'b010;

#1 D = 4'b011;

#1 D = 4'b100;

#1 D = 4'b100;

#1 D = 4'b100;

#1 D = 4'b101;

#1 D = 4'b111;

#1 D = 4'b110;

#1 D = 4'b111;

#1 D = 4'b110;

#1 D = 4'b110;

#1 D = 4'b111;

#1 D = 4'b11;

#1 D = 4'b111;

#1 D = 4'b111;

#1 D = 4'b11;

#1 D = 4'b11;

#1 D = 4
```

Diagrama de Timing

En el diagrama podemos observar que cuando Enabled es 1 las salidas son iguales a las entradas, mientras que cuando Enabled es 0 las salidas están en alta impedancia




Carné: 19700 Sección: 10 **Ejercicio 05**

Para crear la tabla del ROM se utilizó la función casez para definir en base a las entradas una salida específica, cabe aclarar que en los casos que se repiten se utilizaron don't cares que están definidos por el signo de interrogación. En el testbench se realizaron 26 diferentes combinaciones para el diagrama de timing.

```
module ROM(input wire [6:0]IN, output logic [12:0]OTP);
                                                                       reg [6:0]IN;
reg[12:0] DATA;
                                                                       ROM P1(IN, OTP);
 always @(*) begin
                                                                       initial begin
    casez (IN)
      7'b??????0: DATA = 13'b1000000001000;
      7'b00001?1: DATA = 13'b0100000001000;
                                                                       #1 IN = 7'b0000001;
      7'b00000?1: DATA = 13'b1000000001000;
                                                                       #1 IN = 7'b0001101;
      7'b00011?1: DATA = 13'b1000000001000;
      7'b00010?1: DATA = 13'b0100000001000;
                                                                       #1 IN = 7'b0011001:
      7'b0010??1: DATA = 13'b0001001000010;
                                                                       #1 IN = 7'b0100001;
      7'b0011??1: DATA = 13'b1001001100000;
                                                                       #1 IN = 7'b0110001;
      7'b0100??1: DATA = 13'b0011010000010;
                                                                       #1 IN = 7'b0111001;
      7'b0101??1: DATA = 13'b0011010000100;
                                                                       #1 IN = 7'b1000001;
      7'b0110??1: DATA = 13'b1011010100000;
                                                                       #1 IN = 7'b1001011;
      7'b0111??1: DATA = 13'b1000000111000;
                                                                       #1 IN = 7'b1001001;
      7'b1000?11: DATA = 13'b0100000001000;
                                                                       #1 IN = 7'b1010001;
      7'b1000?01: DATA = 13'b1000000001000;
                                                                       #1 IN = 7'b1100001;
      7'b1001?11: DATA = 13'b1000000001000;
                                                                       #1 IN = 7'b1101001;
      7'b1001?01: DATA = 13'b0100000001000;
                                                                       #1 IN = 7'b1110001;
                                                                       #1 IN = 7'b1111001;
      7'b1010??1: DATA = 13'b0011011000010;
                                                                       #1 IN = 7'b0000111;
      7'b1011??1: DATA = 13'b1011011100000;
      7'b1100??1: DATA = 13'b0100000001000;
                                                                       #1 IN = 7'b0001111;
                                                                       #1 IN = 7'b0001011;
      7'b1101??1: DATA = 13'b0000000001001;
      7'b1110??1: DATA = 13'b0011100000010;
      7'b1111??1: DATA = 13'b1011100100000;
      default: DATA = 13'bxxxxxxxxxxxx;
                                                                        #30 $finish;
                                                                         $dumpfile("EJ5_tb.vcd");
    assign OTP = DATA;
                                                                         $dumpvars(0, testbench);
end
endmodule
```

Diagrama de Timing

En el diagrama podemos observar que dependiendo de la entrada se devolverá una salida de las definidas en nuestro casez. La primera imagen muestra las combinaciones decimales. Sin embargo, para abarcar todas las combinaciones la segunda y tercera imagen están en formato hexadecimal.



Carné: 19700 Sección: 10

