

Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

## Laboratorio 08

### Ejercicio 01

Código del módulo del contador, donde se ingresan las entradas clock, reset, enable, load, entrada y la salida, estas dos últimas de 12 bits. Agregamos el reg de contador y usamos el always para que nuestro contador este sincronizado con clock, reset y load. Si reset es 1 el contador sera igual a 0, si load esta en 1 el contador sera igual a la entrada de 12 bits, si enable esta en 1 el contador empezara a sumar 1, en caso llegue al maximo numero de bits este se reiniciara a 0. Al final asignar a la salida el valor de contador.

```
1 //Creación del modulo
2 module EJ1Contador(input wire clock, reset, enable, load,
3   input wire [11:0]entrada, output [11:0]salida);
4 //Definir el contador
5   reg[11:0]contador;
6 //Condiciones del contador
7   always @ (posedge clock or posedge reset or posedge load) begin
8     if(reset)
9       contador<=12'd0;
10    else if(load)
11      contador<=entrada;
12    else begin
13      //Si el contador esta lleno y enable sigue activado vuelva a 0
14      if(contador == 12'b111111111111 & enable == 1)
15        contador<=12'd0;
16      else if(enable == 1)
17        contador <= contador + 12'd1;
18    end
19  end
20  assign salida = contador;
21 endmodule
```

```
1 module testbench();
2
3   reg clk, rst, EN, LD;
4   reg [11:0]INP;
5   wire [11:0]OTP;
6   EJ1Contador U1(clk, rst, EN, LD, INP, OTP);
7
8   initial begin
9     clk=0; rst=0; EN=0; LD=0; INP=0;
10    #1 INP=102; LD=1;
11    #1 INP=23;
12    #1 INP=12;
13    #1 LD=0;
14    #1 EN = 1;
15    #3 rst=1;
16    #1 rst=0;
17  end
18  always
19    #1 clk = ~clk;
20  initial
21    #40 $finish;
22
23  initial begin
24
25    $dumpfile("EJ1_tb.vcd");
26    $dumpvars(0,testbench);
27  end
28 endmodule
```


Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

## Diagrama de Timing

En el código del testbench podemos ver que de primero dejamos load en 1 por lo que en la salida OTP se encuentran los valores de la entrada INP, luego desactivamos el load y activamos en enable por lo que el contador empieza a sumar 1 con el ultimo valor que obtuvo del load. Luego se realiza un pulso del reset, por lo que la salida se vuelve 0 y como el enable sigue activado seguimos aumentando de 1 en 1 con cada flanco de reloj.



Nombre: Brayan José Castillo Alvarado


Carné: 19700

Sección: 10

```
1 module testbench();
2
3 reg [11:0]address;
4 wire [7:0]val;
5
6 ROM U1(address, val);
7
8 initial begin
9 $display("Memoria ROM");
10 $display("   Address   | Data");
11 $display("-----|-----");
12 $monitor("%b | %b", address, val);
13
14 address=12'b0;
15 #1 address=12'b000000000001;
16 #1 address=12'b000000000010;
17 #1 address=12'b0000000000011;
18 #1 address=12'b0000000000100;
19 #1 address=12'b0000000000101;
20 #1 address=12'b0000000000110;
21 #1 address=12'b0000000000111;
22 #1 address=12'b000000001000;
23 #1 address=12'b000000001001;
24 #1 address=12'b000000001010;
25 #1 address=12'b000000001011;
26 end
27 initial
28 #15 $finish;
29
30 initial begin
31
32 $dumpfile("EJ2_tb.vcd");
33 $dumpvars(0,testbench);
34 end
35 endmodule
```

## Diagrama de Timing

En el diagrama de timing escribimos las direcciones para obtener los valores que se encuentran en la memoria como se observa con los 6 primeros valores, del valor 006 al 008 se realizó un salto en el .list el cual es la @9 por lo que los valores anteriores no están declarados y por eso en el diagrama de timing son x. Luego del salto sigue obteniendo los valores que hay en la memoria.



## Array, \$readmemb y \$readmemh

Para crear un array se escribe “reg” y el tamaño de bits al principio de la variable en este caso fue de 8 bits por lo que se escribió [0:7], luego de la variable se escribe el tamaño de las localidades en este caso era de 4096 por lo que se escribe [0:4095]. Los system task \$readmemb y \$readmemh, se utilizan para leer archivos en este caso .list que tendrán guardados los valores en cada una de sus localidades, donde se llama al archivo y se escribe junto a este el array que se utilizara. La diferencia entre estos es que el \$readmemb es usado cuando se leen valores en binario y el \$readmemh en hexadecimal.

Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

### Ejercicio 03

Se declaran las entradas A y B de 4 bits para las operaciones, la entrada F de 3 bits para elegir qué operación realizar y la salida de 4 bits. Un reg de 4 bits, el cual se usará en el case. Se usa el always para cada vez que cambien las entradas, donde el case elegirá la opción que se realizara entre A y B dependiendo de la entrada F, para al final asignarle a salida los valores de val.

```
1  module ALU (input wire [2:0]F,input wire[3:0]A, B, output wire[3:0]salida);
2  reg [3:0]val;
3  always @(F,A,B) begin
4  case(F)
5  3'b000: val <= A & B;
6  3'b001: val <= A | B;
7  3'b010: val <= A + B;
8  3'b011: val <= 4'b0;
9  3'b100: val <= A & ~B;
10 3'b101: val <= A | ~B;
11 3'b110: val <= A - B;
12 3'b111: val <= (A<B) ? 1:0;
13 default: val <= 4'b0;
14 endcase
15 end
16 assign salida = val;
17
18 endmodule
```

```
1  module testbench();
2
3  reg [2:0]F;
4  reg [3:0]A,B;
5  wire [3:0]salida;
6  ALU U1(F,A,B,salida);
7
8  initial begin
9  F=3'b011; A=4'b0; B=4'b0;
10 #1 A=4'b0101; B=4'b0100; F=3'b0;
11 #1 F=3'b001;
12 #1 F=3'b010;
13 #1 F=3'b011;
14 #1 F=3'b100;
15 #1 F=3'b101;
16 #1 F=3'b110;
17 #1 F=3'b111;
18 #1 A=4'b0100; B=4'b0101;
19
20 end
21
22 initial
23 #15 $finish;
24
25 initial begin
26
27     $dumpfile("EJ3_tb.vcd");
28     $dumpvars(0,testbench);
29 end
30 endmodule
```

Nombre: Brayan José Castillo Alvarado  
Carné: 19700  
Sección: 10  
**Diagrama de Timing**

En las condiciones iniciales se utilizó la opción cuatro para tener los valores en cero en la primera opción se hace un AND entre A y B como se observa en la tabla, realizando cada una de las demás opciones. En la última opción de SLT se implemento que cuando A sea menor a B la salida sea 0 y en cualquier otro caso sea 1, justo como en la ultima salida del diagrama.




Table 5.1 ALU operations

<i>F</i> <sub>2:0</sub>	Function
000	A AND B
001	A OR B
010	A + B
011	not used
100	A AND $\overline{B}$
101	A OR $\overline{B}$
110	A – B
111	SLT