

Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

Laboratorio 09

Ejercicio 01

El primer modulo es el Program Counter de 12 bit, con las entradas clock, reset, enabled, y load, con una unica salida. El segundo modulo es la memoria ROM de 12 bits, que leera el archivo ROMM.list. El tercer modulo es un Flip Flop tipo D ded 1 bit que se utilizo para el siguiente modulo para hacer uno de bits. El ultimo modulo es el de las conexiones donde se unen los modulos anteriores. Por ultimo, el testbench que utiliza las combinaciones de los 2 enableds y el load.

```
1 //Modulo del ProgramCounter
2 module ProgramCounter(input wire clock, reset, enable, load,
3   input wire [11:0]entrada, output [11:0]salida);
4
5 //Definir el contador
6   reg[11:0]contador;
7 //Condiciones del contador
8   always @ (posedge clock or posedge reset or posedge load) begin
9     if(reset)
10      contador<=12'd0;
11    else if(load)
12      contador<=entrada;
13    else begin
14      //Si el contador esta lleno y enable sigue activado vuelva a 0
15      if(contador == 12'b111111111111 & enable == 1)
16        contador<=12'd0;
17      else if(enable == 1)
18        contador <= contador + 12'd1;
19    end
20  end
21 assign salida = contador;
22 endmodule
23
24 //Modulo de la memoria ROM
25 module ROM(input wire [11:0]address, output wire[7:0]val);
26
27   reg[7:0] M[0:4095];
28 initial begin
29   $readmemh("ROMM.list",M);
30 end
31   assign val = M[address];
32 endmodule
33
34 // Flip Flop tipo D de 1 bit
35 module FFD1(input clk , input reset, E, input d, output reg q);
36
37   always@(posedge clk, posedge reset) begin
38     if(E == 1) begin
39       q <= d;
40     end
41     if(reset) begin
42       q <= 0;
43     end
44   end
45 endmodule
```

Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

```
46
47 //Flip Flop tipo D de 8 bits
48 module FFD8(input clk , input reset, E, input [7:0]d, output wire [3:0]in, op);
49
50   FFD1 G1(clk, reset, E, d[0], op[0]);
51   FFD1 G2(clk, reset, E, d[1], op[1]);
52   FFD1 G3(clk, reset, E, d[2], op[2]);
53   FFD1 G4(clk, reset, E, d[3], op[3]);
54   FFD1 G5(clk, reset, E, d[4], in[0]);
55   FFD1 G6(clk, reset, E, d[5], in[1]);
56   FFD1 G7(clk, reset, E, d[6], in[2]);
57   FFD1 G8(clk, reset, E, d[7], in[3]);
58 endmodule
59
60 //Modulo de conexiones
61 module EJ01(input clk, reset, enable1, enable2, load, input [11:0]entrada, output [7:0]program_byte, output [3:0]instr, oprnd);
62
63   wire [11:0]PC;
64   wire [7:0]programb;
65
66   ProgramCounter U1(clk, reset, enable1, load, entrada, PC);
67   ROM U2(PC,programb);
68   FFD8 U3(clk, reset, enable2, programb, instr, oprnd);
69   assign program_byte = programb;
70 endmodule
```

```
1  module testbench();
2  reg clk, rst, EN1, EN2, LD;
3  reg [11:0]INP;
4  wire [7:0]PB;
5  wire [3:0]INSTR, OPRND;
6  EJ01 M1(clck, rst, EN1, EN2, LD, INP, PB, INSTR, OPRND);
7
8  initial begin
9  clk=0; rst=0; EN1=0; EN2=0; LD=0; INP=12'b0;
10 #1 rst=1;
11 #1 rst=0;
12 #1 INP=13;
13 #1 INP=4; LD=1;
14 #1 LD=0;
15 #1 EN1=1;
16 #5 EN1=0;
17 #1 INP=9; EN2=1; LD=1; EN1=1;
18 #1 LD=0;
19 end
20 always
21 #1 clk = ~clk;
22 initial
23 #40 $finish;
24
25 initial begin
26
27     $dumpfile("EJ01_tb.vcd");
28     $dumpvars(0,testbench);
29 end
30 endmodule
```



Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

Diagrama de Timing

En el diagrama podemos observar que en INP ingresamos los valores al ProgramCounter el cual tiene como salida el wire PC, donde el valor se cargara unicamente cuando el load sea 1 que es cuando carga 004, que la ROM ira a busca que en este caso en ese espacio esta el valor 09. Luego de eso desactivamos el load y activamos el enabled 1, que hace que las salidas de PC empiecen a contar, ahora estando en 005 el valor sera 10 que es lo que esta en nuestra imagen del archivo.list, y en el caso de 006 PC es x debido a que nosotros hicimos un salto en el archivo y por lo tanto esta vacio ese espacio. En el testbench ahora revisaremos el espacio 009 que es donde realizamos el salto y como podemos ver si tiene la salida 07, ademas de esto justo en ese momento activamos el enabled 2 para las salidas INSTR y OPRND, que obtendran los valores en cada flanco como se observa en la segunda imagen del diagrama de timing, en esta podemos ver que INSTR toma los primeros 4 digitos de la salida program_byte y OPRND los ultimos 4 digitos en cada flanco. En este caso volvimos a activar el enabled 1 para que volviera a contar y cuando llega a 00F, las salidas empiezan a quedar en x porque nuestra lista no tiene mas valores.



ROMM.list

1	01	05	08	02	09	10	@9
2	07	06	04	14	12	13	

Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

Ejercicio 02

El primer modulo es un Buffer Tri-estado de 4 bits utilizado en laboratorios anteriores. El siguiente es un Flip Flop tipo D el cual se utilizo para generar un Flip Flop tipo D de 4 bits. El siguiente modulo es la ALU la cual realiza, la cual realiza las respectivas operaciones de dejar pasar A, dejar pasar B, Sumar, Comparar y un NAND. Por último, se tiene el modulo de conexiones donde se interconectaron 2 Buffer tri-estado (Bus Driver), el Flip Flop de 4 bits (Acumulador) y la ALU. En el testbench se realizaron diferentes combinaciones para probar cada una de las opciones y demostrar el funcionamiento del Carry y el Zero.

```
1 // Buffer Tri-estado de 4 bits
2 module BTE(input E, input [3:0]D, output [3:0]Q);
3
4     assign Q = E==1?D:4'bzzzz;
5
6 endmodule
7
8 //Flip Flop tipo D de 1 bit
9
10 module FFD1(input clk , input reset, E, input d, output reg q);
11
12     always@(posedge clk, posedge reset) begin
13         if(E == 1) begin
14             q <= d;
15         end
16         if(reset) begin
17             q <= 0;
18         end
19     end
20 endmodule
21
22 //Flip Flop tipo D de 4 bits
23
24 module FFD4(input clk , input reset, E, input [3:0]d, output wire [3:0]q);
25
26     FFD1 G1(clk, reset, E, d[0], q[0]);
27     FFD1 G2(clk, reset, E, d[1], q[1]);
28     FFD1 G3(clk, reset, E, d[2], q[2]);
29     FFD1 G4(clk, reset, E, d[3], q[3]);
30 endmodule
31
32 //Modulo de la ALU
33
34 module ALU (input [2:0]F,input [3:0]A, B, output reg[3:0]salida, output reg carry, zero);
35 reg [4:0]CS,CR;
36 always @(F,A,B) begin
37     case(F)
38         3'b000: begin
39             salida = A;
40             carry = 0;
41         end
42         3'b001: begin
43             CR = A-B;
44             carry = CR[4];
45             salida = A;
46         end
47         3'b010: begin
48             salida = B;
49             carry = 0;
50         end
51         3'b011: begin
52             CS = A + B;
53             carry = CS[4];
54             salida = CS[3:0];
55         end
56         3'b100: begin
57             salida = ~(A & B);
58             carry = 0;
59         end
60         default: salida = A;
61     endcase
62 end
63 always@(salida) begin
64     if(salida == 0) begin
```

Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

```
63     always@(salida) begin
64         if(salida == 0) begin
65             zero = 1;
66         end
67     else
68         zero = 0;
69     end
70
71 endmodule
72
73 //Modulo de conexiones
74
75 module EJ02(input clk, reset, enable1, enable2, enable3, input [3:0]entrada, input [2:0]S, output Carry, Zero, output [3:0]salida);
76
77     wire [3:0]data_bus, accu;
78     wire [3:0]aluc;
79
80     BTE U1(enable1, entrada,data_bus);
81     FFD4 U2(clk, reset, enable2, aluc, accu);
82     ALU U3(S, accu, data_bus, aluc, Carry, Zero);
83     assign salida = aluc;
84 endmodule
```

```
1  module testbench();
2  reg clk, rst, EN1, EN2, EN3;
3  reg [3:0]Entrada;
4  reg [2:0]S;
5  wire Carry, Zero;
6  wire [3:0]salida;
7  EJ02 M1(clk, rst, EN1, EN2, EN3, Entrada, S, Carry, Zero, salida);
8
9  initial begin
10     clk=0; rst=0; EN1=0; EN2=0; EN3=0; Entrada=0; S=0;
11     #1 rst=1;
12     #1 rst=0;
13     #1 Entrada= 4'b0010; EN1=1; EN2=1; EN3=1;S=3'b000;
14     #4 Entrada= 4'b0001; S=3'b010;
15     #4 Entrada= 4'b0011;
16     #4 Entrada= 4'b0100; S=3'b011;
17     #4 Entrada= 4'b0101; S=3'b100;
18     #4 Entrada= 4'b0111; S=3'b011;
19     #4 Entrada= 4'b1010; S=3'b001;
20     #2 Entrada= 4'b0111;
21
22 end
23 always
24     #1 clk = ~clk;
25 initial
26     #40 $finish;
27
28 initial begin
29
30     $dumpfile("EJ02_tb.vcd");
31     $dumpvars(0,testbench);
32 end
33 endmodule
```



Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

Diagrama de Timing

En el diagrama de timing podemos observar que en el valor de A es cero y realizamos la instrucción de dejar pasar A (Instrucción 000) por lo que la salida es cero haciendo que la salida Zero se vuelva 1. Luego cuando cambiamos la instrucción 010, que es la que nos permite dejar pasar B que en este caso es el data_bus podemos ver que la salida es la misma en el flanco de reloj. En la siguiente instrucción 011 se realizan las sumas en este caso teníamos los valores 4 y 3 que dieron en la salida el valor 7, se realizaron algunas sumas más como se observa en la segunda imagen donde luego de 7 se sumó 3 y dio como resultado 11, luego se realizó la instrucción del NAND, donde los valores de la salida estaban dados conforme a si ambas entradas eran 1 el valor seria 0 y en cualquier otro caso 1, como en la imagen 3. Luego se realizo la instrucción 001 que es la comparación que únicamente resta A y B pero copia el valor de A en la salida como se observa en la ultima imagen. Luego se volvió a ejecutar la instrucción de suma 011 para mostrar el funcionamiento del Carry donde se realizaron sumas en las cuales hubo un overflow como se ve en la última imagen.



Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

