

Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

Laboratorio 09


Ejercicio 01

El primer modulo es un Flip Flop Tipo D de 1 bit, con las entradas clock, reset, enabled (E), y d, con la unica salida q. En el siguiente modulo para crear un Flip Flop Tipo D de 2 bits se llama al modulo del Flip Flop de 1 bit dos veces utilizando los bits significativos en cada uno respectivamente. En el caso del Flip Flop de 4 bits se realiza el mismo procedimiento en este caso llamando 4 veces al modulo de 1 bit. En el testbench se probaron diferentes combinaciones para probar los Flip Flops.

```
1 // Ejercicio 1 Flip Flop tipo D de 1 bit
2 module FFD1(input clk , input reset, E, input d, output reg q);
3
4     always@(posedge clk, posedge reset) begin
5         if(E == 1) begin
6             q <= d;
7         end
8         if(reset) begin
9             q <= 0;
10        end
11    end
12 endmodule
13
14 // Ejercicio 1 Flip Flop tipo D de 2 bits
15 module FFD2(input clk , input reset, E, input [1:0]d, output wire [1:0]q);
16
17     FFD1 M1(clk, reset, E, d[0], q[0]);
18     FFD1 M2(clk, reset, E, d[1], q[1]);
19 endmodule
20
21 // Ejercicio 1 Flip Flop tipo D de 4 bits
22 module FFD4(input clk , input reset, E, input [3:0]d, output wire [3:0]q);
23
24     FFD1 G1(clk, reset, E, d[0], q[0]);
25     FFD1 G2(clk, reset, E, d[1], q[1]);
26     FFD1 G3(clk, reset, E, d[2], q[2]);
27     FFD1 G4(clk, reset, E, d[3], q[3]);
28 endmodule
29
30 module testbench();
31     reg clk, reset;
32     reg D, E;
33     reg [1:0]D1;
34     reg [3:0]D2;
35     wire Q;
36     wire [1:0]Q1;
37     wire [3:0]Q2;
38
39     FFD1 P1(clk, reset, E, D, Q);
40     FFD2 P2(clk, reset, E, D1, Q1);
41     FFD4 P3(clk, reset, E, D2, Q2);
42
43     initial begin
44         clk = 0; reset = 0; D=0; D1=2'b00; D2=4'b0000; E=0;
45         #1 reset = 1;
46         #1 reset = 0;
47         #1 D=1; D1=2'b01; D2=4'b0001; E=1;
48         #2 D=0; D1=2'b10; D2=4'b0010;
49         #1 D=0; D1=2'b11; D2=4'b0011;
50         #1 D=1; D1=2'b00; D2=4'b0100;
51         #1 D=1; D1=2'b01; D2=4'b0101;
52         #1 D=0; D1=2'b10; D2=4'b0110;
53         #1 D=1; D1=2'b11; D2=4'b0111;
54         #1 D=0; D1=2'b00; D2=4'b1000;
55         #1 D=1; D1=2'b01; D2=4'b1001;
56         #1 D=0; D1=2'b10; D2=4'b1010;
57         #1 D=1; D1=2'b11; D2=4'b1011;
58         #1 D=0; D1=2'b00; D2=4'b1100;
59         #1 D=1; D1=2'b01; D2=4'b1101;
60         #1 D=0; D1=2'b10; D2=4'b1110;
61         #1 D=1; D1=2'b11; D2=4'b1111;
62     end
63     always
64         #1 clk = ~clk;
65     initial
66         #20 $finish;
67     initial begin
68         $dumpfile("EJ1_tb.vcd");
69         $dumpvars(0, testbench);
70     end
71 endmodule
```

Diagrama de Timing

En el diagrama podemos observar que en cada flanco de reloj los valores Q copian los valores de D tanto en los Flip Flops de 1, 2 y 4 bits.



Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10


Ejercicio 02

Usando el módulo de un Flip Flop tipo D de 1 bit creamos el módulo de un Flip Flop tipo T donde crearemos un wire para negar la salida Q, ya que en cada flanco de reloj buscamos obtener el negado de la entrada D.


```
1 // Ejercicio 2 Flip Flop tipo D de 1 bit
2
3 module FFD1(input clk , input reset, E, input d, output reg q);
4
5     always@(posedge clk, posedge reset) begin
6         if(E == 1) begin
7             q <= d;
8         end
9         if(reset) begin
10            q <= 0;
11        end
12    end
13 endmodule
14
15 // Ejercicio 2 Flip Flop tipo T
16
17 module FFT(input clk , input reset, E, input d1, output wire q1);
18     wire dn = ~d1;
19     FFD1 M1(clk, reset, E, dn, q1);
20 endmodule
21
22 module testbench();
23     reg clk, reset;
24     reg D, E;
25     wire Q;
26
27     FFT P1(clk, reset, E, D, Q);
28
29     initial begin
30         clk = 0; reset = 0; D=0; E=0;
31         #1 reset = 1;
32         #1 reset = 0; E=1;
33         #1 D=1;
34         #1 D=0;
35         #1 D=1;
36         #1 D=0;
37     end
38
39     always
40         #2 clk = ~clk;
41
42     initial
43         #10 $finish;
44
45     initial begin
46         $dumpfile("EJ2_tb.vcd");
47         $dumpvars(0, testbench);
48     end
49 endmodule
```

Diagrama de Timing

En el diagrama de timing podemos observar que en cada flanco de reloj la salida Q será el negado de la entrada D siempre y cuando el Enabled este activado.



Circuitverse



Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

Ejercicio 03


Para crear el Flip Flop tipo JK se utilizará un módulo de Flip Flop tipo D de 1 bit, junto a las entradas J y K que controlaran la salida Q, siempre teniendo en cuenta el clock y el reset. Además de esto se definieron unos cables para conectar de manera estructural la nube combinacional, que proporcionará la salida que ira al modulo del Flip Flop tipo D, la cual proveerá la salida Q.

```
1 // Ejercicio 3 Flip Flop tipo D de 1 bit
2
3 module FFD1(input clk , input reset, E, input d, output reg q);
4
5     always@(posedge clk, posedge reset) begin
6         if(E == 1) begin
7             q <= d;
8         end
9         if(reset) begin
10            q <= 0;
11        end
12    end
13 endmodule
14
15 // Ejercicio 3 Flip Flop JK de 1 bit
16
17 module FFJK(input clk , input reset, E, J, K, output Q);
18     wire nK, nQ, w1, w2, D;
19     not(nK, K);
20     not(nQ, Q);
21     and(w1, nK, Q);
22     and(w2, nQ, J);
23     or (D, w1, w2);
24
25     FFD1 M1(clk, reset, E, D, Q);
26 endmodule
```

```
1 module testbench();
2     reg clk, reset;
3     reg J, K, E;
4     wire Q;
5
6     FFJK P1(clk, reset, E, J, K, Q);
7
8     initial begin
9         clk = 0; reset = 0; J = 0; K = 0; E = 0;
10        #1 reset = 1; E=1;
11        #1 reset = 0;
12        #2 J=0; K=0;
13        #2 J=1; K=0;
14        #2 J=0; K=0;
15        #2 J=0; K=1;
16        #2 J=0; K=0;
17        #2 J=1; K=1;
18    end
19    always
20        #1 clk = ~clk;
21    initial
22        #20 $finish;
23    initial begin
24        $dumpfile("EJ03_tb.vcd");
25        $dumpvars(0, testbench);
26    end
27 endmodule
```

Diagrama de Timing

En el diagrama podemos observar las diferentes combinaciones del Flip Flop, ya que cuando J y K están en 0 la salida Q permanece en estado de memoria, en cambio si J está en 1 y K en 0 la salida Q será 1, en cambio si la salida J es 0 y la salida K es 1 la salida Q será 0, y en el último caso donde ambos estén encendidos la salida será Q negado.




Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

Circuitverse



Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

Ejercicio 04


Para crear el Buffer Tri- estado de 4 bits únicamente utilizamos un ternario para definir que cuando Enabled sea 1 las entradas D serán directamente las salidas Q, y en el caso Enabled sea 0 las salidas estarán indeterminadas con alta impedancia.

```
1 // Ejercicio 4 buffer Tri-estado de 4 bits
2
3 module BTE(input E, input [3:0]D, output [3:0]Q);
4
5     assign Q = E==1?D:4'bzzzz;
6
7 endmodule
```

```
1 module testbench();
2     reg E;
3     reg [3:0]D;
4     wire[3:0]Q;
5
6     BTE P1(E, D, Q);
7
8     initial begin
9         E = 0; D=0;
10        #1 E = 1;
11        #1 D = 4'b0001;
12        #1 D = 4'b0010;
13        #1 D = 4'b0011;
14        #1 D = 4'b0100;
15        #1 D = 4'b0101;
16        #1 D = 4'b0110;
17        #1 D = 4'b0111; E = 0;
18        #1 D = 4'b1000;
19        #1 D = 4'b1001;
20        #1 D = 4'b1010;
21        #1 D = 4'b1011;
22        #1 D = 4'b1100;
23        #1 D = 4'b1101; E = 1;
24        #1 D = 4'b1110;
25        #1 D = 4'b1111;
26    end
27
28    initial
29        #20 $finish;
30    initial begin
31        $dumpfile("EJ4_tb.vcd");
32        $dumpvars(0, testbench);
33    end
34
35 endmodule
```

Diagrama de Timing

En el diagrama podemos observar que cuando Enabled es 1 las salidas son iguales a las entradas, mientras que cuando Enabled es 0 las salidas están en alta impedancia



Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

Ejercicio 05


Para crear la tabla del ROM se utilizó la función casez para definir en base a las entradas una salida específica, cabe aclarar que en los casos que se repiten se utilizaron don't cares que están definidos por el signo de interrogación. En el testbench se realizaron 26 diferentes combinaciones para el diagrama de timing.

```
1 module ROM(input wire [6:0]IN, output logic [12:0]OTP);
2
3 reg[12:0] DATA;
4
5 always @(*) begin
6     casez (IN)
7         7'b?????0: DATA = 13'b1000000001000;
8         7'b00001?1: DATA = 13'b0100000001000;
9         7'b00000?1: DATA = 13'b1000000001000;
10        7'b00011?1: DATA = 13'b1000000001000;
11        7'b00010?1: DATA = 13'b0100000001000;
12        7'b0010??1: DATA = 13'b0001001000010;
13        7'b0011??1: DATA = 13'b1001001100000;
14        7'b0100??1: DATA = 13'b0011010000010;
15        7'b0101??1: DATA = 13'b0011010000100;
16        7'b0110??1: DATA = 13'b1011010100000;
17        7'b0111??1: DATA = 13'b1000000111000;
18        7'b1000?11: DATA = 13'b0100000001000;
19        7'b1000?01: DATA = 13'b1000000001000;
20        7'b1001?11: DATA = 13'b1000000001000;
21        7'b1001?01: DATA = 13'b0100000001000;
22        7'b1010??1: DATA = 13'b0011011000010;
23        7'b1011??1: DATA = 13'b1011011100000;
24        7'b1100??1: DATA = 13'b0100000001000;
25        7'b1101??1: DATA = 13'b0000000001001;
26        7'b1110??1: DATA = 13'b0011100000010;
27        7'b1111??1: DATA = 13'b1011100100000;
28        default: DATA = 13'bxxxxxxxxxxxxx;
29    endcase
30    assign OTP = DATA;
31 end
32 endmodule
```

```
1 module testbench();
2     reg [6:0]IN;
3     wire[12:0]OTP;
4
5     ROM P1(IN, OTP);
6
7     initial begin
8         IN = 0;
9         #1 IN = 7'b0000000;
10        #1 IN = 7'b0000101;
11        #1 IN = 7'b0000001;
12        #1 IN = 7'b0001101;
13        #1 IN = 7'b0001001;
14        #1 IN = 7'b0010001;
15        #1 IN = 7'b0011001;
16        #1 IN = 7'b0100001;
17        #1 IN = 7'b0101001;
18        #1 IN = 7'b0110001;
19        #1 IN = 7'b0111001;
20        #1 IN = 7'b1000011;
21        #1 IN = 7'b1000001;
22        #1 IN = 7'b1001011;
23        #1 IN = 7'b1001001;
24        #1 IN = 7'b1010001;
25        #1 IN = 7'b1011001;
26        #1 IN = 7'b1100001;
27        #1 IN = 7'b1101001;
28        #1 IN = 7'b1110001;
29        #1 IN = 7'b1111001;
30        #1 IN = 7'b0000111;
31        #1 IN = 7'b0000011;
32        #1 IN = 7'b0001111;
33        #1 IN = 7'b0001011;
34        #1 IN = 7'b0010111;
35    end
36
37    initial
38        #30 $finish;
39    initial begin
40        $dumpfile("E35_tb.vcd");
41        $dumpvars(0, testbench);
42    end
43 endmodule
```

Diagrama de Timing

En el diagrama podemos observar que dependiendo de la entrada se devolverá una salida de las definidas en nuestro casez. La primera imagen muestra las combinaciones decimales. Sin embargo, para abarcar todas las combinaciones la segunda y tercera imagen están en formato hexadecimal.



Nombre: Brayan José Castillo Alvarado

Carné: 19700

Sección: 10

