


Vorlesung 04 – Feldeffekt-Transistor


Elektronik, WS23/24

Prof. Dr. Herman Jalli Ng (herman-jalli.ng@h-ka.de)




Feldeffekttransistor - Aufbau eines NMOS-Transistors

- Im p-Substrat geringer Dotierung werden zwei Elektroden als n-dotiertes Material implantiert (Source (S) und Drain (D)).
- Zwischen beiden Elektroden wird in kleinen Abstand d vom Substrat die Gate-Elektrode (G) angebracht.
- Die Folge des Güte-Schichtstapels gab dem Transistor den Namen Metal-Oxid-Semiconductor-Field-Effekt-Transistor - MOSFET





Elektrisches Verhalten von NMOS Transistor

- Wenn Drain, Source, Substrat/Bulk auf Masse liegen, eine positive Spannung am Gate zwingt frei bewegliche Löcher im Substrat nach unten
- Valenzelektronen herrschen in Verarmungszone vor
- Frei bewegliche Elektronen von Drain und Source werden von positiv geladenen Gate angezogen und überschwemmen die von Löchern verarmte p-Zone direkt unter dem Gate → es bildet sich ein n-leitender Kanal direkt unter dem Gate
- Der Kanal entsteht wenn V_{GS} größer als eine bestimmte Schwellenspannung V_{th}




Elektrisches Verhalten von NMOS Transistor

- $V_{GS} < V_{th} \rightarrow$ Transistor ist hochohmig, kein Stromfluss
- $V_{GS} = V_{th} \rightarrow$ Transistor beginnt zu leiten
- $V_{GS} > V_{th} \rightarrow$ es bildet sich ein n-leitender Kanal direkt unter dem Gate
 - Frei bewegliche Löcher im Substrat werden nach unten gezwungen
 - Frei bewegliche Elektronen im Drain und Source werden vom positiv geladenen Gate angezogen und überschwemmen die von Löchern verarmte p-Zone direkt unter dem Gate
 - Die Größe des Stromes hängt von der Dicke des durch V_{GS} entstandenen Kanals ab.
 - Mit steigendem $V_{GS} > V_{th}$ wird der Kanal größer und der Stromfluss wird höher




Elektrisches Verhalten von NMOS Transistoren


- $V_{GS} > V_{th}$, $V_{DS} \cong 0$
 - Kanal hat eine konstante Dicke
- $V_{GS} > V_{th}$, wenn V_{DS} erhöht wird
 - $V_{GD} = V_{GS} - V_{DS}$ nimmt ab
 - Spannung zwischen Gate und Kanal ist nicht über die gesamte Kanallänge konstant, sondern wird in Richtung Drain kleiner
 - Der Kanal wird unsymmetrisch, die Tiefe hängt von der Spannung ab.
 - Die Kanaltiefe am Drain wird mit zunehmendem V_{DS} kleiner
- $V_{GS} > V_{th}$, $V_{DS} \geq V_{GS} - V_{th}$
 - $V_{GD} \leq V_{th}$
 - Kanal ist abgeschnürt / gesättigt



n-Kanal



n-Kanal





Kanal abgeschnürt
 $V_{DS} = V_{GS} - V_{th}$

Kanal konstante Dicke
 $V_{DS} \cong 0V$



Betriebsbereiche des NMOS-Transistors

- $V_{GS} > V_{th}$, mit steigender V_{DS} steigt der Drainstrom zunächst ganz linear. Der Widerstand zwischen Drain und Source ist linear.
- Mit noch weiter zunehmender V_{DS} flacht irgendwann der Drainstrom I_D ab.
- Wenn der Grenzfall $V_{DS} = V_{GS} - V_{th}$ erreicht ist, dann tritt eine Begrenzung des Drainsstromes I_D ein.
- Mit noch weiter wachsender V_{DS} , steigt der Drainsstrom I_D nicht mehr weiter.



Betriebsbereiche des NMOS-Transistors


- Sperrbereich : Es fließt kein Drainstrom $I_D=0$ für $V_{GS} < V_{th}$
- Triodenbereich : Der Kanal existiert über die ganze Länge des Transistors und ist nicht abgeschnürt ($V_{GS} > V_{th}$ und $V_{DS} < V_{GS} - V_{th}$)
- Abschnürbereich : Die Kanaldicke ist keilförmig und kann nicht mehr weiter reduziert werden; es tritt Strombegrenzung ein. ($V_{GS} > V_{th}$ und $V_{DS} > V_{GS} - V_{th}$)



Gleichstromverhalten des NMOS-Transistors

Sperrbereich

- liegt vor, wenn der MOS-Transistor keinen Drainstrom I_D führt.
 $V_{GS} < V_{th}$ für den Sperrbereich also $I_D = 0$



Triodenbereich

- liegt vor, wenn V_{GS} größer als die Schwellspannung V_{th} und V_{DS} klein genug ist

$$V_{GS} > V_{th} \quad \text{UND} \quad V_{GD} > V_{th} \quad \text{für den Triodenbereich}$$

anders ausgedrückt:

$$V_{GS} > V_{th} \quad \text{UND} \quad V_{DS} < V_{GS} - V_{th} \quad \text{für den Triodenbereich}$$

Gleichstromverhalten des NMOS-Transistors

Triodenbereich

- Der Drainstrom ist eine Funktion der V_{GS} und V_{DS}

$$I_D = k_n \cdot \left[(V_{GS} - V_{th}) \cdot V_{DS} - \frac{1}{2} \cdot V_{DS}^2 \right]$$

$$k_n = k'_n \cdot \frac{W}{L} = \mu_n \cdot C_{ox} \cdot \frac{W}{L}$$

k_n : Transistor-Transkonduktanzparameter

k'_n : Prozess-Transkonduktanzparameter


μ_n : Elektronenbeweglichkeit

C_{ox} : Gateoxid-Kapazität pro Einheitsfläche

W : die Kanalbreite

L : Kanallänge

$V_{th}=V_p$: die Schwellenspannung



Gleichstromverhalten des NMOS-Transistors


Triodenbereich

- Für sehr kleine V_{DS} wird der quadratische Term V_{DS}^2 um so kleiner dass dieser quadratische Term vernachlässigt werden kann. Man erhält:

$$I_D \cong k_n \cdot [(V_{GS} - V_{th}) \cdot V_{DS}] \quad \text{für den Triodenbereich bei sehr kleinem } V_{DS}$$

- Der Drainstrom I_D ist linear zu V_{DS} . Der Widerstand R_{ON} ist:

$$R_{DSon} = \frac{V_{DS}}{I_{DS}} = \frac{1}{k_n \cdot (V_{GS} - V_{th})}$$



Gleichstromverhalten des NMOS-Transistors

Abschnürbereich


- Der Drainstrom I_D im Triodenbereich stellt eine nach unten geöffnete Parabel $\propto V_{DS}$ dar. Am Scheitelpunkt dieser Parabel ist der Kanal abgeschnürt. Den Scheitelpunkt findet man durch Differentiation und Nullsetzen der Ableitung:

$$\frac{dI_D}{dV_{DS}} = k_n \cdot \left[(V_{GS} - V_{th}) - \frac{1}{2} \cdot V_{DS} \right] = 0$$

- Die Lösung ist: $V_{DS} = V_{GS} - V_{th}$, wir erhalten die Ortskurve für die Scheitelwerte:

$$I_D = k_n \cdot \left[(V_{GS} - V_{th})^2 - \frac{1}{2} (V_{DS})^2 \right] \Rightarrow I_D = \frac{1}{2} \cdot k_n \cdot (V_{DS})^2$$

- Diese Kurve stellt die Trennungslinie zwischen Trioden- und Abschnürbereich dar.



Gleichstromverhalten des NMOS-Transistors

Abschnürbereich



- Setzt man $V_{DS} = V_{GS} - V_{th}$ dann erhält man für den Drainstrom I_D im Abschnürbereich:

$$I_D = k_n \cdot \left[(V_{GS} - V_{th}) \cdot (V_{GS} - V_{th}) - \frac{1}{2} \cdot (V_{GS} - V_{th})^2 \right] \Rightarrow$$

$$I_D = \frac{1}{2} \cdot k_n \cdot (V_{GS} - V_{th})^2$$

für $V_{DS} > V_{GS} - V_{th}$ UND $V_{GS} > V_{th}$

- Der Drainstrom I_D ist nicht mehr abhängig von V_{DS}
- Für $V_{GS} < V_{th}$ ist $I_D = 0$



Betriebsbereiche - Zusammenfassung

- Sperrbereich: $V_{GS} < V_{th}$
 - keine Kanalbildung gebildet, kein Stromfluss
- Triodenbereich: $V_{GS} > V_{th}$ und $V_{DS} < V_{GS} - V_{th}$
 - Drainstrom steigt zunächst linear mit zunehmender V_{DS}

$$I_D = k_n \cdot \left[(V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

$$k_n = k'_n \cdot \frac{W}{L} = \mu_n \cdot C_{ox} \cdot \frac{W}{L}$$

- Abschnürbereich: $V_{GS} > V_{th}$ und $V_{DS} \geq V_{GS} - V_{th}$
 - Drainsstrom ist constant, steigt also nicht mehr weiter mit steigender $V_{DS} \geq V_{GS} - V_{th}$

$$I_D = \frac{1}{2} \cdot k_n \cdot (V_{GS} - V_{th})^2$$

k_n : Transistor-Transkonduktanzparameter

k'_n : Prozess-Transkonduktanzparameter




μ_n : Elektronenbeweglichkeit

C_{ox} : Gateoxid-Kapazität pro Einheitsfläche

W : die Kanalbreite

L : Kanallänge



$V_{th} = V_p$: die Schwellenspannung



Vergleich Bipolar- und Feldeffekt-Transistor

Bipolartransistor		Feldeffekttransistor	
Basis	B	Gate	G
Collector	C	Drain	D
Emitter	E	Source	S
Kollektorstrom	I_C	Drainstrom	I_D
Basis-Emitter-Spannung	V_{BE}	Gate-Source-Spannung	V_{GS}
Kollektor-Emitter-Spannung	V_{CE}	Drain-Source-Spannung	V_{DS}


- V_{BE} steuert den Kollektorstrom
 $I_C = I_C(V_{BE})$
- $I_B \neq 0$ und steuert den Kollektorstrom
 $I_C = I_C(I_B) = \beta \cdot I_B$



- V_{GS} steuert den Drainstrom
 $I_D = I_D(V_{GS})$
- $I_G = 0$
 $I_D \neq I_D(I_G)$

Vergleich Bipolar - MOS-Transistor

- Ausgangskennlinienfeld eines Bipolar Transistors und eines MOS-Transistors in der Gegenüberstellung



Vergleich Bipolar - MOS-Transistor



	Ausgangsspannung klein	Ausgangsspannung groß
Anwendung	Schalter, Logik	Lineare Verstärker
Bipolar-Transistor	$V_{CE} < 0,2V \rightarrow$ Sättigung; Restspannung V_{CEsat} $0 < V_{CE} < 0,2V$	$V_{CE} > 0,2V \rightarrow$ Aktiver Bereich I_C verhält sich wie ein Konstantstrom
Feldeffekt-Transistor	$V_{DS} < V_{GS} - V_{th} \rightarrow$ Triodenbereich Fast keine Restsspannung, Verhalten eines linearen Widerstandes	$V_{DS} > V_{GS} - V_{th} \rightarrow$ Abschnürbereich I_D verhält sich wie ein Konstantstrom

Nichtlineares Ersatzschaltbild des NMOS-Transistors


- Das Gate stellt eine isolierte Metall- oder Polysiliziumschicht dar → Es fließt kein Gatestrom.
- Die Gate-Source-Strecke kann durch ein Leerlauf modelliert werden
- Der Drainstrom kann durch eine gesteuerte Stromquelle modelliert werden
 - Im Triodenbereich: $I_D = I_D(V_{GS}, V_{DS})$

$$I_D = k_n \cdot \left[(V_{GS} - V_{th}) \cdot V_{DS} - \frac{1}{2} \cdot V_{DS}^2 \right]$$
 - Im Abschnürbereich $I_D = I_D(V_{GS})$

$$I_D = \frac{1}{2} \cdot k_n \cdot (V_{GS} - V_{th})^2$$
- Im Sperrbereich entfällt die Stromquelle und der gesamte Transistor wird entfernt


$$I_D = k_n \cdot \left[(V_{GS} - V_{th}) \cdot V_{DS} - \frac{1}{2} \cdot V_{DS}^2 \right] \quad \text{für Triodenbereich}$$

$$I_D = \frac{1}{2} \cdot k_n \cdot (V_{GS} - V_{th})^2 \quad \text{für Abschnürbereich}$$





Beispiel: Ersatzschaltbild

Für die nebenstehende Schaltung mit NMOS-Transistor ($V_{th}=0,7V$, $\mu_n C_{ox}=100 \mu A/V^2$, $L=1\mu m$, $W=32\mu m$) soll das Großsignalersatzschaltbild gezeichnet werden. Berechnen Sie die Widerstandswerte von R_D und R_S , so dass der Transistor mit einem Drainstrom $I_D=0,4mA$ und Drainspannung $V_D=+0,5V$ betrieben wird.



Kanallängenmodulation

- Bei der genauen Betrachtung des Drainstromes I_D im Abschnürbereich gibt es doch eine Abhängigkeit von V_{DS} .
- Die Verlängerungen aller Kennlinien für verschiedene V_{GS} gehen durch einen Punkt auf der V_{DS} -Achse, der Schnittpunkt mit der x-Achse wird mit $1/\lambda$ bezeichnet.
- Die Drain-Substrat-Diode ist immer in Sperrrichtung betrieben. Je nach Drainspannung ergibt sich dadurch eine Verarmungszone um die n-Dotierung des Drains.



Kanallängenmodulation

- Der n-Kanal ist um die Verarmungszone kürzer und führt damit zu einer kleineren Kanallänge.
- Mit steigender Drainspannung wird die effektive Kanallänge kürzer

$$L' = L - \Delta L = L \left(1 - \frac{\Delta L}{L}\right) \quad \frac{\Delta L}{L} = \lambda V_{DS}$$



$$\frac{1}{L'} = \frac{1}{L \left(1 - \frac{\Delta L}{L}\right)} \approx \frac{1 + \frac{\Delta L}{L}}{L} = \frac{1 + \lambda V_{DS}}{L}$$

- Dies führt bei gleicher V_{GS} zu

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L'} (V_{GS} - V_{th})^2$$

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2 (1 + \lambda V_{DS})$$

- Dieser Effekt wird als Kanallängemodulation bezeichnet



Kanallängenmodulation


- Der Ausgangswiderstand r_o ist der Kehrwert der partiellen Ableitung des Drainstromes I_D nach der Drain-Source-Spannung V_{DS}

$$r_o = \left[\frac{\partial I_D}{\partial V_{DS}} \Big|_{V_{GS}=V_{GS0}} \right]^{-1}$$

$$r_o = \left[\frac{1}{2} \cdot k_n \cdot (V_{GS} - V_{th})^2 \cdot \lambda \Big|_{V_{GS}=V_{GS0}} \right]^{-1} = [I_{D0} \cdot \lambda]^{-1}$$


$$r_o = \frac{1}{\lambda \cdot I_{D0}}$$

$$I_D = \frac{1}{2} \cdot k_n \cdot (V_{GS} - V_{th})^2$$



PMOS-Transistor

- PMOS-Transistor: Bildung des p-Kanals unterhalb des Gates bei n-dotierten Substrat und p-dotierten Drain- und Source-Gebieten.
- Um p-leitenden Kanal zu erzeugen, muss die Gate-Source-Spannung negativ sein, damit die negativen Ladungsträger des Substrats weggedrängt werden.
- Die Schwellenspannung V_{th} ist negativ
- Der Transistor leitet, d.h. er bildet einen Kanal aus, wenn die Gate-Source-Spannung kleiner als V_{th} ist: $V_{GS} < V_{th}$
- Die Drain-Source-Spannung V_{DS} ist negativ. Die Source die positivste Elektrode.



Elektrisches Verhalten von PMOS Transistor

Betriebsbereiche von PMOS transistor

- Sperrbereich: $V_{GS} > V_{th}$
 $I_D = 0$

- Triodenbereich: $V_{GS} < V_{th}$ und $V_{DS} > V_{GS} - V_{th}$

$$I_D = k_p \cdot \left[(V_{GS} - V_{th}) \cdot V_{DS} - \frac{1}{2} \cdot V_{DS}^2 \right]$$

$$k_p = k'_p \cdot \frac{W}{L} = \mu_p \cdot C_{ox} \cdot \frac{W}{L}$$

- Abschnürbereich: $V_{GS} < V_{th}$ und $V_{DS} \leq V_{GS} - V_{th}$

$$I_D = \frac{1}{2} \cdot k_p \cdot (V_{GS} - V_{th})^2$$

k_p ist Transistor-Transkonduktanzparameter

k'_p ist Prozess-Transkonduktanzparameter




μ_p ist Beweglichkeit von positiven Ladungsträgern

C_{ox} ist Gateoxid-Kapazität pro Einheitsfläche

W ist die Kanalbreite

L ist Kanallänge

$V_{th} = V_P$ ist die Schwellspannung, $V_{th} < 0$ für PMOS



Nichtlineares Ersatzschaltbild des PMOS-Transistors


- Das Gate stellt eine isolierte Metall- oder Polysiliziumschicht dar → Es fließt kein Gatestrom.
- Die Gate-Source-Strecke kann durch ein Leerlauf modelliert werden
- Der Drainstrom kann durch eine gesteuerte Stromquelle modelliert werden
- Im Triodenbereich: $I_D = I_D(V_{GS}, V_{DS})$

$$I_D = k_p \cdot \left[(V_{GS} - V_{th}) \cdot V_{DS} - \frac{1}{2} \cdot V_{DS}^2 \right]$$

- Im Abschnürbereich $I_D = I_D(V_{GS})$

$$I_D = \frac{1}{2} \cdot k_p \cdot (V_{GS} - V_{th})^2$$

- Im Sperrbereich entfällt die Stromquelle der gesamte Transistor wird entfernt




$$I_D = k_p \cdot \left[(V_{GS} - V_{th}) \cdot V_{DS} - \frac{1}{2} \cdot V_{DS}^2 \right]$$

für Triodenbereich

$$I_D = \frac{1}{2} \cdot k_p (V_{GS} - V_{th})^2 \text{ für Abschnürbereich}$$


Der Sperrschicht - Feldeffekt-Transistor (J-FET)

- Ein n-leitender Kanal wird durch die mittlere n-dotierte Schicht gebildet.
- Der Kanal ist zweiseitig von einer p, bzw. einer p+ dotierten Schicht eingebettet.
- Die obere und untere p-Dotierung sind elektrisch leitend verbunden und bilden das Gate.
- Der rechte und linke Anschluss der n-Dotierung stellt Drain bzw. Source dar.
- Der n-leitende Kanal existiert bereits ohne äußere Spannung an der Gate-Elektrode V_{GS} . Somit kann bereits bei $V_{GS}=0$ ein Strom im Drain I_D fließen.
- Man bezeichnet daher den Sperrschicht-FET auch als selbstleitend. Im Gegensatz hierzu sind die NMOS und PMOS-Transistoren selbstsperrend.




Der Sperrschicht - Feldeffekt-Transistor (J-FET)

- Wird jetzt eine negative Spannung V_{GS} angelegt, so entsteht eine Verarmungszone an beiden p-n Übergängen, die den Kanal dünner macht.
- Wird die Spannung noch negativer, so wird der Kanal schließlich ganz abgeschnürt und der FET sperrt.
- Der Unterschied zu NMOS ist der, dass beim NMOS durch eine positive Spannung $V_{GS} > V_{th}$ ein Kanal erzeugt wurde. Beim Sperrschicht-Feldeffekt-Transistor existiert der Kanal bereits und muss durch eine negative Spannung V_{GS} mehr und mehr abgeschnürt werden, bis auch bei diesem Transistor ab einer bestimmten negativen Schwellenspannung V_{th} der Kanal ganz verschwunden ist.



Der Sperrschicht - Feldeffekt-Transistor (J-FET)

- Zwischen Source/Drain und Gate existiert ein p-n- Übergang/Diode. Daher darf die Spannung V_{GS} oder V_{GD} nie positiv werden, da sonst diese Diode leitet.
- Bei Anlegen einer Spannung V_{DS} zwischen Drain und Source wird der Kanal unsymmetrisch und keilförmig. Bei genügend hoher Spannung V_{DS} wird auch hier der Kanal abgeschnürt und man kommt vom Trioden- in den Abschnürbereich.
- Ebenso wie beim NMOS- Transistor kann man auch hier n- und p-dotierte Schichten gegeneinander vertauschen, und man erhält den komplementären p-Kanal Sperrschicht-FET.



Der Sperrschicht - Feldeffekt-Transistor (J-FET)


Gleichstromverhalten

- N-Kanal JFET


- $I_D = 0$ bei $V_{GS} < V_{th}$
- Die Schwellenspannung V_{th} ist negativ
- V_{GS} darf nie $> 0V$

- P-Kanal JFET



- $I_D = 0$ bei $V_{GS} > V_{th}$
- Die Schwellenspannung V_{th} ist positiv
- V_{GS} darf nie $< 0V$



N-Kanal JFET




P-Kanal JFET



NMOS und PMOS Verarmungstypen


- Die Verarmungstypen (engl. Depletion MOS) sind wie die Sperrschicht-FETS selbstleitende MOS-Transistoren.

Unter dem Gate wird noch ein n-leitender Kanal eindiffundiert





N-Kanal Depletion MOS

Unter dem Gate wird noch ein p-leitender Kanal eindiffundiert.




P-Kanal Depletion MOS



CMOS-Technologie

CMOS: Complementary MOS Technology / Komplementäre MOS-Technologie

- Beide Transistortypen PMOS und NMOS sind bei modernen Herstellungsprozessen verfügbar und lassen sich gemeinsam auf dem gleichen Wafer herstellen.
- Das Ausgangssubstrat ist ein schwach p-dotierter Wafer. Das Substrat für den PMOS-Transistor wird als separate n-Wanne realisiert



N-Kanal JFET Beispiel

Eine Stromquelle-Schaltung soll mit dem JFET BF245 und den Widerstand R_2 realisiert werden. Der Transistor hat folgende Kenngrößen: $I_{DSS}=5,96\text{mA}$ und $V_{th}=-2,3085\text{V}$. Wie groß muss der Widerstand R_2 gewählt werden um einen Strom $I=100\mu\text{A}$ zu erzeugen?

