


- 1) Ein CMOS-Inverter bestehend aus einem PMOS- ($V_{th}=-0.7V$, $\mu_p C_{ox}=120\mu A/V^2$) und einem NMOS-Transistor ($V_{th}=0.7V$, $\mu_n C_{ox}=400\mu A/V^2$) soll in einem 350-nm-Prozess realisiert werden. Die Schaltung wird mit $V_{DD}=3.3V$ versorgt.

Die Transistoren sollen zunächst symmetrisch dimensioniert werden.


- Wie groß muss das W/L-Verhältnis vom PMOS-Transistor für den symmetrischen Fall gewählt werden, wenn für den NMOS-Transistor $(W/L)_n=1$?
- Berechnen Sie den maximalen Eingang-L-Pegel V_{IL} und den minimalen Eingang-H-Pegel V_{IH} für den symmetrischen Fall.
- Berechnen Sie auch die Eingang-Schaltswelle V_M sowie den maximalen Strom bei $V_I=V_M$.
- Berechnen Sie den Ausgangswiderstand R_{out} des Inverters Eingangssignal $V_I=3.3V$ und $V_I=0V$.



Um die benötigte Siliziumfläche für den Inverter zu reduzieren sollen die Transistoren unsymmetrisch dimensioniert werden ($W/L=1$ für beide Transistoren).

- Berechnen Sie die Eingang-Schaltswelle V_M sowie den maximalen Strom bei $V_I=V_M$ für den unsymmetrischen Fall.
- Berechnen Sie den Ausgangswiderstand R_{out} des Inverters beim Eingangssignal $V_I=3.3V$ und $V_I=0V$.

- 2) Der CMOS-Gatter bestehend aus PMOS- ($V_{th}=-0.7V$, $\mu_p C_{ox}=120\mu A/V^2$) und NMOS-Transistoren ($V_{th}=0.7V$, $\mu_n C_{ox}=400\mu A/V^2$) soll in einem 350-nm-Prozess realisiert werden, mit $(W/L)_{N1}=(W/L)_{N2}\neq(W/L)_{P1}=(W/L)_{P2}$. Die Schaltung wird mit $V_{DD}=3.3V$ versorgt. Die Eingangs- und Ausgangsspannungen der Schaltung sind als logische Signale aufzufassen, die entweder 0 (0 V) oder 1 (3.3V) sein können. Die Transistoren sind entweder ideal leitend („L“) oder sperren vollständig („S“).




- (a) Vervollständigen Sie die Tabelle für den CMOS-Gatter

I_1	I_2	Q_{N1}	Q_{N2}	Q_{P1}	Q_{P2}	O
0	0					
0	1					
1	0					
1	1					

- Welche logische Funktion erfüllt die Schaltung?
- Welche Transistoren mit welchem W/L-Verhältnis sollen dimensioniert werden, damit bei $I_1=I_2=0$ der Ausgangswiderstand $R_{OUT}=800\Omega$?
- Welche Transistoren mit welchem W/L-Verhältnis sollen dimensioniert werden, damit bei $I_1=I_2=1$ der Ausgangswiderstand $R_{OUT}=800\Omega$?
- Welche Maßnahmen sind für möglichst energieeffizienten Betrieb von CMOS-Gatter ratsam?

- 3) Der CMOS-Gatter bestehend aus PMOS- ($V_{th}=-0.7V$, $\mu_p C_{ox}=120\mu A/V^2$) und NMOS-Transistoren ($V_{th}=0.7V$, $\mu_n C_{ox}=400\mu A/V^2$) soll in einem 350-nm-Prozess realisiert werden. Die Schaltung wird mit $V_{DD}=3.3V$ versorgt. Die Eingangs- und Ausgangsspannungen der Schaltung sind als logische Signale aufzufassen, die entweder 0 (0 V) oder 1 (3.3V) sein können. Die Transistoren sind entweder ideal leitend („L“) oder sperren vollständig („S“).




- (a) Vervollständigen Sie die Tabelle für den CMOS-Gatter

I_1	I_2	Q_{N1}	Q_{N2}	Q_{N3}	Q_{P1}	Q_{P2}	Q_{P3}	O
0	0							
0	1							
1	0							
1	1							

- (b) Welche logische Funktion erfüllt die Schaltung?

- (c) Welchen Einfluss hat die Schaltfrequenz auf die Leistungsaufnahme vom CMOS-Gatter?

- 4) Folgender Logikgatter mit 6 Transistoren M_1 - M_6 sowie zwei Eingängen A und B und einem Ausgang Z wird mit der Versorgungsspannung V_{DD} versorgt. Die Eingangs- und Ausgangsspannungen der Schaltung sind als logische Signale aufzufassen, die entweder 0 (0 V) oder 1 (V_{DD}) sein können. Die Transistoren sind entweder ideal leitend („L“) oder sperren vollständig („S“).




A	B	M_1	M_2	Y	M_3	M_4	M_5	M_6	Z

- Welche logische Grundfunktion erfüllt die Teilschaltung bestehend aus den Transistoren M_1 und M_2 ?
- Wie heißt und welche besondere Funktion hat die Teilschaltung bestehend aus M_5 und M_6 in Kombination mit der Teilschaltung bestehend aus M_1 und M_2 ?
- Vervollständigen Sie die Tabelle der Schaltung.
- Welche logische Funktion hat nun die Schaltung?
- Die Schaltung soll als integrierte Schaltung auf einem Chip implementiert werden. An welches Potential sollen die gemeinsamen Bulk-Anschlüsse der PMOS-Transistoren und an welches Potential sollen die gemeinsamen Bulk-Anschlüsse der NMOS-Transistoren angeschlossen werden? Warum?

- 5) Folgende CMOS-Schaltung mit 6 Transistoren M_1 - M_6 , 3 Eingängen A , B und C sowie zwei Ausgänge Y und Z wird mit der Versorgungsspannung $V_{DD}=1V$ versorgt. Die Eingangsspannung A ist als ein logisches Signal aufzufassen, das entweder 0 (0 V) oder 1 ($V_{DD}=1V$) sein kann. Die zwei anderen Eingangsspannungen B und C sind analoge Spannungen zwischen 0 ... 1V. Die Transistoren sind entweder ideal leitend („L“) oder sperren vollständig („S“). Die Transistoren haben folgende Daten:

NMOS: $V_{th} = 0,3V$; $k_n' = \mu_n C_{ox} = 288 \mu A/V^2$; $\lambda = 0,01 V^{-1}$

PMOS: $V_{th} = -0,3V$; $k_p' = \mu_p C_{ox} = 120 \mu A/V^2$; $\lambda = 0,01 V^{-1}$




A	B	C	M_1	M_2	Y	M_3	M_4	M_5	M_6	Z
0	0.6V	0.4V								
1V	0.6V	0.4V								
0	0.1V	0.9V								
1V	0.1V	0.9V								

- Welche logische Grundfunktion erfüllt die Teilschaltung bestehend aus den Transistoren M_1 und M_2 ? Wie sollen diese Transistoren allgemein dimensioniert sein, damit die Schaltschwelle V_M symmetrisch bei $V_{DD}/2$ liegt?

- (b) Wie heißt und welche besondere Funktion hat die Teilschaltung bestehend aus M_3/M_4 ? Warum muss diese Teilschaltung unbedingt als Parallelschaltung von zwei komplementären Feldeffekttransistoren realisiert werden?
- (c) Vervollständigen Sie die Tabelle für die Schaltung.
- (d) Welche Funktion hat nun die Gesamtschaltung und welche Aufgabe hat die Eingangsspannung A ?

- 6) Gegeben ist das Schaltbild einer digital steuerbaren Stromquellenschaltung. Der Strom I_1 wird durch das Low-voltage (LV)-Transistorpaar Q_0 und Q_1 , die Widerstände R_{ref1} , R_{ref2} sowie die Versorgungsspannung $V_{DD}=5V$ erzeugt. Der High-voltage (HV)-NMOS-Transistor Q_2 , der eine hohe Spannung zwischen Drain und Source vertragen kann wird durch das digitale Signal EN (5V-Logik) gesteuert ($EN='0' \rightarrow V_{EN}=0V$, $EN='1' \rightarrow V_{EN}=5V$), um den Strom I_1 ein- und auszuschalten. Der Schalter S_0 , wird ebenfalls durch ein 5V-Logik-Signal gesteuert, um den Ausgangsstrom I_1 entweder auf 1mA oder 5mA einzustellen.



Die Feldeffekttransistoren haben folgende Daten:


LV-NMOS: Schwellspannung $V_p = V_{Th} = 0,8V$; $\mu_n C_{ox} = 400 \mu A/V^2$;

LV-PMOS: Schwellspannung $V_p = V_{Th} = -0,8V$; $\mu_p C_{ox} = 180 \mu A/V^2$;

HV-NMOS: Schwellspannung $V_p = V_{Th} = 1,8V$; $\mu_n C_{ox} = 125 \mu A/V^2$;

- (a) Der Ausgangsstrom I_1 muss 5 mal so groß sein wie der Referenzstrom I_0 . Dimensionieren Sie das W/L-Verhältnis von Q_0 . Wie nennt man die Verschaltung von Q_0 und Q_1 ? In welchem Betriebsbereich müssen die zwei Transistoren Q_0 und Q_1 betrieben werden?
- (b) Der Schalter S_0 für die Stromeinstellung soll durch einen einzigen LV-Transistor realisiert werden. Welcher Transistortyp (NMOS oder PMOS) kommt für diesen Schalter in Frage und warum? In welchem Betriebsbereich und mit welchem digitalen Signal muss der Transistor betrieben werden damit der Schalter geschlossen ist? Dimensionieren Sie das W/L-Verhältnis des Transistors für den $R_{DSon}=40\Omega$.
- (c) Wenn der Schalter S_0 geöffnet ist soll die Stromquellenschaltung einen Ausgangsstrom $I_1=1mA$ erzeugen. Wie groß muss der Gesamt Widerstand $R_{ref} = R_{ref1} + R_{ref2}$ dimensioniert werden?
- (d) Wenn der Schalter S_0 geschlossen ist soll ein Ausgangsstrom $I_1=5mA$ erzeugt werden. Dimensionieren Sie den Widerstand R_{ref2} für diesen Strom. Berechnen Sie nun auch den R_{ref1} . (Der R_{DSon} vom S_0 kann hierfür vernachlässigt werden)
- (e) Welches kleinste W/L-Verhältnis darf für den HV-Transistor Q_2 gewählt werden damit die Transistoren Q_1 und Q_2 beim Strom $I_1=5mA$ in ihrem geeigneten Betriebsbereich betrieben werden, wenn $V_{OUT}=12V$?

- 7) Gegeben ist das vereinfachte Schaltbild eines Hochvolt (HV)-Schalters für die 24V-KFZ-Batterie, die mit HV-PMOS- und HV-NMOS-Transistoren sowie Widerständen realisiert wird. Die HV-Feldeffekttransistoren vertragen eine sehr hohe Spannung zwischen Drain und Source ($|V_{DS(max)}| = 50V$), die Gate-Source-Spannung dieser Transistoren darf die spezifizierte Spannungsfestigkeit nicht überschreiten ($|V_{GS(max)}| = 7V$). Der HV-Schalter Q_1 wird zwischen der Batterie mit der Spannung V_{BAT} von 24V und dem Ausgang mit der Spannung V_A implementiert und durch den Steuertransistor Q_2 ein- und ausgeschaltet. Der Steuertransistor Q_2 wird durch das digitale 3V-Steuersignal St gesteuert.



($St = '0' \Rightarrow V_{St} = 0V, St = '1' \Rightarrow V_{St} = 3V$).

Die HV-Feldeffekttransistoren haben folgende Daten:

HV-NMOS: Schwellspannung $V_{th} = 1.8V$; $\mu_n C_{ox} = 100 \mu A/V^2$;

HV-PMOS: Schwellspannung $V_{th} = -1.8V$; $\mu_p C_{ox} = 50 \mu A/V^2$;

Die Breite W und die Länge L der HV-Transistoren können frei dimensioniert werden.

Hinweis: Die Batteriespannung V_{BAT} ist die höchste Spannung in der Schaltung und keine weitere höhere Spannung ist vorhanden.

- Mit welchem Transistortyp muss der HV-Schalter Q_1 und mit welchem Transistortyp muss der Steuertransistor Q_2 realisiert werden? Begründen Sie Ihre Antwort. Ergänzen Sie den Schaltplan mit den zugehörigen Body/Substrat-Dioden und zeichnen Sie die richtige Verbindung des Body-Anschlusses. Achten Sie auf die richtige Polung.
- Wenn das digitale Signal $St = '0'$ ist, wie groß sind der Strom I_0 und die Gate-Spannung V_G ? Was passiert mit dem HV-Schalter Q_1 ?
- Der Transistor Q_1 soll mit der Spannung $|V_{GS}|$ von 5V eingeschaltet werden. Berechnen Sie zunächst den notwendigen Strom I_0 , um den HV-Schalter Q_1 mit der genannten $|V_{GS}|$ zu schließen/einzuschalten.
- Der HV-Schalter Q_1 ist geschlossen/eingeschaltet wenn das digitale Signal $St = '1'$ ist. In welchem Betriebsbereich muss Q_2 betrieben werden, damit der Strom I_0 von Aufgabe c) auch tatsächlich fließen kann? Berechnen Sie das notwendige W/L -Verhältnis von Q_2 .
- Der Schalter wird am Ausgang an einen Verbraucher angeschlossen, der einen konstanten Laststrom I_L von 250mA zieht. Damit die Ausgangsspannung V_A bei dem geschlossenen HV-Schalter nicht kleiner als 23,95V wird, wie groß darf der Durchlasswiderstand $R_{DS(on)}$ von Q_1 maximal sein? Berechnen Sie das notwendige W/L -Verhältnis von Q_1 .