

Sistema Basado en el μ PU Z80

Castro Velázquez José Emmanuel

26 de septiembre de 2026

1. Resumen

En este trabajo se diseñó en KiCad un sistema basado en el microprocesador Z80, integrando memorias EEPROM y SRAM, así como dos interfaces PPI 8255. Se realizó el mapeo de memoria y puertos, además de la lógica necesaria para generar las señales de selección de cada dispositivo.

2. Introducción

El diseño de un sistema basado en un microprocesador requiere establecer la forma en que la unidad de procesamiento se comunica con las memorias y los dispositivos de entrada y salida. Para ello, es necesario organizar correctamente los buses de datos y direcciones, así como las señales de control que determinan las operaciones de lectura, escritura y selección de los diferentes dispositivos.

Uno de los aspectos fundamentales en este tipo de sistemas es la asignación de direcciones, ya que permite determinar qué dispositivo debe responder ante una dirección generada por el microprocesador. A partir de esta distribución es posible diseñar la lógica de selección necesaria para evitar que varios dispositivos intenten acceder simultáneamente al bus de datos.

3. Funcionamiento del sistema

Para el desarrollo del sistema se utilizaron los siguientes componentes:

Microprocesador

El Zilog Z80 es un microprocesador de 8 bits, por lo que su bus de datos está formado por las líneas D0–D7. Cuenta con un bus de direcciones de 16 bits (A0–A15), permitiendo direccionar hasta 64 KB de memoria. Además, dispone de un espacio independiente para dispositivos de entrada y salida mediante instrucciones como IN y OUT.

Para el diseño se utilizan principalmente las señales MREQ, IORQ, RD, WR y M1. La señal MREQ indica una operación relacionada con memoria, mientras que IORQ indica una operación con dispositivos de entrada o salida. RD indica un ciclo de lectura y WR un ciclo de escritura. Por su parte, M1 identifica principalmente el ciclo de bús-

queda del código de operación de una instrucción [1].

Memorias

Como memoria no volátil se utiliza una EEPROM 28C256, organizada como $32K \times 8$ bits, con 15 líneas de dirección (A0–A14) y un bus de datos de 8 bits. En ella se almacenará el código que ejecutará el Z80. Sus principales señales de control son CE, OE y WE. Para una operación normal de lectura, CE habilita el dispositivo y OE habilita sus salidas hacia el bus de datos [2].

Como memoria para datos se utilizan las SRAM 6264, organizadas como $8K \times 8$ bits, proporcionando una capacidad de 8 KB. Dispone de 13 líneas de dirección (A0–A12) y ocho líneas de datos. Sus señales de control CE, OE y WE permiten habilitar la memoria y realizar una operación de lectura o escritura[3].

Interfaz para periféricos

Para conectar los periféricos al Z80 se utiliza el PPI 8255, una interfaz programable que proporciona 24 líneas de entrada y salida, organizadas en tres puertos de 8 bits: Puerto A, Puerto B y Puerto C.

El 8255 se comunica con el Z80 mediante el bus de datos D0–D7 y las señales de control correspondientes. Las líneas A0 y A1 permiten seleccionar los puertos A, B, C o el registro de control, mientras que RD y WR determinan si el procesador lee o escribe en el dispositivo. La selección del 8255 se realiza mediante su señal CS, generada a partir de la lógica de decodificación de direcciones y la señal IORQ del Z80.

3.1. Mapeado de EEPROM

Se implementarán 16 KiB de memoria para el almacenamiento de código, comenzando a par-

tir de la dirección 0000h. La EEPROM 28C256 posee una capacidad de 32 KiB, por lo que únicamente se utilizarán 14 de sus líneas de dirección, desde A0 hasta A13. De esta manera, el número de direcciones utilizadas está dado por:

$$2^{14} = 16384$$

Por lo tanto, partiendo de la dirección 0000h, la última dirección corresponde a 3FFFh. El rango asignado a la EEPROM será entonces:

$$0000h - 3FFFh$$

3.2. Mapeado de SRAM

Para el almacenamiento de datos se implementarán 16 KiB de memoria SRAM. Debido a que cada memoria 6264 posee una capacidad de $8K \times 8$ bits, cada una proporciona:

$$2^{13} = 8192$$

direcciones. Por lo tanto, son necesarias dos memorias 6264 para obtener los 16 KiB requeridos.

El mapeo se realizará de forma descendente, comenzando con la SRAM1 en la dirección F800h. La última dirección de esta memoria se obtiene mediante:

$$F800h - (2^{13} - 1) = D801h$$

Por lo tanto, el rango correspondiente a la SRAM1 es:

$$D801h - F800h$$

La SRAM2 se ubicará inmediatamente debajo de la SRAM1, comenzando en la dirección D800h. Su dirección inferior se obtiene mediante:

$$D800h - (2^{13} - 1) = B801h$$

Por lo tanto, el rango correspondiente a la SRAM2 es:

$$B801h - D800h$$

3.3. Mapeado de PPI

En el sistema se implementarán seis puertos de entrada y salida. Debido a que cada PPI 8255

proporciona tres puertos de 8 bits (Puerto A, Puerto B y Puerto C), se utilizarán dos circuitos 8255.

El primer PPI se ubicará a partir de la dirección 40h. Las líneas A0 y A1 permiten seleccionar sus tres puertos y el registro de control, por lo que se requieren cuatro direcciones consecutivas:

$$40h - 43h$$

El segundo PPI se ubicará inmediatamente después, utilizando las direcciones:

$$44h - 47h$$

3.4. Mapa de memoria

En la Fig. 1 se muestra el mapa de memoria establecido para el sistema.




Figura 1: Mapa de memoria del sistema.

3.5. Selección de memoria

En este sistema no se implementaron decodificadores dado que no es posible sin hacer un tratamiento previo a las direcciones. Es importante realizar este tratamiento porque dadas las direcciones de cada una, los bits que se pueden usar como control son los más significativos si corresponden a bloques enteros, y este no es el caso por lo que se proponen tres posibles soluciones, de las cuales se utilizará la 3:

1. Realizar un circuito combinacional con todas las direcciones y asignar los rangos que activan cada una, es decir, 16 entradas con 3 salidas.
2. Desplazar todas las direcciones hasta la última FFFFh sumando 05FFh a todas y replantear los bits de control.
3. Comprobar si la dirección está dentro de los rangos de EEPROM, SRAM1 o SRAM2, haciendo que la dirección A cumpla con la con-

dición de ser mayor a una dirección menor del límite inferior de direcciones de la memoria y menor que una dirección mayor al límite superior de direcciones de la memoria, por lo que se debe realizar un circuito combinacional comparador o bien usar un CI que realice esta opción.

El 7485 es un comparador de magnitud de dos números A y B de 4 bits que indica si es $A < B$, $A > B$ y si $A = B$. Este circuito integrado tiene la accesibilidad de escalar la cantidad de bits para A y B pues se pueden conectar en cascada, con señales de comparación de entrada, de este modo se puede plantear un circuito sencillo que marque las siguientes condiciones para habilitar cada memoria:

EEPROM – Condición:

$$A \leq 3FFFh$$

SRAM1 – Condición:

$$B801h \leq A \leq D800h$$

SRAM2 – Condición:

$$D801h \leq A \leq F800h$$

La salida de estas señales se niega para manejar lógica OR. En la siguiente figura se muestran las señales que activan el CS de cada memoria.




Figura 2: Lógica de selección de las memorias.

3.6. Selección de puertos

Dado que la dirección de los puertos se encuentra contenida dentro de las de la EEPROM es necesario que la señal $IORQ$ genere la señal de acceso, de esta forma solo es necesario identificar los bits de control.

Cuando A2 es igual a 0 se selecciona PPI1 y si es igual a 1 se selecciona PPI2; en la siguiente figura se muestra la forma en que se activa el chip select de los PPI.




Figura 3: Lógica de selección de los PPI.

4. Diseño del sistema




Figura 4: Diagrama de conexiones

5. Análisis de los resultados

Como resultado de la actividad se obtuvo el diseño esquemático del sistema propuesto utilizando KiCad, en el cual se integraron el microprocesador, las memorias EEPROM y SRAM, los dispositivos PPI 8255 y la lógica necesaria para generar las señales de selección de cada componente. Para representar al microprocesador Z80 se utilizó el componente Z84C00, debido a que la biblioteca empleada de KiCad no contaba con un símbolo denominado específicamente Z80, permitiendo realizar las conexiones correspondientes a los buses de direcciones y datos, así como a las señales de control. Para la selección de las memorias se implementó lógica AND, combinando las condiciones obtenidas a partir del bus de direcciones con las señales de control, de manera que la señal CS de cada memoria se active únicamente cuando la dirección se encuentre dentro del rango asignado y se presente la condición de control correspondiente. Durante la elaboración del esquemático se observó que la gran cantidad de conexiones generaba una saturación de líneas que dificultaba su interpretación, por lo que se utilizaron nodos o etiquetas de red para identificar las señales que comparten una misma conexión eléctrica. De esta manera, las líneas del bus de direcciones A0–A15, el bus de datos D0–D7 y las señales de control MREQ, IOREQ, RD y WR pudieron conectarse entre los distintos componentes sin necesidad de trazar conductores a lo largo de todo el esquema, mejorando su organización y legibilidad.




Figura 5: Esquemático en KiCad

6. Conclusiones

1. El diseño del sistema permitió aplicar los conceptos de mapeo de memoria y puertos, estableciendo los rangos de direcciones necesarios para la EEPROM, las memorias SRAM y los PPI 8255. A partir de esta distribución fue posible plantear la lógica de selección requerida para habilitar cada dispositivo de acuerdo con las señales de dirección y control generadas por el microprocesador.
2. La elaboración del esquemático en KiCad permitió integrar los diferentes elementos del sistema e identificar la importancia de organizar adecuadamente los buses de direcciones, datos y señales de control. El uso de etiquetas de red facilitó la representación de las conexiones y mejoró la legibilidad del circuito; sin embargo, al tratarse únicamente de un diseño esquemático, será necesario realizar posteriormente su simulación o implementación física para comprobar su funcionamiento.

7. Bibliografía

- [1] Zilog, Z80 CPU User Manual, UM008011-0816, Aug. 2016. [Online]. Available: Zilog — Z80 CPU User Manual. [Accessed: Sep. 26, 2026].
- [2] Microchip Technology Inc., AT28C256: 256-Kbit ($32K \times 8$) Parallel EEPROM. [Online]. Available: Microchip — AT28C256. [Accessed: Sep. 26, 2026].
- [3] Alliance Memory, Inc., AS6C6264: 8K $\times$ 8 Bit Low Power CMOS SRAM, ver. 2.0, Jul. 2017. [Online]. Available: Alliance Memory — AS6C6264 Datasheet. [Accessed: Sep. 26, 2026].