

Sistema Basado en el μ PU Z80

Castro Velázquez José Emmanuel

20 de septiembre de 2026

1. Introducción

El presente trabajo tiene como propósito diseñar un sistema basado en el microprocesador Z80, integrando los elementos necesarios para el almacenamiento de código y datos, así como para la comunicación con dispositivos periféricos. El sistema permitirá aplicar de manera práctica los conceptos relacionados con buses de datos y direcciones, decodificación de memoria, señales de control y operaciones de entrada y salida.

2. Funcionamiento del sistema

Para el desarrollo del sistema se utilizaron los siguientes componentes:

Microprocesador

El Zilog Z80 es un microprocesador de 8 bits, por lo que su bus de datos está formado por las líneas D0–D7. Cuenta con un bus de direcciones de 16 bits (A0–A15), permitiendo direccionar hasta 64 KB de memoria. Además, dispone de un espacio independiente para dispositivos de entrada y salida mediante instrucciones como `IN` y `OUT`.

Para el diseño se utilizan principalmente las señales `MREQ`, `IORQ`, `RD`, `WR` y `M1`. La señal `MREQ` indica una operación relacionada con memoria, mientras que `IORQ` indica una operación con dispositivos de entrada o salida. `RD` indica un ciclo de lectura y `WR` un ciclo de escritura. Por su parte, `M1` identifica principalmente el ciclo de búsqueda del código de operación de una instrucción.

Memorias

Como memoria no volátil se utiliza una EEPROM 28C256, organizada como $32K \times 8$ bits, con 15 líneas de dirección (A0–A14) y un bus de datos de 8 bits. En ella se almacenará el código que ejecutará el Z80. Sus principales señales de control son `CE`, `OE` y `WE`. Para una operación normal de lectura, `CE` habilita el dispositivo y `OE` habilita sus salidas hacia el bus de datos.

Como memoria para datos se utilizan las SRAM 6264, organizadas como $8K \times 8$ bits, proporcionando una capacidad de 8 KB. Dispone de 13 líneas de dirección (A0–A12) y ocho líneas de datos. Sus señales de control `CE`, `OE` y `WE` permiten habilitar la memoria y realizar una operación

de lectura o escritura.

Interfaz para periféricos

Para conectar los periféricos al Z80 se utiliza el PPI 8255, una interfaz programable que proporciona 24 líneas de entrada y salida, organizadas en tres puertos de 8 bits: Puerto A, Puerto B y Puerto C.

El 8255 se comunica con el Z80 mediante el bus de datos D0–D7 y las señales de control correspondientes. Las líneas A0 y A1 permiten seleccionar los puertos A, B, C o el registro de control, mientras que `RD` y `WR` determinan si el procesador lee o escribe en el dispositivo. La selección del 8255 se realiza mediante su señal `CS`, generada a partir de la lógica de decodificación de direcciones y la señal `IORQ` del Z80.

3. Diseño del sistema

3.1. Mapeado de EEPROM

Se implementarán 16 KiB de memoria para el almacenamiento de código, comenzando a partir de la dirección 0000h. La EEPROM 28C256 posee una capacidad de 32 KiB, por lo que únicamente se utilizarán 14 de sus líneas de dirección, desde A0 hasta A13. De esta manera, el número de direcciones utilizadas está dado por:

$$2^{14} = 16384$$

Por lo tanto, partiendo de la dirección 0000h, la última dirección corresponde a 3FFFh. El rango asignado a la EEPROM será entonces:

0000h – 3FFFh

3.2. Mapeado de SRAM

Para el almacenamiento de datos se implementarán 16 KiB de memoria SRAM. Debido a que cada memoria 6264 posee una capacidad de $8K \times 8$ bits, cada una proporciona:

$$2^{13} = 8192$$

direcciones. Por lo tanto, son necesarias dos memorias 6264 para obtener los 16 KiB requeridos.

El mapeo se realizará de forma descendente, comenzando con la SRAM1 en la dirección F800h. La última dirección de esta memoria se obtiene mediante:

$$F800h - (2^{13} - 1) = D801h$$

Por lo tanto, el rango correspondiente a la SRAM1 es:

$$D801h - F800h$$

La SRAM2 se ubicará inmediatamente debajo de la SRAM1, comenzando en la dirección D800h. Su dirección inferior se obtiene mediante:

$$D800h - (2^{13} - 1) = B801h$$

Por lo tanto, el rango correspondiente a la SRAM2 es:

$$B801h - D800h$$

3.3. Mapeado de PPI

En el sistema se implementarán seis puertos de entrada y salida. Debido a que cada PPI 8255 proporciona tres puertos de 8 bits (Puerto A, Puerto B y Puerto C), se utilizarán dos circuitos 8255.

El primer PPI se ubicará a partir de la dirección 40h. Las líneas A0 y A1 permiten seleccionar sus tres puertos y el registro de control, por lo que se requieren cuatro direcciones consecutivas:

$$40h - 43h$$

El segundo PPI se ubicará inmediatamente después, utilizando las direcciones:

$$44h - 47h$$

3.4. Mapa de memoria

En la Fig. 1 se muestra el mapa de memoria establecido para el sistema.




Figura 1: Mapa de memoria del sistema.

3.5. Selección de memoria

En este sistema no se implementaron decodificadores dado que no es posible sin hacer un tratamiento previo a las direcciones. Es importante realizar este tratamiento porque dadas las direcciones de cada una, los bits que se pueden usar como control son los más significativos si corresponden a bloques enteros, y este no es el caso por lo que se proponen dos posibles soluciones en base a este diagrama:

1. Desplazar todas las direcciones hasta la última FFFFh sumando 05FFh a todas y plantear los bits de control.
2. Comprobar si la dirección está dentro de los rangos de EEPROM, SRAM1 o SRAM2, haciendo que la dirección A cumpla con la condición de ser mayor a una dirección menor del límite inferior de direcciones de la memoria y menor que una dirección mayor al límite superior de direcciones de la memoria, por lo que se debe realizar un circuito combinacional comparador o bien usar un CI que realice esta opción.

El 7485 es un comparador de magnitud de dos números A y B de 4 bits que indica si es $A < B$, $A > B$ y si $A = B$, este circuito integrado tiene la accesibilidad de escalar la cantidad de bits para A y B pues se pueden conectar en cascada, con señales de comparación de entrada, de este modo se puede plantear un circuito sencillo que marque las siguientes condiciones para habilitar cada memoria:

EEPROM-Codición: $A \leq 3FFFh$

SRAM1-Condición: $B801h \leq A \leq D800h$

SRAM2-Condición: $D801h \leq A \leq F800h$

La salida de estas señales se niega para manejar logica OR. En la siguiente figura se muestran las señales que activa el CS de cada memoria.




Figura 2: Lógica de selección de las memorias.

3.6. Selección de puertos

4. Análisis de los resultados