


FUNDAMENTOS DE COMPUTADORES

TEMA 4

Problemas básicos:

1. Los computadores disponen de un circuito combinacional capaz de realizar las operaciones más elementales AND, OR, Suma Aritmética, etc. sobre dos configuraciones binarias de n bits. Dicho circuito se denomina Unidad Aritmético Lógica (UAL). Diseñe una UAL como la mostrada en la figura, capaz de realizar las siguientes funciones: A AND B, A OR B, C1 B, A+B (suma aritmética), desplazamiento de B un bit a la derecha, desplazamiento de B un bit a la izquierda.



El diseño se realizará para n=4 bits. La función que en cada caso realiza la UAL se selecciona mediante las entradas de control s₂, s₁, s₀.


- 2. Diseñe un multiplexor de 8 a 1 usando:
 - a) 4 multiplexores de 2 a 1 y el mínimo número de puertas.
 - b) 1 decodificador 3 a 8 y el menor número de puertas.
- **3.** Considere la implementación en una ROM de un sumador de números naturales codificados en binario puro con 3 bits que codifica el resultado en BCD. Discuta razonadamente el tamaño mínimo de la ROM e indique el contenido de la ROM en las direcciones (3E)₁₆ y (1D)₁₆.
- **4.** Usando un sumador y puertas lógicas diseñe un conversor de MyS a C2 de 8 bits. Ídem para un conversor de C2 a MyS que tenga una salida adicional de overflow. Generalice el diseño para que el tipo de conversión sea seleccionable por una entrada de control.

Problemas adicionales:

- **5.** Para la construcción de un teclado de 24 teclas (T₀, T₁, ... T₂₃) se dispone de codificadores de prioridad de 8 entradas. Diseñe el circuito de codificación del teclado usando dichos codificadores más las puertas lógicas que se consideren necesarias, teniendo en cuenta que el circuito funcionará de la siguiente forma:
 - Si sólo se pulsa la tecla T_i, entonces la salida tomará el valor i.
 - Si se pulsan simultáneamente varias teclas, entonces la salida tomará el valor correspondiente al mayor subíndice de las teclas pulsadas.
- **6.** Implemente un sistema que tiene 6 entradas de datos $(x_5...x_0)$, 2 entradas de control (s_1,s_0) , 4 salidas de datos $(z_3...z_0)$ y cuyo comportamiento viene descrito de la forma siguiente:

$$\begin{array}{ll} (z_3...z_0) & = (x_5...x_2) & \text{si } (s_1,s_0) = (01) \\ & = (x_3...x_0) & \text{si } (s_1,s_0) = (10) \\ & = (x_4...x_1) & \text{si } (s_1,s_0) = (11) \\ & = (0000) & \text{si } (s_1,s_0) = (00) \end{array}$$


- 7. Diseñe un conversor de código BCD a código Exceso-3 usando:
 - a) Un codificador y un descodificador.
 - b) Un descodificador y puertas OR.
 - c) Multiplexores de 16 a 1.
 - d) Multiplexores de 4 a 1 y puertas lógicas.
 - e) Una ROM de tamaño mínimo.
- **8.** Un sistema combinacional tiene una entrada X de 4 bits y una salida Z de 4 bits. Los datos, tanto a la entrada como a la salida, son números enteros codificados en C2. El sistema tiene otra entrada de control C que determina la función del sistema de acuerdo con la siguiente tabla:



С	Z
0	X+1
1	X+2
2	X-1
3	X-2

Diseñe el circuito que tenga la estructura mostrada en la figura y use únicamente un sumador binario de 4 bits, multiplexores e inversores. Se valorará que el número y tamaño de los multiplexores sea el menor posible.

- **9.** Se desea implementar un conversor de números de 8 bits en binario puro a números en BCD mediante una memoria ROM:
 - a) Determine el tamaño mínimo necesario de la memoria, y el esquema de implementación. Indicando claramente el significado de las líneas de direcciones y salida de la ROM.
 - b) Obtenga el contenido de la ROM en las direcciones $(41)_{10}$ y $(2F)_{16}$
- **10.** Dado el circuito de la figura, obtenga la especificación de Z en función de X. Justifique la respuesta.



- **11.** Calcule el número de puertas AND, OR y NOT necesarias para diseñar implementaciones directas de un:
 - a) Decodificador 3 a 8.
 - b) Multiplexor 8 a 1.
 - c) Codificador de prioridad 16 a 4.
- 12. Calcule el número de:
 - a) Multiplexores 4 a 1 necesarios para implementar en árbol uno de 256 a 1.
 - b) Multiplexores 2 a 1 necesarios para implementar en árbol uno de 16 a 1.

- c) Multiplexores 2 a 1 necesarios para implementar uno vectorial de 4 a 1 de 8b.
- d) Decodificadores 1 a 2 necesarios para implementar en árbol uno de 4 a 16.
- e) Decodificadores 2 a 4 necesarios para implementar en árbol uno de 8 a 256.
- **13.** Diseñe una ROM de 2¹⁰×16 bits (2 KiB) usando un decodificador 2 a 4 y el número de módulos ROM de 2⁸×8 bits (256 B) que estime necesarios.
- **14.** Diseñe 3 módulos combinacionales que calculen el máximo de 2 números de 8 bits considerando, en cada caso, que ambos números están codificados:
 - a) En binario puro.
 - b) En MyS.
 - c) En C2.

En todos ellos se utilizará un multiplexor vectorial 2 a 1, un restador binario y el menor número posible de puertas lógicas.

- **15.** Diseñe un multiplicador combinacional de números binarios sin signo de 4 bits. El multiplicador tiene 2 entradas de 4 bits para los operandos y una salida de 8 bits para el resultado. Use únicamente puertas AND de 2 entradas para calcular los productos parciales y sumadores completos de 4 bits para sumar en cascada dichos productos.
- 16. Diseñe un conversor de códigos BCD y EX3 usando un sumador/restador de 4 bits, un multiplexor 2 a 1 y las puertas que estime necesarias. El conversor tendrá una entrada de datos de 4 bits, una señal de control para seleccionar si el dato a la entrada debe convertirse de BCD a EX3 o de EX3 a BCD, una salida de datos de 4 bits y una salida de error para indicar si el código que hay a la entrada no puede convertirse por ser inválido. Es decir, esta salida de error deberá activarse cuando habiendo seleccionado una conversión BCD a EX3, en la entrada de datos haya, por ejemplo, 1011 (dado que no es un código BCD válido), sin embargo no deberá hacerlo si la conversión EX3 a BCD ha sido seleccionada (dado que representa a un 8 en EX3).
- 17. Diseñe un módulo combinacional que ordene 3 números enteros codificados en binario puro con 8 bits. El modulo tendrá 3 entradas de 8 bits para los operandos y 3 salidas de 8 bits para los resultados (por una de ellas siempre saldrá el mayor de los tres operandos, por otra siempre el intermedio y por la última siempre el menor). Utilice el menor número posible de comparadores de magnitud, multiplexores vectoriales 2 a 1 de 8 bits y puertas lógicas.
- **18.** Calcule el coste, el retardo de propagación (máximo) y el retardo contaminación (mínimo) de un sumador binario de 4 bits utilizando los datos de la biblioteca de celdas presentada en teoría. Ídem para un sumador de 8 bits. Obtenga expresiones genéricas de coste y retardo para un sumador de n bits.