

### Tema 2:

# Arquitectura del procesador

Fundamentos de computadores II

José Manuel Mendías Cuadros

Dpto. Arquitectura de Computadores y Automática Universidad Complutense de Madrid



## Contenidos



- ✓ Arquitectura RISC-V.
- ✓ Instrucciones y datos.
- ✓ Modelo de memoria.
- ✓ Registros.
- ✓ Modos de direccionamiento.
- ✓ Repertorio de instrucciones.
- Extensiones.
- ✓ Arquitecturas RISC vs. CISC.

#### Transparencias basadas en los libros:

- S.L. Harris and D. Harris. Digital Design and Computer Architecture. RISC-V Edition.
- D.A. Patterson and J.L. Hennessy. Computer Organization and Design. RISC-V Edition.

# Arquitectura RISC-V



- RISC-V ISA (Instruction Set Architecture) es una arquitectura:
  - Abierta, no propietaria y en evolución.
  - Originariamente desarrollada en la Univ. de Berkeley en 2010.
  - Actualmente coordinada por el consorcio RISC-V International.
- Es de tipo RISC (*Reduced Instruction Set Computer*) por lo que:
  - Tiene un repertorio reducido de instrucciones simples.
  - Sólo las instrucciones de carga y almacenamiento acceden a memoria.
  - El resto de instrucciones trabajan con datos almacenados en registros.
  - O Dispone de un gran número de registros de propósito general.
  - Tienen un conjunto reducido de modos de direccionamiento.
  - o Instrucciones de tamaño fijo y con un número reducido de formatos.
- Estudiaremos el repertorio base RV32I con la extensión RVM.
  - Datos enteros de 32 bits e instrucciones de 32 bits (RV32I).
  - o Con operaciones de multiplicación y división sobre enteros (RVM)

# Instrucciones y datos




- Toda instrucción en RISC-V ocupa 32 bits.
- Las instrucciones en RISC-V operan con datos o direcciones de 32 bits.
  - Los datos son números enteros (con signo) o números naturales (sin signo) codificados en complemento a 2 o binario puro respectivamente.
  - Las direcciones son números naturales codificados en binario puro.
- No obstante, puede trabajar con números de menor anchura:
  - Típicamente son extendidos a 32 bits previamente a operar con ellos.
  - Según el caso, se extenderá su signo (sExt) o se completarán con 0s por la izquierda (zExt).
- Los tamaños de datos más comunes son:
  - o Palabra (word): 32 bits.
  - Media palabra (half word): 16 bits.
  - Byte: 8 bits.

# Modelo de memoria



- Asume una memoria principal RAM de 4 GiB  $(2^{32} \times 8b = 2^{30} \times 32b)$ :
  - Bus de datos y de direcciones de 32 bits.
  - Direccionable por bytes (cada byte tiene una dirección única).
  - Contiene datos de 8, 16 y 32 bits e instrucciones de 32 bits.
  - Todos ellos alineados y con ordenación little-endian.



### Modelo de memoria

#### Alineamiento

- En la memoria de un RISC-V la información está alineada, es decir, existen restricciones de ubicación en función de su tamaño.
  - o Byte: puede ubicarse en cualquier dirección.
  - Media palabra: puede ubicarse solo en direcciones múltiplo de 2 (pares).
  - Palabra: puede ubicarse solo en direcciones múltiplo de 4.
    - Aplica a datos de 32 bits e instrucciones.
  - En general, datos de N bytes deben ubicarse en direcciones múltiplo de N.
  - Cuando se ubican consecutivamente varios datos de distinto tamaño en memoria, quedan huecos vacíos.

Tamaño	Dato
byte	0x24
palabra	0x3b257a02
½ palabra	0x3e27
palabra	0x01c6d823

Dir.	+0	+1	+2	+3
3c000000	24			
3c000004		3b25	7a02	
3c000008	3е	27		
3c00000c		01c6	d823	
	·	<u> </u>	·	

Dir.	+0	
3c000000	24	
3c000004	02	
3c000008		6
3c00000c		

		' -	1 2	, 5	
l	24	3	3b257	a	
:	02	3e	27	01	
	6d823				
;					

**RISC-V: Datos alineados** 

**Datos no alineados** 

### Modelo de memoria

#### **Ordenamiento**

- En la memoria de un RISC-V los bytes de una palabra/media palabra tienen ordenamiento little-endian:
  - o En la dirección más baja se ubica el byte menos significativo, es decir, la dirección del dato coincide con la de su byte menos significativo.
  - Los bits dentro del byte tienen el orden habitual.
- Otros procesadores tiene ordenamiento big-endian:
  - o En la dirección más baja se ubica el byte más significativo, es decir, la dirección del dato coincide con la de su byte más significativo.

Tamaño	Dato
byte	0x24
palabra	0x3b257a02
½ palabra	0x3e27
palabra	0x01c6d823

Dir.	+0	+1	+2	+3
3c000000	24			
3c000004	02	7a	25	3b
3c000008	27	3e		
3c00000c	23	d8	С6	01

Dir.	+0	+1	+2	+3
3c000000	24			
3c000004	3b	25	7a	02
3c000008	3e	27		
3c00000c	01	с6	d8	23

**RISC-V: Little-Endian** 

**Big-Endian** 

# Registros

- Todos los datos de un programa residen en memoria, pero para ser operados por un RISC-V deben previamente cargarse en registros.
- Un RISC-V dispone de 32 registros de 32 bits de propósito general.
  - o Pueden usarse indistintamente.
  - o Se numeran del x0 al x31.
  - El registro x0, contiene la constante 0 y su escritura no tiene efecto.
  - No obstante, para facilitar la programación, cada registro tiene un alias que permite recordar su uso por convenio más habitual.
- Adicionalmente dispone del registro especial, PC (Program Counter)
  - O Contiene la dirección de memoria que ocupa la instrucción a ejecutar.
  - Al terminar de ejecutarla se incrementa +4 (cada instrucción ocupa 4B)
    - Excepto en caso de que la instrucción ejecutada sea de salto.

# Registros

# Reg.	Alias	Descripción	
<b>x</b> 0	zero	zero – cero	
<b>x</b> 1	ra	return address - dirección de retorno	
<b>x</b> 2	sp	stack pointer – puntero de pila	
<b>x</b> 3	gp	global pointer – puntero global	
<b>x</b> 4	tp	task pointer – puntero de hebra	
<b>x</b> 5 <b>x</b> 7	t0t2	temporary register – registro temporal	
<b>x</b> 8	s0/fp	saved register / frame pointer registro preservado / puntero de marco	
<b>x</b> 9	s1	saved register – registro preservado	
x10x17	a0a7	argument register – registro de argumento	
<b>x</b> 18 <b>x</b> 27	s2s11	saved register – registro preservado	
x28x31	t3t6	temporary register – registro temporal	

# Modos de direccionamiento

- Los modos de direccionamiento son el conjunto de mecanismos que permiten indicar dónde se encuentran los operandos de una instrucción
  - o Indican al procesador la ubicación de los datos y la manera de obtenerlos.
- Los operandos de una instrucción pueden estar ubicados en:
  - o La propia instrucción.
  - o Un registro del procesador, deberá indicarse cuál.
    - e la dirección que ocupa.
  - La memoria del computador, deberá indicarse la dirección que ocupa.
- En RISC-V solo existen 4 modos de direccionamiento:
  - o Inmediato: el operando es una constante ubicada en la propia instrucción.
  - Directo a registro: el operando se encuentra en un registro del procesador.
  - Relativo a registro-base: el operando se encuentra en la memoria.
    - Su dirección se obtiene sumando el contenido de un registro y un inmediato.
  - o Relativo a PC: el operando es una dirección (de salto).
    - Se obtiene sumando el contenido del PC y un inmediato.

# Modos de direccionamiento

### **Inmediato**

- El operando es una constante contenida en la propia instrucción.
  - o En ensamblador se indica explícitamente la constante con la que operar:

La instrucción máquina contiene un campo que almacena la constante:

14

addi

- Dado que las instrucciones son de 32b y los operandos inmediatos están contenidos en ellas, las constantes son de menor anchura:
  - Inmediatos sin signo de 5 bits: se usan sin extender.
  - Inmediatos con signo de 12/13 bits: se extienden a 32 bits antes de usarlos.
    - Si la constante es de 13 bits la instrucción solo almacena los 12 más significativos.
  - Inmediatos de 20 bits: se usan sin extender pero desplazados.
  - Inmediatos de 21 bits: se extienden a 32 bits antes de usarlos.
    - La instrucción solo almacena los 20 más significativos.


11

### Modos de direccionamiento

### Directo a registro

- El operando está almacenado en un registro del procesador.
  - En ensamblador se indica el nombre registro que contiene el dato con el que operar:

La instrucción máquina contiene un campo que indica el número del registro:




### Modos de direccionamiento

### Relativo a registro base

- El operando está en una posición de memoria cuya dirección se calcula:
  - Sumando el contenido de un registro del procesador (registro base) y un desplazamiento constante (offset) contenido en la propia instrucción.
  - o En ensamblador se indica explícitamente el desplazamiento y el registro:

$$1 \text{w} \times 3, (-32 \times 1)$$

La instrucción máquina contiene campos para indicar ambos elementos:




FC-2

### Modos de direccionamiento

### Relativo a registro base

- Un caso particular de aplicación de este direccionamiento, es cuando el operando es la propia dirección calculada.
  - Se usa en instrucciones de salto.
  - La dirección (de salto) se calcula del mismo modo: sumando el contenido de un registro y un desplazamiento constante contenido en la instrucción.




### Modos de direccionamiento

#### Relativo a PC

- El operando es una dirección (de salto) que se calcula:
  - Sumando el contenido del PC (dirección de la instrucción en ejecución) y un desplazamiento constante (offset) contenido en la propia instrucción.
  - o En ensamblador solo se indica explícitamente el desplazamiento:

La instrucción máquina contiene un campo para indicar el desplazamiento:



FC-2

# Modos de direccionamiento

#### Sobre direccionamiento relativo

- En RISC-V no existe direccionamiento absoluto porque el relativo (a PC o a un registro base) es más conveniente en la mayoría de casos.
  - Direccionamiento absoluto: la instrucción se indica explícitamente la dirección de memoria en donde se ubica el dato/instrucción.
  - o El direccionamiento absoluto requiere indicar los 32 bits de la dirección.
  - En un direccionamiento relativo solo se indica la diferencia existente entre 2 direcciones que suelen requerir menos bits para codificarse.
- Los desplazamientos pueden ser inmediatos cortos porque:
  - o En el caso de instrucciones, lo habitual es saltar a direcciones cercanas.
    - Ubicadas, por tanto, a pequeños desplazamientos relativos al PC.
  - o En el caso de datos, suelen concentrarse en una región contigua de memoria.
    - Si la dirección de comienzo de la región se almacena en un registro base, podrá accederse a todos los datos con pequeños desplazamientos relativos a la base.
- Además, el relativo al PC permite que el código sea reubicable:
  - El cálculo de direcciones efectivas de salto es siempre correcto con independencia de la dirección de memoria en donde se ubique el programa.

16


# Repertorio de instrucciones

### Concepto y tipos de instrucciones


- El repertorio de instrucciones es el conjunto de todas las instrucciones que puede ejecutar un procesador.
  - Todos los programas que ejecuta un computador son secuencias de instrucciones pertenecientes a un mismo repertorio.
- Las instrucciones se pueden clasificar en diferentes tipos:
  - Transferencia de datos: copian datos entre registros y memoria.
  - Aritméticas: realizan operaciones de tipo aritmético.
  - Lógicas: realizan operaciones de tipo lógico bit a bit.
  - Desplazamiento: realizan operaciones de desplazamiento de bits.
  - Salto: rompen el orden implícito de ejecución modificando el PC.
  - Privilegiadas: permiten acceso a funcionalidades para control del sistema.
- El repertorio de instrucciones del RISC-V:
  - o Es extremadamente reducido, evita cualquier duplicidad.
  - Instrucciones y modos de direccionamiento están fuertemente acoplados.

### Aritméticas (i)

- Permiten realizar operaciones de tipo aritmético con 2 operandos fuente y 1 operando destino, todos de 32 bits.
  - El operando izquierdo se encuentra siempre en un registro.
  - El operando derecho se encuentra en un registro o es un inmediato corto.
    - La constante inmediata son 12b en C2 en el rango [-2048, +2047] pero su signo se extiende hasta los 32b antes de operar con ella.
  - El resultado se almacena siempre en un registro.



### Aritméticas (ii)




- Existen instrucciones diferentes de comparación para interpretar ambos operandos fuente como datos con y sin signo.
- No existe resta con operando inmediato, porque basta con sumar el opuesto.

# Repertorio de instrucciones

### Multiplicación y división (i)



- Por ello existen 2 tipos de instrucciones de multiplicación distintas: una para calcular la parte alta del resultado y otra para calcular la parte baja.
- o Existen instrucciones diferentes que obtienen la parte alta de resultado según los operandos fuente sean datos con y sin signo.
- Solo existe una instrucción para obtener la parte baja del resultado.
- o Todos los operandos de estas instrucciones se encuentran en registros.




21

# Repertorio de instrucciones

### Multiplicación y división (ii)

- La división entera de 2 datos de 32 bits da lugar a dos resultados: el cociente y el resto, ambos de 32 bits.
  - Por ello existen 2 tipos de instrucciones distintas: una para obtener el cociente y otra el resto.
  - Cada una con variantes para operar con datos con y sin signo.
  - Todos los operandos de estas instrucciones se encuentran en registros.



### Multiplicación y división (iii)

Instrucción		Operación	Descripción
mul	rd, rs1, rs2	rd ← (rs1 * rs2) <sub>31:0</sub>	multiply multiplicación entera (32b menos significativos)
mulh	rd, rs1, rs2	$rd \leftarrow (rs1_S * rs2_S)_{63:32}$	multiply high multiplicación entera con signo (32b más significativos)
mulhsu	rd, rs1, rs2	$rd \leftarrow (rs1_S * rs2_U)_{63:32}$	multiply high signed unsigned multiplicación entera mixta (32b más significativos)
mulhu	rd, rs1, rs2	$rd \leftarrow (rs1_U * rs2_U)_{63:32}$	multiply high unsigned multiplicación entera sin signo (32b más significativos)
div	rd, rs1, rs2	rd ← (rs1 / <sub>s</sub> rs2)	divide división entera con signo
divu	rd, rs1, rs2	$rd \leftarrow (rs1/_U rs2)$	divide unsigned división entera sin signo
rem	rd, rs1, rs2	$rd \leftarrow (rs1 \%_s rs2)$	remainder resto entero con signo
remu	rd, rs1, rs2	rd ← (rs1 % <sub>U</sub> rs2)	remainder unsigned resto entero sin signo


Estas instrucciones no forman parte del repertorio RV32I pero sí de su extensión RVM.

# Repertorio de instrucciones

### Lógicas (i)

- Permiten realizar operaciones de tipo lógico bit a bit (bitwise) con 2 operandos fuente y 1 operando destino, todos de 32 bits.
  - El operando izquierdo se encuentra siempre en un registro.
  - o El operando derecho se encuentra en un registro o es un inmediato corto.
    - La constante inmediata son 12b en C2 cuyo signo se extiende hasta los 32b.
  - El resultado se almacena siempre en un registro.

Registros



### Lógicas (ii)

- Las operaciones de tipo lógico bit a bit, se usan para manipular los bits individuales de un dato.
  - Un operando contiene el dato a manipular.
  - Otro operando contiene una máscara que indica los bits a cambiar.
  - O Se utilizará una operación distinta según el cambio que se desee.

la instrucción or pone a 1 aquellos bits del dato cuyos correspondientes en la máscara estén a 1

	00001111010100000000101000110100
and	0000000000000000000000011111111
	00000000000000000000000000110100
	0000111101010000000101000110100
xor	0000000000000000000000011111111
	000011110101000000001010111001011

la instrucción and pone a 0 aquellos bits del dato cuyos correspondientes en la máscara estén a 0

la instrucción **xor** complementa aquellos bits del dato cuyos correspondientes en la máscara estén a 1

Lógicas (iii)




Instruc	ción	Operación	Descripción
and r	rd, rs1, rs2	rd ← rs1 & rs2	and "y lógica" bit a bit
or r	rd, rs1, rs2	rd ← rs1   rs2	or "o lógica" bit a bit
xor r	rd, rs1, rs2	rd ← rs1 ^ rs2	xor "o-exclusiva lógica" bit a bit
andi r	rd, rs1, imm <sub>12b</sub>	rd ← rs1 & sExt(imm)	and immediate "y lógica" bit a bit con constante
ori r	rd, rs1, imm <sub>12b</sub>	rd ← rs1   sExt(imm)	or immediate "o lógica" bit a bit con constante
xori r	rd, rs1, imm <sub>12b</sub>	rd ← rs1 ^ sExt(imm)	xor immediate "o-exclusiva lógica" bit a bit con constante

# Repertorio de instrucciones

### De desplazamiento (i)

- Permiten desplazar los bits de un operando fuente un número de posiciones indicadas por otro y almacenarlo en un operando destino.
  - El operando izquierdo de 32b se encuentra siempre en un registro.
  - El operando derecho de 5b se encuentra en un registro o es un inmediato.
    - Del registro se toman los 5b menos significativos.
    - La constante inmediata son 5b en binario puro que no se extienden.
  - o El resultado se almacena siempre en un registro.

Registros



### De desplazamiento (ii)

- Las instrucciones de desplazamiento lógico insertan 0 por un extremo del dato y descartan los bits que salen por el otro extremo.
  - o Permiten el reescalado de datos sin signo:
    - Desplazar n bits a la izquierda equivale a multiplicar por 2<sup>n</sup>
    - Desplazar n bits a la derecha equivale a dividir por 2<sup>n</sup>

000000000000101000110100000000

 $2612 << 7 = 2612 \times 2^7 = 334336$ 

$$2612 \gg 7 = 2612 \div 2^7 = 20$$

Aplicadas tras una lógica bit a bit permiten extraer campos de un dato:

FC-2

### De desplazamiento (iii)

- La instrucción de desplazamiento aritmético a la derecha propaga el bit de signo por la izquierda y descarta los bits que salen por la derecha.
  - o Permite el reescalado de datos con signo:

- No existe instrucción de desplazamiento aritmético a izquierda
  - Para resultados válidos (el dato reescalado con signo puede representarse con 32b), el desplazamiento lógico es equivalente.

### De desplazamiento (iv)




Instrucción	Operación	Descripción
sll rd, rs1, rs2	rd ← rs1 << rs2 <sub>4:0</sub>	shift left logical desplazamiento lógico a izquierda
srl rd, rs1, rs2	$rd \leftarrow rs1 >> rs2_{4:0}$	shift right logical desplazamiento lógico a derecha
sra rd, rs1, rs2	rd ← rs1 >>> rs2 <sub>4:0</sub>	shift right arithmetical desplazamiento aritmético a derecha
slli rd, rs1, imm <sub>5b</sub>	rd ← rs1 << imm	shift left logical immediate desplazamiento lógico a izquierda con constante
srli rd, rs1, imm <sub>5b</sub>	rd ← rs1 >> imm	shift right logical immediate desplazamiento lógico a derecha con constante
srai rd, rs1, imm <sub>5b</sub>	rd ← rs1 >>> imm	shift right arithmetical immediate desplazamiento aritmético a derecha con constante

# Repertorio de instrucciones

### De transferencia de datos: carga

E TE


- Permiten copiar un dato de memoria a un registro.
  - Utiliza direccionamiento indirecto con registro base para indicar la dirección de memoria que ocupa el dato.
    - Dicha dirección es la suma de una dirección base y un desplazamiento.
    - La dirección base se encuentra en un registro.
    - El desplazamiento es un inmediato de 12b en C2 cuyo signo se extiende a 32b.
  - O El dato leído de memoria se carga en un registro.



# Repertorio de instrucciones

### De transferencia de datos: almacenaje

- Permiten copiar un dato de un registro a memoria.
  - El dato se encuentra en un registro.
  - Utiliza direccionamiento indirecto con registro base para indicar la dirección de memoria en donde almacenar el dato.
    - Dicha dirección es la suma de una dirección base y un desplazamiento.
    - La dirección base se encuentra en un registro.
    - El desplazamiento es un inmediato de 12b en C2 cuyo signo se extiende a 32b.



# Repertorio de instrucciones


### De transferencia de datos (i)

Instrucción	Operación	Descripción
lw rd, imm <sub>12b</sub> (rs1)	$rd \leftarrow Mem[ rs1 + sExt(imm) ]$	load word carga palabra
<pre>lh rd, imm<sub>12b</sub>(rs1)</pre>	$rd \leftarrow sExt(Mem[rs1 + sExt(imm)]_{15:0})$	load half carga media palabra con signo
lhu rd, imm <sub>12b</sub> (rs1)	$rd \leftarrow zExt(Mem[rs1 + sExt(imm)]_{15:0})$	load half unsigned carga media palabra sin signo
<pre>1b rd, imm<sub>12b</sub>(rs1)</pre>	$rd \leftarrow sExt(Mem[rs1 + sExt(imm)]_{7:0})$	load byte carga byte con signo
lbu rd, imm <sub>12b</sub> (rs1)	$rd \leftarrow zExt(Mem[rs1 + sExt(imm)]_{7:0})$	load byte unsigned carga byte sin signo
sw rs2, imm <sub>12b</sub> (rs1)	Mem[ rs1 + sExt(imm) ] ← rs2	store word almacena palabra
sh rs2, imm <sub>12b</sub> (rs1)	$Mem[\;rs1+sExt(imm)\;]_{15:0} \leftarrow rs2_{15:0}$	store half almacena media palabra
sb rs2, imm <sub>12b</sub> (rs1)	$Mem[ rs1 + sExt(imm) ]_{7:0} \leftarrow rs2_{7:0}$	store byte almacena byte


- Existen instrucciones diferentes para copiar datos de 8b, 16b o 32b
- Ídem para hacerlo extendiendo el signo o completando con ceros.

### De transferencia de datos (ii)

Los datos en memoria están alineados y con orden Little-Endian



Registros




Memoria

Instrucción	Operación	Resultado
lw x2, 0(x1)	$x2 \leftarrow Mem[ x1 + sExt(0) ]$	carga <b>8b257a02</b> en x2
lhu x2, 0(x1)	$x2 \leftarrow zExt(Mem[x1 + sExt(0)]_{15:0})$	carga <b>00007a02</b> en x2 (7a02 = $_2$ +31234)
lhu x2, 2(x1)	$x2 \leftarrow zExt(Mem[x1 + sExt(2)]_{15:0})$	carga <b>00008b25</b> en x2 (8b25 = <sub>2</sub> +35621)
lh x2, 0(x1)	$x2 \leftarrow sExt(Mem[x1 + sExt(0)]_{15:0})$	carga <b>00007a02</b> en x2 (7a02 = $_{C2}$ +31234)
lh x2, 2(x1)	$x2 \leftarrow sExt(Mem[x1 + sExt(2)]_{15:0})$	carga <b>ffff8b25</b> en x2 (8b25 = $_{C2}$ -29915)
lbu x2, 3(x1)	$x2 \leftarrow zExt(Mem[x1 + sExt(3)]_{7:0})$	carga <b>0000008b</b> en x2 (8b = $_2$ +139)
lb x2, 3(x1)	$x2 \leftarrow sExt(Mem[x1 + sExt(3)]_{7:0})$	carga <b>ffffff8b</b> en x2 (8b = <sub>C2</sub> −177)
lh x2, 3(x1)	$x2 \leftarrow sExt(Mem[x1 + sExt(3)]_{7:0})$	al ejecutarse provoca error de alineamiento

# Repertorio de instrucciones

### De salto condicional (i)


- Permiten romper la secuencia normal de ejecución saltando a una dirección cercana cuando se cumple cierta condición.
  - Compara 2 operandos fuente que se encuentran en registros.
  - Utiliza direccionamiento relativo al PC para indicar la dirección con que actualizar el PC en caso de ser cierta la comparación.
    - Dicha dirección es la suma del contenido del PC y un desplazamiento corto.
    - El desplazamiento es una constante de 13b en C2 cuyo signo se extiende a 32b



# Repertorio de instrucciones

### De salto condicional (ii)

Las instrucciones de salto condicional se usan para implementar en ensamblador estructuras de control de tipo if, while, for...



```
dir beq x5, x6, 8 ← dir+4 addi x5, x5, 1 sub x7, x7, x6 ...
```

cuando se ejecuta beq el PC contiene su dirección, sumando 8 al PC se salta a sub (solo si la comparación es cierta)

 $a \rightarrow x5$   $b \rightarrow x6$   $c \rightarrow x7$ 

Vinculación de variables C con registros del RSIC-V

- El desplazamiento inmediato (que se suma al PC para efectuar el salto):
  - Al tener signo, permite hacer saltos hacia adelante o hacia atrás.
  - Al ser de 13 bits y cada instrucción ocupar 4B, permite saltar hasta 1024 instrucciones hacia atrás y 1023 hacia adelante de la instrucción de salto.
    - Una contante de 13b en C2 está en el rango [-4096, +4095]
  - O Sus 2 bits menos significativos son 0, por estar las instrucciones alineadas
    - De hecho, el menos significativo no se almacena en la instrucción.

### De salto condicional (iii)




Instr	ucción		Operación	Descripción
beq	rs1, rs2	, imm <sub>13b</sub>	if ( rs1 = rs2 ) then ( PC $\leftarrow$ PC + sExt(imm <sub>12:1</sub> << 1) )	branch if equal salta si "igual que"
bne	rs1, rs2	, imm <sub>13b</sub>	if ( rs1 $\neq$ rs2 ) then ( PC $\leftarrow$ PC + sExt(imm <sub>12:1</sub> << 1) )	branch if not equal salta si "distinto que"
blt	rs1, rs2	, imm <sub>13b</sub>	if ( rs1 < <sub>S</sub> rs2 ) then ( PC $\leftarrow$ PC + sExt(imm <sub>12:1</sub> << 1) )	branch if less than salta si "menor que" con signo
bge	rs1, rs2	, imm <sub>13b</sub>	if ( rs1 $\geq_S$ rs2 ) then ( PC $\leftarrow$ PC + sExt(imm <sub>12:1</sub> << 1) )	branch if greater than or equal salta si "mayor o igual que" con signo
bltu	rs1, rs2	, imm <sub>13b</sub>	if ( rs1 < 0 rs2 ) then ( PC $\leftarrow$ PC + sExt(imm <sub>12:1</sub> << 1) )	branch if less than unsigned salta si "menor que" sin signo
bgeu	rs1, rs2	, imm <sub>13b</sub>	$if$ ( rs1 $\geq_U$ rs2 ) then ( PC $\leftarrow$ PC + sExt(imm <sub>12:1</sub> << 1) )	branch if greater than or equal unsigned salta si "mayor o igual que" sin signo

- Existen instrucciones diferentes para interpretar los operandos fuente que se comparan como datos con y sin signo.
- No existen instrucciones de salto con un operando inmediato.
- No existen instrucciones "mayor que" ni "menor o igual que", porque basta con usar las existentes cambiando el orden de los operandos.

# Repertorio de instrucciones

De salto a función: jal


- Permiten romper la secuencia normal de ejecución saltando a una dirección lejana, pero guardando la dirección de retorno.
  - Utiliza direccionamiento relativo al PC para indicar la dirección con que actualizar el PC.
    - Dicha dirección es la suma del contenido del PC y un desplazamiento largo.
    - El desplazamiento es una constante de 21b en C2 cuyo signo se extiende a 32b.
  - La dirección de la siguiente instrucción (retorno) se almacena en un registro.



# Repertorio de instrucciones

#### De salto a función: jalr

- Permiten romper la secuencia normal de ejecución saltando a una dirección, pero guardando la dirección de retorno.
  - Utiliza direccionamiento con registro base para indicar la dirección con que actualizar el PC.
    - Dicha dirección es la suma del contenido del registro y un desplazamiento corto.
    - El desplazamiento es una constante de 12b en C2 cuyo signo se extiende a 32b.
  - La dirección de la siguiente instrucción (retorno) se almacena en un registro.



#### De salto a función (i)

- Las instrucciones de salto a función se usan para implementar en ensamblador las llamadas a funciones y procedimientos.
  - Cada una de las funciones que forman un programa se encuentra ubicada a partir de una dirección distinta de memoria.
  - Llamar a una función supone saltar a la dirección de su primera instrucción.
  - Retornar de una función supone saltar a la dirección de la instrucción siguiente a la que hizo la llamada a la función.

#### Lenguaje C

dir-4 dir

x5, x6, x7sub x1, 1000 jal addi x7, x7, 1 dir+4

**Ensamblador RISC-V** 

cuando se ejecuta jal el PC contiene su dirección, se almacena PC+4 en x1 y se suma 1000 al PC para saltar a la función.

Vinculación de variables C con registros del RSIC-V

De salto a función (ii)




Instrucción	Operación	Descripción
jalr rd, rs1, imm <sub>12b</sub>	PC ← rs1 + sExt(imm), rd ← PC+4	jump and link register salto a función con dirección relativa a registro base
$\mathtt{jal}$ $rd$ , $\mathtt{imm}_{21b}$	$PC \leftarrow PC + sExt(imm_{20:1} << 1), rd \leftarrow PC+4$	jump and link salto a función con dirección relativa a PC

- En el repertorio del RISC-V no existen instrucciones de retorno desde función, ni de salto incondicional a una instrucción, pero pueden usarse éstas para hacerlo:
  - Suponiendo que la dirección de retorno está almacenada en el registro xn, el retorno se hace con: jalr x0, xn, 0
  - El salto incondicional (relativo al PC) a la dirección que ocupa cierta instrucción se hace con: jal x0, imm<sub>21b</sub>

#### Instrucción lui (i)



- Permite cargar una constante en la parte alta de un registro.
  - o El operando fuente es una constante inmediata de 20b.
    - Se extiende hasta 32b rellenando con 12 ceros por la derecha.
  - o El resultado se almacena en un registro.



Instrucción	Operación	Descripción
lui rd, im	m <sub>20b</sub> rd ← imm << 12	load upper immediate copia constante desplazada

#### Instrucción lui (ii)

- La instrucción lui se usa para operar con constantes largas de 32b.
  - o Los inmediatos en instrucciones aritmético-lógicas son cortos (12b).

```
a = b + 0xabcde123;

...

a = b + 0xabcde123;

...

a \rightarrow x5 b \rightarrow x6

Vinculación de variables C con registros

ASM

1ui x7, 0xabcde

addi x7, x7, 0x123

add x5, x6, x7

Vinculación de variables C con registros
```


O Dado que la instrucción addi extiende el signo del inmediato, si el bit 11 de la constante larga es 1, debe sumarse 1 a la constante usada en lui

```
a = b + 0 \times abcde 987;
a = b + 0 \times abcde 987;
addi  \times 7,  \times 7,  0 \times 987
addi  \times 7,  \times 7,  0 \times 987
addi  \times 7,  \times 7,  0 \times 987
addi  \times 5,  \times 6,  \times 7
vinculación de variables C con registros
```

#### Instrucción lui (iii)

- Aunque no es muy común, la instrucción lui también puede usarse para trabajar con direcciones absolutas de memoria de 32b.
  - Transfiriendo datos ubicados en cualquier dirección absoluta de memoria.





almacena el dato contenido en x5 en la dirección 0x76543210

Saltando a funciones ubicadas en cualquier dirección absoluta de memoria.

```
...
lui x6, 0x76543
jalr x1, x6, 0x210
...


salta a la instrucción ubicada en la dirección 0x76543210
...
```

O Dado que las instrucciones lw, sw y jalr también extienden el signo del desplazamiento inmediato, cuando el bit 11 de la dirección absoluta es 1, debe sumarse 1 a la constante usada en lui

#### Instrucción auipc (i)



- Permite sumar una constante con la parte alta del PC.
  - o El operando fuente es una constante inmediata de 20b.
    - Se extiende hasta 32b rellenando con 12 ceros por la derecha.
  - El resultado se almacena en un registro.



Instrucción	Operación	Descripción
auipc rd, imm <sub>20b</sub>	rd ← PC + ( imm << 12 )	add upper immediate to PC suma constante desplazada y PC

#### Instrucción auipc (ii)

- La instrucción jal aún usando un desplazamiento largo solo permite saltar a funciones ubicadas en un ámbito de ±1MiB, a veces insuficiente.
  - O Al ser el desplazamiento de 21b y cada instrucción ocupar 4B, solo permite saltar hasta 262144 instrucciones hacia atrás y 262143 hacia adelante.
- La instrucción auipc junto a jalr se utiliza para hacer saltos relativos al PC a funciones ubicadas en cualquier dirección de memoria.
  - o Permitiendo abarcar el espacio de direccionamiento completo de ±4GiB

```
dir auipc x6, 0x76543


jalr x1, x6, 0x210

salta a la instrucción ubicada 0x76543210
bytes más adelante de dir
```

O Como la instrucción jalr extiende el signo del inmediato, si el bit 11 del desplazamiento de 32b es 1, debe sumarse 1 a la constante usada en auipo

Instrucción auipc (iii)

- Idéntico caso sucede con las instrucciones de carga y almacenamiento, ya que usan un desplazamiento relativo al PC corto de 12b
  - Sólo pueden acceder a datos ubicados en el ámbito cercano de ±2KiB.
- Combinando estas instrucciones con auipc, se puede acceder a datos ubicados en cualquier dirección de memoria.



o Ídem que en casos anteriores, si el bit 11 del desplazamiento de 32b relativo al PC es 1, debe sumarse 1 a la constante usada en auipc

#### Instrucciones más populares

- Existen instrucciones que se ejecutan con más frecuencia que otras
  - Se comprueba contando las veces que se ejecuta cada instrucción al ejecutar un conjunto de programas estándar (SPEC CPU2006)

Instrucción	Descripción	Frecuencia	Acumulada
lw	carga	19.48%	19.48%
addi	suma inmediata	17.22%	36.70%
SW	almacenaje	8.05%	44.75%
add	suma	7.57%	52.32%
bne	salta si "distinto que"	4.14%	56.46%
slli	desplazamiento lógico a izquierda	3.65%	60.11%
beq	salta si "igual que"	3.27%	63.38%
mul	multiplicación	2.02 %	65.40%

FC-2

# RISC-V: repertorios y extensiones

- RISC-V es una arquitectura abierta y flexible.
  - Define diferentes repertorios base de instrucciones y extensiones.
  - Todo procesador RISC-V debe soportar uno de los repertorios base y opcionalmente algunas de las extensiones.

#### Repertorios base:

- RV32I: instrucciones y datos/direcciones de 32 bits.
- RV32E: versión del RV32I con solo 16 registros.
- RV64I: instrucciones de 32 bits y datos/direcciones de 64 bits.
- RV128I: instrucciones de 32 bits y datos/direcciones de 128 bits.

#### Extensiones:

- RVM: añade la multiplicación, división y resto enteros.
- RVF: añade 32 registros para datos en punto flotante de 32 bits así como operaciones aritméticas, relacionales y de conversión en punto flotante.
- RVD: versión para datos en punto flotante de 64 bits (doble precisión).
- RVQ: versión para datos en punto flotante de 128 bits (cuádruple precisión).
- RVC: extensión con instrucciones comprimidas de 16 bits.

# RISC-V: repertorios y extensiones

Ejemplo: repertorio RV64I (i)

- Repertorio base RV64I.
  - Datos enteros de 64 bits e instrucciones de 32 bits.
  - Dispone de 32 registros de 64 bits.
  - Añade instrucciones de transferencias de 64b con memoria.
  - Redefine las instrucciones de transferencia de 32b.
  - Añade una nueva instrucción para carga de datos de 32b sin signo.

Inst	rucciór	า	Operación	Descripción
ld	rd,	imm(rs1)	$rd \leftarrow Mem[ rs1 + sExt(imm_{12b}) ]$	carga doble palabra
sd	rs2,	imm(rs1)	$Mem[ rs1 + sExt(imm_{12b}) ] \leftarrow rs2$	almacena doble palabra

Instrucció	n	Operación	Descripción
lw rd,	imm(rs1)	$rd \leftarrow sExt(Mem[rs1 + sExt(imm_{12b})]_{31:0})$	carga palabra con signo
lwu rd,	imm(rs1)	$rd \leftarrow zExt(Mem[rs1 + sExt(imm_{12b})]_{32:0})$	carga palabra sin signo
sw rs2,	imm(rs1)	$Mem[ rs1 + sExt(imm_{12b}) ] \leftarrow rs_{31:0}$	almacena palabra

# RISC-V: repertorios y extensiones

Ejemplo: repertorio RV64I (ii)

- Repertorio base RV64I.
  - Las instrucciones aritmético-lógicas trabajan con datos de 64b (los operandos inmediatos siguen siendo de 12b pero extendidos a 64b)
  - Redefine las instrucciones de desplazamiento para trabajar con datos de 64b (requieren 6b para indicar el número de bits a desplazar)

Instrucción	Operación	Descripción
sll rd, rs1, rs2	rd ← rs1 << rs2 <sub>5:0</sub>	desplazamiento lógico a izquierda
srl rd, rs1, rs2	$rd \leftarrow rs1 >> rs2_{5:0}$	desplazamiento lógico a derecha
sra rd, rs1, rs2	$rd \leftarrow rs1 >>> rs2_{5:0}$	desplazamiento aritmético a derecha
slli rd, rs1, imm	rd ← rs1 << imm <sub>6b</sub>	desplazamiento lógico a izquierda
srli rd, rs1, imm	$rd \leftarrow rs1 >> imm_{6b}$	desplazamiento lógico a derecha
srai rd, rs1, imm	$rd \leftarrow rs1 >>> imm_{6b}$	desplazamiento aritmético a derecha

# RISC-V: repertorios y extensiones

Ejemplo: repertorio RV64I (iii)

- Repertorio base RV64I.
  - Añade instrucciones aritmético-lógicas y de desplazamiento para trabajar con datos de 32b (sufijo w).

Instruc	cción	Operación	Descripción
addw	rd, rs1, rs2	$rd \leftarrow sExt( rs1_{31:0} + rs2_{31:0} )$	suma palabra
subw	rd, rs1, rs2	$rd \leftarrow sExt( rs1_{31:0} - rs2_{31:0} )$	resta palabra
addiw	rd, rs1, imm	rd $\leftarrow$ sExt( rs1 <sub>31:0</sub> + sExt(imm <sub>12b</sub> ) <sub>31:0</sub> )	suma palabra

Instrucción	Operación	Descripción
sllw rd, rs1, rs2	$rd \leftarrow sExt( rs1_{31:0} << rs2_{4:0} )$	desplazamiento lógico a izquierda
srlw rd, rs1, rs2	$rd \leftarrow sExt( rs1_{31:0} >> rs2_{4:0} )$	desplazamiento lógico a derecha
sraw rd, rs1, rs2	$rd \leftarrow sExt( rs1_{31:0} >>> rs2_{4:0} )$	desplazamiento aritmético a derecha
slliw rd, rs1, imm	$rd \leftarrow sExt( rs1_{31:0} << imm_{5b} )$	desplazamiento lógico a izquierda
srliw rd, rs1, imm	$rd \leftarrow sExt( rs1_{31:0} >> imm_{5b} )$	desplazamiento lógico a derecha
sraiw rd, rs1, imm	$rd \leftarrow sExt( rs1_{31:0} >>> imm_{5b} )$	desplazamiento aritmético a derecha

# Arquitecturas RISC vs. CISC

- RISC-V es un claro representante de las arquitecturas tipo RISC.
  - Otras arquitecturas RISC son: PowerPC, DEC Alpha, MIPS, ARM, SPARC...
  - o Es la arquitectura dominante en dispositivos móviles.
  - El 75% de los procesadores son de arquitectura ARM.
- Pero también existen arquitecturas con un paradigma completamente opuesto denominadas tipo CISC (Complex Instruction Set Computer).
  - o Tienen un repertorio amplio de instrucciones complejas.
  - Las instrucciones pueden acceder tanto a datos almacenados en memoria como a datos ubicados en registros internos.
  - Dispone de un número reducido de registros, algunos de los cuales tienen un propósito específico.
  - Tiene un amplio conjunto de modos de direccionamiento.
  - Instrucciones de tamaño variable y gran cantidad de formatos distintos.
  - Son arquitecturas CISC: Motorola 68K, Intel x86, AMD x86-64...
  - o Es la arquitectura dominante en computadores personales.

### Arquitecturas RISC vs. CISC

#### Arquitectura x86 (i)

- La arquitectura x86 es el principal representante de arquitectura CISC
  - Introducida por Intel en 1978 en sus microprocesadores 8086 y 8088 ha ido evolucionando en sucesivas generaciones.
  - Usada en computadores personales desde el lanzamiento del IBM-PC en 1981.

Característica	RISC-V (RV32I)	x86
Núm. de registros	32 de propósito general	8, algunos con restricciones de uso
Núm. de operandos	3 (2 fuente, 1 destino)	2 (1 fuente, 1 fuente/destino)
Localización de operandos	Registros o inmediatos	Registros, inmediatos o memoria
Tamaño de operando	32 bits	8, 16 o 32 bits
Flags de condición	No	Sí
Número de instrucciones	Reducido	Elevado
Tipos de instrucciones	Simples	Simples y complejas
Codificación de instrucciones	Fija: 4 bytes/instrucción	Variable: de 1 a 15 bytes/instrucción

# Arquitecturas RISC vs. CISC

#### Arquitectura x86 (i)



Instr	ucción	Operación	Suma con
add	AH, BL	AH ← AH + BL	registros de 8b
add	AX, -1	$AH \leftarrow AH + 0xffff$	inmediato de 16b
add	EAX, EBX	$EAX \leftarrow EAX + EBX$	registros de 32b
add	EAX, 42	EAX ← EAX + 0x0000002a	inmediato de 32b
add	EAX, [20]	EAX ← EAX + Mem[20]	direccionamiento absoluto
add	EAX, [ESP]	$EAX \leftarrow EAX + Mem[ESP]$	direccionamiento registro base
add	EAX, [EDX+40]	EAX ← EAX + Mem[EDX+40]	direccionamiento registro base y desplazamiento
add	EAX, [60+EDI*4]	EAX ← EAX + Mem[60+EDI*40]	desplazamiento y registro índice escalado
add	EAX, [EDX+80+EDI*4]	EAX ← EAX + Mem[EDX+80+EDI*40]	registro base, desplazamiento, y registro índice escalado
add	[20], EAX	Mem[20] ← Mem[20] + EAX	registro de 32b almacenada en memoria
add	[20], 42	Mem[20] ← Mem[20] + 42	inmediato almacenada en memoria

#### Acerca de Creative Commons





- Ofrece algunos derechos a terceras personas bajo ciertas condiciones. Este documento tiene establecidas las siguientes:
  - Reconocimiento (Attribution):
    En cualquier explotación de la obra autorizada por la licencia hará falta reconocer la autoría.
  - No comercial (*Non commercial*):

    La explotación de la obra queda limitada a usos no comerciales.
  - Compartir igual (Share alike):

    La explotación autorizada incluye la creación de obras derivadas siempre que mantengan la misma licencia al ser divulgadas.

Más información: https://creativecommons.org/licenses/by-nc-sa/4.0/