

Tema 4:

Módulos combinacionales básicos

Fundamentos de computadores

José Manuel Mendías Cuadros

Dpto. Arquitectura de Computadores y Automática Universidad Complutense de Madrid



Contenidos



- Decodificador.
- ✓ Multiplexor.
- ✓ Bus.
- ✓ Codificador.
- ✓ ROM (Read Ony Memory).
- ✓ Sumador/Restador.
- ✓ Comparador.
- ✓ ALU (Arithmetic Logic Unit).


Transparencias basadas en los libros:

- R. Hermida, F. Sánchez y E. del Corral. Fundamentos de computadores.
- D. Gajsky. Principios de diseño digital.

Decodificador

(para parser & un cédigo a otro)





Decodificador n a 2ⁿ

n entradas de datos


2ⁿ salidas de datos


1 entrada de capacitación (op)

si la entrada toma la configuración binaria p, la salida (p) $_{10}$ -ésima se activa

$$z_{i} = \begin{cases} 1 & \text{si E=1 y } (\underline{x})_{10} = i \\ 0 & \text{en caso contrario} \end{cases}$$

$$z_i = E \cdot m_i(\underline{x})$$





Decodificador




Implementación en árbol

Decodificador 4 a 16

 X_2 X_3


Ε



Decodificador



Implementación en árbol



más significativo

 $X_{\mathbf{z}}$

 Z_0 Z_1 Z_2 Z_3

-SOLD FUNCIONA EL DECODIFICADOR INDIANDO POR LA SAUDA DEL PRIMENO

Decodificadorx) 2,3 -> Aciden 1 Solida del 2º Leron Implementación en árbol Decodificador 4 a 16 X_{4} X_{0} Z_4 Z_5 Z_6 Z_7 Z_8 Z_9 Z_{10} Z_{11} Z_{12} Z_{13} Z_{14} Z_{15}


Decodificador




Aplicaciones al diseño:

1. Habilitar selectivamente 1 de n subcomponentes cada uno asociado a un índice (dirección) binaria.

2. Implementar directamente SPC usando <u>puertas</u> OR adicionales (que sumen cada unos de los mintérminos de la FC).



Multiplexor (és la contrari d'un decour?)



Multiplexor 2ⁿ a 1


- 2ⁿ entradas de datos
- n entradas de control
- 1 entrada de capacitación (op)
- 1 salida de datos

si la entrada de control toma la configuración binaria p, la salida equivale a la entrada $(p)_{10}$ -ésima

$$z = \begin{cases} x_i & \text{si E=1 y } (\underline{s})_{10} = i \end{cases}$$

en caso contrario

$$z = E \cdot \sum (x_i \cdot m_i(\underline{s})) \gamma$$





Implementación en árbol

Multiplexor 8 a 1 $x_7 \quad x_6 \quad x_5 \quad x_4 \quad x_3 \quad x_2 \quad x_1 \quad x_0 \quad \text{senae at rentrada } s_0$


 S_1

 S_2



Implementación en árbol


Multiplexor 8 a 1





Implementación en árbol-


Multiplexor 8 a 1





Implementación en árbol


Multiplexor 8 a 1





Aplicaciones al diseño:


- 1. Conectar selectivamente varias entradas una misma salida.
- 2. Implementar directamente FC que tengan el mismo número de variables que entradas de control (transcribiendo su tabla de verdad).
- 3. Implementar funciones de manera que las EC a simplificar tengan menos variables.



Multiplexor vectorial

ans sup amaim d broom as and allum becomes as and a chid





Multiplexor 2ⁿ a 1 de k bits


- x 2ⁿ entradas de datos de k bits
- s n entradas de control
- E 1 entrada de capacitación (op)
- z 1 salida de datos de k bits


si la entrada de control toma la configuración binaria p, la salida equivale a la entrada $(p)_{10}$ -ésima

$$\underline{z} = \begin{cases} \underline{x}_i & \text{si E=1 y } (\underline{s})_{10} = i \\ 0 & \text{en caso contrario} \end{cases}$$

$$z_j = E \cdot \sum (x_{ij} \cdot m_i(\underline{s}))$$









Multiplexor vectorial









<u>Z</u>

Multiplexor vectorial










retardo propagación




















Bus






- x 2ⁿ entradas de datos de k bits
- s n entradas de control
- z 1 salida de datos de k bits

si la entrada de control toma la configuración binaria p, la salida equivale a la entrada $(p)_{10}$ -ésima

Codificador





Codificador 2ⁿ a n

- x 2ⁿ entradas de datos
- <u>z</u> n salidas de datos
- E 1 entrada de capacitación (op)
- A 1 salida de actividad

si se activa la entrada p-ésima y solo esa, la salida codifica p en binario

$$\underline{z} = \begin{cases} (i)_2 & \text{si E=1 y } x_i = 1 \text{ y } \forall j, j \neq i, x_j = 0 \\ 0 & \text{en caso contrario} \end{cases}$$

$$A = \begin{cases} 1 & \text{si E=1 y } \exists i, x_i = 1 \\ 0 & \text{en caso contrario} \end{cases}$$

$$z_i = E \cdot \sum (x_j) \text{ con } j \in \{ (a_{n-1}...a_0)_2 / a_i = 1 \}$$

 $A = E \cdot \sum (x_i)$

entrada

activada

X₃

X₄

*X*₅

*X*₆

X₇


Codificador

Implementación directa

Z ₂	Z ₁	z ₀
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

	Codificador 8 a 3	Si E-0-7 3x =0
$x_7 \cdot \cdots \cdot x_0$	(E)	λ ο ο ο ο ο ο ο ο ο ο ο ο ο ο ο ο ο ο ο
	\rightarrow	z_0
 		
) — z ₁
HIIIII		
	\ <u> </u>	
		z_2
		indicados de que está activo
	\	
		(puede I uma ralida)





Codificador de prioridad 2ⁿ a n

- \underline{x} 2ⁿ entradas de datos
- <u>z</u> n salidas de datos
- E_i 1 entrada de capacitación (op)
- E_o 1 salida de capacitación (op)
- A 1 salida de actividad

la salida codifica en binario la entrada activa de más peso

$$\underline{z} = \begin{cases} (i)_2 & \text{si } E_i = 1 \text{ y } x_i = 1 \text{ y } \forall j, j > i, x_j = 0 \\ 0 & \text{en caso contrario} \end{cases}$$

$$A = \begin{cases} 1 & \text{si } E_i = 1 \text{ y } \exists i, x_i = 1 \end{cases}$$

$$A = \begin{cases} 1 & \text{si } E_i = 1 \text{ y } \exists i, x_i = 1 \end{cases}$$


$$0 & \text{en caso contrario} \end{cases}$$

$$E_0 = \begin{cases} 1 & \text{si } E_i = 1 \text{ y } \forall j, x_j = 0 \end{cases}$$

$$0 & \text{en caso contrario} \end{cases}$$

$$0 & \text{en caso contrario} \end{cases}$$









Implementación directa


Resolución de prioridades Codificador 4 a 2





Codificador de prioridad












A

Implementación en árbol


Codificador 16 a 4







FC temo














Implementación en cascada

Codificador 16 a 4


 z_3 A z_2 z_1 z_0







Codificador de prioridad




Módulos combinacionales básicos

FC

Codificador de prioridad




- Aplicaciones al diseño:
 - 1. Asociar un código a cada componente de un vector de entrada.



ROM (Read Only Memory)






ROM 2k×n (2^k palabras de n bits)


- 1 entrada de dirección de k bits
- 1 salida de datos de n bits
- 1 entrada de capacitación (op)
- 1 entrada de capacitación de lectura (op)

dispositivo programable capaz de implementar n FC de k variables almacenando sus tablas de verdad

memoria no volátil de capaz de almacenar 2^k palabras de n bits cada una




ROM (Read Only Memory)




40

41

ROM (Read Only Memory)



ROM (Read Only Memory)



ROM 4×3

ROM (Read Only Memory)




- Aplicaciones al diseño:
 - o Implementar directamente FC almacenando su tabla de verdad.


	a_1	a_0	d_2	d_1	d_0
0	0	0	1	1	0
1	0	1	1	1	0
2	1	0	0	1	1
3	1	1	1	0	0

$$d_2 = \overline{a}_1 + \overline{a}_0$$

$$d_1 = a_1 + a_0$$

$$d_0 = a_1 \cdot \overline{a}_0$$





ROM (Read Only Memory)



Mask Programmable ROM

- Se programa durante la fabricación del chip.
- No puede borrarse/reprogramarse.

PROM (Programmable ROM)

- Se programa eléctricamente usando un programador.
- No puede borrarse/reprogramarse.

EPROM (Erasable Programmable ROM)

- Se programa eléctricamente usando un progamador.
- Se borra (chip completo) exponiéndola a luz ultravioleta.

EEPROM (Electrically Erasable Programmable ROM)

Se programa/borra (palabra) eléctricamente usando un programador.

Flash memory

Se programa/borra (bloque) eléctricamente sin requerir programador.


ROM (Read Only Memory)



- La capacidad de las memorias se mide en bytes (8 bits)
 - Cuando el número de bytes es alto, se utilizan prefijos.
- Históricamente, los prefijos indican cantidades potencias de 2
 - Kilobyte (KB) = 2^{10} bytes = 1.024 bytes
 - Megabyte (MB) = 2^{20} bytes = 1.048.576 bytes
 - Gigabyte (GB) = 2^{30} bytes = 1.073.741.824 bytes
- Sin embargo, desde hace algunos años su significado se ha homogeneizado con el definido en el Sistema Internacional de unidades (potencias de 10)
 - Kilobyte (kB) = 10^3 bytes = 1.000 bytes
 - Megabyte (MB) = 10^6 bytes = 1.000.000 bytes
 - Gigabyte (GB) = 10^9 bytes = 1.000.000.000 bytes
 - Y se han definido nuevos prefijos para indicar las potencias de 2
 - Kibibyte (KiB) = 2^{10} bytes = 1.024 bytes
 - Mebibyte (MiB) = 2^{20} bytes = 1.048.576 bytes
 - Gibibyte (GiB) = 2^{30} bytes = 1.073.741.824 bytes
 - No obstante, todavía no está generalizado el uso de los nuevos prefijos.


ROM (Read Only Memory)

Varias ROM se pueden componer para comportarse como una ROM de mayor anchura de palabra.




ROM (Read Only Memory)

 Varias ROM se pueden componer para comportarse como una ROM de mayor profundidad.





48

Otros dispositivos programables




PLA





ROM




CPLD

interconexiones (re)programables

Sumador






- 2 entradas de datos de n bits <u>a</u>, <u>b</u>
 - 1 entrada de acarreo
 - 1 salida de datos de n bits
 - 1 salida de acarreo

realiza la suma binaria de $\underline{a} + \underline{b} + c_i$

$$\underline{s} = (\underline{a} + \underline{b} + c_i) \mod 2^n$$

$$c_o = \begin{cases} 1 & (\underline{a} + \underline{b} + c_i) \ge 2^n \\ 0 & \text{en caso contrario} \end{cases}$$


Sumador



Implementación con propagación de acarreos

 b_i


Sumador de 4 bits



$$s_{i} = (a_{i} \oplus b_{i}) \oplus c_{i}$$

$$c_{o} = a_{i} \cdot b_{i} + a_{i} \cdot c_{i} + b_{i} \cdot c_{i}$$

$$= a_{i} \cdot b_{i} + (a_{i} \oplus b_{i}) \cdot c_{i} (*)$$




(*)
$$a \cdot b + a \cdot c + b \cdot c = a \cdot b + (a \cdot b \cdot c + a \cdot \overline{b} \cdot c) + (a \cdot b \cdot c + \overline{a} \cdot b \cdot c) =$$

= $a \cdot b + a \cdot \overline{b} \cdot c + \overline{a} \cdot b \cdot c = a \cdot b + (a \cdot \overline{b} + \overline{a} \cdot b) \cdot c$

Sumador


 Varios sumadores se pueden componer en serie para para comportarse como un sumador de mayor anchura.




Implementación serie

Sumador de 8 bits

Restador






- <u>a</u>, <u>b</u> 2 entradas de datos de n bits
 - c_i 1 entrada de acarreo
 - r 1 salida de datos de n bits
 - c_o 1 salida de acarreo

realiza la resta binaria de \underline{a} - \underline{b} - c_i

$$\underline{s} = (\underline{a} - \underline{b} - c_i) \mod 2^n$$

$$c_o = \begin{cases} 1 & (\underline{a} - \underline{b} - c_i) < 0 \\ 0 & \text{en caso contrario} \end{cases}$$





	implementation con
p	propagación de acarreos
	Restador de 4 bits


 b_i

C _i	a _i	b _i	c _o	r _i
0	0	0	0	0
0	0	1	1	1
0	1	0	0	1
0	1	1	0	0
1	0	0	1	1
1	0	1	1	0
1	1	0	0	0
1	1	1	1	1

$$r_{i} = (a_{i} \oplus b_{i}) \oplus c_{i}$$


$$c_{o} = \overline{a}_{i} \cdot b_{i} + \overline{a}_{i} \cdot c_{i} + b_{i} \cdot c_{i}$$

$$= \overline{a}_{i} \cdot b_{i} + (\overline{a_{i} \oplus b_{i}}) \cdot c_{i}$$



Restador

 Varios restadores se pueden componer en serie para para comportarse como un restador de mayor anchura.




Implementación serie

Restador de 8 bits

Comparador de magnitud






<u>a</u>, <u>b</u> 2 entradas de datos de n bits

G_i, L_i 2 entrada de acarreo

G_o, L_o 2 salidas de comparación

ser simplement d'compara 2 números binarios



$$G_a = \int 1$$
 si (a>b) o (a=b y $G_i > L_i$)


0 en caso contrario

$$L_o = \begin{cases} 1 & \text{si (a$$

FC


Comparador de magnitud

a _i	b _i	G _i	L _i	G _o	L _o
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	0	0
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	0	1
0	1	1	1	0	1
1	0	0	0	1	0
1	0	0	1	1	0
1	0	1	0	1	0
1	0	1	1	1	0
1	1	0	0	0	0
1	1	0	1	0	1
1	1	1	0	1	0
1	1	1	1	0	0




Comparador de magnitud






Implementación en serie Comparador de 4 bits



58

Sumador/restador






- a, b 2 entradas de datos de n bits
- op 1 entrada de selección de operación
- s 1 salida de datos de n bits
- ov 1 salida de overflow

realiza la suma/resta en <u>a</u> y <u>b</u> (interpretados en C2)

 $= \underline{a} + (\underline{b} \oplus op) + op$


$$\underline{a} - \underline{b} = \underline{a} + (-\underline{b}) =_{C2} \underline{a} + C2(\underline{b}) = \underline{a} + C1(\underline{b}) + 1 = \underline{a} + \overline{\underline{b}} + 1$$



$$\underline{s} = \begin{cases} \underline{a} + \underline{b} & \text{si op } = 0 \\ \underline{a} + \underline{b} + 1 & \text{si op } = 1 \end{cases}$$

$$(b_{n-1} \oplus op) = 0 \text{ y } a_{n-1} = 0 \text{ y } s_{n-1} = 1$$






Implementación con propagación de acarreos

Sumador/restador de 4 bits

OV






Implementación con propagación de acarreos

Sumador/restador de 4 bits

ALU (Arithmetic-Logic Unit)



- 2 entradas de datos de n bits <u>a</u>, <u>b</u>
 - 1 entrada de selección de modo m
- 1 entrada de selección de operación op
- 1 salida de datos de n bits
- 1 salida de acarreo
- 1 salida de overflow
- 1 salida de detección de cero
- 1 salida de detección de negativo

operaciones lógicas


m	op ₁	op ₀	<u>z</u>
0	0	0	not(<u>a</u>)
0	0	1	and(<u>a</u> , <u>b</u>)
0	1	0	<u>a</u>
0	1	1	or(<u>a</u> , <u>b</u>)

operaciones aritméticas

m	op ₁	op ₀	<u>z</u>	
1	0	0	<u>a</u> + <u>b</u>	
1	0	1	<u>a</u> – 1	$= \underline{a} + (-1) =_{C2} \underline{a} + \underline{1}$
1	1	0	<u>a</u> – <u>b</u>	
1	1	1	<u>a</u> + 1	= <u>a</u> - (-1) = _{c2} <u>a</u> - <u>1</u>

FC

ALU (Arithmetic-Logic Unit)




Recapitulación



- Los módulos presentan algunas características interesantes:
 - o Tienen estructuras genéricas fácilmente escalables.
 - Procesan palabras de datos y no solo bits individuales.
 - Pueden realizar distintas funciones según el valor de ciertas entradas de control.
 - Tienen funcionalidades abstractas que permiten diseñar/describir de manera estructurada sistemas complejos sin tener recurrir a EC/FC:
 - Basta con interconectarlos sin crear realimentaciones
 - Y usar discrecionalmente puertas (glue logic) para adaptar señales.


Recapitulación






$$\underline{z} = abs(\underline{x}) \Rightarrow x = \begin{cases} \underline{x} & si \ x \ge 0 \\ -\underline{x} & si \ x < 0 \end{cases}$$


$$\underline{z} = abs(\underline{x}) =_{C2} \begin{cases} \underline{x} & si x_{n-1} = 0 \\ C2(\underline{x}) = not(\underline{x}) + 1 & si x_{n-1} = 1 \end{cases}$$



$$\underline{z} = abs(\underline{x}) = \begin{cases} \underline{x} & si \ x \ge 0 \\ -\underline{x} & si \ x < 0 \end{cases}$$

$$\underline{z} = abs(\underline{x}) =_{C2} \begin{cases} \underline{x} \\ C2(\underline{x}) = not(\underline{x}) + 1 \end{cases}$$






$$\underline{z} = abs(\underline{x}) = \begin{cases} \underline{x} & si \ x \ge 0 \\ -\underline{x} & si \ x < 0 \end{cases}$$


$$\underline{z} = abs(\underline{x}) =_{C2}$$

$$\begin{cases} \underline{\underline{x}} & si \ \underline{x}_{n-1} = 0 \\ C2(\underline{x}) = not(\underline{x}) + 1 & si \ \underline{x}_{n-1} = 1 \end{cases}$$



$$x_{n-1} = 0$$


si $x_{n-1} = 1$




$$\underline{z} = abs(\underline{x}) = \begin{cases} \underline{x} & si \ x \ge 0 \\ -\underline{x} & si \ x < 0 \end{cases}$$

$$\underline{z} = abs(\underline{x}) =_{C2}$$

$$\begin{cases} \underline{x} & si x_{n-1} = 0 \\ C2(\underline{x}) = not(\underline{x}) + 1 & si x_{n-1} = 1 \end{cases}$$




$$= abs(\underline{x}) =_{C2} \begin{cases} \frac{\Delta}{C2(x)} = not(x) + 1 \end{cases}$$



$$\underline{z} = abs(\underline{x}) = \begin{cases} \underline{x} & si \ x \ge 0 \\ -\underline{x} & si \ x < 0 \end{cases}$$

$$\underline{z} = abs(\underline{x}) =_{C2}$$

$$\begin{cases} \underline{x} & si x_{n-1} = 0 \\ C2(\underline{x}) = not(\underline{x}) + 1 & si x_{n-1} = 1 \end{cases}$$



$$si x_{n-1} = 0$$

$$si x_{n-1} = 1$$

Aspectos tecnológicos

Biblioteca de celdas: CMOS 90 nm



	Módulo	Área (μm²)	Retardo (ps)	Consumo estático (nW)	Consumo dinámico (nW/MHz)
fuente: Synopsys (SAED EDK 90 nm)	-	11.0592	223	84	8639
	-	23.0400	250	163	15169
		29.4912	191 (z ₀) 189 (z ₁) 132 (z ₂) 127 (z ₃)	23	543
fuer	1	29.4912	205 (s) 226 (c)	159	5374 (s) 713 (c)

ABCFWZ Links Narania Arms, Odur Si Tulker zgrantrico gliaten muerte tanatorio zómbie drogas Fabrik Parros, No:) rave sexo kanasutro wtg one Puton Tooss usans son 84 unara chocho Puri:) Gartic-mone

Acerca de Creative Commons

Licencia CC (Creative Commons)



- Ofrece algunos derechos a terceras personas bajo ciertas condiciones. Este documento tiene establecidas las siguientes:
 - Reconocimiento (Attribution):
 En cualquier explotación de la obra autorizada por la licencia hará falta reconocer la autoría.
 - No comercial (Non commercial):

 La explotación de la obra queda limitada a usos no comerciales.
 - Compartir igual (Share alike):

 La explotación autorizada incluye la creación de obras derivadas siempre que mantengan la misma licencia al ser divulgadas.

Más información: https://creativecommons.org/licenses/by-nc-sa/4.0/