#### CMCP - Conceptos y Métodos de la Computación Paralela

Master en Computación en la Nube y de Altas Prestaciones

# T3. Programación de GPUs

#### J. E. Roman

Departament de Sistemes Informàtics i Computació Universitat Politècnica de València

Curso 2024-2025





1

# Contenido

- 1 Arquitectura de GPUs
- 2 Introducción a CUDA
  - Conceptos Básicos
  - Kernels
  - Hilos
- 3 Programación de Kernels
  - Gestión de Memoria
  - Memoria Compartida
  - Aspectos Avanzados


#### Apartado 1

# Arquitectura de GPUs

# Procesadores Many-Core

Masivamente paralelos, con gran número de núcleos sencillos

Procesadores gráficos (GPU)




#### Características

- Muchos núcleos (del orden de miles)
- Hilos ligeros, cambio de contexto muy rápido

Ventajas: precio, potencia; Desventajas: programación difícil

# Arquitectura Heterogénea

CPU y GPU actúan como dispositivos separados, con sus propias DRAMs (GPU como co-procesador)




Modelo Hardware

N multiprocesadores


Cada uno incluye:


- *M* procesadores
- Banco de registros
- Memoria compartida: muy rápida, pequeña
- Memorias de constantes y texturas (solo lectura)

La memoria global es 500 veces más lenta que la memoria compartida



# Micro-arquitectura Tesla





SM: stream multiprocessor TPC: texture/processor cluster

SP: streaming processor

#### Serie 8 (G80)


- 128 núcleos
- SM con 8 núcleos, shared 16 KB, constant 8 KB

#### Serie 200 (GT200)

- 240 núcleos
- SM con 8 núcleos, memoria 16 KB/8 KB, 1 unidad de doble precisión

7


# Ejemplo: G80/G92



# Micro-arquitectura Fermi

512 núcleos, 16 SM con:

- 32 núcleos
- 16 unidades de doble precisión
- 64 KB de SRAM a repartir entre memoria compartida y cache L1
- Cache L2 común





### Micro-arquitecturas Posteriores

Kepler (2012)

- Hasta 2688 núcleos (192/SM), 6 GB
- Paralelismo dinámico

Maxwell (2014)

■ Mejorar eficiencia energética

Pascal (2016)

- Memoria 3D, ancho de banda 700 GB/s
- Memoria unificada CPU-GPU
- Conexión NVLink (un orden de magnitud respecto PCIe)


Volta (2017)

Soporte específico para IA (Tensor Cores)

Turing (2019)

Soporte específico para ray tracing (RT Cores)

Ampere (2020), Hopper (2022)



# Ejemplo deviceQuery

Device 0: "GeForce GTX 280"

CUDA Driver Version: 3.20
CUDA Runtime Version: 3.20
CUDA Capability Major/Minor version number: 1.3

Total amount of global memory: 1073020928 bytes Multiprocessors x Cores/MP = Cores: 30 x 8 = 240 Total amount of constant memory: 65536 bytes Total amount of shared memory per block: 16384 bytes

Total number of registers available per block: 16384 Warp size: 32
Maximum number of threads per block: 512

Maximum sizes of each dimension of a block:  $512 \times 512 \times 64$  Maximum sizes of each dimension of a grid:  $65535 \times 65535 \times 1$  Maximum memory pitch: 2147483647 bytes

Texture alignment: 256 bytes
Clock rate: 1.30 GHz
Concurrent copy and execution: Yes
Run time limit on kernels: No
Integrated: No
Support host page-locked memory mapping: Yes

Compute mode: Default
Concurrent kernel execution: No
Device has ECC support enabled: No
Device is using TCC driver mode: No

11

#### Apartado 2

# Introducción a CUDA

- Conceptos Básicos
- Kernels
- Hilos

# Programación de Procesadores Gráficos (GPU)

Las GPUs proporcionan gran capacidad de proceso

- Desktop supercomputing
- Clusters híbridos

GPGPU: General-purpose comput. on graphic processing units

- Programación de bajo nivel
- Se basa en realizar una operación sencilla (kernel) sobre un conjunto de datos similares (stream)

Evolución actual: APIs/librerías/lenguajes/SDK

- Propietarios: CUDA (NVIDIA), ROCm HIP (AMD), oneAPI (Intel), C++ AMP (Microsoft)
- Multi-plataforma: OpenCL (estándar abierto definido por un comité), SYCL, BrookGPU (académico)
- Librerías portables: Kokkos, Raja
- Directivas: OpenACC, OpenMP 4.0+

#### Solución de NVIDIA

Hardware gráfico:

- GeForce: gama de consumo (juegos)
- Quadro: gama para estaciones de trabajo (CAD)
- Data Center: gama dedicada a computación (antes Tesla)


CUDA: Compute Unified Device Architecture

- Plataforma hardware-software
- CUDA C: extensión de C para programar GPUs
- Disponible desde 2007

Además del driver, incluye

- Compilador nvcc (C/C++ basado en LLVM)
- Herramientas: debug/profile, IDE, ...
- Librerías: cuBLAS, cuFFT, cuRAND, cuSPARSE, Thrust
- Ejemplos y documentación

# Arquitectura CUDA



Interfaz de Programación

CUDA C: Extensión de C, permite definir kernels como funciones C

Normalmente se usa el runtime de CUDA (cudart)

- Reservar y liberar memoria en el device
- Transferir datos entre memoria de host y device
- Gestionar múltiples devices

Ficheros .cu compilados con nvcc

- Compila el código de host con el compilador del sistema
- Para los *kernels* se genera PTX (pseudo-ensamblador)
- El driver genera código máquina específico para la GPU concreta (JIT compiling)

# **CUDA** Compute Capability

Compute Capability es como una versión del hardware

- El número mayor indica la micro-arquitectura: 1=Tesla, 2=Fermi, 3=Kepler, 5=Maxwell, ...
- El número menor se va incrementando a medida que se van añadiendo nuevas prestaciones en cada arquitectura

Ejemplo: paralelismo dinámico disponible en CC 3.5+

Al compilar se puede indicar una compute capability específica:

```
$ nvcc -arch=sm_52 -o mytest mytest.cu
```

#### Paralelismo de Datos - Kernels CUDA

Kernel: Función que se ejecuta N veces por N hilos diferentes

- Se declaran con el modificador \_\_global\_\_
- No se puede ejecutar varios kernels a la vez en un device

#### Restricciones:

- No puede acceder a memoria del host
- Nº argumentos no variable
- Devuelve tipo void
- No recursivo
- Sin variables static

#### Suma de vectores


#### Hilos CUDA

#### Extremadamente ligeros

- Creación y cambio de contexto rapidísimos
- Para lograr eficiencia: descomposiciones de grano fino que permitan lanzar miles de hilos

Un kernel lo ejecutan un conjunto de hilos:

- Todos ejecutan el mismo código pero la acción depende del id. de hilo
- El id. de hilo se usa para calcular direcciones de memoria y tomar decisiones de control




19

### Bloques de Hilos

Cada hilo se identifica con un índice (threadIdx) unidimensional, bidimensional o tridimensional dentro de un bloque de hilos

- Unidad de asignación de hilos a multiprocesadores
- El número de hilos por bloque está limitado
- Los hilos de un bloque pueden comunicarse a través de memoria compartida
- La variable predefinida blockDim contiene las dimensiones del bloque



blockDim.x=3, blockDim.y=4


# Grid de Bloques

Los bloques se agrupan en un *grid* 

El número de hilos por bloque y bloques por *grid* se especifican al lanzar el *kernel* 

#### Variables predefinidas

- uint3 blockIdx: índice del bloque dentro del grid
- dim3 gridDim: dimensiones del grid




21

### SIMT vs SIMD

SIMT: single instruction multiple threads

- ightarrow Todos ejecutan la misma instrucción sobre distintos datos Clave para alto rendimiento: muchos hilos
  - Cada hilo tiene sus propios registros (esto limita el número máximo de hilos activos)
  - WARP: grupo de 32 hilos que se ejecutan a la vez → se alternan warps activos/inactivos (para enmascarar latencia)
  - En ocasiones (p.e. un salto) los hilos divergen y deben ejecutarse secuencialmente → pérdida de prestaciones, pero gran flexibilidad en comparación con SIMD

```
if (threadIdx.x < 4) {
        A;
        B;
} else {
        X;
        Y;
}</pre>
```



Time

#### Apartado 3

# Programación de Kernels

- Gestión de Memoria
- Memoria Compartida
- Aspectos Avanzados

# Kernel de Ejemplo

# Suma de matrices $N \times N$ - Kernel


```
__global__ void MatAdd (float A[N][N], float B[N][N],float C[N][N])
{
  int i = blockIdx.x * blockDim.x + threadIdx.x;
  int j = blockIdx.y * blockDim.y + threadIdx.y;
  if (i<N && j<N) C[i][j] = A[i][j] + B[i][j];
}</pre>
```

# Suma de matrices $N \times N$ - Código del host

```
int main() {
    ...
    // Invocacion del Kernel
    int bs = 32;
    dim3 threadsPerBlock(bs,bs);
    dim3 numBlocks(ceil(float(N)/bs),ceil(float(N)/bs));
    MatAdd <<<numBlocks, threadsPerBlock>>> (A, B, C);
}
```


#### Escalabilidad Automática

El hardware se encarga de asignar los bloques a multiproc.: los kernels escalan y se adaptan al número de núcleos disponibles



### Jerarquía de Memoria

- Los hilos pueden acceder a registros y memoria local individualmente
- La memoria compartida permite intercambios a nivel de bloque
- La memoria global, de constantes y texturas es persistente entre llamadas a kernels




# Programación Heterogénea

La ejecución de los kernels

- es asíncrona
- la ejecución en la CPU continua

Un kernel no comienza en GPU hasta que no hayan finalizado las llamadas CUDA anteriores

cudaDeviceSynchronize()
espera a que se completen las
operaciones previas



27

#### **Modificadores**

Modificadores para funciones a ejecutar en GPU

- Función invocada desde CPU (o GPU):
  - \_\_global\_\_ void mikernel(...) {.....}
- Función invocada desde GPU:

```
__device__ void mifuncion(...) {.....}
```

Modificadores para variables en device


- Variable en memoria compartida:
  - \_\_shared\_\_ float matriz[32];
    - Accesible por todos los hilos dentro del mismo bloque
    - Solo dura mientras se ejecuta el bloque de hilos
- Constante: \_\_constant\_\_ float A[64];
- También \_\_local\_\_ y \_\_device\_\_ (global)
- Variables automáticas sin modificador: se almacenan en registros si caben; si no, en memoria local

#### Gestión de Memoria

CPU y GPU tienen espacios de memoria separados

En el *runtime* hay funciones para:

- Reservar/liberar memoria global del device
- Transferir datos entre memoria global device y memoria host



29

# Reservar/Liberar Memoria

- Reservar memoria en device: cudaMalloc(void \*\*ptr, size t numbytes)
- Liberar memoria en device: cudaFree(void\* ptr)
- Asignar valor: cudaMemset(void \*ptr, int valor, size\_t numbytes)

```
int numbytes = 1024*sizeof(int);
int *d_x;
cudaMalloc( (void**)&d_x, numbytes );
cudaMemset( d_x, 0, numbytes);
...
cudaFree(d_x);
```


Se recomienda distinguir variables de *host* y *device* con h\_\* y d\_\*, respectivamente

#### Transferencias de Datos

- La localización (host o device) de destino y fuente vienen dados por direccion:
  - cudaMemcpyHostToDevice: desde la CPU a la GPU
  - cudaMemcpyDeviceToHost: desde la GPU a la CPU
  - cudaMemcpyDeviceToDevice: entre posiciones de la memoria global device
- La llamada bloquea al hilo CPU y devuelve el control cuando se completa la copia de datos
- La transferencia no se inicia hasta que se hayan completado todas las llamadas CUDA previas

# Transferencias de Datos - Ejemplo

```
__global_
void VecAdd(float* A,float* B,float* C,int N) {
 int i = blockDim.x*blockIdx.x + threadIdx.x;
 if (i<N) C[i] = A[i] + B[i];
int main()
 int N = ...;
 int nhilos = 256;
 int nbloques = ceil(float(N)/nhilos);
 size_t size = N*sizeof(float);
 float *h_A, *h_B, *h_C, *d_A, *d_B, *d_C;
 h_A = (float*) malloc(size);
 h_B = (float*) malloc(size);
 h_C = (float*) malloc(size);
 initialize(h_A, h_B, N);
 cudaMalloc((void**)&d_A, size);
 cudaMalloc((void**)&d_B, size);
 cudaMalloc((void**)&d_C, size);
 cudaMemcpy(d_A, h_A, size, cudaMemcpyHostToDevice);
 cudaMemcpy(d_B, h_B, size, cudaMemcpyHostToDevice);
 VecAdd<<<nbloques,nhilos>>>(d_A, d_B, d_C, N);
 cudaMemcpy(h_C, d_C, size, cudaMemcpyDeviceToHost);
 cudaFree(d_A);
 cudaFree(d_B);
 cudaFree(d C);
```



# Uso de la Memoria Compartida

La memoria compartida es mucho más rápida que la global

- Si se puede, interesa reemplazar accesos a memoria global por accesos a memoria compartida
- Puede suponer rediseñar el código para reutilizar datos en memoria compartida

#### Sincronización de Hilos

```
void __syncthreads()
```

- Barrera entre todos los hilos del bloque
- Para evitar inconsistencias en acceso a mem. compartida

Solo se puede llamar en código condicional si la condición se evalúa igual en todos los hilos del bloque

#### Producto Matriz-Vector

```
#define BS 256

__global__
void matvec_kernel(int n,double *A,double *x,double *y)
{
   int i,j,k;
   double res = 0.0;

   i = blockDim.x*blockIdx.x+threadIdx.x;
   for (j=0; j<n; j++) {

       res += A[i+j*n]*x[j];

   }
   if (i<n) y[i] = res;
}</pre>
```

#### Producto Matriz-Vector

```
#define BS 256

__global__
void matvec_kernel(int n,double *A,double *x,double *y)
{
    int i,j,k;
    double res = 0.0;
    __shared__ double buff[BS];


    i = blockDim.x*blockIdx.x+threadIdx.x;
    for (k=0; k<n; k+=BS) {
        buff[threadIdx.x] = x[k+threadIdx.x];
        __syncthreads();
        for (j=k; j<min(k+BS,n); j++) {
            res += A[i+j*n]*buff[j-k];
        }
        __syncthreads();
    }
    if (i<n) y[i] = res;
}</pre>
```

35

# Producto Matriz-Matriz (1)

#### Cada bloque calcula una submatriz $C_{sub}$ , un elemento por hilo

```
// reserva memoria en host
int size_A = sizeof(double)*nA*mA;
int size_B = sizeof(double)*nB*mB;
int size_C = sizeof(double)*nC*mC;
double* h_A = (double*)malloc(size_A);
double* h_B = (double*)malloc(size_B);
double* h_C = (double*)malloc(size_C);
// reserva memoria y copia matrices
cudaMalloc((void**)&d_A, size_A);
cudaMalloc((void**)&d_B, size_B);
cudaMalloc((void**)&d_C, size_C);
cudaMemcpy(d_A, h_A, size_A,
           cudaMemcpyHostToDevice);
cudaMemcpy(d_B, h_B, size_B,
           cudaMemcpyHostToDevice);
// llamada al kernel
dim3 thrds(BLOCK_SIZE, BLOCK_SIZE);
dim3 grid(nC/thrds.x, mC/thrds.y);
matrixMul << grid, thrds >>> (d_C, d_A,
           d_B, nA, nB);
// copia resultado al host
cudaMemcpy(h_C, d_C, size_C,
           cudaMemcpyDeviceToHost);
```



Producto Matriz-Matriz (2)

```
__global__ void matrixMul(double* C, double* A, double* B, int nA, int nB)
  int bx = blockIdx.x; int by = blockIdx.y;
  int tx = threadIdx.x; int ty = threadIdx.y;
  int aBegin = nA*BLOCK_SIZE*by;
                                     // Indice de primera submatriz
  int bBegin = BLOCK_SIZE*bx;
  double Csub = 0;
                      // Elemento calculado por el hilo
  // Recorrer todas las submatrices de A y B
  for (int a = aBegin, b = bBegin;
        a <= aBegin + nA - 1;
        a += BLOCK_SIZE, b += BLOCK_SIZE*nB) {
     // Copia submatrices de A y B en mem. compartida; cada hilo carga un solo elemento
      __shared__ double As[BLOCK_SIZE][BLOCK_SIZE];
      __shared__ double Bs[BLOCK_SIZE][BLOCK_SIZE];
     As[ty][tx] = A[a + nA * ty + tx];
     Bs[ty][tx] = B[b + nB * ty + tx];
      __syncthreads();
                            // Sincroniza para asegurar carga completa
     // Multiplica las matrices, cada hilo calcula un elemento
     for (int k = 0; k < BLOCK_SIZE; k++)</pre>
        Csub += As[ty][k] * Bs[k][tx];
     __syncthreads();
                        // Sincroniza para asegurar fin de calculo
  // Almacena sub-matriz calculada, cada hilo copia un elemento
  int c = nB * BLOCK_SIZE * by + BLOCK_SIZE * bx;
  C[c + nB * ty + tx] = Csub;
```

37

# Acceso a Memoria Coordinado: Coalescing

El acceso a memoria global puede ser más o menos eficiente

Coalescing es un acceso coordinado por un warp o half-warp

- Acceso a región contigua (64, 128 o 256 bytes)
- Dirección de inicio ha de ser múltiplo del tamaño de la región (alignment)
- El hilo k del warp accede al elemento k de los bloques
- Se traen los datos de todos los hilos en una sola carga
- No es necesario que participen todos los hilos, ni que lo hagan en orden (en las primeras arquitecturas las condiciones eran muy estrictas, luego se han relajado)

Hay que tener en cuenta que en 2D el hilo (x,y) ocupa la posición  $x + n_x \cdot y$ , y en 3D  $x + n_x \cdot (y + n_y \cdot z)$ 

# Errores y Depuración

Todas las llamadas a CUDA (excepto al lanzar un *kernel*) retornan un código de error (cudaError\_t)

- cudaSuccess: ausencia de error
- cudaGetErrorString: para imprimir mensaje
- cudaGetLastError: código de error de la última llamada

Para depurar se pueden incluir en el kernel llamadas a printf

- La salida se vuelca a un espacio en memoria global (limitado)
- Tras la ejecución se copia al host y se saca por consola

Para depuración más avanzada usar herramientas: cuda-memcheck y cuda-gdb

# Medida de Tiempos en CPU

Para tomar tiempos, una opción es usar funciones de host como gettimeofday()

#### Medir tiempo de un kernel

# Medida de Tiempos: Eventos

Son preferibles los eventos de CUDA, tienen mejor resolución

#### **CUDA** Events

```
/* crear eventos */
cudaEvent_t start, finish;
cudaEventCreate(&start);
cudaEventCreate(&finish);
/* registrar eventos antes y después */
cudaEventRecord(start,0); /* 0 es el stream por defecto */
my_kernel<<<dimGrid,dimBlock>>>(...);
cudaEventRecord(finish,0);
/* sincronizar */
cudaEventSynchronize(start); /* opcional */
cudaEventSynchronize(finish); /* espera a que termine el evento */
/* calcular diferencia */
float elapsedTime;
cudaEventElapsedTime(&elapsedTime,start,finish);
```

Otra alternativa: \$ nvprof ./myprogram

#### Sincronización Avanzada

La primitiva \_\_syncthreads() tiene variantes para, además de sincronizar, evaluar una condición en todos los hilos de un bloque

#### Sincronización con evaluación

```
int __syncthreads_count(int predicate)
int __syncthreads_and(int predicate)
int __syncthreads_or(int predicate)
```

- La variante count devuelve el número de hilos en que se cumple la condición
- La variante and devuelve no-cero si se cumple en todos
- La variante or devuelve no-cero si se cumple en alguno

# Tipos de Memoria

Tipo	Ubicación	Cache	T. Acceso
Registros	Multiprocesador	Sí	1 ciclo
M. compartida	Multiprocesador	Sí	1 ciclo
M. constante	DRAM de la tarjeta	Sí	1-100 ciclos
M. texturas	DRAM de la tarjeta	Sí	100 ciclos
M. superficies	DRAM de la tarjeta	Sí	100 ciclos
M. global	DRAM de la tarjeta	No	Muy lenta

- Los registros limitan el número de hilos
- La optimización estándar consiste en usar memoria compartida siempre que sea posible; si no, memoria constante para datos pequeños y de textura para más grandes

La memoria *shared* se puede reconfigurar como cache L1 cudaDeviceSetCacheConfig(cudaFuncCachePreferL1)

43

# Tipos de Arrays en la GPU

La forma básica es usar cudaMalloc y cudaMemcpy para reservar memoria y transferir datos

Existen formas específicas de gestionar la memoria:

- cudaArray: estructura especial para usar en memoria de textura; se gestiona con cudaMallocArray, cudaMemcpyToArray, ...
- cudaMallocPitch y cudaMemcpy2D: para datos bidimensionales
- cudaMalloc3D y cudaMemcpy3D: para datos tridimensionales


Estas primitivas fuerzan el alineamiento de memoria para cada parte (padding)

# Ejemplo de cudaMallocPitch

Queremos usar una matriz de m filas y n columnas

Con cudaMallocPitch:

- Acceso eficiente (alineado)
- Se desaprovecha memoria
- Código más complicado



Ojo! pitch está en bytes; para acceder a la fila i de dA:

```
float *row = (float*)((char*)dA+i*pitch);
```

45

# Tipos de Arrays en Host

En el host, se puede reservar memoria de dos tipos:

- Normal (paginada), con el malloc del sistema
- Bloqueada (*pinned* o *page-locked*)
  - Mediante cudaHostAlloc y cudaHostFree
  - cudaHostRegister permite bloquear un array normal
  - Ventaja: más eficiente, se evita una copia
  - Ventaja: la copia se puede solapar con la ejecución de un kernel
  - Ventaja: en arquitecturas nuevas se puede mapear directamente a direcciones de device (sin copia explícita)

Otros tipos: portable, write-combining, mapped

# Operaciones Atómicas

Las funciones atómicas realizan operaciones de lectura-modificación-escritura sobre una variable de 32 o 64 bits en memoria global o compartida

- Se garantiza que cada hilo la ejecuta sin interrupción
- Un uso típico es en las reducciones

#### Reducción de suma básica

```
__global__
void sum_reduce1(int *vector, int *sum, int N)
{
   int idx=blockIdx.x*blockDim.x+threadIdx.x;
   if (idx<N) atomicAdd(sum,vector[idx]);
}
sum_reduce1<<<numBlocks,threadsPerBlock>>>(d_x, &sum, N);
```

47

# Operaciones Atómicas

### Reducción de suma optimizada

```
__global__
void sum_reduce2(int *vector, int *sum, int N)
{
   int idx=blockIdx.x*blockDim.x+threadIdx.x;
   __shared__ int sdata[1];
   if (threadIdx.x==0) {
      sdata[0]=0;
   }
   __syncthreads();
   if (idx<N) atomicAdd(&sdata[0],vector[idx]);
   __syncthreads();

   if (threadIdx.x==0) {
      atomicAdd(sum,sdata[0]);
   }
}</pre>
```

# Reducción Butterfly

Reducción sin operaciones atómicas, con más sincronizaciones

```
__global__
void sum_reduce3(int* vector, int *sum, int N)
{
    // B es una potencia de 2 (constante)
    int i = threadIdx.x;
    __shared__ int psum[B];

psum[i] = vector[i];
    __syncthreads();
for (int bit = B/2; bit > 0; bit /= 2) {
    int inbr = (i + bit) % B;
    int t = psum[i] + psum[inbr];
    __syncthreads();
    psum[i] = t;
    __syncthreads();
}
*sum = psum[0];
}
sum_reduce3<<<1,N>>>(d_x, &sum, N);
```

Copia Asíncrona y Ejecución Concurrente

El modo avanzado para lanzar *kernels* se basa en el concepto de *stream* 

- Por defecto hay un solo *stream*
- Para usar varios: cudaStreamCreate, cudaStreamDestroy

La copia asíncrona entre host y device requiere un stream

```
\verb| cudaMemcpyAsync(d_x,h_x,nbytes,cudaMemcpyHostToDevice,stream[0])| \\
```

La ejecución de *kernels* tiene un argumento opcional para indicar el *stream* 

```
myKernel_0<<<dimGrid,dimBlock,0,stream[0]>>>(d_x,N)
```

- Permite solapar varios *kernels* y operaciones de memoria
- También el uso de varias GPUs, con cudaSetDevice
- Hay primitivas para sincronizar a nivel de *stream*