# Министерство науки и высшего образования Российской Федерации Федеральное государственное автономное образовательное учреждение высшего образования

Пермский национальный исследовательский политехнический университет (ПНИПУ)

Факультет: электротехнический (ЭТФ)

Направление: 09.03.04 – Программная инженерия (ПИ)

Профиль: Разработка программно-информационной систем (РИС)

Кафедра информационных технологий и автоматизированных систем (ИТАС)

Зав. кафедрой: д-р экон. нау	rк <i>,</i> проф.
Файзрахманов Р.А	
« »	2024 г.

#### КУРСОВАЯ РАБОТА

на тему

#### «Разработка языка программирования Simple C»

Студент:		Дерябин Кир	илл Николаевич
	(подпись,	дата)	
Группа:	РИС-21-1бзу		
Состав курсо	вой работы:		
1. Поясните	льная записка	на стр.	
2. Графическ	кий материал.		
3. Электроні	ный носитель (	с материалами курсовой	работы.
Руководи курсовой		(подпись, дата)	ст. пр. Кузнецов Д.Б. -
Консульта предметн	ант по ой области:	(оценка)	- ст. пр. Кузнецов Д.Б.
		(подпись, дата)	

#### Министерство науки и высшего образования Российской Федерации Федеральное государственное автономное образовательное учреждение высшего образования

Пермский национальный исследовательский политехнический университет (ПНИПУ)

Факультет: электротехнический (ЭТФ)

Направление: 09.03.04 – Программная инженерия (ПИ)

Профиль: Разработка программно-информационной систем (РИС)

Кафедра информационных технологий и автоматизированных систем (ИТАС)

	едрой: д-р экон. на	ук, проф.
Файзрах	кманов Р.А	
«	»	2024 г.

	ЗАДАН	ИЕ
	на выполнение курсовой	работы бакалавра
Фамилия, имя, отчество	э: Дерябин Кирилл Никол	аевич
Группа: РИС-21-1бзу		
Начало выполнения раб	боты: 28.10.2024	
Контрольные сроки про	смотра работы кафедрой	i:
1) 05.11.24, 2) 06.11.24,	3) 11.11.24	
Дата защиты курсовой і	работы:	
1. Наименование темы:	«Разработка языка прогр	раммирования Simple C»
2. Цель курсовой работ	ы: разработать язык прог	раммирования Simple C, разработать
виртуальную машину-и	нтерпретатор для выполн	нения байт-кода.
3. Задачи курсовой раб	оты:	
- изучение структуры ко	мпилятора, создание лен	ксического анализатора, разработка
синтаксического анализ	ватора, создание и компи	ляция простейшей программы,
автоматизация сборки,	выполнение программы.	
4. Ожидаемые результа	ты курсовой работы: в ре	зультате выполнения этой работы
получить представлени	е о том, как устроены и р	аботают компиляторы, что позволит
лучше понимать внутре	ннее устройство програм	м и систем.
5. Основная литература	:	
(методичка, онлайн сер	висы, kdenisb.org, www.is	so.org)
Руководитель		ст. пр. Кузнецов Д.Б.
курсовой работы:		
	(подпись, дата)	
Консультант по		ст. пр. Кузнецов Д.Б.
предметной области:	(	<u></u>
20-0	(подпись, дата)	Dana 6 1
Задание получил:		Дерябин Кирилл Николаевич

(подпись, дата)

#### РЕФЕРАТ

Современное программирование включает в себя множество направлений, среди которых важное место занимает системное программирование. Одним из интересных аспектов этой области является создание языков программирования и компиляторов, что позволяет глубже понять принципы работы операционных систем и трансляции кода. Данная работа посвящена разработке собственного языка программирования и компилятора, виртуальной машины для выполнения программ.

# СОДЕРЖАНИЕ

введение	5
ОСНОВНАЯ ЧАСТЬ	6
РАЗРАБОТКА ЯЗЫКА ПРОГРАММИРОВАНИЯ	7
ТРАНСЛЯЦИЯ ПРОГРАММЫ	8
РАЗРАБОТКА ЛЕКСИЧЕКОГО АНАЛИЗАТОРА	9
ГРАММАТИКА СИНТАКСИЧЕСКОГО РАЗБОРА	11
РАЗРАБОТКА СИНТАКСИЧЕСКОГО АНАЛИЗАТОРА	12
ГЕНЕРАЦИЯ КОДА И АРХИТЕКТУРА ВИРТУАЛЬНОЙ МАШИНЫ	13
ЗАКЛЮЧЕНИЕ	18
Список использованной литературы	19
Приложение А	20
Приложение Б	29
Приложение В	38
Приложение Г	

#### **ВВЕДЕНИЕ**

Цель курсовой работы — разработать язык программирования и создать компилятор, виртуальную машину-интерпретатор для выполнения программ на Windows и Linux. Проект включает создание лексического и синтаксического анализатора, генератора кода и сборку исполняемого файла, который может быть выполнен в виртуальной машине.

#### Актуальность

Изучение процессов создания компиляторов и работы с низкоуровневыми элементами операционных систем, таких как Windows API, играет важную роль в понимании современных принципов системного программирования. Создание компилятора, дает понимание строения низкоуровневых конструкций языка ассемблера, представление кода на этапе компиляции, а также его оптимизация и генерация.

#### ОСНОВНАЯ ЧАСТЬ

#### 1. Выбор целевой платформы

Платформа: Windows (x86), Linux (x86)

Разработка компилятора была проведена в системе Windows, с использованием IDE Visual Studio 2022. Современная IDE Visual Studio 2022, дает массу удобств и возможностей, которые ускоряют процесс разработки компилятора и виртуальной машины. Для фиксации изменений используется GIT.

Для написания виртуальной машины и компилятора, был выбран язык программирования С++.

В качестве основы для языка программирования, был выбран язык С. Именно на его стандартах и будет основана разработка собственного языка программирования.

На следующем этапе, планируется модернизация компилятора, рефакторинг кода компилятора и виртуальной машины, добавление новых линковщиков исполняемого образа программы, поддержка Linux.

В конечном итоге, язык программирования и виртуальная машина для его исполнения, может использоваться как встраиваемый язык программирования в различное ПО, которое может расширять свой функционал с помощью плагинов, написанных на языке Simple C. Важной особенностью языка, является расширенная поддержка стандартов языка C, с элементами упрощения написания кода.

#### РАЗРАБОТКА ЯЗЫКА ПРОГРАММИРОВАНИЯ

Название языка: Simple C

Поддерживаются все операторы языка С, с добавлением новых возможностей для платформонезависимых функций.

Добавлены следующие дополнительные возможности:

- Import импортируемая функция, которая может использоваться в программе на языке (например printf)
- Export экспортируемая функция, которая может быть вызвана в native-коде.
- Async функция, которая выполняется параллельно
- Atomic модификатор переменной, которая должна быть неделима между потоками при использовании в параллельном режиме. (Например, в async функции)

#### Пример кода:

```
import int printf(const char *p_format, ...);
int main(int argc, char **argv)
{
   int a = 10;
   int b = 10;
   int c = a + b;
   printf("Exp: %d + %d = %d\n", a, b, c);
   return 0;
}
```

а, b, и с — переменные, бинарный оператор «плюс» выполняет сложение, оператор «равно» задает значение, импортируемая функция printf, выводит следующую строку: «Exp: 10 + 10 = 20».

Дополнительные синтаксические возможности, будут добавляться в дальнейшем, следуя всем стандартам языка С.

#### ТРАНСЛЯЦИЯ ПРОГРАММЫ

Трансляция программы на языке «Simple C», производится аналогично другим компиляторам языка Си.

Препроцессор на данном этапе отсутствует, и любые макросы не поддерживаются.

Файл исходного кода, загружается в память, где передается лескическому анализатору (lexer).

После того как лексер получил массив символов и его размер, можно приступать к разбору исходного кода на набор лексем.

Лексема — минимальная единица языка, которая присутствует в коде. Автор языка «Simple C», реализовал лексер на более высокоуровневом уровне, в распознавании литералов. Допустим, строка "hello world", не будет разбита на токены кавычек и набора символов, данный строковой литерал воспринимается как строка, и генерируется один токен, называемый в коде SCCT\_STRING. Токен SCCT\_STRING отражает в себе информацию о длине строки, и сохраняет саму строку, длина которой не может быть более 1024 символа. Данное ограничение на данный момент, распространяется на все строковые литералы, хотя небольшая модификация в дальнейшем, решит эту проблему.

После преобразования программы в набор лексем, данные лексемы передаются в парсер, или синтаксический анализатор.

Синтаксический анализатор – решает, правильно ли программист написал код, основываясь на последовательности лексем. Правильная последовательность лексем, образует один узел абстрактного синтаксического дерева, которое строится при разборе лексем парсером.

В итоге, парсер закончив свою работу без обнаружения синтаксических ошибок, отдает оптимизатору абстрактное синтаксическое дерево, которое обладает всеми характеристиками присущими оригинальному коду, и является его копией в древовидном представлении.

После выполнения свертки и распространения констант, выполняется оптимизация кода, вырезаются недостижимые участки, условия с блоками кода, которые никогда не будут выполнены.

По абстрактному синтаксическому дереву, выстраивается граф потока управления (control flow graph, CFG), который позволяет проследить логическую иерархию в программе, и определить недостижимые блоки кода, двойные проверки, которые можно оптимизировать.

Абстрактное синтаксическое дерево, далее проходит процедуры оптимизаций, таких как «свертка констант» (constant folding), «распространение констант» (constant propagation) с помощью СГБ. Свертка констант, позволяет рассчитать выражения по заранее известным данным, если данные не зависимы от run-time информации. Распространение констант, подставляет непосредственное значение (imm), в места использования переменной, которая была распознана как константная (неизменяемая).

После оптимизаций, представление программы можно передать в генератор кода.

#### РАЗРАБОТКА ЛЕКСИЧЕКОГО АНАЛИЗАТОРА

Лексический анализатор (или "лексер") разбивает код на отдельные компоненты (лексемы), которые далее подаются парсеру на синтаксический анализ.

```
🖾 Консоль отладки Microsoft Visual Studio
                                                          TOK: SCCT_INUM
                                                                                            STR: 3
TOK: SCCT_KEYWORD
TOK: SCCT_IDENT
                                  STR: int
                                                          TOK: SCCT_RBRACE
                                                                                            STR:
                                  STR: var2
                                                          TOK: SCCT SEMICOLON
TOK: SCCT_ASSIGNMENT
                                  STR:
                                                                                            STR:
                                                                                            STR: char
                                                          TOK: SCCT KEYWORD
TOK: SCCT_INUM
                                  STR: 100
                                                          TOK: SCCT_ASTERISK
                                                                                            STR:
TOK: SCCT_SEMTCOLON
                                  STR:
TOK: SCCT_KEYWORD
                                  STR: int
                                                          TOK: SCCT_IDENT
                                                                                            STR: tr1
                                                          TOK: SCCT_ASSIGNMENT
TOK: SCCT_IDENT
                                  STR: var3
                                                                                            STR:
                                                          TOK: SCCT_SEMICOLON
                                                                                            STR:
TOK: SCCT_ASSIGNMENT
                                  STR:
TOK: SCCT_INUM
TOK: SCCT_SEMICOLON
                                                          TOK: SCCT_KEYWORD
                                                                                            STR: const
                                  STR: 00
                                                         TOK: SCCT_KEYWORD
TOK: SCCT IDENT
                                                                                            STR: int
                                  STR:
                                                                                            STR: constvar1
TOK: SCCT_KEYWORD
                                  STR: int
                                                          TOK: SCCT_ASSIGNMENT
                                                                                            STR:
TOK: SCCT IDENT
                                  STR: arr1
                                                                                            STR: 100
STR:
TOK: SCCT_LQPAREN
                                  STR:
                                                          TOK: SCCT_INUM
                                                          TOK: SCCT SEMICOLON
TOK: SCCT_INUM
                                  STR: 10
TOK: SCCT_RQPAREN
TOK: SCCT_SEMICOLON
                                                          TOK: SCCT_KEYWORD
                                                                                            STR: int
                                  STR:
                                                          TOK: SCCT_IDENT
                                                                                            STR: main
                                  STR:
TOK: SCCT_KEYWORD
                                                          TOK: SCCT LPAREN
                                                                                            STR:
                                  STR: int
                                                          TOK: SCCT KEYWORD
                                                                                            STR: int
TOK: SCCT_IDENT
                                  STR: arr2
                                                          TOK: SCCT_IDENT
                                                                                            STR: argc
TOK: SCCT_LOPAREN
                                  STR:
                                                          TOK: SCCT COMMA
                                                                                            STR:
TOK: SCCT_RQPAREN
                                  STR:
                                                          TOK: SCCT_KEYWORD
                                                                                            STR: char
TOK: SCCT_ASSIGNMENT
                                  STR:
                                                          TOK: SCCT_ASTERISK
                                                                                            STR:
TOK: SCCT_INUM
TOK: SCCT_COMMA
                                  STR: 1
                                                          TOK: SCCT_IDENT
                                                                                            STR: argv
                                  STR:
TOK: SCCT_INUM
                                                          TOK: SCCT RPAREN
                                                                                            STR:
                                                          TOK: SCCT_LBRACE
                                                                                            STR:
TOK: SCCT_COMMA
                                 STR:
                                                          TOK: SCCT_IDENT
                                                                                            STR: printf
                                                          TOK: SCCT_LPAREN
                                                                                            STR:
                                                                                            STR: hello world!
                                                          TOK: SCCT_STRING
                                                          TOK: SCCT_RPAREN
                                                                                            STR:
                                                          TOK: SCCT SEMICOLON
                                                                                            STR:
                                                          TOK: SCCT_KEYWORD
                                                                                            STR: return
                                                          TOK: SCCT_INUM
                                                                                            STR: 0
                                                          TOK: SCCT SEMICOLON
                                                                                            STR .
                                                          TOK: SCCT_RBRACE
                                                                                            STR:
                                                          END OF BUFFER
```

Рисунок 1 — Тестирование лексического анализатора

Код основной функции генерирующей токены из исходного кода, выглядит следующим образом:

```
SCCLEX STATUS scclex::next tok(scclex tok& tok)
   /* reset token */
   tok.flags = SCCTOK OP DEFAULT;
   tok.string[0] = 0;
   tok.tok = SCCT UNKNOWN;
   /* skip spaces */
   if (!m src.skip spaces()) {
         /* skip spaces walked to EOF */
         make eof token(tok);
         return SCCLEX STATUS NO MORE DATA;
   /* try read delimeters */
   if (read delims(tok))
         return SCCLEX STATUS OK;
   /* try read identifs and keywords */
   if (read alpha(tok))
```

{

```
return SCCLEX_STATUS_OK;
/* try read numbers */
if(read_numeric(tok))
    return SCCLEX_STATUS_OK;
/* nothing not match. is end position??! */
if (m_src.is_end())
    return SCCLEX_STATUS_NO_MORE_DATA;
/* input char is invalid */
return SCCLEX_STATUS_INVALID_CHAR;
}
```

Самая первая операция, избавиться от пробельных символов и дойти до нужной информации. Метод next\_tok пытается прочитать одиночные символы и операторы методом read\_delims (если таковые имеются), по завершению успешной генерации токена возвращает true, что говорит о том, что новый токен готов и может быть использован. Выполнение метода next\_tok на этом моменте завершается.

Если чтение операторов завершено без сгенерированного токена, далее вызывается метод read\_alpha, который включает в себя поиск всех алфавитных частей исходного кода. Сначала выполняет проверку на то, что текущий читающийся символ не число. Если символ число, тогда данный метод возвращает false. Если символ не число, метод пытается прочитать строку, проверив входящий символ на двойную кавычку, что будет означать начало строки. Далее производится поиск и замена управляющих последовательностей (escape sequences) на коды символов, и проверка экранирования. Возможна проверка корректности на этапе генерации токена, путем подсчета открывающихся и закрывающихся кавычек в строке без экранирования и их проверке кратности двум. Данная проверка поможет легко остановить лексический анализ, сказав пользователю как можно быстрее о синтаксической проблеме, хотя данное действие и не является задачей лексического анализатора, а скорее относится к парсеру.

Далее выполняется метод read\_numeric, который выполняет попытку чтения числовых литералов. При успешном поиске, он генерирует токен числа и завершает выполнение метода next tok.

Если ни один метод чтения не вернул true, вероятно позиция в буфере исходного кода уже находится в конце, либо же код имеет символ с кодом, который невозможно, верно, обработать. Проверка m\_src.is\_end() проверяет, достигнут ли конец буфера, и если достигнут, то возвращается значение SCCLEX STATUS NO MORE DATA (нет больше данных).

Если же это не конец буфера, вероятно, данный символ невозможно корректно обработать. С ним невозможно сгенерировать ни одного токена, и токен будет иметь значение SCCT\_UNKNOWN и метод вернет статус SCCLEX STATUS INVALID CHAR. Код в Приложении А.

#### ГРАММАТИКА СИНТАКСИЧЕСКОГО РАЗБОРА

Грамматика задает правила, по которым разбирается структура языка. Пример нескольких выражений:

Присваивание: TYPE VAR = EXPR SEMICOLON

Выражение: VAR | NUM (PLUS | MINUS | MULT | DIV | MOD) VAR | NUM SEMICOLON

Вызов или объявление прототипа функции: CALL IDENT LPAREN VAR|STRING RPAREN SEMICOLON

Эти правила помогут построить "дерево разбора" для программы, чтобы компилятор мог интерпретировать, что именно делает набор токенов.

#### РАЗРАБОТКА СИНТАКСИЧЕСКОГО АНАЛИЗАТОРА

Синтаксический анализатор (парсер) использует правила грамматики для проверки правильности последовательности лексем и создания структурированного представления программы, абстрактного синтаксического дерева (AST).

В данном компиляторе, при построении парсером абстрактного синтаксического дерева, типы, объявленные перед использованием, автоматически добавляются в определения типов дерева, и могут быть корректно распознаны далее.

Например, определение іf будет выглядеть примерно следующим образом:

```
if(tok.tok == SCCT_KEYWORD && tok.kw == SCKW_IF) {
  if(lexer.next_tok(tok) && tok.tok == SCCT_LPAREN) {
  //анализ выражения с дальнейшим разбором
  if(lexer.next_tok(tok) && tok.tok == SCCT_RPAREN) {
    // проверка фигурной скобки для поиска последовательности действий в теле
  if
  }
}
```

Аналогично, происходит разбор и других синтаксических конструкций.

На данном этапе, синтаксический анализатор не реализован, но будет реализован далее, со всеми остальными дополнениями.

# ГЕНЕРАЦИЯ КОДА И АРХИТЕКТУРА ВИРТУАЛЬНОЙ МАШИНЫ

После построения абстрактного синтаксического дерева, с графом потока управления, появляется оптимизированная структура программы, можно генерировать байт-код. Байт код может компилироваться в двух вариантах, с помощью генератора с дерева, и при наличии asm вставок, будет компилироваться код в мнемоник.

Мнемоники виртуальной машины Simple Virtual Machine Interpreter (SVMI), содержит следующий набор регистров и мнемокодов:

Регистр	Вид регистра	Описание
A, B, C, D, X, Y, Z, W	Регистры общего	В ходе работы программы, они могут
	назначения (РОН)	использоваться для пересылок
		данных, ввода данных
		арифметическим операциям, вывода
		результатов данных операций
		обратно в регистр или по адресу
		памяти.
SR (State Register)	Регистр флагов	Регистр, является регистром флагов,
		который так же доступен для чтения
		и изменения, хотя традиционно,
		данный регистр недоступен для
		изменения по избежание ошибок.
		Данная опция была введена скорее
		для расширения возможностей кода в
		основном с целью защиты от взлома
		ПО.
IP (instruction pointer)	Регистр счетчик	Регистр счетчик инструкций.
		Программа, выполняясь, увеличивает
		значение данного регистра на размер
		инструкции + размер аргумента.
		Инструкции переходов так же
		влияют на этот регистр, прибавляя
		смещение либо вообще жестко
		задавая свой адрес.

Таблица 1 – регистры виртуальной машины

Регистр	Вид регистра	Описание
SP (Stack Pointer)	Сегментный регистр	Регистр указатель на границу стека.
		Стек растет снизу вверх. Значение SP
		выходящее за размер блока стека,
		приведет к ошибке
		SVMI_STATUS_STACK_OVERFLOW.
CS (Code Segment)		Сегмент байт-кода программы.
		Содержит адрес начала памяти, по
		которой расположен байт код.
DS (Data Segment)		Сегмент данных. Содержит адрес
		памяти, по которому расположены
		данные.
SS (Stack Segment)		Сегмент стека. Содержит адрес блока
		памяти, используемого для стека.

Все данные регистры, доступны для записи и чтения из кода виртуальной машины. Любой регистр может быть прочитан и перезаписан новыми данными, что дает возможность изменять «на лету» ход работы программы, всячески изменяя условия и сам код.

#### Мнемокоды виртуальной машины

Мнемокод	Описание
NOP	Пропуск, ничего не выполняет
MOV R/m[R] R/imm32	Копирование данных
ADD A, B	Сложение чисел
ADD A, imm32	Результат сохраняется в регистре А
FADD A, B	Сложение чисел с плавающей запятой
FADD A, imm32	Результат сохраняется в регистре А
INC R	Инкремент целого числа в регистре
FINC R	Инкремент числа с плавающей запятой в регистре
SUB A, B	Вычитание целых чисел
FSUB A, B	Вычитание чисел с плавающей запятой
FSUB A, imm32	Результат сохраняется в регистре А
DEC R	Декремент целого числа в регистре
FDEC R	Декремент числа с плавающей запятой
MUL A, B	Умножение целых чисел
MUL A, imm32	Результат сохраняется в регистре А
FMUL A, B	Умножение чисел с плавающей запятой
FMUL A, imm32	Результат сохраняется в регистре А
DIV A, B; DIV A, imm32	Деление целых чисел.

## Продолжение таблицы 2

Мнемокод	Описание
FDIV A, B	Деление чисел с плавающей запятой.
FDIV A, imm32	Результат сохраняется в регистре А
MOD A, B	Остаток от деления
	Результат сохраняется в регистре А
FMOD A, B	Остаток от деления чисел с плавающей запятой.
	Результат сохраняется в регистре А
SHL A, B	Побитовый сдвиг влево.
	Результат сохраняется в регистре А
SHR A, B	Побитовый сдвиг вправо.
	Результат сохраняется в регистре А
AND A, B	Побитовое «И»
AND A, imm32	Результат сохраняется в регистре А
OR A, B	Побитовое «ИЛИ»
OR A, imm32	Результат сохраняется в регистре А
XOR A, B	Исключающее «ИЛИ»
XOR A, imm32	Результат сохраняется в регистре А
NOT A	Логическое отрицание
	Результат сохраняется в регистре А
CMP R, R	Сравнение двух операндов.
CMP R, imm32	Выставляет флаги в регистре SR, ZF если равны,
	и CF если левый меньше правого.
JMP R	Безусловный переход
JMP rel32	
JZ/JE R	Переход если нуль (выставлен ZF)
JZ/JE rel32	
JNZ/JNE R	Переход если не нуль
JNZ/JNE rel32	
JL R	Переход если меньше (выставлен SF)
JL rel32	
JLE R	Переход если меньше или равно (выставлен SF и
JLE rel32	ZF)
JG R	Переход если больше
JG rel32	

## Продолжение таблицы 2

Мнемокод	Описание
JGE R	Переход если больше либо равно
JGE rel32	
LOOP R/imm32	Повторять переход пока С не нуль.
	Уменьшает значение С каждый повтор.
CASE N DV, DA, V1, A1,	Множественный выбор. Инструкция с
	переменным числом аргументов, зависит от
	первого аргумента, которое является числом
	далее идущих пар значения-адрес.
	DV, DA – default, который должен обязательно
	быть указан. Не генерируется на данный момент.
PUSH R/imm32	Сохраняет значение на вершину стека
PUSHSR	Сохраняет регистр флагов в стек
POP (R)	Уменьшает указатель стека на 1, либо
	восстанавливает значение с вершины стека в
	регистр.
POPSR	Восстанавливает регистр SR с вершины стека
CALL R/imm32	Вызов подпрограммы. Данная инструкция
	записывает в стек контекстов вызовов пару
	значений, текущий указатель стека и следующий
	адрес за текущей инструкцией (адрес возврата).
	При переполнении стека контекстов вызова,
	происходит ошибка
	SVMI_STATUS_CALL_CONTEXT_
	STACK_OVERFLOW.
NCALL native_idx	Вызов нативного кода. Переход из виртуальной
	машины в язык низкого уровня (С, С++)
RET	Возврат из подпрограммы
BRK	Точка останова
HLT	Останов. Завершение выполнения программы.
STOI	Преобразование строки в число
ITOS	Преобразовать число в строку
FTOI	Преобразовать число с плавающей запятой в
	целое число
1	1

#### Продолжение таблицы 2

Мнемокод	Описание
ITOF	Преобразовать целое число в число с плавающей
	запятой
RND	Округление в сторону от нуля
CEIL	Округление до ближайшего целого
FLR	Округление до целого в меньшую сторону

Данные инструкции, позволяют выполнять код более эффективно, уменьшая нагрузку на интерпретатор. Планируется добавить инструкции для множественной записи значений в стек, именуя инструкции как PUSH2, PUSH3, PUSH4 и так далее.

#### Формат инструкции

Формат инструкции фиксирован, и укладывается в 4 байта. Таблица диапазонов бит, для определения адресации, регистра источника, регистра назначения, и флагов.

Диапазон бит	Назначение
0-15 (16 бит)	Код операции
16-17 (2 бита)	Режим адресации. Доступны такие
	режимы как регистровый, индексный,
	непосредственный.
18-21 (4 бита)	Регистр назначения
22-25 (4 бита)	Регистр источник
26-31 (6 бит)	Флаги (например признак числа с
	плавающей запятой VMI_F_FP_OP)

Генератор кода использует функцию упаковки инструкций в 4 байта SVM\_instr\_write, а виртуальная машина, использует функцию SVM\_instr\_fetch для распаковки информации об инструкции в удобно читаемый вид.

Код основной функции интерпретатора байт-кода, показан в приложении Б.

Класс scc\_code\_emitter, генерирует код, для дальнейшего его использования в линковщике.

Код класса scc\_code\_emitter представлен в приложении В.

Код файла SVM.h содержащего инструкции и их формат, в приложении Г.

#### ЗАКЛЮЧЕНИЕ

Итоги работы: Создан язык программирования «Simple C», разработан лексический и синтаксический анализатор, генератор кода и виртуальная машина для выполнения программ.

Дальнейшие улучшения: Расширение возможностей языка и исполняющей виртуальной машины, оптимизация компилятора и виртуальной машины, добавление алгоритмов оптимизации кода. Завершение синтаксического анализатора, генератора кода.

# Список использованной литературы

- 1. Методичка по системному программированию.
- 2. Интернет ресурс kdenisb.org
- 3. Интернет ресурс <u>www.iso.org</u>

#### Приложение А

Код метода чтения операторов (разделителей) и их преобразование в токены.

```
bool scclex::read delims(scclex tok& tok)
{
   //CCDBG("process read delims");
   scctp ctx parser ctx;
   /* read single chars */
   tok.length = 0;
   /* current char is '\0' */
   if (!m src.get char()) {
         return false;
   }
   tok.flags = 0;
   switch (m src.get char())
   case '(':
         tok.start_line = m_src.get_current_line();
         tok.flags = SCCTOK OP DEFAULT;
         tok.tok = SCCT LPAREN;
         break;
   case ')':
         tok.start line = m src.get current line();
         tok.flags = SCCTOK OP DEFAULT;
         tok.tok = SCCT RPAREN;
         break;
   case '[':
         tok.start_line = m_src.get_current_line();
         tok.flags = SCCTOK_OP_DEFAULT;
         tok.tok = SCCT LQPAREN;
         break;
   case '1':
         tok.start_line = m_src.get_current_line();
         tok.flags = SCCTOK OP DEFAULT;
         tok.tok = SCCT RQPAREN;
         break;
   case '{':
         tok.start_line = m_src.get_current_line();
         tok.flags = SCCTOK OP SCOPE;
         tok.tok = SCCT LBRACE;
         break;
   case '}':
         tok.start line = m src.get current line();
         tok.flags = SCCTOK OP SCOPE;
```

```
tok.tok = SCCT RBRACE;
      break;
case ';':
      tok.start line = m src.get current line();
      tok.flags = SCCTOK OP EXPR COMPL;
      tok.tok = SCCT SEMICOLON;
      break;
      //TODO: SCCT MOD OK!
case '%': {
     tok.start line = m src.get current line();
      tok.flags = SCCTOK OP LITVARNUMI;
      tok.tok = SCCT MOD;
      if (m src.pos increment()) {
            if (m src.get char() == '=') {
                  tok.start line = m src.get current line();
                  //TODO: SCCT MOD ASSIGN OK!
                  tok.tok = SCCT MOD ASSIGN; // %=
                  break;
            }
      }
      break;
} //END case '%'
      /* + (add) */
//TODO: SCCT ADD
case '+': {
      tok.start line = m src.get current line();
      tok.flags = SCCTOK OP LITVARNUMIF;
      tok.tok = SCCT ADD;
      if (m src.pos increment()) {
            //TODO: SCCT INC OK!
            if (m src.get char() == '+') {
                  tok.start_line = m_src.get_current_line();
                  tok.tok = SCCT INC; //++
                  break;
            //TODO: SCCT ADD ASSIGN OK!
            if (m_src.get_char() == '=') {
                  tok.start line = m src.get current line();
                  tok.tok = SCCT ADD ASSIGN; //+=
                  break;
            }
      }
```

```
break;
} // END case '+'
     /* - (sub) */
//TODO: SCCT SUB OK!
case '-': {
     tok.tok = SCCT SUB;
     tok.start line = m src.get current line();
     if (m src.pos increment()) {
            if (m src.get char() == '-') {
                  tok.start line = m src.get current line();
                  //TODO: SCCT INC OK!
                  tok.tok = SCCT INC; //--
                  break;
            }
            if (m src.get char() == '=') {
                  tok.start_line = m_src.get_current_line();
                  //TODO: SCCT SUB ASSIGN OK!
                  tok.tok = SCCT SUB ASSIGN; //-=
                  break;
           if (m src.get char() == '>') {
                  tok.start_line = m_src.get_current_line();
                  //TODO: SCCT ARROW OK!
                  tok.tok = SCCT ARROW; //->
                  break;
      }
     break;
} //END case '-'
      /* * (mul) */
//TODO: SCCT MUL OK!
case '*': {
     tok.flags = SCCTOK OP LITVARNUMIF;
     tok.tok = SCCT ASTERISK;
     tok.start line = m src.get current line();
     if (m_src.pos_increment()) {
            if (m src.get char() == '=') {
                  tok.start line = m src.get current line();
                  //TODO: SCCT MUL ASSIGN OK!
                  tok.tok = SCCT MUL ASSIGN; //*=
                  break;
```

```
}
     break;
} //END case '*'
     /* / (div) */
//TODO: SCCT DIV OK!
case '/': {
     tok.flags = SCCTOK OP LITVARNUMIF;
     tok.tok = SCCT DIV;
     tok.start line = m src.get current line();
     if (m src.pos increment()) {
            if (m src.get char() == '=') {
                  tok.start_line = m_src.get_current_line();
                  //TODO: SCCT DIV ASSIGN OK!
                  tok.tok = SCCT DIV ASSIGN; // /=
                  break;
           }
      }
     break;
} //END case '/'
     /* | (biwise OR ) */
//TODO: SCCT OR OK!
case '|': {
     tok.flags = SCCTOK OP LITVARBIT;
     tok.tok = SCCT OR;
     tok.start line = m src.get current line();
     if (m_src.pos_increment()) {
            if (m src.get char() == '|') {
                  tok.start line = m src.get current line();
                  //TODO: SCCT LOGICAL OR OK!
                  tok.tok = SCCT LOGICAL OR; // ||
                  break;
            if (m_src.get_char() == '=') {
                  tok.start line = m src.get current line();
                  //TODO: SCCT_OR_ASSIGN OK!
                  tok.tok = SCCT OR ASSIGN; // |=
                  break;
            }
      }
     break;
```

```
} //END case '|'
/* < (less) */
//TODO: SCCT LESS OK!
case '<': {
      tok.flags = SCCTOK_OP_LITVARLOG;
      tok.tok = SCCT LESS;
      tok.start line = m src.get current line();
      if (m src.pos increment()) {
            if (m src.get char() == '=') {
                  tok.start line = m src.get current line();
                  //TODO: SCCT LESS EQUAL OK!
                  tok.tok = SCCT LESS EQUAL; // <=
                  break;
            }
            if (m src.get char() == '<') {</pre>
                  //TODO: SCCT LSHIFT OK!
                  tok.start line = m src.get current line();
                  tok.flags = SCCTOK_OP_LITVARBIT;
                  tok.tok = SCCT LSHIFT; // <<</pre>
                  m src.store context(parser ctx);
                  if (m src.pos increment()) {
                        if (m src.get char() == '=') {
                               tok.start_line = m_src.get_current_line();
                               //TODO: SCCT LSHIFT ASSIGN OK!
                              tok.tok = SCCT LSHIFT ASSIGN; // <<=</pre>
                              break;
                        }
                  m src.restore context(parser ctx); //rollback
                  break;
            }
      break;
} //END case '<'
      /* > (greater) */
//TODO: SCCT GREATER OK!
case '>': {
      tok.start line = m src.get current line();
      tok.flags = SCCTOK_OP LITVARLOG;
      tok.tok = SCCT GREATER;
```

```
if (m src.pos increment()) {
            if (m_src.get_char() == '=') {
                  tok.start line = m src.get current line();
                  //TODO: SCCT GREATER EQUAL OK!
                  tok.tok = SCCT GREATER EQUAL; // >=
                  break;
            }
            if (m src.get char() == '>') {
                  //TODO: SCCT RSHIFT OK!
                  tok.start line = m src.get current line();
                  tok.flags = SCCTOK OP LITVARBIT;
                  tok.tok = SCCT RSHIFT; // >>
                  m src.store context(parser ctx);
                  if (m src.pos increment()) {
                        if (m src.get char() == '=') {
                              tok.start_line = m_src.get_current_line();
                              //TODO: SCCT RSHIFT ASSIGN OK!
                              tok.tok = SCCT RSHIFT ASSIGN; // >>=
                              break;
                        }
                  m src.restore context(parser ctx); //rollback
                  break;
            }
      }
      break;
} //END case '>'
      /* & (biwise AND ) */
//TODO: SCCT AND OK!
case '&': {
      tok.flags = SCCTOK_OP_LITVARBIT;
      tok.tok = SCCT AND;
      tok.start line = m src.get current line();
      if (m_src.pos_increment()) {
            if (m src.get char() == '&') {
                  tok.start_line = m_src.get_current_line();
                  //TODO: SCCT_LOGICAL_AND OK!
                  tok.flags = SCCTOK OP LITVARLOG;
                  tok.tok = SCCT LOGICAL AND; // &&
                  break;
            }
```

```
if (m src.get char() == '=') {
                  tok.start_line = m_src.get_current_line();
                  //TODO: SCCT AND ASSIGN OK!
                  tok.tok = SCCT AND ASSIGN; // &=
                  break;
            }
      }
      break;
} //END case '&'
      /* ^ (XOR) */
//TODO: SCCT XOR OK!
case '^': {
     tok.flags = SCCTOK OP LITVARBIT;
      tok.tok = SCCT XOR;
      tok.start line = m src.get current line();
      if (m src.pos increment()) {
            if (m src.get char() == '=') {
                  tok.start_line = m_src.get_current_line();
                  //TODO: SCCT_XOR_ASSIGN OK!
                  tok.tok = SCCT XOR ASSIGN; // ^=
                  break;
      }
      break;
} //END case '^'
      //TODO: SCCT ASSIGNMENT
case '=': {
      tok.flags = SCCTOK OP ASSIGNMENT;
      tok.tok = SCCT ASSIGNMENT;
      tok.start line = m src.get current line();
      if (m_src.pos_increment()) {
            if (m src.get char() == '=') {
                  tok.start_line = m_src.get_current_line();
                  tok.flags = SCCTOK OP LITVARLOG;
                  tok.tok = SCCT EQUAL; // ==
                  break;
      break;
}
```

```
//TODO: SCCT NOT OK!
   case '!': {
         tok.flags = SCCTOK OP LITVARLOG;
         tok.tok = SCCT NOT;
         tok.start_line = m_src.get_current_line();
         if (m_src.pos_increment()) {
               if (m src.get char() == '=') {
                     tok.start line = m src.get current line();
                     //TODO: SCCT NOT EQUAL OK!
                     tok.tok = SCCT NOT EQUAL; // !=
                     break;
               }
         }
         break;
   } //END case '!'
   //TODO: SCCT XOR OK!
   case '~': {
         tok.flags = SCCTOK OP BITWISE | SCCTOK OP ARG LITERAL;
         tok.tok = SCCT_XOR;
         tok.start_line = m_src.get_current_line();
         break;
   } //END case '~'
   //TODO: SCCT DOT OK!
   case '.': {
         tok.flags = SCCTOK OP DEFAULT;
         tok.tok = SCCT DOT;
         tok.start_line = m_src.get_current_line();
         break;
   } //END case '.'
//TODO: SCCT_DOT OK!
   case ',': {
         tok.flags = SCCTOK_OP_DEFAULT;
         tok.tok = SCCT_COMMA;
         tok.start line = m src.get current line();
         break;
   } //END case ','
   //TODO: SCCT QUESTION OK!
   case '?': {
         tok.flags = SCCTOK OP DEFAULT;
```

```
tok.tok = SCCT_QUESTION;
    tok.start_line = m_src.get_current_line();
    break;
} //END case '?'

default:
    /* unrecognized sequence */
    return false;
}
m_src.pos_increment();
return true;
}
```

#### Приложение Б

Метод ехес класса интерпретатора виртуальной машины

```
* executing byte-code here
SVMI STATUS SVMI::exec(SVMI context* p ctx)
   assert (m pimage info && "image ptr was nullptr!");
   SVM instruction instr;
   SVMI call context call ctx;
   uint8 t
                    *p pcode = m pimage info->get code();
   uint8 t
                    *p data = m pimage info->get data();
   cell t
                    *p stack = p ctx->get stack();
   SVMI VCPU registers* p regs = p_ctx->get_regs();
   const SVMI native decl* p imp;
   union {
         struct { float fa, fb, fc; };
         struct { cell t ia, ib, ic; };
   /* parse bytecode */
   while (1) {
         /* decode instruction
          structure: [opcode] [mode] [rdst] [rsrc] [reserved] */
         SVM instr fetch(instr, *((int *)&p pcode[p regs->IP]));
         /* handle opcodes */
         p_regs->SR_reset(); //reset state register
         p regs->IP add(VM I SIZE); //skip instruction size, move next to args
         switch (instr.opcode) {
               /* NOP */
         case SVM OP NOP:
               break;
         /* MOVE */
         case SVM OP MOV:
               /* register to register */
               if (instr.mode == SVMI ARG REG) {
                     p regs->regs[instr.rdst] = p regs->regs[instr.rsrc];
                     break; /* no args */
               // move value from register to memory
               // s: SVM OP MOV SVMI ARG REG rdst rsrc
               if (instr.mode == SVMI ARG ADDR) {
                     p data[p regs->regs[instr.rdst]] = p regs->regs[instr.rsrc]
& Oxff;
                     break; /* no args */
               // move imm32 value to register
               // s: SVM_OP_MOV SVMI_ARG_IMM rdst rsrc imm32
               if (instr.mode == SVMI ARG IMM) {
                     p regs->regs[instr.rdst] = *((cell t*)&p pcode[p regs->IP]);
                     p regs->IP add(SVM CELL SIZE); //move next from imm32 instr
arg
                     break; /* 1 arg - 4 bytes */
               /* instr.mode is not correc t */
               return SVMI STATUS INVALID INSTRUCTION;
         /* ADD/SUBTRACT */
         // A = A + B
               // A = A - B
         case SVM OP ADD:
         case SVM OP SUB:
               /* register with register */
```

```
ia = (instr.opcode == SVM OP ADD) ? 1 : -1; /* is ADD? */
               if (instr.mode == SVMI ARG REG) {
                      /* floating point addition */
                      if (instr.flags & VMI F FP OP) {
                            fc = SVM ctof(p regs->A) + SVM ctof(p regs->B) *
(float)ia;
                            p regs->SR set flags(fc);
                            p regs->A = SVM ftoc(fc);
                      }
                     else {
                            /* integer */
                            p regs->A = p regs->A + p regs->B * ia;
                            p regs->SR set flags(p regs->A);
                     break; /* no args */
               // add imm32 to register
               // s: SVM OP ADD|SVM OP SUB SVMI ARG IMM rdst rsrc imm32
               if (instr.mode == SVMI ARG IMM) {
                      if (instr.flags & VMI F FP OP) {
                            fc = SVM ctof(p regs->A) + SVM ctof(p pcode[p regs-
>IP]) * (float)ia;
                            p regs->SR set flags(fc);
                            p_regs->A = SVM ftoc(fc);
                     else {
                            /* integer add/sub operation*/
                           p regs->A = p regs->A + *((cell t*)&p pcode[p regs-
>IP]) * ia;
                            p regs->SR set flags(p regs->A);
                     p regs->IP add(SVM CELL SIZE); //move next from imm32 instr
ara
                     break; /* 1 arg - 4 bytes */
                }
               break;
               /* INCREMENT/DECREMENT */
               // R++; R--
         case SVM OP INC:
         case SVM OP DEC:
               /* increment only register value */
               ia = (instr.opcode == SVM OP INC) ? 1 : -1;
               if (instr.mode == SVMI ARG REG) {
                      if (instr.flags & VMI_F_FP_OP) {
                            SVM ctof(p regs->regs[instr.rdst]) += (float)ia;
                           p regs->SR set flags(SVM ctof(p regs-
>regs[instr.rdst]));
                     else {
                           p_regs->regs[instr.rdst] += ia;
                           p regs->SR set flags(p regs->regs[instr.rdst]);
                     break;
               break;
               /* MUL/DIV */
         case SVM OP MUL:
         case SVM_OP_DIV:
               ia = (int) (instr.opcode == SVM OP MUL);
                /* register with register */
               if (instr.mode == SVMI ARG REG) {
                     /* floating point op */
```

```
if (instr.flags & VMI F FP OP) {
                            if (ia) {
                                  /*SVM OP MUL*/
                                  fc = SVM_ctof(p_regs->A) * SVM ctof(p regs->B);
                            else {
                                  /*SVM OP DIV*/
                                  fb = SVM ctof(p_regs->B);
                                  if (fabsf(fb) < FLT EPSILON) {</pre>
                                        /* register B was contains zero value */
SVMI STATUS FLOATING POINT DIVISION BY ZERO;
                                  fc = SVM ctof(p regs->A) / fb;
                            p regs->SR set flags(fc);
                            p regs->A = SVM ftoc(fc);
                      else {
                            /* integer */
                            if (ia) {
                                  /*SVM OP MUL*/
                                  p regs->A = p regs->A * p regs->B;
                                  p regs->SR set flags(p regs->A);
                            else {
                                  /*SVM OP DIV*/
                                  if (!p_regs->B) {
                                        /* register B was contains zero value */
SVMI STATUS FLOATING POINT DIVISION BY ZERO;
                                  p regs->A = p regs->A / p regs->B;
                                  p regs->SR set flags(p regs->A);
                     break; /* no args */
               // mul/div register by imm32 value
               // s: SVM OP MOV SVMI ARG IMM rdst rsrc imm32
               if (instr.mode == SVMI ARG IMM) {
                      /* is floatign poinnt? */
                      if (instr.flags & VMI F FP OP) {
                            if (ia) {
                                  /*SVM OP MUL*/
                                  fc = SVM ctof(p regs->A) *
SVM ctof(p pcode[p regs->IP]);
                            else {
                                  /*SVM OP DIV*/
                                  fb = SVM_ctof(p_pcode[p_regs->IP]);
                                  if (fabsf(fb) < FLT EPSILON) {</pre>
                                        /* prevent division by zero */
                                        return
SVMI STATUS FLOATING POINT DIVISION BY ZERO;
                                  fc = SVM ctof(p regs->A) / fb;
                            p regs->SR set flags(fc);
                            p regs->A = SVM ftoc(fc);
                      else {
                            /* integer */
                            if (ia) {
```

```
/*SVM OP MUL*/
                                  p regs->A = p regs->A *
*((cell t*)&p pcode[p regs->IP]);
                            }
                            else {
                                  /*SVM OP DIV*/
                                  ib = *((cell_t*)&p_pcode[p_regs->IP]);
                                  if (!ib) {
                                        /* imm32 is zero for division */
                                        return SVMI STATUS INT DIVISION BY ZERO;
                                  p regs->A = p regs->A / ib;
                            p_regs->SR_set_flags(p_regs->A); //update SR
                      p regs->IP add(SVM CELL SIZE); //move next from imm32 instr
arg
                      break; /* 1 arg - 4 bytes */
               break;
         case SVM OP MOD:
                /* register with register */
                if (instr.mode == SVMI ARG REG) {
                      if (!p regs->B) {
                            \overline{/*} imm32 is zero for division */
                            return SVMI STATUS INT DIVISION BY ZERO;
                      p regs->A = p regs->A % p regs->B;
                      p regs->SR set flags(p regs->A);
                      break; /* no args */
                }
                // imm32
                // s: SVM_OP_MOD SVMI_ARG_IMM rdst rsrc imm32
                if (instr.mode == SVMI ARG IMM) {
                      ia = *((cell_t*)&p_pcode[p_regs->IP]);
                      if (!ia) {
                            /* imm32 is zero for division */
                            return SVMI STATUS INT DIVISION BY ZERO;
                      p_regs->A = p_regs->A % ia;
                      p regs->SR set flags(p regs->A);
                      p regs->IP add(SVM CELL SIZE); //move next from imm32 instr
arg
                      break; /* 1 arg - 4 bytes */
               break;
                /* SHIFT LEFT */
          case SVM OP SHL:
                //if (instr.mode == SVMI ARG REG) {
                      p regs->regs[instr.rdst] = p regs->regs[instr.rsrc] <<</pre>
p regs->regs[instr.rdst];
                      p_regs->SR_set_flags(p_regs->regs[instr.rdst]);
                      break; /* no args */
                //}
               break;
          case SVM OP SHR:
                //if (instr.mode == SVMI ARG REG) {
               p_regs->regs[instr.rdst] = p_regs->regs[instr.rsrc] >> p_regs-
>regs[instr.rdst];
               p_regs->SR_set_flags(p_regs->regs[instr.rdst]);
               break; /* no args */
```

```
//}
               break;
         case SVM_OP_AND:
               /* register with register */
               if (instr.mode == SVMI ARG REG) {
                     p regs->regs[instr.rdst] &= p_regs->regs[instr.rsrc];
                     p_regs->SR_set_flags(p_regs->regs[instr.rdst]);
                     break; /* no args */
               }
               /* register with imm32 */
               if (instr.mode == SVMI ARG IMM) {
                     p regs->regs[instr.rdst] &= *((cell t*)&p pcode[p regs-
>IP]);
                     p regs->SR set flags(p regs->regs[instr.rdst]);
                     p regs->IP add(SVM CELL SIZE); //move next from imm32 instr
arg
                     break; /* 1 arg - 4 bytes */
               break;
         case SVM OP OR:
               /* register with register */
               if (instr.mode == SVMI ARG REG) {
                     p regs->regs[instr.rdst] |= p regs->regs[instr.rsrc];
                     p_regs->SR_set_flags(p_regs->regs[instr.rdst]);
                     break; /* no args */
               }
               /* register with imm32 */
               if (instr.mode == SVMI ARG IMM) {
                     p regs->regs[instr.rdst] |= *((cell t*)&p pcode[p regs-
>IP]);
                     p regs->SR set flags(p regs->regs[instr.rdst]);
                     p_regs->IP_add(SVM_CELL_SIZE); //move next from imm32 instr
arg
                     break; /* 1 arg - 4 bytes */
               }
               break;
         case SVM OP XOR:
               /* register with register */
               if (instr.mode == SVMI ARG REG) {
                     p regs->regs[instr.rdst] ^= p_regs->regs[instr.rsrc];
                     p_regs->SR_set_flags(p_regs->regs[instr.rdst]);
                     break; /* no args */
               /* register with imm32 */
               if (instr.mode == SVMI ARG IMM) {
                     p_regs->regs[instr.rdst] ^= *((cell_t*)&p_pcode[p_regs-
>IP]);
                     p_regs->SR_set_flags(p_regs->regs[instr.rdst]);
                     p regs->IP add(SVM CELL SIZE); //move next from imm32 instr
arq
                     break; /* 1 arg - 4 bytes */
               }
               break;
         case SVM OP NOT:
               p regs->regs[instr.rdst] = (cell t)(!p regs->regs[instr.rdst]);
               break;
         case SVM OP CMP:
               /* register with register */
               if (instr.mode == SVMI ARG REG) {
```

```
/* is floatign poinnt? */
                      if (instr.flags & VMI F FP OP) {
                            fb = SVM ctof(p regs->regs[instr.rsrc]) -
SVM ctof(p regs->regs[instr.rdst]);
                           p_regs->SR_set_flags(fb);
                      } else {
                           ib = p regs->regs[instr.rsrc] - p regs-
>regs[instr.rdst];
                           p regs->SR set flags(ib);
                      }
                     break; /* no args */
               /* register with imm32 */
               if (instr.mode == SVMI ARG IMM) {
                      /* is floatign poinnt? */
                      if (instr.flags & VMI F FP OP) {
                            fc = SVM ctof(p regs->regs[instr.rsrc]) -
SVM ctof(p pcode[p regs->IP]);
                           p regs->SR set flags(fc);
                      }
                     else {
                            ib = p regs->regs[instr.rsrc] - p pcode[p regs->IP];
                           p regs->SR set flags(ib);
                     p regs->IP add(SVM CELL SIZE); //move next from imm32 instr
arg
                     break; /* 1 arg - 4 bytes */
               break;
         case SVM OP JMP:
               /* imm32 */
               if (instr.mode == SVMI ARG IMM) {
                     p regs->IP += *((cell t*)&p pcode[p regs->IP]);
                     p regs->IP add(SVM CELL SIZE);
                     break;
               }
               /* with register */
               if (instr.mode == SVMI ARG REG) {
                     p regs->IP += p regs->regs[instr.rsrc];
                     break;
               break;
         case SVM OP JE:
         case SVM OP JZ:
               /* imm32 */
               if (instr.mode == SVMI ARG IMM) {
                     if (p regs->SR is set(VMSRF ZF)) {
                           p regs->IP += *((cell t*)&p pcode[p regs->IP]);
                     p regs->IP add(SVM CELL SIZE);
                     break;
               /* with register */
               if (p regs->SR is set(VMSRF ZF)) {
                      if (instr.mode == SVMI ARG REG) {
                           p regs->IP += p regs->regs[instr.rsrc];
                     break;
               break;
```

```
case SVM_OP_JNE:
case SVM_OP_JNZ:
      /* imm32 */
      if (instr.mode == SVMI ARG IMM) {
            if (!p regs->SR is set(VMSRF ZF)) {
                  p regs->IP += *((cell t*)&p pcode[p regs->IP]);
            p_regs->IP_add(SVM_CELL_SIZE);
            break;
      /* with register */
      if (!p regs->SR is set(VMSRF ZF)) {
            if (instr.mode == SVMI ARG REG) {
                  p regs->IP += p regs->regs[instr.rsrc];
            }
            break;
      }
      break;
case SVM OP JL:
case SVM OP JLE:
      ia = VMSRF SF;
      if (instr.opcode == SVM OP JLE)
            ia |= VMSRF ZF;
      /* imm32 */
      if (instr.mode == SVMI ARG IMM) {
            if (!p regs->SR is set(ia)) {
                  p regs->IP += *((cell t*)&p pcode[p regs->IP]);
            p regs->IP add(SVM CELL SIZE);
            break;
      }
      /* with register */
      if (!p_regs->SR_is_set(ia)) {
            if (instr.mode == SVMI_ARG_REG) {
                  p regs->IP += p regs->regs[instr.rsrc];
            break;
      }
      break;
case SVM OP JG:
case SVM OP JGE:
      /* imm32 */
      if (instr.mode == SVMI ARG IMM) {
            /* sero flag is set? */
            if (p regs->SR is set(ia))
                  p regs->IP += *((cell t*)&p pcode[p regs->IP]);
            p_regs->IP_add(SVM_CELL_SIZE);
            break;
      /* with register */
      ia =0; // remove SF
      if (instr.opcode == SVM OP JLE)
            ia |= VMSRF ZF;
      if (p_regs->SR_is_set(ia)) {
            /* src is register? */
            if (instr.mode == SVMI ARG REG) {
                  p regs->IP += p regs->regs[instr.rsrc];
```

```
break;
               break;
         case SVM_OP_LOOP:
               /* counter register */
               if (p_regs->C > 0) {
                     p regs->IP += (instr.mode == SVMI ARG IMM) ?
*((cell_t*)&p_pcode[p_regs->IP]) : p_regs->regs[instr.rsrc];
                     p regs->C--;
               }
               /* zero flag */
               p regs->SR is set(VMSRF ZF);
               p regs->IP add(SVM CELL SIZE);
               break;
         case SVM OP CASE:
               break;
         case SVM OP PUSH:
               /* detect stack overflow */
               if (p regs->SP >= p ctx->get stack size())
                     return SVMI STATUS STACK OVERFLOW;
               if (instr.mode == SVMI ARG IMM) {
                     p stack[p regs->SP++] = *((cell t*)&p pcode[p regs->IP]);
                     p regs->IP add(SVM CELL SIZE);
                     break;
               }
               p stack[p regs->SP++] = p regs->regs[instr.rsrc];
               break;
         case SVM OP PUSHSR:
               if (p regs->SP >= p ctx->get stack size())
                     return SVMI_STATUS_STACK_OVERFLOW;
               p stack[p regs->SP++] = p regs->SR;
               break; /* no args */
         case SVM OP POP:
               /* detect stack overflow */
               if (!p regs->SP)
                     return SVMI_STATUS_STACK_OVERFLOW;
               if (instr.mode == SVMI ARG REG)
                     p regs->regs[instr.rdst] = p stack[p regs->SP];
               p regs->SP--;
               break; /* no args */
         case SVM_OP POPSR:
               /* detect stack overflow */
               if (!p regs->SP)
                     return SVMI STATUS STACK OVERFLOW;
               p regs->SR = p stack[p regs->SP++];
               break; /* no args */
               /* call proc/import */
         case SVM OP CALL:
         case SVM_OP_NCALL:
               /* read arg */
               ia = *((cell t*)&p pcode[p regs->IP]);
```

```
/* is SVM OP CALL? */
               if (instr.opcode == SVM_OP_CALL) {
                     call ctx.previous SP = p ctx->SP;
                     call_ctx.return_address = p_ctx->IP + SVM_CELL_SIZE; //
[instruction (4bytes)][arg (SVM_CELL_SIZE)] (next code...)
                     if (!p_ctx->push_call_context(call_ctx)) {
                            /* call context stack overflowed */
                           return SVMI STATUS CALL CONTEXT STACK OVERFLOW;
                     }
                     /* change IP value to address */
                     p ctx -> IP = ia;
                     break;
               /* is SVM OP NCALL? */
               /* is valid native func index? */
               if (ia >= (cell t)m vnatives idxs.size())
                     return SVMI STATUS IMPORT INDEX OUT OF BOUNDS;
               /* get needed import native */
               p imp = &m pnatives[m vnatives idxs[ia]];
               assert(p_imp->p_nativefunc && "p_imp->p_nativefunc was nullptr!");
               p regs->A = p imp->p nativefunc(p ctx);
               p regs->IP add(SVM CELL SIZE); //skip instr 4-bytes arg
               break; /* 1 arg */
         case SVM OP RET:
               if (!p ctx->pop call context(call ctx)) {
                     /* call context stack overflowed */
                     return SVMI STATUS CALL CONTEXT STACK OVERFLOW;
               /* restore registers */
               p ctx->SP = call ctx.previous SP;
               p ctx->IP = call ctx.return address;
               break; /* no args */
               /* TRIGGERED BRACKPOINT */
         case SVM REG BRK:
               if (m pdbg proc) {
                     if (m_pdbg_proc(p_ctx) == SVMI DBG PROC STATUS STOP) {
                           return SVMI STATUS EXECUTION HALTED; //finish p-code
execution
                     }
               break; /* no args */
               /* HALT */
         case SVM REG HALT:
               return SVMI STATUS EXECUTION HALTED; //finish p-code execution
         case SVM REG CEIL:
               break;
         case SVM REG FLOOR:
               break;
   return SVMI STATUS INVALID INSTRUCTION;
```

#### Приложение В

Класс генератора кода

```
class scc_code_emitter
   //!!! here class for collecting generated byte-code
   std::vector<uint8 t> m code;
   template<class type>
   void write( type &value) {
         m code.resize(m code.size() + sizeof( type));
         *(( type*)&m code[m code.size()]) = value;
   }
   /**
   * write instruction
     opcode
   * mode
   * rdst
   * rsrc
     flags
   * /
   void write instruction (SVM OP opcode, int mode, int rdst, int rsrc, int
flags) {
         /* for 0 arg instructions */
         int instr int;
         SVM_instruction instruction;
         instruction.opcode = opcode;
         instruction.mode = mode;
         instruction.rsrc = rsrc;
         instruction.rdst = rdst;
         instruction.flags = flags;
         SVM instr write(instr int, instruction);
         write<int>(instr int);
   }
   /**
   * write instruction with cell t arg
     opcode
   * mode
     rdst
     rsrc
   * flags
      arg
   */
   void write_instruction(SVM_OP opcode, int mode, int rdst, int rsrc, int
flags, cell_t arg) {
         write instruction(opcode, mode, rdst, rsrc, flags);
         write<cell_t>(arg);
         /* for 1 arg instructions */
   }
public:
   scc code emitter() {}
   ~scc_code_emitter() {}
   /* nop */
   inline void nop() {
         write instruction(SVM OP NOP, 0, 0, 0, 0);
   }
   /* mov */
   inline void mov(SVM REGS dst, cell t value) {
         write instruction (SVM OP MOV, SVMI ARG IMM, dst, 0, 0, value);
```

```
inline void mov(SVM REGS dst, SVM REGS src) {
         write instruction (SVM OP MOV, SVMI ARG REG, dst, src, 0);
   }
   inline void mov(SVM REGS dst, SVM REGS src, bool) {
         write instruction(SVM OP MOV, SVMI ARG ADDR, dst, src, 0);
   /* add */
   /**
   * flags = 0 (default). For use float OP, set flag VMI F FP OP
   inline void add(SVM REGS dst, SVM REGS src, int flags = 0) {
         write instruction (SVM OP ADD, SVMI ARG REG, dst, src, flags);
   inline void fadd(SVM REGS dst, SVM REGS src) {
         add(dst, src, VMI F FP OP);
   inline void add(SVM REGS dst, cell t value) {
         write instruction(SVM OP ADD, SVMI ARG REG, dst, 0, 0, value);
   inline void fadd(SVM REGS dst, float value) {
         write instruction (SVM OP ADD, SVMI ARG REG, dst, 0, VMI F FP OP,
SVM ftoc(value));
   /* sub */
   * flags = 0 (default). For use float OP, set flag VMI F FP OP
   inline void sub(SVM REGS dst, SVM REGS src, int flags = 0) {
         write instruction (SVM OP SUB, SVMI ARG REG, dst, src, flags);
   inline void fsub(SVM REGS dst, SVM REGS src) {
         add(dst, src, VMI F FP OP);
   inline void sub(SVM REGS dst, cell t value) {
         write_instruction(SVM_OP_SUB, SVMI_ARG_IMM, dst, 0, 0, value);
   inline void fsub(SVM REGS dst, float value) {
        write instruction (SVM OP SUB, SVMI ARG IMM, dst, 0, VMI F FP OP,
SVM ftoc(value));
   }
   * flags = 0 (default). For use float OP, set flag VMI F FP OP
   inline void inc(SVM REGS dst, int flags = 0) {
         write instruction (SVM OP INC, SVMI ARG REG, dst, 0, flags);
   inline void finc(SVM REGS dst) {
         inc(dst, VMI F_FP_OP);
   }
   /**
   * flags = 0 (default). For use float OP, set flag VMI F FP OP
   inline void dec(SVM REGS dst, int flags = 0) {
         write instruction (SVM OP DEC, SVMI ARG REG, dst, 0, flags);
   }
   inline void fdec(SVM REGS dst) {
         dec(dst, VMI F FP OP);
   /**
```

```
* flags = 0 (default). For use float OP, set flag VMI F FP OP
   inline void mul(SVM REGS dst, SVM REGS src, int flags = 0) {
         write instruction (SVM OP MUL, SVMI ARG REG, dst, src, flags);
   inline void mul(SVM_REGS dst, cell_t value) {
         write instruction (SVM OP MUL, SVMI ARG IMM, dst, 0, 0, value);
   }
   inline void fmul(SVM REGS dst, float value) {
         write instruction (SVM OP MUL, SVMI ARG IMM, dst, 0, VMI F FP OP,
SVM ftoc(value));
   }
   inline void fmul(SVM REGS dst, SVM REGS src) {
         mul(dst, src, VMI F FP OP);
   inline void div(SVM REGS dst, SVM REGS src, int flags = 0) {
         write instruction(SVM OP DIV, SVMI ARG REG, dst, src, flags);
   inline void fdiv(SVM REGS dst, SVM REGS src) {
         div(dst, src, VMI F FP OP);
   inline void div(SVM REGS dst, cell t value) {
         write instruction(SVM OP DIV, SVMI ARG IMM, dst, 0, 0, value);
   inline void fdiv(SVM REGS dst, float value) {
         write instruction (SVM OP DIV, SVMI ARG IMM, dst, 0, VMI F FP OP,
SVM ftoc(value));
   }
   inline void mod(SVM REGS dst, SVM REGS src, int flags = 0) {
         write instruction (SVM OP MOD, SVMI ARG REG, dst, src, flags);
   inline void fmod(SVM REGS dst, SVM REGS src) {
         mod(dst, src, VMI F FP OP);
   inline void mod(SVM REGS dst, cell t value) {
         write instruction (SVM OP MOD, SVMI ARG IMM, dst, 0, 0, value);
   inline void fmod(SVM REGS dst, float value) {
         write instruction (SVM OP MOD, SVMI ARG IMM, dst, 0, VMI F FP OP,
SVM ftoc(value));
 //...
};
```

### Приложение Г

Определения кодов операций, флагов, режимов адресации и функций записи и чтения инструкций.

```
/**
* simple virtual machine
#pragma once
#include <stdint.h>
#include "bitop.h"
/* processor state flags */
#define VMSRF_ZF (1 << 0) /*< zero flag */</pre>
\#define VMSRF_SF (1 << 1) /*< sign flag */
#define VMSRF CF (1 << 2) /*< carry flag */
/* cell registers and stack align type */
typedef int cell t;
typedef unsigned int ucell t;
#define SVM CELL SIZE sizeof(cell t)
/* float to cell */
#define SVM ftoc(x) (*((cell t *)&x))
#define SVM ctof(x) (*((float *)&x))
/* SVM registers */
enum SVM REGS : uint8 t {
   /* general purpose registers */
   SVM REG A, SVM REG B, SVM REG C, SVM REG D,
   SVM REG X, SVM REG Y, SVM REG Z, SVM REG W,
   SVM REG SR,
   /* IP */
   SVM REG IP,
   SVM REG SP,
   SVM REG CS,
   SVM REG DS,
   SVM REG SS
};
/* instruction flags */
enum SVMI ARG TYPE {
   SVMI ARG REG = 0,
   SVMI ARG ADDR,
   SVMI ARG IMM
};
\star instruction structure
* 16 bit [0 -15] - operation code
* 2 bit [16-17] - mode (SVMI_ARG_REG|SVMI_ARG_ADDR|SVMI_ARG_IMM)
* 4 bit [18-21] - dest register
* 4 bit [22-25] - source register
* 6 bit [26-31] - flags
#define VM_I_SIZE
                           (sizeof(int)) // VM each instruction size
#define VM_I_OPC_BITS
                           (16)
#define VM_I_MODE_BITS
                          (2)
#define VM I REG DIR BITS (4)
```

```
enum SVM_OP : uint32_t
   SVM OP NOP = 0,
   SVM_OP_MOV,
   SVM_OP_ADD,
   SVM_OP_INC,
   SVM_OP_SUB,
   SVM_OP_DEC,
   SVM_OP_MUL,
   SVM_OP_DIV,
   SVM OP MOD,
                 //TODO: K.D. FMOD NOT IMPLEMENTED IN VM!
   SVM OP SHL,
   SVM OP SHR,
   SVM OP AND,
   SVM OP OR,
   SVM_OP_XOR,
   SVM OP NOT,
   SVM OP CMP,
   SVM OP JMP,
   SVM OP JZ,
   SVM OP JNZ,
   SVM OP JE,
   SVM OP JNE,
   SVM OP JL,
   SVM_OP_JLE,
   SVM OP JG,
   SVM OP JGE,
   SVM OP LOOP,
   SVM_OP_CASE,
   SVM OP PUSH,
   SVM OP PUSHSR,
   SVM OP POP,
   SVM OP POPSR,
   SVM OP CALL,
   SVM_OP_NCALL,
   SVM_OP_RET,
   SVM REG BRK,
   SVM_REG_HALT,
   SVM REG STOI,
   SVM_REG_ITOS,
   SVM REG FTOI,
   SVM_REG_ITOF,
   SVM_REG_ROUND,
   SVM_REG_CEIL,
   SVM_REG_FLOOR
};
struct SVM instruction {
   SVM OP opcode;
   int mode;
   int rsrc;
   int rdst;
   int flags;
};
```

```
/* instruction flags */
#define VMI F FP OP (1 << 0) //is floating point ariphmetical operation?
inline void SVM instr write(int& insruction, const SVM instruction& src)
   insruction = 0;
   WRITE_BITS(insruction, src.opcode, 0, 15);
   WRITE_BITS(insruction, src.mode, 16, 17);
   WRITE_BITS(insruction, src.rsrc, 18, 21);
   WRITE_BITS(insruction, src.rdst, 22, 25);
   WRITE BITS (insruction, src.flags, 26, 31);
}
inline void SVM instr fetch(SVM instruction& dst, int instruction)
   dst.opcode = (SVM OP)READ BITS(instruction, 0, 15);
   dst.mode = READ BITS(instruction, 16, 17);
   dst.rsrc = READ_BITS(instruction, 18, 21);
   dst.rdst = READ BITS(instruction, 22, 25);
   dst.flags = READ BITS(instruction, 26, 31);
}
```