計算システム論1

Ver. 0.17.0

O-green

2017年7月7日

目次

第0章

はじめに

授業の目的ハードウェアの設計に関する基礎理論 VLSI 上に実装する際の基本戦略高速 安い 信頼性

第1章

ブール代数

1.0 公理集

交換律
$$\left\{ x \lor y = y \lor xx \cdot y = y \cdot x \right.$$
 (1.1)

結合律
$$\{(x \lor y) \lor z = x \lor (y \lor z)(x \cdot y) \cdot Z = x \cdot (y \cdot z)$$
 (1.2)

吸収律
$$\left\{ x \lor (x \cdot y) = xx \cdot (x \lor y) = x \right\}$$
 (1.3)

分配律
$$\begin{cases} x \lor (y \cdot z) = (x \lor y) \cdot (x \lor z) \\ x \cdot (y \lor z) = (x \cdot y) \lor (x \cdot y) \end{cases}$$
 (1.4)

単位元, 零元
$$\left\{ x \lor 1 = 1x \cdot 0 = 0 \right\}$$
 (1.5)

補元律
$$\begin{cases} x \vee \overline{x} = 1 \\ x \cdot \overline{x} = 0 \end{cases}$$
 (1.6) べき等律 $\begin{cases} x \vee x = xx \cdot x = x \end{cases}$ (1.7)

べき等律
$$\left\{ x \lor x = xx \cdot x = x \right\}$$
 (1.7)

1.1 基本概念

1.1.1 束 (Lattice)

集合 L 上で 2 つの 2 項演算

$$\forall: L \times L \to L$$

$$\cdot: L \times L \to L$$

が定義され L の任意の要素 x,y,z に対して (1.1),(1.2),(1.3),(1.7) の 4 つの公理が満たされる時この代数系 (L,\vee,\cdot) を束という。

東 (L,\vee,\cdot) において (1.4) が成立するとき分配束という。

束において任意の要素が補元をもつとき相補束という。補元は(1.5)で定義、単位元と零元を持つ時定義可能。

$$a$$
 の補元が $b \Leftrightarrow a \lor b = 1, a \cdot b = 0$

相補的かつ分配的な束をブール束という。ブール束によって定義される代数系をブール代数という。

定理 分配束において要素が補元をもつときは補元は一意である。 ■

第1章 プール代数 3

1.1.2 ブール代数の定義

定義 $\bf 1.1$ (ブール代数) B を少なくとも $\bf 2$ つの異なる要素 $\bf 0$ と $\bf 1$ を含む集合とする。 $\bf B$ の上で $\bf 2$ つの $\bf 2$ 項演算 $\bf \vee, \cdot$ と $\bf 1$ つの単項演算 $\bf m$ が定義され $\bf (1.1)$ ~ $\bf (1.6)$ の $\bf 6$ つの等式 $\bf (公理)$ を満たす時 $\bf (B, \bf \vee, \cdot, -, 0, 1)$ をブール代数という。 ブール代数における演算

∨: 論理和, OR ·: 論理積, AND — : 否定, NOT

B の要素を値とする変数をブール変数 あるいは 論理変数 という。 ブール変数と定数に演算を 0 回以上適用したものをブール式 あるいは 論理式という。 演算の優先順位は以下のとおりである

1.1.3 双対性

ある等式とその等式に対し $\lor\leftrightarrow\cdot$, $0\leftrightarrow1$ の交換をした等式は双対 (dual) であるという。 双対性原理ある等式が成立する時、その双対な等式も成立する。ただし演算の優先順位は保つ。

1.2 ブール代数の基本定理と公理系

1.2.1 基本定理

定理 1.2 ブール代数では以下が成立する。

$$(1.8) \begin{cases} x\vee 0=x\\ x\cdot 1=x \end{cases}$$
 単位元、零元
$$\begin{cases} x\vee y=0 \Leftrightarrow x=y=0\\ x\cdot y=1 \Leftrightarrow x=y=1 \end{cases}$$
 ド・モルガン律
$$\begin{cases} \overline{(x\vee y)}=\overline{x}\cdot \overline{y}\\ \overline{(x\cdot y)}=\overline{x}\vee \overline{y} \end{cases}$$
 二重否定 $\overline{x}=x$ プール吸収律
$$\begin{cases} x\vee (\overline{(x)}\vee y)=x\vee y\\ x\cdot (\overline{(x)}\vee y)=x\cdot y \end{cases}$$

定理 **(1.3)** 論理式 F の否定 \overline{F} は F において演算の置換 $(\lor\leftrightarrow\cdot)$ 、変数の置換 $(x_i\leftrightarrow\overline{x_i})$ 、定数の置換 $(0\leftrightarrow1)$ を施して得られる論理式と等しい。

1.2.2 ハンティントンの公理

ブール代数の定理を証明するには (1.1),(1.4),(1.6),(1.8) の 4 つの等式で十分。

第1章 プール代数 4

1.3 順序関係の導入

順序関係

 S_1 と S_2 を集合とする。直積 $S_1 \times S_2$ の部分集合 R を S_1 と S_2 の 2 項関係という。任意の要素 $s_1 \in S_1, s_2 \in S_2$ に対し $(s_1,s_2) \in R$ のとき s_1 と s_2 は関係 R をもつといい、 s_1Rs_2 と表記する。特に S_1 と S_2 が同じ集合の時 R を S_2 の上の S_3 項関係という。

集合 S の上の 2 項関係を R とする。S の任意の要素 x,y,z に対して

反射率: xRx

反対称律: $xRy \wedge yRx \Rightarrow x = y$ 推移律: $xRy \wedge yRz \Rightarrow xRz$

が成立する時 R を順序関係、あるいは半順序関係という。また、S のすべての要素に対して xRy あるいは yRx が成り立つような順序関係 R を全順序関係という。

関係 R を xRy と書く代わりに $x \le y$ と書くとわかりやすいので、以下この表記を採用する。

ハッセ図

順序関係を表す図としてハッセ図がある。集合 S の異なる x,y に対し

$$egin{cases} x \leq y \ exttt{ iny c}$$
カリ $x \leq z \leq y$ となる $z(z
eq y, x)$ が存在しない

ときにy をx の上方に置き、両者を線で結んだものがハッセ図である。




図 1.1 $x \le y \Leftrightarrow 「y は x で割り切れる」と定義した時のハッセ図$

最大、極大、上界、上限

半順序集合 S のある要素 s に対し $s\leq a$ となる a が常に s=a となるとき s を S の 極大元 という。 半順序集合 S のある要素 s が S n 任意の要素 a に対して $a\leq s$ を満たすときの s を S の最大限という。 極小元や極大元も同様に定義される。

最大限や最小限はたかだか 1 つであり、ない場合もある。最大限 (最小元) は存在するならば必ず極大元 (極小元) である。

関係 \leq が定義された半順序集合 S の部分集合を T とする。

T の任意の要素 t に対して $t \le u$ が成立する S の要素 u を T の上界という。

上界全体からなる集合の最小元を上限という。

下界、下限も同様に定義される。

第1章 プール代数 5

束

半順序集合 (L,\leq) においうて L の任意の 2 つの要素が必ず上限と下限をもつときその半順序集合を束という。




図 1.2 d,e の上界は a,b,c であるが、上限は存在しない。この順序集合は束ではない。

束の順序構造としての定義と、代数的定義 (1.1) は等価である。順序構造における代数的演算として

- x∨yをxとyの上限
- $x \cdot y$ を $x \ge y$ の下限

と定義すれば、(1.1) での代数的定義と矛盾しない。

束における双対性

束である順序集合 A において、与えられた任意の正しい命題は、関係「 \le 」「 \ge 」を交換、演算「 \lor 」「 \cdot 」を交換しても正しい命題となる。これらの交換は、ただ単にハッセ図を上下ひっくり返す操作に対応する。

種々の束

分配律が成立する束を 分配束と呼ぶ。零元と単位元が存在し、任意の要素に対し補元が存在する束を 相補束 と呼ぶ。相補的かつ分配的な束を ブール束という

第2章

論理関数の表現

2.1 論理関数と組み合わせ回路

2.1.1 論理関数

論理回路

AND,OR などの論理素子の相互接続で構成される回路を論理回路という。一般には複数の入力と複数の出力を持つ現在の出力が現在の入力のみで決定されるような論理回路を組み合わせ回路 (combinatinaol circuit) と呼ぶ。それに対して、現在の出力が過去から現在までの入力の履歴に依存して決まる論理回路を順序回路 (sequential circuit) と呼ぶ。

組み合わせ回路

出力変数は独立 ⇒ 複数入力、1 出力の組み合わせ回路が集まったものとして扱える

定義 2.1(論理関数) B=0,1 の上で任意の自然数 n に対して定義される関数 $F:B^n\to B$ を論理関数 という。

2.1.2 真理値表と論理式

真理値表 (truth table)

真理値表は全通りの入力組み合わせに対して、出力の値を示す表である。n 入力の場合、 2^n 個のエントリーがある。 それぞれの出力が 2 通りずつあるので、n 入力論理関数は 2^{2^n} 種類ある。

x_1	x_2	x_3	f
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

表 2.1 3 入力真理値表の例 $(f = (x_1 \cdot x_2) \lor (\overline{x_1} \cdot x_3))$

第 2 章 論理関数の表現 7

論理式

論理変数と定数に論理演算を適用して得られる式。以下の論理式は、上の真理値表と対応する。このように論理式は 真理関数に対して一意ではない

$$\begin{split} f &= \overline{x_1} \cdot \overline{x_2} \cdot x_3 \vee \overline{x_1} \cdot x_2 \cdot x_3 \vee x_1 \cdot x_2 \cdot \overline{x_3} \vee x_1 \cdot x_2 \cdot x_3 \\ f &= x_1 \cdot x_2 \vee \overline{x_1} \cdot x_3 \vee x_2 \cdot x_3 \\ f &= x_1 \cdot x_2 \vee \overline{x_1} \cdot x_3 \end{split}$$

2.1.3 完全定義関数と不完全定義関数

すべての入力組み合わせに対して出力が定義されている論理関数を完全定義関数と呼ぶ。ある入力組み合わせに対して出力が定義されていない論理関数を不完全定義関数と呼ぶ。

2.2 論理式の標準展開

論理式の一意な表現を得るための式の展開を考える。

2.2.1 極小項表現と極大項表現

積項 (product term)

1つ以上の論理変数またはその否定を論理積だけで結合した論理式を積項と呼ぶ。

$$x_1, x_1 \cdot x_2, \overline{x_1} \cdot x_2$$

積和形 (sum of product)

1つ以上の積項を論理和で結合した論理式を積和形と呼ぶ。

$$x_1 \cdot x_2 \vee \overline{x_1} \cdot x_3 \vee x_2 \cdot x_3$$

和項、和積形も双対的に定義される。

極小項

入力変数が n 個で x_1,x_2,\ldots,x_n で表される時、すべての i に対し x_i または $\overline{x_i}$ のどちらかを必ず含む積項を極小項と呼ぶ。

極小項表現

重複のない極小項だけを含む積和形を極小項表現とよぶ。

極小項

入力変数が n 個で x_1,x_2,\ldots,x_n で表される時、すべての i に対し x_i または $\overline{x_i}$ のどちらかを必ず含む和項を極大項と呼ぶ。

極小項表現

重複のない極大項だけを含む和積形を極大項表現とよぶ。

第2章 論理関数の表現 8

一意性

任意の論理関数は極小項表現および極大項表現で一意に表せる。これらは、真理値表を書くか、式展開によって導出できる。

2.2.2 ブール展開

任意の論理関数はブール展開を繰り返し適用すると一意な積和標準系が得られる。

定理 2.1
$$F(x_1, x_2, ..., x_n) = \overline{x_1} \cdot F(0, x_2, ..., x_n) \vee x_1 \cdot F(1, x_2, ..., x_n)$$

定理 2.2 $F(x_1, x_2, ..., x_n) = (\overline{x_1} \vee F(1, x_2, ..., x_n)) \cdot x_1 \vee F(0, x_2, ..., x_n)$

2.2.3 リード・マラー標準系

以下の真理値表に従う論理演算子を排他的論理和 (exclusive OR) と呼ぶ。

\boldsymbol{x}	y	$x \oplus y$
0	0	0
0	0	1
0	1	1
0	1	0

表 2.2 排他的論理和の真理値表

定理 2.3

$$(x \oplus y) \oplus z = x \oplus (y \oplus z)$$
$$x \oplus y = y \oplus x$$
$$x \cdot (y \oplus z) = (x \cdot y) \oplus (x \cdot z)$$
$$x \oplus 0 = x$$
$$x \oplus x = 0$$

定理 2.4

$$x \vee y = x \oplus y \oplus x \cdot y$$
$$\overline{x} = 1 \oplus x$$

この定理から、いままで \vee ,·, を使って表現してきた論理式は、 \oplus ,·だけで表現できる。この2つの演算子のみで表現した標準系がリード・マラー標準系である。

一般形
$$f(x_1, x_2, \cdots, x_m)$$
 は

$$f(x_1, x_2, \cdots, x_m) =$$

$$a_0 \oplus$$

$$a_1 \cdot x_1 \oplus a_2 \cdot x_2 \oplus \cdots \oplus a_n \cdot x_n \oplus$$

$$a_{1,2} \cdot x_1 \cdot x_2 \oplus a_{1,3} \cdot x_1 \cdot x_3 \oplus \cdots \oplus a_{n-1,n} \cdot x_{n-1} \cdot x_n \oplus$$

$$\vdots$$

と書かれる。

リード=マラー展開

リード=マラー標準系は以下のリード=マラー展開を用いて機械的に導出できる。

$$f(x_1, x_2, \dots, x_n) = x_1 \cdot (f(1, x_2, \dots, x_n) \oplus f(0, x_2, \dots, x_n)) \oplus f(0, x_2, \dots, x_n)$$

第2章 論理関数の表現 9

2.3 BDD 表現

論理関数を 2 分木構造で表したものを BDD(Binary Decision Diagram) と呼ぶ。




図 2.1 論理式 $x \lor y \cdot \overline{z}$ の BDD。根から始めて、頂点に書かれている変数の値が 1 なら実線、0 なら破線を下向きに辿って行くと値が得られる。

論理式の変数が n 個のとき BDD の頂点数は 2^n になり膨大である。そこで、同じ部分木は一つにまとめることで頂点数を削減したものを ROBDD(Reduced Orderd BDD) と呼ぶ。




図 2.2 論理式 $x \lor y \cdot \overline{z}$ の ROBDD。

変数の順番を決めれば ROBDD の形は一意に決まる。頂点数の最大値は 2^n だが、現実的なたいていのケースでは もっと小さくなる。また ROBDD は論理演算を再帰的に定義しているため、コンピュータで扱いやすい表現と言える。 そのうえ、否定をとるのが容易である *1 。

 $^{^{*1}}$ 極小 (大) 項表現では否定をとるとド・モルガンの公式などを使って多くの計算をしなければならなかった

第3章

論理関数の性質

3.1 ユネイト関数と単調関数

定義 3.1(包含) 2 つの n 変数関数 F,G と $0,1^n$ の任意の要素 a に対して $F(a) \leq G(a)$ が成立する時 G は F を包含するといい $F(x) \leq G(x)$ と書く。

定義 3.2(関数の正負) $F(x_1,x_2,\cdots,x_n)$ において変数 x_i の値を 0 または 1 に置き換えた時 $F(x_1,\cdots,x_i,\cdots,x_n) \le F(x_1,\cdots,x_i,\cdots,x_n)$ が成り立つ時 F は X に対して正であるという。同様に負も定義できる。

定理. $\mathbf{3.1}\ x_i$ に対して F が正である必要十分条件は F が \overline{x} を含まない和積形の表現を持つことである。

ユネイト

論理関数 F がすべての変数に対して正もしくは負の時 F はユネイトであるという。もし、 F がすべての変数に対してせいであるならば F は正関数であるという。

定義 3.6 2 つの n 次元 2 値ベクトル $A=(a_1,a_2,\cdots,a_n), B=(b_1,b_2,\cdots,b_n)$ が任意の i に対して $a_i\leq b_i$ のとき A< B とする。

定理 ${\bf 3.4}~n$ 変数論理関数 F が正関数であるための必要十分条件は $A\leq B$ となる任意の n 次元ベクトル A,B に対して $F(A)\leq F(B)$ が成立するときである。

3.2 双対関数

定義 3.7(双対関数) n 変数論理関数に対して $F_d(x_1,x_2,\cdots,x_n)=\overline{F(\overline{x_1},\overline{x_2},\cdots,\overline{x_n})}$ を F の双対関数 (dual function) という。

定義 ${\bf 3.8}$ (自己 (反) 双対関数) $F_d(x)=F(x)$ が成立するとき F を自己双対関数という。また、 $F_d(x)=\overline{F(x)}$ が成立するとき F を自己反双対関数という。

定理 3.8

$$G(x_1, x_2, \cdots, x_n, x_{n+1}) = x_n + 1 \cdot F(x_1, \cdots, x_n) \vee \overline{x_{n+1}} F_d(x_1, \cdots, x_n)$$

は自己双対関数である。

第 3 章 論理関数の性質 11

3.3 その他の関数

3.3.1 対称関数

定義 3.10(対称関数) $F(x_1,\dots,x_i,\dots,x_j,\dots,x_n)$ における任意の x_i と x_j を入れ替えて得られる関数が元の関数 と等しい時 F を対称関数という。

例 3.17 任意の 3 変数対称関数は

$$F(x, y, z) = a_0 S_0 \vee a_1 S_1 \vee a_2 S_2 \vee a_3 S_3$$

で表せる。ただし $a_0 \sim a_3$ は0または1の定数。

 $S_0 = \overline{x} \cdot \overline{y} \cdot \overline{z}$ (入力の中で値が 1 となるものが 0 個の時に出力値が 1 となる関数)

 $S_1=x\cdot \overline{y}\cdot \overline{z}\vee \overline{x}\cdot y\cdot \overline{z}\vee \overline{x}\cdot \overline{y}\cdot z$ (入力の中で値が 1 となるものが 0 個の時に出力値が 1 となる関数)

 $S_2 = ($ 入力の中で値が1となるものが2個の時に出力値が1となる関数)

 $S_3 = ($ 入力の中で値が 1 となるものが 3 個の時に出力値が 1 となる関数)

以上から n 変数対称関数は 2^{n+1} 通りあることがわかる。

3.3.2 しきい値関数

定義 3.11(しきい値関数)

重み (実定数) $\omega_1, \cdots, \omega_n$ としきい値 (実定数)T が存在し

$$\omega_1 \cdot x_1 + \omega_2 \cdot x_2 + \dots + \omega_n \cdot \dots \cdot x_n \ge T \Leftarrow F(x_1, \dots, x_n) = 1$$

$$\omega_1 \cdot x_1 + \omega_2 \cdot x_2 + \dots + \omega_n \cdot \dots \cdot x_n < T \Leftarrow F(x_1, \dots, x_n) = 0$$

と定義される関数をしきい値関数という。

定義 3.12(多数決関数)

$$\omega_1 = \omega_2 = \dots = \omega_m = 1$$
$$T = k + 1n = 2k + 1$$

のとき $F(x_1, \dots, x_n)$ を多数決関数という。

定理 ${f 3.11}$ しきい値関数はユネイト関数である。変数 x_i に着目すると

$$\omega_i = 0 \rightarrow x_i$$
に依存しない $\omega_i > 0 \rightarrow x_i$ に対して正 $\omega_i < 0 \rightarrow x_i$ に対して負

多数決関数

多数決関数 $M(x,y,z)=x\cdot y\vee y\cdot z\vee z\cdot x$ は自己双対関数であり、対称関数であり、単調関数である。(sugoy!) $M(x,y,1)=x\vee y, M(x,y,0)=x\cdot y$ より任意の論理関数は 3 変数の多数決関数と否定で表現できる。

3.3.3 線形関数

定義 3.13 リード=マラー標準系に展開した時に論理変数に関して 2 次以上の積項がない論理関数を線形関数と言う。線形関数であることと以下の形に展開できることは同値である。

$$F(x_1, \cdots, x_n) = a_0 \oplus a_1 \cdot x_1 \oplus a_2 \cdot x_2 \oplus \cdots \oplus a_n \cdot x_n$$

定理 3.14 n 変数の線形関数は 2^{n+1}

第3章 論理関数の性質 12

定理 3.16 線形関数は自己双対関数または自己反双対関数である。

定義 3.14(ブール微分)

n 変数論理関数 $F(x_1, \dots, x_i, \dots, x_n) (1 \le i \le n)$ に対して

$$\frac{\partial F}{\partial x_i} := F(x_1, \cdots, 0, \cdots, x_n) \oplus F(x_1, \cdots, 1, \cdots, x_n)$$

をFの x_i に関するブール微分という。

論理関数 F の x_i に関するブール微分が恒等的に 0 のとき F は x_i に依存せず、恒等的に 1 のとき F は x_i の値が変わると必ず変化する。

定理 ${f 3.17}$ 論理関数 $F(x_1,\cdots,x_n)$ が線形関数であるための必要十分条件は、すべての変数 x_i に関して

$$rac{\partial F}{\partial x_i} = a_i (0$$
 または $1)$

が成立することである。

故障検出

n 変数論理関数でモデル化できるシステム (例えば電子回路) で故障が起きたとき、いずれかの入力変数が 0 または 1 に固定される縮退故障である場合がある。もし x_i が 0 に縮退しているかどうか調べたければ、 $F(x_i=0)\oplus F(x_1,\cdots,x_n)=1$ となる x_1,\cdots,x_n を見つければ良い。これは $x_i=1$ かつ $\frac{\partial F}{\partial x_i}=1$ を満たすような x_1,\cdots,x_n と同値である。

第4章

論理合成

与えられた論理関数を高性能かつ低コストな、つまり最小のゲート数で実現する論理回路を合成したい。どこまで ゲート数が小さくなるかは論理素子の種類による。

4.1 AND-OR 2 段形式

- 積和系の論理式に対応した2段の論理回路である。
- AND ゲートと OR ゲートで論理を合成することに相当
- NAND ゲートのみを用いた場合にも適用可 (NAND はユニバーサル)

論理合成の課題

- 積項の数を最小化 (2 段目の AND の最小化)
- 各積項に含まれる、変数の数の最小化 (1 段目の OR の最小化)

4.2 カルノー図による論理式簡単化

カルノー図 Karnaugh map

カルノー図 (Karnaugh map) は真理値表を図で表現したものである。変数が5つを超えると紙には書けなくなる。




図 4.1 $f=\overline{x_1}\cdot x_2\cdot \overline{x_3}\cdot \overline{x_4}\vee x_1\cdot x_3\cdot x_4\vee \overline{x_2}\cdot x_3$ に対応するカルノー図。囲われている範囲が含意項と対応する。

含意項と主項


定義 4.1 論理関数 f と論理積 p に対して $p \le f$ が成り立つならば p を f の含意項 (implicant) という。


第 4 章 論理合成 14

定義 4.2 論理関数 f の含意項 p に関して p を構成する変数のどの 1 つを除いても、もはや f の含意項にならないならば p を f の主項 (prime implicant) という。主項はカルノー図において 1 のみが含まれる矩形区間に対応する。定理 4.1 論理関数 f の最小積和形論理式は f の主項のみの和で表される。 *1

ドントケア(出力が定義されない入力がある場合)

ドントケアがある場合、主項を求めるときは*を1とみなし、必須主項を求めるときは*を0とみなして、通常と同様のカルノー図を書けば良い。








図 4.2 ドントケアがある場合のカル ノー図。7segLED の左上の点灯と対 応する。

図 4.3 主項を求めるときのカルノー図。これから、 $f=\overline{x_3x_4}\lor x_2\overline{x_3}\lor x_2\overline{x_4}\lor x_1$ と表せる。

図 4.4 必須主項を求めるときのカルノー図。 $f=\overline{x_1x_3x_4}\vee\overline{x_1}x_2\overline{x_3}\vee x_1\overline{x_2x_3}\vee\overline{x_1}x_2\overline{x_4}$ と表せる。

4.2.1 クワイン・マクラスキー法

クワイン・マクラスキー法はカルノー図と同じ手順を用いて、最小積和形論理式を求めるアルゴリズムである。

手順

(STEP1) すべての主項を生成。

(STEP2) すべての極小項を覆うのに必要な最小の主項の集合を見つける。

(STEP1) の再帰的手続き

手順 1-f=1 またはドントケアとなるすべての極小項の集合を求め、これを 1 次集合とする。肯定変数の数で分割し、手順 2 へ進む

手順 k(k>1) 第 k-1 次集合に対して $xP\vee \overline{x}P=P$ の簡単化。得られた新しい分割を第 k 次集合とする。もし k-1 次集合と k 次集合が異なるならば、手順 k+1 に進む。そうでないなら k 次集合が関数 f のすべての主項 からなる集合である。

(STEP2) の詳細

f=1 となるすべての極小項の集合を S とする。 ${
m STEP1}$ で得た主項との包含関係を記す。そこに、以下の規則を適用し最小被覆集合を求める。 ${
m ^{*2}}$

規則 1 S に含まれるある極小項を覆う主項がちょうど 1 つだけある場合、その主項は必須主項である。その主項が覆う極小項を S から除いて STEP2 を継続。

^{*1} 必ずしも主項すべてを使う必要はないことに注意。

 $^{^{*2}}$ これらの規則に適用順序の決まりはない。順序によって得られる最小被覆集合が異なることがある。また場合によっては最小被覆集合が求まらない場合もある。そのときは分枝限定法を使うことで決定できる。

第 4 章 論理合成 15

規則 2 ある主項 A が覆う極小項集合 を 別の主項 B が覆う極小項集合に完全に含まれていたら、主項 A を削除して STEP2 を継続する。

規則 3 ある極小項集合 C を覆うすべての主項が別の極小項 D を覆うとき、S から D を削除。

STEP1 具体例

x_1	x_2	x_3	f
0	0	0	*
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	*
1	1	0	1
1	1	1	0

手順1以下の極小項の集合が1次集合になる。肯定変数の個数で昇順に並べている。

 $\{\overline{x_1x_2x_3},\overline{x_1x_2}x_3,\overline{x_1}x_2x_3,x_1\overline{x_2}x_3,x_1x_2\overline{x_3}\}$

手順 2 肯定変数の個数が 1 つだけ異なる 2 つについて、 $xP \lor \overline{x}P = P$ の簡単化ができないか試行する。

 $\{\overline{x_1x_2}, \overline{x_1}x_3, \overline{x_2}x_3, x_1x_2\overline{x_3}\}$

手順3もうこれ以上簡単化できない。得られた集合が主項の集合である。

第5章

順序回路

順序回路 (sequential circuit) は、入力履歴を内部状態として記憶する論理回路である。

5.1 オートマトン順序回路

オートマトン (automaton) はギリシャ語で自動機械の意である。計算機科学の文脈では以下のような性質のうちいくつかを満たすシステムの抽象モデルを指す。

- 1. 外部からの情報を保持する。
- 2. 内部に状態を保持する。
- 3. 外部へ情報を出力する。
- 4. 外部からの入力と現在の内部状態で次の内部状態が決まる。
- 5. 外部からの入力と現在の内部状態で外部への出力が決まる。
- 一般的には 1,2,4 の性質を満たすものをオートマトンと言う。 有限状態 *1 のオートマトンは

 $M = (K, \Sigma, \delta, q_0, F)$

K: 状態集合

 Σ : 状態集合

 δ : 状態集合

 $q_0:$ 初期状態

F: 最終状態集合

と表される。

出力付きのオートマトン

我々の興味は、一般のオートマトンに加えて 3,5 の性質を満たす出力付きのオートマトンにある。

 $^{^{*1}}$ 有限種類の内部状態しかとらないことを意味する。

第 5 章 順序回路 17

5.2 順序回路の実現

5.2.1 形式定義

ミーリー型 (Mealy-type)

以下の5項の組で定義される。

 $M = (X, Q, Z, \delta, \omega)$

X:入力の集合

Q: 状態の集合

Z: 出力の集合

 $\delta: X imes Q o Q$ なる状態遷移関数

 $\omega: X imes Q o Z$ なる出力関数

ムーア (Moore-type)

以下の5項の組で定義される。ミーリー型との差異は ω のみである。

 $M = (X, Q, Z, \delta, \omega)$

X:入力の集合

Q: 状態の集合

Z: 出力の集合

 $\delta: X imes Q o Q$ なる状態遷移関数

 $\omega:Q \to Z$ なる出力関数

5.3 フリップフロップ

記憶素子 (フリップフロップ) は 2 つの内部状態を持つ記憶素子である。与えられた論理関数を実現する順序回路を作る場合、採用する記憶素子の動作に依存してその設計は変わってくる。

(ラッチ(非同期式フリップフロップ)

ラッチ (Latch) は 2 入力 (S,R) 、 2 出力 (Q,\overline{Q}) 型のフリップフロップである。以下の性質を満たす

- S=R=0: Q,\overline{Q} は値を維持。状態を保つ。
- S=1, R=0: $Q=1, \overline{Q}=0$ 。状態を Set する。
- S=0, R=1: $Q=0, \overline{Q}=1$ 。 状態 Reset する。
- S = R = 1: 禁止入力。




図 5.1 ラッチを実現する回路

第5章 順序回路 18

フリップフロップ (同期式フリップフロップ)

フリップフロップはクロック信号に同期して状態が変化する記憶素子である。状態遷移はクロック毎に発生する。

(1)SR フリップフロップ

入力信号が安定しているときに十分幅の短いクロックが入力されるという仮定のもとで、以下のような入力駆動条件を持つフリップフロップ回路である。

Q_t	Q_{t+1}	S	R
0	0	0	*
0	1	1	0
1	0	0	1
1	1	*	0

表 5.1 SR フリップフロップの入力駆動条件




図 5.2 SR フリップフロップ実現する回路

(2)D フリップフロップ

 ${f D}$ フリップフロップはクロック入力と ${f D}$ 入力からなるフリップフロップである。動作として、 ${f D}$ の入力が ${f 1}$ なら次の状態は ${f 1}$ であり、 ${f D}$ の入力が ${f 0}$ ならば次の入力が ${f 0}$ になる。

Q_t	Q_{t+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

表 5.2~ D フリップフロップの入力駆動条件




図 5.3 Dフリップフロップ実現する回路

第 5 章 順序回路 19

(3)T フリップフロップ そういうのがある

(4)JK フリップフロップ

JK フリップフロップはクロック入力と J 入力と J 入力と J 入力からなるフリップフロップである。入力駆動条件は J フリップフロップとほぼ同じだが、 J=K=1 となる入力が新たに許可されている。 J=K=1 の場合状態を反転するようになっている。

Q_t	Q_{t+1}	\int	K
0	0	0	*
0	1	1	*
1	0	*	1
1	1	*	0

表 5.3 SR フリップフロップの入力駆動条件

マスタースレーブ方式フリップフロップ

今までの回路では「入力が安定時に十分幅の短いクロックが入る」という仮定がされていた。これはフリップフロップの出力が安定する前に入力が変化すると誤動作する可能性があるというタイミング問題のためである。マスタースレーブ方式フリップフロップはその仮定が成立しない時ででもうまく動作する。マスタースレーブ方式のフリップフロップは、マスターフリップフロップとスレーブフリップフロップの2つで構成される。スレーブのクロック入力はマスターのクロック入力の反転を与える。




図 5.4 マスタースレーブ方式の D フリップフロップ。D フリップフロップをマスターとし、SR フリップフロップをスレーブとしている。

エッジトリガ方式フリップフロップ

エッジトリガ方式フリップフロップ (Edge-Trigger) はクロック信号の立ち上がり時点の入力のみで次の状態を決定するフリップフロップである。エッジトリガ方式フリップフロップを実現する回路図は複雑である。

5.3.1 順序回路の合成

与えられた動作仕様から順序回路を導出することを考えたい。以下のようなプロセスで導出することができる。

- (1) 動作仕様を状態遷移図などの形式的記述で与える。
- (2) 状態遷移図を簡単化する。
- (3) 使用するフリップフロップの種類と数を決定する。
- (4) 入力駆動条件を用いて状態遷移関数と出力関数を導出。

第5章 順序回路 20

5.4 順序回路の等価性

内部状態が観測できない順序回路が与えられたとき、ある2つの状態が等価であるかどうか調べたい。内部状態が異なっても、入出力が同じならば等価と呼んでも良いかもしれない。ここで等価性の議論のために、どういうときに等価と呼ぶかを定義する。

状態の等価性

定義 5.12 つの状態 q_i と q_j に同じ入力系列 X を加えた時に、出力系列が異なれば X は q_i を Q_j を区別するという。定義 5.22 つの状態 q_i と q_j を区別する入力系列が存在しない時、 q_i と q_j は等価であるという。

状態の s 次等価 ($S \in \mathbb{N}$)

定義 ${f 5.32}$ つの状態 q_i と q_j を区別する長さ S 以下の入力系列が存在しないとき q_i と q_j は S 次等価であるという。 定理 ${f 5.1S}$ 次分割の同一ブロックに属する 2 つの状態 q_i q_j について遷移先が異なるブロックに属する入力が存在しないなら、その時に限り q_i と q_j は (S+1) 次等価である。

等価な状態の求め方

(step0) 1 次分割を行う。つまり 1 次等価な状態をグループに分割。 step1 にすすむ。

 $({
m step}k)$ 定理 5.1 を用い k 次分割から k+1 次分割を導出する。もし k 次分割と k+1 次分割が等しいならば終了する。 そうでないならば ${
m step}(k+1)$ に進む。

状態	0	1
q_0	$q_3/0$	$q_1/0$
q_1	$q_4/0$	$q_2/1$
q_2	$q_4/0$	$q_{3}/1$
q_3	$q_0/0$	$q_4/0$
q_4	$q_2/0$	$q_{3}/1$

	1	次分割		2 次分割			3 次分割				
状態		入力 0	入力1	状態		入力 0	入力1	状態		入力 0	入力1
G(1)A	q_0	G(1)A	G(1)B	G(2)A	q_0	G(2)A	G(2)B	G(3)A	q_0	G(3)B	G(1)B
	q_3	G(1)A	G(1)B		q_3	G(2)A	G(2)C	G(3)B	q_3	G(3)A	G(1)D
G(1)B	q_1	G(1)B	G(1)B	G(2)B	q_1	G(2)C	G(2)C	G(3)C	q_1	G(3)D	G(1)D
	q_2	G(1)B	G(1)A	G(2)C	q_2	G(2)C	G(2)A	G(3)D	q_2	G(3)D	G(1)B
	q_4	G(1)B	G(1)A		q_4	G(2)C	G(2)A		q_4	G(3)D	G(1)B

第6章

演算回路

この章では、数値表現の方法や基本演算のアルゴリズム、そのハードウェア構成を学ぶ。

6.1 データ表現

6.1.1 データの符号化

数値データ

数値データは2進数で表現する。

非数値データ

ASCII(American Standard Code fr Imformation Interchange) \rightarrow ISO8859 等号 などいろいろなルールにしたがって数値化する。

6.1.2 負数の表現 (整数の場合)

n bit で整数を表現する時、符号をどのように表すかはいくつかの方法がある。

(1) 符号付き絶対値表現

符号付き絶対値表現では最上位 bit を符号を表現するために使い、残りの bit でその値の絶対値を表現するような方法である。 $-2^{n-1} \sim 2^{n+1}$ を表現する。この方法は人間にはわかりやすいが、演算処理をするときに、符号を比べたり、大小関係を比べたりする必要があり、ハードウェアに取っては少し面倒である。

(2-1) 1 の補数表現

1 の補数表現では、正の数は通常通り表現し、負の数 -N は $(2^n-1)-N$ として表記する方法である。これは絶対値のビット反転と同じである。

(2-2) 2 の補数表現

2 の補数表現で、正の数は通常通り表現し、負の数 -N は 2^n-N として表記する方法である。これは絶対値のビット反転 + 1 と同じである。 $^{*1}2$ の補数表現であれば、正負を考慮した加減算の結果が、表記上の加減算と一致する。というのも、表現と実際に表した値は $mod(2^n)$ で等しくなっているからである。

 $^{^{*1}}$ 1 の補数表現における「1」は全ての桁が 1 であるビットとの差をとることを表しており、2 の補数表現における 2 は「2」進数表記における 補数であることを表している。これは一般の進数に対して拡張可能であるが、2 の補数と言った時に、2 進数における 2 の補数なのか、3 進数における 2 の補数なのか区別がつかず、とてもつらい。英語の場合 two's complement と twos' complement という風に区別をつけることができる。

第 6 章 演算回路 22

(3) バイアス表現

バイアス表現ではある定数 B を用いて、表現したい値 $N(-B \le N)$ を N+B として表記する表現である。

表現	1の補数表現での値	2の補数表現での値
000	0	0
001	1	1
010	2	2
011	3	3
100	-3	-4
101	-2	-3
110	-1	-2
111	0	-1

6.1.3 浮動小数点表示

小数 N 以下のように整数の組で表現する。

$$N = (-1)^s \times m \times r^e$$

s は符号、r は基数、m は仮数部、 e は指数部である。これらを限られた bit のうえにのせる。それぞれに何 bit 割くかは規格によって異なる。IEEE754 では float 型は s,e,m にそれぞれ 1,8,23bit 用い、double 型は 1,11,52bit 用いることになってる。

6.2 整数加算

6.2.1 2の補数を用いた加算

前節でも示したとおり、2の補数表現を用いれば、表現範囲内の加算は、表記上の加算と真の加算の値は一致する。 しかし演算結果が表現範囲を超えるオーバーフロー (overflow) も起こりえる。この時は加算の結果が真の結果と異なるので、オーバーフローを検出する機構が必要である。

オーバーフローの発生条件

n bit データ加算において、オーバーフローが生じる条件は $C_n\oplus C_{n-1}=1$ である。ここで C_i は i 桁目で発生するキャリー (繰り上がり) である。

6.2.2 2 進加算回路

2 進加算回路は半加算器や全加算器などがあるが、今回は全加算器のみを扱う。全加算器は入力として 2 つの 1bit データ A,B と下位からの繰り上がり C_i を受け取り、出力として和 S と上位への繰り上がり C_{i+1} を返す。

nbit 加算器

全加算器を n 個縦続接続したものをリップルキャリー型加算器 (ripple carry adder)。この回路はひとつ下の桁の演算の完了を待つので、全加算器単体の遅延時間を 2T とすると nbit 加算は $2T \times n$ だけ遅延する。

第6章 演算回路 23

A	B	C_i	S	C_{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

表 6.1 全加算器の真理値表 $(S=A\oplus B\oplus C,C_{i+1}=AB\vee BC\vee CA)$

6.3 高速加算器

6.3.1 キャリールックアヘッド加算器

キャリールックアヘッド加算器は繰り上がりを先読みする加算器である。リップルキャリー型とは異なり新たにキャリー生成項 $G_i=AB$ とキャリー伝搬項 $P_i=A\vee B$ が追加される。キャリー生成項は下位からのキャリーに関係なく当該桁でキャリーを生成する条件であり、キャリー伝搬校は下位からのキャリーを上位に伝搬する条件である。これらを用いれば $c_{i+1}=G_i\vee P_iC_i$ と書ける。これを一段展開すると $c_{i+1}=G_i\vee P_iG_{i-1}\vee P_iP_{i-1}C_{i-1}$ となる。最後まで展開すれば $c_{i+1}=G_i\vee P_iG_{i-1}\vee P_iP_{i-1}G_{i-2}\vee P_iP_{i-1}\dots P_0C_0$ となる。遅延時間を考えると G,P の計算には T、Cには 2T かかるので合計で 3T になるはずである。しかし入力変数が n+1 の AND, OR ゲートが必要になり、面積が大きく遅延時間も大きくなる。そこで AND や OR ゲートが必要になりゲートの入力数を抑えるために木構造 (Tree)を用いる。

第7章

コンピュータの構成

7.1 はじめに

7.2 命令

7.2.1 命令と命令セット

(1) 命令 (instruction)

ハードウェアが解釈実行できる言語は命令の集合である。その言語をバイナリで表現したものは機械語と呼ばれる。プロセッサには種類があり、応じて言語体型もたくさんある (例:MIPS,ARM,x86,...)。本講義では、この中でも単純な言語体型を持つ MIPS を扱う。

(2) 命令セットアーキテクチャ

ソフトウェアで実現したいことは、結局はハードウェアで実現可能なものの組み合わせで実現される。そこでハードウェアで何を用意するかを規定することは、どこまでがハードウェアの役割でどこからがソフトウェアの役割か、というのが定義される。

7.2.2 命令

この節では MIPS の命令セットを例示してハードウェア構成との関係を示す。

(1) 算術演算

f=(g+h)-(i+j) をコンパイルすると

add t0 g h

add t1 i j

sub f t0 t1

となる。

(2) オペランド

オペランドとは操作の対照のことである。操作の種類 (add,sub など) だけでなくオペランドの指定方法も、命令セットアーキテクチャの重要な設計事項である。ここでいう「オペランドの指定方法」というのは、具体的には、命令が指定できるオペランドの個数と指定のやり方である。

メモリ

ハードウェア上の主記憶領域 (メモリ) は 2^{30} ワードからなる。命令では大きい 1 次元配列として扱う。この 1 次元配列上んおアドレスを命令で指定する方法をアドレシングといい, MIPS では以下の 3 種類がある。

● 即値アドレシング lw \$t0, 1000

- レジスタアドレシング 1w \$t0, s2
- ベース対応 1w \$t0, 32(\$s3)
- (3) コンピュータ内の命令の表現命令はハードウェア上ではバイナリで表現されている。バイナリへの変換規則は命令フォーマットと呼ばれる。以下のように MIPS では全てのメ命令が 32bit で表現される。

Field size	6	5	5	5	5	6	
R	op	rs	rt	rd	shamt	funct	
I	op	rs	rt	address/immediate			
J	op	target address					

表 7.1 MIPS の命令フォーマット。

参考文献

[1]