锐能微双核 MCU 芯片用户手册

版本：V1.1.1 2025.12.10

仅供战略合作单位使用 绝密

深圳市锐能微科技有限公司

修改记录

文 件编号	版本号	拟制人/修改人	拟制/修改日期	更改理由	主要更改内容（写要点即可）
	V0.0	锐能微	2025-9-30	初建	
	V0.1	锐能微	2025-9-30	修改	
	V0.2	锐能微	2025-10-1	修改	
	V0.3	锐能微	2025-10-10	修改	在简版手册基础上，各章节增加寄存器等详细内容
	V0.4.0	锐能微	2025-10-13	修改	用户手册评审修改
	V0.4.1	锐能微	2025-10-14	修改	用户手册评审修改
	V1.0.0	锐能微	2025-10-24	修改	用户手册评审修改
	V1.0.1	锐能微	2025-11-7	修改	更新 CMP&LVD 章节
	V1.0.2	锐能微	2025-11-11	修改	更新 WDT 章节，增加 WDT_STBY 寄存器
	V1.1.0	锐能微	2025-11-25	修改	1. 增加内核模块章节； 2. 28.3 LCD 操作步骤章节修改；
	V1.1.1	锐能微	2025-12-10	修改	1. 修改 DSP 章节部分寄存器描述，包括 DMA_SRBADR、DMA_TRBADR、DMA_LEN 描述，增加插值和滤波器模式说明；统一 DSP 章节位倒序写法为 BITREV 2. 增加 CORE1_CKE 寄存器 3. 修改 RTC_XT0 寄存器 T0 可表示范围 4. 统一 I-Cache，D-Cache，RN8318 V4 名称 5.修改 GPIO 章节 PA04 引脚 LVD 复用说明 6.修改 DMA 章节部分描述

仅供战略合作单位使用，绝密

目录

1 概述 24

1.1 产品定位 24
1.2 产品特点 24
1.3 系统框图 27
1.4 封装和型号选择 27
1.5 管脚排列 28
1.5.1 管脚排列图 28
1.5.2 引脚类型说明 31
1.5.3 引脚定义说明 31

2 电气特性 48

3 系统架构 52

3.1 简介 52
3.2 RISC-V 内核 53
3.3 总线架构 54
3.3.1 整体框图 54
3.3.2 总线矩阵 55
3.4 存储映射 56
3.4.1 存储映射图 56
3.4.2 详细地址映射表 56
3.4.3 Bitband 区域 63
3.4.4 主机安全属性 63

4 系统控制 64

4.1 电源管理单元（PMU） 64
4.1.1 电源方案 64
4.1.2 电源控制 66
4.1.3 电源监测 67
4.2 时钟管理单元（CMU） 67
4.3 复位管理单元（RMU） 68
4.4 功耗模式 68
4.4.1 概述 68
4.4.2 HCM 模式 69
4.4.3 RCM 模式 69
4.4.4 LCM 模式 69
4.4.5 Sleep 模式 70
4.5 休眠唤醒方案 70
4.5.1 概述 70
4.5.2 单核 Core0 休眠唤醒方案 70
4.5.3 单核 Core1 休眠唤醒方案 72
4.5.4 双核休眠唤醒方案 73

仅供战略合作单位使用 绝密

4.6 CORE0 系统控制寄存器 74
4.6.1 密码类寄存器 74
4.6.2 时钟控制类寄存器 75
4.6.3 时钟校准类寄存器 89
4.6.4 复位类寄存器 92
4.6.5 模拟功能类寄存器 98
4.6.6 数字功能类寄存器 99
4.6.7 芯片版本类寄存器 104
4.7 CORE1 系统控制寄存器 105
4.7.1 密码类寄存器 105
4.7.2 时钟控制类寄存器 105
4.7.3 复位类寄存器 114
4.7.4 数字功能类寄存器 120
4.7.5 芯片版本类寄存器 124

5 内核模块 126

5.1 TIMER 126
5.1.1 特点 126
5.1.2 寄存器 126
5.1.3 软件配置流程 127
5.2 ECLIC 128
5.2.1 特点 128
5.2.2 寄存器 132
5.2.3 软件配置流程 133
5.3 PMP 134
5.3.1 特点 134
5.3.2 寄存器 136
5.3.3 软件配置流程 137

6 时钟安全系统 LCSS 138

6.1 LCSS_VCC 138
6.1.1 简介 138
6.2 LCSS_VBAT 138
6.2.1 简介 138

7 DMA 139

7.1 简介 139
7.1.1 专有名词定义 139
7.2 特点 139
7.3 功能描述 139
7.3.1 通用 DMA 功能描述 139
7.3.2 专用 DMA 功能描述 142
7.3.3 SRAM DMA 仲裁功能描述 143
7.4 通用 DMA 寄存器 145

仅供战略合作单位使用 绝密

7.4.1 GDMA0 配置寄存器 GDMA0_SxCTRL（0x00+0x20*x）.....145
7.4.2 GDMA0 传输数据长度配置寄存器 GDMA0_SxNDTR（0x04+20*x）.....146
7.4.3 GDMA0 Memory 端基地址寄存器 GDMA0_SxMADR（0x08+20*x）.....146
7.4.4 GDMA0 传输数据长度配置寄存器 GDMA0_SxPADR（0x0C+20*x）.....147
7.4.5 GDMA0 外设中断使能配置寄存器 GDMA0 _SIE（0x200）.....147
7.4.6 GDMA0 外设中断标志寄存器 GDMA0_SIF（0x204）.....148
7.5 通用 GDMA1 寄存器.....150
7.5.1 GDMA1 配置寄存器 GDMA1_SxCTRL（0x00+0x20*x）.....150
7.5.2 GDMA1 传输数据长度配置寄存器 GDMA1_SxNDTR（0x04+20*x）.....151
7.5.3 GDMA1 Memory 端基地址寄存器 GDMA1_SxMADR（0x08+20*x）.....151
7.5.4 GDMA1 传输数据长度配置寄存器 GDMA1_SxPADR（0x0C+20*x）.....151
7.5.5 GDMA M2M 通道 i 配置寄存器 GDMA1_MiCTRL（0x100 +20*i）.....151
7.5.6 GDMA M2M 通道 i 传输数据长度配置寄存器 GDMA1_MiNDTR（0x104 +20*i）.....152
7.5.7 GDMA M2M 通道 i 目的地址寄存器 GDMA1_MiDADR（0x108 +20*i）.....152
7.5.8 GDMA M2M 通道 i 源地址寄存器 GDMA1_MiSADR（0x10C+20*i）.....153
7.5.9 GDMA1 外设中断使能配置寄存器 GDMA1 _SIE（0x200）.....153
7.5.10 GDMA1 外设中断标志寄存器 GDMA1_SIF（0x204）.....154
7.5.11 GDMA M2M 通道中断使能配置寄存器 GDMA1 _MIE（0x208）.....155
7.5.12 GDMA M2M 通道中断标志寄存器 GDMA1 _MIF（0x20C）.....156
7.6 软件配置流程及应用说明.....156

8 MAILBOX.....158

8.1 简介.....158
8.2 特点.....158
8.3 结构框图.....158
8.4 时钟和复位.....159
8.5 功能描述.....159
8.5.1 连接邮箱.....159
8.5.2 取消连接邮箱.....159
8.5.3 存储空间.....159
8.6 中断.....160
8.7 寄存器.....160
8.7.1 CSR（0x08）.....161
8.7.2 RESET（0x0C）.....162
8.7.3 LINKID（0x10）.....162
8.7.4 LOCKOUT（0x18）.....162
8.7.5 INTEN0（0x38）.....162
8.7.6 INTEN1（0x38）.....163
8.7.7 INTST0（0x3C）.....163
8.7.8 INTST1（0x3C）.....163
8.7.9 OPT（0x5C）.....164
8.7.10 FROZE（0x60）.....164
8.7.11 ID_VAL（0x64）.....164
8.7.12 ID_MASK（0xE4）.....164

仅供战略合作单位使用 绝密

8.7.13 MBX_KEY0（0x300） 165
8.7.14 MBX_KEY1（0x304） 165
8.8 软件操作流程 165
8.8.1 模块初始化流程 165
8.8.2 轮询方式通信流程 165
8.8.3 中断方式通信流程 167
8.8.4 应用注意事项 168
9 GIC 169
9.1 简介 169
9.2 特点 169
9.3 结构框图 169
9.4 功能描述 169
9.4.1 外部中断分发 169
9.4.2 核间中断 169
9.4.3 中断向量表 170
9.5 寄存器 173
9.5.1 CORE0_ICI_STA0（0x00） 174
9.5.2 CORE0_ICI_STA1（0x04） 174
9.5.3 CORE1_ICI_STA0（0x10） 174
9.5.4 CORE1_ICI_STA1（0x14） 175
9.5.5 ICI_GEN（0x20） 175
9.5.6 CORE_IND_LOCK（0x24） 175
9.5.7 CORE_NUM（0x28） 175
9.5.8 HART_NUM（0x2C） 175
9.5.9 SOC_IRQ_NUM（0x30） 176
9.5.10 SOC_INTn_INDICATOR, n=20~146（0x40~0x40+4*（n-20）） 176
9.6 软件配置流程及应用说明 176
9.6.1 核间中断配置流程 176
9.6.2 GIC 中断分发配置流程 176
10 HSEM 177
10.1 简介 177
10.2 功能描述 177
10.3 结构框图 177
10.4 时钟和复位 177
10.5 寄存器 177
10.5.1 SEMAPHORE0~31（0x00~0x7C） 178
10.6 软件配置流程及应用说明 178
10.6.1 HSEM（硬件信号量）配置流程 178
11 SCU 179
11.1 简介 179
11.2 特点 179

仅供合作单位使用 绝密

11.3 外设与安全机制列表 180
11.4 结构框图 182
11.5 外设访问规则 183
11.6 复位 184
11.7 寄存器描述 184
11.7.1 SCU_CFG 安全配置寄存器描述 185
11.7.2 SCU_IC 中断控制寄存器描述 190
11.8 软件使用流程 197

12 FLASH 198

12.1 简介 198
12.2 特点 198
12.3 时钟 198
12.4 功能描述 198
12.4.1 存储区域划分 198
12.5 寄存器定义 199

13 KEY STORE 200

13.1 简介 200
13.2 特点 200
13.3 基本原理 200
13.3.1 储存器件 200
13.3.2 储存形式 200
13.3.3 密钥区块 201
13.3.4 属性参数 201
13.4 寄存器定义 202

14 M2M 203

14.1 简介 203
14.2 特点 203
14.2.1 输入输出数据有效位宽配置 203
14.2.2 输出地址无效时可配 dummy 值 203
14.2.3 输出数据反序放置 203
14.2.4 源和目标地址可配置，输入数据长度可配置 203
14.2.5 数据按地址反序排列 204
14.3 实例说明 204
14.3.1 输入 4Bytes 有效，输出 3Bytes 有效 204
14.3.2 输入 2Bytes 有效，输出 4Bytes 有效 204
14.3.3 输入数据按 byte 反序存放（输入 4Bytes 有效，输出 2Bytes 有效） 204
14.3.4 数据按地址反序排列 204
14.4 搬运速度评估 205
14.5 设计细节点处理 205
14.6 寄存器描述 205
14.6.1 M2M_MODE 205

仅供战略合作单位使用 绝密

14.6.2 M2M_CTL 206
14.6.3 M2M_DUMMY 206
14.6.4 M2M_SADDR 206
14.6.5 M2M_DADDR 206
14.6.6 M2M_ILEN 207
14.6.7 M2M_IE 207
14.6.8 M2M_IF 207
14.7 软件操作流程 207

15 AOS 208

15.1 简介 208
15.2 特点 208
15.3 功能描述 208
15.3.1 触发源选择机制 208
15.3.2 触发目标 208
15.3.3 TC 的触发源 209
15.3.4 SIMPTC 的触发源 210
15.3.5 D2F 的触发源 210
15.3.6 IOCNT 的触发源 211
15.3.7 CLK_CAL 的触发源 211
15.3.8 ADC0 的触发源 212
15.3.9 DAC 的触发源 212
15.4 寄存器 213
15.4.1 SEC_EN（0x00） 213
15.4.2 NSEC_EN（0x04） 213
15.4.3 PE_TRGSELx（0x10~0x88, 0x90~0x98） 213
15.5 软件配置流程及应用说明 213

16 WDT 215

16.1 主要特点 215
16.2 寄存器说明 215
16.2.1 看门狗使能寄存器 WDT_EN（0x00） 215
16.2.2 看门狗配置寄存器 WDT_CTL (0x04) 216
16.2.3 看门狗密码寄存器 WDT_PASS(0x08) 217
16.2.4 看门狗 HALT 控制寄存器 WDT_HALT(0x14) 217
16.2.5 看门狗 STBY 控制寄存器 WDT_STBY(0x18) 217
16.2.6 看门狗 STOP 控制寄存器 WDT_STOP(0x1C) 218
16.2.7 看门狗计数器寄存器 WDT_CNT(0x20) 218

17 SIMPTC 219

17.1 简介 219
17.2 功能描述 219
17.3 寄存器 219
17.3.1 SIMPTCx_y_CTRL 控制寄存器（0x0） 220

仅供战略合作单位使用 绝密

17.3.2 SIMPTCx_ y_DN 目标计数值寄存器（0x4） 220
17.3.3 SIMPTCx_ y_VAL 当前计数值寄存器（0x8） 220
17.3.4 SIMPTCx_ y_IF 中断标志寄存器（0xC） 221

18 UART 222

18.1 简介 222
18.2 特点 222
18.3 结构框图 223
18.4 引脚定义 223
18.5 接口时序 224
18.6 功能描述 224
18.6.1 安全属性配置说明 224
18.6.2 波特率 225
18.6.3 数据帧格式 225
18.6.4 其他设置 225
18.6.5 红外调制模块 226
18.6.6 DMA 功能 226
18.6.7 AOS 功能 226
18.6.8 LSRX 联动 226
18.6.9 UART 计量模式 227
18.7 寄存器 230
18.7.1 寄存器列表 231
18.7.2 UARTx_CTRL（0x00） 232
18.7.3 UARTx_BAUD（0x04） 235
18.7.4 UARTx_STA（0x08） 235
18.7.5 UARTx_TXD（0x0C） 236
18.7.6 UARTx_RXD（0x10） 236
18.7.7 UARTx_FDIV（0x14） 236
18.7.8 UARTx_DMA_CTL（0x18） 237
18.7.9 UARTx_DMA_TBADR（0x1C） 237
18.7.10 UARTx_DMA_RBADR（0x20） 237
18.7.11 UARTx_DMA_TLEN（0x24） 237
18.7.12 UARTx_DMA_RLEN（0x28） 238
18.7.13 UARTx_DMA_TADR（0x2C） 238
18.7.14 UARTx_DMA_RADR（0x30） 238
18.7.15 UARTx_DMA_IE（0x34） 238
18.7.16 UARTx_DMA_FLG（0x38） 238
18.7.17 UARTx_DMA_TO（0x3C） 239
18.7.18 UARTx_TX_DRLAY（UART0-5 相对偏移：0x40） 239
18.7.19 UART_CF_CTL（0x40） 239
18.7.20 UART_PFDAT（0x44） 240
18.7.21 UART_QFDAT（0x48） 240
18.7.22 UART_FPFDAT（0x4C） 240
18.7.23 UART_IRQDAT（0x50） 240

仅供联合作单位使用 绝密

18.7.24 UART_CF_OV（0x54） 240
18.7.25 UART_TW_CTL（0x58） 241
18.7.26 UART_TW_BAUD（0x5C） 241
18.7.27 UART_TW_EN（0x60） 241
18.7.28 UART_CAL_CTL（0x64） 241
18.7.29 UART_CAL_CNT（0x68） 242
18.7.30 UARTx_TX_DRLAY（UART6-7 相对偏移：0x6C） 242
18.8 软件配置流程及应用说明 242
18.8.1 UART 的安全属性配置 242
18.8.2 UART 常规功能配置流程 242
18.8.3 UART 红外调制功能配置流程 243
18.8.4 UART 的专用 DMA 功能 243
18.8.5 UART 的 AOS 功能 243
18.8.6 UART 与 LSRX 联动使用 243

19 TC 245

19.1 简介 245
19.2 特点 245
19.3 功能框图 246
19.4 寄存器描述 247
19.4.1 TC_CNT（0x00） 247
19.4.2 TC_PS（0x04） 247
19.4.3 TC_DN（0x0C） 247
19.4.4 TC_CCD0（0x14） 248
19.4.5 TC_CCD1（0x18） 248
19.4.6 TC_CCFG（0x1C） 248
19.4.7 TC_CTRL（0x20） 248
19.4.8 TC_CM0（0x24） 249
19.4.9 TC_CM1（0x28） 250
19.4.10 TC_IE（0x2C） 251
19.4.11 TC_STA（0x30） 252
19.4.12 TC_PWM_CFG（0x34） 252
19.4.13 TC_PWM_CTL（0x38） 253
19.4.14 TC_PWM_STA（0x3C） 253
19.4.15 TC_PWM_CNT（0x40） 254
19.4.16 TC_PWM_BADR（0x44） 254
19.4.17 TC_PWM_DMA_LEN（0x48） 255
19.4.18 TC_PWM_ADR（0x4C） 255
19.5 应用实例 255
19.5.1 间隔定时事件 255
19.5.2 方波输出 256
19.5.3 外部事件计数 256
19.5.4 外部清 0 和启动 257
19.5.5 自由运行模式 257

仅供联合作单位使用 绝密

19.5.6 PWM 输出 258
19.5.7 脉宽测量 259
19.5.8 定时器串联 260
19.5.9 定时器并联 260

20 LSRX 261

20.1 简介 261
20.2 特点 261
20.3 基本原理 261
20.3.1 LSRX 的对 LSTX 上传过零时间的修正 261
20.3.2 通道间帧头时间差分析 262
20.3.3 断相问题的处理 263
20.4 LSRX 整体实现方案 269
20.5 寄存器描述 271
20.6 软件操作流程 275
20.6.1 校准波形输出 275
20.6.2 RN8209C 单相表 275
20.6.3 RN8207E 三相锰铜表 275

21 LPUART 276

21.1 简介 276
21.2 特点 276
21.3 结构框图 276
21.4 接口时序 277
21.5 功能描述 277
21.5.1 LPUART 的 FIFO 功能 277
21.5.2 发送引擎 278
21.5.3 接收引擎 278
21.5.4 波特率发生器 279
21.5.5 奇偶校验位配置 280
21.5.6 LPUART 低功耗唤醒模式 280
21.6 寄存器 281
21.6.1 LPUART_MODE（0x00） 281
21.6.2 LPUART_IE（0x04） 282
21.6.3 LPUART_STA（0x08） 284
21.6.4 LPUART_BAUD（0xC） 285
21.6.5 LPUART_TXD（0x10） 286
21.6.6 LPUART_RXD（0x14） 286
21.6.7 LPUART_DMR（0x18） 286
21.7 软件配置流程及应用说明 286
21.7.1 发送流程 286
21.7.2 接收流程 287

22 7816 288

仅供战略合作单位使用 绝密

22.1 特点 288
22.2 寄存器描述 288
22.2.1 控制寄存器 288
22.2.2 时钟控制寄存器 290
22.2.3 波特率系数寄存器 291
22.2.4 状态寄存器 291
22.2.5 数据寄存器 293
22.3 软件配置流程及应用说明 293

23 USART 294

23.1 简介 294
23.2 特点 294
23.3 结构框图 295
23.4 引脚定义 295
23.5 功能描述 296
23.5.1 发送器 296
23.5.2 接收器 296
23.5.3 波特率生成 298
23.5.4 自动波特率检测 298
23.5.5 奇偶校验控制 298
23.5.6 USART 同步模式 298
23.5.7 单线半双工通信 300
23.5.8 使用 DMA 进行连续通信 300
23.5.9 硬件流控制 301
23.5.10 中断 302
23.6 寄存器 303
23.6.1 USARTx_TXDATA（0x00） 304
23.6.2 USARTx_RXDATA（0x04） 304
23.6.3 USARTx_TXCTRL（0x08） 304
23.6.4 USARTx_RXCTRL（0x0C） 304
23.6.5 USARTx_IE（0x10） 305
23.6.6 USARTx_STA（0x14） 306
23.6.7 USARTx_DIV（0x18） 307
23.6.8 USARTx_ SETUP（0x1C） 308
23.6.9 USARTx_ RX_SIZE（0x24） 310
23.6.10 USARTx_ TX_SIZE（0x30） 310
23.6.11 USARTx_ RX_IDLE（0x44） 310
23.6.12 USARTx_ RX_WM（0x48） 310
23.6.13 USARTx_ RX_FIFO_LEFT_ENTRY（0x4C） 310
23.6.14 USARTx _TX_FIFO_LEFT_ENTRY（0x50） 310
23.6.15 RX_LOW_LEVEL_CNT（0x5C） 311
23.7 软件配置流程及应用说明 311
23.7.1 异步通信 311
23.7.2 同步通信 312

仅供联合作单位使用 绝密

23.7.3 单线半双工通信 312
23.7.4 关闭通信 313

24 IIC 314

24.1 概述 314
24.2 寄存器描述 314
24.2.1 IIC 控制寄存器 IIC_CTL 314
24.2.2 IIC 时钟配置寄存器 IIC_CLK（修改） 315
24.2.3 IIC 状态指示寄存器 IIC_STAT 315
24.2.4 IIC 从设备地址寄存器 IIC_ADDR 316
24.2.5 IIC 收发数据寄存器 IIC_DATA 317
24.3 软件操作流程 317
24.3.1 IIC 作主机通信 317
24.3.2 IIC 作从机通信 317

25 SPI 318

25.1 简介 318
25.2 特点 318
25.3 功能描述 318
25.4 寄存器描述 320
25.4.1 寄存器列表 320
25.4.2 SPI 控制寄存器 SPI_CTL（0x00） 320
25.4.3 SPI 状态标识寄存器 SPI_STA（0x04） 322
25.4.4 SPI 数据发送寄存器 SPI_TXDATA （0x08） 323
25.4.5 SPI 数据接收寄存器 SPI_RXDATA （0x0C） 323
25.4.6 SPI 默认发送数据寄存器 SPI_TXDFLT（0x10） 323
25.4.7 SPI 专用 DMA 控制寄存器 SPI_DMA_CTL（0x14） 323
25.4.8 SPI 专用 DMA 发送起始地址寄存器 SPI_DMA_TBADR（0x18） 324
25.4.9 SPI 专用 DMA 接收起始地址寄存器 SPI_DMA_RBADR（0x1C） 324
25.4.10 SPI 专用 DMA 发送长度寄存器 SPI_DMA_TLEN（0x20） 324
25.4.11 SPI 专用 DMA 接收长度寄存器 SPI_DMA_RLEN（0x24） 324
25.4.12 SPI 专用 DMA 当前发送地址寄存器 SPI_DMA_TADR（0x28） 324
25.4.13 SPI 专用 DMA 当前发送地址寄存器 SPI_DMA_RADR（0x2C） 324
25.4.14 SPI 专用 DMA 中断使能寄存器 SPI_DMA_IE（0x30） 325
25.4.15 SPI 专用 DMA 中断标志寄存器 SPI_DMA_FLG（0x34） 325
25.4.16 SPI 采样延迟配置寄存器 SPI_DLYSAMP（0x38） 325

26 QSPI 327

26.1 简介 327
26.2 特点 327
26.3 信号线定义 327
26.4 接口时序 328
26.5 功能描述 330
26.5.1 命令序列 330

仅供电路合作单位使用 绝密

26.5.2 接口模式 331
26.5.3 SDR/DDR 模式 331
26.5.4 操作模式 332
26.5.5 CS 模式说明 332
26.6 寄存器 333
26.6.1 QSPI_SCKDIV（0x00） 334
26.6.2 QSPI_SCKMODE（0x04） 334
26.6.3 SPI_SCKSAMPLE（0x08） 334
26.6.4 QSPI_FORCE（0x0C） 335
26.6.5 QSPI_CSID（0x10） 335
26.6.6 QSPI_CSDEF（0x14） 335
26.6.7 QSPI_CSMODE（0x18） 335
26.6.8 QSPI_VERSION（0x1C） 336
26.6.9 QSPI_ADDR_WRAP（0x20） 336
26.6.10 QSPI_BOUNDARY_CFG（0x24） 336
26.6.11 QSPI_DELAY0（0x28） 336
26.6.12 QSPI_DELAY1（0x2C） 337
26.6.13 QSPI_FIFO_NUM（0x30） 337
26.6.14 QSPI_TSIZE（0x34） 338
26.6.15 QSPI_RSIZE（0x38） 338
26.6.16 QSPI_FMT（0x40） 338
26.6.17 QSPI_TXDATA（0x48） 339
26.6.18 QSPI_RXDATA（0x4C） 339
26.6.19 QSPI_TX_MARK（0x50） 339
26.6.20 QSPI_RX_MARK（0x54） 339
26.6.21 QSPI_FCTRL（0x60，XIP） 340
26.6.22 QSPI_FFMT（0x64，XIP） 340
26.6.23 QSPI_IE（0x70） 341
26.6.24 QSPI_IP（0x74） 342
26.6.25 QSPI_FFMT1（0x78 ，XIP） 343
26.6.26 QSPI_STATUS（0x7C） 343
26.6.27 QSPI_SDR_SCKSAMPLE（0x80） 345
26.6.28 QSPI_CR（0x84） 345
26.7 软件配置流程及应用说明 346
26.7.1 寄存器和 DMA 模式 346
26.7.2 XIP 模式 346
26.7.3 注意事项 347

27 GPIO 348

27.1 简介 348
27.2 特点 348
27.3 结构框图 348
27.4 功能描述 349
27.4.1 功能配置说明 349

仅供合作单位使用 绝密

27.4.2 通用 I/O 说明 349
27.4.3 输入模式 350
27.4.4 输出模式 350
27.4.5 复用功能模式 351
27.4.6 模拟模式 351
27.4.7 输入强制使能 352
27.4.8 按位操作 352
27.4.9 安全访问 353
27.5 寄存器 353
27.5.1 寄存器列表 354
27.5.2 GPIOx_MODE（0x00） 354
27.5.3 GPIOx_AEN（0x04） 355
27.5.4 GPIOx_ OTYPE（0x08） 355
27.5.5 GPIOx_OSPEED（0x0C） 355
27.5.6 GPIOx_FIE（0x10） 355
27.5.7 GPIOx_ITYPE（0x14） 356
27.5.8 GPIOx_UPDN（0x18） 356
27.5.9 GPIOx_IDATA（0x1C） 357
27.5.10 GPIOx_ODATA（0x20） 357
27.5.11 GPIOx_AFSEL0（0x24） 357
27.5.12 GPIOx_AFSEL1（0x28） 357
27.5.13 GPIOx_SET（0x2C） 358
27.5.14 GPIOx_CLR（0x30） 358
27.5.15 GPIOx_TG（0x34） 358
27.5.16 GPIO_DBG_KEY（0xB008 0070） 359
27.5.17 GPIO_DBG（0xB008 0074） 359
27.6 复用功能列表 359
27.7 软件配置流程及应用说明 368
27.7.1 根据系统控制章节内容，配置开启 GPIO 模块时钟 368
27.7.2 当 I/O 用作 JTAG 功能时的 GPIO 配置 368
27.7.3 当 I/O 用作通用 GPIO 功能时的 GPIO 配置 368

28 LCD 369

28.1 简介 369
28.1.1 扫描时钟频率 369
28.1.2 闪烁模式 369
28.1.3 LCD 驱动波形 370
28.1.4 偏置电压 375
28.1.5 LCD BUFFER 映射 375
28.2 寄存器描述 376
28.2.1 LCD 控制寄存器 LCD_CTL(0x00) 376
28.2.2 LCD 状态寄存器 LCD_STATUS(0x04) 377
28.2.3 LCD 时钟控制寄存器 LCD_CLKDIV(0x08) 378
28.2.4 LCD 闪烁控制寄存器 LCD_BLINK(0x0c) 378

仅供合作单位使用 绝密

28.2.5 LCD 闪烁控制寄存器 LCD_PS(0x10) 379
28.2.6 LCD 内部电阻串控制寄存器 LCD_RESCTL(0x14) 379
28.2.7 LCD 数据寄存器 LCD_BUF[i]（8 位寄存器） 380
28.3 LCD 操作步骤 381

29 KBI INTC 382

29.1 简介 382
29.2 特点 382
29.3 模块结构图 382
29.4 滤波 382
29.4.1 滤波时间 383
29.5 寄存器描述 383
29.5.1 寄存器列表 383
29.6 软件配置流程及应用说明 387

30 IOCNT 388

30.1 简介 388
30.2 特点 388
30.3 结构框图 388
30.4 功能描述 388
30.4.1 输入信号类型 388
30.4.2 脉冲计数 389
30.4.3 脉冲分频 392
30.4.4 脉冲电平反向输出 396
30.4.5 脉冲转发输出脉冲配置 396
30.4.6 软脉冲特殊命令 396
30.5 寄存器定义 397
30.5.1 脉冲转发配置寄存器 IOCNT_CFG0~4（0x0~0x10） 397
30.5.2 脉冲转发输出脉冲计数器 IOCNT_OUT0~4（0x20~0x30） 398
30.5.3 脉冲转发输入通道选择寄存器 IOCNT_CHNL（0x40） 398
30.5.4 脉冲转发控制寄存器 IOCNT_CTRL（0x48） 398
30.5.5 脉冲转发输出脉冲配置寄存器 IOCNT_CTL1（0x4C） 399
30.5.6 脉冲转发特殊命令寄存器 IOCNT_CMD（0x50） 400
30.5.7 脉冲转发输入脉冲余数寄存器 IOCNT_REMD0~4（0x60~0x70） 401
30.6 使用流程 401
30.6.1 内部脉冲转发 401
30.6.2 高电平脉宽有效 401
30.6.3 低电平脉宽有效 401
30.6.4 应用注意事项 402

31 D2F 403

31.1 简介 403
31.2 特点 403
31.3 寄存器 403

仅供战略合作单位使用 绝密

31.3.1 HFCONST0/1/2（0x00~0x08） 404
31.3.2 D2F_CTRL（0x30） 405
31.3.3 D2F_ CFG（0x34） 405
31.3.4 D2F_CF_CFG（0x40） 406
31.3.5 D2F_IE（0x50） 406
31.3.6 D2F_IF（0x54） 407
31.3.7 D2F_NOLOAD（0x58） 408
31.3.8 D2F_P00~11（0x60~0x8C） 409
31.3.9 D2F_E00~11（0x120~0x14C） 409
31.3.10 D2F_StartTh00~02（0x1E0~0x1E8） 409
31.4 软件配置流程及应用说明 409
31.4.1 软件写入积分 409
31.4.2 应用说明 410

32 安全执行环境 SPE 411

32.1 框架 411
32.2 SEA ENGINE 412
32.2.1 SEA 原子操作库函数 412
32.2.2 秘钥注册及生成 413
32.3 KEYSTORE 416
32.4 安全 BOOT 419

33 SEA 420

33.1 简介 420
33.2 AES 硬件加速单元 421
33.2.1 特点 421
33.2.2 时耗信息 421
33.3 HASH 硬件加速单元 421
33.3.1 特点 421
33.3.2 时耗信息 421
33.4 TRNG 真随机数发生器 421
33.4.1 特点 421
33.4.2 时耗信息 422
33.5 ECC 硬件加速单元 422
33.5.1 特点 422
33.5.2 时耗信息 422
33.6 RSA 硬件加速单元 422
33.6.1 特点 422
33.6.2 时耗信息 423
33.7 软件配置流程 423

34 AES 424

34.1 特性 424
34.2 时耗信息 424

仅供战略合作单位使用 绝密

34.3 软件配置流程 424

35 CRC 425

35.1 简介 425
35.2 特点 425
35.3 基本原理 425
35.4 功能描述 425
35.4.1 多项式 425
35.4.2 余数初始值 426
35.4.3 结果异或值 426
35.4.4 DMA 功能 426
35.4.5 输入数据反转 427
35.5 寄存器 428
35.5.1 CRCx_DR（0x00）（x=0,1,下同） 428
35.5.2 CRCx_STA（0x04） 429
35.5.3 CRCx_CR（0x08） 429
35.5.4 CRCx_INIT（0x0C） 430
35.5.5 CRCx_POL（0x10） 430
35.5.6 CRCx_XOR（0x14） 431
35.5.7 CRC0_DMA_CTL（0x18） 431
35.6 软件配置流程及应用说明 431
35.6.1 软件操作进行 CRC 计算 431
35.6.2 使用 DMA 进行计算 433

36 DSP 435

36.1 特点 435
36.2 计算引擎基本原理 435
36.2.1 单精度浮点数表示 435
36.2.2 特殊数值 435
36.2.3 浮点数舍入处理 436
36.2.4 IEEE754 标准 rounding 模式 436
36.2.5 本芯片的 rounding 模式 436
36.2.6 整数转浮点数原理 436
36.2.7 浮点数转整数原理 437
36.2.8 浮点数乘法原理 437
36.2.9 浮点数加法原理 437
36.2.10 蝶形运算原理 438
36.2.11 IIR 滤波器原理 438
36.2.12 FIR 滤波器原理 439
36.2.13 线性插值 439
36.2.14 Lagrange 插值 439
36.3 运算指令 440
36.3.1 整数转浮点数（int2fp/int2fp_dma） 440
36.3.2 浮点数转整数（fp2int/fp2int_dma） 441

仅供战略合作单位使用 绝密

36.3.3 浮点数乘法（fp_mult）.....442
36.3.4 浮点数加法（fp_add）.....442
36.3.5 浮点数减法（fp_sub）.....443
36.3.6 浮点数乘加运算（fp_mlad）.....443
36.3.7 浮点数蝶形运算（单次）（btfy /btfy_dma）.....444
36.3.8 正弦余弦计算（sin_cos）.....446
36.3.9 均方根和反正切（fp_sqrt/ fp_atan）.....447
36.3.10 浮点数除法器（fp_div）.....447
36.3.11 IIR 滤波器.....447
36.3.12 FIR 滤波器.....450
36.3.13 线性插值.....451
36.3.14 拉格朗日插值.....452
36.4 实现说明.....453
36.4.1 整数转浮点数.....453
36.4.2 浮点数转整数.....453
36.4.3 FFT 说明.....453
36.4.4 Cordic 说明.....454
36.5 寄存器.....456
36.5.1 寄存器列表.....456
36.5.2 MAC_CTL0（0x0）.....457
36.5.3 MAC_CTL1（0x04）.....458
36.5.4 MAC_CTL2（0x08）.....459
36.5.5 MAC_IN0（0x0C）.....459
36.5.6 MAC_IN1（0x10）.....459
36.5.7 MAC_IN2（0x14）.....459
36.5.8 MAC_IN3（0x18）.....459
36.5.9 MAC_IN4（0x1C）.....459
36.5.10 MAC_IN5（0x20）.....460
36.5.11 MAC_OUT0（0x24）.....460
36.5.12 MAC_OUT1（0x28）.....460
36.5.13 MAC_OUT2（0x2C）.....460
36.5.14 MAC_OUT3（0x30）.....460
36.5.15 DIV_IN0（0x34）.....460
36.5.16 DIV_IN1（0x38）.....460
36.5.17 DIV_OUT0（0x3C）.....461
36.5.18 DMA_SRBADR（0x40）.....461
36.5.19 DMA_SIBADR（0x44）.....461
36.5.20 DMA_PRBADR（0x48）.....461
36.5.21 DMA_PIBADR（0x4C）.....461
36.5.22 DMA_TRBADR（0x50）.....462
36.5.23 DMA_TIBADR（0x54）.....462
36.5.24 DMA_LEN（0x58）.....462
36.5.25 DSP_IE（0x5C）.....462

仅供联合作单位使用 绝密

36.5.26 DSP_FLG（0x60）.....463
36.5.27 ALU_STA0（0x64）.....464
36.5.28 ALU_STA1（0x68）.....465
36.5.29 CRD_CTL（0x6C）.....465
36.5.30 CRD_XIN（0x70）.....465
36.5.31 CRD_YIN（0x74）.....465
36.5.32 CRD_AMP（0x78）.....465
36.5.33 CRD_PHASE（0x7C）.....465
36.5.34 CRD_ANGLE（0x80）.....466
36.5.35 CRD_COSINE（0x84）.....466
36.5.36 CRD_SINE（0x88）.....466
36.5.37 CRD_IE（0x8C）.....466
36.5.38 CRD_FLG（0x90）.....466
36.5.39 INTP_LEN（0x94）.....467
36.5.40 INTP_LOC（0x98）.....467
36.5.41 INTP_STEP（0x9C）.....467
36.5.42 PFMODE（0xA0，新增）.....467
36.6 软件操作流程.....467
36.6.1 完整方案说明.....468
36.6.2 操作流程.....468

37 RTC.....469

37.1 概述.....469
37.2 特点.....469
37.3 寄存器.....469
37.3.1 寄存器列表.....469
37.3.2 RTC 寄存器组.....473
37.3.3 二次曲线补偿寄存器组.....484
37.3.4 四次曲线补偿寄存器组.....486
37.3.5 结果输出寄存器组.....488
37.3.6 二次补偿寄存器组.....491
37.3.7 RTC IO 口控制寄存器组.....491
37.3.8 开盖检测冻结时间寄存器组.....496
37.3.9 用户自定义寄存器组.....498
37.4 KEYOUT 功能说明.....498
37.5 RTC 时钟读写步骤.....499
37.6 RTC 校准步骤.....499
37.7 RTC 定时器操作步骤.....499

38 模拟外设.....501

38.1 概述.....501
38.2 系统框图.....501
38.3 寄存器.....501
38.3.1 寄存器列表.....501

仅供联合作单位使用 绝密

38.3.2 AD_CTRL（0x0） 502
38.3.3 AD_START（0x4） 503
38.3.4 AD_STAT（0x8） 503
38.3.5 AD_DATA（0xC） 504
38.3.6 AD_CTRL1（0x18） 504
38.3.7 AD_DATA2（0x1C） 504
38.3.8 AD_CTRL3（0x20） 505
38.3.9 AD_DATA3（0x24） 505
38.3.10 ANA_RST_STAT（0x28） 505
38.3.11 ANA_PAD（0x3C） 505
38.3.12 ANA_RST（0x40） 506
38.4 ADC 电压检测步骤 506
38.5 VBAT 电压检测 507
38.6 VBAT BOR 复位检测 507

39 CMP&LVD 508

39.1 特点 508
39.2 寄存器 508
39.2.1 LVD_CTL（0x00） 508
39.2.2 CMP_CTL（0x04） 510
39.2.3 LVDCMP_IE（0x08） 512
39.2.4 LVDCMP_IF（0x0C） 512
39.2.5 LVD_PWD（0x10） 512
39.2.6 CMP2_PWD（0x14） 513
39.2.7 CMP1_PWD（0x18） 513
39.3 软件配置流程及应用说明 513

40 ADC0 515

40.1 简介 515
40.2 特点 515
40.3 结构框图 516
40.4 引脚定义 516
40.5 时钟和复位 516
40.6 功能描述 517
40.6.1 开关控制 517
40.6.2 采样率 517
40.6.3 通道选择 517
40.6.4 触发源选择 518
40.6.5 转换模式 518
40.6.6 模拟看门狗 520
40.6.7 可编程的采样时间 520
40.6.8 数据管理 520
40.6.9 校正功能 521
40.6.10 与 DAC 联动 522

仅供战略合作单位使用 绝密

40.6.11 空转换功能 522
40.6.12 中断 522
40.7 寄存器 523
40.7.1 寄存器映射表 523
40.7.2 寄存器说明 524
40.8 软件配置流程及应用说明 531
40.8.1 ADC0 正常使用流程 531

41 DAC 533

41.1 简介 533
41.2 特点 533
41.3 结构框图 533
41.4 引脚定义 533
41.5 时钟和复位 534
41.6 功能描述 534
41.6.1 数据对齐格式 534
41.6.2 DAC 输出电压 534
41.6.3 DAC 输出缓冲 534
41.6.4 DAC 输出模式 534
41.6.5 DMA 功能 535
41.6.6 A/D 转换优先功能 535
41.6.7 采样保持模式 536
41.6.8 中断 536
41.7 寄存器 536
41.7.1 寄存器映射表 536
41.7.2 寄存器说明 537
41.8 软件配置流程及其应用说明 541
41.8.1 连续模式应用流程 541
41.8.2 软件触发模式应用流程 542
41.8.3 硬件触发模式应用流程 542
41.8.4 输出 buffer 校准流程 543
41.8.5 其他应用说明 543

42 调试支持 DBG 544

42.1 简介 544
42.2 JTAG TAP 控制器 545
42.3 调试架构 547
42.3.1 指令寄存器 548
42.3.2 数据寄存器 548

43 BOOTLOADER 552

43.1 简介 552
43.2 NVR 配置 552
43.3 在系统编程（ISP） 554

仅供联合作单位使用 绝密

43.3.1 ISP 状态 554
43.3.2 保护等级 554
43.3.3 ISP 流程 554
43.4 在应用编程（IAP） 556
43.4.1 IAP 返回值 557
43.4.2 IAP 命令 557
43.5 FLASH 引导 561
43.5.1 向量表校验和判断 561
43.5.2 FLASH 验签 561
43.6 BOOTLOADER 资源使用 562
44 封装尺寸及焊接条件 563
44.1 封装尺寸 563
44.1.1 LQFP128L 563
44.1.2 LQFP100L 564
44.1.3 LQFP64L 565
44.2 回流焊炉的温度设定曲线 568

仅供战略合作单位使用 绝密

1 概述

1.1 产品定位

- 满足电表功能安全认证需求，可以通过 CMVP/PSA 等安全认证；
- 满足电表法制计量独立需求，保证计量与管理可以在物理上进行隔绝，同时保证足够的灵活性，任何外设都可以独立工作在不同的内核总线上，满足不同客户、不同市场的需求。
- 锐能微 RSIC-V 双核系列 MCU 在硬件上与锐能微 AMR 内核的 V2/V3 版向下兼容。FLASH 容量扩大至 1MB，RAM 容量扩大到 160KB；同时支持 FLASH 和 RAM 扩展，可支持更大的 FLASH 及 RAM 容量。
- 既可以作为双核 MCU 使用，也可以作为单核 MCU 使用，应用核 Core1 最高主频为 58.9824MHz，性能等同 M33；安全核 Core0 最高主频为 29.4912MHz，性能等同 M23。
- 芯片具备独立的安全加密内核，数据安全至关重要，芯片内部的安全引擎提供可靠的数据安全存储管理机制确保敏感数据被加密存储以保证数据存储的安全性安全核处于 SPE 中，应用核处于 NSPE 中，安全核的寄存器与缓存数据无法被应用核访问，与 NSPE 物理隔离。

1.2 产品特点

基本特点：

- 高集成：32bit RISC-V 双核 MCU + 1MB 嵌入式 FLASH+160KB 嵌入式 SRAM+独立供电硬件温补 RTC+ LCD 控制器+满足功能安全认证需求的 AES/ECC 硬件加密+DSP 加速器。
- Core1 为应用核，性能等同 M33，最高主频为 58.9824MHz。
- Core0 为安全核，性能等同 M23，满足 TEE 架构，最高主频为 29.4912MHz。
- 单核应用，如果主频够用，建议选用 Core0，该核默认启动工作；如果不选择该核，需要使用锐能微在 FLASH NVR 空间内置安全启动的固件来屏蔽 Core0。
- 单核应用，如果需要更高的主频，并且需要 FPU 功能，可选择使用 Core1；使用 Core1 时需要使用编程器烧录特殊的安全启动代码，安全启动代码运行在 Core0。
- 双核应用，客户应用代码分为不可升级的安全代码（推荐为安全加密+法制计量，运行于 Core0）和可升级的应用代码（推荐为管理/通信等功能，运行于 Core1）
- 支持 QSPI 接口扩展 FLASH，程序空间可扩展至 4MB，为将来预留足够的程序空间；
- 支持 QSPI 接口扩展 SRAM，SRAM 可扩展至 512KB，为将来预留足够的 SRAM 空间；
- 宽电压：
  - 典型条件下 2.3V~5.5V 电压范围保证 MCU 正常工作，可配置为 1.8V~5.5V 电压范围内 MCU 低速运行；
  - 典型条件下 2.3V~5.5V 电压范围保证 RTC 实时温补并计时正常；
  - 典型条件下 1.2V~5.5V 电压范围保证 RTC 固定温补并计时正常；
- 高性能：
  - 32.768KHz 单晶振和 32.768KHz 晶振+外部高频晶振条件下，大核最高工作频率可达到 58.9824MHz（32.768KHz、1.8432MHz、7.3728MHz、14.7456MHz、29.4912MHz、58.9824MHz 可选），小核最高工作频率 29.491MHz
  - 内部高频 RCH 最高可工作在 59Mhz 下，全温度范围可保证±1%精度，可用作备份时钟。
- 低功耗：
  - MCU 子系统工作在 32.768KHz 下功耗优于 18μA；
  - 休眠模式下芯片整体功耗约为 8μA（RTC 自动温补；所有 RAM 保持；MCU 及数字外设不掉电；支持中断唤醒）；

仅供成都合作单位使用 绝密

- VBAT 域功耗典型值约为 1.8μA；
- LCD 功耗约为 5μA，常显芯片整体功耗 13uA（电阻串分压模式，含 6COM 显示屏功耗）；
- LCD 功耗约为 10μA，常显芯片整体功耗 18uA（电荷泵模式，含 8COM 显示屏功耗）；

- 高精度：
  - RTC 在全温度范围（-40 度~85 度）内秒脉冲误差＜±5ppm，最小校正刻度为 0.0339ppm；
- 处理器相关：
  - RSIC-V 双核，其中大核 Core1 为应用核，其性能与 ARM M33 等同；小核 Core0 为安全核，其性能与 ARM M23 等同；
  - 1MB 嵌入式 FLASH 存储器，可支持 QSPI 接口扩展 FLASH 空间至 4MB，预留合封 FLASH 芯片作为扩展程序空间；
  - 160KB 嵌入式 SRAM，嵌入式 SRAM 永不掉电；可支持 QSPI 接口扩展 SRAM 至 512KB，预留合封 SRAM 芯片作为扩展 RAM 空间；
- 内嵌系统定时器；
- 支持外部中断等多种唤醒方式；
- 提供完善的集成开发软硬件环境；
- DSP：
  - 支持整数和浮点数的相互转换；
  - 支持浮点数加法、减法、乘法、除法；
  - 支持单次蝶形运算（复数）以及 DMA 连续蝶形运算；
  - 支持基-2FFT 整个过程，支持点数 64、128、256、512、1024；
  - 支持 BITREV 自动搬运数据操作，支持点数 4、8、16、32、64、128、256、512、1024；
  - 支持正弦、余弦计算；
  - 支持方均根计算；
  - 支持反正切计算；
  - 支持 IIR 单次计算，支持 IIR DMA 计算；
  - 支持 FIR 滤波运算；
  - 支持线性插值运算；
  - 支持拉格朗日插值运算；
- RTC：
  - 硬件自动温补，满足标准要求的精度和功耗，温补不需要 MCU 参与；
  - 温度传感器：-40℃～85℃范围内测温精度为±1℃；
  - RTC 万年历及自动温补电路独立使用 VBAT 引脚供电；
  - VBAT 域功耗典型值优于 1.8uA；
  - 开启温补时间约为 2ms，温度典型功耗 250μA，如果 30 秒开启一次，平均功耗为 0.016μA；
- LCD：
  - LQFP128 封装：4*40、6*38、8*36；
  - LQFP100 封装：4*34、6*32、8*30；
  - 支持 ChargePUMP 和内置电阻列分压模式可选，两种模式硬件兼容，如果需要更低的显示功耗，可选择电阻串分压方式。
  - LCD 模块功耗优于 5μA（电阻列分压方案）。
- 电能积分单元 D2F：提供 12 个 D2F 积分器，其中 3 个积分器支持脉冲输出。用于三相锰铜表、单相双锰铜表等特殊应用场合。
- 脉冲转发功能 IOCNT：支持 5 路，将 GPIO 上输入的脉冲或者内部脉冲，经过分频，电平取反等操作后

仅供战略合作单位使用 绝密

再从 GPIO 口转发出来的功能。同时具备记录输入和输出脉冲个数的功能，用于对计量芯片的电能脉冲进行计数和转发等。

- 内存搬运单元 M2M：1 个 M2M 模块，可实现内存数据的自动搬移。
- 加密单元 SEA：
  - 硬件真随机数产生器，符合美国 NIST 的 FIPS 140-2 标准；
  - AES 硬件加速单元；
  - ECC 硬件加速单元；
  - RSA 硬件加速单元；
  - HASH 散列算法硬件加速单元；
- 除 SEA 单元，另备独立 AES 加密单元；
- CRC:2 个，其中一路支持 DMA，支持对数据进行硬件自动 CRC 校验计算；

其他外设：

- 高速 GPIO，支持与不同电压外设器件的接口：
- 12bit 低速 ADC：温度传感器/电池电压检测/通用 ADC 分时复用；
- 电压检测 LVD：检测芯片电源电压；检测外部电压；
- 两个低功耗比较器 CMP：检测外部电压，用于电表上下电检测；
- 高速 SAR ADC：ADC0,12 路分时复用；
- DAC：模数转换器，2 路输出；
- 扩展定时器：包括 2 个 32bit 多功能定时器 TC，4 个 32bit 简单定时器 SIMPTC，1 个 32bit 的简单定时器 SYS_TC；
- UART：8 个，支持自动波特率，支持红外调制（32.768KHz 主频下也可支持红外调制），支持 UART 唤醒，支持电平反转，支持 DMA；
- LPUART:1 个，支持低功耗串口通信；
- USART:2 个，支持 DMA；
- 7816 口：2 个,可独立使用；
- I2C：2 个；
- SPI：4 个，支持 DMA；
- QSPI:2 个，支持 DMA；
- 硬件看门狗；
- 按键和外部引脚中断：32 个，管脚复用；

仅供战略合作单位使用 绝密

1.3 系统框图



图 1-1 双核 MCU 结构框图

1.4 封装和型号选择

四种型号三种封装：

- LQFP128L，RN8318 V4 兼容 RN8318 V2；
- LQFP100L，RN8615 V4 兼容 RN8615 V2；
- LQFP100L，RN8613 V4 兼容 RN8613 V2；
- LQFP64L，RN8611 V4 兼容 RN8611 V2。

注：

RN8613 V4 为单核 Core1 MCU，Meomy 为 1MB FLASH+128KB SRAM；

RN8318 V4、RN8615 V4、RN8611 V4 除封装不同导致 IO 支持外设个数有差别，内部全部资源均开放。

仅供商务合作洽谈使用

1.5 管脚排列

1.5.1 管脚排列图



图 1-2 RN8318 V4 管脚排列图

仅供联合作业使用 绝密



图 1-3 RN8615 V4 管脚排列图

仅供锐能微单相使用



图 1-4 RN8611 V4 管脚排列图

仅供战略合作单位使用 保密

1.5.2 引脚类型说明

	Cell Type				Input Option				LCD Option	Output option		说明
类型	模拟	双向	输入	输出	上拉	下拉	施密特	TTL/CMOS	SEG/COM	开漏	驱动	
PAB	√	√			√			√		√	√	
PABV	√	√			√			√		√		
PABV_A3	√	√			√			√		√		驱动：3mA
PAB_CMP	√	√			√			√		√	√	
PB		√			√	√		√		√	√	
PB_B		√			√	√		√		√	√	
PB_BI		√			√	√		√		√	√	
PB37		√			√	√		√		√	√	HOSCI
PB36_BI		√			√	√		√		√	√	HOSCO
PBC		√				√		√			√	输出：真开漏输出，驱动：sink 可配
PBL		√				√		√	√		√	输出：真开漏输出，驱动：sink 可配
PBL_B		√				√		√	√		√	输出：真开漏输出，驱动：sink 可配
PBL_BI		√			√	√		√	√		√	输出：真开漏输出，驱动：sink 可配
PLCDVD												LCDVD power pad
PIU			√		√		√					RSTN
PID			√			√	√					TEST

1.5.3 引脚定义说明

RN8615 V4 RN8613 V4	RN8318 V4	RN8611 V4	Pin Function	Type	Descrptions
LQFP100L	LQFP128L	LQFP64L			
Pin Number					
1	1	63	PG14	PB	GPIO
			JTCK		JTAG 时钟
			SPI_MISO		SPIx 主机输入从机输出(x=0-3)
			RX2		UART2 接收
			RX3		UART3 接收
			LPUART_RX		LPUART 接收
			TC1_N[1]		定时器 1 通道 1 比较负向输出
2	2	64	PG15	PB_BI	GPIO
			JTMS		JTAG 模式选择
			SPI_MOSI		SPIx 主机输出从机输入(x=0-3)
			TX2		UART2 发送

仅供战略合作单位使用 绝密

			TX3		UART3 发送
			LPUART_TX		LPUART 发送
			TC1_P[1]		定时器 1 通道 1 比较正向输出
NC	3	NC	PH00	PAB_CMP	GPIO
			ADC0AIN0		ADC0 外部通道 0 输入
			RX6		UART6 接收
			RX7		UART7 接收
			KEY0[3]		按键 0[3](原 KEY3)
			TC0_P[1]		定时器 0 通道 1 比较正向输出
			TCIN[3]		定时器输入通道 3
			CF1		D2F1 输出
NC	4	NC	PH01	PAB_CMP	GPIO
			ADC0AIN1		ADC0 外部通道 1 输入
			TX6		UART6 发送
			TX7		UART7 发送
			KEY0[11]		按键 0[11](原 INT3)
			TC0_N[1]		定时器 0 通道 1 比较负向输出
			TCIN[10]		定时器输入通道 10
			CF0		D2F0 输出
3	5	1	LDO15	电源	内置 1.5VLDO 的输出，给芯片 1.5V 数字域供电，应外接 1μf 电容并联 0.1μf 电容去耦
4	6	2	PA00	PAB	GPIO
			AIN0		SAR_ADC 外部通道 0 输入
			RX2		UART2 接收
			RX3		UART3 接收
			KEY0[2]		按键 0[2](原 KEY2)
5	7	3	PA01	PAB	GPIO
			AIN1		SAR_ADC 外部通道 1 输入
			TX2		UART2 发送
			TX3		UART3 发送
			KEY0[3]		按键 0[3]（原 KEY3）
6	8	NC	PA02	PAB_CMP	GPIO
			AIN2		SAR_ADC 外部通道 2 输入
			CMP1		比较器输入 1
7	9	4	PA03	PAB_CMP	GPIO
			AIN3		SAR_ADC 外部通道 3 输入
			CMP2		比较器输入 2
			RX6		UART6 接收
			RX7		UART7 接收
8	10	NC	PA04	PAB	GPIO
			AIN4		SAR_ADC 外部通道 4 输入
			LVDIN		掉电检测输入

仅供战略合作单位使用 绝密

			TX6		UART6 发送
			TX7		UART7 发送
			KEY0[4]		按键 0[4](原 KEY4)
9	11	5	RSTN	PIU	PIN 复位输入,内部 10K 上拉电阻
10	12	6	PA05	PAB_CMP	GPIO
			ADC0AIN2		ADC0 外部通道 2 输入
			DAC01		DAC 输出通道 1
			SPI3_SCSN		SPI3 片选
			USART0_TX		USART0 发送
11	13	7	PA06	PAB_CMP	GPIO
			ADC0AIN3		ADC0 外部通道 3 输入
			SPI3_SCLK		SPI3 时钟
			USART0_RX		USART0 接收
12	14	8	PA07	PAB_CMP	GPIO
			ADC0AIN4		ADC0 外部通道 4 输入
			SPI3_MISO		SPI3 主机输入从机输出
			USART0_CK		USART0 同步模式时钟
13	15	9	PA08	PAB_CMP	GPIO
			ADC0AIN5		ADC0 外部通道 5 输入
			SPI3_MOSI		SPI3 主机输出从机输入
			USART0_RTS		USART0 硬件流控(发送请求)
NC	16	NC	PA09	PAB_CMP	GPIO
			ADC0AIN6		ADC0 外部通道 6 输入
			KEY0[2]		按键 0[2](原 KEY2)
			TC0_P[0]		定时器 0 通道 0 比较正向输出
14	17	10	VSS	地	地
15	18	NC	PA10	PAB_CMP	GPIO
			ADC0AIN7		ADC0 外部通道 7 输入
			USART0_CTS		USART0 硬件流控(发送允许)
			KEY0[1]		按键 0[1](原 KEY1)
			TC0_N[0]		定时器 0 通道 0 比较负向输出
			TCIN[8]		定时器输入通道 8
16	19	11	VCC	电源	主电电源输入，应外接 4.7uf 电容并联 0.4uf 电容去耦
17	20	12	VBAT	电源	3.6V 电池或超级电容输入引脚，仅给 RTC 部分供电，同时也是 SAR_ADC 的输入。对该引脚做测量时内部有两个 300K 的电阻做分压，并使用 0.5 倍增益。建议外接 RC 滤波（R=10Ω，C=1μF）
18	21	13	LDO_VBAT	电源	VBAT 域 2V LDO 输出，外部需接 0.22μF 电容
19	22	14	VREF	电源	SAR_ADC 的参考输入
20	23	NC	PL00	PABV	GPIO
			TCIN[6]		定时器输入通道 6

仅供战略合作单位使用 绝密

			TC1_N[1]		定时器 1 通道 1 比较负向输出
			RTCOUT		RTC 输出
21	24	NC	PL01	PABV	GPIO
			AIN5		SAR_ADC 外部通道 5 输入
			KEY0[6]		按键 0[6](原 KEY6)
22	25	NC	PL02	PABV_A3	GPIO
			AIN6		SAR_ADC 外部通道 6 输入
			KEY0[7]		按键 0[7](原 KEY7)
23	NC	15	AGND_VBAT	地	VBAT 域模拟地
24	26	NC	PL03	PABV	GPIO
			AIN7		SAR_ADC 外部通道 7 输入
25	27	16	XO	时钟	32.768KHz 无源晶振输出
26	28	17	XI	时钟	32.768KHz 无源晶振输入
NC	29	NC	PA11	PAB	GPIO
			AIN8		SAR_ADC 外部通道 8 输入
			SPI_SCSN		SPIx 片选(x=0-3)
			QSPI0_CSN		QSPI0 片选
			KEY0[4]		按键 0[4](原 KEY4)
			TC1_N[0]		定时器 1 通道 0 比较负向输出
			TCIN[4]		定时器输入通道 4
NC	30	NC	PA12	PAB	GPIO
			AIN9		SAR_ADC 外部通道 9 输入
			SPI_SCLK		SPIx 时钟(x=0-3)
			QSPI0_SCLK		QSPI0 时钟
			KEY0[5]		按键 0[5](原 KEY5)
			TC1_P[0]		定时器 1 通道 0 比较正向输出
			TCIN[5]		定时器输入通道 5
NC	31	NC	PA13	PAB_CMP	GPIO
			ADC0AIN8		ADC0 外部通道 8 输入
			SPI_MISO		SPIx 主机输入从机输出(x=0-3)
			QSPI0_SI (IO1)		QSPI0 串行输入
			KEY0[6]		按键 0[6](原 KEY6)
			TC1_N[1]		定时器 1 通道 1 比较负向输出
			TCIN[6]		定时器输入通道 6
NC	32	18	PA14	PAB_CMP	GPIO
			ADC0AIN9		ADC0 外部通道 9 输入
			SPI_MOSI		SPIx 主机输出从机输入(x=0-3)
			QSPI0_SO (IO0)		QSPI0 串行输出
			KEY0[7]		按键 0[7](原 KEY7)
			TC1_P[1]		定时器 1 通道 1 比较正向输出

仅供战略合作单位使用 绝密

			TCIN[7]		定时器输入通道 7
27	33	NC	PA15	PAB_CMP	GPIO
			ADC0AIN10		ADC0 外部通道 10 输入
			DAC00		DAC 输出通道 0
			QSPI0_WPN (IO2)		QSPI0 写保护(低电平有效)
			RX4		UART4 接收
			RX5		UART5 接收
			KEY0[6]		按键 0[6](原 KEY6)
NC	34	19	PB00	PB_B	GPIO
			SPI0_SCSN		SPI0 片选
			QSPI0_CSN		QSPI0 片选
			TX4		UART4 发送
			TX5		UART5 发送
			78160_CLK		78160 时钟
NC	35	20	PB01	PB	GPIO
			SPI0_SCLK		SPI0 时钟
			QSPI0_SCLK		QSPI0 时钟
			TX4		UART4 发送
			TX5		UART5 发送
			78160_IO		78160 双向通道
NC	36	21	PB02	PB	GPIO
			SPI0_MISO		SPI0 主机输入从机输出
			QSPI0_SI (IO0)		QSPI0 串行输入
			RX4		UART4 接收
			RX5		UART5 接收
			78160_I		78160 单向输入通道
NC	37	22	PB03	PB	GPIO
			SPI0_MOSI		SPI0 主机输出从机输入
			QSPI0_SO (IO0)		QSPI0 串行输出
			TX6		UART6 发送
			TX7		UART7 发送
			78161_CLK		78161 时钟
NC	38	23	PB04	PAB_CMP	GPIO
			ADC0AIN11		ADC0 外部通道 11 输入
			QSPI0_HOLDN (IO3)		QSPI0 保持(低有效)
			RX6		UART6 接收
			RX7		UART7 接收
			KEY1[0]		按键 1[0]

仅供战略合作单位使用 绝密

28	39	24	PB05	PB_B	GPIO
			SPI_MISO		SPIx 主机输入从机输出(x=0-3)
			RX4		UART4 接收
			RX5		UART5 接收
			LPUART_RX		LPUART 接收
			78161_IO		78161 双向通道
			CF1		D2F1 输出
			CF2		D2F2 输出
29	40	25	PB06	PB	GPIO
			SPI_MOSI		SPIx 主机输出从机输入(x=0-3)
			TX4		UART4 发送
			TX5		UART5 发送
			LPUART_TX		LPUART 发送
			78161_I		78161 单相输入通道
			CF0		D2F0 输出
			CF1		D2F1 输出
NC	41	NC	PB07	PB	GPIO
			TX6		UART6 发送
			TX7		UART7 发送
			KEY1[1]		按键 1[1]
			TC0_N[0]		定时器 0 通道 0 比较负向输出
NC	42	NC	PB08	PBL	GPIO
			SEG35		LCD 驱动 SEG 端口
			I2C0_SDA		I2C0 数据
			KEY0[12]		按键 0[12](原 INT4)
			IOCNT4		IOCNT 脉冲输出通道 4
NC	43	NC	PB09	PBL	GPIO
			SEG34		LCD 驱动 SEG 端口
			I2C0_SCL		I2C0 时钟
			KEY0[11]		按键 0[11](原 INT3)
			IOCNT0		IOCNT 脉冲输出通道 0
30	44	NC	PB10	PBL_B	GPIO
			SEG33		LCD 驱动 SEG 端口
			KEY0[10]		按键 0[10](原 INT2)
			CF2		D2F2 输出
31	45	NC	PB11	PBL	GPIO
			SEG32		LCD 驱动 SEG 端口
			KEY0[9]		按键 0[9](原 INT1)
			CF1		D2F1 输出
32	46	NC	PB12	PBL	GPIO
			SEG31		LCD 驱动 SEG 端口
			KEY0[8]		按键 0[8](原 INT0)

仅供战略合作单位使用 绝密

			CF0		D2F0 输出
33	47	26	PB13	PB	GPIO
			SPI_SCLK		SPI 时钟(x=0-3)
			RX6		UART6 接收
			RX7		UART7 接收
			LPUART_RX		LPUART 接收
			KEY1[7]		按键 1[7]
			TC0_P[0]		定时器 0 通道 0 比较正向输出
			TCIN[0]		定时器输入通道 0
34	48	NC	PB14	PBL	GPIO
			SEG30		LCD 驱动 SEG 端口
			KEY1[15]		按键 1[15]
			RTCOUT		RTC 输出
35	49	NC	PB15	PBL	GPIO
			SEG29		LCD 驱动 SEG 端口
			I2C1_SDA		I2C1 数据
			KEY1[14]		按键 1[14]
36	50	NC	PC00	PBL	GPIO
			SEG28		LCD 驱动 SEG 端口
			I2C1_SCL		I2C1 时钟
			KEY1[13]		按键 1[13]
37	51	NC	PC01	PBL_B	GPIO
			SEG27		LCD 驱动 SEG 端口
			I2C0_SDA		I2C0 数据
			KEY1[12]		按键 1[12]
38	52	NC	PC02	PBL	GPIO
			SEG26		LCD 驱动 SEG 端口
			I2C0_SCL		I2C0 时钟
			KEY1[11]		按键 1[11]
			IOCNT4		IOCNT 脉冲输出通道 4
39	53	NC	PC03	PBL	GPIO
			SEG25		LCD 驱动 SEG 端口
			KEY1[10]		按键 1[10]
			IOCNT3		IOCNT 脉冲输出通道 3
40	54	27	PC04	PBL	GPIO
			SEG24		LCD 驱动 SEG 端口
			KEY1[9]		按键 1[9]
			IOCNT2		IOCNT 脉冲输出通道 2
41	55	28	PC05	PBL	GPIO
			SEG23		LCD 驱动 SEG 端口
			KEY1[8]		按键 1[8]
			IOCNT1		IOCNT 脉冲输出通道 1

仅供战略合作单位使用 绝密

42	56	29	PC06	PB	GPIO
			SPI_SCSN		SPIx 片选(x=0-3)
			TX6		UART6 发送
			TX7		UART7 发送
			LPUART_TX		LPUART 发送
			KEY0[15]		按键 0[15](原 INT7)
			TC0_N[1]		定时器 0 通道 1 比较负向输出
			TCIN[1]		定时器输入通道 1
43	57	30	PC07	PBL_B	GPIO
			SEG22		LCD 驱动 SEG 端口
			KEY1[7]		按键 1[7]
			IOCNT0		IOCNT 脉冲输出通道 0
44	58	31	PC08	PBL	GPIO
			SEG21		LCD 驱动 SEG 端口
			KEY1[6]		按键 1[6]
			CF2		D2F2 输出
45	59	32	PC09	PBL_B	GPIO
			SEG20		LCD 驱动 SEG 端口
			KEY1[5]		按键 1[5]
			CF1		D2F1 输出
46	60	NC	PC10	PBL	GPIO
			SEG19		LCD 驱动 SEG 端口
			KEY1[4]		按键 1[4]
			CF0		D2F0 输出
47	61	NC	PC11	PBL	GPIO
			SEG18		LCD 驱动 SEG 端口
			KEY1[3]		按键 1[3]
			RTCOUT		RTC 输出
48	62	NC	PC12	PBL	GPIO
			SEG17		LCD 驱动 SEG 端口
			I2C1_SDA		I2C1 数据
			KEY1[2]		按键 1[2]
49	63	NC	PC13	PBL	GPIO
			SEG16		LCD 驱动 SEG 端口
			I2C1_SCL		I2C1 时钟
			KEY1[1]		按键 1[1]
NC	64	NC	GND	DGND	地
50	65	NC	PC15	PBC	GPIO
			LCDVP2		模拟输出，LCDVP2 和 LCDVP1 之间应该连接 1 个 100nF 的电容。 LCD 如果使用电阻分压方式，可悬空。
			KEY0[5]		按键 0[5](原 KEY5)

仅供战略合作单位使用 绝密

51	66	NC	PD00	PBC	GPIO
			LCDVP1		模拟输出，LCDVP2 和 LCDVP1 之间应该连接 1 个 100nF 的电容。 LCD 如果使用电阻分压方式，可悬空。
			KEY0[4]		按键 0[4](原 KEY4)
52	67	NC	PD01	PBC	GPIO
			LCDVA		LCD 电压输出，需要外接 470nF 电容。 不管使用电荷泵还是电阻分压方式，都需要外接此电容。
			KEY0[3]		按键 0[3](原 KEY3)
53	68	NC	PD02	PBC	GPIO
			LCDVB		LCD 电压输出，需要外接 470nF 电容。
			KEY0[2]		按键 0[2](原 KEY2)
54	69	NC	PD03	PBC	GPIO
			LCDVC		LCD 电压输出，需要外接 470nF 电容。
			KEY0[1]		按键 0[1](原 KEY1)
55	70	NC	LCDVD	PLCDVD	LCD 电压输出，需要外接 470nF 电容。上电默认输出 VCC 电压。
NC	71	NC	PD05	PB_B	GPIO
			TX0		UART0 发送
			TX1		UART1 发送
			USART1_TX		USART1 发送
			KEY1[15]		按键 1[15]
			TC1_N[0]		定时器 1 通道 0 比较负向输出
56	72	33	PD06	PB	GPIO
			SPI1_SCSN		SPI1 片选
			I2C0_SCL		I2C0 时钟
			TCIN[2]		定时器输入通道 2
			TC0_N[1]		定时器 0 通道 1 比较负向输出
57	73	34	PD07	PB	GPIO
			SPI1_SCLK		SPI1 时钟
			I2C0_SDA		I2C0 数据
			TCIN[3]		定时器输入通道 3
			TC0_P[1]		定时器 0 通道 1 比较正向输出
58	74	35	PD08	PB	GPIO
			SPI1_MISO		SPI1 主机输入从机输出
			RX4		UART4 接收
			RX5		UART5 接收
			TC1_N[0]		定时器 1 通道 0 比较负向输出
			TCIN[4]		定时器输入通道 4
59	75	36	PD09	PB	GPIO
			SPI1_MOSI		SPI1 主机输出从机输入

仅供战略合作单位使用 绝密

			TX4		UART4 发送
			TX5		UART5 发送
			TC1_P[0]		定时器 1 通道 0 比较正向输出
			TCIN[5]		定时器输入通道 5
60	76	37	PD10	PB_B	GPIO
			SPI1_SCSN		SPI1 片选
			SPI2_SCSN		SPI2 片选
			QSPI0_CSN		QSPI0 片选(低有效)
			78160_CLK		78160 时钟
			78161_CLK		78161 时钟
			KEY0[9]		按键 0[9](原 INT1)
61	77	38	PD11	PB	GPIO
			SPI1_SCLK		SPI1 时钟
			SPI2_SCLK		SPI2 时钟
			QSPI0_SCLK		QSPI0 时钟
			78160_IO		78160 双向通道
			KEY0[11]		按键 0[11](原 INT3)
NC	78	39	PD12	PB	GPIO
			RX0		UART0 接收
			RX1		UART1 接收
			USART1_RX		USART1 接收
			KEY1[14]		按键 1[14]
			TC1_P[0]		定时器 1 通道 0 比较正向输出
62	79	40	PD13	PB	GPIO
			SPI1_MISO		SPI1 主机输入从机输出
			SPI2_MISO		SPI2 主机输入从家输出
			QSPI0_SI (IO1)		QSPI0 串行输入
			78161_IO		78161 双向通道
			KEY0[12]		按键 0[12](原 KEY4)
NC	80	41	PD14	PB	GPIO
			TX0		UART0 发送
			TX1		UART1 发送
			USART1_CTS		USART1 硬件流控制(发送允许)
			KEY1[13]		按键 1[13]
			TC0_N[0]		定时器 0 通道 0 比较负向输出
63	81	42	PD15	PB_BI	GPIO
			SPI1_MOSI		SPI1 主机输出从机输入
			SPI2_MOSI		SPI2 主机输出从机输入
			QSPI0_SO (IO0)		QSPI0 串行输出
			78161_I		78161 单向输入通道

仅供战略合作单位使用 绝密

			KEY0[13]		按键 0[13](原 INT5)
64	82	NC	PE00	PB_BI	GPIO
			RX2		UART2 接收
			RX3		UART3 接收
			KEY1[12]		按键 1[12]
			TC1_P[0]		定时器 1 通道 0 比较正向输出
			TCIN[9]		定时器输入通道 9
65	83	44	PE01	PB	GPIO
			SPI2_SCSN		SPI2 片选
			QSPI0_WPN (IO2)		QSPI0 写保护(低有效)
			RX0		UART0 接收
			RX1		UART1 接收
			USART1_RX		USART1 接收
66	84	45	PE02	PB	GPIO
			SPI2_SCLK		SPI2 时钟
			QSPI0_HOLDN (IO3)		QSPI0 保持(低有效)
			TX0		UART0 发送
			TX1		UART1 发送
			USART1_TX		USART1 发送
NC	85	NC	PE03	PB	GPIO
			RX0		UART0 接收
			RX1		UART1 接收
			KEY1[11]		按键 1[11]
			TC0_N[0]		定时器 0 通道 0 比较负向输出
67	86	46	PE04	PB	GPIO
			SPI2_MISO		SPI2 主机输入从机输出
			RX0		UART0 接收
			RX1		UART1 接收
			LPUART_RX		LPUART 接收
			USART1_CK		USART1 时钟
			78161_CLK		78161 时钟
68	87	47	PE05	PB	GPIO
			SPI2_MOSI		SPI2 主机输出从机输入
			TX0		UART0 发送
			TX1		UART1 发送
			LPUART_TX		LPUART 发送
			USART1_RTS		USART1 硬件流控制(发送请求)
			78160_I		78160 单向输入通道
69	88	NC	PE06	PBL	GPIO
			SEG15		LCD 驱动 SEG 端口

仅供战略合作单位使用 绝密

			KEY1[10]		按键 1[10]
			IOCNT3		IOCNT 脉冲输出通道 3
70	89	NC	PE07	PBL_BI	GPIO
			SEG14		LCD 驱动 SEG 端口
			USART1_CTS		USART1 硬件流控制(发送允许)
			KEY1[9]		按键 1[9]
			IOCNT4		IOCNT 脉冲输出通道 4
71	90	NC	PE08	PBL	GPIO
			SEG13		LCD 驱动 SEG 端口
			I2C1_SDA		I2C1 数据
			KEY1[0]		按键 1[0]
72	91	NC	PE09	PBL	GPIO
			SEG12		LCD 驱动 SEG 端口
			I2C1_SCL		I2C1 时钟
			KEY1[15]		按键 1[15]
73	92	NC	PE10	PBL	GPIO
			SEG11		LCD 驱动 SEG 端口
			KEY1[6]		按键 1[6]
			IOCNT2		IOCNT 脉冲给输出通道 2
74	93	NC	PE11	PBL	GPIO
			SEG10		LCD 驱动 SEG 端口
			KEY1[5]		按键 1[5]
			IOCNT1		IOCNT 脉冲输出通道 1
NC	94	NC	PE12	PBL	GPIO
			SEG39		LCD 驱动 SEG 端口
			KEY1[4]		按键 1[14]
NC	95	NC	PE13	PBL	GPIO
			SEG38		LCD 驱动 SEG 端口
			KEY1[3]		按键 1[3]
75	96	48	PE14	PB37	GPIO
			HOSCI		高频晶体输入口，与 HOSXO 之间应串接一个 10MΩ的电阻，并联 15pF 的电容到地。
			TX0		UART0 发送
			TX1		UART1 发送
			TX2		UART2 发送
			TX3		UART3 发送
			KEY0[15]		按键 0[15](原 INT7)
76	97	49	PE15	PB36_BI	GPIO
			HOSCO		高频晶体输出口，与 HOSXI 之间应串接一个 10MΩ的电阻，并联 15pF 的电容到地。
			RX0		UART0 接收
			RX1		UART1 接收

仅供战略合作单位使用 绝密

			RX2		UART2 接收
			RX3		UART3 接收
			KEY0[14]		按键 0[14](原 INT6)
NC	98	NC	PF00	PBL	GPIO
			SEG37		LCD 驱动 SEG 端口
			KEY1[2]		按键 1[2]
77	99	NC	PF01	PBL	GPIO
			SEG09		LCD 驱动 SEG 端口
			KEY0[0]		按键 0[0](原 KEY0)
			IOCNT4		IOCNT 脉冲输出通道 4
78	100	NC	PF02	PBL	GPIO
			SEG8		LCD 驱动 SEG 端口
			KEY0[1]		按键 0[1](原 KEY1)
			CF2		D2F2 输出
79	101	NC	PF03	PBL	GPIO
			SEG7		LCD 驱动 SEG 端口
			KEY0[2]		按键 0[2](原 KEY2)
			CF1		D2F1 输出
80	102	NC	PF04	PBL	GPIO
			SEG6		LCD 驱动 SEG 端口
			KEY0[3]		按键 0[3](原 KEY3)
			CF0		D2F0 输出
81	103	NC	PF05	PBL	GPIO
			SEG5		LCD 驱动 SEG 端口
			KEY0[4]		按键 0[4](原 KEY4)
			RTCOUT		RTC 输出
82	104	NC	PF06	PBL	GPIO
			SEG4		LCD 驱动 SEG 端口
			KEY0[5]		按键 0[5](原 KEY5)
			IOCNT3		IOCNT 脉冲输出通道 3
83	105	NC	PF07	PB_BI	GPIO
			TX2		UART2 发送
			TX3		UART3 发送
			KEY1[1]		按键 1[1]
			TC0_P[0]		定时器 0 通道 0 比较正向输出
			TCIN[9]		定时器输入通道 9
84	106	NC	PF08	PBL	GPIO
			COM7		LCD 驱动 COM 端口
			SEG3		LCD 驱动 SEG 端口
			I2C0_SCL		I2C0 时钟
			KEY0[0]		按键 0[0](原 KEY0)
85	107	NC	PF09	PBL	GPIO

仅供战略合作单位使用 绝密

			COM6		LCD 驱动 COM 端口
			SEG2		LCD 驱动 SEG 端口
			I2C0_SDA		I2C0 数据
			KEY0[7]		按键 0[7](原 KEY7)
86	108	NC	PF10	PBL	GPIO
			COM5		LCD 驱动 COM 端口
			SEG1		LCD 驱动 SEG 端口
			KEY0[13]		按键 0[13](原 INT5)
			IOCNT2		IOCNT 脉冲输出通道 2
87	109	NC	PF11	PBL	GPIO
			COM4		LCD 驱动 COM 端口
			SEG0		LCD 驱动 SEG 端口
			KEY0[12]		按键 0[12](原 INT4)
			IOCNT1		IOCNT 脉冲输出通道 1
88	110	NC	PF12	PBL	GPIO
			COM3		LCD 驱动 COM 端口
			KEY0[11]		按键 0[11](原 INT3)
			IOCNT0		IOCNT 脉冲输出通道 0
89	111	NC	PF13	PBL	GPIO
			COM2		LCD 驱动 COM 端口
			KEY0[10]		按键 0[10](原 INT2)
			CF2		D2F2 输出
90	112	NC	PF14	PBL	GPIO
			COM1		LCD 驱动 COM 端口
			KEY0[15]		按键 0[15](原 INT7)
			CF1		D2F1 输出
91	113	NC	PF15	PBL_BI	GPIO
			COM0		LCD 驱动 COM 端口
			KEY0[14]		按键 0[14](原 INT6)
			CF0		D2F0 输出
NC	114	NC	PG00	PBL	GPIO
			SEG36		LCD 驱动 SEG 端口
			KEY1[8]		按键 1[8]
92	115	50	PG01	PB	GPIO
			SPI3_SCSN		SPI3 片选
			QSPI0_SCLK		QSPI0 时钟
			KEY0[0]		按键 0[0](原 KEY0)
			TC0_N[0]		定时器 0 通道 0 比较负向输出
			TCIN[0]		定时器输入通道 0
93	116	51	PG02	PB	GPIO
			SPI3_SCLK		SPI3 时钟
			QSPI0_CSN		QSPI0 片选

仅供战略合作单位使用 绝密

			KEY0[1]		按键 0[1](原 KEY1)
			TC0_P[0]		定时器 0 通道 0 比较正向输出
			TCIN[1]		定时器输入通道 1
NC	117	52	PG03	PB	GPIO
			RX2		UART2 接收
			RX3		UART3 接收
			LPUART_RX		LPUART 接收
			KEY0[2]		按键 0[2](原 KEY2)
			TC0_N[1]		定时器 0 通道 1 比较负向输出
			TCIN[2]		定时器输入通道 2
94	118	53	PG04	PB_BI	GPIO
			ISPEN		发生复位后，BOOTTROM 会检测该端口的状态，如果输入低电平，系统会进入 ISP。实际应用时需要注意该问题
			SPI3_MOSI		SPI3 主机输出从机输入
			QSPI0_SO (IO0)		QSPI0 串行输出
			USART0_CTS		USART0 硬件流控制(发送允许)
			TX4		UART4 发送
			TX5		UART5 发送
			KEY0[8]		按键 0[8](原 INT0)
			TCIN[8]		定时器输入通道 8
NC	119	54	PG05	PB	GPIO
			RX4		UART4 接收
			RX5		UART5 接收
			KEY0[9]		按键 0[9](原 INT1)
			TC0_P[1]		定时器 0 通道 1 比较正向输出
			TCIN[9]		定时器输入通道 9
95	120	55	PG06	PB	GPIO
			SPI3_MISO		SPI3 主机输入从机输出
			QSPI0_SI (IO1)		QSPI0 串行输入
			KEY0[10]		按键 0[10](原 INT2)
			RTCOUT		RTC 输出
96	121	56	PG07	PB	GPIO
			QSPI0_WPN (IO2)		QSPI0 写保护(低有效)
			RX2		UART2 接收
			RX3		UART3 接收
			RX4		UART4 接收
			RX5		UART5 接收
			TC0_N[0]		定时器 0 通道 0 比较负向输出

仅供战略合作单位使用 绝密

			TCIN[10]		定时器输入通道 10
97	122	57	PG08	PB_BI	GPIO
			QSPI0_HOLDN (IO3)		QSPI0 保持(低有效)
			TX2		UART2 发送
			TX3		UART3 发送
			TX4		UART4 发送
			TX5		UART5 发送
			TC0_P[0]		定时器 0 通道 0 比较正向输出
			TCIN[11]		定时器输入通道 11
NC	123	58	PG09	PB_BI	GPIO
			TX2		UART2 发送
			TX3		UART3 发送
			LPUART_TX		LPUART 发送
			KEY1[15]		按键 1[15]
			TCIN[7]		定时器输入通道 7
			TC1_P[1]		定时器 1 通道 1 比较正向输出
98	124	59	PG10	PB	GPIO
			JTDO		JTAG 数据输出
			SPI_SCLK		SPIx 时钟(x=0-3)
			RX6		UART6 接收
			RX7		UART7 接收
			IOCNT0		IOCNT 脉冲输出通道 0
			RTCOUT		RTC 输出
99	125	60	PG11	PB	GPIO
			JTDI		JTAG 数据输入
			SPI_SCSN		SPIx 片选(x=0-3)
			TX6		UART6 发送
			TX7		UART7 发送
			IOCNT1		IOCNT 脉冲输出通道 1
			RTCOUT		RTC 输出
NC	126	61	PG12	PB	GPIO
			RX0		UART0 接收
			RX1		UART1 接收
			LPUART_RX		LPUART 接收
			KEY0[12]		按键 0[12](原 INT4)
			CF1		D2F1 输出
			IOCNT2		IOCNT 脉冲输出通道 2
NC	127	NC	PG13	PB_BI	GPIO
			TX0		UART0 发送
			TX1		UART1 发送
			LPUART_TX		LPUART 发送

仅供战略合作单位使用 绝密

			KEY0[13]		按键 0[13](原 INT5)
			TCIN[11]		定时器输入通道 11
			CF2		D2F2 输出
100	128	62	DGND	地	地

仅供战略合作单位使用 绝密

2 电气特性

基准电压 (VCC=3V~5.5V，温度范围：-40℃～+85℃)						
		min.	typ.	max.	unit	Notes
输出电压	Vref		1.25		V	离散度小于±1%
温度系数	Tc		TBD		ppm/℃	
模拟外设（温度范围：-40℃~+85℃）						
低功耗比较器 CMP1/CMP2/LVDIN 阈值 Vil1	CMP	1.23	1.28	1.33	V	默认配置下，该阈值为比较器输出低电平比较结果阈值； 输出高电平比较结果阈值比该阈值高 220mv。
低功耗比较器 CMP1/CMP2 阈值 Vil2	CMP	0.8	0.84	0.88	V	当选择 0.9V 档并且选择有迟滞时，该阈值为比较器输出低电平比较结果阈值； 输出高电平比较结果阈值比该阈值高 140mv。
SAR ADC 输入范围	SAR-IN	0		VREF	V	VREF 为内部基准电压，典型值为 1.26V
LCD 输出电压(电阻分压)	LCDVD	2.7	3.0	3.6	V	相对于电源，drop 电压为 0.2v，输出 16 档可调，步长 60mv
VBAT 测量	VBATD	0	3.6	3.8	V	SAR ADC 对 VBAT 的测量范围；
VREF 开启稳定时间 1	Tvref1		5		ms	3V; 25 度；外挂 1uF 电容；采用原 VREF 电路
VREF 开启稳定时间 2	Tvref2		0.2		ms	3V; 25 度；外挂 1uF 电容；采用新设计的 VREF 电路
SAR 测温时间	Tsar		1.5		ms	SAR ADC 采样时钟为 32KHz；3V；使用优化算法
每次温补时间 1	Ttps1		7		ms	3V; 25 度；采用原 VREF 电路，外挂 1uF 电容；
每次温补时间 2	Ttps2		1.7		ms	3V; 25 度； 采用新设计的 VREF 电路，外挂 1uF 电容；
时钟参数（温度范围：-40℃~+85℃）						
输入低频时钟频率范围	XI		32.768		KHz	
输入高频时钟频率范围	HOSI	3.6864	7.3728	29.4912	Mhz	
内部 PLL 时钟频率范围	PLL		7.3728*8		MHz	
内部高频 RCH58M	RCH58M		58		MHz	用于芯片复位后默认时钟

仅供战略合作单位使用保密

内部低频 RCL	RCL	20	32.768	40	KHz	用于 WDT 时钟
电源（温度范围：-40℃~+85℃）						
主电源	VCC	2.3	5/3.3	5.5	V	CPU 正常工作，即 BOR 复位点电压
cpu 最低工作电压	Vil	2.1	2.2	2.35	V	常温
	Vil	2	2.15	2.3	V	低温-40 度
	Vil	2.2	2.3	2.45	V	高温 85 度
VBAT 供电	VBAT	2.2	3.6	5.5	V	RTC 温补电路正常工作，RTC 精度保证的电压工作范围
		1.8	3.6	5.5	V	万年历维持的电压工作范围
数字电流	DIdd		1.5		mA	CPU 运行在 3.6864MHz
休眠功耗 1	SIdd1		6	10	μA	RTC 自动温补；RAM 保持；CPU 及数字外设不掉电；WDT 开启；电源监测开启；中断唤醒 典型条件：3.6V; 25 度
休眠功耗 2	SIdd2		4	6	uA	部分数字模块、FLASH 掉电。 典型条件：3.6V; 25 度
VBAT 供电功耗 1	SIdd3		2	3	uA	典型条件： 25 度；3.6V；TT 工艺；
VBAT 供电功耗 2	SIdd4		3	4.5	uA	典型条件： 25 度；5V；TT 工艺
VREF 功耗 1	REFIdd1		590	800	uA	典型条件： 25 度；5V；TT 工艺 采用原 9103C 电路；
VREF 功耗 2	REFIdd2		100	150	uA	典型条件： 25 度；5V；TT 工艺 采用新设计的电路。
SAR 功耗 1	SARIdd1		230	300	uA	典型条件： 25 度；5V；TT 工艺
SAR 功耗 2	SARIdd2		150	200	uA	典型条件： 25 度；5V；TT 工艺
RCH 功耗	RCHIdd		50	70	uA	典型条件： 25 度；5V；TT 工艺
瞬间温补功耗 1	TPSIdd1		870	1170	uA	典型条件： 25 度；5V；TT 工艺 使用原 9103C 电路
瞬间温补功耗 2	TPSIdd2		300	420	uA	典型条件： 25 度；5V；TT 工艺 使用新设计的电路

仅供战略合作单位使用保密

瞬间温度功耗 3	TPSIdd3		250	350	uA	典型条件： 25 度；3.6V；TT 工艺 使用新设计的电路
LDO15	V1P5	1.4	1.5	1.6	V	要求 1：CPU 内核电压，全温度范围±7% Trim 前 1.4~1.6V
LDO15	V1P5	1.46	1.5	1.545	V	LDO15 经 trim 后满足 要求 2：LCD 电压基准全温度范围±3% 收紧范围，主要是考虑 FLASH IP 需要提供 BGR。 Trim 后 1.46~1.54V
极限参数（温度范围：-40℃~+85℃）						
主电电压	Vvcc	-0.3	--	＋7	V	
电池输入电压	Vvbat	-0.3	--	＋7	V	
DVDD to DGND		-0.3	--	＋7	V	
DVDD to AVDD		-0.3		+0.3	V	
V1P,V1N,V2P,V2N, V3P,V3N		-6		+6	V	
数字 IO 输出高电平	VOH		--	VCC+0.3	V	
数字 IO 输出低电平	VOL	-0.3	--		V	
数字 IO 输入高电平	VIH		0.7VCC			CMOS
数字 IO 输入低电平	VIL		0.3VCC			CMOS
数字 IO 输入高电平	VIH		0.4VCC			TTL
数字 IO 输入低电平	VIL		0.2VCC			TTL
数字 IO 的 Isource	Isource	5		10	mA	6mA 类型
数字 IO 的 Isink	Isink	7		15	mA	6mA 类型
数字 IO 的 Isource	Isource	3		5	mA	3mA 类型
数字 IO 的 Isink	Isink	5		10	mA	3mA 类型
模拟输入电压相对于 AGND	VINA	-0.3	--	AVDD +0.3	V	
工作温度范围	TA	-40	--	85	℃	
存储温度范围	Tstg	-65	--	150	℃	
无铅焊接温度	Tsdr	--	260		℃	

测量项目	符号	测试条件	值	单位
静电放电	ESD	人体模型（HBM），按照标准JEDEC EIA/JESD22-A114,在所有引脚上进行	4000	V
		机械模型（MM），按照标准JEDEC EIA/JESD22-A115C，,在所有引脚上进行	200	V
		充电器件模型（CDM），按照标准JEDEC EIA/JESD22-C101F,在所有引脚上进行	1000	V

仅供战略合作单位使用 绝密

闩锁试验	LatchUP	按照标准JEDEC STANDARD NO.78D NOVEMBER 2011, 在所有引脚上进行	200	mA
湿度敏感性	MSD	按照标准IPC/JEDEC J-STD-020D.1评定	3级	/

仅供战略合作单位使用 绝密

3 系统架构

3.1 简介

- 双核系统：采用 RISC-V 异构双核架构。
  - Core0 采用 N200 内核。
  - Core1 采用 N300 内核。
  - 支持 Core0 单核应用，Core1 单核应用以及 Core0 安全核和 Core1 应用核双核应用等不同的应用场景。
- 安全架构设计：采用 TEE 安全架构，支持 CMVP/PSA 等安全认证。
  - Core0 应用程序和 Core0 SRAM 位于安全存储区域，该区域 Core1 无法访问。
  - Core0 以及 Core0 的私有组件组成的系统，包括 Core0 内核、SEA 加解密安全引擎、Core0 私有外设、Core0 应用程序等软硬件资源，可作为独立的安全认证主体。
  - SEA 加解密安全引擎支持独立的秘钥存储模块 KeyStore。
  - Core0 启动支持安全验签，满足安全启动流程。
  - Core0 为 Core1 提供安全模块的软件服务接口，Core1 可调用 Core0 内部的加解密服务。
- 系统资源可分配：分配给 Core0 的系统资源 Core1 无法访问，Core0 可访问分配给 Core1 的系统资源。
  - FLASH 支持 Core0/Core1 分配，最小粒度为 8KB，可将 1MB 的 FLASH 全部分配给 Core0 或 Core1。
  - SRAM 支持 Core0/Core1 分配，最小粒度为 16KB，可将 160KB 的 SRAM 全部分配给 Core0，Core1 最多分配 144KB。
  - 大部分外设支持 Core0/Core1 分配。
  - GPIO 支持 Core0/Core1 分配，支持单个管脚粒度的分配。
  - 系统资源分配锁定，锁定后软件无法修改分配关系，满足安全应用需求。
- 工作时钟：Core0 和 Core1 系统时钟使用相同的时钟源，Core0/Core1 可分别配置不同的分频系数以支持不同频率的工作时钟。Core0 系统最高工作时钟频率为 29.4912MHz，Core1 系统最高工作时钟频率为 58.9824MHz。
- 复位：支持不同的复位源。
  - 电源复位同时复位 Core0/Core1。
  - 管脚复位同时复位 Core0/Core1。
  - Core0 WDT 同时复位 Core0/Core1；Core1 WDT 复位 Core1，软件可配置是否复位 Core0。
  - Core0 软件复位同时复位 Core0 和 Core1；Core1 软件复位复位 Core1，软件可配置是否复位 Core0。
- 中断：全局中断管理，每个中断源支持分发到指定 Core0/Core1 核或同时分发到双核，全局中断管理支持锁定，锁定后软件无法修改。
- 多种核间通信方式。
  - 支持附加消息的核间中断。
  - 支持 32 个硬件信号量。
  - 支持 256 字节深度的邮箱。
  - 支持共享内存。

仅供联合作业单位使用 绝密

3.2 RISC-V 内核

异构双核系统由 Core0 和 Core1 双核组成，其中 Core0 内核为 N200，Core1 内核为 N300。

- Core0 内核特性：
  - N200 内核；
  - 2 级流水线；
  - RV32I 标准指令集；
  - 扩展指令集支持：M/A/C/B/Zc 标准扩展指令集，支持非对齐访问；
  - Machine Mode，User Mode；
  - 单周期乘法器；
  - Fast 除法器（17 周期）；
  - 分支预测；
  - 8KB I-Cache；
  - 8 个 PMP Entry，4KB 粒度；
  - 64 位 timer（mtime）；
  - 64 位 cycle 计数器（mcycle）；
  - 64 位 instruction retirement 计数器（minstret）；
  - ECLIC 增强型中断控制器；
  - JTAG or cJTAG 调试接口；
  - 8 个硬件断点；
  - 调试标准符合 RISC-V debug specification v0.13。
- Core1 内核特性：
  - N300 内核；
  - 3 级流水线；
  - RV32I 标准指令集；
  - 扩展指令集支持：M/A/F/C/B/Zc 标准扩展指令集，支持非对齐访问；
  - 单精度浮点；
  - Machine Mode，User Mode，Supervisor Mode；
  - 单周期乘法器；
  - Fast 除法器（17 周期）；
  - 分支预测；
  - 8KB I-Cache，4KB D-Cache；
  - 支持 Stack check；
  - 8 个 PMP(Physical Memory Protection) Entry，4KB 粒度；
  - 64 位 timer（mtime）；
  - 64 位 cycle 计数器（mcycle）；
  - 64 位 instruction retirement 计数器（minstret）；
  - ECLIC 增强型中断控制器；
  - JTAG or cJTAG 调试接口；
  - 8 个硬件断点；
  - 调试标准符合 RISC-V debug specification v0.13。

仅供战略合作单位使用 绝密

3.3 总线架构

3.3.1 整体框图



图 3-1 系统框图

- 双总线系统架构，芯片内部包含 2 组系统总线，分别是 Core0 总线和 Core1 总线。
- Core0 总线：
  - 5 个主机：Core0、DMA00 读、DMA00 写，DMA01 读、DMA01 写。
  - 若干从机。
- Core1 总线：
  - 6 个主机：Core1、DMA10 读、DMA10 写，DMA11 读、DMA11 写、HSM MASTER。
  - 若干从机。
- 外设、FLASH 和 SRAM 等资源统一由 SCU 提供安全配置管理；外设的 PPC，FLASH/SRAM 的 MPC 实现外设和存储器的安全访问管理。
- 安全主机存在访问非安全总线的通道。
- 双核系统设计：Core0 和 Core1 之间通过 Mailbox、核间中断、共享内存进行数据交互，中断统一由 GIC 模块全局配置管理。

- SRAM 总容量 160KB，可按照 16kB 的颗粒度分配为安全和非安全属性两个连续的存储区。
- FLASH 总容量 1MB，可按照 8KB 的颗粒度分配为安全和非安全属性两个连续的存储区。
- Core1 总线上有两个 QSPI 接口模块，支持 XIP 功能，可外接 FLASH 或 SRAM 存储芯片，可用于存储 Core1 的程序或数据。
- Core0 不支持 XIP 功能，但 QSPI 模块可分配给 Core0 系统（使用非 XIP 模式）。
- GPIO 挂在 Core1 总线上，Core0 和 Core1 访问 GPIO 模块只能通过 Core1 总线通道。

3.3.2 总线矩阵



图 3-2 系统总线矩阵图

- 总线矩阵由 Core0 总线矩阵和 Core1 总线矩阵组成。
  - Core1 总线矩阵，包含 6 个主机：Core1、DMA10（读写分开）、DMA11（读写分开）、Core0 MASTER

- Core0 总线矩阵，包含 5 个主机：Core0、DMA00（读写分开）、DMA01（读写分开）。
- 从机端位于 Core0 总线矩阵和 Core1 总线矩阵之间。
  - SRAM 由 5 个独立 SRAM 存储器组成，以便实现多通道同时读写，提高系统并行处理能力。

3.4 存储映射

3.4.1 存储映射图



图 3-3 总线地址空间映射

Core0 系统总线空间包括：

- 私有空间：0x0000_0000~0x7FFF_FFFF
- 共享空间：0x8000_0000~0xDFFF_FFFF
- 内核空间：0xE000_0000~0xFFFF_FFFF

Core0 能够通过私有空间地址访问 Core0 总线上的私有外设；同时能够通过共享空间访问 Core1 总线上的所有内存和外设。

Core1 系统总线空间包括：

- 预留未定义空间：0x0000_0000~0x7FFF_FFFF
- 共享空间：0x8000_0000~0xDFFF_FFFF
- 内核空间：0xE000_0000~0xFFFF_FFFF

Core1 无私有空间，Core1 的代码和外设位于共享空间区域，支持 Core0 访问。

3.4.2 详细地址映射表

3.4.2.1 Core0 地址映射表

Core0 可访问安全系统（Core0 总线）和非安全系统（Core1 总线）。当存储区或外设被分配给 Core0，Core0 应通过 Core0 的安全系统总线地址（Core0 私有地址空间）访问，无法通过 Core1 的非安全系统总线地址（Core0 共享地址空间）访问；当存储区或外设被分配给 Core1，Core0 应通过 Core1 的非安全系统总

线地址访问，无法通过 Core0 的安全系统总线地址访问。

GPIO/HSEM/QSPI 模块与其他可分配的外设资源不同，这些模块位于 Core1 总线，访问地址固定映射为 Core1 的非安全系统总线，访问地址与外设安全属性设置无关。

BUS	Secure Boundary Address	Non-Secure Boundary Address	Size (KB)	Slave
ROM	0x0000_0000~0x0000_BFFF	-	48	Rom
	0x0000_C000~0x000F_FFFF	-	976	Reserved
	0x0010_0000~0x001F_FFFF	-	1024	Reserved
FLASH (remap=0)	0x0020_0000~0x002F_FFFF	-	0~1024	Core0 FLASH
	0x0030_0000~0x0030_5FFF	-	24	FLASH NVR
	0x0030_6000~0x0FFF_FFFF	-	259048	Reserved
	-	0x8000_0000~0x800F_FFFF	0~1024	Core1 FLASH
	-	0x8010_0000~0x80FF_FFFF	15360	Reserved
	-	0x8100_0000~0x81FF_FFFF	16K	External FLASH
		0x8200_0000~0x8FFF_FFFF	-	Reserved
Sram Ch0 Sram Ch1 Sram Ch2 (remap=0)	0x1000_0000~0x1002_7FFF	-	0~160	Core0 Sram
	0x1002_8000~0x11FF_FFFF	-	32608	Reserved
	0x1200_0000~0x124F_FFFF	-	(0~160)*32	Core0 Sram bitband
	0x1250_0000~0x1FFF_FFFF	-	224256	Reserved
	-	0x9000_0000~0x9002_7FFF	0~160	Core1 Sram (noncacheable)
	-	0x9002_8000~0x903F_FFFF	3936	Reserved
	-	0x9040_0000~0x907F_FFFF	4096	External SRAM (noncacheable)
		0x9080_0000~0x91FF_FFFF	24576	Reserved
		0x9200_0000~0x924F_FFFF	(0~160)*32	Core1 Sram bitband (noncacheable)
		0x9250_0000~0x97FF_FFFF	93184	Reserved
		0x9800_0000~0x9802_7FFF	0~160	Core1 Sram(cacheable)
		0x9802_8000~0x983f_FFFF	3936	Reserved
		0x9840_0000~0x987F_FFFF	4096	External SRAM (cacheable)
		0x9880_0000~0x99FF_FFFF	24576	Reserved
		0x9A00_0000~0x9A4F_FFFF	(0~160)*32	Core1 Sram bitband (cacheable)
		0x9A50_0000~0x9FFF_FFFF	93184	Reserved
APB Device	0x2000_0000	0xA000_0000	16	UART0
	0x2000_4000	0xA000_4000	16	UART1

	0x2000_8000	0xA000_8000	16	UART2
	0x2000_C000	0xA000_C000	16	UART3
	0x2001_0000	0xA001_0000	16	UART4
	0x2001_4000	0xA001_4000	16	UART5
	0x2001_8000	0xA001_8000	16	UART6
	0x2001_C000	0xA001_C000	16	UART7
	0x2002_0000	0xA002_0000	16	LPUART
	0x2002_4000	0xA002_4000	16	USART0
	0x2002_8000	0xA002_8000	16	USART1
	0x2002_C000	0xA002_C000	16	LSRX
	0x2003_0000	0xA003_0000	16	78160
	0x2003_4000	0xA003_4000	16	78161
	0x2003_8000	0xA003_8000	16	SPI0
	0x2003_C000	0xA003_C000	16	SPI1
	0x2004_0000	0xA004_0000	16	SPI2
	0x2004_4000	0xA004_4000	16	SPI3
	0x2005_0000	0xA005_0000	16	I2C0
	0x2005_4000	0xA005_4000	16	I2C1
	0x2005_8000	0xA005_8000	16	Reserved
	0x2005_C000	0xA005_C000	16	IOCNT
	0x2006_0000	0xA006_0000	16	LCD
	0x2006_4000	0xA006_4000	16	KBI0
	0x2006_8000	0xA006_8000	16	KBI1
	0x2006_C000	0xA006_C000	16	DSP
	0x2007_0000	0xA007_0000	16	CRC0
	0x2007_8000	0xA007_8000	16	M2M
	0x2007_C000	0xA007_C000	16	D2F
	0x2008_0000	0xA008_0000	16	SYS_REG
	0x2008_8000	0xA008_8000	16	AOS
	0x2009_4000	0xA009_4000	16	ADC0
	0x2009_8000	0xA009_8000	16	DAC
	0x2009_C000	0xA009_C000	16	TC0
	0x200A_0000	0xA00A_0000	16	TC1
	0x200A_4000	0xA00A_4000	16	SIMPTC0
	0x200A_8000	0xA00A_8000	16	SIMPTC1
	0x200A_C000	0xA00A_C000	16	SIMPTC2
	0x200B_0000	0xA00B_0000	16	SIMPTC3
	0x200B_4000	0xA00B_4000	16	RTC
	0x200B_8000	0xA00B_8000	16	MADC
	0x200B_C000	0xA00B_C000	16	LVD/CMP0_1
	-	-		Reserved

仅供战略合作单位使用 保密

	0x2010_0000	-	16	WDT0
	0x2010_4000	-	16	UDMA00
	0x2010_8000	-	16	UDMA01
	0x2010_C000	-	16	LCSS
	0x2011_0000	-	16	SYS_TC
	0x2011_4000	-	16	CRC1
	-	0xA010_0000	16	WDT1
	-	0xA010_4000	16	UDMA10
	-	0xA010_8000	16	UDMA11
	-	-		Reserved
	0x2200_0000~0x2FFF_FFFF	0xA200_0000~0xAFFF_FFFF		APB bitband
AHB Device	0x3000_0000	0xB000_0000	16	FLASH_REG
	0x3000_8000	0xB000_8000	16	SEA/KS
	0x3000_C000	0xB000_C000	16	MAILBOX
	0x3001_4000	0xB001_4000	16	AES
	0x3001_8000	0xB001_8000	16	SCU
	0x3001_C000	0xB001_C000	16	GIC
	-	-		Reserved
	-	0xB008_0000	16	GPIO
	-	0xB008_4000	16	HSEM
	-	0xB008_8000	16	QSPI0
	-	0xB008_C000	16	QSPI1
	-	-		Reserved
	0x3200_0000~0x3FFF_FFFF	0xB200_0000~0xBFFF_FFFF		AHB bitband
Core	0xE000_0000~0xE000_FFFF	-	64	CORE0 IINFO
	0xE001_0000~0xE001_FFFF	-	64	CORE0 DEBUG
	0xE002_0000~0xE002_FFFF	-	64	CORE0 ECLIC
	0xE003_0000~0xE003_FFFF	-	64	CORE0 TIMER

3.4.2.2 Core1 地址映射表

Core1 可访问非安全系统（Core1 总线），无法访问安全系统（Core0 总线）。当存储器或外设被分配给 Core1，Core1 可通过非安全系统总线地址访问，当存储器或外设被分配给 Core0 后，无法通过总线访问。

BUS	Non-Secure Boundary Address	Size (KB)	Slave
FLASH (remap=0)	0x8000_0000~0x800F_FFFF	0~1K	Core1 FLASH
	0x8010_0000~0x80FF_FFFF	15K	Reserved
	0x8100_0000~0x81FF_FFFF	16K	External FLASH
	0x8200_0000~0x8FFF_FFFF	4064K	Reserved
Sram Ch0 Sram Ch1 Sram Ch2	0x9000_0000~0x9002_7FFF	0~160	Core1 Sram（noncacheable）
	0x9002_8000~0x903F_FFFF	3936	Reserved
	0x9040_0000~0x907F_FFFF	4096	External SRAM（noncacheable）

(remap=0)	0x9080_0000~0x91FF_FFFF	24576	Reserved
	0x9200_0000~0x924F_FFFF	(0~160)*32	Core1 Sram bitband（noncacheable）
	0x9250_0000~0x97FF_FFFF	93184	Reserved
	0x9800_0000~0x9802_7FFF	0~160	Core1 Sram（cacheable）
	0x9802_8000~0x983F_FFFF	3936	Reserved
	0x9840_0000~0x987F_FFFF	4096	External SRAM（cacheable）
	0x9880_0000~0x99FF_FFFF	24576	Reserved
	0x9A00_0000~0x9A4F_FFFF	(0~160)*32	NS Sram bitband（cacheable）
	0x9A50_0000~0x9FFF_FFFF	93184	Reserved
APB Device	0xA000_0000	16	UART0
	0xA000_4000	16	UART1
	0xA000_8000	16	UART2
	0xA000_C000	16	UART3
	0xA001_0000	16	UART4
	0xA001_4000	16	UART5
	0xA001_8000	16	UART6
	0xA001_C000	16	UART7
	0xA002_0000	16	LPUART
	0xA002_4000	16	USART0
	0xA002_8000	16	USART1
	0xA002_C000	16	LSRX
	0xA003_0000	16	78160
	0xA003_4000	16	78161
	0xA003_8000	16	SPI0
	0xA003_C000	16	SPI1
	0xA004_0000	16	SPI2
	0xA004_4000	16	SPI3
	0xA005_0000	16	I2C0
	0xA005_4000	16	I2C1
	0xA005_8000	16	Reserved
	0xA005_C000	16	IOCNT
	0xA006_0000	16	LCD
	0xA006_4000	16	KBI0
	0xA006_8000	16	KBI1
	0xA006_C000	16	DSP
	0xA007_0000	16	CRC0
	0xA007_8000	16	M2M
	0xA007_C000	16	D2F
	0xA008_0000	16	SYS_REG
	0xA008_8000	16	AOS
	0xA009_4000	16	ADC0

仅供战略合作伙伴使用 绝密

	0xA009_8000	16	DAC
	0xA009_C000	16	TC0
	0xA00A_0000	16	TC1
	0xA00A_4000	16	SIMPTC0
	0xA00A_8000	16	SIMPTC1
	0xA00A_C000	16	SIMPTC2
	0xA00B_0000	16	SIMPTC3
	0xA00B_4000	16	RTC
	0xA00B_8000	16	MADC
	0xA00B_C000	16	LVDCMP
	-		Reserved
	0xA010_0000	16	WDT1
	0xA010_4000	16	UDMA10
	0xA010_8000	16	UDMA11
	-		Reserved
	0xA200_0000~0xAFFF~FFFF		APB bitband
AHB Device	0xB000_0000	16	FLASH_REG
	0xB000_8000	16	SEA/KS
	0xB000_C000	16	MAILBOX
	0xB001_4000	16	AES
	0xB001_8000	16	SCU
	0xB001_C000	16	GIC
	-		Reserved
	0xB008_0000	16	GPIO
	0xB008_4000	16	HSEM
	0xB008_8000	16	QSPI0
	0xB008_C000	16	QSPI1
	-		Reserved
	0xB200_0000~0xBFFF_FFFF		AHB bitband
cpu device	0xE000_0000~0xE000_FFFF	64	CORE1 IINFO
	0xE001_0000~0xE001_FFFF	64	CORE1 DEBUG
	0xE002_0000~0xE002_FFFF	64	CORE1 ECLIC
	0xE003_0000~0xE003_FFFF	64	CORE1 TIMER

3.4.2.3 各种 remap 下的存储器地址映射

存储器的访问地址与 remap 设置相关，参见下表。

存储类型		core0_remap		
		000/011/1xx	001	010
ROM	ROM	0x0000_0000 ~0x0000_7FFF	0x0020_0000 ~0x0020_7FFF	0x1000_0000 ~0x1000_7FFF

	Reserved	0x0000_8000 ~0x001F_FFFF	0x0020_8000 ~0x0FFF_FFFF	0x1000_8000 ~0x1FFF_FFFF
FLASH	Core0 FLASH	0x0020_0000 ~0x002F_FFFF	0x0000_0000 ~0x000F_FFFF	0x0020_0000 ~0x002F_FFFF
	FLASH NVR	0x0030_0000 ~0x0030_5FFF	0x0010_0000 ~0x0010_5FFF	0x0030_0000 ~0x0030_5FFF
	Reserved	0x0030_6000 ~0x0FFF_FFFF	0x0010_6000 ~0x001F_FFFF	0x0030_6000 ~0x0FFF_FFFF
SRAM	Core0 Sram	0x1000_0000 ~0x1002_7FFF	0x1000_0000 ~0x1002_7FFF	0x0000_0000 ~0x0002_7FFF
	Reserved	0x1002_8000 ~0x11FF_FFFF	0x1002_8000 ~0x11FF_FFFF	0x0002_8000 ~0x01FF_FFFF
	Core0 Sram bitband	0x1200_0000 ~0x124F_FFFF	0x1200_0000 ~0x124F_FFFF	0x0200_0000 ~0x024F_FFFF
	Reserved	0x1250_0000 ~0x1FFF_FFFF	0x1250_0000 ~0x1FFF_FFFF	0x0250_0000 ~0x0FFF_FFFF

存储类型		core1_remap		
		000/011/1xx	001	010
FLASH	Core1 FLASH	0x8000_0000 ~0x800F_FFFF	0x9000_0000 ~0x900F_FFFF	0x8100_0000 ~0x810F_FFFF
	Reserved	0x8010_0000 ~0x80FF_FFFF	0x9010_0000 ~0x90FF_FFFF	0x8110_0000 ~0x81FF_FFFF
	External FLASH	0x8100_0000 ~0x81FF_FFFF	0x9100_0000 ~0x91FF_FFFF	0x8000_0000 ~0x80FF_FFFF
	Reserved	0x8200_0000 ~0x8FFF_FFFF	0x9200_0000 ~0x9FFF_FFFF	0x8200_0000 ~0x8FFF_FFFF
SRAM	Core1 Sram （noncacheable）	0x9000_0000 ~0x9002_7FFF	0x8000_0000 ~0x8002_7FFF	0x9000_0000 ~0x9002_7FFF
	Reserved	0x9002_8000 ~0x903F_FFFF	0x8002_8000 ~0x803F_FFFF	0x9002_8000 ~0x903F_FFFF
	External SRAM （noncacheable）	0x9040_0000 ~0x907F_FFFF	0x8040_0000 ~0x807F_FFFF	0x9040_0000 ~0x907F_FFFF
	Reserved	0x9080_0000 ~0x91FF_FFFF	0x8080_0000 ~0x81FF_FFFF	0x9080_0000 ~0x91FF_FFFF
	Core1 Sram bitband （noncacheable）	0x9200_0000 ~0x924F_FFFF	0x8200_0000 ~0x824F_FFFF	0x9200_0000 ~0x924F_FFFF
	Reserved	0x9250_0000 ~0x97FF_FFFF	0x8250_0000 ~0x87FF_FFFF	0x9250_0000 ~0x97FF_FFFF

Core1 Sram（cacheable）	0x9800_0000 ~0x9802_7FFF	0x8800_0000 ~0x8802_7FFF	0x9800_0000 ~0x9802_7FFF
Reserved	0x9802_8000 ~0x983f_FFFF	0x8802_8000 ~0x883f_FFFF	0x9802_8000 ~0x983f_FFFF
External SRAM （cacheable）	0x9840_0000 ~0x987F_FFFF	0x8840_0000 ~0x887F_FFFF	0x9840_0000 ~0x987F_FFFF
Reserved	0x9880_0000 ~0x99FF_FFFF	0x8880_0000 ~0x89FF_FFFF	0x9880_0000 ~0x99FF_FFFF
Core1 Sram bitband （cacheable）	0x9A00_0000 ~0x9A4F_FFFF	0x8A00_0000 ~0x8A4F_FFFF	0x9A00_0000 ~0x9A4F_FFFF
Reserved	0x9A50_0000 ~0x9FFF_FFFF	0x8A50_0000 ~0x8FFF_FFFF	0x9A50_0000 ~0x9FFF_FFFF

3.4.3 Bitband 区域

系统总线上存在 3 块 bitband 地址映射空间，如下：

- SRAM bitband：起始地址 0x1200_0000；
- AHB bitband：起始地址 0x2200_0000；
- APB bitband：起始地址 0x3200_0000；

其中 SRAM 全区域支持 bitband 操作。AHB、APB 外设的 bitband 操作与每个外设模块的实现有关，具体看外设模块规格。

3.4.4 主机安全属性

AHB 总线的主机包括安全系统主机和非安全系统主机，所有主机对外设的访问都受外设的安全属性配置控制。

- 安全主机
  - Core0
  - DMA00 Read
  - DMA00 Write
  - DMA01 Read
  - DMA01 Write
- 非安全主机
  - Core1
  - DMA10 Read
  - DMA10 Write
  - DMA11 Read
  - DMA11 Write

仅供战略合作单位使用 绝密

4 系统控制

4.1 电源管理单元（PMU）

4.1.1 电源方案

4.1.1.1 电源域划分

- DVCC 电源域
- LDO15 电源域
- AVCC 电源域
- VBAT 电源域
- LDO_VBAT 电源域

仅供战略合作单位使用 绝密

4.1.1.2 电源结构图



图 4-1 电源结构图

4.1.2 电源控制

电源域	模块	模块电源是否可开关	上电默认态	功能描述
DVCC	HOSC	√	OFF	系统时钟源
	PLL	√	OFF	系统时钟源
	LDO15	×，常开	ON	数字域供电
	POR5	×，常开	ON	DVCC 第一次上电复位
	BOR5	√	ON	DVCC 上下电复位
	BOR15	√	ON	LDO15 上下电复位
	VBAT_BOI	√	ON	VBAT 域电源监测
	LVD	√	OFF	比较器，可监测 DVCC 电源
	CMP0	√,比较器和电阻列分别控制	ON	低功耗比较器,用于整表掉电检测
	CMP1	√	OFF	低功耗比较器，预留
LDO15	DIG_VCC	×，常开	ON	DVCC 域除 FLASH 外所有数字
	FLASH	√	ON	FLASH
	POR15	×，常开	ON	LDO15 第一次上电复位
	RCH	√	ON	58.9824MHz 内部系统时钟源，默认 32 分频 1.8432MHz
	RCL307K	√	OFF	307KHz 内部时钟，作为红外 38K 时钟源头
	RCL32K	×，常开	ON	32.768kHz 备用时钟，WDT 时钟、低功耗模式下作为系统时钟、RTC 备用时钟使用
AVCC	ULBGR	×，常开	ON	低功耗基准，性能较差
VBAT	BGRLP	√	ON	VBAT 域 SARADC 基准
	LDO_VBAT	×，常开	ON	VBAT 数字域供电
	POR_VBAT	×，常开	ON	LDO_VBAT 第一次上电复位
	BOR_VBAT	√	ON	VBAT 上下电复位模块
	VCC_BOI	√	ON	监控 DVCC 域电源
	RCH_VBAT	√	OFF	VBAT 域高频时钟，用于 VBAT 域温补数字电路等
	SARADC	√	OFF	SARADC，用于 RTC 温补，电池电压监测等
	TPS0	√	OFF	温度传感器 1，可用于 RTC 自动温补
LDO_VB	LOSC	√	ON	32.768k 晶体时钟，RTC&PLL 时钟源

仅供战略合作单位使用 绝密

AT	DIG_VBAT	×，常开	ON	VBAT 域数字模块，万年历、自动温补、开盖检测、GPIO_VBAT 等
DVCCIO	DVCC 域 PAD	×，常开	ON	DVCC 域数字 IO
AVCCIO	AVCC 域 PAD	×，常开	ON	AVCC 域模拟输入输出
VBATIO	VBAT 域 PAD	×，常开	ON	VBAT 域 IO

4.1.3 电源监测

4.1.3.1 外部电源监测

- CMP0/1，市电检测
- 支持电池电压检测

4.1.3.2 内部电源监测（DVCC 域）

- LVD
- POR5
- BOR5
- POR15
- BOR15
- VBAT_BOI

4.1.3.3 内部 VBAT 电源监测（VBAT 域）

- POR_VBAT
- BOR_VBAT
- VCC_BOI

4.2 时钟管理单元（CMU）

时钟模块主要用来产生双核工作所需要的时钟，双核采用同步分频方式进行工作。

系统时钟由 Core0 来完成切换和分频控制以保证双核时钟系统同步。为了保证 Core0 访问 Core1 安全可靠，Core0 系统的时钟频率必须小于等于 Core1 系统的时钟频率。

仅供战略合作单位使用 绝密



图 4-2 时钟管理单元结构框图

仅供战略合作单位使用 绝密

4.3 复位管理单元（RMU）

复位模块主要用来产生双核工作所需要的复位，包括：

- VCC 电源域复位源主要有：
  - 电源复位（POWEROK_RST）
  - PIN 复位（PIN_RST）
  - 系统软复位（SOFT_RST 即 CPU 复位：配置 0xE0030FF0 地址值为 0x80000A5F 复位，其他值释放）
  - 看门狗复位（WDT_RST）
  - 软件升级复位（UPDATE_RST）
  - 外设软复位（xx_RST_REQ）
- VBAT 电源域复位源主要有
  - 电源类复位（BOI_VBAT_RST）

4.4 功耗模式

4.4.1 概述

该芯片的运行状态分为运行模式和低功耗模式两大类：

- 运行模式可以使用不同的系统工作时钟，根据系统工作时钟不同分为 HCM、RCM 和 LCM 三种工作模式；用户可以通过操作 SYS_MODE 寄存器来切换工作模式；

- 低功耗模式。其他外设时钟均采用程序关闭。

很多模块都有单独的时钟电源开关，可以在运行模式或者进入低功耗模式前关闭。时钟电源状态如下表所示：

主要模块	默认工作状态
1.5V	
Core0 内核	开启，可关时钟，永不掉电
Core1 内核	开启，可关时钟，永不掉电
中断系统	开启，可关时钟，永不掉电
SRAM	开启，可关时钟，永不掉电
ROM	开启，可关时钟，永不掉电
FLASH	开启，CPU 休眠后可自动关电
RTC	开启，万年历不可关断
其他外设	关闭，可关时钟，永不掉电
5V	
ADC0	关闭，可关电源
DAC	
BGRLP	关闭，可关电源
ULBGR	
1.5V LDO	开启，不可关断
RCL	开启，不可关断
RCH	开启，可关电源
CMP0	开启，可关电源
SARADC	定时开启
LVD	关闭，可关电源
CMP1	关闭，可关电源
BOR5 和 BOR15	一直开启
POR5 和 POR15	一直开启
PLL	关闭，可关电源
HOSC	关闭，可关电源
LOSC	一直开启

仅供联合作单位使用 绝密

4.4.2 HCM 模式

- HCM 为高频模式，该模式下，系统工作时钟使用 HOSC 或者 PLL 其中之一作为时钟源
- 在运行模式下，外设的电源和时钟可以根据需要选择打开或关断。

4.4.3 RCM 模式

RCM 为 RC 模式，该模式为系统上电后默认状态，默认系统工作时钟使用 RCH58M 的 32 分频。

4.4.4 LCM 模式

LCM 为低频模式，该模式下，系统工作时钟源使用 LOSC 或 RCL，系统工作时钟频率为 32768Hz。

- 电池供电需要工作在低频模式下。
- 系统控制（时钟、复位、电源管理、模式控制）和 RTC 计时部分一直有电，并且时钟一直打开工作；
- RTC 校正部分（温度传感器、SAR ADC、RTC 校正计算电路）的电源及时钟根据配置定时打开；
- CPU 最小系统（内核、SRAM 或者 FLASH）一直有电，时钟可选；
- IO 口一直有电，以便响应唤醒事件；
- 外设电路（如模拟部分、1.5V 数字部分）相关电路可选，由于系统时钟频率过低，这些模块无法正常工作，建议关闭；
- CPU 在复位或者中断来之前都不能执行指令，唤醒后运行在系统时钟下。

4.4.5 Sleep 模式

执行 WFI/WFE 指令，系统会进入 SLEEP 低功耗状态。

4.5 休眠唤醒方案

4.5.1 概述

双核架构 MCU 实际推荐典型应用场景分为以下三种：单核 Core0（Core0）、单核 Core1（Core1）、双核 Core0+Core1（Core0+Core1）。针对以上三种典型应用场景，对应三种休眠唤醒方案，本文档对该三种方案进行详细介绍。

4.5.2 单核 Core0 休眠唤醒方案

4.5.2.1 结构框图



图 4-3 单核 Core0 休眠唤醒方案结构框图

4.5.2.2 方案描述

4.5.2.2.1 休眠前准备

- Core0 关闭除 KBI0（以 KBI0 为例，指代产生唤醒中断的外设）、GPIO、GIC 之外所有时钟门控；

- GIC 模块将 KBI0 中断分配给 Core0；
- GPIO PF01 管脚复用为 KBI0（以 KBI0 为例，指代产生唤醒中断的外设 IO 管脚复用）；
- Core0 使能 KBI0 模块和 KBI0 中断；
  配置 KBI 模块 KBI_CTL.bit0=1、KBI_MASK.bit0=1；
- Core0 切换系统时钟至 32KHz；

4.5.2.2.2 进入休眠

- 完成以上操作后，程序执行“__WFI()；”进入休眠。

表 4-1 单核 Core0 休眠时芯片各模块/CPU 状态列表

状态信息	Core0	Core1	GPIO	WDT0	WDT1	FLASH	唤醒 Core0 的外设
模块/CPU	Sleep	Stop	√	STBY（×）	STOP（×）	DeepSTBY	√
时钟	√	×	√	×	×	√	√

4.5.2.2.3 唤醒

- 以 KBI0 为例，在 PF01 管脚进行外部激励输入（注：电平持续时间超过 32KHz 时钟周期和滤波时长）；
- 在中断服务程序（以 KBI0 为例，KBI0_HANDLER0）置起软件唤醒标志；
- 查询软件唤醒标志，切换 32KHz 至运行时钟主频，开启各模块时钟门控，完成唤醒操作。

表 4-2 单核 Core0 唤醒后芯片各模块/CPU 状态列表

状态信息	Core0	Core1	GPIO	WDT0	WDT1	FLASH	唤醒 Core0 的外设
模块/CPU	√	Stop	√	√	STOP（×）	√	√
时钟	√	×	√	√	×	√	√

4.5.2.3 休眠唤醒流程



图 4-4 单核 Core0 休眠唤醒流程图

4.5.2.4 中断

表 4-3 单核 Core0 休眠唤醒方案使用的中断列表

中断事件	中断目标	标志位	使能位
KBI0 通道 0 中断（以 KBI0 为例）	Core0	KBI_STA.bit0	KBI_MASK.bit0

仅供锐能合作单位使用 绝密

4.5.3 单核 Core1 休眠唤醒方案

4.5.3.1 结构框图



图 4-5 单核 Core1 休眠唤醒方案结构框图

4.5.3.2 方案描述

4.5.3.2.1 休眠前准备

- Core1 关闭除 KBI0（以 KBI0 为例，指代产生唤醒中断的外设）、GPIO、GIC 之外所有时钟门控；
- GIC 模块将 KBI0 中断分配给 Core1；
- GPIO PF01 管脚复用为 KBI0（以 KBI0 为例，指代产生唤醒中断的外设 IO 管脚复用）；
- Core1 使能 KBI0 模块和 KBI0 中断；
  配置 KBI 模块 KBI_CTL.bit0=1、KBI_MASK.bit0=1；
- Core1 完成上述动作后通知 Core0 进行时钟切换并休眠；
- Core0 关闭除 GIC 模块外所有时钟门控；
- Core0 切换系统时钟至 32KHz，；
- Core0 完成系统时钟切换后，进入休眠前，通知 Core1 接收到休眠指令准备休眠；

4.5.3.2.2 进入休眠

- 完成以上操作后，Core1 程序执行“__WFI()；”进入休眠。
- Core0 程序执行“__WFI()；”进入休眠。

表 4-4 单核 Core1 休眠时芯片各模块/CPU 状态列表

状态信息	Core0	Core1	GPIO	WDT0	WDT1	FLASH	唤醒 Core1 的外设
模块/CPU	Sleep	Sleep	√	STBY（×）	STBY（×）	DeepSTBY	√
时钟	√	√	√	×	×	√	√

仅供联合作单位内部绝密

4.5.3.2.3 唤醒

- 以 KBI0 为例，在 PF01 管脚进行外部激励输入（注：电平持续时间超过 32KHz 时钟周期和滤波时长）；
- 在 Core1 中断服务程序（以 KBI0 为例，KBI0_HANDLER0）中向 Core0 发送核间中断，开启各模块时钟门控，完成唤醒操作；
- Core0 核间中断服务程序中切换 32KHz 至运行时钟主频，并用核间通信通知 Core1 已唤醒，开启各模块时钟门控，完成唤醒操作。

表 4-5 单核 Core1 唤醒后芯片各模块/CPU 状态列表

状态信息	Core0	Core1	GPIO	WDT0	WDT1	FLASH	唤醒 Core1 的外设
模块/CPU	√	√	√	√	√	√	√
时钟	√	√	√	√	√	√	√

4.5.4 双核休眠唤醒方案

4.5.4.1 结构框图



图 4-6 双核休眠唤醒方案结构框图

4.5.4.2 方案描述

4.5.4.2.1 休眠前准备

- Core1 关闭除 KBI0（以 KBI0 为例，指代产生唤醒中断的外设）、GPIO、GIC 之外所有时钟门控；
- GIC 模块将 KBI0 中断分配给 Core1 与 Core0；
- GPIO PF01 管脚复用为 KBI0（以 KBI0 为例，指代产生唤醒中断的外设 IO 管脚复用）；
- Core1 使能 KBI0 模块和 KBI0 中断；
  配置 KBI 模块 KBI_CTL.bit0=1、KBI_MASK.bit0=1；
- Core1 完成上述动作后通知 Core0 进行时钟切换并休眠；

- Core0 关闭除 GIC 模块外所有时钟门控；
- Core0 切换系统时钟至 32KHz，；
- Core0 完成系统时钟切换后，进入休眠前，通知 Core1 接收到休眠指令准备休眠；

4.5.4.2.2 进入休眠

- 完成以上操作后，Core1 程序执行“__WFI()；”进入休眠。
- Core0 程序执行“__WFI()；”进入休眠。

表 4-6 双核休眠时芯片各模块/CPU 状态列表

状态信息	Core0	Core1	GPIO	WDT0	WDT1	FLASH	唤醒外设
模块/CPU	Sleep	Sleep	√	STBY（×）	STBY（×）	DeepSTBY	√
时钟	√	√	√	×	×	√	√

4.5.4.2.3 唤醒

- 以 KBI0 为例，在 PF01 管脚进行外部激励输入（注：电平持续时间超过 32KHz 时钟周期和滤波时长）；
- 在 Core1 中断服务程序（以 KBI0 为例，KBI0_HANDLER0）中开启各模块时钟门控，完成唤醒操作；
- 与步骤 2 同时 Core0 中断服务程序中切换 32KHz 至运行时钟主频，开启各模块时钟门控，完成唤醒操作。

表 4-7 双核唤醒后芯片各模块/CPU 状态列表

状态信息	Core0	Core1	GPIO	WDT0	WDT1	FLASH	唤醒外设
模块/CPU	√	√	√	√	√	√	√
时钟	√	√	√	√	√	√	√

4.5.4.3 中断

表 4-8 单核 Core1 休眠唤醒方案使用的中断列表

中断事件	中断目标	标志位	使能位
KBI0 通道 0 中断（以 KBI0 为例）	Core1	KBI_STA.bit0	KBI_MASK.bit0

4.6 Core0 系统控制寄存器

4.6.1 密码类寄存器

寄存器功能类	物理/映射地址	功能类地址偏移量
PUB_PSW_TYPE	0x2008_0000	0x0000
寄存器名	寄存器地址偏移量	描述
SYS_PSW1	0x0000	公有密码寄存器

4.6.1.1 SYS_PSW1（0x0000）

公有密码寄存器

比特位	名称	描述	读/写标志	复位值
31:8	---	预留	R	0
7:0	SYS_PSW1	当 SYS_PSW1=8’h82 时，公开寄存器可写；	RW	0x00

锐能微合作单位使用 绝密

		当 SYS_PSW1=其他值时，公开寄存器不可写； 该寄存器读出值为写入的值。 建议用户在写操作完成后马上关闭写使能。		

4.6.2 时钟控制类寄存器

寄存器功能类	物理/映射地址	功能类地址偏移量
CLK_CTL_TYPE	0x2008_0000	0x0100
寄存器名	寄存器地址偏移量	描述
RCH_CTL	0x0100	RCH 控制寄存器
PLL_CTL	0x0104	PLL 控制寄存器
HOSC_CTL	0x0108	HOSC 控制寄存器
RCL307K_CTL	0x010C	RCL307K 控制寄存器
CLK_SEL	0x0120	时钟选择寄存器
SYS_MODE	0x0124	系统模式寄存器
CORE_DIV	0x0128	CORE 时钟分频寄存器
PMOD0_CKE	0x012C	私有模块时钟使能寄存器
CORE1_CKE	0x0130	CORE1 系统时钟控制寄存器
KBI0_CKE	0x0134	KBI0 时钟使能寄存器
KBI1_CKE	0x0138	KBI1 时钟使能寄存器
MOD0_CKE	0x013C	模块时钟使能寄存器 0
MOD1_CKE	0x0140	模块时钟使能寄存器 1
MOD2_CKE	0x0144	模块时钟使能寄存器 2
SYSFREQ_STA	0x0170	系统时钟频率指示寄存器
SYSCLK_STA	0x0174	系统时钟状态寄存器

4.6.2.1 RCH_CTL（0x0100）

RCH 控制寄存器

比特位	名称	描述	读/写标志	复位值
31:4	---	预留	R	0x0
3:1	RCH_DIV	RCH 源头时钟分频选择： 000：1 分频； 001：2 分频； 010：4 分频； 011：8 分频； 100：16 分频； 101：32 分频（default）； 其他：保留。 备注：RCH 下的工作频率只跟这个寄存器配置有关，并且支持在 RCM 模式下更改 RCH_DIV 值。	RW	0x5
0	RCH_PD	内部 RCH 使能位，主频为 58.9824Mhz： 0：打开；	RW	0x0

仅供战略合作单位使用 绝密

		1：关闭。		

4.6.2.2 PLL_CTL（0x0104）

PLL 控制寄存器

比特位	名称	描述	读/写标志	复位值
31:9	---	预留	R	0x0
8	PLL_LOCK	PLL 锁定状态 0：未锁定 1：锁定 不管 PLL 开启还是 PLL 在线调整频率，应用时 PLL 锁定状态的检测需要增加至少 2ms 硬延时，再切换时钟。样片测试需要确认该值。	R	0x0
7	---	预留	R	0x0
6:4	PLL_DIV	PLL 源头时钟分频选择： 000：1 分频； 001：2 分频； 010：4 分频； 011：8 分频； 100：16 分频； 其他：保留。	RW	0x0
3	---	预留	R	0x0
2:1	PLL_FREQ	00：PLL 输出频点选择为 7.3728MHz； 01：PLL 输出频点选择为 14.7456Mhz； 10：PLL 输出频点选择为 29.4912Mhz； 11：PLL 输出频点选择为 58.9824Mhz；	RW	0x1
0	PLL_PD	PLL 模块使能位 0：打开 1：关闭	RW	0x1

4.6.2.3 HOSC_CTL（0x0108）

HOSC 控制寄存器

比特位	名称	描述	读/写标志	复位值
31:15	---	预留	R	0
14:12	HOSC_DSEL	HOSC 的模拟滤波时间配置： =000：25.5ns，主频为 7.3728MHz 建议配置值 =001：10.5ns，主频为 14.7456MHz 建议配置值 =01x：5ns，主频为 29.4912MHz 建议配置值 =1xx：HOSC 时钟不进行模拟滤波	RW	0x0
11	---	预留	R	0x0
10:8	HOSC _PGA	HOSC 增益选择	RW	0x0

授权供合作单位使用 绝密

		000：主频为 7.3728MHz 建议配置； 001：主频为 14.7456MHz 建议配置； 010：主频为 29.4912MHz 建议配置；		
7	---	预留	R	0x0
6:4	HOSC_DIV	HOSC 源头时钟分频选择： 000：1 分频； 001：2 分频； 010：4 分频； 011：8 分频； 100：16 分频； 其他：保留。	RW	0x0
3	---	预留	R	0x0
2:1	HOSC_ FREQ	00：外接高频晶振为 7.3728MHz 01：外接高频晶振为 14.7456MHz 10：外接高频晶振为 29.4912MHz 其他：保留	RW	0x0
0	HOSC_PD	外部高频振荡器使能位： 0：打开 1：关闭	RW	0x1

4.6.2.4 RCL307K_CTL（0x010C）

RCL307K 控制寄存器

比特位	名称	描述	读/写标志	复位值
31:8	---	预留	R	0x0
7:0	RCL307K_PD	RCL307K 使能开关 0x75：RCL307K 关闭 其他：RCL307K 开启	RW	0x75

4.6.2.5 CLK_SEL（0x0120）

时钟选择寄存器

比特位	名称	描述	读/写标志	复位值
31:12	---	预留	R	0
11	CORE1_RCL_LOSC_SEL	CORE1 低频时钟源选择 0：滤波时钟选择 LOSC; 1：滤波时钟选择 RCL32K；	RW	0x1
10	CORE0_RCL_LOSC_SEL	CORE0 低频时钟源选择 0：滤波时钟选择 LOSC; 1：滤波时钟选择 RCL32K；	RW	0x1

供战略合作单位使用 绝密

9	D2F_RCL_LOSC_SEL	D2F 低频时钟源选择 0：滤波时钟选择 LOSC; 1：滤波时钟选择 RCL32K；	RW	0x0
8	VBAT_RCL_SEL	送到 VBAT 域 RCL32K 时钟通道开关 0：RCL32K 时钟通道关闭； 1：RCL32K 时钟通道开启； 注意：VBAT 域电路时钟先切换到 RCL32K，再开启此寄存器，目的是防止切换时钟出现毛刺；VBAT 域电路时钟切换到 LOSC 时，需要先关闭此寄存器。	RW	0x0
7	LPUART_RCL_LOSC_SEL	LPUART 低频时钟源选择 0：滤波时钟选择 LOSC; 1：滤波时钟选择 RCL32K；	RW	0x0
6	KBI_RCL_LOSC_SEL	KBI 滤波时钟源选择 0：滤波时钟选择 LOSC; 1：滤波时钟选择 RCL32K；	RW	0x0
5：4	IRFR_RCL_LOSC_SEL	00：IRFR 选择 LOSC 外部低频晶振作为时钟源； 01：IRFR 选择 RCL32k 内部低频晶振作为时钟源； 10：IRFR 选择 RCL307k 内部低频晶振作为时钟源； 11：保留，不建议配置；	RW	0x0
3：2	LCD_RCL_LOSC_SEL	00：LCD 选择 LOSC 外部低频晶振作为时钟源； 01：LCD 选择 RCL32k 内部低频晶振作为时钟源； 其他：保留，不建议配置；	RW	0x0
1	SYS_PLL_HOSC_SEL	高频运行时系统主时钟选择： 0：选择 PLL 输出作为系统主时钟； 1：选择高频晶体作为系统主时钟。 该配置项只能在 RC 模式和低频模式下配置。	RW	0x0
0	SYS_RCL_LOSC_SEL	低频运行时系统主时钟选择： 0：选择 LOSC 外部低频晶振作为时钟源； 1：选择 RCL32K 内部低频晶振作为时钟源； 该寄存器只能在 RC 模式或高频模式修改。	RW	0x0

4.6.2.6 SYS_MODE（0x0124）

系统模式寄存器

比特位	名称	描述	读/写标志	复位值
31:5	---	预留	R	0x0
4	FLASH_BUSY	Flash busy 状态，不能进入模式切换： 0：idle 1：busy	R	0x0
3:0	SYS_MODE	写入 D，设置进入高频模式 HCM，读出 4’b0100； 写入 E，设置进入 RC 模式 RCM，读出 4’b0010； 写入 F，设置进入 32.768KHz 模式 LCM，读出 4’b0001；	RW	0x2

仅供战略合作客户使用 绝密

		即该寄存器读出值为：{0,HCM,RCM,LCM} 备注：flash busy、测试模式 1 和测试模式 2 时无法写该寄存器		

注：当前模式状态的指示应该读取 LOSC_ON、IRCH_ON、PLL_ON/HOSC_ON 这三个个状态。而不是读取该寄存器，该寄存器只代表模式切换命令写入，不代表已经切换到预期模式。

4.6.2.7 CORE_DIV（0x0128）

CORE 时钟分频寄存器

比特位	名称	描述	读/写标志	复位值
31:4	---	预留	R	0x0
3:0	CORE1_CORE0_DIV	从系统时钟通过 CORE0/CORE1 主时钟分频配置产生 CORE0/CORE1 的时钟（32khz 不支持分频并且分频之后的频率不能低于 1.8432Mhz）（CORE0 不支持 58.9824Mhz 频点）(为了保证时钟分频不配置非法值，此寄存器不支持 bitband 操作)： 0000：CORE1 不分频，CORE0 不分频； 0001：CORE1 不分频，CORE0 二分频； 0010：CORE1 不分频，CORE0 四分频； 0011：CORE1 不分频，CORE0 八分频； 0101：CORE1 二分频，CORE0 二分频； 0110：CORE1 二分频，CORE0 四分频； 0111：CORE1 二分频，CORE0 八分频； 1010：CORE1 四分频，CORE0 四分频； 1011：CORE1 四分频，CORE0 八分频； 1111：CORE1 八分频，CORE0 八分频； 其他：禁止。无法写入其他值。	RW	0x0

4.6.2.8 PMOD0_CKE（0x012C）

私有模块时钟使能寄存器

比特位	名称	描述	读/写标志	复位值
31:15	---	预留	R	0x0
14	CRC1_CKE	CRC1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
13	SYS_TC_CKE	SYS_TC 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0

供货验证用户使用稿

12	LCSS_CKE	LCSS 模块使能，时钟门控： 0：时钟停止 1：时钟启动	RW	0x0
11	GPIO_CKE	GPIO 模块使能，时钟门控： 0：时钟停止 1：时钟启动	RW	0x0
10	UART38K_CKE	UART38K 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
9	GDMA01_CKE	GDMA01 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
8	GDMA00_CKE	GDMA00 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
7:5	---	预留	R	0x0
4	CORE0_GIC_CKE	CORE0_GIC 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
3	CORE0_SCU_CKE	CORE0_SCU 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
2	CORE0_ AOS_CKE	CORE0_ AOS 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
1	CORE0_MAILBOX_CKE	CORE0_MAILBOX 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
0	CORE0_WDT_CKE	CORE0_WDT apb 时钟使能，CORE0 进入 sleep 同步关闭此时钟： 0：时钟停止 1：时钟启动	RW	0x0

4.6.2.9 CORE1_CKE（0x0130）

CORE1 系统时钟控制寄存器

比特位	名称	描述	读/写标志	复位值
31:16	---	预留	R	0x0
15:0	CORE1_CKE	CORE1 系统时钟门控： 0x67a5：CORE1 内核时钟关闭；	RW	0x0

仅供战略合作单位使用 绝密

		0x675a：CORE1 内核以及 CORE1 系统总线关闭； 其他：CORE1 系统时钟开启 备注： 1.单核 CORE0 应用时，配置 CORE1_CKE=0x67a5 关闭内核时钟以便降低功耗； 2.双核应用时，释放 CORE1 前（RST_STOP_CTL.CORE1_STOP != 0x87a3）需要先开启 CORE1_CKE。		

4.6.2.10 KBI0_CKE（0x0134）

KBI0 时钟使能寄存器

比特位	名称	描述	读/写标志	复位值
31	KBIC0_CKE	KBIC0 apb 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
30:16	---	保留	R	0x0
15	KBI015_CKE	KBI015 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
14	KBI014_CKE	KBI014 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
13	KBI013_CKE	KBI013 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
12	KBI012_CKE	KBI012 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
11	KBI011_CKE	KBI011 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
10	KBI010_CKE	KBI010 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
9	KBI09_CKE	KBI09 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
8	KBI08_CKE	KBI08 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
7	KBI07_CKE	KBI07 模块时钟使能：	RW	0x0

仅供授合作单位使用 保密

		0：时钟停止 1：时钟启动		
6	KBI06_CKE	KBI06 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
5	KBI05_CKE	KBI05 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
4	KBI04_CKE	KBI04 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
3	KBI03_CKE	KBI03 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
2	KBI02_CKE	KBI02 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
1	KBI01_CKE	KBI01 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
0	KBI00_CKE	KBI00 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0

4.6.2.11 KBI1_CKE（0x0138）

KBI1 时钟使能寄存器

比特位	名称	描述	读/写标志	复位值
31	KBIC1_CKE	KBIC1 apb 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
30:16	---	保留	R	0x0
15	KBI115_CKE	KBI115 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
14	KBI114_CKE	KBI114 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
13	KBI113_CKE	KBI113 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
12	KBI112_CKE	KBI112 模块时钟使能：	RW	0x0

仅供联合作单位使用 绝密

		0：时钟停止 1：时钟启动		
11	KBI111_CKE	KBI111 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
10	KBI110_CKE	KBI110 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
9	KBI19_CKE	KBI19 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
8	KBI18_CKE	KBI18 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
7	KBI17_CKE	KBI17 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
6	KBI16_CKE	KBI16 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
5	KBI15_CKE	KBI15 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
4	KBI14_CKE	KBI14 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
3	KBI13_CKE	KBI13 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
2	KBI12_CKE	KBI12 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
1	KBI11_CKE	KBI11 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
0	KBI10_CKE	KBI10 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0

4.6.2.12 MOD0_CKE（0x013C）

模块时钟使能寄存器 0

比 特	名称	描述	读/写	复 位

仅供授权合作单位使用 绝密

位			标志	值
31:30	---	预留	R	0x0
29	TC1_CKE	TC1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
28	TC0_CKE	TC0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
27	DAC_CKE	DAC 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
26	ADC0_CKE	ADC0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
25	D2F_CKE	D2F 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
24	M2M_CKE	M2M 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
23	---	预留	RW	0x0
22	DSP_CKE	DSP 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
21	LCD_CKE	LCD 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
20	IOCNT_CKE	IOCNT 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
19	---	预留	RW	0x0
18	I2C1_CKE	I2C1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
17	I2C0_CKE	I2C0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
16	SPI3_CKE	SPI3 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
15	SPI2_CKE	SPI2 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0

仅供授权合作单位使用 绝密

14	SPI1_CKE	SPI1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
13	SPI0_CKE	SPI0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
12	ISO78161_CKE	ISO7816_1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
11	ISO78160_CKE	ISO7816_0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
10	USART1_CKE	USART1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
9	USART0_CKE	USART0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
8	LPUART_CKE	LPUART 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
7	UART7_CKE	UART5 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
6	UART6_CKE	UART5 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
5	UART5_CKE	UART5 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
4	UART4_CKE	UART4 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
3	UART3_CKE	UART3 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
2	UART2_CKE	UART2 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
1	UART1_CKE	UART1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
0	UART0_CKE	UART0 模块时钟使能：	RW	0x0

仅供授权合作单位使用 绝密

		0：时钟停止 1：时钟启动		

4.6.2.13 MOD1_CKE（0x0140）

模块时钟使能寄存器 1

比特位	名称	描述	读/写标志	复位值
31:11	---	预留	R	0x0
10	CRC0_CKE	CRC0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
9	LVDCMP_CKE	LVDCMP 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
8:7	---	预留	R	0x0
6	LSRX_CKE	LSRX 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
5	---	预留	R	0x0
4	ANA_CKE	RTC 和 SARADC 的总线时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
3	SIMPTC3_CKE	SIMPTC3 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
2	SIMPTC2_CKE	SIMPTC2 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
1	SIMPTC1_CKE	SIMPTC1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
0	SIMPTC0_CKE	SIMPTC0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0

4.6.2.14 MOD2_CKE（0x0144）

模块时钟使能寄存器 2

比特位	名称	描述	读/写标志	复位值
31:9	---	预留	R	0x0
8	AES_CKE	AES 模块时钟使能： 0：时钟停止	RW	0x0

仅供授权合作单位使用 绝密

		1：时钟启动		
7	KEY_STORE_CKE	KEY_STORE 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
6	SEA _SHA_CKE	SEA _SHA 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
5	SEA _TRNG_CKE	SEA _TRNG 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
4	SEA _AES_CKE	SEA _AES 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
3	SEA _PKE_CKE	SEA _PKE 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
2	SEA_BUS_CKE	SEA_BUS 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
1	QSPI1_CKE	QSPI1 模块时钟使能： 0：时钟停止，模块清零 1：时钟启动，模块使能	RW	0x0
0	QSPI0_CKE	QSPI0 模块时钟使能： 0：时钟停止，模块清零 1：时钟启动，模块使能	RW	0x0

4.6.2.15 SYSFREQ_STA（0x0170）

系统时钟频率指示寄存器

比特位	名称	描述	读/写标志	复位值
31:11	---	预留	R	0x0
10:8	FLASH_CLK_FREQ	Flash 系统频率指示： 000：当前系统主时钟为 32.768KHz； 001：当前系统主时钟为 1.8432MHz； 010：当前系统主时钟为 3.6864MHz； 011：当前系统主时钟为 7.3728MHz； 100：当前系统主时钟为 14.7456Mhz； 101：当前系统主时钟为 29.4912Mhz； 110：当前系统主时钟为 58.9824Mhz； 111：当前系统主时钟配置超出允许运行主频范围；	R	0x1

仅供路谷单位使用 绝密

		其他：保留；		
7	---	预留	R	0x0
6:4	CORE1_SYS_FREQ	CORE1 核的系统主时钟频率指示： 000：当前系统主时钟为 32.768KHz； 001：当前系统主时钟为 1.8432MHz； 010：当前系统主时钟为 3.6864MHz； 011：当前系统主时钟为 7.3728MHz； 100：当前系统主时钟为 14.7456Mhz； 101：当前系统主时钟为 29.4912Mhz； 110：当前系统主时钟为 58.9824Mhz； 111：当前系统主时钟配置超出允许运行主频范围； 其他：保留；	R	0x1
3	---	预留	R	0x0
2:0	CORE0_SYS_FREQ	CORE0 核的系统主时钟频率指示： 000：当前系统主时钟为 32.768KHz； 001：当前系统主时钟为 1.8432MHz； 010：当前系统主时钟为 3.6864MHz； 011：当前系统主时钟为 7.3728MHz； 100：当前系统主时钟为 14.7456Mhz； 101：当前系统主时钟为 29.4912Mhz； 111：当前系统主时钟配置超出允许运行主频范围； 其他：保留；	R	0x1

4.6.2.16 SYSCLK_STA（0x0174）

系统时钟状态寄存器

比特位	名称	描述	读/写标志	复位值
31:10	---	预留	R	0x0
9	RCL307K_ON_FLAG	RCL307K 时钟开启标志： 0：RCL307K 时钟未开启状态； 1：RCL307K 时钟开启状态；	R	0x0
8	HOSC_ON_FLAG	HOSC 时钟开启标志： 0：HOSC 时钟未开启状态； 1：HOSC 时钟开启状态；	R	0x0
7	RCL32K_ON_FLAG	RCL32K 时钟开启标志： 0：RCL32K 时钟未开启状态； 1：RCL32K 时钟开启状态；	R	0x1
6	RCH _ON_FLAG	RCH 时钟开启标志： 0：RCH 时钟未开启状态； 1：RCH 时钟开启状态；	R	0x1

仅供合作单位使用 绝密

5	PLL _ON_FLAG	PLL 时钟开启标志： 0：PLL 时钟未开启状态； 1：PLL 时钟开启状态；	R	0x0
4	LOSC_ON_FLAG	LOSC 时钟开启标志： 0：LOSC 时钟未开启状态； 1：LOSC 时钟开启状态；	R	0x1
3	---	预留	R	0x0
2	SYS_ON_PLL_HOSC	系统运行在外部高频或内部 PLL 时钟时，该位为 1； 系统运行在其他时钟时，该位为 0。	R	0x0
1	SYS_ON_RCH	系统运行在内部高频时钟时，该位为 1； 系统运行在其他时钟时，该位为 0。	R	0x1
0	SYS_ON_LOSC_RCL	系统运行在外部低频或内部 RCL32K 时钟时，该位为 1； 系统运行在其他时钟时，该位为 0。	R	0x0

4.6.3 时钟校准类寄存器

寄存器功能类	物理/映射地址	功能类地址偏移量
CLK_CAL_TYPE	0x2008_0000	0x0200
寄存器名	寄存器地址偏移量	描述
CLK_CAL_CTL	0x0200	时钟校准控制寄存器
CLK_REF_CNT	0x0204	目标计数寄存器
CLK_CAL_CNT	0x0208	返回计数寄存器
CLK_CAL_STA	0x020C	时钟校准状态寄存器

4.6.3.1 CLK_CAL_CTL（0x0200）

时钟校正控制寄存器

比特位	名称	描述	读/写标志	复位值
31:14	---	预留	R	0x0
13	CAL_OV_IE	被校准时钟计数器溢出标志中断使能： 0：不使能中断； 1：使能中断；	RW	0x0
12	CAL_DONE_IE	时钟校准完成标志中断使能： 0：不使能中断； 1：使能中断；	RW	0x0
11:8	CAL_CLK_SEL	被测时钟源选择（所有时钟都是模拟时钟源的频率） 0000：被测时钟源选择 LOSC； 0001：被测时钟源选择 RCL_32K； 0010: 被测时钟源选择 HOSC； 0011：被测时钟源选择 RCH_VCC； 0100：被测时钟源选择 PLL； 0101：被测时钟源选择 RCH_VBAT；	RW	0xF

仅供合作单位使用 绝密

		0110：被测时钟源选择 RCL_307K； 其他：Reverse；		
7:4	REF_CLK_SEL	参考时钟源选择（所有时钟都是模拟时钟源的频率） 0000：参考时钟源选择 LOSC； 0001：参考时钟源选择 RCL_32K； 0010: 参考时钟源选择 HOSC； 0011：参考时钟源选择 RCH_VCC； 0100：参考时钟源选择 PLL； 0101：参考时钟源选择 RCH_VBAT； 0110：参考时钟源选择 RCL_307K； 其他：Reverse；	RW	0xF
3	---	预留	R	0x0
2	CAL_SEL	时钟校准源选择： 0：CORE0 软件触发时钟校准； 1：AOS 触发时钟校准；	RW	0x0
1	CAL_STOP	时钟校准终止位： 0：无操作； 1：终止时钟校准； Note：如果终止时钟校准，需要将该位写 0 后才能重新开始时钟校准。	RW	0x0
0	CAL_START	时钟校准启动位： 0：无操作； 1：启动时钟校准； Note：时钟校准完成或被终止后，该位自动清零。	RW	0x0

4.6.3.2 CLK_REF_CNT（0x0204）

时钟目标计数寄存器

比特位	名称	描述	读/写标志	复位值
31:24	---	预留	R	0x0
23:0	REF_CLK_CNT	参考时钟计数值	RW	0x10000

4.6.3.3 CLK_CAL_CNT（0x0208）

时钟返回计数寄存器

比特位	名称	描述	读/写标志	复位值
31:24	---	预留	R	0x0
23:0	CAL_CLK_CNT	被校准时钟返回的计数值	R	0x0

仅供合作单位使用 绝密

4.6.3.4 CLK_CAL_STA（0x020C）

时钟校准状态寄存器

比特位	名称	描述	读/写标志	复位值
31:3	---	预留	R	0x0
2	AOS_CAL_BUSY	AOS 触发校准忙标志 0：没有进行 AOS 校准； 1：正在进行 AOS 触发校准。	R	0x0
1	CAL_OV	被校正时钟计数器溢出标志： 0：没有溢出； 1：溢出； Note：写 1 清 0。	RW	0x0
0	CAL_DONE	时钟校准完成标志： 0：未完成； 1：已完成； Note：写 1 清 0。	RW	0x0

RC_CAL 模块实际上只完成被校正时钟的时钟周期测量。该模块可以选择 LOSC/HOSC/RCH/PLL 作为参考时钟(ref_clk)，可以选择 RCL、RCH、RCH_VBAT 被校正时钟(cal_clk)，选好时钟源之后，设定参考时钟的计数值(REF_CLK_CNT[19:0])，然后写 TRIM_START.START 启动时钟校正，随后查询 TRIM_START.CAL_DONE，若 CAL_DONE=1，读取此时的 CAL_CLK_CNT[19:0]的值，可以利用下述公式计算出被校正时钟的周期（频率）：

T_{CAL_CLK}＝ T_{REF_CLK}×（REF_CLK_CNT[19:0]＋1）÷（CAL_CLK_CNT[19:0]＋1）

计算出被校正时钟的周期后，系统可以对被校正时钟进行校正操作。

RC_CAL 模块内部的测量过程是这样的，先是将设定值赋值给 REF_CLK_CNT ，然后在 REF_CLK 时钟域进行减计数直到 0，产生一个长度为 T_{REF_CLK}×（REF_CLK_CNT[19:0]＋1）的脉宽，然后该脉宽传递到 CAL_CLK 时钟域，在时钟域传递过程中脉宽长度会产生误差，误差最大是±（1×T_{CAL_CLK}），然后在 CAL_CLK 时钟域在该脉宽有效期内进行从 0 开始的加 1 计数，产生 CAL_CLK_CNT[19:0]。

error=(Tcal_clk*1)/(Tref_clk*(ref_cnt+1)）

以 RCH29M 的周期测量为例，要达到 0.1%的测量精度，REF_CNT 的设定值应该多少。

ref_clk(MHz)	LOSC	HOSC	HOSC/PLL	HOSC
	0.032768	29.4912	14.7456	7.3728
Tref_clk(ns)	30517.57813	33.90842014	67.81684028	135.6336806
REF_CNT[19:0]	1	1999	999	499
Total(ns)	61035.15625	67816.84028	67816.84028	67816.84028
Cal_clk(Mhz)	RCH29M	RCH29M	RCH29M	RCH29M
	29.4912	29.4912	29.4912	29.4912
Tcal_clk(ns)	33.90842014	33.90842014	33.90842014	33.90842014

仅限合作单位使用 绝密

CAL_CNT[19:0]	1799	1999	1999	1999
Error	0.11%	0.10%	0.10%	0.10%

4.6.4 复位类寄存器

寄存器功能类	物理/映射地址	功能类地址偏移量
RST_TYPE	0x2008_0000	0x0300
寄存器名	**寄存器地址偏移量**	**描述**
RST_CTL	0x0300	复位控制寄存器
RST_STOP_CTL	0x0304	复位态暂停控制寄存器
SYS_RST_FLAG	0x0314	系统复位标志寄存器
BOI_RST_CTL	0x0318	BOI_VBAT 复位控制寄存器
UPDATE_RST_CTL	0x031C	升级复位控制寄存器
PMOD0_RST	0x0330	CORE0 私有模块复位寄存器
MOD0_RST	0x0334	可分配模块 0 复位寄存器
MOD1_RST	0x0338	可分配模块 1 复位寄存器
MOD2_RST	0x033C	可分配模块 2 复位寄存器

4.6.4.1 RST_CTL（0x0300）

复位控制寄存器

比特位	名称	描述	读/写标志	复位值
31:16	RESERVED	注：该寄存器必须保持 0x785A	RW	0x785A
15：0	CORE0T1_RST_EN	CORE0 复位 CORE1 使能： 0x82F3：CORE0 写寄存器复位 CORE1,CORE1 处于复位态； 其他值：CORE1 处于正常工作态；	RW	0x0

4.6.4.2 RST_STOP_CTL（0x0304）

复位态暂停控制寄存器

比特位	名称	描述	读/写标志	复位值
31:17	---	预留	R	0x0
15:0	CORE1_STOP	CORE1 STOP ON RESET 选择： 0x87A3：CORE1 STOP ON RESET（逻辑为 1）； 其他值：CORE1 正常启动；（core1 升级复位的时候使用）	RW	0x87A3

瑞能微 当位使用 保密

4.6.4.3 SYS_RST_FLAG（0x0314）

系统复位标志寄存器 （此寄存器的 bit0~bit4 只有上电复位可以复位这些位）。

比特位	名称	描述	读/写标志	复位值
31:7	---	预留	R	0x0
6	BOI_VBAT_RST_FLAG	VBAT BOI 发生过掉电复位： 0：没有发生该复位； 1：发生过该复位。 写 1 清零 应用时，如果使用该标志，首次上电时，软件需先将该标志位清除，再进行应用。 VBAT 保持掉电状态时，标志位无法清除，软件清除标志需要在检测到 VBAT 重新上电后再进行。	RW	0x0
5	---	预留	RW	0x0
4	CORE0_SOFT_RST_FLAG	CORE0 软件复位标志： 0：没有发生该复位； 1：发生过该复位。 写 1 清零	RW	0x0
3	---	预留	RW	0x0
2	CORE0_WDT_RST_FLAG	CORE0 WDT 复位标志： 0：没有发生该复位； 1：发生过该复位。 写 1 清零	RW	0x0
1	PIN_RST_FLAG	外部管脚复位表示： 0：没有发生该复位； 1：发生过该复位。 写 1 清零	RW	0x0
0	POWEROK_RST_FLAG	电源复位标志 0：没有发生该复位； 1：发生过该复位。 写 1 清零	RW	0x1

4.6.4.4 BOI_RST_CTL（0x0318）

BOI_VBAT 复位控制寄存器

比特位	名称	描述	读/写标志	复位值
31:7	---	预留	R	0x0
6	BOI_VBAT_RST_IE	BOI_VBAT_RST 中断使能位： 0：关闭中断；	RW	0x0

仅供战略合作单位使用 绝密

		1：使能中断。 应用注意点：当使能中断，且进入中断后，软件需配置为 0 将中断使能关闭，当再次检测到 VBAT 有电之后再清除标志位，并 重新使能中断。		
5:0	---	预留	R	0x0

4.6.4.5 UPDATE_RST_CTL（0x031C）

升级复位控制寄存器

比特位	名称	描述	读 / 写 标志	复位值
31:17	--	预留	R	0x0
16	CORE0_RST_FLAG	CORE0 升级复位标志 =0 表示没有发生（上电的时候，这个位是 0） =1 表示发生过该复位 写 1 清零，除了 CORE0 升级复位不能清除该标志位，其他复位源都可以复位该位。	RW	0x0
15：0	CORE0_RST_EN	CORE0 升级复位使能（升级复位的时候，禁止 dma 访问 flash） 0x35E2：复位 CORE0 核，复位完成后硬件自动清零； 其他值：无效；	RW	0x0

4.6.4.6 PMOD0_RST（0x0330）

CORE0 私有模块复位寄存器

注意：所有模块级的复位需先关模块时钟，再开启复位，接着关闭模块复位，最后开启模块时钟后正常工作。

比特位	名称	描述	读 / 写 标志	复位值
31:7	--	预留	R	0x0
6	CRC1_RST_REQ	软件复位 CRC1 模块： 写入 1 复位 CRC1 模块； 写入 0 取消 CRC1 模块复位。	RW	0x0
5	SYS_TC_RST_REQ	软件复位 SYS_TC 模块： 写入 1 复位 SYS_TC 模块； 写入 0 取消 SYS_TC 模块复位。	RW	0x0
4	GPIO_RST_REQ	软件复位 GPIO 模块： 写入 1 复位 GPIO 模块； 写入 0 取消 GPIO 模块复位。	RW	0x0
3	GDMA01_RST_REQ	软件复位 GDMA01 模块： 写入 1 复位 GDMA01 模块； 写入 0 取消 GDMA01 模块复位。	RW	0x0

仅供合作单位使用 绝密

2	GDMA00_RST_REQ	软件复位 GDMA00 模块： 写入 1 复位 GDMA00 模块； 写入 0 取消 GDMA00 模块复位。	RW	0x0
1	AOS_RST_REQ	软件复位 AOS 模块： 写入 1 复位 AOS 模块； 写入 0 取消 AOS 模块复位。	RW	0x0
0	MAILBOX_RST_REQ	软件复位 MAILBOX 模块： 写入 1 复位 MAILBOX 模块； 写入 0 取消 MAILBOX 模块复位。	RW	0x0

4.6.4.7 MOD0_RST（0x0334）

可分配模块 0 复位寄存器

注意：所有模块级的复位需先关模块时钟，再开启复位，接着关闭模块复位，最后开启模块时钟后正常工作。

比特位	名称	描述	读 / 写 标志	复位值
31:30	--	预留	R	0x0
29	TC1_RST_REQ	软件复位 TC1 模块： 写入 1 复位 TC1 模块； 写入 0 取消 TC1 模块复位。	RW	0x0
28	TC0_RST_REQ	软件复位 TC0 模块： 写入 1 复位 TC0 模块； 写入 0 取消 TC0 模块复位。	RW	0x0
27	DAC_RST_REQ	软件复位 DAC 模块： 写入 1 复位 DAC 模块； 写入 0 取消 DAC 模块复位。	RW	0x0
26	ADC0_RST_REQ	软件复位 ADC0 模块： 写入 1 复位 ADC0 模块； 写入 0 取消 ADC0 模块复位。	RW	0x0
25	D2F_RST_REQ	软件复位 D2F 模块： 写入 1 复位 D2F 模块； 写入 0 取消 D2F 模块复位。	RW	0x0
24	M2M_RST_REQ	软件复位 M2M 模块： 写入 1 复位 M2M 模块； 写入 0 取消 M2M 模块复位。	RW	0x0
23	--	预留	RW	0x0
22	DSP _RST_REQ	软件复位 DSP 模块： 写入 1 复位 DSP 模块； 写入 0 取消 DSP 模块复位。	RW	0x0
21	LCD_RST_REQ	软件复位 LCD 模块： 写入 1 复位 LCD 模块； 写入 0 取消 LCD 模块复位。	RW	0x0

仅供合作单位使用 绝密

20	IOCNT_RST_REQ	软件复位 IOCNT 模块： 写入 1 复位 IOCNT 模块； 写入 0 取消 IOCNT 模块复位。	RW	0x0
19	--	预留	RW	0x0
18	I2C1_RST_REQ	软件复位 I2C1 模块： 写入 1 复位 I2C1 模块； 写入 0 取消 I2C1 模块复位。	RW	0x0
17	I2C0_RST_REQ	软件复位 I2C0 模块： 写入 1 复位 I2C0 模块； 写入 0 取消 I2C0 模块复位。	RW	0x0
16	SPI3_RST_REQ	软件复位 SPI3 模块： 写入 1 复位 SPI3 模块； 写入 0 取消 SPI3 模块复位。	RW	0x0
15	SPI2_RST_REQ	软件复位 SPI2 模块： 写入 1 复位 SPI2 模块； 写入 0 取消 SPI2 模块复位。	RW	0x0
14	SPI1_RST_REQ	软件复位 SPI1 模块： 写入 1 复位 SPI1 模块； 写入 0 取消 SPI1 模块复位。	RW	0x0
13	SPI0_RST_REQ	软件复位 SPI0 模块： 写入 1 复位 SPI0 模块； 写入 0 取消 SPI0 模块复位。	RW	0x0
12	ISO78161_RST_REQ	软件复位 ISO78161 模块： 写入 1 复位 ISO78161 模块； 写入 0 取消 ISO78161 模块复位。	RW	0x0
11	ISO78160_RST_REQ	软件复位 ISO78160 模块： 写入 1 复位 ISO78160 模块； 写入 0 取消 ISO78160 模块复位。	RW	0x0
10	USART1_RST_REQ	软件复位 USART1 模块： 写入 1 复位 USART1 模块； 写入 0 取消 USART1 模块复位。	RW	0x0
9	USART0_RST_REQ	软件复位 USART0 模块： 写入 1 复位 USART0 模块； 写入 0 取消 USART0 模块复位。	RW	0x0
8	LPUART_RST_REQ	软件复位 LPUART 模块： 写入 1 复位 LPUART 模块； 写入 0 取消 LPUART 模块复位。	RW	0x0
7	UART7_RST_REQ	软件复位 UART7 模块： 写入 1 复位 UART7 模块； 写入 0 取消 UART7 模块复位。	RW	0x0
6	UART6_RST_REQ	软件复位 UART6 模块： 写入 1 复位 UART6 模块； 写入 0 取消 UART6 模块复位。	RW	0x0

仅供锐能微合作单位使用 绝密

5	UART5_RST_REQ	软件复位 UART5 模块： 写入 1 复位 UART5 模块； 写入 0 取消 UART5 模块复位。	RW	0x0
4	UART4_RST_REQ	软件复位 UART4 模块： 写入 1 复位 UART4 模块； 写入 0 取消 UART4 模块复位。	RW	0x0
3	UART3_RST_REQ	软件复位 UART3 模块： 写入 1 复位 UART3 模块； 写入 0 取消 UART3 模块复位。	RW	0x0
2	UART2_RST_REQ	软件复位 UART2 模块： 写入 1 复位 UART2 模块； 写入 0 取消 UART2 模块复位。	RW	0x0
1	UART1_RST_REQ	软件复位 UART1 模块： 写入 1 复位 UART1 模块； 写入 0 取消 UART1 模块复位。	RW	0x0
0	UART0_RST_REQ	软件复位 UART0 模块： 写入 1 复位 UART0 模块； 写入 0 取消 UART0 模块复位。	RW	0x0

4.6.4.8 MOD1_RST（0x0338）

可分配模块 1 复位寄存器

注意：所有模块级的复位需先关模块时钟，再开启复位，接着关闭模块复位，最后开启模块时钟后正常工作。

比特位	名称	描述	读 / 写 标志	复位值
31:11	--	预留	R	0x0
10	CRC0 _RST_REQ	软件复位 CRC0 模块： 写入 1 复位 CRC0 模块； 写入 0 取消 CRC0 模块复位。	RW	0x0
9	LVDCMP_RST_REQ	软件复位 LVDCMP 模块： 写入 1 复位 LVDCMP 模块； 写入 0 取消 LVDCMP 模块复位。	RW	0x0
8	KBI1_RST_REQ	软件复位 KBI1 模块： 写入 1 复位 KBI1 模块； 写入 0 取消 KBI1 模块复位。	RW	0x0
7	KBI0_RST_REQ	软件复位 KBI0 模块： 写入 1 复位 KBI0 模块； 写入 0 取消 KBI0 模块复位。	RW	0x0
6	LSRX_RST_REQ	软件复位 LSRX 模块： 写入 1 复位 LSRX 模块； 写入 0 取消 LSRX 模块复位。	RW	0x0
5	--	预留	R	0x0

仅供客户单位使用 绝密

4	ANA_RST_REQ	软件复位 ANA 模块（包含 RTC & SAR）： 写入 1 复位 ANA 模块； 写入 0 取消 ANA 模块复位。	RW	0x0
3	SIMPTC3_RST_REQ	软件复位 SIMPTC3 模块： 写入 1 复位 SIMPTC3 模块； 写入 0 取消 SIMPTC3 模块复位。	RW	0x0
2	SIMPTC2_RST_REQ	软件复位 SIMPTC2 模块： 写入 1 复位 SIMPTC2 模块； 写入 0 取消 SIMPTC2 模块复位。	RW	0x0
1	SIMPTC1_RST_REQ	软件复位 SIMPTC1 模块： 写入 1 复位 SIMPTC1 模块； 写入 0 取消 SIMPTC1 模块复位。	RW	0x0
0	SIMPTC0_RST_REQ	软件复位 SIMPTC0 模块： 写入 1 复位 SIMPTC0 模块； 写入 0 取消 SIMPTC0 模块复位。	RW	0x0

4.6.4.9 MOD2_RST（0x033C）

可分配模块 2 复位寄存器

注意：所有模块级的复位需先关模块时钟，再开启复位，接着关闭模块复位，最后开启模块时钟后正常工作。

比特位	名称	描述	读 / 写 标志	复位值
31:9	--	预留	R	0x0
8	AES_RST_REQ	软件复位 AES 模块： 写入 1 复位 AES 模块； 写入 0 取消 AES 模块复位。	RW	0x0
7:3	--	预留	R	0x0
2	SEA_RST_REQ	软件复位 SEA 模块： 写入 1 复位 SEA 模块； 写入 0 取消 SEA 模块复位。	RW	0x0
1	QSPI1_RST_REQ	软件复位 QSPI1 模块： 写入 1 复位 QSPI1 模块； 写入 0 取消 QSPI1 模块复位。	RW	0x0
0	QSPI0_RST_REQ	软件复位 QSPI0 模块： 写入 1 复位 QSPI0 模块； 写入 0 取消 QSPI0 模块复位。	RW	0x0

4.6.5 模拟功能类寄存器

寄存器功能类	物理/映射地址	功能类地址偏移量
A_FUN_TYPE	0x2008_0000	0x0400
寄存器名	寄存器地址偏移量	描述
BOR5_CTL	0x0400	BOR5 控制寄存器

仅供战略合作伙伴使用 绝密

PLVD5_CTL	0x0404	PLVD5 控制寄存器

4.6.5.1 BOR5_CTL（0x0400）

BOR5 控制寄存器

比特位	名称	描述	读/写标志	复位值
31:16	---	预留	R	0x0
15:0	BOR5_SEL	BOR5 阈值选择信号，上电阈值/下电阈值 0x75B6：2.1v/1.8v 其他值：2.5v/2.2v，default	RW	0x0

4.6.5.2 PLVD5_CTL（0x0404）

PLVD5 控制寄存器

比特位	名称	描述	读/写标志	复位值
31:2	---	预留	R	0x0
1	PLVD5_FLAG	PLVD5 发生过低压事件： 0：没有产生电源电压低于 2.8v 标志； 1：产生了电源电压低于 2.8v 标志，写 1 清零。采用系统时钟滤波了 16 个周期。	RW	0x0
0	PLVD5_IE	PLVD5 中断使能位： 0：关闭中断； 1：使能中断。 应用注意点：当使能中断，且进入中断后，软件需配置为 0 将中断使能关闭，再清除标志位，当再次检测到 PLVD5 的电压高于 2.8v 之后，并重新使能中断。	RW	0x0

4.6.6 数字功能类寄存器

寄存器功能类	物理/映射地址	功能类地址偏移量
D_FUN_TYPE	0x2008_0000	0x0500
寄存器名	寄存器地址偏移量	描述
ADDR_MAP_CTL	0x0500	地址映射控制寄存器
FLASH_MAP_CTL	0x0504	FLASH 映射控制寄存器
DMA_PRI0_CTL	0x0508	DMA 访问优先级控制寄存器 0
DMA_PRI1_CTL	0x050C	DMA 访问优先级控制寄存器 1
DMA_PRI2_CTL	0x0510	DMA 访问优先级控制寄存器 2
IRFR_CTL	0x0514	红外控制寄存器

4.6.6.1 ADDR_MAP_CTL（0x0500）

地址映射控制寄存器

备注：CORE0_REMAP 寄存器在复位发生后实际复位值为 000，Bootrom 运行后会更改为 001.用户看

仅供锐能微合作单位使用，绝密

到的复位值是 001。

比特位	名称	描述	读/写标志	复位值
31:7	---	预留	R	0x0
6:4	CORE1_REMAP	地址映射： 000：CORE1 FLASH 映射在 0x8000_0000 地址； CORE1 FLASH NVR 映射在 0x8010_0000 地址； CORE1 SRAM 映射在 0x9000_0000 地址； CORE1 QSPI XPM 映射在 0x8100_0000 地址； 001：CORE1 FLASH 映射在 0x9000_0000 地址； CORE1 FLASH NVR 映射在 0x9010_0000 地址； CORE1 SRAM 映射在 0x8000_0000 地址； CORE1 QSPI XPM 映射在 0x9100_0000 地址； 010：CORE1 FLASH 映射在 0x8100_0000 地址； CORE1 FLASH NVR 映射在 0x8110_0000 地址； CORE1 SRAM 映射在 0x9000_0000 地址； CORE1 QSPI XPM 映射在 0x8000_0000 地址； 其他：等同于 000.	R	0x0
3	---	预留	R	0x0
2:0	CORE0_REMAP	地址映射： 000：CORE0 FLASH 映射在 0x0020_0000 地址； CORE0 FLASH NVR 映射在 0x0030_0000 地址； CORE0 SRAM 映射在 0x1000_0000 地址； ROM 映射在 0x0000_0000 地址； 001：CORE0 FLASH 映射在 0x0000_0000 地址； CORE0 FLASH NVR 映射在 0x0010_0000 地址； CORE0 SRAM 映射在 0x1000_0000 地址； ROM 映射在 0x0020_0000 地址； 010：CORE0 FLASH 映射在 0x1020_0000 地址； CORE0 FLASH NVR 映射在 0x1030_0000 地址 CORE0 SRAM 映射在 0x0000_0000 地址； ROM 映射在 0x1000_0000 地址； 其他：等同于 000.	RW	0x0

4.6.6.2 FLASH_MAP_CTL（0x0504）

FLASH 映射控制寄存器

比特位	名称	描述	读/写标志	复位值
31:2	---	预留	R	0x0
1	CORE1_FLASH_REMAP	地址映射： 0：CORE1 程序起始地址映射在 CORE1 FLASH 低半段；	R	0x0

仅供战略合作单位使用 绝密

		1：CORE1 程序起始地址映射在 CORE1 FLASH 高半段；		
0	CORE0_FLASH_REMAP	地址映射： 0：CORE0 程序起始地址映射在 CORE0 FLASH 低半段； 1：CORE0 程序起始地址映射在 CORE0 FLASH 高半段；	RW	0x0

4.6.6.3 DMA_PRI0_CTL（0x0508）

DMA 访问 sram 优先级配置寄存器 0，作用于第一级仲裁

比特位	名称	描述	读/写标志	复位值
31：30	DMA_CH15_PRI0	通道 15: TCO_PWM 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
29：28	--	预留	RW	0x0
27：26	DMA_CH13_PRI0	通道 13: UART7 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
25：24	DMA_CH12_PRI0	通道 12: UART6 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
23：22	DMA_CH11_PRI0	通道 11: UART5 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
21：20	DMA_CH10_PRI0	通道 10: UART4 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
19：18	DMA_CH9_PRI0	通道 9: UART3 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
17：16	DMA_CH8_PRI0	通道 8: UART2 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
15：14	DMA_CH7_PRI0	通道 7: UART1 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
13：12	DMA_CH6_PRI0	通道 6:UART0 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
11：10	DMA_CH5_PRI0	通道 5:DAC 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
9：8	DMA_CH4_PRI0	通道 4:ADC0 通道访问 SRAM 优先级配置	RW	0x0

仅供与锐能微合作单位使用 绝密

		优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。		
7：6	DMA_CH3_PRI0	通道 3:SPI3 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
5：4	DMA_CH2_PRI0	通道 2:SPI2 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
3：2	DMA_CH1_PRI0	通道 1:SPI1 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
1：0	DMA_CH0_PRI0	通道 0:SPI0 通道访问 SRAM 优先级配置。 0x0：最低优先级 0x1：次低优先级 0x2：次高优先级 0x3：最高优先级 当优先级相同时，通道号小的优先级。	RW	0x0

4.6.6.4 DMA_PRI1_CTL（0x050C）

DMA 访问 sram 优先级配置寄存器 1，作用于第一级仲裁

比特位	名称	描述	读/写标志	复位值
31：6	--	保留	RO	0x0
5：4	DMA_CH18_PRI0	通道 18:M2M 通道访问 SRAM 优先级配置。 0x0：最低优先级 0x1：次低优先级 0x2：次高优先级 0x3：最高优先级 当优先级相同时，通道号小的优先级。	RW	0x0
3：2	DMA_CH17_PRI0	通道 17:AES 通道访问 SRAM 优先级配置。 0x0：最低优先级 0x1：次低优先级 0x2：次高优先级 0x3：最高优先级 当优先级相同时，通道号小的优先级。	RW	0x0
1：0	DMA_CH16_PRI0	通道 16:TC1_PWM 通道访问 SRAM 优先级配置。 0x0：最低优先级 0x1：次低优先级 0x2：次高优先级 0x3：最高优先级 当优先级相同时，通道号小的优先级。	RW	0x0

仅供锐能微合作单位使用 绝密

4.6.6.5 DMA_PRI2_CTL（0x0510）

DMA 访问 sram 优先级配置寄存器 2，作用于第二级仲裁

比特位	名称	描述	读/写标志	复位值
31: 10	--	保留	RO	0x0
9：8	DMA_CH4_PRI1	通道 4: CORE0/CORE1 通道访问 SRAM 优先级配置。 优先级配置同 DMA_CH0_PRI1（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
7：6	DMA_CH3_PRI1	通道 3: DSP 通道访问 SRAM 优先级配置。 优先级配置同 DMA_CH0_PRI1（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
5：4	DMA_CH2_PRI1	通道 2: 通用 DMA 写通道（GDMA0x_WR/GDMA1x_WR）访问 SRAM 优先级配置。 优先级配置同 DMA_CH0_PRI1（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
3：2	DMA_CH1_PRI1	通道 1: 通用 DMA 读通道（GDMA0x_RD/GDMA1x_RD）访问 SRAM 优先级配置。 优先级配置同 DMA_CH0_PRI1（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
1：0	DMA_CH0_PRI1	通道 0:第一级仲裁结果通道访问 SRAM 优先级配置。 0x0：最低优先级 0x1：次低优先级 0x2：次高优先级 0x3：最高优先级 当优先级相同时，通道号小的优先级。	RW	0x0

4.6.6.6 IRFR_CTL（0x0514）

红外控制寄存器

比特位	名称	描述	读/写标志	复位值
31:8	---	保留	R	0x0
7:0	INFRARED_CYCLE	HCMM 和 RCMM 模式下，红外时钟分频系数，基于 7.3728MHZ。 … 0xBE:红外输出时钟 38.6K; 0xBF:红外输出时钟 38.4K; 0xC0:红外输出时钟 38.2K; … 计算公式：RCH58M/(8*INFRARED_CYCLE） 不可配置为 0。	RW	0xBF

仅供合作单位使用 绝密

4.6.7 芯片版本类寄存器

寄存器功能类	物理/映射地址	功能类地址偏移量
CHIP_ID_TYPE	0x2008_0000	0x0800
寄存器名	寄存器地址偏移量	描述
CHIP_ID	0x0800	CHIP ID 寄存器
DIE_VER	0x0804	芯片版本寄存器
FAB_UID0	0x0808	芯片唯一码 0 寄存器
FAB_UID1	0x080C	芯片唯一码 1 寄存器

4.6.7.1 CHIP_ID（0x0800）

CHIP ID 寄存器

比特位	名称	描述	读/写标志	复位值
15:0	CHIP_ID	CHIP_ID：C248	R	0xC248

4.6.7.2 DIE_VER（0x0804）

芯片版本寄存器

比特位	名称	描述	读/写标志	复位值
31:4	芯片型号	芯片型号	R	0x6568FEC
3:0	版本号	版本号	R	0x0

4.6.7.3 FAB_UID0（0x0808）

芯片唯一码 0 寄存器

比特位	名称	描述	读/写标志	复位值
31:0	LOT_NUM	晶圆 LOT NUM 信息	R	0x0

4.6.7.4 FAB_UID1（0x080C）

芯片唯一码 1 寄存器

比特位	名称	描述	读/写标志	复位值
31:20	Y_LABEL	DIE 的 Y 坐标信息	R	0x0
19:8	X_LABEL	DIE 的 X 坐标信息	R	0x0
7:0	WAFER_ID	晶圆 WAFER ID 信息	R	0x0

仅供与锐能合作客户使用 保密

4.7 Core1 系统控制寄存器

4.7.1 密码类寄存器

寄存器功能类	物理/映射地址	功能类地址偏移量
PUB_PSW_TYPE	0xA008_0000	0x0000
寄存器名	寄存器地址偏移量	描述
SYS_PSW1	0x0000	公有密码寄存器

4.7.1.1 SYS_PSW（0x0000）

公有密码寄存器

比特位	名称	描述	读/写标志	复位值
31:8	---	预留	R	0
7:0	SYS_PSW1	当 SYS_PSW1=8'h82 时，公开寄存器可写； 当 SYS_PSW1=其他值时，公开寄存器不可写； 该寄存器读出值为写入的值。 建议用户在写操作完成后马上关闭写使能。	RW	0x00

4.7.2 时钟控制类寄存器

寄存器功能类	物理/映射地址	功能类地址偏移量
CLK_CTL_TYPE	0xA008_0000	0x0100
寄存器名	寄存器地址偏移量	描述
SYS_MODE	0x0124	系统模式寄存器
PMOD0_CKE	0x012C	私有模块时钟使能寄存器
KBI0_CKE	0x0134	KBI0 时钟使能寄存器
KBI1_CKE	0x0138	KBI1 时钟使能寄存器
MOD0_CKE	0x013C	模块时钟使能寄存器 0
MOD1_CKE	0x0140	模块时钟使能寄存器 1
MOD2_CKE	0x0144	模块时钟使能寄存器 2
SYSFREQ_STA	0x0170	系统时钟频率指示寄存器

4.7.2.1 SYS_MODE（0x0124）

系统模式寄存器

比特位	名称	描述	读/写标志	复位值
31:5	---	预留	R	0x0
4	FLASH_BUSY	Flash busy 状态，不能进入模式切换： 0：idle 1：busy	R	0x0
3:0	SYS_MODE	寄存器读出值为：{0,HCM,RCM,LCM}	R	0x2

仅供战略合作单位使用 免责

4.7.2.2 PMOD0_CKE（0x012C）

私有模块时钟使能寄存器

比特位	名称	描述	读/写标志	复位值
31:13	---	预留	R	0x0
12	HSEM_CKE	HSEM 模块使能，时钟门控： 0：时钟停止 1：时钟启动	RW	0x0
11	GPIO_CKE	GPIO 模块使能，时钟门控： 0：时钟停止 1：时钟启动	RW	0x0
10	UART38K_CKE	UART38K 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
9	GDMA11_CKE	GDMA11 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
8	GDMA10_CKE	GDMA10 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
7:5	---	预留	R	0x0
4	CORE1_GIC_CKE	CORE1_GIC 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
3	CORE1_ _CKE	CORE1_SCU 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
2	CORE1_AOS_CKE	CORE1_AOS 模块使能，时钟门控： 0：时钟停止 1：时钟启动	RW	0x0
1	CORE1_MAILBOX_CKE	CORE1_MAILBOX 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
0	CORE1_WDT_CKE	CORE1_WDT apb 时钟使能，CORE1 进入 sleep 同步关闭此时钟： 0：时钟停止 1：时钟启动	RW	0x0

4.7.2.3 KBI0_CKE（0x0134）

KBI0 时钟使能寄存器

仅供战略合作单位使用 绝密

比特位	名称	描述	读/写标志	复位值
31	KBIC0_CKE	KBIC0 apb 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
30:16	---	保留	R	0x0
15	KBI015_CKE	KBI015 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
14	KBI014_CKE	KBI014 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
13	KBI013_CKE	KBI013 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
12	KBI012_CKE	KBI012 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
11	KBI011_CKE	KBI011 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
10	KBI010_CKE	KBI010 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
9	KBI09_CKE	KBI09 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
8	KBI08_CKE	KBI08 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
7	KBI07_CKE	KBI07 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
6	KBI06_CKE	KBI06 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
5	KBI05_CKE	KBI05 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
4	KBI04_CKE	KBI04 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
3	KBI03_CKE	KBI03 模块时钟使能：	RW	0x0

仅供授权合作单位使用 绝密

		0：时钟停止 1：时钟启动		
2	KBI02_CKE	KBI02 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
1	KBI01_CKE	KBI01 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
0	KBI00_CKE	KBI00 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0

4.7.2.4 KBI1_CKE（0x0138）

KBI1 时钟使能寄存器

比特位	名称	描述	读/写标志	复位值
31	KBIC1_CKE	KBIC1 apb 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
30:16	---	保留	R	0x0
15	KBI115_CKE	KBI115 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
14	KBI114_CKE	KBI114 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
13	KBI113_CKE	KBI113 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
12	KBI112_CKE	KBI112 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
11	KBI111_CKE	KBI111 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
10	KBI110_CKE	KBI110 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
9	KBI19_CKE	KBI19 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
8	KBI18_CKE	KBI18 模块时钟使能：	RW	0x0

仅供授权合作单位使用 绝密

		0：时钟停止 1：时钟启动		
7	KBI17_CKE	KBI17 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
6	KBI16_CKE	KBI16 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
5	KBI15_CKE	KBI15 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
4	KBI14_CKE	KBI14 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
3	KBI13_CKE	KBI13 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
2	KBI12_CKE	KBI12 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
1	KBI11_CKE	KBI11 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
0	KBI10_CKE	KBI10 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0

4.7.2.5 MOD0_CKE（0x013C）

模块时钟使能寄存器 0

比特位	名称	描述	读/写标志	复位值
31:30	---	预留	R	0x0
29	TC1_CKE	TC1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
28	TC0_CKE	TC0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
27	DAC_CKE	DAC 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
26	ADC0_CKE	ADC0 模块时钟使能：	RW	0x0

仅供战略合作单位使用 绝密

		0：时钟停止 1：时钟启动		
25	D2F_CKE	D2F 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
24	M2M_CKE	M2M 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
23	---	预留	RW	0x0
22	DSP_CKE	DSP 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
21	LCD_CKE	LCD 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
20	IOCNT_CKE	IOCNT 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
19	---	预留	RW	0x0
18	I2C1_CKE	I2C1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
17	I2C0_CKE	I2C0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
16	SPI3_CKE	SPI3 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
15	SPI2_CKE	SPI2 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
14	SPI1_CKE	SPI1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
13	SPI0_CKE	SPI0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
12	ISO78161_CKE	ISO7816_1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
11	ISO78160_CKE	ISO7816_0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0

仅供授权合作单位使用 绝密

10	USART1_CKE	USART1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
9	USART0_CKE	USART0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
8	LPUART_CKE	LPUART 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
7	UART7_CKE	UART5 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
6	UART6_CKE	UART5 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
5	UART5_CKE	UART5 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
4	UART4_CKE	UART4 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
3	UART3_CKE	UART3 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
2	UART2_CKE	UART2 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
1	UART1_CKE	UART1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
0	UART0_CKE	UART0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0

4.7.2.6 MOD1_CKE（0x0140）

模块时钟使能寄存器 1

比特位	名称	描述	读/写标志	复位值
31:11	---	预留	R	0x0
10	CRC0_CKE	CRC0 模块时钟使能： 0：时钟停止	RW	0x0

仅供授权合作单位使用 绝密

		1：时钟启动		
9	LVDCMP_CKE	LVDCMP 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
8:7	---	预留	R	0x0
6	LSRX_CKE	LSRX 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
5	---	预留	R	0x0
4	RTC_SARADC_CKE	RTC 和 SARADC 的总线时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
3	SIMPTC3_CKE	SIMPTC3 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
2	SIMPTC2_CKE	SIMPTC2 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
1	SIMPTC1_CKE	SIMPTC1 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
0	SIMPTC0_CKE	SIMPTC0 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0

4.7.2.7 MOD2_CKE（0x0144）

模块时钟使能寄存器 2

比特位	名称	描述	读/写标志	复位值
31:8	---	预留	R	0x0
8	AES_CKE	AES 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
7	KEY_STORE_CKE	KEY_STORE 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
6	SEA _SHA_CKE	SEA _SHA 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
5	SEA _TRNG_CKE	SEA _TRNG 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0

仅供战略合作单位使用 绝密

4	SEA _AES_CKE	SEA _AES 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
3	SEA _PKE_CKE	SEA _PKE 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
2	SEA_BUS_CKE	SEA_BUS 模块时钟使能： 0：时钟停止 1：时钟启动	RW	0x0
1	QSPI1_CKE	QSPI1 模块时钟使能： 0：时钟停止，模块清零 1：时钟启动，模块使能	RW	0x0
0	QSPI0_CKE	QSPI0 模块时钟使能： 0：时钟停止，模块清零 1：时钟启动，模块使能	RW	0x0

4.7.2.8 SYSFREQ_STA（0x0170）

系统时钟频率指示寄存器

比特位	名称	描述	读/写标志	复位值
31:11	---	预留	R	0x0
10:8	FLASH_CLK_FREQ	Flash 系统频率指示： 000：当前系统主时钟为 32.768KHz； 001：当前系统主时钟为 1.8432MHz； 010：当前系统主时钟为 3.6864MHz； 011：当前系统主时钟为 7.3728MHz； 100：当前系统主时钟为 14.7456Mhz； 101：当前系统主时钟为 29.4912Mhz； 110：当前系统主时钟为 58.9824Mhz； 其他：无意义。	R	0x1
7	---	预留	R	0x0
6:4	CORE1_SYS_FREQ	CORE1 核的系统主时钟频率指示： 000：当前系统主时钟为 32.768KHz； 001：当前系统主时钟为 1.8432MHz； 010：当前系统主时钟为 3.6864MHz； 011：当前系统主时钟为 7.3728MHz； 100：当前系统主时钟为 14.7456Mhz； 101：当前系统主时钟为 29.4912Mhz； 110：当前系统主时钟为 58.9824Mhz； 其他：无意义。	R	0x1
3	---	预留	R	0x0

仅供股东单位使用 绝密

2:0	CORE0_SYS_FREQ	CORE0 核的系统主时钟频率指示： 000：当前系统主时钟为 32.768KHz； 001：当前系统主时钟为 1.8432MHz； 010：当前系统主时钟为 3.6864MHz； 011：当前系统主时钟为 7.3728MHz； 100：当前系统主时钟为 14.7456Mhz； 101：当前系统主时钟为 29.4912Mhz； 其他：无意义。	R	0x1

4.7.3 复位类寄存器

寄存器功能类	物理/映射地址	功能类地址偏移量
RST_TYPE	0xA008_0000	0x0300
寄存器名	寄存器地址偏移量	描述
SYS_RST_FLAG	0x0314	系统复位标志寄存器
BOI_RST_CTL	0x0318	BOI_VBAT 复位控制寄存器
UPDATE_RST_CTL	0x031C	升级复位控制寄存器
PMOD0_RST	0x0330	CORE1 私有模块复位寄存器
MOD0_RST	0x0334	可分配模块 0 复位寄存器
MOD1_RST	0x0338	可分配模块 1 复位寄存器
MOD2_RST	0x033C	可分配模块 2 复位寄存器

4.7.3.1 SYS_RST_FLAG（0x0314）

系统复位标志寄存器

比特位	名称	描述	读/写标志	复位值
31:10	---	预留	R	0x0
9	CORE0T1_SOFT_RST_FLAG	CORE0 软件复位 CORE1 标志（复位只影响 core1）： 0：没有发生该复位； 1：发生过该复位。 写 1 清零	RW	0x0
8	CORE1_SOFT_RST_FLAG	CORE1 软件复位标志（复位只影响 core1）： 0：没有发生该复位； 1：发生过该复位。 写 1 清零	RW	0x0
7	CORE1_WDT_RST_FLAG	CORE1 WDT 复位标志（复位只影响 core1）： 0：没有发生该复位； 1：发生过该复位。 写 1 清零	RW	0x0
6	BOI_VBAT_RST_FLAG	VBAT BOI 发生过掉电复位： 0：没有发生该复位；	RW	0x0

仅供战略合作单位使用 保密

		1：发生过该复位。 写 1 清零 应用时，如果使用该标志，首次上电时，软件需先将该标志位清除，再进行应用。 VBAT 保持掉电状态时，标志位无法清除，软件清除标志需要在检测到 VBAT 重新上电后再进行。		
5	---	预留	RW	0x0
4	CORE0_SOFT_RST_FLAG	CORE0 软件复位标志： 0：没有发生该复位； 1：发生过该复位。 写 1 清零	RW	0x0
3	---	预留	RW	0x0
2	CORE0_WDT_RST_FLAG	CORE0 WDT 复位标志： 0：没有发生该复位； 1：发生过该复位。 写 1 清零	RW	0x0
1	PIN_RST_FLAG	外部管脚复位标志： 0：没有发生该复位； 1：发生过该复位。 写 1 清零	RW	0x0
0	POWEROK_RST_FLAG	电源复位标志 0：没有发生该复位； 1：发生过该复位。 写 1 清零	RW	0x1

4.7.3.2 BOI_RST_CTL（0x0318）

BOI_VBAT 复位控制寄存器

比特位	名称	描述	读/写标志	复位值
31:5	---	预留	R	0x0
4	BOI_VBAT_RST_IE	BOI_VBAT_RST 中断使能位： 0：关闭中断； 1：使能中断。 应用注意点：当使能中断，且进入中断后，软件需配置为 0 将中断使能关闭，当再次检测到 VBAT 有电之后再清除标志位，并 重新使能中断。	RW	0x0
3:2	---	预留	R	0x0
1	CORE1_RST_IE	CORE1 复位中断使能位（这个寄存器只有上下电复位）： 0：关闭中断；	RW	0x1

仅供合作单位使用 绝密

		1：使能中断。		
0	CORE1_RST_PENDING	CORE1 复位 PENDING 位： =0 表示没有发生； =1 表示发生过该复位（包括升级复位）。 写 1 清零。	RW	0x1

4.7.3.3 UPDATE_RST_CTL（0x031C）

升级复位控制寄存器

比特位	名称	描述	读 / 写 标志	复位值
31:17	--	预留	R	0x0
16	CORE1_RST_FLAG	CORE1 升级复位标志 =0 表示没有发生（上电的时候，这个位是 0） =1 表示发生过该复位 写 1 清零，除了 CORE1 升级复位不能清除该标志位，其他复位源都可以复位该位。	RW	0x0
15：0	CORE1_RST_EN	CORE1 升级复位使能（升级复位的时候，禁止 dma 访问 flash） 0x35E2：复位 CORE1 核，复位完成后硬件自动清零； 其他值：无效；	RW	0x0

4.7.3.4 PMOD0_RST（0x0330）

CORE1 私有模块复位寄存器

注意：所有模块级的复位需要先关模块时钟，再开启复位，接着关闭模块复位，最后开启模块时钟后正常工作。

比特位	名称	描述	读 / 写 标志	复位值
31:5	--	预留	R	0x0
4	HSEM_RST_REQ	软件复位 HSEM 模块： 写入 1 复位 HSEM 模块； 写入 0 取消 HSEM 模块复位。	RW	0x0
3	GDMA11_RST_REQ	软件复位 GDMA11 模块： 写入 1 复位 GDMA11 模块； 写入 0 取消 GDMA11 模块复位。	RW	0x0
2	GDMA10_RST_REQ	软件复位 GDMA10 模块： 写入 1 复位 GDMA10 模块； 写入 0 取消 GDMA10 模块复位。	RW	0x0
1	AOS_RST_REQ	软件复位 AOS 模块： 写入 1 复位 AOS 模块； 写入 0 取消 AOS 模块复位。	RW	0x0
0	MAILBOX_RST_REQ	软件复位 MAILBOX 模块：	RW	0x0

仅供联合作单位使用 绝密

		写入 1 复位 MAILBOX 模块； 写入 0 取消 MAILBOX 模块复位。		

4.7.3.5 MOD0_RST（0x0334）

可分配模块 0 复位寄存器

注意：所有模块级的复位需要先关模块时钟，再开启复位，接着关闭模块复位，最后开启模块时钟后正常工作

比特位	名称	描述	读 / 写 标志	复位值
31:30	--	预留	R	0x0
29	TC1_RST_REQ	软件复位 TC1 模块： 写入 1 复位 TC1 模块； 写入 0 取消 TC1 模块复位。	RW	0x0
28	TC0_RST_REQ	软件复位 TC0 模块： 写入 1 复位 TC0 模块； 写入 0 取消 TC0 模块复位。	RW	0x0
27	DAC_RST_REQ	软件复位 DAC 模块： 写入 1 复位 DAC 模块； 写入 0 取消 DAC 模块复位。	RW	0x0
26	ADC0_RST_REQ	软件复位 ADC0 模块： 写入 1 复位 ADC0 模块； 写入 0 取消 ADC0 模块复位。	RW	0x0
25	D2F_RST_REQ	软件复位 D2F 模块： 写入 1 复位 D2F 模块； 写入 0 取消 D2F 模块复位。	RW	0x0
24	M2M_RST_REQ	软件复位 M2M 模块： 写入 1 复位 M2M 模块； 写入 0 取消 M2M 模块复位。	RW	0x0
23	--	预留	RW	0x0
22	DSP_RST_REQ	软件复位 DSP 模块： 写入 1 复位 DSP 模块； 写入 0 取消 DSP 模块复位。	RW	0x0
21	LCD_RST_REQ	软件复位 LCD 模块： 写入 1 复位 LCD 模块； 写入 0 取消 LCD 模块复位。	RW	0x0
20	IOCNT_RST_REQ	软件复位 IOCNT 模块： 写入 1 复位 IOCNT 模块； 写入 0 取消 IOCNT 模块复位。	RW	0x0
19	---	预留	RW	0x0
18	I2C1_RST_REQ	软件复位 I2C1 模块： 写入 1 复位 I2C1 模块； 写入 0 取消 I2C1 模块复位。	RW	0x0

仅供战略合作单位使用 绝密

17	I2C0_RST_REQ	软件复位 I2C0 模块： 写入 1 复位 I2C0 模块； 写入 0 取消 I2C0 模块复位。	RW	0x0
16	SPI3_RST_REQ	软件复位 SPI3 模块： 写入 1 复位 SPI3 模块； 写入 0 取消 SPI3 模块复位。	RW	0x0
15	SPI2_RST_REQ	软件复位 SPI2 模块： 写入 1 复位 SPI2 模块； 写入 0 取消 SPI2 模块复位。	RW	0x0
14	SPI1_RST_REQ	软件复位 SPI1 模块： 写入 1 复位 SPI1 模块； 写入 0 取消 SPI1 模块复位。	RW	0x0
13	SPI0_RST_REQ	软件复位 SPI0 模块： 写入 1 复位 SPI0 模块； 写入 0 取消 SPI0 模块复位。	RW	0x0
12	ISO78161_RST_REQ	软件复位 ISO78161 模块： 写入 1 复位 ISO78161 模块； 写入 0 取消 ISO78161 模块复位。	RW	0x0
11	ISO78160_RST_REQ	软件复位 ISO78160 模块： 写入 1 复位 ISO78160 模块； 写入 0 取消 ISO78160 模块复位。	RW	0x0
10	USART1_RST_REQ	软件复位 USART0 模块： 写入 1 复位 USART0 模块； 写入 0 取消 USART0 模块复位。	RW	0x0
9	USART0_RST_REQ	软件复位 USART0 模块： 写入 1 复位 USART0 模块； 写入 0 取消 USART0 模块复位。	RW	0x0
8	LPUART_RST_REQ	软件复位 LPUART 模块： 写入 1 复位 LPUART 模块； 写入 0 取消 LPUART 模块复位。	RW	0x0
7	UART7_RST_REQ	软件复位 UART7 模块： 写入 1 复位 UART7 模块； 写入 0 取消 UART7 模块复位。	RW	0x0
6	UART6_RST_REQ	软件复位 UART6 模块： 写入 1 复位 UART6 模块； 写入 0 取消 UART6 模块复位。	RW	0x0
5	UART5_RST_REQ	软件复位 UART5 模块： 写入 1 复位 UART5 模块； 写入 0 取消 UART5 模块复位。	RW	0x0
4	UART4_RST_REQ	软件复位 UART4 模块： 写入 1 复位 UART4 模块； 写入 0 取消 UART4 模块复位。	RW	0x0
3	UART3_RST_REQ	软件复位 UART3 模块：	RW	0x0

仅供锐能微内部使用 绝密

		写入 1 复位 UART3 模块； 写入 0 取消 UART3 模块复位。		
2	UART2_RST_REQ	软件复位 UART2 模块： 写入 1 复位 UART2 模块； 写入 0 取消 UART2 模块复位。	RW	0x0
1	UART1_RST_REQ	软件复位 UART1 模块： 写入 1 复位 UART1 模块； 写入 0 取消 UART1 模块复位。	RW	0x0
0	UART0_RST_REQ	软件复位 UART0 模块： 写入 1 复位 UART0 模块； 写入 0 取消 UART0 模块复位。	RW	0x0

4.7.3.6 MOD1_RST（0x0338）

可分配模块 1 复位寄存器

注意：所有模块级的复位需要先关模块时钟，再开启复位，接着关闭模块复位，最后开启模块时钟后正常工作

比特位	名称	描述	读/写标志	复位值
31:11	--	预留	R	0x0
10	CRC0_RST_REQ	软件复位 CRC0 模块： 写入 1 复位 CRC0 模块； 写入 0 取消 CRC0 模块复位。	RW	0x0
9	LVDCMP_RST_REQ	软件复位 LVDCMP 模块： 写入 1 复位 LVDCMP 模块； 写入 0 取消 LVDCMP 模块复位。	RW	0x0
8	KBI1_RST_REQ	软件复位 KBI1 模块： 写入 1 复位 KBI1 模块； 写入 0 取消 KBI1 模块复位。	RW	0x0
7	KBI0_RST_REQ	软件复位 KBI0 模块： 写入 1 复位 KBI0 模块； 写入 0 取消 KBI0 模块复位。	RW	0x0
6	LSRX_RST_REQ	软件复位 LSRX 模块： 写入 1 复位 LSRX 模块； 写入 0 取消 LSRX 模块复位。	RW	0x0
5	--	预留	R	0x0
4	RTC_SARADC_RST_REQ	软件复位 RTC_SARADC 模块： 写入 1 复位 RTC_SARADC 模块； 写入 0 取消 RTC_SARADC 模块复位。	RW	0x0
3	SIMPTC3_RST_REQ	软件复位 SIMPTC3 模块： 写入 1 复位 SIMPTC3 模块； 写入 0 取消 SIMPTC3 模块复位。	RW	0x0
2	SIMPTC2_RST_REQ	软件复位 SIMPTC2 模块：	RW	0x0

仅供战略合作单位使用 绝密

		写入 1 复位 SIMPTC2 模块； 写入 0 取消 SIMPTC2 模块复位。		
1	SIMPTC1_RST_REQ	软件复位 SIMPTC1 模块： 写入 1 复位 SIMPTC1 模块； 写入 0 取消 SIMPTC1 模块复位。	RW	0x0
0	SIMPTC0_RST_REQ	软件复位 SIMPTC0 模块： 写入 1 复位 SIMPTC0 模块； 写入 0 取消 SIMPTC0 模块复位。	RW	0x0

4.7.3.7 MOD2_RST（0x033C）

可分配模块 2 复位寄存器

注意：所有模块级的复位需要先关模块时钟，再开启复位，接着关闭模块复位，最后开启模块时钟后正常工作

比特位	名称	描述	读 / 写 标志	复位值
31:8	--	预留	R	0x0
8	AES_RST_REQ	软件复位 AES 模块： 写入 1 复位 AES 模块； 写入 0 取消 AES 模块复位。	RW	0x0
7:3	--	预留	R	0x0
2	SEA_RST_REQ	软件复位 SEA 模块： 写入 1 复位 SEA 模块； 写入 0 取消 SEA 模块复位。	RW	0x0
1	QSPI1_RST_REQ	软件复位 QSPI1 模块： 写入 1 复位 QSPI1 模块； 写入 0 取消 QSPI1 模块复位。	RW	0x0
0	QSPI0_RST_REQ	软件复位 QSPI0 模块： 写入 1 复位 QSPI0 模块； 写入 0 取消 QSPI0 模块复位。	RW	0x0

4.7.4 数字功能类寄存器

寄存器功能类	物理/映射地址	功能类地址偏移量
D_FUN_TYPE	0xA008_0000	0x0500
寄存器名	寄存器地址偏移量	描述
ADDR_MAP_CTL	0x0500	地址映射控制寄存器
FLASH_MAP_CTL	0x0504	FLASH 映射控制寄存器
DMA_PRI0_CTL	0x0508	DMA 访问优先级控制寄存器 0
DMA_PRI1_CTL	0x050C	DMA 访问优先级控制寄存器 1
DMA_PRI2_CTL	0x0510	DMA 访问优先级控制寄存器 2

供战略合作单位使用 绝密

4.7.4.1 ADDR_MAP_CTL（0x0500）

地址映射控制寄存器

备注：CORE0_REMAP 寄存器在复位发生后实际复位值为 000，Bootrom 运行后会更改为 001.用户看到的复位值是 001。

比特位	名称	描述	读/写标志	复位值
31:7	---	预留	R	0x0
6:4	CORE1_REMAP	地址映射： 000：CORE1 FLASH 映射在 0x8000_0000 地址； CORE1 FLASH NVR 映射在 0x8010_0000 地址； CORE1 SRAM 映射在 0x9000_0000 地址； CORE1 QSPI XPM 映射在 0x8100_0000 地址； 001：CORE1 FLASH 映射在 0x9000_0000 地址； CORE1 FLASH NVR 映射在 0x9010_0000 地址； CORE1 SRAM 映射在 0x8000_0000 地址； CORE1 QSPI XPM 映射在 0x9100_0000 地址； 010：CORE1 FLASH 映射在 0x8100_0000 地址； CORE1 FLASH NVR 映射在 0x8110_0000 地址； CORE1 SRAM 映射在 0x9000_0000 地址； CORE1 QSPI XPM 映射在 0x8000_0000 地址； 其他：等同于 000.	RW	0x0
3	---	预留	R	0x0
2:0	CORE0_REMAP	地址映射： 000：CORE0 FLASH 映射在 0x0020_0000 地址； CORE0 FLASH NVR 映射在 0x0030_0000 地址； CORE0 SRAM 映射在 0x1000_0000 地址； ROM 映射在 0x0000_0000 地址； 001：CORE0 FLASH 映射在 0x0000_0000 地址； CORE0 FLASH NVR 映射在 0x0010_0000 地址； CORE0 SRAM 映射在 0x1000_0000 地址； ROM 映射在 0x0020_0000 地址； 010：CORE0 FLASH 映射在 0x0020_0000 地址； CORE0 FLASH NVR 映射在 0x0030_0000 地址 CORE0 SRAM 映射在 0x0000_0000 地址； ROM 映射在 0x1000_0000 地址； 其他：等同于 000.	R	0x0

4.7.4.2 FLASH_MAP_CTL（0x0504）

FLASH 映射控制寄存器

比特位	名称	描述	读/写标	复位值

仅供锐能微合作单位使用 绝密

			志	
31:2	---	预留	R	0x0
1	CORE1_FLASH_REMAP	地址映射： 0：CORE1 程序起始地址映射在 CORE1 FLASH 低半段； 1：CORE1 程序起始地址映射在 CORE1 FLASH 高半段；	RW	0x0
0	CORE0_FLASH_REMAP	地址映射： 0：CORE0 程序起始地址映射在 CORE0 FLASH 低半段； 1：CORE0 程序起始地址映射在 CORE0 FLASH 高半段；	R	0x0

4.7.4.3 DMA_PRI0_CTL（0x0508）

DMA 访问 sram 优先级配置寄存器 0，作用于第一级仲裁

比特位	名称	描述	读/写标志	复位值
31：30	DMA_CH15_PRI0	通道 15: TCO_PWM 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
29：28	---	预留	RW	0x0
27：26	DMA_CH13_PRI0	通道 13: UART7 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
25：24	DMA_CH12_PRI0	通道 12: UART6 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
23：22	DMA_CH11_PRI0	通道 11: UART5 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
21：20	DMA_CH10_PRI0	通道 10: UART4 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
19：18	DMA_CH9_PRI0	通道 9: UART3 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
17：16	DMA_CH8_PRI0	通道 8: UART2 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
15：14	DMA_CH7_PRI0	通道 7: UART1 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
13：12	DMA_CH6_PRI0	通道 6:UART0 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
11：10	DMA_CH5_PRI0	通道 5:DAC 通道访问 SRAM 优先级配置	RW	0x0

仅供锐能微单位使用 保密

		优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。		
9：8	DMA_CH4_PRI0	通道 4: ADC0 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
7：6	DMA_CH3_PRI0	通道 3:SPI3 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
5：4	DMA_CH2_PRI0	通道 2:SPI2 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
3：2	DMA_CH1_PRI0	通道 1:SPI1 通道访问 SRAM 优先级配置 优先级配置同 DMA_CH0_PRI0（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
1：0	DMA_CH0_PRI0	通道 0:SPI0 通道访问 SRAM 优先级配置。 0x0：最低优先级 0x1：次低优先级 0x2：次高优先级 0x3：最高优先级 当优先级相同时，通道号小的优先级。	RW	0x0

4.7.4.4 DMA_PRI1_CTL（0x050C）

DMA 访问 sram 优先级配置寄存器 1，作用于第一级仲裁

比特位	名称	描述	读/写标志	复位值
31： 6	--	保留	RO	0x0
5：4	DMA_CH18_PRI0	通道 18:M2M 通道访问 SRAM 优先级配置。 0x0：最低优先级 0x1：次低优先级 0x2：次高优先级 0x3：最高优先级 当优先级相同时，通道号小的优先级。	RW	0x0
3：2	DMA_CH17_PRI0	通道 17:AES 通道访问 SRAM 优先级配置。 0x0：最低优先级 0x1：次低优先级 0x2：次高优先级 0x3：最高优先级 当优先级相同时，通道号小的优先级。	RW	0x0
1：0	DMA_CH16_PRI0	通道 16:TC1_PWM 通道访问 SRAM 优先级配置。 0x0：最低优先级 0x1：次低优先级 0x2：次高优先级 0x3：最高优先级	RW	0x0

仅供授权单位使用 绝密

		当优先级相同时，通道号小的优先级。		

4.7.4.5 DMA_PRI2_CTL（0x0510）

DMA 访问 sram 优先级配置寄存器 2，作用于第二级仲裁

比特位	名称	描述	读/写标志	复位值
31: 10	--	保留	RO	0x0
9：8	DMA_CH4_PRI1	通道 4: CORE0/CORE1 通道访问 SRAM 优先级配置。 优先级配置同 DMA_CH0_PRI1（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
7：6	DMA_CH3_PRI1	通道 3: DSP 通道访问 SRAM 优先级配置。 优先级配置同 DMA_CH0_PRI1（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
5：4	DMA_CH2_PRI1	通道 2: 通用 DMA 写通道（MDMA0x_WR/MDMA1x_WR）访问 SRAM 优先级配置。 优先级配置同 DMA_CH0_PRI1（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
3：2	DMA_CH1_PRI1	通道 1: 通用 DMA 读通道（MDMA0x_RD/MDMA1x_RD）访问 SRAM 优先级配置。 优先级配置同 DMA_CH0_PRI1（0x0 最低，0x3 最高）； 当优先级相同时，通道号小的优先级。	RW	0x0
1：0	DMA_CH0_PRI1	通道 0:第一级仲裁结果通道访问 SRAM 优先级配置。 0x0：最低优先级 0x1：次低优先级 0x2：次高优先级 0x3：最高优先级 当优先级相同时，通道号小的优先级。	RW	0x0

4.7.5 芯片版本类寄存器

寄存器功能类	物理/映射地址	功能类地址偏移量
CHIP_ID_TYPE	0xA008_0000	0x0800
寄存器名	寄存器地址偏移量	描述
CHIP_ID	0x0800	CHIP ID 寄存器
DIE_VER	0x0804	芯片版本寄存器
FAB_UID0	0x0808	芯片唯一码 0 寄存器
FAB_UID1	0x080C	芯片唯一码 1 寄存器

4.7.5.1 CHIP_ID（0x0800）

CHIP ID 寄存器

比特位	名称	描述	读/写标志	复位值
15:0	CHIP_ID	CHIP_ID：C248	R	0xC248

微能锐能合作单位使用 绝密

4.7.5.2 DIE_VER（0x0804）

芯片版本寄存器

比特位	名称	描述	读/写标志	复位值
31:4	芯片型号	芯片型号	R	0x6568FEC
3:0	版本号	版本号	R	0x0

4.7.5.3 FAB_UID0（0x0808）

芯片唯一码 0 寄存器

比特位	名称	描述	读/写标志	复位值
31:0	LOT_NUM	晶圆 LOT NUM	R	0x0

4.7.5.4 FAB_UID1（0x080C）

芯片唯一码 1 寄存器

比特位	名称	描述	读/写标志	复位值
31:20	Y_LABEL	DIE 的 Y 坐标	R	0x0
19:8	X_LABEL	DIE 的 X 坐标	R	0x0
7:0	WAFER_ID	晶圆 WAFER ID	R	0x0

仅供战略合作单位使用，绝密

5 内核模块

5.1 TIMER

5.1.1 特点

计时器单元（Timer Unit, TIMER）是内核外设，每个核都有一个 TIMER 外设。TIMER 外设通常用于生成计时器中断（Timer interrupt）、软件中断（Software interrupt）和软件复位系统。

TIMER 模块是内存映射模块，可通过该模块配置定时器时钟源、暂停定时器计数。

5.1.2 寄存器

TIMER 寄存器基址

模块名	Core0 基址	Core1 基址
TIMER	0xE003_0000	0xE003_0000

TIMER 寄存器偏移地址

寄存器名	地址偏移量	默认值	属性	描述
mtime_lo	0x00	0x0	RW	反映计时器 mtime 的低 32 位值
mtime_hi	0x04	0x0	RW	反映计时器 mtime 的高 32 位值
mtimecmp_lo	0x08	0xFFFFFFFF	RW	配置计时器的比较值 mtimecmp 低 32 位
mtimecmp_hi	0x0C	0xFFFFFFFF	RW	配置计时器的比较值 mtimecmp 高 32 位
msftrst	0xFF0	0x0	RW	生成芯片软复位请求
mtimectl	0xFF8	0x0	RW	控制计时器计数
msip	0xFFC	0x0	RW	生成 System Timer 软件中断

注意：TIMER 模块的寄存器只支持 word 对齐的读写访问。

5.1.2.1 mtime（0x00）

比特位	名称	描述	读/写标志	复位值
63:0	mtime	该寄存器是 64bits 计数寄存器，包含{mtime_hi, mtime_lo}。默认定时器处于开启状态，所以复位后自动开始计数。	RW	0

5.1.2.2 mtimecmp（0x08）

当 mtime > mtimecmp 生成一个定时器中断后，可通过软件写入 mtimecmp 寄存器更大的值或写入 mtime 寄存器更小的值来清除定时器中断。

比特位	名称	描述	读/写标志	复位值
63:0	mtimecmp	该寄存器是 64bits 比较寄存器，包含{mtimecmp_hi, mtimecmp_lo}。该寄存器用于作为计时器的比较值，如果 mtime > mtimecmp，则生成一个定时器中断。 mtime 寄存器的状态会受 mtimectl.CMPCLREN 的值影响： ● 如果 mtimectl.CMPCLREN = 1，那么当 mtime > mtimecmp 时，mtime 将自动清零且重新开始计数； ● 如果 mtimectl.CMPCLREN = 0，那么当 mtime > mtimecmp 时，mtime 将正常递增。	RW	0

5.1.2.3 msftrst（0xFF0）

比特位	名称	描述	读/写标志	复位值
31	MSFTRST	该寄存器仅最高位有效，且该有效位只能通过芯片复位来清除。通过往该寄存器写入 0x80000a5f 来生成芯片软复位请求。	RW	0
30:0	-	Reserved	R	0

5.1.2.4 mtimectl（0xFF8）

比特位	名称	描述	读/写标志	复位值
31:3	-	Reserved	R	0
2	CLKSRC	选择 TIMER 时钟频率源。 0：低频时钟。本芯片支持两种低频时钟源，分别为 LOSC 和 RCL32K，**默认为 RCL32K**（系统寄存器 CLK_SEL.CORE0_RCL_LOSC_SEL）； 1：系统时钟。	RW	0
1	CMPCLREN	配置定时器 mtime 计数是否清零： 0：mtime 寄存器正常递增； 1：在生成定时器中断后，mtime 寄存器会被清零，然后继续计数。	RW	0
0	TIMESTOP	控制定时器 mtime 计数暂停： 0：mtime 寄存器正常递增； 1：mtime 寄存器暂停计数。	RW	0

注意：ECLIC 模式下如果设置 mtimectl.CMPCLREN = 1，TIMER 中断请求只能维持一个脉冲，所以需要将 TIMER 中断设置为边沿触发模式。

5.1.2.5 msip（0xFFC）

System Timer 软件中断需要配置 msip 寄存器主动触发。

比特位	名称	描述	读/写标志	复位值
31:1	-	Reserved	R	0
0	MSIP	用于生成 System Timer 软件中断： 0：清除软件中断； 1：生成软件中断。	RW	0

5.1.3 软件配置流程

System Timer 中断（中断 ID 7）配置流程：

- 实现 eclic_mtip_handler timer 中断处理函数；
- 调用 ECLIC_Register_IRQ 函数，该函数用于配置中断向量模式、中断触发模式、中断级别、中断优先级，然后使能中断；
- 调用 SysTick_Config 函数，设置所需的 Tick 数；
- mtime 计数满足指定 Tick 后触发中断。

仅供路合作单位使用 绝密

System Timer Software 中断（中断 ID 3）流程：

- 实现 eclic_msip_handler timer 中断处理函数；
- 调用 ECLIC_Register_IRQ 函数，该函数用于配置软件中断向量模式、中断触发模式、中断级别、中断优先级，然后使能中断；
- 配置 msip.MSIP = 1 触发中断。

5.2 ECLIC

5.2.1 特点

每个内核内部都集成了一个 ECLIC 中断控制器，ECLIC 中断控制器仲裁外部中断源和核内中断源，并支持中断抢占。

本芯片的 ECLIC 模块支持 147 个中断源，且为每个中断源定义了如下特性和参数：编号 ID、使能位 IE、等待标志位 IP、电平或边沿属性（Level or Edge-Triggered）、级别和优先级（Level and Priority）、向量或非向量处理（Vector or Non-Vector Mode）。



主要特点包括：

- 中断 ID 0~18 为核内中断，目前仅支持 ID3（Machine Software Interrupt）和 ID7（Machine Timer Interrupt）。注意 CSR 的 mie/mip 在 ECLIC 模式下没有意义；
- 中断 ID 19~146 为外设中断，**除核间中断和内核中断外，均需通过 GIC 模块分配给指定的内核**；
- ECLIC 模式下，mie/mip CSR 没有意义，全局中断管理通过 mstatus.MIE CSR 设置，各中断源由 ECLIC.clicintie 寄存器设置；
- ECLIC 模块寄存器采用内存映射方式访问；
- ECLIC 每个中断支持电平和边沿中断触发模式设置：
  - 电平触发模式下，软件无法清除 IP 位，只能通过清除中断的源头来清除 IP 位；
  - 边沿触发模式时，内核跳转至中断服务程序后 ECLIC 自动清除 IP 位，无需软件清除。

- 中断级别（Level）和中断优先级（Priority）：
  - 每个中断的 Level 和 Priority 由一个 8-bit clicintctl 寄存器控制，寄存器实际有效位宽为高 3 位，低位全为 1；
  - Level 的位宽由 cliccfg 寄存器 nlbits 域全局统一设置，当 nlbits=0 时，所有中断 Level=255，当 nlbits>3 时，实际的 level 位宽被限定为 3；
  - 每个中断源的 Level 和 Priority 值参见寄存器 clicintctl 描述。
- 支持全局中断阈值 mth 设置，只有 Level>mth 的中断才会得到处理；
- 中断抢占和仲裁：
  - 抢占：Level 高的中断可以抢占低 Level 的中断；
  - 仲裁：依次按照 Level、Priority、ID 进行仲裁，值越大优先级越高。
- 每个中断源支持设置为向量模式和非向量模式。

注意：在本芯片中，硬件写死 clicinfo.CLICINTCTLBITS = 3，软件配置 cliccfg.nlbits = 3，在该设置下 Level 配置有效、Priority 配置无效。可通过修改宏__ECLIC_INTCTLBITS 的值使得 Priority 配置有效。

5.2.1.1 中断源的电平或边沿属性

ECLIC 的每个中断源均可以设置电平触发或者边沿触发的属性（配置 clicintattr[i].trig），其要点如下：

- 当 clicintattr[i].trig[0] = 0 时，设置该中断属性为电平触发的中断：
  - 该中断源的 IP 位会实时反映该中断源的电平值；
  - 软件无法通过写操作清除 IP 位。如果软件需要清除中断，只能通过清除中断的最终源头的方式进行。
- 当 clicintattr[i].trig[0] = 1 和 clicintattr[i].trig[1] = 0 时，设置该中断属性为上升沿触发的中断：
  - 该中断源会在 ECLIC 检测到该中断源的上升沿时被触发，该中断源的 IP 位被置高；
  - 软件对该中断源的 IP 位写操作有效，即软件可以通过写操作清除 IP 位。
- 当 clicintattr[i].trig[0] = 1 和 clicintattr[i].trig[1] = 1 时，设置该中断属性为下降沿触发的中断：
  - 该中断源会在 ECLIC 检测到该中断源的下降沿时被触发，该中断源的 IP 位被置高；
  - 软件对该中断源的 IP 位写操作有效，即软件可以通过写操作清除 IP 位。

对于边沿触发的中断而言，为了能够提高中断处理的效率，当该中断被响应，内核跳入中断服务程序（Interrupt Service Routines，ISR）时，ECLIC 硬件会自动清除该中断的 IP 位，从而无需软件在中断服务程序内部清除该中断的 IP 位。

5.2.1.2 中断 Level 和 Priority

5.2.1.2.1 中断级别 Level

中断级别的值采取左对齐的方式进行解读，有效位宽（由 cliccfg.nlbits 指定）之外的低位全部采用补常数 1 的方式填充，如下图所示：

仅供战略合作单位使用 绝密



如果 cliccfg.nlbits > clicinfo.CLICINTCTLBITS，则意味着 nlbits 指示的位数超出了 clicintctl[i]寄存器的有效位，超出的比特位无效且全部采用常数 1 填充。

如果 cliccfg.nlbits = 0，Level 值会被认为是固定的 255。

不同 nlbits 值对应的 Level 值范围如下图所示：

#nlbits	编码	Level的数字值
1	L. . . . . (= L1111111)	127, 255
2	LL. . . . . (= LL111111)	63, 127, 191, 255
3	LLL. . . . . (= LLL11111)	31, 63, 95, 127, 159, 191, 223, 255
4	LLLL. . . . (= LLLL1111)	15, 31, 47, 63, 79, 95, 111, 127, 143, 159, 175, 191, 207, 223, 239, 255

“L” 比特表示Level的域
“.” 表示Level域之外的其他比特，采用全部补1的方式

cliccfg设置的若干示例:

CLICINTCTLBITS	nlbits	clicintctl[i]	Level的数字值
0	2	. . . . .	255
1	2	L.	127, 255
2	2	LL.	63, 127, 191, 255
3	3	LLL.	31, 63, 95, 127, 159, 191, 223, 255
4	1	LPPP. . . .	127, 255

Level 的值越大，则表示其级别越高。高级别的中断可以抢占低级别的中断处理，从而形成中断嵌套。

5.2.1.2.2 中断优先级 Priority

中断优先级的值也采取左对齐的方式进行解读，有效位宽（clicinfo.CLICINTCTLBITS - cliccfg.nlbits）之外的低位全部采用补常数 1 的方式填充。

Priority 的值越大，则表示其优先级越高。

中断优先级不参与中断嵌套的判断，即中断能否嵌套与中断优先级的数值大小没有关系，而是与中断

级别的数值大小有关。多个中断同时等待（中断源的 IP 位为高）时，ECLIC 需要仲裁决定哪个中断被发送给内核进行处理，仲裁时需要参考每个中断源的 Level 值、Priority 值以及 ID 值。

5.2.1.3 中断阈值

软件写入 mth 寄存器来设置中断阈值。在 ECLIC 最终仲裁过程中，只有中断源的中断 Level 值大于 mth 寄存器中所设置的中断阈值，该中断请求才能被发送到内核中。

该阈值表征的是一种级别（Level）的值。

5.2.1.4 中断仲裁

只有满足以下所有条件的中断源才能够参与仲裁：中断源的使能位（clicintie[i].IE）和中断源的等待位（clicintip[i].IP）都必须为 1。

仲裁规则如下：

- 首先，比较中断 Level 值，值越大则仲裁优先级越高；
- 如果 Level 相等，比较中断 Priority 值，值越大则仲裁优先级更高；
- 如果 Level 和 Priority 值都相等，则比较中断 ID 号，值越大则仲裁优先级更高。
- 最后比较在仲裁中获胜中断源的 Level 值是否大于 mth 寄存器中的值，大于则将产生最终的中断请求并发送给内核。

5.2.1.5 中断抢占

当内核正在处理低优先级的中断时，此时来了一个高优先级的新中断，它的 Level 值比当前中断 Level 值更大，那么硬件保存当前上下文，然后跳转到新中断的处理程序。

向量模式不支持中断抢占，所以如果需要使用到中断抢占或者中断嵌套，用户需要配置中断源为非向量模式。

5.2.1.6 中断向量模式和非向量模式



不同模式的触发流程如下：

- 中断配置成向量模式（clicintattr[i].shv = 1）：当触发中断时，内核会通过读取 mtvt 保存的中断向量表地址，然后跳转到存储在中断向量表里的目标中断处理函数地址；
- 中断配置成非向量模式（clicintattr[i].shv = 0）：当触发中断时，内核会先读取 mtvt2 寄存器最低位是否为 1：
  - mtvt2 最低位 = 0：通过 mtvt2 中的非向量中断公共处理程序入口去跳转中断向量表，即由 mtvt2

仅供战略合作单位使用 绝密

指定一个独立的入口地址供非向量中断专用，mtvec 指定异常的入口地址；

- mtvt2 最低位 = 1：通过 mtvec 中的非向量中断公共处理函数入口去跳转，此时异常和非向量中断共享入口地址。

5.2.1.7 向量表重映射

可通过修改 mtvt 寄存器的值来重映射向量表。

5.2.2 寄存器

ECLIC 寄存器基址

模块名	Core0 基址	Core1 基址
ECLIC	0xE002_0000	0xE002_0000

ECLIC 寄存器偏移地址

寄存器名	地址偏移量	属性	描述
cliccfg	0x00	RW	8-bit ECLIC 全局配置寄存器
clicinfo	0x04	R	32-bit ECLIC 全局信息寄存器
mth	0x0B	RW	8-bit ECLIC 配置中断阈值寄存器
clicintip[i]	0x1000+4*i	RW	8-bit ECLIC 中断源等待标志寄存器
clicintie[i]	0x1001+4*i	RW	8-bit ECLIC 中断源使能寄存器
clicintattr[i]	0x1002+4*i	RW	8-bit ECLIC 中断源属性寄存器
clicintctl[i]	0x1003+4*i	RW	8-bit ECLIC 中断源控制寄存器

注：i 表示中断 id，每个中断都有对应的 clicintip、clicintie、clicintattr、clicintctl 寄存器。ECLIC 地址空间大小为 0xFFFF，其他地址的值恒为 0。

5.2.2.1 cliccfg（0x00）

比特位	名称	描述	读/写标志	复位值
7:5	-	Reserved	R	0
4:1	nlbits	用于指定寄存器 clicintctl 中 Level 域的比特数。	RW	0
0	-	Reserved	R	1

5.2.2.2 clicinfo（0x04）

比特位	名称	描述	读/写标志	复位值
31:25	-	Reserved	R	0
24:21	CLICINTCTLBITS	用于指定寄存器 clicintctl 中有效位的比特数。	R	0x3
20:13	VERSION	ECLIC 硬件实现的版本号。	R	0x1
12:0	NUM_INTERRUPT	ECLIC 硬件支持的中断源数量。	R	0x93

5.2.2.3 mth（0x0B）

比特位	名称	描述	读/写标志	复位值

仅供战略合作单位使用 保密

7:0	mth	配置中断目标的阈值级别。	RW	0

5.2.2.4 clicintip（0x1000+4*i）

比特位	名称	描述	读/写标志	复位值
7:1	-	Reserved	R	0
0	IP	中断源 i 的等待标志： 0：该中断未被触发； 1：该中断已被触发。	RW	0

5.2.2.5 clicintie（0x1001+4*i）

比特位	名称	描述	读/写标志	复位值
7:1	-	Reserved	R	0
0	IE	中断源 i 的使能位： 0：屏蔽该中断源； 1：启用该中断源。	RW	0

5.2.2.6 clicintattr（0x1002+4*i）

比特位	名称	描述	读/写标志	复位值
7:6	-	Reserved	R	0x11
5:3	-	Reserved	R	0
2:1	trig	用于指定中断源 i 的触发条件： 2`bx0：电平触发； 2`b01：上升沿触发； 2`b11：下降沿触发。	RW	0
0	shv	用于指定中断源 i 的中断处理模式： 0：非向量模式； 1：向量模式。	RW	0

5.2.2.7 clicintctl（0x1003+4*i）

该寄存器的 Level 和 Priority 字段是根据 cliccfg.nlbits 的值动态变化的。

比特位	名称	描述	读/写标志	复位值
7:(8 - nlbits)	Level	配置中断源 i 的中断级别。该级别越大，优先级越高，且支持中断抢占。	RW	0
(8 - nlbits - 1):5	Priority	配置中断源 i 的中断优先级。该值越大，优先级越高，不支持中断抢占。	RW	0
4:0	-	Reserved	R	0x1F

5.2.3 软件配置流程

- 实现中断向量表里的中断处理函数入口，注意添加关键字“__INTERRUPT”；
- 打开 GIC 模块时钟，分配指定中断给 CORE0；

仅供战略伙伴单位使用 绝密

- 通过 ECLIC_Register_IRQ 函数来配置中断并使能中断：

int32_t ECLIC_Register_IRQ(IRQn_Type IRQn, uint8_t shv, ECLIC_TRIGGER_Type trig_mode, uint8_t lvl, uint8_t priority, void handler);*

  - IRQn：指定中断源的 ID；
  - shv：配置中断源的处理模式是中断向量模式还是非向量模式；
  - trig_mode：配置中断源的中断触发模式；
  - lvl：配置中断源的中断等级；
  - priority：配置中断源的中断优先级；
  - handler：配置中断源的中断处理函数入口（在非重映射下传入 NULL）。
- 也可以单独调用封装的内核中断函数配置：

/* set interrupt vector mode */
ECLIC_SetShvIRQ(IRQn, shv);
/* set interrupt trigger mode and polarity */
ECLIC_SetTrigIRQ(IRQn, trig_mode);
/* set interrupt level */
ECLIC_SetLevelIRQ(IRQn, lvl);
/* set interrupt priority */
ECLIC_SetPriorityIRQ(IRQn, priority);
/* enable interrupt */
ECLIC_EnableIRQ(IRQn);

除 ECLIC_EnableIRQ 函数需放在最后之外，其余函数无顺序要求。

5.3 PMP

5.3.1 特点

PMP 单元（Physical Memory Protection Unit）用于提供安全处理和故障隔离功能，通过在 M-mode 模式下修改对应的寄存器可以指定每个物理内存区域的读、写和执行等访问权限，违反 PMP 机制的访存操作都会被内核捕获并触发异常。

PMP 特点如下：

- PMP 支持 8 个表项（Entries），一个 PMP 表项由配置寄存器 pmpcfg 和地址寄存器 pmpaddr 组成，共同来定义一片内存区域的访问权限；
- PMP 可以支持最小 4-byte 地址范围的权限配置；
- PMP 允许配置更粗的粒度保护区域，最小粒度为 4KB；
- PMP 寄存器仅可在 M-mode 模式下访问。

5.3.1.1 地址匹配模式

pmpaddr 寄存器只是保存一个地址，而 pmpcfg.A 来决定地址匹配模式，两者共同决定 PMP 表项控制的物理地址范围。具体的模式如下图所示：

仅供战略合作单位使用 绝密

A	Name	Description
0	OFF	Null region (disabled)
1	TOR	Top of range
2	NA4	Naturally aligned four-byte region
3	NAPOT	Naturally aligned power-of-two region, ≥8 bytes

5.3.1.1.1 OFF

该表项处于未启用的状态，PMP 不匹配任何地址。

5.3.1.1.2 TOR

表项 i 中的 $pmpaddr_i$ 保存的地址构成地址范围的顶部，上一个表项的 $pmpaddr_{i-1}$ 保存的地址构成地址范围的底部，即地址区域表现为[$pmpaddr_{i-1}$, $pmpaddr_i$)。

特别的，**PMP 表项 0 表示的地址区域为[0, pmpaddr0)**。

如果 $pmpaddr_{i-1} \geq pmpaddr_i$，那么 PMP 表项 i 将不匹配任何地址，即区域为空。

5.3.1.1.3 NA4

区域为固定 4 字节大小，一般用于包含单个寄存器或者 word 大小数据。

5.3.1.1.4 NAPOT

区域为 2 的幂次方大小的区域，最小区域为 8 字节，要求是自然对齐（Naturally Aligned），意味着区域的起始地址必须是其自身大小的整数倍。

在此规则中，**pmpaddr 寄存器的低位表示地址范围，取决于最低位的连续 1 的个数**，高位表示以 4 字节对齐的基址，中间用 0 隔开。假定 G 作为 pmpaddr 寄存器低位连续 1 的个数，那么 NAPOT 模式下的保护区域实际大小为$2^{(G+3)}$字节，规律如下图所示：

pmpaddr in bits	pmpcfg.A	表项设定的物理地址区间大小
yyyy...yyyy	NA4	大小为2^2字节的区域，基址为“yyyy...yyyy00”。
yyyy...yyy0	NAPOT	大小为2^3字节的区域，基址为“yyyy...yyy000”。
yyyy...yy01	NAPOT	大小为2^4字节的区域，基址为“yyyy...yy0000”。
yyyy...y011	NAPOT	大小为2^5字节的区域，基址为“yyyy...y00000”。
...	...	...
yy01...1111	NAPOT	大小为2^{XLEN}字节的区域，基址为“0000...000000”，本芯片内核的地址空间为 32-bit，意味着在该配置下整个 32-bit 地址空间全覆盖。
y011...1111	NAPOT	大小为2^{XLEN+1}字节的区域，基址同上。
0111...1111	NAPOT	大小为2^{XLEN+2}字节的区域，基址同上。
1111...1111	NAPOT	大小为2^{XLEN+3}字节的区域，基址同上。
注：y 表示 0 或 1。		

举例：定义一个从起始地址 0x8000_0000 开始的 4KB 区域。

仅供战略合作单位使用 绝密

- 计算 G：4KB = 2^{12}bytes，由 G + 3 = 12 得到 G = 9；
- 构造 pmpaddr 值：
  - 高位：0x8000_0000 >> 2 = 0x2000_0000；
  - 低位：连续 G 个 1，即 0x1FF；
  - 拼接结果：0x2000_0000 | 0x1FF = 0x2000_01FF。

写入 pmpaddr 寄存器：定义的区域为[0x2000_0000, 0x2000_01FF]，大小为 4KB。

5.3.1.2 PMP 粒度（PMP Grain）

PMP 粒度定义 PMP 保护地址范围的最小尺寸和基本对齐单位。

规定最小粒度为 4KB，即任何 PMP 保护的区域大小至少为 4KB，并且要求起始地址为 4 字节对齐。

当处于模式 TOR 时，pmpaddr 写入的地址值和上一个条目之间的地址范围不得小于 4KB。NAPOT 模式 pmpaddr 写入值同样要注意实际区域大小。

注意，本芯片的模式 NA4 不可用，因为 NA4 旨在定义一个精确地 4 字节保护区域，但是只有当 PMP 粒度小于或等于 4 字节才可用。

5.3.1.3 表项的锁定

可通过配置 pmpcfg.L 来控制是否将 PMP 表项进行锁定，锁定机制如下：

- 如果 pmpcfg.L = 1，则表明该表项被锁定；
- 当表项被锁定后，该表项所对应的权限配置寄存器 pmpcfg 和地址配置寄存器 pmpaddr 将不能被修改；
- 当表项被锁定后，无法通过软件修改 pmpcfg.L 进行解锁，只能通过内核复位来复位表项配置寄存器；
- 当表项没有被锁定时，该表项所设定的权限和地址区间保护仅对 S-mode/U-mode 模式下的操作有效。当表项 x 被锁定后，则同样适用于 M-mode 模式下的操作。

5.3.2 寄存器

PMP 单元非内存映射模块。

5.3.2.1 $pmpcfg_i$

每个 $pmpcfg_i$ 管理 4 个 PMP 表项。

比特位	名称	描述	读/写标志	复位值
31:24	$pmp_{x+3}cfg$	第 x+3 个表项的 PMP 配置寄存器。	RW	0
23:16	$pmp_{x+2}cfg$	第 x+2 个表项的 PMP 配置寄存器。	RW	0
15:8	$pmp_{x+1}cfg$	第 x+1 个表项的 PMP 配置寄存器。	RW	0
7:0	pmp_xcfg	第 x 个表项的 PMP 配置寄存器。	RW	0

5.3.2.1.1 pmp_icfg

当这些位其中一个为 0 时，则相应的访问类型将被拒绝，比如：

- 尝试从没有执行权限的 PMP 区域提取指令会引发指令访问错误异常（instruction access-fault exception）；
- 加载指令在没有读取权限的情况下访问 PMP 区域中的物理地址会引发加载访问错误异常（load access-fault exception）；
- 尝试执行存储或 AMO 指令时，这些指令在没有写权限的情况下访问 PMP 区域的物理地址会引发存储访问错误异常（store access-fault exception）。

仅供路合作伙伴使用 绝密

比特位	名称	描述	读/写标志	复位值
7	L	配置 PMP 表项是否锁定： 0：不锁定 PMP 表项； 1：锁定 PMP 表项。 锁定状态下的 PMP 表项将保持锁定状态，直到内核被重置。 如果 PMP 表项 i 被锁定，且 pmp<i>cfg.A = TOR，那么对 pmpaddr<i-1>的写入也将会被忽略。即便 pmp<i>cfg.A = OFF，设置 L 位也会锁定 PMP 表项。	RW	0
6:5	-	Reserved	R	0
4:3	A	配置地址匹配模式： 2`b00：OFF，此表项被禁用，不提供任何保护； 2`b01：TOR，定义任意的上边界； 2`b10：NA4，定义 4 字节区域； 2`b11：NAPOT，定义大小为 2 的幂次方且至少为 8 字节的对齐区域。	RW	0
2	X	控制代码可执行权限： 0：地址区间内不可执行 1：地址区间内可执行	RW	0
1	W	控制数据可写权限： 0：地址区间内不可写 1：地址区间内可写	RW	0
0	R	控制数据可读权限： 0：地址区间内不可读 1：地址区间内可读	RW	0

5.3.2.2 pmpaddri

比特位	名称	描述	读/写标志	复位值
31:0	address	第 i 个表项的 PMP 地址，写入为实际地址右移 2 位的值。	RW	0

5.3.3 软件配置流程

相关函数见 NMSIS/Core/Include/core_feature_pmp.h，使用示例如下：

- 配置 pmpaddr[i]，计算 pmpaddr 值并写入；
  __set_PMPADDRx(1, (rv_csr_t)(&memory_pmp1[4]) >> 2);
- 配置 pmp<i>cfg：按照所需权限 RWX 并写入；
  __set_PMPxCFG(0, PMP_A_NA4 | PMP_R | PMP_W);
- 如果期望不允许修改，pmpcfg.L 写 1。
  __set_PMPxCFG(1, PMP_A_NA4 | PMP_R | PMP_W);

仅供战略合作单位使用 绝密

6 时钟安全系统 LCSS

LOSC 作为系统内部重要时钟源，用于 PLL 倍频源头、RTC 走时、LPUART 通信、LCD 闪屏、KBI 滤波、红外通信等功能。LCSS（LOSC Clock Security System）是一个时钟监控和异常处理的控制器，基于系统中相对可靠的内部时钟，检测 LOSC 时钟频率并做对应的时钟切换处理。LCSS 时钟安全电路包含 VCC 域和 VBAT 域两个电路：当 VCC 和 VBAT 同时供电时，主要靠 LCSS_VCC 进行 LOSC 时钟安全监控；当仅 VBAT 域供电时，靠 LCSS_VBAT 进行 LOSC 时钟安全监控。

6.1 LCSS_VCC

6.1.1 简介

时钟安全系统 LCSS_VCC（**LOSC Clock Security System**）用于实时监测 LOSC 时钟频率，具有异常上报和自动切换功能。当 LOSC 频率发生异常时产生异常中断，可选择硬件自动将以 LOSC 作为时钟源的相关模块切换到备用时钟源；LCSS 支持 LOSC 异常自恢复功能，若使能该功能，当检测到 LOSC 频率正常，相关时钟源自动切回 LOSC 或 PLL。同时支持软件切换时钟的功能，可在中断中进行时钟切换。

6.2 LCSS_VBAT

6.2.1 简介

时钟安全系统 LCSS_VBAT(**LOSC Clock Security System**)用于实时监测 VBAT 域的 LOSC 时钟和 RCL32K 时钟是否停振，产生对应的 LOSC 和 RCL32K 时钟状态标志和停振标志，具有异常上报和自动切换 RTC 时钟源功能。

仅供战略合作单位使用 保密

7 DMA

7.1 简介

DMA 控制器用于外设和存储器之间的高速数据传输。在没有 CPU 的参与下，数据在外设和存储器之间进行快速搬运。这让 CPU 有更多的时间处理其他事情。

芯片根据不同模块的需求和系统架构，采用通用 DMA+专用 DMA 的结构。整个 DMA 系统包含 4 个通用 DMA 主机、20 个专用 DMA 主机、以及一个 DMA 仲裁器。系统 160KB 的 SRAM 物理上由 6 个 IP 组成，最多同时支持 6 个 DMA 通道并行访问 6 块不同 SRAM。

7.1.1 专有名词定义

GDMA ：General Direct Memory Access

SDMA ：Special Direct Memory Access

7.2 特点

- 采用通用 DMA（GDMA）+专用 DMA 架构（SDMA）；
- 系统上一共包含 4 个通用 DMA 主机，其中 2 个为安全主机，用于安全外设与内存之间的数据传输，2 个非安全主机，用于非安全外设与内存之间的数据传输；
- 每个通用 DMA 主机
  - 外设通道的源或目标地址中对接外设端地址为固定模式，对接存储端地址为递增模式；
  - 根据不同需求，部分外设通道只能访问 SRAM，部分外设通道能访问 Flash 或 SRAM；
- 系统上包含 20 个专用 DMA 主机，每个专用 DMA 主机固定为某个专有外设所有，安全属性跟随外设安全配置；
- 专用 DMA 主机
  - 源或目标地址中对接外设端地址为固定模式，对接存储端地址为递增模式；
  - 不同专用 DMA 主机数据通道不同：有外设->存储，有存储->外设，也有同时支持两种通道；
- DMA 仲裁分 2 级仲裁，
  - 每个通用 DMA 主机所有通道之间做一级仲裁，输出 2 组总线访问接口，一组读，一组写；
  - 低速专用 DMA 主机，先进行一级仲裁输出一组总线访问接口，再做时序打断；
  - 通用 DMA 仲裁后总线、低速专用 DMA 总裁后总线与高速专用 DMA 主机做二级仲裁。

7.3 功能描述

7.3.1 通用 DMA 功能描述

7.3.1.1 主机通道

通用 DMA GDMAx_0 主机包含 5 个外设通道（P2M、M2P）

主机	通道	模式	源地址	目标地址
GDMA0_0 GDMA1_0	0	P2M	QSPI0 RX	SRAM
	1	P2M	USART0 RX	SRAM
	2	M2P	SRAM	QSPI0 TX
	3	M2P	SRAM	USART0 TX
	4	M2P/P2M	SRAM	SEA

仅供联合作单位使用 绝密

通用 DMA GDMAx_1 主机包含 5 个通道，分别是 4 个外设通道（P2M、M2P）和 1 个 M2M（Memory to Memory）通道。

主机	通道	模式	源地址	目标地址
GDMA0_1 GDMA1_1	0	P2M	QSPI1 RX	SRAM
	1	P2M	USART1 RX	SRAM
	2	M2P	SRAM	QSPI1 TX
	3	M2P	SRAM	USART1 TX
	4	M2P	SRAM	SRAM
	5	M2M	SRAM	CRC0_DR

7.3.1.2 DMA 传输事件

一次 DMA 事件包含一系列的数据传输。传输的数据宽度由软件配置。

每次 DMA 传输包含下列步骤：

- 根据寄存器 DMA_SxPAR 或者 DMA_MxPAR 寄存器的值，从源端 load 数据；
- 根据寄存器 DMA_SxPAR 或者 DMA_MxPAR 寄存器的值，把 load 到的数据写到目标地址；
- 寄存器值 DMA_SxNDTR 值自减；

7.3.1.3 外设和 DMA 控制器之间的握手流程

每次有 DMA 事件产生，外设发送 DMA 请求信号到 DMA 控制器；DMA 控制器根据提前配置好的优先级，依次响应 DMA 请求信号。一旦 DMA 控制器完成了对应通道外设的访问，则 DMA 控制器会发送应答信号到外设，一旦外设接收到 DMA 应答信号，则会释放 DMA 请求信号，表明当前传输完成。如果下一次 DMA 事件产生，外设再次拉起 DMA 请求信号。

req 与 ack 的握手：在该外设通道的使能开启的情况下，req 拉起后，dma 即可开始数据传输，先读后写（dma 通过 AHB 总线，从数据源读一笔数据，然后将该数据写到目标地址中 ），完成一次读写操作后（写反馈返回，而不是写指令发出），dma 的 ack 拉高，ack 信号来使当前的 req 拉低，一次握手完成。外设可根据自身情况决定是否拉起下一次的 req。



图 7-1 DMA 控制器与外设握手流程示意图

仅供联合作业单位使用 绝密

7.3.1.4 仲裁器

DMA 仲裁支持优先级包含两个部分：可配置+固定优先级。

配置优先级：每个通道可独立配置为下列 4 个等级：

- very high
- high
- midium
- low

固定优先级：如果两个通道的配置优先级相同，则通道号小的优先级更高。

7.3.1.5 传输方向

- peripheral-to-memory

DIR 为 0 时，源地址可配置为外设寄存器地址，目标地址可配置为 SRAM 或 Flash 地址（部分通道不支持，省面积）。每次外设发起 DMA 请求，从源地址中读取数据，写到目标地址中。每次源到目标的搬运完成，DMA_SxNDR 寄存器相应减少。一旦 DMA_SxNDR 寄存器达到 0 或者当 DMA 使能位被软件清除，则在当前 AHB 事务传输完成之后马上结束 DMA 传输

- memory -to- peripheral

DIR 为 1 时，源地址可配置为 SRAM 或 Flash 地址（部分通道不支持，省面积），目标地址可配置为外设寄存器地址。每次外设发起 DMA 请求，从源地址中读取数据，写到目标地址中。每次源到目标的搬运完成，DMA_SxNDR 寄存器相应减少。一旦 DMA_SxNDR 寄存器达到 0 或者当 DMA 使能位被软件清除，则在当前 AHB 事务传输完成之后马上结束 DMA 传输。

- memory -to- memory

该模式仅 GDMA1 支持。该模式下，源地址和目标地址可配置为 SRAM、Flash 或寄存器地址。

DMA 工作在该模式时，不需要外设来触发 DMA 传输，而是通过软件使能之后自动开始 DMA 传输工作。

当配置寄存器 DMA_SxCR 寄存器的 EN 为 1，流控制器马上从 memory 源地址（DMA_SxPAR）取数据填到内部数据寄存器，当数据中数据量达到阈值时，把数据寄存器中的数据搬运到 memory 目标地址（DMA_SxM0AR）。重复上述工作直到指定长度数据传输完成。一旦 DMA_SxNDR 寄存器值达到 0，或者软件配置 EN 为 0，则在当前 AHB 事务传输完成之后马上结束 DMA 传输

7.3.1.6 循环模式

循环模式用于处理循环 buffer 和连续的数据传输，通过配置 DMA_SxCR 寄存器的 CIRC 位使能该模式。

模块内部包含影子寄存器，当配置为循环模式时，每次 DMA 指定长度数据传输完成之后会自动 reload 数据量配置值 DMA_SxNDR、DMA 地址指针等。

7.3.1.7 DMA 传输完成

不同的事件能够触发 DMA 结束，并且置起标志位 TCIFx。

- 正常模式下，计数器 DMA_SxNDR 等于 0；
- 软件把 EN 配置为 0，流控制器被 disable，当前传输完成；

仅供锐能微单核使用 绝密

7.3.1.8 地址指针增加

可根据参数化配置配置各个通道的地址是地址指针增加地址指针不变；

7.3.1.9 错误管理

当传输过程出现总线错误时，则错误标志 TEIFx 置起。

7.3.1.10 外设属性

- GDMA0 外设属性表

通道 x	CH0	CH1	CH2	CH3	CH4
外设	QSPI0_RX	USART0_RX	QSPI0_TX	USART0_TX	sea
外设地址是否递增	否	否	否	否	否
MEM 地址是否递增	是	是	是	是	是
传输数据个数的位宽 N	18	18	18	18	20

- GDMA1 外设属性表

通道 x	CH0	CH1	CH2	CH3	CH4	CH5
外设	QSPI1_RX	USART1_RX	QSPI1_TX	USART1_TX	SRAM	CRC0_DR
外设地址是否递增	否	否	否	否	否	是
MEM 地址是否递增	是	是	是	是	是	是
传输数据个数的位宽 N	18	18	18	18	20	20

- GDMA1　M2M 通道高属性表

M2M 通道 i	CPU(i=0)	CRC0(i=1)
源地址是否递增	否	是
MEM 地址是否递增	是	是
传输数据个数的位宽 N	20	20

7.3.2 专用 DMA 功能描述

专用 DMA 一共包含 20 个专用 DMA 主机：

主机	数量
UART	8
SPI	4
TC_PWM	2
M2M	1
DSP	1
AES	1
DAC	1
ADC0	1
总	20

仅供战略合作单位使用 绝密

7.3.3 SRAM DMA 仲裁功能描述

一共 24 路主机参与 SRAM 访问仲裁，系统上一共有 6 块 SRAM，为了提高 SRAM 访问带宽，先对所有输入通道先译码，输出当前访问的 SRAM 序号，再对每个 SRAM 的多个访问请求进行仲裁。

7.3.3.1 SRAM 安全属性

由于需要支持 16kB 的可配置颗粒度，并且支持分配后安全属性的 SRAM 和非安全属性的 SRAM 的地址都是连续的，所以物理上采用 4 个 32kB+2 个 16kB 的 SRAM 实现，并且通过不同的配置进行 SRAM 地址重映射，一共存在 10 中配置和映射关系，如下图：

通过水线地址配置 WMSTAR[3:0]进行 SRAM 安全属性配置（WMSTAR 可配置 0x1~0xA）。WMSTAR[3:0]=n，表示有 n*16kB 的 SRAM 为安全 SRAM，有(10-n)*16kB 的 SRAM 为非安全 SRAM。

图 7-2 SRAM 安全属性配置

如上表，不同的配置值，每个 SRAM 有不同的映射地址，可分成两类，一类是 0x8000_0000 以下的地址，另一类是 0x8000_0000 以上的地址。当映射到 0x8000_0000 以下时，HSM 总线上的 3 个从机通道可访问该 SRAM；当映射到 0x8000_0000 以上时，HOST 总线上的 3 个从机通道可访问该 SRAM。并且根据不同的配置，每个 SRAM 同一时刻仅支持 HSM 或 HOST 总线访问，不支持同时访问。

7.3.3.2 仲裁器结构



图 7-3 仲裁器结构框图

为了优化 SRAM 接口时序，采用二级仲裁结构。Arbiter0 输入通道相对 Arbiter1 输入通道，访问 SRAM 需要多 1 个时钟周期。输入通道如下表：

仲裁器	通道号	主机
Arbiter0	0	SPI0
	1	SPI1
	2	SPI2
	3	SPI3
	4	ADC0
	5	DAC
	6	UART0
	7	UART1
	8	UART2
	9	UART3
	10	UART4
	11	UART5
	12	UART6
	13	UART7
	14	Reserved
	15	TC0_PWM
	16	TC1_PWM
	17	AES
	18	M2M
Arbiter1	0	Arbiter0_out
	1	GDMA0x_RD/GDMA1x_RD
	2	GDMA0x_WR/GDMA1x_WR

仅供路合作单位使用 绝密

3	DSP
4	CORE0/CORE1

7.4 通用 DMA 寄存器

GDMA 模块的寄存器基址

模块名	Core0 基址	Core1 基址
GDMA0	0x2010_4000	0xA010_4000
GDMA1	0x2010_8000	0xA010_8000

GDMA0 接口的寄存器偏移地址

寄存器名	地址偏移量	描述
GDMA0 _SxCTRL	0x000 +0x20*x	外设通道 x DMA 配置
GDMA0 _SxNDTR	0x004+0x20*x	外设通道 x DMA 数据长度配置
GDMA0 _SxMADR	0x008+0x20*x	外设通道 x DMA 存储端基地址
GDMA0_SxPAR	0x00C+0x20*x	外设通道 x DMA 外设端基地址
GDMA0 _SIE	0x200	外设通道中断使能
GDMA0 _SIF	0x204	外设通道中断标志

其中 GDMA0 中 x 范围 0~4

GDMA1 接口的寄存器偏移地址

寄存器名	地址偏移量	描述
GDMA1 _SxCTRL	0x000 +0x20*x	外设通道 x DMA 配置
GDMA1 _SxNDTR	0x004+0x20*x	外设通道 x DMA 数据长度配置
GDMA1 _SxMADR	0x008+0x20*x	外设通道 x DMA 存储端基地址
GDMA1_SxPAR	0x00C+0x20*x	外设通道 x DMA 外设端基地址
GDMA1 _MiCTRL	0x100+0x20*i	M2M 通道 i DMA 配置，适用 GDMA1
GDMA1_MiNDTR	0x104+0x20*i	M2M 通道 i DMA 数据长度配置，适用 GDMA1
GDMA1_MiMADR	0x108+0x20*i	M2M 通道 i DMA 存储端基地址，适用 GDMA1
GDMA 1_MiPAR	0x10C+0x20*i	M2M 通道 i DMA 外设端基地址，适用 GDMA1
GDMA1 _SIE	0x200	外设通道中断使能
GDMA1 _SIF	0x204	外设通道中断标志
GDMA1 _MIE	0x208	M2M 通道中断使能，适用 GDMA1
GDMA1 _MIF	0x210	M2M 通道中断标志，适用 GDMA1

其中 GDMA1 中 x 范围 0~3，i 的范围 0~1(i=0 是 CPU,i=1 是 CRC0)

7.4.1 GDMA0 配置寄存器 GDMA0_SxCTRL（0x00+0x20*x）

位	名称	描述	读/写	复位值
31:7	---	预留	RO	0x0

仅供战略合作伙伴使用 保密

6	DIR	传输方向： 0；数据从外设搬运到 mem; 1：数据从 mem 搬运到外设.	RW	0x0
5:4	MSIZE	传输数据大小 00：Byte 01：Half_word 10：Word 11：Reserved（同 Byte） 仅当 EN=0 时可配置	RW	0x0
3:2	PL	优先级配置 00：最低 01：中等 10：高 11：最高 仅当 EN=0 时可配置	RW	0x0
1	CIRC	循环模式 0=不使能 1=使能 仅当 EN=0 时可配置	RW	0x0
0	EN	DMA 通道使能，由软件配置 0=不使能 1=使能 下列情况发生时，硬件也可自动清除该位： -DMA 传输结束 -DMA 传输错误 -当源地址和目标地址的位宽配置不满足规格定义； -传输数据量小于传输位宽	RW	0x0

7.4.2 GDMA0 传输数据长度配置寄存器 GDMA0_SxNDTR（0x04+20*x）

位	名称	描述	读 / 写	复位值
31:N	---	预留	RO	0x0
N-1: 0	NDT	传输数据个数(Byte) 仅当 EN 为 0 时可配置，当 EN=1 时，该位变成只读，指示当前还未传输的数据个数。每次传输，该位自减。 一旦传输完成，该位可以保持为 0，或者在下列模式下，自动 reload 为之前配置的值； 如该外设的 DMA 通道可访问 Flash，则 N=20,否则 N=18	RW	0x0

7.4.3 GDMA0 Memory 端基地址寄存器 GDMA0_SxMADR（0x08+20*x）

位	名称	描述	读 /	复位

仅供战略合作单位使用 绝密

			写	值
31: 0	MADR	memory 基地址(Byte)，当 EN=0 时可配置. 基于目前的系统，当该通道访问 flash 时，MADR[27:22]无法访问，故 MADR[27:22]配置无效，读为 0；当该通道不访问 flash 时，MADR[27:18]无法访问，故 MADR[27:18]配置无效，读为 0；	RW	0x0

7.4.4 GDMA0 传输数据长度配置寄存器 GDMA0_SxPADR（0x0C+20*x）

位	名称	描述	读 / 写	复位值
31: 0	PADR	外设接口基地址(Byte)，当 EN=0 时可配置 基于目前的系统，PADR[27:22]无法访问，故 PADR[27:22]配置无效，读为 0；	RW	0x0

7.4.5 GDMA0 外设中断使能配置寄存器 GDMA0 _SIE（0x200）

位	名称	描述	读 / 写	复位值
31:19	---	预留	RO	0x0
18	TEIE4	外设通道 4 数据传输错误中断使能 0=不使能 1=使能	RW	0x0
17	TCIE4	外设通道 4 数据传输完成中断使能 0=不使能 1=使能	RW	0x0
16	HTIE4	外设通道 4 数据传输一半中断使能 0=不使能 1=使能	RW	0x0
15	---	预留	RO	0x0
14	TEIE3	外设通道 3 数据传输错误中断使能 0=不使能 1=使能	RW	0x0
13	TCIE3	外设通道 3 数据传输完成中断使能 0=不使能 1=使能	RW	0x0
12	HTIE3	外设通道 3 数据传输一半中断使能 0=不使能 1=使能	RW	0x0
11	---	预留	RO	0x0
10	TEIE2	外设通道 2 数据传输错误中断使能	RW	0x0

仅供联合作业使用 绝密

		0=不使能 1=使能		
9	TCIE2	外设通道 2 数据传输完成中断使能 0=不使能 1=使能	RW	0x0
8	HTIE2	外设通道 2 数据传输一半中断使能 0=不使能 1=使能	RW	0x0
7	---	预留	RO	0x0
6	TEIE1	外设通道 1 数据传输错误中断使能 0=不使能 1=使能	RW	0x0
5	TCIE1	外设通道 1 数据传输完成中断使能 0=不使能 1=使能	RW	0x0
4	HTIE1	外设通道 1 数据传输一半中断使能 0=不使能 1=使能	RW	0x0
3	---	预留	RO	0x0
2	TEIE0	外设通道 0 数据传输错误中断使能 0=不使能 1=使能	RW	0x0
1	TCIE0	外设通道 0 数据传输完成中断使能 0=不使能 1=使能	RW	0x0
0	HTIE0	外设通道 0 数据传输一半中断使能 0=不使能 1=使能	RW	0x0

7.4.6 GDMA0 外设中断标志寄存器 GDMA0_SIF（0x204）

位	名称	描述	读 / 写	复位值
31:19	---	预留	RO	0x0
18	TEIF4	外设通道 4 数据传输错误标志 0=没有数据传输错误 1=数据传输错误事件产生 软件写“1”清除该位	RW1C	0x0
17	TCIF4	外设通道 4 数据传输完成标志 0=没有传输完成 1=传输完成事件发生 软件写“1”清除该位	RW1C	0x0

供战略合作单位使用 绝密

16	HTIF4	外设通道 4 数据传输一半中断标志 0=没有传输一半 1=传输一半事件发生 软件写“1”清除该位	RW1C	0x0
15	---	预留	RO	0x0
14	TEIF3	外设通道 3 数据传输错误标志 0=没有数据传输错误 1=数据传输错误事件产生 软件写“1”清除该位	RW1C	0x0
13	TCIF3	外设通道 3 数据传输完成标志 0=没有传输完成 1=传输完成事件发生 软件写“1”清除该位	RW1C	0x0
12	HTIF3	外设通道 3 数据传输一半中断标志 0=没有传输一半 1=传输一半事件发生 软件写“1”清除该位	RW1C	0x0
11	---	预留	RO	0x0
10	TEIF2	外设通道 2 数据传输错误标志 0=没有数据传输错误 1=数据传输错误事件产生 软件写“1”清除该位	RW1C	0x0
9	TCIF2	外设通道 2 数据传输完成标志 0=没有传输完成 1=传输完成事件发生 软件写“1”清除该位	RW1C	0x0
8	HTIF2	外设通道 2 数据传输一半中断标志 0=没有传输一半 1=传输一半事件发生 软件写“1”清除该位	RW1C	0x0
7	---	预留	RO	0x0
6	TEIF1	外设通道 1 数据传输错误标志 0=没有数据传输错误 1=数据传输错误事件产生 软件写“1”清除该位	RW1C	0x0
5	TCIF1	外设通道 1 数据传输完成标志 0=没有传输完成 1=传输完成事件发生 软件写“1”清除该位	RW1C	0x0
4	HTIF1	外设通道 1 数据传输一半中断标志 0=没有传输一半 1=传输一半事件发生 软件写“1”清除该位	RW1C	0x0

仅供合作单位使用 绝密

3	---	预留	RO	0x0
2	TEIF0	外设通道 0 数据传输错误标志 0=没有数据传输错误 1=数据传输错误事件产生 软件写“1”清除该位	RW1C	0x0
1	TCIF0	外设通道 0 数据传输完成标志 0=没有传输完成 1=传输完成事件发生 软件写“1”清除该位	RW1C	0x0
0	HTIF0	外设通道 0 数据传输一半中断标志 0=没有传输一半 1=传输一半事件发生 软件写“1”清除该位	RW1C	0x0

7.5 通用 GDMA1 寄存器

7.5.1 GDMA1 配置寄存器 GDMA1_SxCTRL（0x00+0x20*x）

位	名称	描述	读 / 写	复位值
31:7	---	预留	RO	0x0
6	DIR	传输方向： 0；数据从外设搬运到 mem; 1：数据从 mem 搬运到外设.	RW	0x0
5:4	MSIZE	传输数据大小 00：Byte 01：Half_word 10：Word 11：Reserved（同 Byte） 仅当 EN=0 时可配置	RW	0x0
3:2	PL	优先级配置 00：最低 01：中等 10：高 11：最高 仅当 EN=0 时可配置	RW	0x0
1	CIRC	循环模式 0=不使能 1=使能 仅当 EN=0 时可配置	RW	0x0
0	EN	DMA 通道使能，由软件配置 0=不使能 1=使能 下列情况发生时，硬件也可自动清除该位： -DMA 传输结束	RW	0x0

仅供联合作业单位使用 绝密

		-DMA 传输错误 -当源地址和目标地址的位宽配置不满足规格定义； -传输数据量小于传输位宽		

7.5.2 GDMA1 传输数据长度配置寄存器 GDMA1_SxNDTR（0x04+20*x）

位	名称	描述	读 / 写	复位值
31:18	---	预留	RO	0x0
17: 0	NDT	传输数据个数(Byte) 仅当 EN 为 0 时可配置，当 EN=1 时，该位变成只读，指示当前还未传输的数据个数。每次传输，该位自减。 一旦传输完成，该位可以保持为 0，或者在下列模式下，自动 reload 为之前配置的值；	RW	0x0

7.5.3 GDMA1 Memory 端基地址寄存器 GDMA1_SxMADR（0x08+20*x）

位	名称	描述	读 / 写	复位值
31: 0	MADR	memory 基地址(Byte)，当 EN=0 时可配置. 基于目前的系统，当该通道访问 flash 时，MADR[27:22]无法访问，故 MADR[27:22]配置无效，读为 0；当该通道不访问 flash 时，MADR[27:18]无法访问，故 MADR[27:18]配置无效，读为 0；	RW	0x0

7.5.4 GDMA1 传输数据长度配置寄存器 GDMA1_SxPADR（0x0C+20*x）

位	名称	描述	读 / 写	复位值
31: 0	PADR	外设接口基地址(Byte)，当 EN=0 时可配置 基于目前的系统，PADR[27:22]无法访问，故 PADR[27:22]配置无效，读为 0；	RW	0x0

7.5.5 GDMA M2M 通道 i 配置寄存器 GDMA1_MiCTRL（0x100 +20*i）

位	名称	描述	读 / 写	复位值
31:8	---	预留	RO	0x0
7:6	SSIZE	源区域端口数据大小 00：Byte 01：Half_word 10：Word 11：Reserved（同 Byte） 仅当 EN=0 时可配置	RW	0x0

仅供合作伙伴使用 绝密

5:4	DSIZE	目标区域端口数据大小 00：Byte 01：Half_word 10：Word 11：Reserved（同 Byte） 仅当 EN=0 时可配置	RW	0x0
3:2	PL	优先级配置 00：最低 01：中等 10：高 11：最高 仅当 EN=0 时可配置	RW	0x0
1	CIRC	循环模式 0=不使能 1=使能 仅当 EN=0 时可配置	RW	0x0
0	EN	DMA 通道使能，由软件配置 0=不使能 1=使能 下列情况发生时，硬件也可自动清除该位： -DMA 传输结束 -DMA 传输错误 -当源地址和目标地址的位宽配置不满足规格定义； -配置的传输数据量小于一次传输的数据量	RW	0x0

7.5.6 GDMA M2M 通道 i 传输数据长度配置寄存器 GDMA1_MiNDTR（0x104 +20*i）

位	名称	描述	读 / 写	复位值
31:20	---	预留	RO	0x0
19: 0	NDT	传输数据个数(Byte) 仅当 EN 为 0 时可配置，当 EN=1 时，该位变成只读，指示当前还未传输的数据个数。每次传输，该位自减。 一旦传输完成，该位可以保持为 0，或者在下列模式下，自动 reload 为之前配置的值； -当配置为循环模式时	RW	0x0

7.5.7 GDMA M2M 通道 i 目的地址寄存器 GDMA1_MiDADR（0x108 +20*i）

位	名称	描述	读 / 写	复位值
31: 0	DADR	目的地址基地址(Byte)，当 EN=0 时可配置。 基于目前的系统,DADR [27:22]配置无效,故 DADR [27:22]读为 0；	RW	0x0

仅供深圳合作单位使用 绝密

7.5.8 GDMA M2M 通道 i 源地址寄存器 GDMA1_MiSADR（0x10C+20*i）

偏移地址=0x10C+20*i

位	名称	描述	读 / 写	复位值
31: 0	SADR	源地址基地址(Byte)，当 EN=0 时可配置 基于目前的系统,SADR [27:22]配置无效，故 SADR [27:22]读为 0；	RW	0x0

7.5.9 GDMA1 外设中断使能配置寄存器 GDMA1 _SIE（0x200）

位	名称	描述	读 / 写	复位值
31:15	---	预留	RO	0x0
14	TEIE3	外设通道 3 数据传输错误中断使能 0=不使能 1=使能	RW	0x0
13	TCIE3	外设通道 3 数据传输完成中断使能 0=不使能 1=使能	RW	0x0
12	HTIE3	外设通道 3 数据传输一半中断使能 0=不使能 1=使能	RW	0x0
11	---	预留	RO	0x0
10	TEIE2	外设通道 2 数据传输错误中断使能 0=不使能 1=使能	RW	0x0
9	TCIE2	外设通道 2 数据传输完成中断使能 0=不使能 1=使能	RW	0x0
8	HTIE2	外设通道 2 数据传输一半中断使能 0=不使能 1=使能	RW	0x0
7	---	预留	RO	0x0
6	TEIE1	外设通道 1 数据传输错误中断使能 0=不使能 1=使能	RW	0x0
5	TCIE1	外设通道 1 数据传输完成中断使能 0=不使能 1=使能	RW	0x0
4	HTIE1	外设通道 1 数据传输一半中断使能 0=不使能 1=使能	RW	0x0

仅供战略合作单位使用 绝密

3	---	预留	RO	0x0
2	TEIE0	外设通道 0 数据传输错误中断使能 0=不使能 1=使能	RW	0x0
1	TCIE0	外设通道 0 数据传输完成中断使能 0=不使能 1=使能	RW	0x0
0	HTIE0	外设通道 0 数据传输一半中断使能 0=不使能 1=使能	RW	0x0

7.5.10 GDMA1 外设中断标志寄存器 GDMA1_SIF（0x204）

位	名称	描述	读 / 写	复位值
31:15	---	预留	RO	0x0
14	TEIF3	外设通道 3 数据传输错误标志 0=没有数据传输错误 1=数据传输错误事件产生 软件写“1”清除该位	RW1C	0x0
13	TCIF3	外设通道 3 数据传输完成标志 0=没有传输完成 1=传输完成事件发生 软件写“1”清除该位	RW1C	0x0
12	HTIF3	外设通道 3 数据传输一半中断标志 0=没有传输一半 1=传输一半事件发生 软件写“1”清除该位	RW1C	0x0
11	---	预留	RO	0x0
10	TEIF2	外设通道 2 数据传输错误标志 0=没有数据传输错误 1=数据传输错误事件产生 软件写“1”清除该位	RW1C	0x0
9	TCIF2	外设通道 2 数据传输完成标志 0=没有传输完成 1=传输完成事件发生 软件写“1”清除该位	RW1C	0x0
8	HTIF2	外设通道 2 数据传输一半中断标志 0=没有传输一半 1=传输一半事件发生 软件写“1”清除该位	RW1C	0x0
7	---	预留	RO	0x0
6	TEIF1	外设通道 1 数据传输错误标志	RW1C	0x0

仅供合作单位使用 绝密

		0=没有数据传输错误 1=数据传输错误事件产生 软件写“1”清除该位		
5	TCIF1	外设通道 1 数据传输完成标志 0=没有传输完成 1=传输完成事件发生 软件写“1”清除该位	RW1C	0x0
4	HTIF1	外设通道 1 数据传输一半中断标志 0=没有传输一半 1=传输一半事件发生 软件写“1”清除该位	RW1C	0x0
3	---	预留	RO	0x0
2	TEIF0	外设通道 0 数据传输错误标志 0=没有数据传输错误 1=数据传输错误事件产生 软件写“1”清除该位	RW1C	0x0
1	TCIF0	外设通道 0 数据传输完成标志 0=没有传输完成 1=传输完成事件发生 软件写“1”清除该位	RW1C	0x0
0	HTIF0	外设通道 0 数据传输一半中断标志 0=没有传输一半 1=传输一半事件发生 软件写“1”清除该位	RW1C	0x0

7.5.11 GDMA M2M 通道中断使能配置寄存器 GDMA1 _MIE（0x208）

位	名称	描述	读/写	复位值
31:7	---	预留	RO	0x0
6	M2M_ERRIE1	M2M 通道 1 数据传输错误中断使能 0=不使能 1=使能	RW	0x0
5	M2M_TCIE1	M2M 通道 1 数据传输完成中断使能 0=不使能 1=使能	RW	0x0
4	M2M_HTIE1	M2M 通道 1 数据传输一半中断使能 0=不使能 1=使能	RW	0x0
3	---	预留	RO	0x0
2	M2M_ERRIE0	M2M 通道 0 数据传输错误中断使能 0=不使能 1=使能	RW	0x0
1	M2M_TCIE0	M2M 通道 0 数据传输完成中断使能	RW	0x0

仅供合作单位使用 绝密

		0=不使能 1=使能		
0	M2M_HTIE0	M2M 通道 0 数据传输一半中断使能 0=不使能 1=使能	RW	0x0

7.5.12 GDMA M2M 通道中断标志寄存器 GDMA1 _MIF（0x20C）

位	名称	描述	读/写	复位值
31:7	---	预留	RO	0x0
6	M2M_ERRIF1	M2M 通道 1 数据传输错误标志 0=不使能 1=使能	RW	0x0
5	M2M_TCIF1	M2M 通道 1 数据传输完成标志 0=没有传输完成 1=传输完成事件发生 软件写“1”清除该位	RW1C	0x0
4	M2M_HTIF1	M2M 通道 1 数据传输一半中断标志 0=没有传输一半 1=传输一半事件发生 软件写“1”清除该位	RW1C	0x0
3	---	预留	RO	0x0
2	M2M_ERRIF0	M2M 通道 0 数据传输错误标志 0=不使能 1=使能	RW	0x0
1	M2M_TCIF0	M2M 通道 0 数据传输完成标志 0=没有传输完成 1=传输完成事件发生 软件写“1”清除该位	RW1C	0x0
0	M2M_HTIF0	M2M 通道 0 数据传输一半中断标志 0=没有传输一半 1=传输一半事件发生 软件写“1”清除该位	RW1C	0x0

仅供合作单位使用 绝密

7.6 软件配置流程及应用说明

配置流程如下：

- 配置 GDMA_SxNDTR、GDMA_SxMADR、GDMA_SxPADR 寄存器；
- 根据是否需要产生中断配置中断使能寄存器 GDMA _SIE；
- 配置 GDMA_SxCTRL 寄存器。

对于通道 x，当使能开启时，多个寄存器无法配置， 故在进行软件配置注意点如下：

- 优先配置其他寄存器，再配置 GDMA_SxCTRL 寄存器，在 GDMA_SxCTRL 中开启通道使能；

- 所配置的传输位宽、基地址与传输数据长度 GDMA_SxNDTR 应按照字节对齐，否则 GDMA 的传输将会异常。

仅供战略合作单位使用 绝密

8 MAILBOX

8.1 简介

邮箱是 CORE0（安全核）内核和 CORE1（应用核）内核之间的通信通道。邮箱有两个接口，分别为 CORE1_FAB 和 CORE0_FAB 的 AHB 接口，通过 CORE1_FAB 与 CORE1 通信，通过 CORE0_FAB 与 CORE0 通信。CORE0 内核和 CORE1 内核的 CORE ID 不同，通过 CPU ID 和每个邮箱状态指定访问的邮箱。

8.2 特点

- 有效邮箱组数量为 1
- 每组邮箱分为接收/发送邮箱，单个邮箱大小为 256byte

8.3 结构框图



图 8-1 MAILBOX 模块结构框图

表 8-1 功能描述列表

名称	功能描述
CORE0	控制 MAILBOX 邮箱通道的 CORE0；
CORE1	可以连接到 MAILBOX 邮箱通道的 CORE1；
Clock synchronous	时钟同步模块，将 CORE1 的总线同步到 CORE0 时钟；
Access control logic	访问控制逻辑，控制 CORE0 和 CORE1 对邮箱 SRAM 和寄存器的访问；
Input RAM	输入邮箱，单个邮箱大小为 256byte；
Output RAM	输出邮箱，单个邮箱大小为 256byte；

仅供锐能微内部使用 绝密

Registers	寄存器读写和中断模块；

8.4 时钟和复位

MAILBOX 模块有两个时钟，分别来自 Core0 和 Core1。MAILBOX 模块有三个复位信号，分别为 CORE0 总线复位、CORE1 总线复位和模块复位。

8.5 功能描述

8.5.1 连接邮箱

在使用 MAILBOX 模块与 CORE0 进行双核通信时，需要先将通信的主机与邮箱通道进行连接。当前系统中可以连接到邮箱通道的主机只有 CORE1。

CORE1 读取 CSR 寄存器，如果 CSR.MBX_ALB_UNLINK =1，那么表示 CORE1 可以连接到邮箱通道且邮箱中没有待处理的数据。如果 CSR.MBX_ALB_UNLINK=0，那么表示邮箱已经连接到 CORE1 或者邮箱中有待处理的数据。

如果 CSR.MBX_ALB_UNLINK=1，则 CORE1 可以通过配置 CSR.MBX_LINK 位来连接邮箱通道，连接成功后 CSR.MBX_LINK 位自动置 1。

8.5.2 取消连接邮箱

CORE1 对 CSR.MBX_ALB_UNLINK 位写 1，可以取消 CORE1 与邮箱的连接。写 CSR 寄存器取消连接邮箱的同时可以向 MBX_IN_FULL 位写 1，此时 CORE0 可以读取和处理输入邮箱的数据并且 CORE1 与邮箱断开连接。

CORE0 可以通过写 RESET 寄存器 MBX_UNLINK 位取消 CORE1 与邮箱的连接。

8.5.3 存储空间

输入邮箱和输出邮箱都有寄存器组和一个本地 SRAM。每个邮箱都有专用的总线接口，具有独立的基址。本地 SRAM 用于存储输入数据、中间数据和结果。

输入邮箱 MAILBOX_IN 偏移地址： 0x2000~0x20FF；

输出邮箱 MAILBOX_OUT 偏移地址：为 0x2000~0x20FF；

对于输入邮箱，只有与邮箱连接后的 CORE1 可以写，只有 CORE0 在输入邮箱满时可以读，否则 CORE1 进行读操作只能读出为 0。CORE1 只能在没有被 CSR 寄存器设置为输入邮箱满时可写。非法的写操作会被忽略。

对于输出邮箱，CORE0 只能在没有被 CSR 寄存器设置为输出邮箱满时可写，CORE1 只能在输出邮箱满时读取，否则 CORE0 进行读操作只能读出为 0。非法的写操作会被忽略。

对于 CORE0，只能在输出邮箱未设置为满时去写，只能在输入邮箱设置为满时去读，如果去读输出邮箱只能读出为 0。

对于 CORE1，只能在输入邮箱未设置为满时去写，只能在输出邮箱设置为满时去读，如果去读输出邮箱只能读出为 0。

仅供联合作业单位使用 绝密



图 8-2 MAILBOX 邮箱访问示意图

8.6 中断

表 8-2MAILBOX 中断列表

中断事件	中断目标	标志位	使能位
邮箱可连接中断	CORE1	INTST1.MBX_LINKABLE	INTEN1.MBX_LINKABLE
输出邮箱满中断		INTST1.MBX_DONE	INTEN1.MBX_DONE
邮箱已连接且输入邮箱空中断		INTST1.MBX_IFRE	INTEN1.MBX_IFRE
输出邮箱空中断	CORE0	INTST0.MBX_DONE	INTEN0.MBX_DONE
输入邮箱满中断		INTST0.MBX_IFRE	INTEN0.MBX_IFRE

8.7 寄存器

表 8-3 MAILBOX 模块的寄存器基址

模块名	CORE0 地址	CORE1 地址
MAILBOX	0x3000_C000	0xB000_C000

表 8-4 MAILBOX 寄存器偏移地址

寄存器名	偏移地址	默认值	描述	读写权限	
				CORE0	CORE1
CSR	0x8	0x8	邮箱控制及状态寄存器	RW	RW
RESET	0xC	0x0	邮箱复位寄存器	RW	RO
LINKID	0x10	0x0	邮箱连接 host_id 寄存器	RO	RO
LOCKOUT	0x18	0x0	邮箱锁定寄存器	RO	RW
INTEN0	0x38	0x0	CORE0 访问的中断使能控制寄存器	RW	不可访问
INTEN1	0x38	0x0	CORE1 访问的中断使能控制寄存器	不可访问	RW
INTST0	0x3C	0x0	CORE0 访问的中断状态寄存器	W1C	不可访问
INTST1	0x3C	0x0	CORE1 访问的中断状态寄存器	不可访问	W1C
OPT	0x5C	0x51	邮箱内部配置状态寄存器	RO	RO
FROZE	0x60	0x0	冻结 host_id 访问配置寄存器	RW	不可访问
ID_VAL	0x64	0x0	可访问 host_id 号寄存器	RW	不可访问
ID_MASK	0xE4	0x0	可访问 host_id 号掩码寄存器	RW	不可访问
MBX_KEY0	0x300	0x0	邮箱密码寄存器 0	RW	不可访问
MBX_KEY1	0x304	0x0	邮箱密码寄存器 1	RO	RW

仅供设计单位使用 绝密

8.7.1 CSR（0x08）

邮箱控制/状态寄存器

偏移地址=0x08

位	名称	描述	读/写	复位值
31:4	-	保留位	-	0x0
3	MBX_ALB_UNLINK	该位 CORE1 可读可写，CORE0 只读； 1、写 1 断开与邮箱的连接，并清除 CSR. MBX_LINK 位。 2、读回邮箱的可连接状态： 0：邮箱不可连接，表示此邮箱已经连接到 CORE1 或处于输入邮箱满状态； 1：邮箱可连接；	RW	0x1
2	MBX_LINK	该位 CORE1 可读可写，CORE0 只读； 1、写 1 连接邮箱通道，若连接成功，该位自动置 1。 2、读回邮箱的已连接状态： 0：邮箱未连接； 1：邮箱已连接；	RW	0x0
1	MBX_OUT_FULL	输出邮箱状态位，可以由 CORE0 和 CORE1 访问； 对于 CORE0： 1、写 1 表示输出邮箱满，INTST.MBX_DONE 置起； 2、读回输出邮箱的状态： 0：输出邮箱空； 1：输出邮箱满； 对于 CORE1： 1、写 1 清除输出邮箱状态； 2、读回输出邮箱的状态： 0：输出邮箱空； 1：输出邮箱满；	RW	0x0
0	MBX_IN_FULL	输入邮箱状态位，可以由 CORE0 和 CORE1 访问； 对于 CORE0: 1、写 1 清除输入邮箱状态； 2、读回输入邮箱的状态： 0：输入邮箱空； 1：输入邮箱满； 对于 CORE1： 1、写 1 表示输入邮箱满，INTST.MBX_IFRE 置起； 2、读回输入邮箱的状态： 0：输入邮箱空； 1：输入邮箱满；	RW	0x0

仅供战略合作单位使用 绝密

8.7.2 RESET（0x0C）

邮箱复位寄存器 该寄存器只有 CORE0 可以访问；

偏移地址=0x0C

位	名称	描述	读/写	复位值
31:4	-	保留	-	0x0
3	MBX_UNLINK	CORE0 对该位写 1 来清除 CSR.MBX_LINK 位，解除 CORE1 与邮箱的连接。 读回为 0。	W1C	0x0
2	-	保留	-	0x0
1	MBX_OUT_EMPTY	CORE0 对该位写 1 来清除 CSR.MBX_OUT_FULL。 读回为 0。	W1C	0x0
0	-	保留	-	0x0

8.7.3 LINKID（0x10）

邮箱连接 host_id 寄存器

偏移地址=0x10

位	名称	描述	读/写	复位值
31:1	-	保留	-	0x0
0	MBX_LINK_ID	读回已经连接到输入邮箱的主机 id 号。 由于目前系统中只有一个主机且 host_id 为 0，因此读回永远为 0，不能用于判断 CORE1 是否已经与邮箱连接。	RO	0x0

8.7.4 LOCKOUT（0x18）

邮箱锁定寄存器

偏移地址=0x18

位	名称	描述	读/写	复位值
31:1	-	保留	-	0x0
0	MBX	该位只有 CORE1 可以访问； 邮箱的锁定状态，即 CORE1 是否可以访问邮箱： 0：邮箱解锁，CORE1 可以连接邮箱； 1：邮箱锁定，CORE1 不可以连接邮箱；	RW	0x0

8.7.5 INTEN0（0x38）

CORE0 邮箱中断使能寄存器 该寄存器只有 CORE0 可以访问；

偏移地址=0x38

位	名称	描述	读/写	复位值
31:2	-	保留	-	0x0
1	MBX_DONE	CORE0 输出邮箱空中断使能； 0：不使能 1：使能	RW	0x0
0	MBX_IFRE	CORE0 输入邮箱满中断使能； 0：不使能 1：使能	RW	0x0

仅供战略合作单位使用 绝密

8.7.6 INTEN1（0x38）

CORE1 邮箱中断使能寄存器 该寄存器只有 CORE1 可以访问；

偏移地址=0x38

位	名称	描述	读/写	复位值
31:17	-	保留	-	0x0
16	MBX_LINKABLE	CORE1 可以连接邮箱中断使能； 0：不使能 1：使能	RW	0x0
15:2	-	保留	-	0x0
1	MBX_DONE	CORE1 输出邮箱满中断使能； 0：不使能 1：使能	RW	0x0
0	MBX_IFRE	CORE1 输入邮箱空中断使能； 0：不使能 1：使能	RW	0x0

8.7.7 INTST0（0x3C）

CORE0 邮箱中断状态寄存器 该寄存器只有 CORE0 可以访问；

偏移地址=0x3C

位	名称	描述	读/写	复位值
31:2	-	保留	-	0x0
1	MBX_DONE	输出邮箱空中断标志 1、由 CORE1 写 CSR. MBX_OUT_FULL 位置起，表示 CORE1 已经读完邮箱中的数据，输出邮箱已空； 2、由 CORE0 写 1 清零；	W1C	0x0
0	MBX_IFRE	输入邮箱满中断标志 1、由 CORE1 写 CSR. MBX_IN_FULL 位置起，表示 CORE1 已经向输入邮箱写完数据，输入邮箱已满； 2、由 CORE0 写 1 清零；	W1C	0x0

8.7.8 INTST1（0x3C）

CORE1 邮箱中断状态寄存器 该寄存器只有 CORE1 可以访问；

偏移地址=0x3C

位	名称	描述	读/写	复位值
31:17	-	保留	-	0x0
16	MBX_LINKABLE	CORE1 可以连接邮箱中断标志； 0：CORE1 不可以连接邮箱 1：CORE1 可以连接邮箱	W1C	0x1
15:2	-	保留	-	0x0
1	MBX_DONE	输出邮箱满中断标志 1、由 CORE0 写 CSR. MBX_OUT_FULL 置起，表示输出邮箱已满；	W1C	0x0

仅供战略合作单位使用 绝密

		2、由 CORE1 写 1 清零或 CORE1 断开邮箱连接时清零；		
0	MBX_IFRE	输入邮箱空中断标志 1、由 CORE0 写 CSR. MBX_IN_FULL 置起，表示输入邮箱已空； 2、由 CORE1 写 1 清零或 CORE1 断开邮箱连接时清零；	W1C	0x0

8.7.9 OPT（0x5C）

邮箱内部配置状态寄存器

偏移地址=0x5C

位	名称	描述	读/写	复位值
31:8	-	保留	-	0x0
7:6	ACTIVE_HOST_N	指示可以连接到邮箱的内核的数量； 当前系统中只有 CORE1 可以连接到邮箱，读回 1；	RO	0x1
5:4	MBX_SIZE	硬件指定每个输入/输出邮箱的实际实现大小： 00：128Bytes 01：256Bytes（默认） 10：512Bytes 11：1024Bytes	RO	0x1
3:0	MBX_NUM	指示存在的输入/输出邮箱对的数量，范围 1~8； 当前系统中只有 1 组邮箱，硬件固定为 1；	RO	0x1

8.7.10 FROZE（0x60）

冻结 host_id 访问配置寄存器 该寄存器只有 CORE0 可以访问；

偏移地址=0x60

位	名称	描述	读/写	复位值
31:0	FROZE	CORE0 写 1 锁定可以访问 MAILBOX 寄存器的内核编号；只能通过系统复位；写 0 无效； 若 FROZE 已写，读回 0xffff_ffff； 若 FROZE 未写，读回 0x0；	RW	0x0

8.7.11 ID_VAL（0x64）

可访问 host_id 号寄存器 该寄存器只有 CORE0 可以访问；

偏移地址=0x64

位	名称	描述	读/写	复位值
31:1	-	保留	-	0x0
0	ID_VAL	由 CORE0 写入可访问 MAILBOX 寄存器的内核 host_id 号（CORE1 的内核 host_id 为 0）； 若 FROZE 已写，读回 0x0；	RW	0x0

8.7.12 ID_MASK（0xE4）

可访问 host_id 号掩码寄存器 该寄存器只有 CORE0 可以访问；

偏移地址=0xE4

位	名称	描述	读/写	复位值

仅供战略合作单位使用 绝密

31:1	-	保留	-	0x0
0	MASK	CORE0 写入可访问 MAILBOX 寄存器的内核 host_id 掩码； 0：不判断 CORE1 的 host_id 是否与 ID_VAL 相等； 1：判断 CORE1 的 host_id 是否与 ID_VAL 相等； 若 FROZE 已写，读回 0x0；	RW	0x0

8.7.13 MBX_KEY0（0x300）

邮箱密码寄存器 0 该寄存器只有 CORE0 可访问

偏移地址=0x300

位	名称	描述	读/写	复位值
31:0	MBX_KEY0	CORE0 写密码寄存器，密码是 0xA538_E827； =0xA538_E827 ，FROZE 和 RESET 寄存器写有效； =其他，FROZE 和 RESET 寄存器写有无效；	RW	0x0

8.7.14 MBX_KEY1（0x304）

邮箱密码寄存器 1 该寄存器只有 CORE1 可访问

偏移地址=0x304

位	名称	描述	读/写	复位值
31:0	MBX_KEY1	CORE1 写密码寄存器，密码是 0xA538_EC63； =0xA538_EC63 ， CSR. MBX_ALB_UNLINK 和 CSR. MBX_LINK 写有效； =其他，CSR. MBX_ALB_UNLINK 和 CSR. MBX_LINK 写无效；	RW	0x0

8.8 软件操作流程

8.8.1 模块初始化流程

MAILBOX 模块必须进行初始化，否则任何主机访问 MAILBOX 模块的寄存器和 SRAM 都被禁止（CORE0 未初始化完 MAILBOX 前，CORE1 如果操作 MAILBOX 模块的寄存器和 SRAM 会进入异常），并向系统返回错误标志；具体流程如下：

- （可省略）CORE0 写 MAILBOX->ID_VAL =0x0；
- （可省略）CORE0 写 MAILBOX->ID_MASK = 0x1；
- （必须）CORE0 写 MAILBOX->MBX_KEY0 = 0xA538_E827；
- （必须）CORE0 写 MAILBOX->FROZE |= 1；

8.8.2 轮询方式通信流程

8.8.2.1 CORE1 通过输入邮箱向 CORE0 发送数据

表 8-5 CORE1 通过输入邮箱向 CORE0 发送数据流程

序号	CORE0 软件操作流程	CORE1 软件操作流程
1	MAILBOX 模块初始化： 1、（可省略）写 MAILBOX->ID_VAL =0x0； 2、（可省略）写 MAILBOX->ID_MASK = 0x1；	未完成初始化时不可访问 MAILBOX 模块，否则 CORE1 会进入异常；

供电路合作单位使用 绝密

	3、(必须)写邮箱密码 MBX_KEY0->MBX_KEY0 =0xA538_E827； 4、（必须）写 MAILBOX->FROZE |= 1；	
2	（必须！）等待 CORE1 连接邮箱通道，读 CSR.MBX_LINK 判断 CORE1 是否连接到邮箱；	连接邮箱通道： 1、写邮箱密码 MBX_KEY1->MBX_KEY1 = 0xA538_EC63； 2、检查邮箱通道是否被锁定，读 LOCKOUT 寄存器，检查邮箱通道是否可以让 CORE1 连接；若不可连接，写 LOCKOUT->MBX = 0x0 解锁邮箱； 3、检查邮箱通道是否空闲，读 CSR.MBX_ALB_UNLINK 判断邮箱通道是否可以被 CORE1 连接； 4、配置 CSR.MBX_LINK=1，将 CORE1 连接到邮箱通道； 5、读 CSR.MBX_LINK 检查邮箱通道连接成功；
3	等待 CORE1 发送输入邮箱数据，读取 CSR.MBX_IN_FULL 判断输入邮箱是否已经写入数据；	向输入邮箱写数据，写完后配置 CSR.MBX_IN_FULL=1；
4	从输入邮箱中读取数据，读取完成后对 CSR.MBX_IN_FULL 写 1 清除标志；	等待 CORE0 读取输入邮箱中的数据；

8.8.2.2 CORE1 通过输出邮箱从 CORE0 读取数据

表 8-6 CORE1 通过输出邮箱从 CORE0 读取数据流程

序号	CORE0 软件操作流程	CORE1 软件操作流程
1	MAILBOX 模块初始化： 1、（可省略）写 MAILBOX->ID_VAL =0x0； 2、（可省略）写 MAILBOX->ID_MASK = 0x1； 3、(必须)写邮箱密码 MBX_KEY0->MBX_KEY0 =0xA538_E827； 4、（必须）写 MAILBOX->FROZE |= 1；	未完成初始化时不可访问 MAILBOX 模块；
2	（必须！）等待 CORE1 连接邮箱通道，读 CSR.MBX_LINK 判断 CORE1 是否连接到邮箱；	连接邮箱通道： 1、写邮箱密码 MBX_KEY1->MBX_KEY1 = 0xA538_EC63； 2、检查邮箱通道是否被锁定，读 LOCKOUT 寄存器，检查邮箱通道是否可以让 CORE1 连接；若不可连接，写 LOCKOUT->MBX = 0x0 解锁邮箱； 3、检查邮箱通道是否空闲，读 CSR.MBX_ALB_UNLINK 判断邮箱通道是否可以被 CORE1 连接； 4、配置 CSR.MBX_LINK=1，将 CORE1 连接到邮箱通道；

仅供融合作单位使用 绝密

		5、读 CSR.MBX_LINK 检查邮箱通道连接成功；
3	向输出邮箱写数据，写完后配置 CSR. MBX_OUT_FULL=1；	等待 CORE0 发送输出邮箱数据，读 CSR. MBX_OUT_FULL 判断输出邮箱是否已经写入数据；
4	等待 CORE1 读取数据；	从输出邮箱中读取数据，读取完成后对 CSR. MBX_OUT_FULL 写 1 清除标志；

8.8.3 中断方式通信流程

表 8-7 中断方式通信流程 1

序号	CORE0 软件操作流程	CORE1 软件操作流程
1	MAILBOX 模块初始化： 1、（可省略）写 MAILBOX->ID_VAL =0x0； 2、（可省略）写 MAILBOX->ID_MASK = 0x1； 3、(必须)写邮箱密码 MBX_KEY0->MBX_KEY0 =0xA538_E827； 4、（必须）写 MAILBOX->FROZE |= 1；	未完成初始化时不可访问 MAILBOX 模块；
2	使能输入邮箱满中断、输出邮箱空中断； 等待 CORE1 写输入邮箱数据，触发 CORE0 的输入邮箱满中断；	写邮箱密码 MBX_KEY1->MBX_KEY1 = 0xA538_EC63； 使能邮箱可连接中断（可选），等待进入邮箱可连接中断；
3		连接邮箱通道（参考上述流程）； 连接成功后，使能输入邮箱空中断、输出邮箱满中断； 向输入邮箱写数据，写完后配置 CSR. MBX_IN_FULL=1；
4	接收到输入邮箱满中断，从输入邮箱中读取数据，读取完成后对 CSR. MBX_IN_FULL 写 1 清除标志，触发 CORE1 的输入邮箱空中断；	等待 CORE0 读取数据，等待 CORE1 的输入邮箱中断；
5	向输出邮箱写数据，写完后配置 CSR. MBX_OUT_FULL=1；	接收到输入邮箱空中断，表示输入邮箱可以写入新数据； 等待 CORE0 写输出邮箱数据，触发 CORE1 的输出邮箱满中断；
6	等待 CORE1 读取数据，等待 CORE0 的输出邮箱空中断；	接收到输出邮箱满中断，从输出邮箱中读取数据，读取完成后对 CSR. MBX_OUT_FULL 写 1 清除标志；
7	接收到输出邮箱空中断，表示输出邮箱可以写入新数据；	

表 8-8 中断方式通信流程 2

序号	CORE0 软件操作流程	CORE1 软件操作流程
1	MAILBOX 模块初始化： 1、（可省略）写 MAILBOX->ID_VAL =0x0； 2、（可省略）写 MAILBOX->ID_MASK = 0x1；	未完成初始化时不可访问 MAILBOX 模块；

仅供联合作业使用 绝密

	3、（必须）写邮箱密码 MBX_KEY0->MBX_KEY0 =0xA538_E827； 4、（必须）写 MAILBOX->FROZE |= 1；	
2	使能输入邮箱满中断； 等待 CORE1 写输入邮箱数据，触发 CORE0 的输入邮箱满中断；	写邮箱密码 MBX_KEY1->MBX_KEY1 = 0xA538_EC63； 使能邮箱可连接中断（可选），等待进入邮箱可连接中断；
3		连接邮箱通道（参考上述流程）； 连接成功后，使能输出邮箱满中断； 向输入邮箱写数据，写完后配置 CSR. MBX_IN_FULL=1；
4	接收到输入邮箱满中断，从输入邮箱中读取数据，读取完成后对 CSR. MBX_IN_FULL 写 1 清除标志	
5	向输出邮箱写数据，写完后配置 CSR. MBX_OUT_FULL=1；	等待 CORE0 写输出邮箱数据，触发 CORE1 的输出邮箱满中断；
6		接收到输出邮箱中断，从输出邮箱中读取数据，读取完成后对 CSR. MBX_OUT_FULL 写 1 清除标志；

8.8.4 应用注意事项

当 CORE1 单独复位后，需要 CORE0 进行以下操作清除邮箱状态：

- 写 RESET. MBX_UNLINK 寄存器断开 CORE1 与邮箱通道的连接；
- 写 RESET. MBX_OUT_EMPTY 寄存器清除输出邮箱满状态；
- 写 CSR.MBX_IN_FULL 寄存器清除输入邮箱满状态；

仅供战略合作单位使用 绝密

9 GIC

9.1 简介

全局中断控制器 GIC（Global interrupt controller）可以处理所有来自系统的中断，将每个中断按照配置分发到对应的内核，并提供核间中断机制。

9.2 特点

该模块的特点如下：

- 支持 128 个 SOC IRQ 中断分发，所有 SOC IRQ 为电平信号
- 支持核间中断 ICI 的分发
- 支持从发送内核传输 8bit 核间中断 ICI 信息到目标内核
- 核间中断 ICI 通过 GIC 进行分发，其他中断需要通过 GIC 进行分发
- GIC 分发中断只能由 CORE0 进行操作

9.3 结构框图



图 9-1 GIC 模块结构框图

9.4 功能描述

9.4.1 外部中断分发

GIC 在系统中充当中断分发器，通过 CORE0 配置 SOC_INTn_INDICATOR 寄存器可以实现以下功能：

- 广播所有外部中断到特定内核或所有内核；
- 支持让特定的内核响应特定的中断，其他内核不能响应这个中断；
- SOC_INTn_INDICATOR 寄存器对中断向量表中序号为 n 的中断进行中断分配；
- 核间中断不使用 SOC_INTn_INDICATOR 寄存器进行中断分配。

9.4.2 核间中断

核间中断（ICI）是指在多核系统中，一个核可以向另一个核发送中断。

仅供内部使用 绝密

- CORE0 支持配置 CORE0 向 CORE1/CORE0 发送核间中断；
- CORE1 支持配置 CORE1 向 CORE1/CORE0 发送核间中断；

核间中断的使用流程（CORE n 向 CORE m 发送中断）：

- CORE n 对目标核 CORE_id 写入 ICI_GEN[0]；
- 然后 COREm_INT_STAn 寄存器会更新，并触发一个从 CORE n 到 CORE m 的核间中断 ICI；
- 当 CORE m 接收到 ICI 并进入到中断服务程序后，它可以查询到 COREm_INI_STAn 寄存器标志，得到当前的核间中断是由 CORE n 触发的；退出中断服务程序之前还需要对中断标志写 1 清零；
- GIC 支持通过 ICI_GEN [31:24] 传递 8bit 中断信息。目标内核 COREm 可以通过读取 COREm_ICI_STAn[31:24]的值来获得该信息。

9.4.3 中断向量表

GIC 模块输出中断和事件列表如下：

表 9-1 中断向量表

中断向量号	核外中断序号	外设	中断源	备注
146	127	MAILBOX_HOST	大核中断	CORE1 专属
145	126	MAILBOX_INTERNAL	小核中断	CORE0 专属
144	125	CORE0_SYSREG	系统控制（rccal\boi\plvd5）中断	CORE0 专属
143	124	CORE1_SYSREG	系统控制（boi)中断	CORE1 专属
142	123	CORE1_RST_IRQ	CORE1 复位中断	CORE0 专属
141	122	SCU	单路中断	CORE0 专属
140	121	LCSS	VCC 域 lcss 中断	CORE0 专属
139	120	LVDCMP	LVD，CMP1，CMP2 中断	
138	119	MADC	SAR 外部测量中断、VBAT POR 或 BOR 复位中断、开盖检测事件中断、软件冻结时间中断、VBAT 域 lcss 中断	
137	118	RTC	定时器中断和月日时分秒中断	
136	117	D2F	单路中断	
135	116	ADC0	dma\比较\测量中断	
134	115	DAC	单路中断	
133	114	KEYSTORE	单路中断	
132	113	SEA	单路中断	
131	112	AES	单路中断	
130	111	M2M	单路中断	
129	110	DSP	单路中断	
128	109	QSPI1	单路中断	
127	108	QSPI0	单路中断	
126	107	SPI3	单路中断	
125	106	SPI2	单路中断	
124	105	SPI1	单路中断	
123	104	SPI0	单路中断	
122	103	Reserved	--	

仅供战略合作单位使用，绝密

121	102	USART1	单路中断	
120	101	USART0	单路中断	
119	100	UART7	单路中断	
118	99	UART6	单路中断	
117	98	UART5	单路中断	
116	97	UART4	单路中断	
115	96	UART3	单路中断	
114	95	UART2	单路中断	
113	94	UART1	单路中断	
112	93	UART0	单路中断	
111	92	LSRX	单路中断	
110	91	LPUART	单路中断	
109	90	I2C1	单路中断	
108	89	I2C0	单路中断	
107	88	7816_1	单路中断	
106	87	7816_0	单路中断	
105	86	TC1	单路中断	
104	85	TC0	单路中断	
103	84	SIMPTC3_3	单路中断	
102	83	SIMPTC3_2	单路中断	
101	82	SIMPTC3_1	单路中断	
100	81	SIMPTC3_0	单路中断	
99	80	SIMPTC2_3	单路中断	
98	79	SIMPTC2_2	单路中断	
97	78	SIMPTC2_1	单路中断	
96	77	SIMPTC2_0	单路中断	
95	76	SIMPTC1_3	单路中断	
94	75	SIMPTC1_2	单路中断	
93	74	SIMPTC1_1	单路中断	
92	73	SIMPTC1_0	单路中断	
91	72	SIMPTC0_3	单路中断	
90	71	SIMPTC0_2	单路中断	
89	70	SIMPTC0_1	单路中断	
88	69	SIMPTC0_0	单路中断	
87	68	SYS_TC	单路中断	CORE0 专属
86	67	通用 DMA00	单路中断	CORE0 专属
85	66	通用 DMA01	单路中断	CORE0 专属
84	65	通用 DMA10	单路中断	CORE1 专属
83	64	通用 DMA11	单路中断	CORE1 专属
82	63	WDT1	单路中断	
81	62	WDT0	单路中断	
80	61	KBI0	多路合并中断	

仅供指定合作单位使用 绝密

79	60	KBI0_15	单路中断	
78	59	KBI0_14	单路中断	
77	58	KBI0_13	单路中断	
76	57	KBI0_12	单路中断	
75	56	KBI0_11	单路中断	
74	55	KBI0_10	单路中断	
73	54	KBI0_9	单路中断	
72	53	KBI0_8	单路中断	
71	52	KBI0_7	单路中断	
70	51	KBI0_6	单路中断	
69	50	KBI0_5	单路中断	
68	49	KBI0_4	单路中断	
67	48	KBI0_3	单路中断	
66	47	KBI0_2	单路中断	
65	46	KBI0_1	单路中断	
64	45	KBI0_0	单路中断	
63	44	KBI1	多路合并中断	
62	43	KBI1_15	单路中断	
61	42	KBI1_14	单路中断	
60	41	KBI1_13	单路中断	
59	40	KBI1_12	单路中断	
58	39	KBI1_11	单路中断	
57	38	KBI1_10	单路中断	
56	37	KBI1_9	单路中断	
55	36	KBI1_8	单路中断	
54	35	KBI1_7	单路中断	
53	34	KBI1_6	单路中断	
52	33	KBI1_5	单路中断	
51	32	KBI1_4	单路中断	
50	31	KBI1_3	单路中断	
49	30	KBI1_2	单路中断	
48	29	KBI1_1	单路中断	
47	28	KBI1_0	单路中断	
46	27	LCD	单路中断	
45	26	--	保留	
44	25	--	保留	
43	24	--	保留	
42	23	--	保留	
41	22	--	保留	
40	21	--	保留	
39	20	--	保留	
38	19	--	保留	

仅供投标合作单位阅 绝密

37	18	--	保留	
36	17	--	保留	
35	16	--	保留	
34	15	--	保留	
33	14	--	保留	
32	13	--	保留	
31	12	--	保留	
30	11	--	保留	
29	10	--	保留	
28	9	--	保留	
27	8	--	保留	
26	7	--	保留	
25	6	--	保留	
24	5	--	保留	
23	4	--	保留	
22	3	--	保留	
21	2	--	保留	
20	1	--	保留	
19	0	INTER_CORE	核间中断	
18	--	--	保留	
17	--	--	保留	
16	--	--	保留	
15	--	--	保留	
14	--	--	保留	
13	--	--	保留	
12	--	--	保留	
11	--	--	保留	
10	--	--	保留	
9	--	--	保留	
8	--	--	保留	
7	--	SysTimer	核内定时器中断	
6	--	--	保留	
5	--	--	保留	
4	--	--	保留	
3	--	SysTimerSW	核内定时器软件中断	
2	--	--	保留	
1	--	--	保留	
0	--	--	保留	

仅供战略合作单位使用 绝密

9.5 寄存器

表 9-2 GIC 模块的寄存器基址

模块名	CORE0 地址	CORE1 地址

GIC	0x3001_C000	0xB001_C000

表 9-3 GIC 模块寄存器偏移地址

寄存器名	偏移地址	默认值	描述	读写权限	
				CORE0	CORE1
CORE0_ICI_STA0	0x0	0x0000_0000	CORE0 核间中断状态寄存器 0	W1C	不可访问
CORE0_ICI_STA1	0x4	0x0000_0000	CORE0 核间中断状态寄存器 1	W1C	不可访问
CORE1_ICI_STA0	0x10	0x0000_0000	CORE1 核间中断状态寄存器 0	不可访问	W1C
CORE1_ICI_STA1	0x14	0x0000_0000	CORE0 核间中断状态寄存器 1	不可访问	W1C
ICI_GEN	0x20	0x0000_0000	核间中断分发寄存器	WO	WO
CORE_IND_LOCK	0x24	0x0000_0000	CORE 中断锁定寄存器	RW	不可访问
CORE_NUM	0x28	0x0000_0002	CORE 数量寄存器	RO	RO
HART_NUM	0x2C	0x0000_0002	HART 数量寄存器	RO	RO
SOC_IRQ_NUM	0x30	0x0000_004F	外部中断数量寄存器	RO	RO
SOC_INTn_INDICATOR，n=20~146	0x40~0x40+4*（n-20）	0x0000_0000	SOC 中断指示寄存器	RW	RO

注：W1C 为写清零，RW 为可读可写，RO 为只读，WO 为只写；

9.5.1 CORE0_ICI_STA0（0x00）

CORE0 核间中断状态寄存器 0

偏移地址=0x00

只有 CORE0 主机可读写该寄存器

位	名称	描述	读/写	复位值
31:24	ICI_INFO	CORE0 从 CORE0 接收核间中断的同时收到的 8bit 消息	RO	0x0
23:1	-	保留	RO	0x0
0	ICI_STATUS	CORE0 向 CORE0 发送核间中断状态位；	W1C	0x0

9.5.2 CORE0_ICI_STA1（0x04）

CORE0 核间中断状态寄存器 1

偏移地址=0x04

只有 CORE0 主机可读写该寄存器

位	名称	描述	读/写	复位值
31:24	ICI_INFO	CORE0 从 CORE1 接收核间中断的同时收到的 8bit 消息	RO	0x0
23:1	-	保留	RO	0x0
0	ICI_STATUS	CORE1 向 CORE0 发送核间中断状态位；	W1C	0x0

9.5.3 CORE1_ICI_STA0（0x10）

CORE1 核间中断状态寄存器 0

偏移地址=0x08

只有 CORE1 主机可读写该寄存器

仅供战略合作单位使用 绝密

位	名称	描述	读/写	复位值
31:24	ICI_INFO	CORE1 从 CORE0 接收核间中断的同时收到的 8bit 消息	RO	0x0
23:1	-	保留	RO	0x0
0	ICI_STATUS	CORE0 向 CORE1 发送核间中断状态位；	W1C	0x0

9.5.4 CORE1_ICI_STA1（0x14）

CORE1 核间中断状态寄存器 1

偏移地址=0x0C

只有 CORE1 主机可读写该寄存器

位	名称	描述	读/写	复位值
31:24	ICI_INFO	CORE1 从 CORE1 接收核间中断的同时收到的 8bit 消息	RO	0x0
23:1	-	保留	RO	0x0
0	ICI_STATUS	CORE1 向 CORE1 发送核间中断状态位；	W1C	0x0

9.5.5 ICI_GEN（0x20）

核间中断控制寄存器

偏移地址=0x20

位	名称	描述	读/写	复位值
31:24	ICI_INT_INFO	向接收核间中断的内核发送的 8bit 消息	WO	0x0
23:1	-	保留	RO	0x0
0	DESTINATION	写入接收核间中断的内核 CORE_id；	WO	0x0

（注：ICI_INT_INFO 和 DESTINATION 需要同时写入）

9.5.6 CORE_IND_LOCK（0x24）

CORE 中断锁定寄存器

偏移地址=0x24

只有 CORE0 主机可读写该寄存器

位	名称	描述	读/写	复位值
31:0	CORE_IND_LOCK	CORE 中断锁定配置寄存器 =0x90CD_EFAB：锁定 =其他值：不锁定 注：锁定后不能通过写入其他值解锁，只能复位解锁。	RW	0x0

9.5.7 CORE_NUM（0x28）

CORE 数量寄存器

偏移地址=0x28

位	名称	描述	读/写	复位值
31:0	CORE_NUM	系统中内核的数量；	RO	0x2

9.5.8 HART_NUM（0x2C）

HART 数量寄存器

偏移地址=0x2C

位	名称	描述	读/写	复位值
31:0	HART_NUM	系统中 HART 总线的数量；	RO	0x2

仅供战略合作单位使用 绝密

9.5.9 SOC_IRQ_NUM（0x30）

中断数量寄存器

偏移地址=0x30

位	名称	描述	读/写	复位值
31:0	SOC_IRQ_NUM	系统中外部中断的数量；	RO	0x7F

9.5.10 SOC_INTn_INDICATOR, n=20~146（0x40~0x40+4*（n-20））

SOC 中断指示寄存器

偏移地址=0x40~0x40+4*（n-20）

位	名称	描述	读/写	复位值
31:2	-	保留	RO	0x0
1	SOC_INT1_INDICATOR	外部中断 n 是否分配给 CORE1； 1：分配给 CORE1； 0：不分配给 CORE1； CORE0 可读写该位，CORE1 可读该位；	RW	0x0
0	SOC_INT0_INDICATOR	外部中断 n 是否分配给 CORE0 1：分配给 CORE0； 0：不分配给 CORE0； CORE0 可读写该位，CORE1 不可读该位；	RW	0x0

9.6 软件配置流程及应用说明

9.6.1 核间中断配置流程

- 对接收核中 ECLIC 模块初始化，使能核间中断（CORE0 和 CORE1 都需要 ECLIC 模块初始化）；
- 发送核触发核间中断：
  - 若需要从 CORE0 向 CORE0 或 CORE1 发送核间中断，则 CORE0 向 ICI_GEN[1:0]写接收核的 CORE_id，同时向 ICI_GEN[31:24]写中断传递的 8bit 消息，立即触发一次核间中断；
  - 若需要从 CORE1 向 CORE0 或 CORE1 发送核间中断，则 CORE1 向 ICI_GEN[1:0]写接收核的 CORE_id，同时向 ICI_GEN[31:24]写中断传递的 8bit 消息，立即触发一次核间中断；
- 接收核进入中断服务程序，读取 COREx_ICI_STAx 寄存器得到发送核间中断的内核和对应 8bit 中断消息；
- 接收核根据 COREx_ICI_STAx 寄存器的信息进行之后的中断处理；

9.6.2 GIC 中断分发配置流程

- 对接收核中 ECLIC 模块初始化，使能中断模块（CORE0 和 CORE1 都需要 ECLIC 模块初始化）；
- 根据中断向量表，选择相应的 SOC 中断指示寄存器 SOC_INTn_INDICATOR 进行配置，将相应中断号的中断配置分发给 CORE0/CORE1 或者同时分配给两个核（该操作只能在 CORE0 进行）。
- 进入相应中断服务程序进行之后的中断处理。

仅供联合作单位使用 绝密

10 HSEM

10.1 简介

硬件信号量 HSEM（Hardware semaphore）模块为双核系统的资源分配提供硬件信号量机制，内核在申请独占某个资源时，可以申请信号量，使用完毕后将信号量释放。芯片支持 32 个信号量寄存器机制。

10.2 功能描述

HSEM 支持 32 个硬件信号量，让用户配置和使用。信号量相关的寄存器是 SEMAPHOREn。

使用信号量的的软件使用要求如下：

- 系统中的所有内核都同意使用 SEMAPHOREn 信号量寄存器来保护关键资源（如 UART 设备、共享内存等）；内核 Core ID、关键资源和信号量的对应关系由软件定义；
- 如果一个内核 COREn（n=0,1 下同）想要访问关键资源，它应该通过写信号量寄存器来尝试获取信号量资源，然后读取信号量的值并与写入值进行比较；如果匹配则表示 COREn 成功拥有信号量并可以访问关键资源，如果不匹配则获取信号量失败，不能访问关键资源；
- 当 COREn 拥有信号量并完成与关键资源相关的工作时，必须由 COREn 通过对寄存器写全 1 释放信号量，由其他内核对寄存器写全 1 无效；
- 在同一个内核中不能对同一个信号量寄存器多次写非 0x3FF 值，例如不能对 SEMAPHORE0 写 0x001 后，不写 0x3FF 释放信号量，再次对 SEMAPHORE0 写 0x003，该操作为非法操作。

10.3 结构框图



图 10-1 HSEM 模块结构框图

10.4 时钟和复位

HSEM 时钟为 CORE1 系统时钟，复位源为外部 PIN 复位、上下电复位、CPU 复位、看门狗复位和模块软复位；

10.5 寄存器

表 10-1 HSEM 模块的寄存器基址

模块名	CORE0 地址	CORE1 地址
HSEM	/	0xB008_4000

仅供战略合作单位使用 绝密

表 10-2 HSEM 模块寄存器偏移地址

寄存器名	偏移地址	默认值	描述	读写权限	
				N200	N300
SEMAPHORE0~31	0x0~0x7C	0x3FF	信号量寄存器 0~31	RW	RW

10.5.1 SEMAPHORE0~31（0x00~0x7C）

信号量寄存器 0~31

偏移地址=0x00~0x7C

位	名称	描述	读/写	复位值
31:10	-	保留	R	0x0
9:0	SEMA_STATUS	写入非 0x3FF 值表示特定的 CORE 获得信号量	RW	0x3FF

10.6 软件配置流程及应用说明

10.6.1 HSEM（硬件信号量）配置流程

- HSEM 模块初始化（只在 CORE1 操作）：在系统寄存器章节打开 HSEM 的时钟门控；
- 如果一个内核 COREn（n=0,1 下同）想要访问关键资源，通过写信号量寄存器来尝试获取信号量资源，然后读取信号量的值并与写入值进行比较；如果匹配则表示 COREn 成功拥有信号量并可以访问关键资源，如果不匹配则获取信号量失败，不能访问关键资源；
- 一个内核获取了信号量后，如果另一个内核去尝试获取信号量资源就会失败；
- 当 COREn 拥有信号量并完成与关键资源相关的工作时，必须由 COREn 通过对寄存器写全 1 释放信号量，由其他内核对寄存器写全 1 无效（其他内核无法释放信号量）。

仅供战略合作单位使用 绝密

11 SCU

11.1 简介

SCU(Security Configuration Unit，安全配置单元)是一个安全管理组件。

在双核(CORE0 为安全核，CORE1 为应用核)系统架构中，SCU 用于配置可动态分配安全属性的外设。这些上电后可动态配置安全属性的外设有：SRAM、GPIO 和带 PPC(Peripherial Protection Controller，外设保护控制器)接口作为安全检查机制的外设。

另外，SCU 还将 SRAM、带双总线端口 PPC(DPPC)接口外设的安全属性输出至 CMU 和 RMU，CMU 和 RMU 根据外设的安全属性选择 CORE0 SOC 或 CORE1 SOC 对应的时钟域和复位。

同时，SCU 将可向 DMA 发起申请的外设的安全属性输出至 DMA，供 DMA 做外设的安全检查。

最后，SCU 同时还集总了对带 PPC 接口外设的非法安全访问事件，并产生中断到 GIC，供 GIC 软件分配给 CORE0。



图 11-1 SCU 的系统框图

11.2 特点

- SCU 所有寄存器均有写密码保护(SCU_WKEY)功能。

- SCU 内部安全配置寄存器，CORE0 具有读写权限，CORE1 只有读权限。
- SCU 内部中断控制寄存器，仅 CORE0 具有读写访问权限，CORE1 没有读写访问权限。
- SCU 的安全属性配置支持锁定功能，锁定后不能再配，直到复位才解锁。
- 上电默认可动态分配安全属性的外设均为安全外设；
- 支持外设有不同的安全配置颗粒度：
  - 带 PPC 外设：支持单个带 PPC 外设的安全属性配置。
  - GPIO：支持单个 GPIO 口的安全属性配置。
  - SRAM：支持将 160 KB 的 SRAM 一分为二，将连续的 160 KB SRAM 划分为 16 KB * n 的安全 SRAM 和 16KB * (10- n)的非安全 SRAM。
- 支持带 PPC 外设的非法安全访问事件，产生中断至 GIC。
- 除带 PPC 外设外的其他外设(如 GPIO、SRAM、SCU、GIC 等)的非法安全访问处理方式为 RAZWI(Read as zero, Write ignore)。
- 输出 SRAM、带 DPPC 外设的安全属性至 CMU、RMU 选择时钟域、时钟门控和复位源，安全外设选择 CORE0 的时钟域和复位，非安全外设选择 CORE1 的时钟域和复位源。
- 输出外设的安全属性至 DMA，供 DMA 做外设的安全检查。

11.3 外设与安全机制列表

表 11-1 外设与安全机制表

外设	外设类型	安全识别机制	安全属性是否可通过 SCU 配置	非法访问处理	外设总线接口
WDT0	S	物理隔离	不可配置	RAZ/WI	APB
WDT1	NS	物理隔离	不可配置	RAZ/WI	APB
SYS_REG_CORE0	S	物理隔离	不可配置	RAZ/WI	APB
SYS_REG_CORE1	NS	物理隔离	不可配置	RAZ/WI	APB
GDMA00	S	物理隔离	不可配置	RAZ/WI	APB
GDMA01	NS	物理隔离	不可配置	RAZ/WI	APB
GDMA10	S	物理隔离	不可配置	RAZ/WI	APB
GDMA11	NS	物理隔离	不可配置	RAZ/WI	APB
LCSS	S	物理隔离	不可配置	RAZ/WI	APB
SYSTC	S	物理隔离	不可配置	RAZ/WI	APB
CRC1	S	物理隔离	不可配置	RAZ/WI	APB
AES	0(NS/S)	PPC(DPPC_AHB)	SCU 配置	S 事件和 RAZ/WI	AHB
SEA	0(NS/S)	PPC(DPPC_AHB)	SCU 配置	S 事件和 RAZ/WI	AHB
QSPI1	0(NS/S)	PPC(SPPC_AHB)	SCU 配置	S 事件和 RAZ/WI	AHB
QSPI0	0(NS/S)	PPC(SPPC_AHB)	SCU 配置	S 事件和 RAZ/WI	AHB
KBI1	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
KBI0	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
CRC0	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
LVD_CMP	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
KBI1	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
KBI0	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
LSRX	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB

仅供战略合作单位使用 绝密

ANA(RTC&SAR&GPIOL)	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
SIMPTC3	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
SIMPTC2	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
SIMPTC1	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
SIMPTC0	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
TC1	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
TC0	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
DAC	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
ADC0	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
D2F	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
M2M	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
DSP	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
LCD	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
IOCNT	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
Reserved	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
I2C1	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
I2C0	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
SPI3	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
SPI2	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
SPI1	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
SPI0	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
ISO78161	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
ISO78160	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
USART1	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
USART0	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
LPUART	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
UART7	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
UART6	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
UART5	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
UART4	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
UART3	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
UART2	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
UART1	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
UART0	0(NS/S)	PPC(DPPC_APB)	SCU 配置	S 事件和 RAZ/WI	APB
GPIO	0(P)	Secure-aware	SCU 配置	RAZ/WI	APB
SRAM	0(P)	Secure-aware	SCU 配置	RAZ/WI	APB
GIC	P	Secure-aware	不可配置	RAZ/WI	AHB
HSEM	P	Secure-aware	不可配置	RAZ/WI	AHB
FLASH_REG	P	Secure-aware	不可配置	RAZ/WI	AHB
MAILBOX	P	Secure-aware	不可配置	RAZ/WI	AHB
AOS	P	Secure-aware	不可配置	RAZ/WI	APB
FLASH	P	Secure-aware	不可配置	RAZ/WI	AHB

仅供合作单位使用

ROM	S	Secure-aware	不可配置	RAZ/WI	AHB

注 1：

- S：安全外设；
- NS：非安全外设；
- P：部分安全和部分不安全外设；
- O(NS/S)：可配置安全或不安全外设；
- O(P)：可配置部分安全和部分不安全外设
- NS：非安全外设；

注 2：

- 物理隔离：总线上隔离；
- PPC： 外设保护控制器；
- Secure-aware：外设模块内部自带安全属性检查的外设；

11.4 结构框图



图 11- 2 SCU 的结构框图

SCU 通过配置 SCU_PERIPH_SEC_CFG0、SCU_PERIPH_SEC_CFG1 和 SCU_PERIPH_SEC_CFG2 配置带 PPC 的外设的安全属性，每 1bit 对应一个外设的安全属性。

SCU 通过配置 SCU_GPIOx_SEC_CFG 配置任一 GPIO 口的安全属性，每 1bit 对应一个 GPIO 口的安全属性。

SCU 通过配置 SCU_SRAM_SEC_WM_CFG 划分非安全 SRAM 和安全 SRAM 的水位线(分割线)，将连续的 160 KB SRAM 划分为 16 KB * n 的安全 SRAM 和 16KB * (10- n)的非安全 SRAM。

SCU 集成对带 PPC 外设的非法访问事件，可从 SCU_PERIPH_SEC_IFx 查询到对应外设的非法访问状

仅供内部使用 绝密

态。通过 SCU_PERIPH_SEC_IEx 使能对应外设非法访问中断。

非法访问均采取 RAZWI(Read as zero, Write ignore)方式处理。带 PPC 的外设的非法访问还会产生中断。（详见 10.5 外设访问规则)

11.5 外设访问规则

- 针对采用了 DPPC(Dual Peripheral Protection Controller，双总线端口外设保护控制器)进行安全监测的外设：

访问的总线端口 ID	访问地址(对应访问总线)	带 DPPC 外设安全属性	有效性	外设响应
安全主机（CORE0/DMA00/DMA01）	安全地址 haddr[31]=0 (AHB0/APB0)	安全外设	合法	响应安全主机访问时序
		非安全外设	非法	阻止安全主机访问,产生非法访问事件
	非安全地址 haddr[31]=1 (AHB1/APB1)	安全外设	非法	阻止安全主机访问,产生非法访问事件
		非安全外设	合法	响应安全主机主机时序
非安全主机（CORE1/DMA10/DMA11）	安全地址 haddr[31]=0 (AHB0/APB0)	安全外设	非法	总线上隔离，进入异常处理程序
		非安全外设	非法	总线上隔离，进入异常处理程序
	非安全地址 haddr[31]=1 (AHB1/APB1)	安全外设	非法	阻止非安全主机访问,产生非法访问事件
		非安全外设	合法	响应非安全主机访问时序

注： RAZWI 指 Read As Zero，Write Ignore，即读为 0，写忽略。

- 针对采用了 SPPC(Single Peripheral Protection Controller，单总线端口外设保护控制器)进行安全监测的外设：

访问的总线端口 ID	访问地址(对应访问总线)	SPPC 外设安全属性	有效性	外设响应
安全主机（CORE0/DMA00/DMA01）	安全地址 haddr[31]=0 (AHB0)	安全外设	非法	总线上隔离，RAZWI
		非安全外设	非法	总线上隔离，RAZWI
	非安全地址 haddr[31]=1 (AHB1)	安全外设	合法	响应 AHB1 时序
		非安全外设	合法	响应 AHB1 时序

非安全主机（CORE1/DMA10/DMA11）	安全地址 haddr[31]=0 (AHB0)	安全外设	非法	总线上隔离，进入异常处理程序
		非安全外设	非法	总线上隔离，进入异常处理程序
	非安全地址 haddr[31]=1 (AHB1)	安全外设	非法	阻止 AHB1 访问，产生非法访问事件
		非安全外设	合法	响应 AHB1 时序

- 针对 GPIO：
  - 当 GPIOx[n]的安全属性配置为 Secure 时，仅允许安全主机通过非安全地址(总线 haddr 的 bit[31]=1)访问这个 GPIO 口相关的寄存器组。
  - 当 GPIOx[n]的安全属性配置为 Non-Secure 时，仅允许非安全主机通过非安全地址(总线 haddr 的 bit[31]=1)访问这个 GPIO 口相关的寄存器组。

  注：其他两种 GPIO 口与主机安全属性不匹配的情况，对 GPIOx[n]的所有非法访问响应均为 RAZWI。（详见 GPIO 章节)
- 针对 SRAM，通过配置 SCU_SRAM_SEC_WM_CFG[3:0]将 160KB 的 SRAM 划分为安全 SRAM，和非安全 SRAM 两个区域，对应的访问规则为：
  - 当 SRAM_WM[3:0] = n(n≤10)时，安全 SRAM 区域为 0x1000_0000~(0x1000_0000+16KB*n),非安全 SRAM 区域为(0x9000_0000+16 KB*n)~ (0x9000_0000+160 KB)。
  - 安全主机通过 SRAM 安全区域地址(0x1000_0000~(0x1000_0000+16KB*n))访问安全 SRAM。
  - 安全主机或者非安全主机通过 SRAM 非安全区域地址(0x9000_0000+16 KB*n)~ (0x9000_0000+160 KB)访问非安全 SRAM。

  注：对 SRAM 的所有非法访问响应均为 RAZWI。
- CORE0 和 CORE1 针对其他外设的非法安全访问响应均为 RAZWI，非安全主机(CORE1/DMA11)对安全地址的访问均会进入异常服务程序。

11.6 复位

- 时钟：寄存器配置时钟
  CORE0 通过安全地址读写 SCU，其时钟为 CORE0 时钟域；
  CORE0 和 CORE1 均可通过非安全地址读 SCU 安全配置，其时钟为 CORE1 时钟域；
- 复位：CORE0 复位
  SCU 的所有寄存器仅 CORE0 可复位，CORE1 不可复位。

11.7 寄存器描述

表 11-2 SCU 模块的寄存器基址

模块名	CORE0 地址	CORE1 地址
SCU	0x3001_8000	0xB001_8000

表 11-3 SCU 模块寄存器偏移地址

寄存器名	偏移地址	默认值	描述	读写权限	
				CORE0	CORE1
SCU_WKEY	0x00	0x0000_0000	SCU 写密码保护寄存器	RW	-

仅供战略合作单位使用 绝密

SCU_LCK	0x04	0x0000_0000	SCU_LCK 控制寄存器	RW	-
SCU_PERIPH_SEC_CFG0	0x08	0x3FFF_FFFF	外设安全配置寄存器 0	RW	RO
SCU_PERIPH_SEC_CFG1	0x0C	0x0000_03FF	外设安全配置寄存器 1	RW	RO
SCU_PERIPH_SEC_CFG2	0x10	0x0000_0107	外设安全配置寄存器 2	RW	RO
SCU_GPIOA_SEC_CFG	0x1C	0x0000_FFFF	GPIOA 安全配置寄存器	RW	RO
SCU_GPIOB_SEC_CFG	0x20	0x0000_FFFF	GPIOB 安全配置寄存器	RW	RO
SCU_GPIOC_SEC_CFG	0x24	0x0000_FFFF	GPIOC 安全配置寄存器	RW	RO
SCU_GPIOD_SEC_CFG	0x28	0x0000_FFFF	GPIOD 安全配置寄存器	RW	RO
SCU_GPIOE_SEC_CFG	0x2C	0x0000_FFFF	GPIOE 安全配置寄存器	RW	RO
SCU_GPIOF_SEC_CFG	0x30	0x0000_FFFF	GPIOF 安全配置寄存器	RW	RO
SCU_GPIOG_SEC_CFG	0x34	0x0000_FFFF	GPIOG 安全配置寄存器	RW	RO
SCU_GPIOH_SEC_CFG	0x38	0x0000_0003	GPIOH 安全配置寄存	RW	RO
SCU_SRAM_SEC_WM_CFG	0x5C	0x0000_000A	SRAM 安全水位线配置寄存器	RW	RO
SCU_PERIPH_SEC_IE0	0x60	0x0000_0000	SCU 外设非法访问中断使能寄存器 0	RW	-
SCU_PERIPH_SEC_IE1	0x64	0x0000_0000	SCU 外设非法访问中断使能寄存器 1	RW	-
SCU_PERIPH_SEC_IE2	0x68	0x0000_0000	SCU 外设非法访问中断使能寄存器 2	RW	-
SCU_PERIPH_SEC_IF0	0x6C	0x0000_0000	SCU 外设非法访问中断标志寄存器 0	RW1C	-
SCU_PERIPH_SEC_IF1	0x70	0x0000_0000	SCU 外设非法访问中断标志寄存器 1	RW1C	-
SCU_PERIPH_SEC_IF2	0x74	0x0000_0000	SCU 外设非法访问中断标志寄存器 2	RW1C	-

11.7.1 SCU_CFG 安全配置寄存器描述

11.7.1.1 SCU_WKEY（0x00）

SCU 写密码保护寄存器

偏移地址=0x00

位	名称	描述	读/写	复位值
31:0	WKEY	0~15bit 的密码保护位，密码是 0xA538_7492。 =0xA538_7492：SCU 相关寄存器(04H~68H)写有效； =其他值：SCU 相关寄存器写无效；	RW	0x0

11.7.1.2 SCU_LCK（0x04）

SCU_LCK 控制寄存器

偏移地址=0x04

位	名称	描述	读/写	复位值
31:0	LCK	SCU 安全属性(08H~5CH)配置锁定寄存器。 =32'hF52A_B874：锁定 =其他值：不锁定	RW	0x0

仅供战略合作单位使用 保密

		注：锁定后不能通过写入其他值解锁，只能复位解锁。。		

11.7.1.3 SCU_PERIPH_SEC_CFG0（0x08）

外设安全配置寄存器 0

偏移地址=0x08

Write secure access only

Read access all(secure or not)

位	名称	描述	读/写	复位值
31:30	---	预留	RO	0x0
29	TC1SEC	TC1 安全属性配置 0：非安全 1：安全	RW	0x1
28	TC0SEC	TC0 安全属性配置 0：非安全 1：安全	RW	0x1
27	DACSEC	DAC 安全属性配置 0：非安全 1：安全	RW	0x1
26	ADC0SEC	ADC0 安全属性配置 0：非安全 1：安全	RW	0x1
25	D2FSEC	D2F 安全属性配置 0：非安全 1：安全	RW	0x1
24	M2MSEC	M2M 安全属性配置 0：非安全 1：安全	RW	0x1
23	---	预留	RO	0x0
22	DSPSEC	DSP 安全属性配置 0：非安全 1：安全	RW	0x1
21	LCDSEC	LCD 安全属性配置 0：非安全 1：安全	RW	0x1
20	IOCNTSEC	IOCNT 安全属性配置 0：非安全 1：安全	RW	0x1
19	Reserved	Reserved	RW	0x1
18	I2C1SEC	I2C1 安全属性配置 0：非安全 1：安全	RW	0x1
17	I2C0SEC	I2C0 安全属性配置	RW	0x1

仅供搭配合作单位使用 绝密

		0：非安全 1：安全		
16	SPI3SEC	SPI3 安全属性配置 0：非安全 1：安全	RW	0x1
15	SPI2SEC	SPI2 安全属性配置 0：非安全 1：安全	RW	0x1
14	SPI1SEC	SPI1 安全属性配置 0：非安全 1：安全	RW	0x1
13	SPI0SEC	SPI0 安全属性配置 0：非安全 1：安全	RW	0x1
12	ISO78161SEC	ISO7816-1 安全属性配置 0：非安全 1：安全	RW	0x1
11	ISO78160SEC	ISO7816-0 安全属性配置 0：非安全 1：安全	RW	0x1
10	USART1SEC	USART1 安全属性配置 0：非安全 1：安全	RW	0x1
9	USART0SEC	USART0 安全属性配置 0：非安全 1：安全	RW	0x1
8	LPUARTSEC	LPUART 安全属性配置 0：非安全 1：安全	RW	0x1
7	UART7SEC	UART7 安全属性配置 0：非安全 1：安全	RW	0x1
6	UART6SEC	UART6 安全属性配置 0：非安全 1：安全	RW	0x1
5	UART5SEC	UART5 安全属性配置 0：非安全 1：安全	RW	0x1
4	UART4SEC	UART4 安全属性配置 0：非安全 1：安全	RW	0x1
3	UART3SEC	UART3 安全属性配置 0：非安全	RW	0x1

仅供联合作单位使用 绝密

		1：安全		
2	UART2SEC	UART2 安全属性配置 0：非安全 1：安全	RW	0x1
1	UART1SEC	UART1 安全属性配置 0：非安全 1：安全	RW	0x1
0	UART0SEC	UART0 安全属性配置 0：非安全 1：安全	RW	0x1

11.7.1.4 SCU_PERIPH_SEC_CFG1（0x0C）

外设安全配置寄存器 1

偏移地址=0x0C

位	名称	描述	读/写	复位值
31:11	---	预留	RO	0x0
10	CRC0SEC	CRC0 安全属性配置 0：非安全 1：安全	RW	0x1
9	LVD_CMPSEC	LVD、CMP 安全属性配置 0：非安全 1：安全 *注：LVD、CMP1 和 CMP2 共用 LC_VDD 安全属性配置*	RW	0x1
8	KBI1SEC	KBI1 安全属性配置 0：非安全 1：安全	RW	0x1
7	KBI0SEC	KBI0 安全属性配置 0：非安全 1：安全	RW	0x1
6	LSRXSEC	LSRX 安全属性配置 0：非安全 1：安全	RW	0x1
5	---	预留	RO	0x0
4	ANASEC	ANA 安全属性配置 0：非安全 1：安全 *注：RTC、SARADC 和 GPIOL[3:0]共用 ANASEC 安全属性配置*	RW	0x1
3	SIMPTC3SEC	SIMPTC3 安全属性配置 0：非安全 1：安全	RW	0x1
2	SIMPTC2SEC	SIMPTC2 安全属性配置 0：非安全	RW	0x1

仅供战略合作单位使用 绝密

		1：安全		
1	SIMPTC1SEC	SIMPTC1 安全属性配置 0：非安全 1：安全	RW	0x1
0	SIMPTC0SEC	SIMPTC0 安全属性配置 0：非安全 1：安全	RW	0x1

11.7.1.5 SCU_PERIPH_SEC_CFG2（0x10）

外设安全配置寄存器 2

偏移地址=0x10

位	名称	描述	读/写	复位值
31:9	---	预留	RO	0x0
8	AESSEC	AES 安全属性配置 0：非安全 1：安全	RW	0x1
7:3	---	预留	RO	0x0
2	SEASEC	SEA 安全属性配置 0：非安全 1：安全 *注：SEA、KEY_STORE 共用 SEA 安全属性配置*	RW	0x1
1	QSPI1SEC	QSPI1 安全属性配置 0：非安全 1：安全	RW	0x1
0	QSPI0SEC	QSPI0 安全属性配置 0：非安全 1：安全	RW	0x1

11.7.1.6 SCU_GPIOx_SEC_CFG(x = A~G，共 7 组) （0x1C~0x34）

GPIOx 安全配置寄存器

偏移地址=0x1C~0x34

位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	Px_SEC	Px00~Px15 的安全属性配置 0：非安全 1：安全 *注: PD04 是 LCDVD 引脚，无 GPIO 功能，PD_SEC[4]安全属性配置无效，保留 PD_SEC[4]的读写属性。*	RW	0xffff

11.7.1.7 SCU_GPIOH_SEC_CFG （0x38）

GPIOH 安全配置寄存器

仅供战略合作单位使用 绝密

偏移地址=0x38

位	名称	描述	读/写	复位值
31:2	---	预留	RO	0x0
1:0	PH_SEC	PH00~PH01 的安全属性配置 0：非安全 1：安全	RW	0x3

11.7.1.8 SCU_SRAM_SEC_WM_CFG（0x5C）

SRAM 安全水位线配置寄存器

偏移地址=0x5C

位	名称	描述	读/写	复位值
31:4	---	预留	RO	0x0
3:0	SRAM_SEC_LEN	安全 SRAM 区域长度配置 =1~4’ha 时，安全 SRAM 区域长度为 SRAM_SEC_LEN*16KB，非安全 SRAM 区域长度为 (10-SRAM_SEC_LEN) * 16KB。 =0 或 4’hb~4’hf 时，本次配置无效。	RW	0xa

11.7.2 SCU_IC 中断控制寄存器描述

11.7.2.1 SCU_PERIPH_SEC_IE0（0x60）

SCU 外设非法访问中断使能寄存器 1

偏移地址=0x60

位	名称	描述	读/写	复位值
31:30	---	预留	RO	0x0
29	TC1IE	TC1 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
28	TC0IE	TC0 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
27	DACIE	DAC 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
26	ADC0IE	ADC0 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
25	D2FIE	D2F 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
24	M2MIE	M2M 非法访问中断使能配置 0：不使能 1：使能	RW	0x0

仅供购合作单位使用 绝密

23	---	预留	RO	0x0
22	DSPIE	DSP 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
21	LCDIE	LCD 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
20	IOCNTIE	IOCNT 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
19	Reserved	Reserved	RW	0x0
18	I2C1IE	I2C1 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
17	I2C0IE	I2C0 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
16	SPI3IE	SPI3 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
15	SPI2IE	SPI2 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
14	SPI1IE	SPI1 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
13	SPI0IE	SPI0 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
12	ISO78161IE	ISO7816_1 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
11	ISO78160IE	ISO7816_0 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
10	USART1IE	USART1 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
9	USART0IE	USART0 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
8	LPUARTIE	LPUART 非法访问中断使能配置 0：不使能	RW	0x0

仅供锐能合作单位使用 绝密

		1：使能		
7	UART7IE	UART7 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
6	UART6IE	UART6 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
5	UART5IE	UART5 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
4	UART4IE	UART4 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
3	UART3IE	UART3 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
2	UART2IE	UART2 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
1	UART1IE	UART1 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
0	UART0IE	UART0 非法访问中断使能配置 0：不使能 1：使能	RW	0x0

11.7.2.2 SCU_PERIPH_SEC_IE1（0x64）

SCU 外设非法访问中断使能寄存器 2

偏移地址=0x10

位	名称	描述	读/写	复位值
31:11	---	预留	RO	0x0
10	CRC0IE	CRC0 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
9	LVD_CMPIE	LVD_CMP 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
8	KBI1IE	KBI1 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
7	KBI0IE	KBI0 非法访问中断使能配置 0：不使能	RW	0x0

仅供战略合作单位使用 绝密

		1：使能		
6	LSRXIE	LSRX 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
5	---	预留	RO	0x0
4	ANAIE	ANA 非法访问中断使能配置 0：不使能 1：使能 *注：RTC、SARADC 和 GPIOL[3:0]共用 ANASEC 安全属性配置*	RW	0x0
3	SIMPTC3IE	SIMPTC3 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
2	SIMPTC2IE	SIMPTC2 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
1	SIMPTC1IE	SIMPTC1 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
0	SIMPTC0IE	SIMPTC0 非法访问中断使能配置 0：不使能 1：使能	RW	0x0

11.7.2.3 SCU_PERIPH_SEC_IE2（0x68）

SCU 外设非法访问中断使能寄存器 3

偏移地址=0x68

位	名称	描述	读/写	复位值
31:9	---	预留	RO	0x0
8	AESIE	AES 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
7:3	---	预留	RO	0x0
2	SEAIE	SEA 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
1	QSPI1IE	QSPI1 非法访问中断使能配置 0：不使能 1：使能	RW	0x0
0	QSPI0IE	QSPI0 非法访问中断使能配置 0：不使能 1：使能	RW	0x0

仅供授权合作单位使用 绝密

11.7.2.4 SCU_PERIPH_SEC_ IF0（0x6C）

SCU 外设非法访问中断标志寄存器 1

偏移地址=0x6C

位	名称	描述	读/写	复位值
31:30	---	预留	RO	0x0
29	TC1IF	TC1 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
28	TC0IF	TC0 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
27	DACIF	DAC 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
26	ADC0IF	ADC0 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
25	D2FIF	D2F 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
24	M2MIF	M2M 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
23	---	预留	RO	0x0
22	DSPIF	DSP 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
21	LCDIF	LCD 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
20	IOCNTIF	IOCNT 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
19	Reserved	Reserved	RW1C	0x0
18	I2C1IF	I2C1 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
17	I2C0IF	I2C0 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
16	SPI3IF	SPI3 非法访问中断标志位 0：合法访问	RW1C	0x0

仅供战略合作单位使用 绝密

		1：非法访问		
15	SPI2IF	SPI2 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
14	SPI1IF	SPI1 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
13	SPI0IF	SPI0 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
12	ISO78161IF	ISO7816_1 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
11	ISO78160IF	ISO7816_0 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
10	USART1IF	USART1 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
9	USART0IF	USART0 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
8	LPUARTIF	LPUART 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
7	UART7IF	UART7 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
6	UART6IF	UART6 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
5	UART5IF	UART5 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
4	UART4IF	UART4 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
3	UART3IF	UART3 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
2	UART2IF	UART2 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0

仅供授权合作单位使用 绝密

1	UART1IF	UART1 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
0	UART0IF	UART0 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0

11.7.2.5 SCU_PERIPH_SEC_ IF1（0x70）

SCU 外设非法访问中断标志寄存器 2
偏移地址=0x70

位	名称	描述	读/写	复位值
31:11	---	预留	RO	0x0
10	CRC0IF	CRC0 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
9	LVD_CMPIF	LVD_CMP 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
8	KBI1IF	KBI1 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
7	KBI0IF	KBI0 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
6	LSRXIF	LSRX 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
5	---	预留	RO	0x0
4	ANAIF	ANA 非法访问中断标志位 0：合法访问 1：非法访问 *注：RTC、SARADC 和 GPIOL[3:0]共用 ANASEC 安全属性配置*	RW1C	0x0
3	SIMPTC3IF	SIMPTC3 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
2	SIMPTC2IF	SIMPTC2 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
1	SIMPTC1IF	SIMPTC1 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0

仅供授权合作单位使用 绝密

0	SIMPTC0IF	SIMPTC0 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0

11.7.2.6 SCU_PERIPH_SEC_IF2（0x74）

SCU 外设非法访问中断标志寄存器 3

偏移地址=0x74

位	名称	描述	读/写	复位值
31:9	---	预留	RO	0x0
8	AESIF	AES 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
7:3	---	预留	RO	0x0
2	SEAIF	SEA 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
1	QSPI1IF	QSPI1 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0
0	QSPI0IF	QSPI0 非法访问中断标志位 0：合法访问 1：非法访问	RW1C	0x0

11.8 软件使用流程

以下软件流程均在 CORE0 进行。

- 上电后，所有可动态分配安全属性的外设均为安全外设；
- 在系统寄存器章节打开 SCU 的时钟门控；
- 配置 SCU_WKEY[31:0]= 0xA538_7492；
- 配置 SCU_PERIPH_SEC_CFG0~2 分配带 PPC 外设的安全属性；
- 配置 SCU_GPIOx_SEC_CFG(x=A~P)，分配 GPIO 口的安全属性；
- 配置 SCU_SRAM_SEC_WM_CFG 划分 160 KB 的 SRAM 为(0x1000_0000~(0x1000_0000+16KB*n))的安全 SRAM 和(0x9000_0000+16 KB*n)~ (0x9000_0000+160 KB)访问非安全 SRAM。使用 CORE1，首先要为 CORE1 分配 SRAM 空间。
- 配置 SCU_LCK[31:0] =0xF52A_B874 锁定带 PPC 外设、GPIO 和 SRAM 的安全属性配置。（可选）
- 使能带 PPC 外设对应中断。

仅供锐能合作单位使用 绝密

12 FLASH

12.1 简介

芯片内置 1MB FLASH，用于存储 Core0/Core1 的程序和数据。除了 1MB 主存储区域外，FLASH 还提供了用于存储配置信息的 NVR 存储区域，NVR 存储区域不受主存储区域的擦除和编程影响。

12.2 特点

- 最少 10 万次擦写
- 数据保存时间最少 100 年@25℃
- 主存储区包含 2048 个 sector，每个 Sector 大小为 512Bytes
- 最小擦除单位为一个 sector，sector 擦除时间约为 3ms
- 支持双核存储区域可配置
- 双核 FLASH 内部存储地址重映射
- 支持双核对主存储区域擦写保护配置
- 支持 Core0 NVR 区域读写保护配置
- 支持 auto standby 功能
- 支持 KeyStore 模块直接访问 FLASH
- 支持 Lock 机制管理 NVR 区域读写权限

12.3 时钟

Core1 系统最快工作时钟为 58.9824MHz，Core0 系统最快工作时钟为 29.4912MHz ，FLASH 工作时钟为 Core0/Core1 系统时钟分频前的时钟，最高为 58.9824MHz。

12.4 功能描述

12.4.1 存储区域划分



图 12-1 FLASH 内部存储分配

仅供战略合作单位使用 绝密

FLASH 内部存储分配如上图，通过 Core0 配置寄存器 FLASH_ALLOCATE1 定义两个内核可访问的 FLASH 地址区间（即配置图中的 core0_end 和 core1_end），粒度为 8kb。Core0 和 Core1 可分别定义各自区域的重映射地址 remap_addr。各区域读写权限如下：

- 区域 1：Core0 可读写，Core1 不可读写（0=<core0_addr <=core0_end）；
- 区域 2：Core1 可读写，Core0 可读不可写（core1_end<core1_ addr<=core1_end）；

注 1：对于每个区域内部的具体分配，如区域 1 和区域 2 的 boot 区域和 app 等，由软件定义，在硬件上做擦写保护的权限配置；

注 2：当 core0_end = core1_end 时，表示 Core1 没有可读写的空间

注 3：当 core1_end 配置不是 0x3f 时，FLASH 存在保留空间（reserve），该空间 Core0/Core1 均不可访问（访问返回值为 0x0），此为缩小 FLASH 存储空间的功能。

注 4：当读到非法地址范围时总线反馈数据为全 0

12.5 寄存器定义

FLASH 所有操作已封装为标准库函数，请参照库函数使用说明。

仅供战略合作单位使用 绝密

13 Key Store

13.1 简介

Key Store 模块为密钥储存模块，CPU 可通过本模块在 FLASH NVR 区域进行密钥管理。SEA 加解密模块可与本模块联动，比如生成或提取密钥进行运算。若密钥失效或被篡改，CPU 可通过本模块进行擦除。此外，Key Store 模块可以通过加密储存、完整性检查等方法确保密钥的安全性。

13.2 特点

- 支持 Core0 配置生成密钥；
- 支持存放最低 128bits、最高 576bits 长度的密钥；
- 支持密钥存放于 FLASH 区域或 OTP 区域中；
- 支持最多存放 80 个 FLASH 密钥与 8 个 OTP 密钥；
- 支持 SEA 模块通过本模块存放、获取密钥；
- 支持擦除密钥（FLASH）；
- 支持加密存储密钥；
- 支持密钥完整性检查以及密钥参数校验；
- 支持密钥区块查询。

13.3 基本原理

13.3.1 储存器件

本模块中密钥存储的器件可分为 FLASH 和 OTP 两种。其中 OTP 由带有监测电路的 FLASH_NVR 构建而成。本模块占用的 FLASH_NVR 区域仅本模块可访问，该区块硬件电路内部在 FLASH_NVR 区域完成划分。下图为 FLASH_NVR 中本模块专属区域划分的示意图。



图 13-1 FLASH_NVR 中本模块专属区域划分的示意图

由图可见，当密钥储存的地址在 key_startaddr~key_otp_startaddr 之间的即为储存在 KS_FLASH 中，密钥储存的地址在 key_otp_startaddr~flash_nvr_endaddr 之间的即为储存在 KS_OTP 中。当密钥储存于 KS_OTP 区域时，本模块限制其不能被擦除。

13.3.2 储存形式

本模块存储的密钥最高支持长度为 576bits、最低 128bits 的密钥，支持加密存储、擦除和对 CPU 不可

仅供战略合作单位使用 绝密

见。

本模块可通过 SEA 模块进行密钥写入和读取，且对密钥的写入顺序（即大小端格式）无强制要求，写入顺序和读出顺序是相同的，与实际应用强相关。

当模块发起擦除请求时，会将 KS_FLASH 中所有的密钥进行擦除，需谨慎使用，其中 KS_OTP 中的密钥不受影响。

13.3.3 密钥区块

本模块含有 88 个密钥区块，其中 80 个存放于 KS_FLASH 的密钥区块（密钥区块序号 0~79），以及 8 个存放于 KS_OTP 的密钥区块（密钥区块序号 80~87）。其中，存储于 KS_OTP 中的密钥，本模块会一式三份写入 3 个 SECTOR 中，用于防止存储错误。

13.3.4 属性参数

密钥区块的属性参数如下：

- 是否可读：
  - 0：对 CPU 不可见，即无法从区块中读取密钥；
  - 1：对 CPU 可见，仅允许 Core0 从区块中读取密钥。
- 是否加密存储：
  - 0：明文存储在区块中；
  - 1：密文存储在区块中，可选择异或加密或 AES_ECB 128bits 加密方式。
- 是否已编程：
  - 0：该密钥区块未编程，即可写入密钥；
  - 1：该密钥区块已编程，即写入密钥失败、可读取密钥。
- 密钥长度：仅支持以下密钥长度。

表 13-1 支持的密钥长度列表

密钥长度	密钥长度（bit）
8'b0	128
8'b1	160
8'b10	192
8'b11	224
8'b100	256
8'b101	384
8'b110	512
8'b111	521
8’b1000	576
Else	保留

- 加密的密钥索引：当选择存储方式为 AES_ECB 加密存储密钥时，需指定一个密钥索引（一般选择存放在 KS_OTP 区域的根密钥）。

每次读取密钥时都会对属性参数进行校验。

仅供战略合作单位使用 绝密

13.4 寄存器定义

Key Store 所有操作已封装为标准库函数，请参照库函数使用说明

仅供战略合作单位使用 绝密

14 M2M

14.1 简介

Mem2Mem 模块采用 DMA 方式，在 CPU 不参与的情况下，自动在 SRAM 中进行数据搬运，从指定的源地址把数据搬运到目标地址。搬运可配置的最小数据单位为 1Byte，同时还支持源数据和目标数据有效位配置。该模块仅适用于 SRAM 位宽为 32bit 的系统。

14.2 特点

- 源和目标地址可配置，地址可配置 Byte 对齐
- 源数据长度可配置，最小单位为 Byte
- 输入数据有效位可配置
- 输出数据有效位可配置
- 可配置输出数据按 Byte 反序存放到目标地址
- 可配置输出数据按照地址反序存放到目标地址
- 数据搬运完成会产生标志，可配置产生中断

14.2.1 输入输出数据有效位宽配置

输入输出数据有效位宽配置是指每 4 个 Bytes 的数据中有几个 Bytes 有效。

输入和输出数据可分别通过寄存器 ivld[3:0]和 ovld[3:0]进行配置，每 4 个 Bytes 的数据，可配置 1~4Bytes 有效。

输入数据的 byte 无效，表示源数据中，每 32bit 数据中对应的 byte 将在数据搬运过程被舍弃。

输出数据的 byte 无效，表示目标地址中，每 32bit 的 SRAM，对应的 Byte 不进行有效数据的存放。

- 当输入输出数据有效位宽均配置为 4 个 Bytes 时，可实现数据在 SRAM 中的直接搬移；
- 当输入数据有效位宽小于 4 个 Bytes 时，可实现输入源数据中无效数据的丢弃；
- 当输出数据有效位宽小于 4 个 Bytes 时，可实现目标数据插入 dummy 的功能；

具体功能详见实例说明。

14.2.2 输出地址无效时可配 dummy 值

当输出地址对应的位无效时，填入配置的寄存器值。默认情况下，对无效地址不进行写操作。
注意这里的寄存器配置为 32bit，分别对应 32bit 的 SRAM 的每一个 bit。

14.2.3 输出数据反序放置

配置寄存器的 orv_en=1，可使能输出数据反序。该反序功能输出结果由输出数据的位宽决定，例如输出数据位宽为 3Bytes，则每次取到源数据的 3 个 Bytes 的数据（A0，A1，A2），进行一次反序排列（A2，A1，A0），然后存放到 SRAM 中。

14.2.4 源和目标地址可配置，输入数据长度可配置

通过寄存器配置源数据地址和目标数据地址，支持按 Byte 对齐。输入数据长度可通过寄存器配置，最小单位为 Byte。输出数据长度由输入输出数据长度和输入输出数据的有效位决定。软件可以根据配置计算出输出数据长度，硬件不实现该功能。

绝密 未经路昂许可不得使用

14.2.5 数据按地址反序排列

配置寄存器的 addr_rven=1，可以使输出数据按照地址反序放置。该地址反序功能仅支持，输入输出数据的长度均为 4 个 bytes，且按 word 对齐的情况。每次取到源数据的 4 个 Bytes（A3，A2，A1，A0），将（A3，A2，A1，A0）写到目的地址中，之后目的地址减 4，存储下一次取到源数据的 4 个 Bytes。以此类推，直到存完最后 4 个 bytes。

使用地址反序放置时，必须保证 ivld=4'b1111, ovld=4'b1111, saddr[1:0]=0, daddr[1:0]=0; ilen=4*n(n 为大于 0 的整数）

14.3 实例说明

14.3.1 输入 4Bytes 有效，输出 3Bytes 有效



14.3.2 输入 2Bytes 有效，输出 4Bytes 有效



14.3.3 输入数据按 byte 反序存放（输入 4Bytes 有效，输出 2Bytes 有效）



从上图可以看到，输出地址与输入地址反序排放；源地址中 data00 放到一个 Word 的最低地址，目标地址中，data00 放在一个 Word 的最高地址。

14.3.4 数据按地址反序排列



仅供路创单位使用 保密

从上图可以看到，源数据的第一个 4Bytes 的数据（data03，data02，data01，data00），写到目的地址 daddrn 中，之后目的地址减 4，存储下一次取到源数据的 4 个 Bytes。以此类推，直到存完最后一个 byte。

14.4 搬运速度评估

最快可以做到 6 个周期完成一个 32bit 的数据搬运。实际速度还跟配置的 ivld 和 ovld，以及 SRAM 的竞争有关。

14.5 设计细节点处理

源数据长度 ilen、源数据有效位宽 ivld 和目标数据有效位宽 ovld，有可能出现 ilen*ivld/ovld 非整数的情况，该应用为非常规应用。实现时，最后一个搬运分两种情况：

- 如果 DUMMY_EN=0, 则有效 byte 写入对应的有效数据，多余的 byte 不进行写操作；
- 如果 DUMMY_EN=1, 则有效 byte 写入对应的有效数据，多余的 byte 写入 dummy 值。

14.6 寄存器描述

M2M 寄存器基址

模块名	Core0 基址	Core1 基址
M2M	0x20078000	0xA0078000

寄存器列表

偏移地址	名称	RW	有效字长	复位值	功能描述
0x00	M2M_MODE	RW	4	0xFF	M2M 模式配置寄存器
0x04	M2M_CTL	RW	4	0x0	M2M 控制寄存器
0x08	M2M_DUMMY	RW	4	0x0	M2M 无效地址 DUMMY 值配置寄存器
0x0C	M2M_SADDR	RW	4	0x0	M2M 源数据地址配置寄存器
0x10	M2M_DADDR	RW	4	0x0	M2M 目标数据地址配置寄存器
0x14	M2M_ILEN	RW	4	0x0	M2M 源数据长度配置寄存器
0x18	M2M_IE	RW	4	0x0	M2M 中断使能寄存器
0x1C	M2M_IF	RW	4	0x0	M2M 中断标志寄存器

以上寄存器不支持 bitband 操作。

14.6.1 M2M_MODE

M2M 模式配置寄存器　地址：0x0；

位	位名称	功能描述	读/写	复位值
31:11	--	保留	R	0
10	ADDR_RVEN	数据按地址反序排列 =0：不反序 =1：按地址反序排列	RW	0
9	DUMMY_EN	=0：目标地址中的无效 byte 位置，不进行写操作； =1：目标地址中的无效 byte 位置，写入 dummy 值；	RW	0
8	ORV_EN	输出数据按 Byte 反序放置 =0：不反序	RW	0

仅供锐能微内部使用 绝密

		=1：反序		
7:4	OVLD	输出数据有效 Byte 配置 =0：Byte 无效 =1：Byte 有效 对应 Byte 为 0，表示目标地址中的该 Byte 地址无效或 DUMMY_EN 有效时写入 dummy 值。	RW	0xF
3:0	IVLD	输入数据有效 Byte 配置 =0：Byte 无效 =1：Byte 有效 配置的每个 bit，顺序对应 32bits 数据中的每个 Byte，1 表示对应 byte 有效。	RW	0xF

14.6.2 M2M_CTL

M2M 控制寄存器　地址：0x4；

位	位名称	功能描述	读/写	复位值
31:1	--	保留	R	0
0	M2M_EN	=0：不动作 =1：启动数据搬运。指定长度数据搬运完成后自动清零。 当该位为 1 时，写 0 可终止当前搬运过程。	RW	0

14.6.3 M2M_DUMMY

M2M 无效地址 DUMMY 值配置寄存器　地址：0x8；

位	位名称	功能描述	读/写	复位值
31:0	DUMMY	当 M2M_MODE.DUMMY_EN=1 时，该寄存器有效。 该 32bit 值按 Byte 与 M2M_MODE.OVLD 配置无效地址的 Byte 一一对应。	RW	0

14.6.4 M2M_SADDR

M2M 源数据地址配置寄存器　地址：0xC；

位	位名称	功能描述	读/写	复位值
31:18	--	保留	R	0
17:0	SADDR	源数据地址 按地址反序排列时，需按 word 对齐，其他按 Byte 对齐。 这里的地址为 SRAM 偏移地址，源数据地址+源数据长度不能超出 SRAM 地址范围	RW	0

14.6.5 M2M_DADDR

M2M 目标数据地址配置寄存器　地址：0x10；

位	位名称	功能描述	读/写	复位值
31:18	--	保留	R	0

仅供战略合作单位使用 绝密

17:0	DADDR	目标数据地址 按地址反序排列时，需按 word 对齐，其他按 Byte 对齐。 这里的地址为 SRAM 偏移地址，目标数据地址+目标数据长度不能超出 SRAM 地址范围	RW	0

14.6.6 M2M_ILEN

M2M 源数据长度配置寄存器　地址：0x14；

位	位名称	功能描述	读/写	复位值
31:18	--	保留	R	0
17:0	ILEN	输入数据长度配置，按 Byte 对齐 源数据长度不能超出 SRAM 的大小。 注意：不允许配置 ILEN=0, M2M_EN=1，否则 M2M 的 DONE 的标志位会一直为 0，且 M2M_EN 也会一直为 1。 如果配置 ILEN=0, M2M_EN=1，在进行下次搬运之前，需要将 M2M_EN 写 0。	RW	0

14.6.7 M2M_IE

M2M 中断使能寄存器　地址：0x18；

位	位名称	功能描述	读/写	复位值
31:1	--	保留	R	0
0	DONE_IE	搬运完成中断使能 =0：不使能 =1：使能中断	RW	0

14.6.8 M2M_IF

M2M 中断标志寄存器　地址：0x1C；

位	位名称	功能描述	读/写	复位值
31:1	--	保留	R	0
0	DONE	搬运完成标志，写 1 清零 =0：搬运未完成 =1：搬运完成 每次配置 M2M_CTL.START=1 时，该位自动清零。	RW	0

14.7 软件操作流程

- 配置源数据起始地址 M2M_SADDR；
- 配置目标数据起始地址 M2M_DADDR；
- 配置源数据长度 M2M_ILEN；
- 配置模式寄存器 M2M_MODE；
- 配置中断使能 M2M_IE；
- 配置启动 M2M_CTL；

等待中断，从目标地址读取数据，并清除标志；

仅供联合作业单位使用 绝密

15 AOS

15.1 简介

自动运行系统（Automatic Operation System）可实现不同外设之间的联动，不需要 CPU 干预。硬件上禁止非安全外设启动安全的外设，安全外设启动非安全外设。外设提供的触发信号，称为触发源（Trigger Source），例如定时器的比较匹配信号、定时溢出信号，RTC 的周期信号等，用于触发其它外设电路动作。而被触发的外设动作，则称为触发目标（Trigger Target），例如 ADC0 开始转换、DAC 开始转换等。

15.2 特点

- 不同的外设之间联动，无需 CPU 干预
- 硬件上禁止安全外设触发非安全外设
- 硬件上禁止非安全外设触发安全外设

15.3 功能描述

15.3.1 触发源选择机制

每个触发目标的外设电路动作（下文简称目标外设）都有一个触发源选择寄存器 PE_TRGSELx，该寄存器有 6 bit 的寄存器位 TRGSEL，可选择一个触发源事件编号。当 TRGSEL=0 时表示选择无触发源，相当于关闭该目标外设的联动；当 TRGSEL 为定义的触发源编号时，该触发源可触发该目标外设。

AOS 模块还设置有 2 个使能位，分为安全外设使能位和非安全外设使能位；只有对应使能位打开，目标外设的 6 bit 寄存器位 TRGSEL 配置才有效，否则目标外设无法获得触发信号。

15.3.2 触发目标

表 15-1 AOS 的触发目标列表

目标编号	目标外设	用途
0	TC0	外部输入时钟源
1	TC0	从模式外部输入事件
2	TC0	通道 0 捕获外部输入事件
3	TC0	通道 1 捕获外部输入事件
4	TC1	外部输入时钟源
5	TC1	从模式外部输入事件
6	TC1	通道 0 捕获外部输入事件
7	TC1	通道 1 捕获外部输入事件
8	SIMPTC0	硬件触发通道 0 开始计数
9	SIMPTC0	硬件触发通道 1 开始计数
10	SIMPTC0	硬件触发通道 2 开始计数
11	SIMPTC0	硬件触发通道 3 开始计数
12	SIMPTC1	硬件触发通道 0 开始计数
13	SIMPTC1	硬件触发通道 1 开始计数
14	SIMPTC1	硬件触发通道 2 开始计数
15	SIMPTC1	硬件触发通道 3 开始计数
16	SIMPTC2	硬件触发通道 0 开始计数

仅供珠海合作单位使用 绝密

17	SIMPTC2	硬件触发通道 1 开始计数
18	SIMPTC2	硬件触发通道 2 开始计数
19	SIMPTC2	硬件触发通道 3 开始计数
20	SIMPTC3	硬件触发通道 0 开始计数
21	SIMPTC3	硬件触发通道 1 开始计数
22	SIMPTC3	硬件触发通道 2 开始计数
23	SIMPTC3	硬件触发通道 3 开始计数
24	D2F	硬件触发硬件触发 D2F
25	IOCNT	通道 0 计数源
26	IOCNT	通道 1 计数源
27	IOCNT	通道 2 计数源
28	IOCNT	通道 3 计数源
29	IOCNT	通道 4 计数源
30	CLK_CAL	硬件触发时钟校准
31	Reserved	保留
32	ADC0	硬件触发序列 A 开始转换
33	ADC0	硬件触发序列 B 开始转换
34	DAC	硬件触发 DAC 开始转换

15.3.3 TC 的触发源

表 15-2 TC0/TC1 的触发源选择

触发源编号	源外设	TC0（目标 0~3）触发信号	TC1（目标 4~7）触发信号
0	无源外设	无触发信号	
1	UART0	RX 端输入信号	
2	UART1	RX 端输入信号	
3	UART2	RX 端输入信号	
4	UART3	RX 端输入信号	
5	UART4	RX 端输入信号	
6	UART5	RX 端输入信号	
7	UART6	RX 端输入信号	
8	UART7	RX 端输入信号	
9	LPUART	RX 端输入信号	
10	USART0	RX 端输入信号	
11	USART0	TX 端输入信号	
12	USART1	RX 端输入信号	
13	USART1	TX 端输入信号	
14	ISO78160	IO 端输入信号	
15	ISO78160	IN 端输入信号	
16	ISO78161	IO 端输入信号	
17	ISO78161	IN 端输入信号	
18	Reserved	保留	
19	D2F	CF0 输出信号	CF1 输出信号

仅供成都合宙物联网使用 绝密

20	D2F	CF1 输出信号	CF2 输出信号
21	TC1/TC0	TC1 通道 0 正端输出	TC0 通道 0 正端输出
22	TC1/TC0	TC1 通道 0 负端输出	TC0 通道 0 负端输出
23	TC1/TC0	TC1 通道 1 正端输出	TC0 通道 1 正端输出
24	TC1/TC0	TC1 通道 1 负端输出	TC0 通道 1 负端输出
25	RTC	RTCOUT 输出信号	
26	GPIO	TCIN[0]	
27	GPIO	TCIN[1]	
28	GPIO	TCIN[2]	
29	GPIO	TCIN[3]	
30	GPIO	TCIN[4]	
31	GPIO	TCIN[5]	
32	GPIO	TCIN[6]	
33	GPIO	TCIN[7]	
34	GPIO	TCIN[8]	
35	GPIO	TCIN[9]	
36	GPIO	TCIN[10]	
37	GPIO	TCIN[11]	

15.3.4 SIMPTC 的触发源

表 15-3 SIMPTC0~1(8 路)的触发源选择

触发源编号	源外设	SIMPTC0~1 的触发信号			
		通道 0（目标编号为 8/12）	通道 1（目标编号为 9/13）	通道 2（目标编号为 10/14）	通道 3（目标编号为 11/15）
0	无源外设	无触发信号			
1	KBI0 输出信号	通道 0	通道 1	通道 2	通道 3
2	KBI0 输出信号	通道 4	通道 5	通道 6	通道 7
3	KBI1 输出信号	通道 0	通道 1	通道 2	通道 3
4	KBI1 输出信号	通道 4	通道 5	通道 6	通道 7

表 15-4 SIMPTC2~3(8 路)的触发源选择

触发源编号	源外设	SIMPTC2~3 的触发信号			
		通道 0（目标编号为 16/20）	通道 1（目标编号为 17/21）	通道 2（目标编号为 18/22）	通道 3（目标编号为 19/23）
0	无源外设	无触发信号			
1	KBI0 输出信号	通道 8	通道 9	通道 10	通道 11
2	KBI0 输出信号	通道 12	通道 13	通道 14	通道 15
3	KBI1 输出信号	通道 8	通道 9	通道 10	通道 11
4	KBI1 输出信号	通道 12	通道 13	通道 14	通道 15

15.3.5 D2F 的触发源

供成都广为仪使用 绝密

表 154-5 D2F 的触发源选择

触发源编号	源外设	D2F（目标编号为 24）触发信号
0	无源外设	无触发信号
1	SIMPTC0	通道 0 的计数溢出信号
2	SIMPTC1	通道 0 的计数溢出信号
3	SIMPTC2	通道 0 的计数溢出信号
4	SIMPTC3	通道 0 的计数溢出信号

15.3.6 IOCNT 的触发源

表 15-6 IOCNT0~4 的触发源选择

触发源编号	源外设	IOCNT 触发信号				
		通道 0（目标编号为 25）	通道 1（目标编号为 26）	通道 2（目标编号为 27）	通道 3（目标编号为 28）	通道 4（目标编号为 29）
0	无源外设	无触发信号				
1	UART6	PF 输出信号（单相应用）				
2	UART6	QF 输出信号（单相应用）				
3	UART6	FPF 输出信号（单相应用）				
4	UART7	PF 输出信号（单相应用）				
5	UART7	QF 输出信号（单相应用）				
6	UART7	FPF 输出信号（单相应用）				
7	D2F	CF0 输出信号				
8	D2F	CF1 输出信号				
9	D2F	CF2 输出信号				
10	KBI0 输入信号	通道 0	通道 4	通道 8	通道 12	通道 0
11	KBI0 输入信号	通道 1	通道 5	通道 9	通道 13	通道 1
12	KBI0 输入信号	通道 2	通道 6	通道 10	通道 14	通道 2
13	KBI0 输入信号	通道 3	通道 7	通道 11	通道 15	通道 3
14	KBI1 输入信号	通道 0	通道 4	通道 8	通道 12	通道 0
15	KBI1 输入信号	通道 1	通道 5	通道 9	通道 13	通道 1
16	KBI1 输入信号	通道 2	通道 6	通道 10	通道 14	通道 2
17	KBI1 输入信号	通道 3	通道 7	通道 11	通道 15	通道 3

15.3.7 CLK_CAL 的触发源

表 15-7 CLK_CAL 的触发源选择

触发源编号	源外设	CLK_CAL(目标编号为 30）触发信号
0	无源外设	无触发信号
1	KBI0 输出信号	通道 0
2	KBI0 输出信号	通道 1
3	KBI0 输出信号	通道 2
4	KBI0 输出信号	通道 3
5	KBI1 输出信号	通道 0
6	KBI1 输出信号	通道 1

仅供锐能微合作单位使用 绝密

7	KBI1 输出信号	通道 2
8	KBI1 输出信号	通道 3
9	SIMPTC0	通道 0 的计数溢出信号
10	SIMPTC1	通道 0 的计数溢出信号
11	SIMPTC2	通道 0 的计数溢出信号
12	SIMPTC3	通道 0 的计数溢出信号

15.3.8 ADC0 的触发源

表 15-8 ADC0 的触发源选择

触发源编号	源外设	ADC0 触发信号	
		序列 A（目标编号为 32）	序列 B（目标编号为 33）
0	无源外设	无触发信号	
1	KBI0 输出信号	通道 0	通道 4
2	KBI0 输出信号	通道 1	通道 5
3	KBI0 输出信号	通道 2	通道 6
4	KBI0 输出信号	通道 3	通道 7
5	KBI1 输出信号	通道 0	通道 4
6	KBI1 输出信号	通道 1	通道 5
7	KBI1 输出信号	通道 2	通道 6
8	KBI1 输出信号	通道 3	通道 7
9	SIMPTC0 计数溢出信号	通道 0	通道 1
10	SIMPTC1 计数溢出信号	通道 0	通道 1
11	SIMPTC2 计数溢出信号	通道 0	通道 1
12	SIMPTC3 计数溢出信号	通道 0	通道 1

15.3.9 DAC 的触发源

表 15-9 DAC 的触发源选择

触发源编号	源外设	DAC（目标编号为 34）触发信号
0	无源外设	无触发信号
1	KBI0 输出信号	通道 8
2	KBI0 输出信号	通道 9
3	KBI0 输出信号	通道 10
4	KBI0 输出信号	通道 11
5	KBI1 输出信号	通道 8
6	KBI1 输出信号	通道 9
7	KBI1 输出信号	通道 10
8	KBI1 输出信号	通道 11
9	SIMPTC0 计数溢出信号	通道 2
10	SIMPTC1 计数溢出信号	通道 2
11	SIMPTC2 计数溢出信号	通道 2
12	SIMPTC3 计数溢出信号	通道 2

仅供上海合作单位使用

15.4 寄存器

AOS 模块的寄存器基址

模块名	安全映射地址	非安全映射地址
AOS	0x2008_8000	0xA008_8000

AOS 接口的寄存器偏移地址

寄存器名	地址偏移量	描述
SEC_EN	0x00	安全外设联动使能寄存器
NSEC_EN	0x04	非安全外设联动使能寄存器
PE_TRGSELx (x=0~34)	0x10~0x98	目标外设触发源选择寄存器

15.4.1 SEC_EN（0x00）

安全外设联动使能寄存器，只能通过 0x2008_8000 地址访问（仅 Core0 可访问该安全地址）

比特位	名称	描述	读/写	复位值
31:8	---	预留	RO	0x0
7:0	SEC_EN	安全外设联动使能位 0xa5：使能 其他值：不使能	RW	0x0

15.4.2 NSEC_EN（0x04）

非安全外设联动使能寄存器，只能通过 0xA008_8004 地址访问

比特位	名称	描述	读/写	复位值
31:8	---	预留	RO	0x0
7:0	NSEC_EN	非安全外设联动使能位 0x8E：使能 其他值：不使能	RW	0x0

15.4.3 PE_TRGSELx（0x10~0x88, 0x90~0x98）

目标外设的触发源选择寄存器 x（x=0,1,…,30, 32,33,34）

安全的目标外设寄存器只能通过 0x2008_8000+偏移地址访问

非安全的目标外设寄存器只能通过 0xA008_8000+偏移地址访问

比特位	名称	描述	读/写	复位值
31:6	---	预留	RO	0x0
5:0	TRGSEL	触发源事件编号，若写入 0 则表示不选择任何触发源事件	RW	0x0

15.5 软件配置流程及应用说明

安全核 Core0 配置外设 0 触发外设 1：

- Core0 配置外设 0 和外设 1 都为安全外设；
- Core0 配置外设 0 相关功能寄存器，启动外设 0；
- Core0 配置外设 1 相关功能寄存器，启动外设 1；
- Core0 写 SYSCTL->PMOD0_CKE |= (1 << 2)，开启 CORE0_AOS 模块时钟使能，配置

仅供锐能微合作单位使用 保密

AOS->PE_TRGSEL1，选择外设 1 的触发源为外设 0 的触发信号；

- Core0 配置 AOS->SEC_EN=0xa5，使能安全外设联动；

应用核 Core1 配置外设 0 触发外设 1：

- Core0 配置外设 0 和外设 1 都为非安全外设；
- Core1 配置外设 0 相关功能寄存器，启动外设 0；
- Core1 配置外设 1 相关功能寄存器，启动外设 1；
- Core1 写 SYSCTL->PMOD0_CKE |= (1 << 2)，开启 CORE1_AOS 模块时钟使能，配置 AOS->PE_TRGSEL1，选择外设 1 的触发源为外设 0 的触发信号；
- Core1 配置 AOS->NSEC_EN=0x8E，使能非安全外设联动；

仅供战略合作单位使用 绝密

16 WDT

16.1 主要特点

- 看门狗定时器使用内部低速振荡电路；
- 计数时钟可配置 2/4/8/16/32/64/128 分频；
- 看门狗定时器溢出时间设置为：16ms、32ms、128ms、512ms、1s、2s、4s、8s。
- 看门狗定时器用于检测不期望出现的程序循环。
- 当看门狗定时器产生复位时，复位标志寄存器的 WDT_RST 位置 1。
- 当达到溢出事件的 75%时，可产生一个间隔中断。
- 可配置唤醒中断计数值。
- 当发生 WDT0 复位时，Core0 和 Core1 都会被复位；
- WDT1 只复位 Core1。

出现以下情况时产生看门狗复位：

- 如果看门狗定时器计数器溢出；
- 如果将"BB"以外的数据写入 WDT_EN；
- 如果在窗口关闭期间将数据写入 WDT_EN；
- 如果在 WDT Bitband 空间将数据写入 WDT_EN。

16.2 寄存器说明

WDT 模块的寄存器基址

模块名	Core0 基址	Core1 基址
WDT0	0x2010_0000	--
WDT1	--	0xA010_0000

WDT 模块的寄存器偏移地址

寄存器名	地址偏移量	描述
WDT_EN	Offset+0x0	WDT 使能寄存器
WDT_CTL	Offset+0x4	WDT 配置寄存器
WDT_PASS	Offset+0x8	WDT 密码寄存器
WDT_HALT	Offset+0x14	控制 CPU HALT 时 WDT 是否停止计数(spl1)
WDT_STBY	Offset+0x18	控制 CPU SLEEP 时 WDT 是否停止计数(spl1)
WDT_STOP	Offset+0x1C	控制 CPU STOP 或 no clock 时 WDT 是否停计数
WDT_CNT	Offset+0x20	看门狗计数寄存器

16.2.1 看门狗使能寄存器 WDT_EN（0x00）

比特位	名称	描述	读/写标志	复位值
31:9	---	预留	R	0
8	WR_BUSY	WDT 寄存器写操作忙。 当 WR_BUSY =1 时，WDT_EN，WDT_CTL 不可写，只有当 WR_BUSY =0 时，才能对 WDT_EN，WDT_CTL 寄存器进行写操作。（WDT_PASS 不会	R	0

仅供联合作业单位使用 绝密

		BUSY）		
7:0	WDTE	将 BBH 写入 WDT_EN 可以对看门狗定时器清零并再次开始计数操作； 复位信号的产生将该寄存器设置位 55H 或者 AAH； WDTON 位=0 时（禁止看门狗操作），WDT_EN 复位值时 55H； WDTON 位=1 时（允许看门狗操作），WDTE 复位值为 AAH。	RW	55H 或 AAH

16.2.2 看门狗配置寄存器 WDT_CTL (0x04)

比特位	名称	描述	读/写标志	复位值
31	---	预留	R	0
30:12	WAKE_CNT	唤醒配置计数器值	WR	0x0
11	RAD_WAKE	任意唤醒配置使能 =1：使能 =0：不使能	RW	0
10:8	CLKDIV	时钟分频配置 =0：不分频； =1：2 分频 =2：4 分频 =3：8 分频 =4：16 分频 =5：32 分频 =6：64 分频 =7：128 分频	RW	0
7	WDTINT	看门狗定时器间隔中断 =0 不使用间隔中断 =1 达到溢出事件的 75%时产生间隔中断。	RW	0
6:5	WINDOW	窗口打开周期： 00 25% 01 50% 10 75% 11 100% 如果在窗口打开期间将 BBH 写入 WDTE，则看门狗清零并重新计数； 如果在窗口关闭期间将 BBH 写入 WDTE，会产生内部复位信号。	RW	11
4:3	--	保留	R	0
2:0	WDCS	看门狗定时器的溢出时间： 000=15.625ms*（CLKDIV+1） 001=31.25ms*（CLKDIV+1） 010=125ms*（CLKDIV+1） 011=500ms*（CLKDIV+1） 100=1s*（CLKDIV+1） 101=2s*（CLKDIV+1） 110=4s*（CLKDIV+1）	RW	100

仅供授权合作单位使用 绝密

		111=8s*（CLKDIV+1）		

当配置 RAD_WAKE 为 1 时，达到溢出事件的 75%唤醒失效，当计数器大于等于 WAKE_CNT 时唤醒

16.2.3 看门狗密码寄存器 WDT_PASS(0x08)

比特位	名称	描述	读/写标志	复位值
31:8	---	预留	R	0
7:4	PASS	密码为 0x7 Note：只有在该密码正确的情况下，WDT_PASS[3:0]才可以写入	RW	0
3:0	PASS	密码为 0xE Note：只有在 PASS[7:0]=0x7E 的情况下，WDT_CTL 才可以写入 配置 WDT_PASS 的步骤： WDT->PASS = 0x70; WDT->PASS = 0x7e;	RW	0

16.2.4 看门狗 HALT 控制寄存器 WDT_HALT(0x14)

比特位	名称	描述	读/写标志	复位值
31:0	HALT_EN	当 CPU 处于 HALT 时（调试时使用），如果 HALT_EN=32’hA5A5_A581，那么暂停 WDT 计数； 如果 HATL_EN=其他值，那么不暂停 WDT 计数；	RW	0x5A5A_5A7E

备注：

1. 默认复位后不使能 HALT 功能；（需要 bootrom 改写为使能）
2. 设立该寄存器的目的是降低上电复位不成功情况下将 WDT 关闭的概率，使 WDT 能够将系统复位；
3. 该寄存器受密码保护位保护；

16.2.5 看门狗 STBY 控制寄存器 WDT_STBY(0x18)

比特位	名称	描述	读/写标志	复位值
31:0	STBY_EN	STBY_EN=32’hA5A5_A5C7：CPU 处于休眠时关闭 WDT; STBY_EN=其他值：不关闭 WDT;	RW	0x5A5A_5A38

仅供锐能微合作单位使用 绝密

16.2.6 看门狗 STOP 控制寄存器 WDT_STOP(0x1C)

比特位	名称	描述	读/写标志	复位值
31:0	STOP_EN	STOP_EN=32'Haa55_55AA：CPU 处于 STOP 或时钟关闭时，关闭 WDT; STOP_EN=其他值：不关闭 WDT;	RW	0x55AA_AA55

16.2.7 看门狗计数器寄存器 WDT_CNT(0x20)

比特位	名称	描述	读/写标志	复位值
31:19	---	预留	R	0
18:0	CNT	看门狗计数器值	R	0x0

仅供战略合作单位使用 绝密

17 SIMPTC

17.1 简介

SIMPTC 模块是一个简单的系统节拍计数器，使用 CPU 运行的系统时钟进行计数。

共有 4 个 SIMPTC 模块（SIMPTC0、SIMPTC1、SIMPTC2、SIMPTC3），每个 SIMPTC 模块内部集成了 4 个独立控制的 32 位计数器。每个计数器有两种工作模式：

- 单次工作模式；
- 循环工作模式；

17.2 功能描述

SIMPTC 模块是一个简单的系统节拍计数器，使用 CPU 运行的系统时钟进行计数，当计数值达到预设的目标值时，产生溢出标志位。

计数器支持软件使能计数和硬件使能计数。软件计数指通过配置寄存器的计数使能位控制计数器开始计数，硬件计数指 AOS 转发过来的同步计数使能脉冲控制计数器开始计数。每次退出软件计数或硬件计数时，计数器会清零。

硬件使能计数器仅支持单次计数模式。软件使能计数器支持单次和循环两种不同的计数模式。单次模式指在启动计数后，计数值达到预设的目标值后计数器产生溢出标志位，并停止计数；循环模式指在启动计数后，计数值达到预设的目标值后计数器产生溢出标志位，并从 0 开始继续计数。

在计数过程中，当 CPU 调试 halt 住时，计数器默认暂停计数，CPU 重新运行时，计数器继续计数。计数器受 CPU halt 控制而暂停计数的行为可通过软件配置禁止。

17.3 寄存器

SIMPTC 模块的寄存器基址

模块名	Core0 基址	Core1 基址
SIMPTC0		
SIMPTC0_0	0x200A_4000	0xA00A_4000
SIMPTC0_1	0x200A_4010	0xA00A_4010
SIMPTC0_2	0x200A_4020	0xA00A_4020
SIMPTC0_3	0x200A_4030	0xA00A_4030
SIMPTC1		
SIMPTC1_0	0x200A_8000	0xA00A_8000
SIMPTC1_1	0x200A_8010	0xA00A_8010
SIMPTC1_2	0x200A_8020	0xA00A_8020
SIMPTC1_3	0x200A_8030	0xA00A_8030
SIMPTC2		
SIMPTC2_0	0x200A_C000	0xA00A_C000
SIMPTC2_1	0x200A_C010	0xA00A_C010
SIMPTC2_2	0x200A_C020	0xA00A_C020
SIMPTC2_3	0x200A_C030	0xA00A_C030
SIMPTC3		
SIMPTC3_0	0x200B_0000	0xA00B_0000

仅供战略合作单位使用 绝密

SIMPTC3_1	0x200B_0010	0xA00B_0010
SIMPTC3_2	0x200B_0020	0xA00B_0020
SIMPTC3_3	0x200B_0030	0xA00B_0030

SIMPTC 接口的寄存器偏移地址

寄存器名（x=0~3，y=0~3）	地址偏移量	描述
SIMPTCx_y_CTRL	0x0	SIMPTCx_y 控制寄存器
SIMPTCx_ y_LOAD	0x4	SIMPTCx_y 目标计数值寄存器
SIMPTCx_ y_VAL	0x8	SIMPTCx_y 当前计数值寄存器
SIMPTCx_ y_IF	0xc	SIMPTCx_y 中断标志寄存器

17.3.1 SIMPTCx_y_CTRL 控制寄存器（0x0）

SIMPTCx_y 控制寄存器

Offset=0x0

比特位	名称	描述	读/写标志	复位值
31:5	---	预留	R	0x0
4	IRQEN	中断使能： 0：关闭中断； 1：使能中断；	RW	0x0
3	MODE	循环计数模式配置位：（仅对软件使能计数有效；AOS 脉冲使能计数只有单次计数模式） 0：单次计数； 1：循环计数；	RW	0x0
2	DBGSTBDIS	CPU 调试时计数器计数使能： 0：不使能；（当 CPU 处于调试状态时计数器暂停计数） 1：使能；（当 CPU 处于调试状态时计数器继续计数）	RW	0x0
1	CNT_SEL	计数器启动使能源选择 AOS/软件配置： 0：软件使能计数； 1：AOS 脉冲使能计数；	RW	0x0
0	CNT_SFT_EN	计数器软件使能位： 0：停止计数； 1：开始计数；	RW	0x0

17.3.2 SIMPTCx_ y_DN 目标计数值寄存器（0x4）

SIMPTCx_ y 目标计数值寄存器

Offset=0x4

比特位	名称	描述	读/写	复位值
31:0	DN	目标计数值：DN + 1	RW	0x0

17.3.3 SIMPTCx_ y_VAL 当前计数值寄存器（0x8）

SIMPTCx_y 当前计数值寄存器

仅供战略合作单位使用 绝密

Offset=0x8

比特位	名称	描述	读/写	复位值
31:0	VAL	计数器当前计数值	R	0x0

17.3.4 SIMPTCx_ y_IF 中断标志寄存器（0xC）

SIMPTCx_y 中断标志寄存器

Offset=0x0c

比特位	名称	描述	读/写	复位值
31:1	---	预留	R	0x0
0	OVIF	计数溢出标志位 0：计数器没有溢出 1：计数器溢出 注：写 1 清零	RW	0x0

仅供战略合作单位使用 绝密

18 UART

18.1 简介

该模块是 UART 模块（Universal Asynchronous Receiver/Transmitter, UART），用于与外部进行异步串口通信。

芯片共 8 个 UART 接口，其中 UART0-5 为常规 UART 通信接口，UART6-7 除具备常规 UART 接口功能外，额外集成了与锐能微单相计量芯片的 HSTX 模块配合使用的计量模式 UART 功能。计量模式下 UART6-7 与单相计量芯片通信时可以减少 MCU 与计量芯片通信的外围隔离器件，实现降低成本目的。

HSTX/LSTX 模块接口是锐能微单项芯片为保证实时波形传输的同时，减少单相电表实现方案中光耦隔离器件所需数量设计的通信接口。该接口是以较低的成本，实现将脉冲信号、过零信号转换为脉冲数据、过零数据以及其他计量数据的通信接口，详情请参见锐能微单相计量芯片 HSTX/LSTX 部分的内容。

18.2 特点

芯片共集成了 8 个 UART 接口，用于外部异步串行通信，具有如下特点：

- 共有 8 个 UART 接口；
- 支持外设安全管理，各 UART 资源可独立配置安全属性，满足通信安全需求；
- UART6-7 支持通过 AOS 模块自动运行系统联动 IOCNT 模块实现波形转发；
- UART6-7 支持配合锐能微单相计量芯片中的 HSTX 模块实现过零数据、有功功率及无功功率数据的 DMA 传输及波形转发；
- UART6、7 支持配合锐能微单相计量芯片中的 HSTX 模块，可自动识别 HSTX 发送的数据帧头，并实现高速数据传输与波形转发；
- 内置波特率发生器，最小 300 波特率，最大波特率支持 fcpu/16，支持小数波特率分频；
- UART 模块的 RX 与 TX 支持单独复用与绑定复用两种 GPIO 复用方式；
- UART 模块支持专用 DMA 功能，不经过 CPU 的情形下，实现 UART 与 SRAM 的高速数据通信；
- 支持红外调试输出，所有串口均支持 38kHz 红外调制输出，红外解调需通过外部器件实现；
- 支持 UART 唤醒，CPU 处于 SLEEP 模式下，可通过 UART 进行唤醒；
- 支持发送深度为 2 的 FIFO，接收不支持 FIFO；
- 数据位宽支持可配 5/6/7/8 bit；
- 停止位宽支持可配 1/2 bit；
- 校验位支持无校验、1bit 奇校验/偶校验、固定 0 校验/1 校验；
- 支持正负极性数据传输；
- 支持内部环回功能；
- 支持外设安全属性独立配置，实现外设安全管理；
- 支持 AOS 自动运行系统，不通过 CPU 即可实现与其他外设的联动；
- 支持与 LSRX 模块配合实现对计量芯片 LSTX 模块的过零数据的修正；
- UART6、UART7 支持与计量芯片的 HSTX 模块通信硬件解析，新增 UART_CF、UART_TW、UART_CAL 三种模式，新增接收识别存储计量芯片 HSTX 模块发送的数据，向计量芯片送法校准波形以及检测计量芯片工作频率等功能；
- 波特率配置参数 UARTx_BAUD 拓展为 14bits，实现 58MHz 时钟下的 300 波特率通信；
- RX/TX 支持独立复用与绑定复用两种复用方式；
- 新增发送模式下，数据帧间 1-8 波特率周期延时可配功能。

微信授权给单位使用 绝密

18.3 结构框图



图 18-1 UART 模块结构示意图

UART 模块的结构框图如上图所示。当安全芯片或非安全芯片对 UART 进行访问时，都会经过 PPC 门控进行安全属性检查，只有当前访问符合 SCU 访问规则时，才能成功实现访问。

UART 内部波特率发生器与 38k 红外调制分频器通过门控时钟（UART 时钟门控与 38k 红外调制时钟门控）进行控制，当开启红外调制使能后，发送引擎的数据会经过 38k 载波信号调制以后再输出。

当启用 UART 的 AOS 功能时，UART 作为触发源触发 IOCNT 后，会将 PF、QF 数据直接发送给 IOCNT 模块。

18.4 引脚定义

UART 模块的信号有两路，分别为 RXD 与 TXD。RXD 为通信数据的输入端，TXD 为数据的输出端，当模块工作在正极性模式下时以高电平表示逻辑“1”，低电平表示逻辑“0”（可通过配置寄存器 UARTx_CTRL[14]NEG 位配置数据极性）。UART 的复用关系如下：

外设	IO	
UART0	RX0	PD12、PE01、PE15、PE03、PE04、PG12
	TX0	PD05、PD14、PE14、PE02、PE05、PG13
UART1	RX1	PD12、PE01、PE15、PE03、PE04、PG12
	TX1	PD05、PD14、PE14、PE02、PE05、PG13
UART2	RX2	PA00、PE00、PE15、PG03、PG07、PG14
	TX2	PA01、PE14、PF07、PG09、PG08、PG15
UART3	RX3	PA00、PE00、PE15、PG03、PG07、PG14
	TX3	PA01、PE14、PF07、PG09、PG08、PG15
UART4	RX4	PA15、PB02、PB05、PD08、PG05、PG07
	TX4	PB00、PB01、PB06、PD09、PG04、PG08
UART5	RX5	PA15、PB02、PB05、PD08、PG05、PG07

仅供路合作单位使用 保密

	TX5	PB00、PB01、PB06、PD09、PG04、PG08
UART6	RX6	PA03、PB04、PB13、PC14、PG10、PH00
	TX6	PA04、PB03、PB07、PC06、PG11、PH01
UART7	RX7	PA03、PB04、PB13、PC14、PG10、PH00
	TX7	PA04、PB03、PB07、PC06、PG11、PH01

表 18-1 UART 0~7 的复用关系列表

18.5 接口时序

图 18-2 配置为 8 个数据位、无校验以及 1 个停止位的 UART 发送时序图

如图 18-2 所示，UART 发送时首先保持 1bit 宽低电平作为起始帧，接着发送数据帧内容（5-8bit），随后根据帧格式配置，发送校验位与停止位，停止位是保持 1bit 宽度的高电平。发送过程中，发送引擎从首个数据进入后开始置高位保持忙状态，持续至停止位发送时恢复低电平。



图 18-3 配置为 8 个数据位、无校验以及 1 个停止位的 UART 接收时序图

如图 18-3 所示，UART 接收时，在有效数据来之前，RXD 一直保持高电平，在起始位出现首个下降沿，保持 1bit 低电平。随后按照帧格式配置，接收相应长度的数据位与校验位以及最后 1bit 高电平的停止位。在接收过程中，接收端位于每 bit 数据中间位置进行三次采样作为信号采样。接收忙标志，自检测到 RXD 下降沿后被置起，直至停止位采样后恢复为低电平。

18.6 功能描述

18.6.1 安全属性配置说明

UART 模块的安全属性需遵守 SCU 访问规则，这里对 SCU 对外设的检测进行简要概述，详细内容情参看 SCU 部分内容介绍。

UART 为双总线外设，受 DPPC 安全访问规则管理：

- 当 UART 设置为安全外设时，UART 只能通过安全地址访问；
- 当 UART 设置为非安全外设时，Core0、Core1 能通过非安全地址访问。

SCU 访问规则	CORE0 安全主机访问		CORE1 非安全主机访问	
UART 安全属性	安全地址	非安全地址	安全地址	非安全地址

UART-安全外设	合法	非法， S 事件	非法，RAZWI	非法， S 事件
UART-非安全外设	非法， S 事件	合法	非法，RAZWI	合法

表 18-2 UART 0~7 的安全方位规则

当 UART 在 GPIO 复用时，也需要注意，GPIO 访问同样需要遵守 SCU 安全规则，实际配置时 UART 复用的 GPIO 需要与外设所在安全域相对应，否则都会出现非法访问（RAZWI）

具体来说，UART 的安全属性配置只支持以下 4 种情况：

安全主机	安全 UART	安全地址	安全 GPIO
	非安全 UART	非安全地址	非安全 GPIO
非安全主机	非安全 UART	非安全地址	安全 GPIO
	非安全 UART	非安全 UART	非安全 GPIO

表 18-3 UART 0~7 的合法配置场景

18.6.2 波特率

波特率生成器，生成发送和接收所需的 16 倍波特率时钟。以系统时钟为 3.6864MHz 时为例，典型波特率配置如下表，

目标波特率	波特率配置	波特率误差	目标波特率	波特率配置	波特率误差
1200	0xBF	0%	9600	0x17	0%
2400	0x5F	0%	19200	0xB	0%
4800	0x2F	0%	38400	0x5	0%

表 18-4 3.6864MHz 时钟下典型波特率配置

通过配置 UARTx_BAUD 与 UARTx_FDIV 可以实现对波特率的配置，UARTx_BAUD 为波特率分频预置数的整数部分，其数值根据公式 UARTx_BAUD = 系统时钟/[16*(CLKDIV+1)]计算得到；UARTx_FDIV 为波特率分频预置数的小数部分，其数值根据公式如下（其中 fi 为系统时钟频率，fo 为波特率频率）

$$F = \left[\left(\frac{fi}{16 \times fo} - \left[\frac{fi}{16 \times fo}\right]\right) \times 2^{14} + 0.5\right]$$

需要注意的是 UARTx_FDIV 寄存器位宽为 [13:0]，实际计算时有可能出现 FDIV=0x4000 的情况，此时令 UARTx_FDIV = 0x4000 的结果为 UARTx_FDIV = 0，从而出现错误（可以通过将 UARTx_FDIV =0x4000 时，将其近似为 UARTx_FDIV = 0x3FFF 避免）。

18.6.3 数据帧格式

常规串口通信功能，通过寄存器可实现对串口通信数据帧格式的配置，包括数据位、校验位停止位。具体设置如下：

- 校验位设置：UARTx_CTRL[9:7]（000-无校验；001-奇校验；010-偶校验；011-0 校验；100-1 校验）；
- 数据位设置：UARTx_CTRL[6:5](00 - 5bits；01 – 6bits；10 – 7bits；11 – 8bits);
- 停止位设置：UARTx_CTRL[4](0 – 1bit 停止位；1 – 2bits 停止位);

18.6.4 其他设置

- LSB/MSB
  UARTx_CTRL[13]: 0 : LSB 先传； 1: MSB 先传。
- 内部环回
  UARTx_CTRL[11]: 0 : 禁止环回； 1 : 开启环回。
- 数据极性选择

仅供战略合作伙伴使用 绝密

UARTx_CTRL[14]:　　0：正极性；　　1：负极性。

18.6.5 红外调制模块



图 18-4 UART 红外调制功能示意图

为满足通过无线红外通信收发数据的目的，在 UART 模块上加载一个 38kHz 的红外调频模块。如图 18-4 所示，该模块通过将原 UART 串口信号通过调频加载到 38kHz 的载波信号上，并通过红外模块以红外线信号的形式发送出去。特别的是，当系统时钟工作于通过调制，原信号“0”以 38kHz 载波的形式向外发送，而信号“1”则不发送任何载波，以原信号形式向外发送，如图 18-5 所示。



图 18-5 红外调制前后信号变化

具体使用时，除需要设置 UART 的通信设置外，还需配置有关红外调制部分的寄存器，包括使能红外模块，使能红外模块门控时钟，配置红外模块数据极性等寄存器。

18.6.6 DMA 功能

UART 与其他外设共享专用 DMA 功能，专用 DMA 可以将数据在不经过 CPU 的情况实现外设端口与内存的传入传出。专用 DMA 采用时分复用的方式对申请专用 DMA 的外设进行响应，在使用专用 DMA 配合 UART 时，需要对应建立 UART 与专用 DMA 的外设通道之间的关系来实现对 UART 数据源与去向的设置。

18.6.7 AOS 功能

AOS 自动运行系统，无需 CPU 干预即可实现外设间的联动。AOS 系统遵循安全访问规则，禁止外设器件跨越安全域进行触发。UART 模块的 AOS 功能实现，支持 UART 在计量模式下作为触发源去触发 IOCNT，实现脉冲波形的转发。

18.6.8 LSRX 联动

UART 可以与 LSRX 模块配合实现对计量芯片 LSTX 模块的通信对接。应用对接方案分为单相与三相两种，分别如下两种方案。

仅供锐能微合作单位使用 保密

18.6.8.1 单相对接方案

单相情形下的对接方案如下图所示。常规应用下，首先使用 UART 对单相芯片进行寄存器配置及相关数据据读取。当计量芯片开启 LSTX 模块后，LSTX 模块通过计量芯片的 TX 引脚向本机定期发送寄存器数据、脉冲数据、过零数据。本机收到这些数据后将其存入 SRAM，同时通过 LSRX 部分对脉冲数据、过零数据进行解析，并进行脉冲转发过零事件上传，实现单个引脚发送多种数据的目的。



图 18-6 单相连接方案

18.6.8.2 三相方案

三相情形下的对接方案如下图所示。计量芯片只有 TX 引脚与 MCU 相连，RX 引脚上拉，三个计量芯片与本机相连。计量芯片上电复位后 LSTX 自动启动，通过 TX 引脚向本机上传参数寄存器数据以及过零数据。本机将数据通过 DMA 存入 SRAM 后同时 LSRX 对过零数据进行解析计算获取过零时间。通过获取三路单相芯片的过零时间，可以在此基础上计算出三通道之间夹角。



图 18-7 三相连接方案

18.6.9 UART 计量模式

该模式适用于 UART6 和 UART7，在该模式下的 UART 接口可与带有 HSTX 模块的锐能微单相计量芯片配合，实现与单相计量芯片通信的解码功能。MCU 通过提供特殊的 UART 计量模式，在 MCU 接收到单相计量芯片 HSTX 模块发送出的数据时能对其进行解码，这些数据包括脉冲数据、参数寄存器数据、中断

仅供战略合作单位使用

数据以及波形数据，其中脉冲数据、中断数据有自己的特征码，可根据用户需求进行自定义，具体参见锐能微相关单相计量芯片的 LSTX 模块介绍。

18.6.9.1 UART 计量模式

UART 计量模式有三种模式：UART_CF 模式、UART_TW 模式、UART_CAL 模式。

- UART_CF 模式

UART_CF 模式，这种模式用于计量芯片 RN8209L 向 MCU 发送数据，MCU 接收来自计量芯片的数据并进行解析。UART 接收到的三种数据，其优先级为：脉冲数据＞中断数据＞参数寄存器数据=波形数据。数据的发送规则如下：

- 参数寄存器数据、波形数据：在每次半满中断时按照固定形式发出。双核 MCU 在接收到参数寄存器数据、波形数据后，通过 DMA 将数据存入 SRAM 中，做下一步处理。
- 脉冲数据：随时发送（一经产生就发送，若接口正在发送其他数据，则等待当前字节（或字）发送完成后再发送）。双核 MCU 接收到脉冲数据之后，不存 SRAM。产生对应脉冲给下级，并拉起对应的脉冲中断标志。
- 中断数据：随时发送（单相计量芯片每次中断标志位拉起时发送中断数据，若接口正在发送别的数据，则等待当前字节（或字）发送完成后再发送）。优先级低于脉冲数据，中断数据可选择是否存入 SRAM 中，收到中断数据后，拉起一次中断标志。
- 若是在发送中断数据的过程中单项计量芯片产生了脉冲信号，则等待中断数据发送完毕后，再发送脉冲数据。

为了防止数据混淆，因此使用四字节的固定数据（该固定数据不参与参数寄存器数据或波形数据重复，最后一个字节为校验和）表示脉冲信号以及中断信号的输出。其中每一个字节数据最后插入错误的校验码一增加区分度。（若通信配置为奇校验，则发送偶校验码，若通信配置为偶校验，则发送奇校验码；若为零校验，则发送的校验码为 1；若为 1 校验，则发送的校验码为 0）。通过三组不同的固定数据分别表示 PF、QF、FPF 三种脉冲，脉冲数据输出具体方式如下表所示：

脉冲类型	数据 0	数据 1	数据 2	数据 3
PF 脉冲	80H	0AH	20H	AAH
QF 数据	80H	0CH	40H	CCH
FPF 脉冲	80H	0EH	60H	EEH
中断信号	80H	08H	20H	A8H

表 18-5 脉冲数据输出信号

该模式特点如下：

- UART_CF 模式用于接收脉冲数据。通过使能信号开启或关闭模式，关闭模式时，UART 恢复常规功能模式
- UART_CF 模式可通过识别脉冲数据，通过 AOS 模块，将脉冲转发至 IOCNT 模块，并产生相应中断
- UART_CF 模式接收的数据校验码出错后，产生错误中断，依然会将数据写入 SRAM。只有在接收识别到脉冲/中断数据后，连续四次产生校验位错误中断，才会使数据不写入 SRAM 中。
- UART_CF 模式具有超时检测机制，收到部分脉冲数据后一段时间没有收到新的数据会报错。超时时间可配，使能超时缓存清空后，发生超时事件时，硬件直接将已识别部分，脉冲数据写入 SRAM 中。
- UART 模式识别 UART_IRQ_DATA 后拉起中断标志，按照配置决定中断数据是否写入 SRAM。

- UART_TW 模式

UART_TW 模式，该模式用于 MCU 芯片 UART 模块 TX 单独向计量芯片发送低电平，该模式使能后 UART 模式 TX 切换为发送一定数目可配的固定间距低电平信号。退出该模式后 TX 恢复为 UART_TX 功能。

仅供战略合作单位使用 绝密

UART 模块 TX 输出一定间隔的低电平，低电平长度约为 2ms，等效于 4800 波特率 10bit 长度，间隔高电平长度为低电平的 4 倍，单个波形如下图所示。其中用户根据模块时钟周期配置 UART_BAUD 寄存器产生 4800 波特率。



图 18-8　UART_TW 模式发送波形示意图

- UART_CAL 模式

UART_CAL 模式，即波特率测量模式，在该模式下，MCU 的 UART 可以对 RX 引脚接收的信号进行波特率测量，有连续测量模式和固定数据测量模式，测量方案为：单相计量芯片向 MCU 芯片发送一定比特长度的信号（波特率与约定波特率接近）。MCU 芯片接收后使用系统时钟对该信号进行测量，测量完毕后，发送中断给用户。用户软件通过读取测量值寄存器对计量芯片实际波特率进行计算，单相计量芯片发送一定比特长度的信号触发机制主要有两种：

- 切换为某种特定模式后（如切换为 HSTX 输出），单相计量芯片主要通过 TX 引脚发送一定比特长度信号；
- MCU 主机通过寄存器读取指令访问单相计量芯片 0x00 地址寄存器。

该模式特点如下：

- ✓ 设置一个信号测量开关，使能后使用系统时钟对 RX 接收的信号长度进行测量；
- ✓ 信号测量起始点和结束点可配置为 RX 信号上升沿或下降沿；
- ✓ 针对两种单相芯片发送触发机制，信号长度测量模式设计为两种：连续测量模式和固定数据测量模式。
- ✓ 连续测量模式在每个信号来临时，开始对信号长度进行测量，一次测量结束，发送中断，并更新测量值寄存器；
- ✓ 固定数据测量模式在信号来临时，开始对信号长度进行测量，一次测量结束，接收到停止位后，若是接收到数据与固定数据配置寄存器配置值一致，则发送中断，停止测量，并更新测量值寄存器。

18.6.9.2 UART 计量模式使用场景

UART 计量模式的使用场景主要有以下两种：

- MCU 与计量 HTX 模块通信

计量芯片 RN8209L 接收到指令后，向 MCU 芯片发送发送脉冲数据（pulse data）、参数寄存器数据（parameter data）、中断数据（irq_data）以及波形数据（wave data），发送速度默认值为 894.886KHz。RA9702A 发送 ms 级别精准低电平信号（low_level single），低电平长度约为 2ms，间隔 8ms。

仅供电路仿真使用 绝密



图 18-9　UART 计量模式应用场景 1

- 计量芯片实际波特率测量

MCU 的 UART 可以对 RX 引脚接收的信号进行波特率测量，有连续测量模式和固定数据测量模式，测量结束将波特率计数值保存下来，软件通过该计数值推算通信另一端的 UART 的波特率。



图 18-10 UART 计量模式应用场景 2

18.7 寄存器

模块名	安全基地址	非安全基地址
UART0	0x2000_0000	0xA000_0000
UART1	0x2000_4000	0xA000_4000
UART2	0x2000_8000	0xA000_8000
UART3	0x2000_C000	0xA000_C000
UART4	0x2001_0000	0xA001_0000
UART5	0x2001_4000	0xA001_4000
UART6	0x2001_8000	0xA001_8000

仅供战略合作单位使用

UART7	0x2001_C000	0xA001_C000

18.7.1 寄存器列表

寄存器名(x=0-7)	地址偏移量	描述
UARTx_CTRL	0x00	UARTx 控制寄存器
UARTx_BAUD	0x04	UARTx 波特率配置寄存器
UARTx_STA	0x08	UARTx 状态指示寄存器
UARTx_TXD	0x0C	UARTx 发送数据寄存器
UARTx_RXD	0x10	UARTx 接收数据寄存器
UARTx_FDIV	0x14	UARTx 波特率小数分频配置寄存器
UARTx_DMA_CTRL	0x18	UARTx DMA 控制寄存器
UARTx_DMA_TBADR	0x1C	UARTx DMA 发送起始地址寄存器
UARTx_DMA_RBADR	0x20	UARTx DMA 接收起始地址寄存器
UARTx_DMA_TLEN	0x24	UARTx DMA 发送长度寄存器
UARTx_DMA_RLEN	0x28	UARTx DMA 接收长度寄存器
UARTx_DMA_TADR	0x2C	UARTx 当前发送 DMA 地址寄存器
UARTx_DMA_RADR	0x30	UARTx 当前接收 DMA 地址寄存器
UARTx_DMA_IE	0x34	UARTx DMA 中断使能寄存器
UARTx_DMA_FLG	0x38	UARTx DMA 中断标志寄存器
UARTx_RX_TO	0x3C	UARTx 接收超时配置寄存器
UART_TX_DELAY（该寄存器偏移地址，UART0-5 为 0x40,UART6-7 为 0x6C）	0x40	UARTx 发送延时配置寄存器

以下寄存器仅支持 UART6、UART7

寄存器名(i=6-7)	地址偏移量	描述
UARTi_CF_CTRL	0x40	UART_CF 模式控制寄存器
UARTi_PFDATA	0x44	UART_CF 模式下 PF 脉冲序列寄存器
UARTi_QFDATA	0x48	UART_CF 模式下 QF 脉冲序列寄存器
UARTi_FPFDATA	0x4C	UART_CF 模式下 FPF 脉冲序列寄存器
UARTi_IRQDATA	0x50	UART_CF 模式下 FPF 脉冲序列寄存器
UARTi_CF_OV	0x54	UART_CF 模式超时控制寄存器
UARTi_TW_CTRL	0x58	UART_TW 模式控制寄存器
UARTi_TW_BAUD	0x5C	UART_TW 模式波特率设置寄存器
UARTi_TW_EN	0x60	UART_TW 模式启动寄存器
UARTi_CAL_CTRL	0x64	UART_CAL 低电平长度计数配置寄存器
UARTi_CAL_CNT	0x68	UART_CAL 低电平长度计数值寄存器
UART_TX_DELAY（该寄存器偏移地址，UART0-5 为 0x40,UART6-7 为 0x6C）	0x6C	UARTi 发送延时配置寄存器

仅供战略合作单位使用 保密

18.7.2 UARTx_CTRL（0x00）

UART0-UART5 的 UART_ CTRL 寄存器（支持 Bitband 操作）

比特位	名称	描述	读 / 写标志	复位值
31:23	---	预留	R	0
16	RX_TO_IE	接收超时中断使能 0：关闭中断 1：使能中断	RW	0
15	PAR_MEM	接收校验错误时，数据帧不存入 MEM 功能配置 1：当接收校验错误时，数据帧不存入 MEM 0：数据存入 MEM 与接收校验位错误无关	RW	0
14	NEG	数据极性选择位 0：正极性，即默认驱动电平为高，发送/接收的数据极性不变 1：负极性，即默认驱动电平为低，发送/接收的数据取反	RW	0
13	LMSB	LSB/MSB 传输机制选择方式 0：LSB 先传 1：MSB 先传 注：当 PARS 选择为用户自定义校验时，校验位当作数据扩展最高位，若此时选择方式为 MSB，最先传输的将是校验位	RW	0
12	IRSEL	红外调制极性选择位： 0：正极性，即默认驱动电平保持为高，低电平调制输出 1：负极性，即默认驱动电平保持为低，高电平调制输出 注：IRSEL 只决定空闲输出（无效电平）时的电平高低，不影响有效数据期间的电平	RW	0
11	ILBE	内部环回使能位 0：内部环回禁止 1：内部环回使能，TXD 与 RXD 信号在模块内部短接	RW	0
10	IRE	红外调制使能位 0：关闭红外调制输出 1：打开红外调制输出，用 38k 载波调制输出数据的低电平 注：当使能该位前，需要正确配置系统控制模块的 UART_CLK 以提供 38k 红外调制时钟	RW	0
9:7	PARS	校验位选择位 000：无校验 001：奇校验 010：偶校验 011：固定为零校验 100: 固定为 1 校验 其它：用户自定义校验	RW	0
6:5	DATLEN	传输数据宽度位 00：5-bit 01：6-bit	RW	0

仅供锐能微合作客户使用 绝密

		10：7-bit 11：8-bit		
4	STOPS	停止位位宽选择 0：1-bit 停止位 1：2-bit 停止位	RW	0
3	ERRIE	错误中断使能位，对应的标志位是状态指示寄存器中 bit5~bit2. 0：关闭中断 1：打开中断		
2	RXIE	接收数据中断使能位，对应的标志位是状态指示寄存器中 bit1. 0：关闭中断 1：打开中断	RW	0
1	TXIE	发送数据中断使能位，对应的标志位是状态指示寄存器中 bit0. 0：关闭中断 1：打开中断	RW	0
0	EN	UARTx 模块使能位 0：关闭 1：打开	RW	0

UART6、7 的 UART_CTRL 寄存器（支持 Bitband）

比特位	名称	描述	读 / 写标志	复位值
31:24	---	预留	R	0
23	PAR_MEM	接收校验错误时，数据帧不存入 MEM 功能设置 1：接收校验错误，当前帧数据不存入 MEM 0：数据存入 MEM 与接收校验错误无关	RW	0
22	RX_TO_IE	接收超时中断使能 0：关闭中断 1：打开中断	RW	0
21	RX_IRQ_IE	接收到中断数据中断使能	RW	0
20	UART_CAL_IE	信号测量完成中断使能	RW	0
19	UART_TW_IE	低电平信号发送完毕中断使能	RW	0
18	UART_CF_Err_IE	UART_CF 模式超时错误中断使能	RW	0
17	UART_FPF_IE	接收到 FPF 脉冲中断使能	RW	0
16	UART_QF_IE	接收到 QF 脉冲中断使能	RW	0
15	UART_PF_IE	接收到 PF 脉冲中断使能	RW	0
14	NEG	数据极性选择位 0：正极性，即默认驱动电平为高，发送/接收的数据极性不变 1：负极性，即默认驱动电平为低，发送/接收的数据取反	RW	0
13	LMSB	LSB/MSB 传输机制选择方式	RW	0

供锐能合作单位使用 保密

		0：LSB 先传 1：MSB 先传 注：当 PARS 选择为用户自定义校验时，校验位当作数据扩展最高位，若此时选择方式为 MSB，最先传输的将是校验位		
12	IRSEL	红外调制极性选择位： 0：正极性，即默认驱动电平保持为高，低电平调制输出 1：负极性，即默认驱动电平保持为低，高电平调制输出 注：IRSEL 只决定空闲输出（无效电平）时的电平高低，不影响有效数据期间的电平	RW	0
11	ILBE	内部环回使能位 0：内部环回禁止 1：内部环回使能，TXD 与 RXD 信号在模块内部短接	RW	0
10	IRE	红外调制使能位 0：关闭红外调制输出 1：打开红外调制输出，用 38k 载波调制输出数据的低电平 注：当使能该位前，需要正确配置系统控制模块的 UART_CLK 以提供 38k 红外调制时钟	RW	0
9:7	PARS	校验位选择位 000：无校验 001：奇校验 010：偶校验 011：固定为零校验 100: 固定为 1 校验 其它：用户自定义校验	RW	0
6:5	DATLEN	传输数据宽度位 00：5-bit 01：6-bit 10：7-bit 11：8-bit	RW	0
4	STOPS	停止位位宽选择 0：1-bit 停止位 1：2-bit 停止位	RW	0
3	ERRIE	错误中断使能位，对应的标志位是状态指示寄存器中 bit5~bit2. 0：关闭中断 1：打开中断		
2	RXIE	接收数据中断使能位，对应的标志位是状态指示寄存器中 bit1. 0：关闭中断 1：打开中断	RW	0
1	TXIE	发送数据中断使能位，对应的标志位是状态指示寄存器中 bit0. 0：关闭中断	RW	0

仅供战略合作单位使用 绝密

		1：打开中断		
0	EN	UARTx 模块使能位 0：关闭 1：打开	RW	0

18.7.3 UARTx_BAUD（0x04）

波特率配置寄存器（支持 Bitband 操作）

比特位	名称	描述	读/写标志	复位值
31:14	---	预留	R	0
13:0	CLKDIV	UARTx clock 分频数 波特率的计算公式是：系统时钟/[16*(CLKDIV+1)] ，支持 58M 下 300 波特率。	RW	0

18.7.4 UARTx_STA（0x08）

UARTx 状态指示寄存器 (x=0-7)

Bit15-Bit21 仅支持 UART6、7

比特位	名称	描述	读 / 写 标志	复 位 值
31:22	---	预留	R	0
21	RX_IRQ_IF	接收到中断数据中断标志，写 1 清 0	RW	0
20	UART_CAL_IF	信号测量完成中断标志，写 1 清 0	RW	0
19	UART_TW_IF	低电平信号发送完毕中断标志，写 1 清 0	RW	0
18	UART_CF_Err_IE	UART_CF 模式超时错误中断标志，写 1 清 0	RW	0
17	UART_FPF_IF	接收到 FPF 脉冲中断标志，写 1 清 0	RW	0
16	UART_QF_IF	接收到 QF 脉冲中断标志，写 1 清 0	RW	0
15	UART_PF_IF	接收到 PF 脉冲中断标志，写 1 清 0	RW	0
14:11	---	保留	R	0
10	Rx _to	接收超时标志如果 uart 发生接收超时，则该位置起。写“1”清该位 0：不发生超时 1：发生超时	RW1c	0
9	tx_fifo_full	发送 FIFO 满： 0：不满 1：满	R	0
8	tx_fifo_empty	发送 FIFO 空： 0：非空 1：空	R	1
7	TB	发送状态标志位 0：没有发送 1：正在发送数据	R	0
6	RB	接收状态标志位 0：没有接收 1：正在接收数据	R	0

仅供战略合作伙伴使用 绝密

5	DE	数据错误标志位，写 1 清零 UART 发送 FIFO 已满后继续写 UART 发送寄存器或在发送过程中写入了新的发送数据，该位会置起 0：无错误 1：有错误	RW	0
4	FE	帧格式错误标志位，写 1 清零 UART 接收到的数据不符合帧格式标志位，即接收到的停止位是 0 而不是 1，该位会置起 0：无错误 1：有错误	RW	0
3	OE	溢出错误标志位，写 1 清零 UART 接收数据寄存器没有及时读取导致接收溢出，该位会置起 0：无错误 1：有错误	RW	0
2	PE	校验错误标志位，写 1 清零 UART 接收到的数据校验位错误，该位会置起 0：无错误 1：有错误	RW	0
1	TX	UART 数据发送完成标志位，写 1 清零 0：数据尚未发送或无待发送数据 1：数据已发送	RW	0
0	RX	UART 数据接收完成标志位，写 1 清零 0：无接收数据 1：数据已接收	RW	0

注意：UARTx_CTRL 以及 UARTx_BAUD 在传输期间（TXBUSY/RXBUSY）应避免修改。

18.7.5 UARTx_TXD（0x0C）

UARTx 发送数据寄存器(x=0-7)

比特位	名称	描述	读/写标志	复位值
31:9	---	预留	R	0
8	UP	用户自定义校验位	RW	0
7:0	TXDATA	发送数据寄存器	RW	0

18.7.6 UARTx_RXD（0x10）

UARTx 接收数据寄存器(x=0-7)

比特位	名称	描述	读/写标志	复位值
31:9	---	预留	R	0
8	UP	校验位	R	0
7:0	RXDATA	接收数据寄存器	R	0

18.7.7 UARTx_FDIV（0x14）

UARTx 波特率小数分频配置寄存器(x=0-7)(支持 Bitband 操作)

比特位	名称	描述	读/写标志	复位值

仅供格谷律程使用 绝密

31:14	---	预留	R	0
13:0	FDIV	小数分频系数。计算公式为： $F = \left[\left(\frac{fi}{16 \times fo} - \left[\frac{fi}{16 \times fo}\right]\right) \times 2^{14} + 0.5\right]$ 其中 fi 为系统时钟，fo 为输出时钟，“$[\ ]$”为向下求整算符。 例如系统时钟为 16.384MHz，输出时钟为 115200Hz,那么： $\mathrm{FDIV} = \left[\left(\frac{16384000}{16\times115200} - \left[\frac{16384000}{16\times115200}\right]\right) \times 2^{14} + 0.5\right]$ 求得 FDIV=14564。 与 BAUD 寄存器配合使用，整数部分通过 BAUD 配置。可实现相同系统时钟下，输出任意波特率，而当系统时钟改变时，输出固定波特率。	RW	0

18.7.8 UARTx_DMA_CTL（0x18）

UARTx 模块 DMA 使能控制寄存器(x=0-7)(Bit0-1 支持 Bitband 操作)

位	位名称	功能描述	读写标志	复位值
31:5	Reserved	保留。	R	0
4	DMA_PASS	DMA 校验位	RW	0
3	RX_CYC_MODE	接收循环模式使能	RW	0
2	TX_CYC_MODE	发送循环模式使能	RW	0
1	RX_DMA_EN	接收 DMA 使能	RW	0
0	TX_DMA_EN	发送 DMA 使能	RW	0

18.7.9 UARTx_DMA_TBADR（0x1C）

UARTx 模块 DMA 发送起始地址寄存器(x=0-7)

位	位名称	功能描述	读写标志	复位值
31:18	Reserved	保留。	R	0
17:0	DMA_TBADR	DMA 发送起始地址（Byte 地址） 最低两位必须配置根据具体接口数据位宽配置	RW	0

18.7.10 UARTx_DMA_RBADR（0x20）

UARTx 模块 DMA 接收起始地址寄存器(x=0-7)

位	位名称	功能描述	读写标志	复位值
31:18	Reserved	保留。	R	0
17:0	DMA_RBADR	DMA 发送起始地址（Byte 地址） 最低两位必须配置根据具体接口数据位宽配置	RW	0

18.7.11 UARTx_DMA_TLEN（0x24）

UARTx 模块 DMA 发送长度寄存器(x=0-7)

位	位名称	功能描述	读写标志	复位值
31:18	Reserved	保留。	R	0

仅供联合作单位使用 绝密

17:0	DMA_TLEN	DMA 发送长度=（n）Byte 最低两位必须配置根据具体接口数据位宽配置	RW	0

18.7.12 UARTx_DMA_RLEN（0x28）

UARTx 模块 DMA 接收长度寄存器(x=0-7)

位	位名称	功能描述	读写标志	复位值
31:18	Reserved	保留。	R	0
17:0	DMA_RLEN	DMA 接收长度=（n）Byte 最低两位必须配置根据具体接口数据位宽配置	RW	0

18.7.13 UARTx_DMA_TADR（0x2C）

UARTx 模块当前发送 DMA 地址寄存器(x=0-7)

位	位名称	功能描述	读写标志	复位值
31:18	Reserved	保留。	R	0
17:0	DMA_TADR	当前发送 DMA 地址(Byte 地址)	RO	0

18.7.14 UARTx_DMA_RADR（0x30）

UARTx 模块当前接收 DMA 地址寄存器(x=0-7)

位	位名称	功能描述	读写标志	复位值
31:18	Reserved	保留。	R	0
17:0	DMA_RADR	当前接收 DMA 地址(Byte 地址)	RO	0

18.7.15 UARTx_DMA_IE（0x34）

UARTx DMA 中断使能寄存器(x=0-7)

位	位名称	功能描述	读写标志	复位值
31:7	Reserved	保留。	R	0
6	RX__DONE__IE	DMA 接收完成中断使能	RW	0
5	RX_ERR_IE	接收数据错误中断使能	RW	0
4	TX_ERR_IE	发送数据错误中断使能	RW	0
3	RX_FIE	DMA 接收全满中断使能	RW	0
2	RX_HIE	DMA 接收半满中断使能	RW	0
1	TX_FIE	DMA 发送全空中断使能	RW	0
0	TX_HIE	DMA 发送半空中断使能	RW	0

18.7.16 UARTx_DMA_FLG（0x38）

UARTx DMA 中断使能寄存器(x=0-7)

位	位名称	功能描述	读写标志	复位值
31:7	Reserved	保留。	R	0
6	RX _DONE	DMA 接收完成，该标志位置位，写“1”清除		
5	RX_ERR	接收数据错误标志，写“1”清除	RW	0
4	--	--保留--	RW	0
3	RX_FDONE	DMA 接收全满中断标志，写“1”清除	RW	0

仅供股合作单位使用 绝密

2	RX_HDONE	DMA 接收半满中断标志，写“1”清除	RW	0
1	TX_FDONE	DMA 发送全空中断标志，写“1”清除	RW	0
0	TX_HDONE	DMA 发送半空中断标志，写“1”清除	RW	0

18.7.17 UARTx_DMA_TO（0x3C）

UARTx 接收超时配置寄存器(x=0-7)

位	位名称	功能描述	读写标志	复位值
31:8	Reserved	保留。	R	0
7:0	TIMEOUT_CNT	在接收到 uart 的起始位后，在 uart 超过该寄存器定义的时间长度没有接收到数据则表示接收超时， n=n 个 UART 数据位宽时间。 配置为 0 无效	RW	0

18.7.18 UARTx_TX_DRLAY（UART0-5 相对偏移：0x40）

UARTx 发送延时配置寄存器(x=0-5)

位	位名称	功能描述	读写标志	复位值
31:3	Reserved	保留。	R	0
2	TX_DELAY_EN	发送延时功能使能 1：开启该功能 0：关闭该功能	RW	0
1:0	TIMEOUT_CNT	2’d0:插入 1 个 UART 数据位宽时间 2’d1:插入 2 个 UART 数据位宽时间 2’d2:插入 4 个 UART 数据位宽时间 2’d3:插入 8 个 UART 数据位宽时间 当 TX_DELAY_EN=1 时有效	RW	0

注：在每个数据帧之间插入延时

18.7.19 UART_CF_CTL（0x40）

UART_CF 模式控制寄存器

位	位名称	功能描述	读写属性	复位值
31:3	Reserved	保留。	R	0
2	PULSE_OE	UART_CF 模式下脉冲输出使能（当 UART_CF_EN 为 0 时可配置） 0：接收到计量脉冲数据中断置位但不发送脉冲 1：接收到计量脉冲数据中断置位且将脉冲发送到 IOCNT	RW	1
1	IRQ_WR_EN	UART_CF 模式下中断数据写入 SRAM 使能（当 UART_CF_EN 为 0 时可配置） 0：接收到计量中断数据中断置位但数据不写入 SRAM 1：接收到计量中断数据中断置位但数据通过 DMAA 写入 SRAM	RW	0

仅供战略合作单位使用 绝密

0	UART_CF_EN	UART_CF 模式使能 0：不使能 1：进入 UART_CF 模式	RW	0

18.7.20 UART_PFDAT（0x44）

UART_CF 模式下 PF 脉冲序列寄存器

位	位名称	功能描述	读写属性	复位值
31:0	PF_DATA	UART 需要识别的 PF 脉冲序列值	RW	0x800A20AA

当 UART_CF_EN 为 0 时可配置，在 UART_CF 模式下，收到该数据（需要每一字节校验位出错），识别为 PF 脉冲。

18.7.21 UART_QFDAT（0x48）

UART_CF 模式下 QF 脉冲序列寄存器

位	位名称	功能描述	读写属性	复位值
31:0	QF_DATA	UART 需要识别的 QF 脉冲序列值	RW	0x800C40CC

当 UART_CF_EN 为 0 时可配置。在 UART_CF 模式下，收到该数据（需要每一字节校验位出错），识别为 QF 脉冲。

18.7.22 UART_FPFDAT（0x4C）

UART_CF 模式下 FPF 脉冲序列寄存器

位	位名称	功能描述	读写属性	复位值
31:0	FPF_DATA	UART 需要识别的 FPF 脉冲序列值	RW	0x800E60EE

该寄存器当 UART_CF_EN 为 0 时方可配置。在 UART_CF 模式下，收到该数据（需要每一字节校验位出错），识别为 FPF 脉冲。

18.7.23 UART_IRQDAT（0x50）

UART_CF 模式下中断序列寄存器

位	位名称	功能描述	读写属性	复位值
31:0	IRQ_DATA	UART 需要识别的中断数据值	RW	0x800820A8

当 UART_CF_EN 为 0 时可配置，在 UART_CF 模式下，收到该数据（需要每一字节校验位出错），识别单相芯片中断拉起，本模块产生对应中断。

UART_IRQDAT 与 UART_PFDAT、UART_QFDAT、UART_FPFDAT 三个寄存器值不能相等。

18.7.24 UART_CF_OV（0x54）

UART_CF 模式超时控制寄存器，该寄存器当 UART_CF_EN 为 0 时方可配置。

位	位名称	功能描述	读写属性	复位值
31:3	Reserved	保留。	R	0
2	OV_BUF_CLR	超时缓存清空使能，当出现 UART_CF 模式超时，若该寄存器配置值为 1，将识别的部分脉冲数据写入 SRAM 中	RW	0
1:0	CF_OV_TIME	UART_CF 模式超时配置，时间使用 894k 波特率计算： =00:不启动超时机制	RW	0

仅供联合作业单位使用 保密

		=01：超时 22 比特报错（约为 24.584us）； =10：超时 44 比特报错（约为 49.168us）； =11：超时 88 比特报错（约为 98.336us）；		

18.7.25 UART_TW_CTL（0x58）

UART_TW 模式控制寄存器

位	位名称	功能描述	读写属性	复位值
31:5	Reserved	保留。	R	0
4:1	TW_NUM	发送的低电平数量为（TW_NUM+1）	RW	0
0	UART_TW_MODE	UART_TW 模式使能配置	RW	0

配置 UART_TW 模式使能后，将 UART TX 功能切换为发送低电平波形。

18.7.26 UART_TW_BAUD（0x5C）

UART_TW 模式波特率设置寄存器

位	位名称	功能描述	读写属性	复位值
31:14	Reserved	保留。	R	0
13:0	TW_BAUD	TW 模式下发送每一比特长度配置	RW	0xBFF

在发送过程中，该寄存器不可修改。默认值为 14M 系统时钟下 4800 波特率配置值

18.7.27 UART_TW_EN（0x60）

UART_TW 模式启动寄存器

位	位名称	功能描述	读写属性	复位值
31:1	Reserved	保留。	R	0
0	UART_TW_KICK	TX 波形发送启动信号。 使用时写 1 开启发送波形，发送过程写入无效，发送过程中该寄存器读出值为 1，发送完毕后自动清零。	RW	0

18.7.28 UART_CAL_CTL（0x64）

接收低电平长度计数配置寄存器

位	位名称	功能描述	读写属性	复位值
31:13	Reserved	保留。	R	0
12:4	CAL_DATA	固定数据测量模式时测量值寄存器更新需要接收到的数据	RW	0
3	POS_END	=1；测量结束点为 RX 上升沿 =0：测量结束点为 RX 下降沿		
2	POS_START	=1；测量起始点为 RX 上升沿 =0：测量起始点为 RX 下降沿		
1	CAL_MODE	测量模式选择： =0：连续测量模式； =1：固定数据测量模式	RW	0
0	UART_CAL_EN	测量模式使能	RW	0

UART_CAL_EN 使能后，开启对 RX 引脚输入的信号测量。

仅供战略合作单位使用 绝密

当 CAL_MODE 为 0 时，对每个符合测量要求的信号进行测量后更新测量值寄存器，并出中断，UART_CAL_EN 维持为 1，UART_CAL_EN 写入 0，停止测量。

CAL_MODE 为 1 时，符合测量要求的信号测量完毕后，收到通信停止位，若是接收到数据与 CAL_DATA 一致时，则更新测量值寄存器，并出中断，停止测量，UART_CAL_EN 自动复位为 0。若是接收到数据与 CAL_DATA 不一致，则继续测量，UART_CAL_EN 维持为 1，该模式仅在 8 比特通信时有效。

18.7.29 UART_CAL_CNT（0x68）

接收低电平长度计数值寄存器

位	位名称	功能描述	读写属性	复位值
31:0	UART_CAL_CNT	测量结果寄存器 连续测量模式：每次低电平测量完成更新 UART_CAL_CNT 寄存器； 固定比特测量模式：当接收到配置的 CAL_比特_CNT 长度低电平并测量完成后，更新 UART_CAL_CNT 寄存器。	R	0

18.7.30 UARTx_TX_DRLAY（UART6-7 相对偏移：0x6C）

UARTx 发送延时配置寄存器 (x=6、7)

位	位名称	功能描述	读写标志	复位值
31:3	Reserved	保留。	R	0
2	TX_DELAY_EN	发送延时功能使能 1：开启该功能 0：关闭该功能	RW	0
1:0	TIMEOUT_CNT	2’d0:插入 1 个 UART 数据位宽时间 2’d1:插入 2 个 UART 数据位宽时间 2’d2:插入 4 个 UART 数据位宽时间 2’d3:插入 8 个 UART 数据位宽时间 当 TX_DELAY_EN=1 时有效	RW	0

注：在每个数据帧之间插入延时

18.8 软件配置流程及应用说明

18.8.1 UART 的安全属性配置

- SCU 密码保护位写入密码 0xA5A5，使其余寄存器写有效；
- 设置外设的安全属性（PERIPH_SEC_CFG1 寄存器）；
- 设置 GPIOi 的安全属性（GPIOi_SEC_CFG 寄存器）；
- 锁定 SCU 写，锁定后 SCU 安全属性配置的寄存器直到下次复位前均不可写入。

18.8.2 UART 常规功能配置流程

- 使能 UART 的门控时钟以及对应复用 GPIO 的门控时钟；
- 对端口进行复用，复用时需注意 UART 与 GPIO 的安全属性要保持一致；
- 分别配置 UART 的相应属性（UARTx_CTRL 寄存器），设置波特率;
- 使能相应的 UARTx 中断；
- 使能 UARTx；

深圳锐能微合作单位使用 绝密

- 发送或接收数据；
- UART 部分的三种中断都进入 UARTx_ HANDLER 中断，进入中断后可通过查询相应的标志位来判断进入中断的原因。

18.8.3 UART 红外调制功能配置流程

- 使能 UARTx 红外调制功能；
- 配置红外调制属性，并打开红外调制的门控时钟；
- 参照第 2 部分进行常规 UART 操作。

18.8.4 UART 的专用 DMA 功能

- 参照第 2 部分进行常规 UART 操作；
- 设置 UART_DMA_CTL 寄存器，设置 DMA 的收发、循环模式、校验功能的使能与关闭；
- 将发送数据的源地址与发送数据的长度填入 UARTx_DMA_TBADR 与 UARTx_DMA_TLEN 寄存器；
- 将接收数据的目的地址与接收数据的长度填入 UARTx_DMA_RBADR 与 UARTx_DMA_RLEN 寄存器中；
- 根据需要，配置 DMA 中断使能以及 DMA 超时时间设置；
- 使能 UARTx 以及 UARTx 的中断。

18.8.5 UART 的 AOS 功能

UART 的 AOS 功能配置流程

- 根据配置 UART 的安全属性，开启相应安全区域的联动使能；
- 分别按照 UART 常规通信与 IOCNT 部分内容进行设置；
- 将 UART6-7 对应的编号设为触发源，AOS 的 IOCNT 对应寄存器（PE_TRGSEL25-TRGSEL29）的触发源为指定的 UARTx 触发信号；
- 设置触发信号检测；
- 使能 AOS；

18.8.6 UART 与 LSRX 联动使用

18.8.6.1 校准波形输出

- 按照需求配置 LSRX 校准输出配置寄存器，选择输出口，配置输出特殊字符以及低电平长度；
- 配置 LSRX 中断使能寄存器，使能校准波形发送完成中断；
- 配置 LSRX 使能寄存器，开启 LSRX 模块使能；
- 配置 LSRX 校准输出配置寄存器，配置完毕开始发送；
- 等待中断拉起，完成一次校准波形输出；
- 读取 RA9102M 的 RCFreq 寄存器或通过 LSTX 上报获取校准结果，通过该结果，可推算出 RA9102M 内部 RC 频率

18.8.6.2 RN8207E 三相过零同步

- RN8207E 上电复位后 LSTX 自动启动发送；
- 配置 LSRX 接口控制寄存器 LSRX_CTL，选择对接的 UART 口，配置为工作模式 1，配置为不固定间隔接收解析，使能 LSTX 空闲检测；
- 根据 RN820E 芯片 LSTX 输出方案配置 LSRX 配置寄存器；
- 配置 LSRX 中断使能寄存器，使能过零解析完成中断

仅供战略合作单位使用 绝密

- 配置 LSRX 使能寄存器，开启 LSRX 模块使能；
- 使能对接的 UART 模块，根据 RN8207E 芯片 LSTX 输出方案配置波特率，使能 dma；
- LSRX 模块检测到 LSTX 空闲时，开启 UART 接口接收功能，开启接收数据；
- 中断拉起，读取过零状态寄存器，检查三个 RN8207E 是否都发生了过零。将 LSTX_ZX_TIME0、LSTX_ZX_TIME1、LSTX_ZX_TIME2 三个寄存器数据读出，获取三相过零时间。
- 定期读取 LSRX_FLA_DST0、LSRX_FLA_DST1、LSRX_FLA_DST2 推算出三块 RN8207E 内部 RC 的频率

18.8.6.3 脉冲转发及过零上传

- 配置 RN8209C 芯片为硬件校准；
- 配置 LSRX 接口控制寄存器 LSRX_CTL，选择对接的 UART 口，配置为工作模式 0，配置为固定间隔数据接收解析
- 根据 RN8209C 芯片 LSTX 输出方案配置 LSRX 配置寄存器；
- 完成一次校准波形输出；
- 将 RCFreq 寄存器值乘以 2 加 1 后写入到 LSRX 参数寄存器中；
- 配置 LSRX 中断使能寄存器，使能过零解析完成中断，使能脉冲数据校验和出错中断。
- 配置开启 RN8209C 芯片 LSTX；
- 开始接收数据，并转发脉冲。中断拉起，若为过零解析完成中断，读取过零状态寄存器，若通道 0 发生了过零，则读取过零时间寄存器 LSTX_ZX_TIME0 将过零时间点读出；
- 定期读取 LSRX_FLA_DST0 判断 RN8209C 内部 RC 频率是否发生变化，若发送变化，重复步骤 4、5 进行校准（软件通过接收 LSTX 数据获取 RCFreq 寄存器值）

仅供战略合作单位使用 绝密

19 TC

19.1 简介

MCU内置2个32位定时器，每个定时器可完全独立工作。定时器之间不共享任何资源，可同步操作。计数定时器主要有四个用途：定时跟踪和动作触发、事件计数和动作触发、信号解调、信号调制和输出。定时器具有多种功能，如用作间隔定时器、方波输出、外部/内部事件计数器、单脉冲输出、PWM输出和脉宽测量等。

19.2 特点

- 2 个 32 位定时器，每个定时器：
  - 具有 1 个 32 位递增自动重装计数器；
  - 具有 16 位可编程预分频器，分频系数从 1~65535 之间可选；
  - 支持 32 位计时功能；
  - 支持计数值动态访问；
  - 支持 32 位计数功能；
  - 支持自由运行模式；
  - 支持单次运行。
- 每个定时器具有 2 个捕获/比较通道，每个通道可独立配置成：
  - 输入捕获；
  - 输出比较；
  - PWM 生成（单斜率）；
  - 单脉冲输出；
  - 长度可配死区插入的互补 PWM；
  - 通道 1 的 PWM 支持通用 DMA。
- 死区长度可编程：
  - 两个边沿的死区长度可独立设置：
  - 6 位定时长度；
  - 输出极性可配置。
- 可配置的失效处理：
  - 输出失效；
  - 输出清除；
  - 输出三态。
- 从模式支持：
  - 外部复位和重启动；
  - 外部门控。
- 输入捕获支持：
  - 上升沿捕获；
  - 下降沿捕获；
  - 双沿捕获；
  - 周期测量；
  - 脉宽测量；
  - 可选滤波。

仅供战略合作单位使用 绝密

- 输出比较支持：
  - 三态输出；
  - 反转输出；
  - 固定电平输出；
  - 脉宽可配置脉冲输出；
  - 比较寄存器随时更新。
- 支持中断：
  - 计数溢出；
  - 输入捕获；
  - 输出比较。

19.3 功能框图

计数定时器的功能框图请参考下图所示。每个计数定时器内含一个 32 位计数器和 4 个 32 位捕获/比较通道。



图 19-1 计数定时器的功能框图

仅供战略合作单位使用 绝密

19.4 寄存器描述

TC 模块的寄存器基址

模块名	Core0 基地址	Core1 基地址
TC0	0x2009_C000	0xA009_C000
TC1	0x200A_0000	0xA00A_0000

TC 模块的寄存器偏移地址

寄存器名	地址偏移量	描述
TC_CNT	0x0	当前计数值指示
TC_PS	0x4	预分频寄存器
TC_DN	0xC	目标计数值寄存器
TC_CCD0	0x14	捕获比较通道 0 数据寄存器
TC_CCD1	0x18	捕获比较通道 1 数据寄存器
TC_CCFG	0x1C	时钟配置寄存器
TC_CTRL	0x20	控制寄存器
TC_CM0	0x24	捕获比较通道 0 模式寄存器
TC_CM1	0x28	捕获比较通道 1 模式寄存器
TC_IE	0x2C	中断使能寄存器
TC_STA	0x30	状态寄存器
TC_PWM_CFG	0x34	PWM 配置寄存器
TC_PWM_CTL	0x38	PWM 控制寄存器
TC_PWM_STA	0x3C	PWM 状态寄存器
TC_PWM_CNT	0x40	PWM 参数寄存器
TC_PWM_BADR	0x44	PWM DMA 起始地址寄存器
TC_PWM_DMA_LEN	0x48	PWM DMA 数据长度寄存器
TC_PWM_ADR	0x4C	PWM DMA 当前地址寄存器

19.4.1 TC_CNT（0x00）

当前计数值寄存器

偏移地址=0x00

位	名称	描述	读/写	复位值
31:0	CNT	当前计数值	RO	0

19.4.2 TC_PS（0x04）

预分频寄存器

偏移地址=0x04

位	名称	描述	读/写	复位值
31:16	---	保留	RO	0
15:0	PS	分频系数，分频值（PS+1），0 为不分频	RW	0

19.4.3 TC_DN（0x0C）

目标计数值寄存器

偏移地址=0x0C

仅供战略合作单位使用

位	名称	描述	读/写	复位值
31:0	DN	目标计数值，实际计数时钟周期为 DN+1	RW	0

19.4.4 TC_CCD0（0x14）

捕获比较通道 0 数据寄存器

偏移地址=0x14

位	名称	描述	读/写	复位值
31:0	CCD	捕获比较数据	RW	0

注：通道 0 配置为捕获功能（即 TC_CM0 寄存器的 CCM 位域为 0）时，TC_CCD0 寄存器不可写

19.4.5 TC_CCD1（0x18）

捕获比较通道 1 数据寄存器

偏移地址=0x18

位	名称	描述	读/写	复位值
31:0	CCD	捕获比较数据	RW	0

注：通道 1 配置为捕获功能（即 TC_CM1 寄存器的 CCM 位域为 0）时，TC_CCD1 寄存器不可写

19.4.6 TC_CCFG（0x1C）

时钟配置寄存器

偏移地址=0x1C

位	名称	描述	读/写	复位值
31:12	---	保留	R	0
11:4	FLTOPT	外部输入时钟滤波参数设置，设置滤波的时钟周期数。	RW	0
3:2	ECLKMODE	外部输入时钟模式： 00：上升沿 01：下降沿 10：双边沿 11：保留（等效于双边沿）	RW	0
1	FLTEN	外部输入时钟滤波使能 0：不使能 1：使能	RW	0
0	CM	计数时钟源选择： 0：内部系统时钟 1：外部输入时钟	RW	0

19.4.7 TC_CTRL（0x20）

控制寄存器

偏移地址=0x20

位	名称	描述	读/写	复位值
31:18	---	保留	R	0
17	DBGSTBDIS	调试时计数器计数使能： 0：不使能（当 CPU 处于调试状态时计数器暂停计数） 1：使能（当 CPU 处于调试状态时计数器继续计数）	RW	0

仅供联合作业单位使用 绝密

		注：CPU 处于调试状态指的是用户通过调试接口将 CPU 停住（PC 指针暂停计数）。		
16	SLVGATELVL	从模式门控模式有效电平： 0：有效电平为低电平 1：有效电平为高电平	RW	0
15	---	保留	R	0
14:7	SLVFLTOPT	从模式输入滤波参数	RW	0
6:5	SLVTRGMODE	从模式控制模式选择： 00：上升沿清零内部计数器 01：下降沿清零内部计数器 10：双边沿清零内部计数器 11：门控模式（当外部输入信号为有效电平时内部计数器计数）	RW	0
4	OPS	单次计数模式选择： 0：不使能单次计数模式（计数溢出后不停止，循环计数）； 1: 使能单次计数模式（计数溢出后停止）	RW	0
3	SLVFLTEN	从模式外部输入事件滤波使能： 0：不使能 1：使能	RW	0
2	SLVEN	从模式使能： 0：不使能 1：使能	RW	0
1	---	保留	R	0
0	START	定时器启动： 0：停止 1：启动	RW	0

19.4.8 TC_CM0（0x24）

捕获比较通道 0 模式寄存器

偏移地址=0x24

位	名称	描述	读/写	复位值
31:26	---	保留	R	0
25	DFTLVL	比较输出缺省电平： 0：低电平 1：高电平	RW	0
24	EFELVL	比较输出有效电平： 0：低电平 1：高电平	RW	0
23:21	OM	比较输出模式： 000：无输出（三态） 001：设置为有效电平 010：设置为无效电平	RW	0

仅供战略合作单位使用 绝密

		011：翻转 100：强制为有效电平 101：强制为无效电平 110：PWM 模式 1 111：PWM 模式 2		
20	FLTEN	捕获外部输入事件滤波器使能： 0：不使能 1：使能	RW	0
19	---	保留	R	0
18:11	FLTOPT	捕获外部输入事件滤波器参数	RW	0
10:9	CPOL	捕获外部输入事件极性选择： 00：上升沿 01：下降沿 10：双边沿 11：保留	RW	0
8:3	DL	比较输出死区长度（只支持 PWM 模式 1 和 PWM 模式 2，其他模式下该位无效）	RW	0
2	DIEN	比较输出死区插入使能：（只支持 PWM 模式 1 和 PWM 模式 2，其他模式下该位无效） 0：不使能 1：使能	RW	0
1	CCM	捕获比较模式选择： 0：捕获 1：比较	RW	0
0	ENABLE	通道使能： 0：不使能 1：使能	RW	0

19.4.9 TC_CM1（0x28）

捕获比较通道 1 模式寄存器

偏移地址=0x28

位	名称	描述	读/写	复位值
31:26	---	保留	R	0
25	DFTLVL	比较输出缺省电平： 0：低电平 1：高电平	RW	0
24	EFELVL	比较输出有效电平： 0：低电平 1：高电平	RW	0
23:21	OM	比较输出模式： 000：无输出（三态） 001：设置为有效电平 010：设置为无效电平	RW	0

仅供战略合作单位使用 绝密

		011：翻转 100：强制为有效电平 101：强制为无效电平 110：PWM 模式 1 111：PWM 模式 2		
20	FLTEN	捕获外部输入事件滤波器使能： 0：不使能 1：使能	RW	0
19	---	保留	R	0
18:11	FLTOPT	捕获外部输入事件滤波器参数	RW	0
10:9	CPOL	捕获外部输入事件极性选择： 00：上升沿 01：下降沿 10：双边沿 11：保留	RW	0
8:3	DL	比较输出死区长度（只支持 PWM 模式 1 和 PWM 模式 2，其他模式下该位无效）	RW	0
2	DIEN	比较输出死区插入使能：（只支持 PWM 模式 1 和 PWM 模式 2，其他模式下该位无效） 0：不使能 1：使能	RW	0
1	CCM	捕获比较模式选择： 0：捕获 1：比较	RW	0
0	ENABLE	通道使能： 0：不使能 1：使能	RW	0

19.4.10 TC_IE（0x2C）

中断使能寄存器

偏移地址=0x2C

位	名称	描述	读/写	复位值
31:4	---	保留	R	0
3	SLVIE	从模式中断使能： 0：不使能 1：使能	RW	0
2	CC1IE	捕获比较通道 1 中断使能： 0：不使能 1：使能	RW	0
1	CC0IE	捕获比较通道 0 中断使能： 0：不使能 1：使能	RW	0
0	OVIE	溢出中断使能：	RW	0

仅供战略合作单位使用 绝密

		0：不使能 1：使能		

19.4.11 TC_STA（0x30）

状态寄存器

偏移地址=0x30

位	名称	描述	读/写	复位值
31:4	---	保留	R	0
3	SLVF	从模式事件标志：（写 1 清 0） 0：无从模式事件 1：有从模式事件	RW	0
2	CC1F	捕获比较通道 1 事件标志：（写 1 清 0） 0：无捕获或比较事件 1：有捕获或比较事件	RW	0
1	CC0F	捕获比较通道 0 事件标志：（写 1 清 0） 0：无捕获或比较事件 1：有捕获或比较事件	RW	0
0	OVF	溢出中断标志：（写 1 清 0） 0：无溢出事件 1：有溢出事件	RW	0

19.4.12 TC_PWM_CFG（0x34）

PWM 控制寄存器，支持 bitband 操作，若在波形产生过程中配置下面寄存器的控制位会对应改变输出结果，所以在波形产生过程中请勿配置下面寄存器

偏移地址=0x34

位	名称	描述	读/写	复位值
31:17	---	保留	R	0
16:7	WL	PWM wave length，PWM 输出信号长度配置参数 仅在长度可配模式有效。 表示的是输出 WL+1 个完整信号周期 例：dma 模式下，使用 PWM 模拟正弦波，表示输出 WL+1 个正弦波的周期，即遍历完成 dma 数据表算一个完整信号周期；软件模式下，输出方波时，表示输出 WL+1 个方波，即每使用一次 PWM 参数算一个完整信号周期。	RW	0
6	ORV	Output Remain Valid，输出信号始终有效 0：长度可配模式 1：始终有效模式 长度可配表示使用 WL 参数；始终有效则是一直输出波形直到关闭使能。	RW	0
5	CSS	Complete Signal selection 信号完整性输出选择 0：软件关闭模块后会在完成一个完整信号的输出后停止波形输出。在 DMA 模式下，dma 长度结束表示一个完整信号；软件模式下，一个 pwm 波表示一个完整信号。	RW	0

仅供与锐能微合作单位使用 绝密

		1：软件关闭模块后立即停止 PWM 输出		
4	CMS	Control mode selection，PWM 调制控制模式。 0：dma 模式 1：软件控制模式	RW	0
3	CYCDONEIE	输出信号周期完成中断使能 0：不使能 1：使能	RW	0
2	BUFVLDIE	PWM 参数缓存空中断使能（仅软件模式使用） 0：不使能 1：使能	RW	0
1	DATERRIE	数据错误中断使能 0：不使能 1：使能	RW	0
0	DONEIE	PWM 输出完成中断 0：不使能 1：使能	RW	0

19.4.13 TC_PWM_CTL（0x38）

PWM 控制寄存器

偏移地址=0x38

位	名称	描述	读/写	复位值
31:1	---	保留	R	0
0	EN	PWM 模块使能位 0：PWM 调制关闭 1：PWM 调制打开 只通过软件关闭和打开。 在 DMA 模式下，dma_len 为 0 时，使能后，必须记得关闭使能，否则会影响 TC 功能。	RW	0

19.4.14 TC_PWM_STA（0x3C）

PWM 状态指示寄存器

偏移地址=0x3C

位	名称	描述	读/写	复位值
31:4	---	保留	R	0
4	CYCDONE	输出信号周期完成中断 0：未完成一个周期信号的输出 1：完成一个周期信号的输出 写 1 清 0 DMA 模式下，当遍历完成 DMA 表后置起，例，模拟正弦波输出，当正弦波一个周期结束后置起。 软件控制模式下，每个 PWM 方波输出完成后置起，即每个参数计数结束后置起。	RW	0
3	BUFVLD	PWM 参数缓存空中断（仅软件模式使用）	RW	0

仅供锐能微合作单位使用 绝密

		0：软件控制模式时，缓存中存在 PWM 参数 1：软件控制模式时，可配置新的 PWM 参数 写 1 清 0 在波形输出开始时置起；在每个 PWM 参数计数结束后置起。		
2	DATERR	数据空错误中断 0：正常读取数据 1：DMA 模式下由于竞争，无法及时读取数据；软件控制模式下，由于用户没有及时写入新的数据。 写 1 清 0 DMA 模式下，当竞争时间大于设定的 PWM 参数，置起。 软件控制模式下，在上一个 PWM 参数计数结束前没有写入新的数据，计数结束后置起；启动前没有写入 PWM 参数，启动后置起。	RW	0
1	DONE	PWM 输出完成中断 0：波形输出未完成 1：波形输出完成 写 1 清 0 当 WL 计数完成后置起；当 CSS=0，关断后，波形输出完成后置起；当 CSS=1，关断后，不置起。	RW	0
0	BUSY	PWM 信号发送状态 0：空闲状态 1：波形发生状态	R	0

19.4.15 TC_PWM_CNT（0x40）

PWM 参数寄存器

偏移地址=0x40

位	名称	描述	读/写	复位值
31:16	---	保留	R	0
15:0	N_Pwm	表示当前 PWM 周期的系统时钟周期长度。 实际计数时钟周期为 N_Pwm+1 在软件控制模式中，缓存空可配置，非空时配置覆盖原来的值 在 DMA 控制模式中，请勿软件配置该寄存器。	RW	0

19.4.16 TC_PWM_BADR（0x44）

PWM 参数寄存器

偏移地址=0x44

位	名称	描述	读/写	复位值
31:16	---	保留	R	0
15:0	BADR	DMA 起始地址（Word 地址）	RW	0

仅供联合作业单位使用 绝密

19.4.17 TC_PWM_DMA_LEN（0x48）

PWM DMA 数据长度

偏移地址=0x48

位	名称	描述	读/写	复位值
31:16	---	保留	R	0
15:0	LEN	DMA 数据长度，即 PWM 参数表的长度，配置为 n 则表示长度= n Word，表的大小为 n。 建议输入长度 LEN>1；若需要 LEN=1 时建议使用软件控制模式。在 DMA 模式下，当 LEN=1 时，若使用长度可配置功能，最终长度输出为 WL+2。	RW	0

19.4.18 TC_PWM_ADR（0x4C）

PWM 参数寄存器

偏移地址=0x4C

位	名称	描述	读/写	复位值
31:16	---	保留	R	0
15:0	ADR	DMA 当前地址（Word 地址）	R	0

19.5 应用实例

19.5.1 间隔定时事件



图 19-2 间隔定时事件（自由运行模式）

自动运行模式即间隔定时功能。

基本定时功能，只需要对以下寄存器进行设置：

- 目标计数值寄存器，即为定时时长，由计数时钟计数。
- 中断使能寄存器中使能溢出中断使能。
- 控制寄存器，启动定时器。

定时器会以目标计数值为周期产生中断。

常用可选择功能配置说明：

- 可修改预分频寄存器值，改变定时器计数时钟的频率。
- 可配置时钟配置寄存器，CM 修改配置为外部输入时钟，并配置 AOS 章节的 TC 相应触发源。外部输入时钟频率不可比内部系统时钟频率的二分频高。
- 单次计数模式，定时器溢出后就停止；配置控制寄存器的 OPS 位为 1 即为单次计数模式。

仅供战略合作单位使用 绝密

- 外部输入时钟源为另外一个定时器的输出，则可连接为两个定时其的级联模式，可增加定时器的寄存器的位宽。

19.5.2 方波输出

方波输出功能即对 TC 的计数时钟进行分频输出的功能。每个定时器有两个输出通道，每个通道有 P 和 N 两个输出端，其中 P 为正向输出端口，N 为 P 的反向输出端口。



图 19- 3　方波输出

方波输出功能，只需要对以下寄存器进行设置：

- 目标计数值寄存器，由计数时钟计数，可设置为最大值；
- 捕获比较通道 0/1 模式寄存器设置，ENABLE 通道 0/1 使能，CCM 配置为比较模式，DFTLVL 配置缺省电平，EFELVL 配置有效电平，OM 输出配置为翻转功能；
- 设置捕获比较通道 0/1 数据寄存器（设置值不大于目标计数值寄存器）；
- 中断使能寄存器中使能捕获比较通道 0/1 中断使能；
- 控制寄存器，启动定时器。

目标计数值寄存器的值决定输出方波的周期，捕获比较通道 0/1 数据寄存器的值为输出翻转点。

常用可选择功能配置说明：

- 可修改预分频寄存器值，改变定时器计数时钟的频率。
- 可配置时钟配置寄存器和 AOS 章节的 TC 相应触发源，外部输入时钟源频率不可比内部系统时钟频率的二分频高。
- 外部输入时钟滤波功能，使能时钟配置寄存器中 FLTEN 滤波功能，通过配置 FLTOPT 设置滤波周期数。

19.5.3 外部事件计数

采用外部时钟模式，对外部信号的有效沿进行计数。同时设置比较通道为预设的事件数量。

微进城合作单位使用绝密



图 19-4　外部事件计数

19.5.4 外部清 0 和启动

从模式在原有的功能上增加了外部输入事件控制内部计数器的清零和门控的功能。

外部清零功能，只需要对以下寄存器进行设置：

- 目标计数值寄存器，由计数时钟计数；
- 中断使能寄存器中使能溢出中断使能；
- 控制寄存器，SLVEN 从模式使能，AOS 章节配置 TC 相应触发源；
- 控制寄存器，启动定时器。

这样在自由运行模式下增加了一个外部清零内部 CNT 的功能。

常用可选择功能配置说明：

- 可修改预分频寄存器值，改变定时器计数时钟频率；
- 可配置时钟配置寄存器，CM 修改配置为外部输入时钟，同时配置 AOS 章节 TC 相应触发源。外部输入时钟源频率不可比内部系统时钟频率的二分频高；
- 单次计数模式，定时器溢出后就停止；配置控制寄存器的 OPS 位为 1 即为单次计数模式；
- 外部输入时钟源为另外一个定时器的输出，则可连接为两个定时其的级联模式，可增加定时器的寄存器的位宽；
- 从模式控制模式选择中，若选择为门控模式，SLVGATELVL 从模式门控有效电平配置，从模式的输入在门控有效电平时内部计数器才会计数。

从模式下配置为输入捕获方式，从模式的外部输入事件和捕获的外部输入事件配置为相同时，捕获选择一个沿，从模式极性选择另外一个沿，则可由捕获比较通道数据寄存器直接获取脉冲宽度。

19.5.5 自由运行模式

自动运行模式即间隔定时功能。

基本定时功能，只需要对以下寄存器进行设置：

- 目标计数值寄存器，即为定时时长，由计数时钟计数；
- 中断使能寄存器中使能溢出中断使能；
- 控制寄存器，启动定时器。

微信联合作单位使用 绝密

定时器会以目标计数值为周期产生中断。

常用可选择功能配置说明：

- 可修改预分频寄存器值，改变定时器计数时钟的频率。
- 可配置时钟配置寄存器和 AOS 章节的 TC 相应触发源。外部输入时钟频率不可比内部系统时钟频率的二分频高。
- 单次计数模式，定时器溢出后就停止；配置控制寄存器的 OPS 位为 1 即为单次计数模式。
- 外部输入时钟源为另外一个定时器的输出，则可连接为两个定时其的级联模式，可增加定时器的寄存器的位宽。

19.5.6 PWM 输出

脉冲宽度调制（PWM）模式可以产生一个由 TC_DN 寄存器确定频率、由 TC_CCDx 寄存器确定占空比的信号。支持两种 PWM 模式：PWM 模式 1 和 PWM 模式 2。

PWM 模式 1：如果 TC_CNT<TC_CCDx 时，输出为有效电平，否则为无效电平。

PWM 模式 2：如果 TC_CNT>=TC_CCDx 时，输出为有效电平，否则为无效电平。

下图为 PWM 模式 1 的典型应用图。



图 19-5　PWM 模式 1

PWM 输出功能，只需要对以下寄存器进行设置：

- 目标计数值寄存器，由计数时钟计数；
- 捕获比较通道 0/1 模式寄存器设置，ENABLE 通道 0/1 使能，CCM 配置为比较模式，DFTLVL 配

仅供战略合作单位使用 绝密

置缺省电平，EFELVL 配置有效电平，OM 输出配置为 PWM 模式 1 或者 PWM 模式 2；

- 设置捕获比较通道 0/1 数据寄存器，必须比目标计数值寄存器小；
- 控制寄存器，启动定时器。

在通道的 P 端则输出 PWM 模式 1/PWM 模式 2 的正向波形，在通道的 N 端输出与 P 端反向的波形。
PWM 模式 1：周期为目标计数值寄存器值加 1，有效电平周期为通道数据寄存器值的周期数加 1。
PWM 模式 2：周期为目标计数值寄存器值加 1，无效电平周期为通道数据寄存器值的周期数加 1。

常用可选择功能配置说明：

- 可修改预分频寄存器值，改变定时器计数时钟频率。
- 可配置时钟配置寄存器和 AOS 章节的 TC 相应触发源。外部输入时钟源频率不可比内部系统时钟频率的二分频高。
- 死区插入的互补输出，DIEN 死区插入使能，DL 配置死区插入长度。在 P 和 N 的两个沿切换中间加入延迟，即不让两个沿同时翻转。

当有效电平 EFELVL 为低电平时：P 和 N 的输出下降沿延后 DL 个周期。
当有效电平 EFELVL 为高电平时：P 和 N 的输出上升沿延后 DL 个周期。

19.5.7 脉宽测量



图 19-6 脉宽测量

输入捕获模式的主要功能是可以测试脉冲的宽度。
基本脉宽测试功能，只需要对以下寄存器进行设置：

仅供战略合作单位使用 绝密

- 目标计数值寄存器，由计数时钟计数，可设置为最大值。
- 捕获比较通道 0/1 模式寄存器设置，ENABLE 通道 0/1 使能，CCM 配置为捕获模式，CPOL 选择捕获极性，CS 选择外部输入事件。
- 中断使能寄存器中使能捕获比较通道 0/1 中断使能。
- 控制寄存器，启动定时器。

定时器捕获到外部输入事件的捕获极性时，产生中断，同时当前计数值会保存在捕获比较通道数据寄存器中。若采用两个通道，一个通道捕获上升沿，一个通道捕获下降沿，则可通过两个通道的数据寄存器计算出脉冲宽度。

常用可选择功能配置说明：

- 可修改预分频寄存器值，改变定时器计数时钟频率。
- 可配置时钟配置寄存器，CM 修改配置为外部输入时钟，同时修改 CS 位配置的外部输入时钟源。外部输入时钟源频率不可比内部系统时钟频率的二分频高。
- 外部输入事件的滤波功能，使能捕获比较通道模式寄存器中 FLTEN 滤波功能，通过配置 FLTOPT 设置滤波周期数。
- 若外部输入事件为另外一个定时器的输出，则可连接为两个定时其的级联模式。

19.5.8 定时器串联

主定时器采用自由运行模式，从定时器采用单脉冲从模式。

19.5.9 定时器并联

可以用复位模式或门控模式实现所有或部分定时器的同步工作。

仅供战略合作单位使用 绝密

20 LSRX

20.1 简介

本模块用于与锐能微单相计量芯片的 LSTX 模块对接，可用于单相表计量方案与三相锰铜表计量方案。模块通过解析 UART 接收的 LSTX 数据，对数据帧的合法性进行判别，并从数据帧中提取出数据帧的时间信息，计算帧间隔，可用于推算计量芯片的时钟周期、各芯片间的复位时间差，实现对过零时间的修正。

此外，本模块与芯片 UART 模块进行联动，通过 UART-TX 引脚输出波形，用于无晶振模式单相芯片的时钟校准补偿；也可通过检测 UART-RX 引脚，当检测到 LSTX IDLE 后 UART 接收模块才正式开启数据接收，防止通信出错。

20.2 特点

具有如下特点：

- 支持复用全部 UART 接口；
- 支持自动识别 LSTX _IDLE 后启动 UART 接收；
- 支持校准波形的输出，支持输出波形可配置；
- 支持帧头时间实时上传；
- 支持数据接收超时检测；
- 支持 4 路数据通道；
- LSRX 可通过配置被 CORE0 或 CORE1 调用，但只能与被配置为同一内核下的 UART 进行联动。

20.3 基本原理

20.3.1 LSRX 的对 LSTX 上传过零时间的修正

LSTX 上传的过零时间误差主要来源于计量芯片 RA9102M 自身工作时钟 RCH 偏差带来的误差，这里以两个通道的情况为例说明三相各路通道数据发送的情形，



图 20-1 LSRX 接收时序示意

如上图所示，图中标识的变量如下

1） T_n^m表示通道 n 记录的第 m 个帧头时间，该时间是由双核 MCU 的 LSRX 模块中的计时器记录，是准确时间；

2） t_n^m表示通道 n 计量芯片 LSTX 发送的第 m 帧数据中的过零时间。LSTX 在t_n^m时刻发送的过零时间

仅供战略合作单位使用 绝密

是以上一个计量通信周期的首个过零时间，即以（T_n^{m-1}）为起始时间开始计时，直到其后出现第一次过零的计数 count。此计数基于计量芯片带偏差的 RCH 计数得到，不准确，需要修正。

另外在一个计量通信周期内，可能会存在 3-4 次过零，但 LSTX 只会发送帧起始之后的第一次过零，这意味着过零时间的更新周期与计量通信间隔一致。

要修正通道的过零时间，即需要对t_n^m进行修正，以通道 CHL_0 为例分析，



图 20-2 单一通道过零时间修正示意

如图所示，图中变量 zt_0^n表示的是通道 0 第 n 帧过零时间的真实时间，可以推导出以下关系

$$\frac{zt_0^n - T_0^n}{T_0^{n+1} - T_0^n} = \frac{t_0^n}{T_T}$$

zt_0^n表示的是以 LSRX 计时器为基准的过零时间点准确时间；

T_0^n表示的是通道 0 第 n 帧数据帧头到达的时间，由 LSRX 计时器记下的准确时间；

t_0^n为 LSTX 向 LSRX 发送的第 n 帧过零时间，由计量芯片计时器纪录的不准确时间；

T_T 为单相计量芯片 TC 计满一个周期（35/71ms）的 COUNT 值。

则准确的过零时间zt_0^n应表示为

$$zt_0^n = T_0^n + T_{tn} = T_0^n + \frac{t_0^n}{T_T} * (T_0^{n+1} - T_0^n)$$

式中t_0^n、T_0^n、T_0^{n+1}、T_T 都为已知量。

通过以上计算，可以得到每路通道帧通信周期中第一次过零时间的准确时间。由于 LSTX 发送的过零总是滞后一个帧周期，所以对于过零数据的修正总是在连续接收两帧有效数据后才能开始计算。过零时间修正的流程详情，参见“20.3.3.8 过零数据修正方案”。

20.3.2 通道间帧头时间差分析

在 RN8207E 三相方案中，由于各路 RN8207E 计量芯片存在 RCH 偏差，不同通道的数据帧帧头间隔会逐步变大，如图所示，分析可知不同通道间帧头的间隔由两部分构成：1.两个通道间上电初始化时间不同导致的复位时间差，这个反映为各通道第一帧数据的帧头间隔，且这复位时间差在某路通道再次出现上电复位前不会变化；2.由各通道计量芯片 RCH 偏差产生的通信周期（71ms/35ms）的差异，这个差异会随通信数据帧数的增加而累加。这里分析帧头时间差，可以得到其表达式

$$\Delta 0_{01}^n = \Delta 0_{01}^0 + \sum_{m=1}^{n} (T_0^m - T_1^m)$$

其中$\Delta 0_{01}^n$表示 CHL_0 与 CHL_1 间第 n 帧帧头间隔

仅供调试使用 作单位使用 绝密



图 20-3 帧头时间差示意图

假若不对 RCH 偏差累积做处理，则必然会导致两个通道的帧数据错位，如图中所示，在T_1^3时刻 CHL1 才完成 3 个周期的计量与通信，而 CHL0 则已经完成了 4 个周期的计量与通信。软件处理时，当某一路通道比别路通道在相同时间范围内多出一帧数据，此帧数据可以忽略也可以将其与别路通道接收的最后一帧数据计算夹角。

这里需要说明的是，各通道的过零数据并不是完全对应的，以途中情形为例，与zt_0^2一同计算的zt_1^2实际上是落后于$zt_0^2$3 个电压信号周期的数据。图中红色刻度指的是每次过零时间(以 20ms 为周期)，红色长刻度表示帧起始后第一次过零，LSTX 会将其相对时间发送给 LSRX，而红色短刻度线则是表示在帧周期内电压信号发生的过零，LSTX 不采集这些过零点，这些过零时间是未知的。计算时通过zt_1^2推算与zt_0^2相对应的 CHL1 通道的过零时间点来实现 CHL0 与 CHL1 之间的夹角计算。

各通道过零时间的对齐情况，可以通过帧头时间差来反应，也可以通过用于计算通道夹角的过零时间差值反应。

20.3.3 断相问题的处理

针对在断相问题的处理，这里将断相情况分为两种情况：有数据断相与无数据的断相，分别对两种情况进行分析。

20.3.3.1 有数据断相

有数据的断相是指当某路通道断相后，计量芯片供电正常，仍能正常工作。此时计量芯片 LSTX 继续向 MCU 发送计量数据，但此时的计量数据是无效的。可以通过检测每帧数据中的电压 PEAK 值，对这种断相情况进行区分。通过设定电压 PEAK 值的有效阈值，当 LSRX 接收到的数据帧中的电压 PEAK 值低于有效阈值时，判定此时该路数据出现断相，该帧数据无效（详细软件检测步骤，参见后文“20.3.3.3 数据有效性判别”）。

20.3.3.2 无数据断相

无数据的断相是指当某路通道断相后，芯片供电停止，此时芯片停止工作，计量芯片 LSTX 无法向 MCU 发送计量数据。此时情况如下图所示。

仅供战略合作单位使用 绝密



图 20-4 无数据断相示意

如图中所示，CHL0 数据在 T2 时间发生无数据断相，在T_1^n后重新恢复。当发生无数据断相后，LSRX 在该通道一直接收不到数据，此时通过对各通道设定一个接收超时时间阈值用以检测无数据断相行为的发生。这里以通信周期（71.1ms/35.5ms）的 105%作为超时时间阈值。这么设定是因为由 RCH 不准造成的偏差通常在±3%，当偏差超过±5%时，UART 数据接收会出现错误，所以当上一帧帧头到达后的 T*105%时间内仍未接收到下一帧数据，此时认为该帧数据丢失（即使该帧数据在时间阈值之后到来，但偏差大于 5%后 UART 通信是不可靠的，数据仍认为是无效数据）。此时 LSRX 模块会结束此通道该帧的数据接收操作，将数据更新标志置位 1，同时将数据接收超时标志置位 1（超时）。

当 CHL0 在T_0^n后重新恢复工作，此时的该通道的状态相当于重新复位上电，待 LSRX 端成功接收连续两帧数据后，可以通过这两帧的帧头时间重新计算出 CHL0 的 RCH 偏差及复位时间差，此后的各通道工作恢复为正常工作状态。

需要额外注意的是 CHL0 在T_0^n后重新恢复工作，此时修正后的zt_0^n在与其他路过零时间计算夹角时，可能会出现差拍的情况，这种情况等效于 20.3.2 小节中通道间帧头时间差分析中的通道间帧头时间间隔大于一个计量通信周期的情况，相关的分析请参考 20.3.2 小节的分析。

20.3.3.3 数据有效性判别

在四路数据接收完成后，软件对各通道的过零数据进行修正。在每次对过零数据进行修正计算时，软件需要先对数据的有效性进行判断，软件判别分为三个部分：

- 查询通道的数据接收超时位，当标志位为 0（未超时）时，说明该路数据未发生无数据断相；
- 检测 SRAM 中存储的帧数据中的电压 PEAK 值，若帧头后连续 4 个 2 字节的电压 PEAK 值均小于电压 PEAK 值的有效阈值，则判定此时 SRAM 中的帧数据是无效的。（有两种情况会使 4 个电压 PEAK 值均小于电压 PEAK 有效阈值：发生无数据断相、帧校验失败未将帧数据存于 SRAM 中）。
- 检测 SRAM 中整帧数据的校验，由于可能存在 20.3.3.5 小节中提到的 DMA 将前后两帧数据混叠存储的现象，软件在调用 SRAM 中的数据时，需要对整体数据进行校验检测。

20.3.3.4 断相时的夹角计算

当某路数据出现断相时，软件按以下规则选择夹角基准路:

- 当 A 路数据接收成功且数据有效时，其他三路中数据接收成功且有效的通道，均以 A 路为基准计算夹角；
- 当 A 路数据发生断相，此时若 B 路数据接收成功且有效，则其他两路以 B 路为基准计算夹角（A 路数据无效，不计算其与别路的夹角）；
- 当 A、B 两路均发生断相，此时若 C 路数据接收成功且有效，零线以 C 路为基准计算夹角；
- 当 A、B、C 三路均发生断相，此时只处理零线计量数据，不计算通道间的夹角；

仅供联合作业使用 锐能

20.3.3.5 帧数据接收完成检测

目前单相计量芯片 LSTX 模块在一个计量通信周期会发送 28 字节或 60 字节的数据，在数据通信过程中 UART 模块负责数据接收，过程中 UART 部分的校验与检测机制以字节为单位，对整个 28 字节、60 字节的通信过程 UART 无法检测是否所有数据都已正确接收，LSRX 的帧头检测也只会检测 28 个字节的前 4 个字节是否正确。在实际收发过程中若出现前面若干字节接收后，后面受外界强干扰而通信失效时，双核 MCU 的 UART 会一直接收不到数据帧的起始位，该路通道出现前后两帧数据混叠现象。为避免这种情况的出现，需要软件在 DMA 提取数据时，对数据进行校验，参考 20.3.3.3 小节中的软件判别（3）。

20.3.3.6 单相方案

单相芯片 RN8209C 主要应用于单相方案，应用连接方案如下图所示。常规应用下，双核 MCU 使用 UART 接口进行寄存器配置以及数据读取。当开启 LSTX 模块后，LSTX 模块使用 TX 引脚向双核 MCU 定期发送包含配置寄存器数据、脉冲数据、过零数据的数据帧。UART 收到数据后，LSRX 模块负责对数据的帧头进行检测，帧头检测合法后，将该通道前后两帧的时间点记录下来，并在每次数据更新时，提供中断及标志位，用以提醒软件计算帧间隔。另外可以通过配置，通过 UART 的 TX 向 RN8209C 输出校准波形，用以实现无晶振模式单相芯片的时钟校准补偿。



图 20-5 单相测量方案

在该方案中 LSRX 发挥的中作用包括：

- 数据帧帧头识别，识别成功则更新相关数据，并提供中断提醒软件计算；
- 校准波形输出，支持波形可配，实现无晶振模式单相芯片的时钟补偿。

20.3.3.7 三相锰铜表方案

单相芯片 RN8207E 主要应用于三相锰铜表方案，应用连接方案如下图所示。RN8207E 只有 TX 引脚与 MCU 相连，RX 引脚上拉，四个 RN8207E 芯片与双核 MCU 相连。RN8207E 上电复位后 LSTX 自动启动，通过 TX 引脚向双核 MCU 上传参数寄存器数据以及过零数据。双核 MCU 将数据通过 DMA 存入 SRAM 后，同时 LSRX 对数据帧时间进行标记，记录各路通道中数据帧帧头到达的时间点，供软件计算对各路过零时间进行修正值。

仅供路合作单位使用 绝密



图 20-6 三相锰铜表测量方案

RN8207E 常规应用下，UART RX 引脚上拉，无法进行时钟校准补偿，因此 LSTX 发送周期与 RN8207E 内部 RC 频率相关。

在该方案中 LSRX 模块发挥的中作用包括：

- 检测到 LSTX IDLE 时再开启数据接收，防止通信出错。该功能软件实现难度较高且开销大；
- 提供同一通道内前后两帧数据帧头到达的时间点，并在数据更新后提供中断与标志，提醒软件计算该路通道计量芯片 RN8207E 的时钟周期；
- 检测各通道的帧头接收间隔，若在设定的时间阈值内没能接收到下一帧的帧头数据，则判定为通道断相或数据丢失，给出相应的标志提醒软件；

20.3.3.8 对 LSTX 上传过零数据的修正方案流程

这里根据之前的内容，分别给出 LSTX 硬件工作流程以及软件计算过零时间及各路夹角的处理流程。

仅供战略合作单位使用 绝密



图 20-7　LSTX 硬件工作流程

- LSRX 硬件工作流程

首先给出的是 LSRX 的硬件工作流程。LSRX 使能后，各通道的超时检测开始计时，计时的阈值由软件在 LSRX_CTL 寄存器中的[21:25]Time_TH 中设定，超时阈值等于(Time_TH +1)* 8.8888ms(默认值为 9，即 79.9ms~87ms，大于 71*1.05 的最小可配置数)。当超时发生后，LSRX 会给出数据更新中断以及对应通道的数据更新标志及接收超时标志。

LSRX 接收到数据帧时，LSRX 会对数据帧头进行合法性检测(具体检测方式可以通过帧头识别功能使能寄存器 LSRX_FHD 配置)。(1)当 LSRX 帧头合法性检测通过时，LSRX 会记录下帧头的时间，并给出通道数据更新中断、标志通知软件，同时 LSRX 将会以帧头到达时间为起点开始计时检测数据接收超时;(2)假若 LSRX 在超时阈值内未能接收到合法帧头，这里可能是没接收到帧头（断相），也可能是收到的帧头不合法（通信收到干扰，数据出错），LSRX 都会给出数据更新中断、标志，以及数据接收超时标志。

下面就硬件工作流程中的两个状态标志以及两个硬件判别阈值进行说明：

■　流程中的两个状态标志

整个硬件执行过程中，通过 CHLx_UPDATA_IF(LSRX_STA[4:1])数据更新标志位告知软件通道通信进度，数据超时接收标志位 CHLx_Valid_IF(LSRX_STA[8:5])告知软件通道是否在指定时间内检测到合法数据帧头，两个标志位都由软件写 1 清除。

✓　CHLx_UPDATA_IF 数据更新标志（x=0-3）

仅供路合作单位使用 绝密

用于表示通道完成一次帧头时间的采集， 四路数据更新标志均会触发数据更新中断，当进入数据更新中断后，软件先检测是哪一路通道的数据发生更新，再查询给出数据更新标志位通道是否出现接收超时标志，若出现接收超时标志，则该路通道该周期出现断相，不予处理；否则将数据更新通道的帧头时间寄存器数据读出存放。

✓ CHLx_Valid_IF 数据接收超时标志（x=0-3）

用于配合 CHLx 数据更新标志，告知软件通道是否发生断相。该标志由硬件给出，不包括对 SRAM 中数据合法性的检测，此外软件在对数据有效性检测时，除了检测该硬件给出的标志外，还需自行对 SRAM 中的数据进行检查（参见“20.3.3.3 数据有效性检测”）

① 在超时阈值时间内成功接收，帧头检验通过，数据接收超时标志置位 0（未超时），数据更新标志置位 1（完成）；

② 通道在发生超时 8.888*(N+1) ms、帧校验出错情况时，判断此路数据接收超时，数据接收超时标志置位 1（超时），数据更新标志置位 1（完成）。

■ 硬件判别阈值

✓ 超时阈值（硬件执行）

各路通道都有一个独占的计时器用于做超时检测，超时检测是指：下一帧帧头到达超时检测，通道因为 RCH 偏移导致的偏差约在±3%左右，故当上一帧数据帧头到来后的（72*105%）ms 时间内，都未能再次成功接收到帧头，认为通道发生断相。此时认为 MCU 接收过零数据失败，给出数据接收超时标志置位 1（超时），数据更新标志置为 1。

✓ 帧头判断（硬件执行）

为区分是 LSTX 发送的数据还是通道间的噪声数据，在记录帧头时间时都需要先对帧头进行合法性判别。只有当帧头是合法的，才会记录此次帧头的到达时间，认为这个帧头时间是有效的。

● 软件修正过零数据计算夹角

下图 20-8 是软件根据 LSRX 提供的标志及数据修正过零数据并计算各通道夹角的计算流程。

软件根据计算需要，先划分出对应空间用于存储帧数据与帧头时间。当 LSRX 给出数据更新中断后，软件进入中断函数。在中断函数中，软件首先判断是哪一路的帧头时间发生了更新，软件查询对应通道是否发生超时接收，若接收未超时，则将 LSRX 寄存器中的帧头时间及时取出存放至实现划分好的空间中，对存储的帧头时间计数，随后按位清除对应位的标志,这里一定只能按位清除标志，不能将寄存器整体清楚，避免多路数据同时到达遗漏某路数据的情况发生；若发生超时，同样对帧头计数+1，但需标识出对应帧数据是无效数据，在之后的计算中，该帧数据无效。

中断函数外，函数检测当前存储的各路通道的帧头时间是否均已达到 N+1，若均已计满 N+1，则此时帧数据必然已经接收满 N 帧，之后软件依次处理各帧数据。软件对数据处理时，按以下步骤进行：

Step1：将 N 帧数据及 N 帧数据帧头时间移出，清空数据接收地址，准备接收新的数据；

Step2：检测数据是否为超时对应的无效数据，超时无效数据不作过零修正，该通道也不参与对应周期的夹角计算，有效数据继续之后的操作；

Step3：检测 SRAM 中的数据，检测电压 PEAK 值是否大于阈值，检查整帧数据校验数据是否正确，未通过检测的数据，认为该帧数据无效，同样不对其过零数据进行修正，也不计算该通道与其他通道的夹角；

Step4：根据理论修正过零数据，计算各路夹角；

仅供深圳市锐能微科技有限公司单位使用 绝密



图 20-8 过零时间修正软件处理流程

20.4 LSRX 整体实现方案



图 20-9 LSRX 方案示意图

上图所示为本模块的实现方案示意图。LSRX 模块可复用所有 UART 口。LSRX 模块使系统时钟作为模块时钟，且时间计算对于频率自适应。本模块设置四个输入通道（通道 0/1/2/3）进行数据帧时间的提取。

LSRX 模块开启使能后，对选择输入的 UART RX 进行 IDLE 识别。连续 22 次为高电平则表示 LSTX 处于 IDLE 状态，开启 UART-RX, DMA，开始接收数据。当首次识别到帧头（特殊字符+奇校验）时，开始计时，分别记录各通道当前帧的帧头到达时间与上一帧的帧头到达时间。同时，LSRX 模块还可以根据配置通过 UART-TX 引脚输出时钟校准波形。

与 RN8209C 对接时主要用于单个 UART 口脉冲的转发以及过零时间上传,与 LSTX 通信通信同时可以

实现 RC 时钟校准。与 RN8209C 对接时硬件结构如下图所示：



图 20-10 LSRX 单相脉冲转发方案示意图

与 RN8207E 对接时主要用于三相过零同步，与 RN8207E 对接时硬件结构如下图所示。由于四路 RN8207E 的上电时间不一致，分析四路 RN8207E 的过零时间还需对四路 RN8207E 的基准时间做一次校准。通过计算四路 UART 收到的帧头的时间差得出四路 RN8207E 芯片的发送基准时间差，将这个时间差补偿到解析计算后的过零时间上，从而得到真正的四路 RN8207E 过零时间差。



图 20-11 LSRX 三相锰铜表过零同步方案示意图

20.5 寄存器描述

模块名	安全基地址	非安全基地址
LSRX	0x2002_C000	0xA002_C000

寄存器列表

寄存器名	地址偏移量	描述
LSRX_FTOP	0x00	LSRX 识别帧头寄存器
LSRX_FHD	0x04	LSRX 帧头识别功能使能寄存器
LSRX_CTL	0x08	LSRX 解析参数寄存器
LSRX_CAL_CFG	0x0C	LSRX 校准输出配置寄存器
LSRX_EN	0x10	LSRX 使能寄存器
LSRX_IE	0x14	LSRX 中断使能寄存器
LSRX_IF	0x18	LSRX 中断标志寄存器
LSRX_CH0FH_TIME	0x1C	LSRX 通道 0 帧头时间寄存器
LSRX_CH1FH_TIME	0x20	LSRX 通道 1 帧头时间寄存器
LSRX_CH2FH_TIME	0x24	LSRX 通道 2 帧头时间寄存器
LSRX_CH3FH_TIME	0x28	LSRX 通道 3 帧头时间寄存器

20.5.1.1 LSRX_FTOP（0x00）

LSRX 识别帧头寄存器

位	位名称	功能描述	读/写	默认值
31:0	LSRX_FTOP	LSRX 模块识别的帧头	WR	0x800A8000

LSRX_EN 为 1 时该寄存器不可修改

20.5.1.2 LSRX_FHD（0x04）

LSRX 帧头识别功能使能寄存器

位	位名称	功能描述	读/写	默认值
31:8	保留	保留	R	0
7	LSRX_B3PRTEN	帧头第四个字节校验使能	WR	0b1
6	LSRX_B3CHKEN	帧头第四个字节检测使能	WR	0b1
5	LSRX_B2PRTEN	帧头第三个字节校验使能	WR	0b1
4	LSRX_B2CHKEN	帧头第三个字节检测使能	WR	0b1
3	LSRX_B1PRTEN	帧头第二个字节校验使能	WR	0b1
2	LSRX_B1CHKEN	帧头第二个字节检测使能	WR	0b1
1	LSRX_B0PRTEN	帧头首字节校验使能	WR	0b1
0	LSRX_B0CHKEN	帧头首字节检测使能	WR	0b0

字节检测是指检测对应字节是否都能与 LSRX_FTOP 对应字节相等；
字节校验是指以字节为单位进行校验检测。（字节顺序由高到低）

20.5.1.3 LSRX_CTL（0x08）

LSRX 接口控制寄存器

芯片战略合作单位使用章节

位	位名称	功能描述	读/写	默认值
31:26	保留		R	0
25:21	TIME_TH	用于判断数据帧是否超时未接收 1.当 LSRX_CHLx 未收到数据时，计时从 LSRX 模块使能开始，超过阈值时间未能检测到帧头接收，给出 CHLx 接收超时标志及中断； 2.当 LSRX_CHLx 接收到帧头后，计时从该帧头到达时间开始，超过阈值时间未能检测到帧头接收，给出 CHLx 接收超时标志及中断； 阈值时间=（TIMR_TH+1）*8.888888ms 计量通信周期=71ms 时，阈值配置 0x08，大于 71*105%=74.55ms，实际超时阈值设定在 79-87ms 之间； 计量通信周期=35ms 时，阈值配置 0x04，大于 35*105%=36.75ms，实际超时阈值设定在 40-48ms 之间；	WR	0x09
20	LSRX_CHL3EN	通道 3 接收使能	WR	0b0
19	LSRX_CHL2EN	通道 2 接收使能	WR	0b0
18	LSRX_CHL1EN	通道 1 接收使能	WR	0b0
17	LSRX_CHL0EN	通道 0 接收使能	WR	0b0
16	IDLE_DET	LSTX 空闲检测使能 使能后，UART 口 RX 配置打开后，当检测到 LSTX 处于空闲状态时才打开 UART RX。该配置为 0 时，UART 口 RX 配置打开后直接打开。	WR	0
15：12	CHL3_SEL	=0x0：通道 3 选择 UART0； =0x1：通道 3 选择 UART1； =0x2：通道 3 选择 UART2； =0x3：通道 3 选择 UART3； =0x4：通道 3 选择 UART4； =0x5：通道 3 选择 UART5； =0x6：通道 3 选择 UART6 =0x7：通道 3 选择 UART7 ELSE：保留	WR	0x3
11：8	CHL2_SEL	=0x0：通道 2 选择 UART0； =0x1：通道 2 选择 UART1； =0x2：通道 2 选择 UART2； =0x3：通道 2 选择 UART3； =0x4：通道 2 选择 UART4； =0x5：通道 2 选择 UART5； =0x6：通道 2 选择 UART6 =0x7：通道 2 选择 UART7 ELSE：保留	WR	0x2
7：4	CHL1_SEL	=0x0：通道 1 选择 UART0； =0x1：通道 1 选择 UART1；	WR	0x1

仅供锐能微作单位使用 绝密

		=0x2：通道 1 选择 UART2； =0x3：通道 1 选择 UART3； =0x4：通道 1 选择 UART4； =0x5：通道 1 选择 UART5； =0x6：通道 1 选择 UART6 =0x7：通道 1 选择 UART7 ELSE：保留		
3：0	CHL0_SEL	=0x0：通道 0 选择 UART0； =0x1：通道 0 选择 UART1； =0x2：通道 0 选择 UART2； =0x3：通道 0 选择 UART3； =0x4：通道 0 选择 UART4； =0x5：通道 0 选择 UART5； =0x6：通道 0 选择 UART6 =0x7：通道 0 选择 UART7 ELSE：保留	WR	0x0

LSRX_EN 为 1 时该寄存器不可修改

20.5.1.4 LSRX_CAL_CFG（0x0C）

LSRX 校准输出配置寄存器

位	位名称	功能描述	读/写	默认值
31	保留		R	0
30:23	PAR_DATA	输出校准字符，按照通信波特率发送	WR	0x2F
22:0	CAL_CNT	输出字符间低电平长度（CAL_CNT+1）cycles	WR	0x1FFFF

每次写该寄存器，该寄存器输出一次波形。输出的校准波形如下图所示，其中 PAR_DATA 使用偶校验



图 20-12 输出校准波形示意

20.5.1.5 LSRX_EN（0x10）

LSRX 使能寄存器

位	位名称	功能描述	读/写	默认值
31:1	保留		R	0x0
0	LSRX_EN	模块使能	WR	0b0

20.5.1.6 LSRX_IE（0x14）

LSRX 中断使能寄存器

仅供战略合作单位使用 绝密

位	位名称	功能描述	读/写	默认值
31:2	保留		R	0
1	CAL_UPDATA_IE	LSRX 数据更新中断	WR	0
0	CAL_FINISH_IE	校准波形发送完成中断使能	WR	0

20.5.1.7 LSRX_STA（0x18）

LSRX 状态标志寄存器

位	位名称	功能描述	读/写	默认值
31:9	保留		R	0x0
8	CHL3_Valid_IF	通道 3 接收超时标志，写 1 清 0	WR	0b0
7	CHL2_Valid_IF	通道 2 接收超时标志，写 1 清 0	WR	0b0
6	CHL1_Valid_IF	通道 1 接收超时标志，写 1 清 0	WR	0b0
5	CHL0_Valid_IF	通道 0 接收超时标志，写 1 清 0	WR	0b0
4	CHL3_UPDATA_IF	通道 3 数据更新标志，写 1 清 0	WR	0b0
3	CHL2_ UPDATA _IF	通道 2 数据更新标志，写 1 清 0	WR	0b0
2	CHL1_ UPDATA _IF	通道 1 数据更新标志，写 1 清 0	WR	0b0
1	CHL0_ UPDATA _IF	通道 0 数据更新标志，写 1 清 0	WR	0b0
0	CAL_FINISH_IF	校准波形发送完成中断标志，写 1 清 0	WR	0b0

20.5.1.8 LSRX_CHL0FH_TIME（0x1C）

LSRX 通道 0 帧头时间寄存器

位	位名称	功能描述	读/写	默认值
24:0	CHL0FH_TIME0	通道 0 上次帧头时间	R	0x0

当检测到断相后，通道 0-3 帧头时间寄存器将同步清零

20.5.1.9 LSRX_CHL1FH_TIME（0x20）

LSRX 通道 1 帧头时间寄存器

位	位名称	功能描述	读/写	默认值
24:0	CHL1FH_TIME0	通道 1 上次帧头时间	R	0x0

当检测到断相后，通道 0-3 帧头时间寄存器将同步清零

20.5.1.10 LSRX_CHL2FH_TIME（0x24）

LSRX 通道 2 帧头时间寄存器

位	位名称	功能描述	读/写	默认值
24:0	CHL2FH_TIME0	通道 2 上次帧头时间	R	0x0

当检测到断相后，通道 0-3 帧头时间寄存器将同步清零

20.5.1.11 LSRX_CHL3FH_TIME（0x28）

LSRX 通道 3 帧头时间寄存器

位	位名称	功能描述	读/写	默认值

仅供配合单位使用 绝密

24:0	CHL3FH_TIME0	通道 3 上次帧头时间	R	0x0

当检测到断相后，通道 0-3 帧头时间寄存器将同步清零

20.6 软件操作流程

20.6.1 校准波形输出

- 按照需求配置 LSRX 校准输出配置寄存器，选择输出口，配置输出特殊字符以及低电平长度；
- 配置 LSRX 中断使能寄存器，使能校准波形发送完成中断；
- 配置 LSRX 使能寄存器，开启 LSRX 模块使能；
- 配置 LSRX 校准输出配置寄存器，配置完毕开始发送；
- 等待中断拉起，完成一次校准波形输出；
- 读取 RA9102M 的 RCFreq 寄存器或通过 LSTX 上报获取校准结果，通过该结果，可推算出 RA9102M 内部 RC 频率

20.6.2 RN8209C 单相表

- 配置 RN8209C 芯片为硬件校准；
- 配置 LSRX 接口控制寄存器 LSRX_CTL；
- 根据 RN8209C 芯片 LSTX 输出方案配置 UART；
- 完成一次校准波形输出；
- 将 RCFreq 寄存器值乘以 2 加 1 后写入到 LSRX 参数寄存器中；
- 配置 LSRX 数据更新中断使能，使能 LSRX；
- 使能对接的 UART 模块，根据 RN8207E 芯片 LSTX 输出方案配置波特率，使能 dma；
- 配置开启 RN8209C 芯片 LSTX；
- 开始接收数据。中断拉起，根据前后帧到达时间计算帧间隔，推算 RN8209C 内部频率是否变化，若变化重复步骤 4,5 进行校准；

20.6.3 RN8207E 三相锰铜表

- RN8207E 上电复位后 LSTX 自动启动发送；
- 配置 LSRX 接口控制寄存器 LSRX_CTL，选择对接的 UART 口，使能 LSRX 空闲检测；
- 配置 LSRX 中断使能寄存器，使能通道 0-3 的数据更新中断；
- 配置 LSRX 使能寄存器，开启 LSRX 模块使能；
- 配置使能对接的 UART 模块，根据 RN8207E 芯片 LSTX 输出方案配置波特率，使能 DMA；
- LSRX 模块检测到 LSTX 空闲时，开启 UART 接口接收功能，开启接收数据；
- 数据更新中断拉起，及时将 LSRX 中帧头时间寄存器的数据读出，对接收帧计数，按位清除标志位；
- 当接收帧数等于 N 时，检验 N 帧数据的校验和及 PEAK 值是否合法；
- 软件对合法数据进行计算，修正过零时间；
- 软件根据过零时间计算各路相位夹角。

仅供战略合作单位使用 绝密

21 LPUART

21.1 简介

低功耗通用串口 LPUART 模块能够实现有限功耗的全双工 UART 通信。工作时钟只需要配置为 32.768kHz 就可以达到 9600 波特率通信。LPUART 可以在低频模式下工作实现低功耗异步数据收发。在 CPU 处于 SLEEP 模式时，检测到唤醒事件后，LPUART 可产生唤醒中断快速唤醒 CPU。

LPUART 协议包括两个数据线 LPUART_TX 和 LPUART_RX，其中 LPUART_TX 为发送数据线，LPUART_RX 为接收数据线。该模块的功能主要包括 3 个部分：配置数据帧格式，进行数据串行发送；检测起始位，进行数据接收；从低功耗模式唤醒。

21.2 特点

- 32.768k 工作时钟下最大 9600 波特率，波特率范围 300~9600bps
- 发送接收缓存支持各自独立 4 字节 FIFO
- 支持数据位宽为 5/6/7/8bit，停止位 1bit 或 2bit
- 奇偶校验位 支持奇校验、偶校验、全 0/1、无校验位或用户自定义校验位
- 支持 4 种低功耗唤醒方式：RX 下降沿唤醒、起始位检测唤醒、（单帧或多帧）数据接收完成唤醒、一帧数据匹配唤醒
- 发送和接收中断使能独立
- 支持 38kHz 红外调制输出
- 接收支持空闲帧检测

21.3 结构框图



图 21-1 LPUART 模块结构示意图

合作单位使用 绝密

21.4 接口时序

通过对 LPUART_MODE 寄存器的 DATLEN 位进行编程，数据帧的长度可以设置为 5~8 位。一帧数据的格式为：起始位+数据位+校验位+停止位。

默认情况下，TX 和 RX 的起始位是低电平，结束位为高电平，也可以通过极性配置将每位信号极性反转。奇偶校验位设置在数据的最后一位，停止位可以设置为 1bit 或 2bit。若校验位选择用户自定义校验位并设置高位数据先发送，则先发送校验位。

空闲帧是一段包括起始位和停止位的连续一帧数据长度的高电平，从上一帧的停止位结束开始计算，数据的长度不同空闲帧的长度也不同。



图 21-2 LPUART 数据帧结构

21.5 功能描述

21.5.1 LPUART 的 FIFO 功能

LPUART 具有一个宽度 9 位的发送 FIFO 和接收 FIFO，FIFO 深度都是 4。当发送 FIFO 状态为空/半空，接收 FIFO 状态为非空/满/半满都会置起中断标志位，可以配置中断使能。发送和接收 FIFO 分别在发送使能和接收使能开启时重置。

发送端使能时，向 LPUART_TXD 寄存器写入数据的指令会向 TXFIFO 增加一个数据，写入到 LPUART_TXD 寄存器的数据会在 TXFIFO 中排队。当 TXFIFO 置起空和半空标志时都可以继续进行写操作，不需要在每次写入时判断 TXFIFO 是否为全空：

① 产生 TXFIFO 空标志时软件控制向 TXFIFO 写入 4 字节；

② 产生 TXFIFO 半空标志时软件控制向 TXFIFO 写 2 字节。

接收端 RXFIFO 的非空/半满/全满标志均表示数据可以读取，读取 LPUART_RXD 会返回输入到 RXFIFO 中的最早数据。

① 当 RXFIFO 全满时可以产生中断软件一次读取 4 字节数据；

② 当 RXFIFO 半满时可以产生中断软件一次读取 2 字节数据；

③ 当接收端检测到空闲帧时，认定为当前数据包传输结束，自动关闭波特率发生器使能，当中断信号使能时可以产生空闲中断软件读取 RXFIFO 的数据。

仅供锐能合作单位使用 绝密

21.5.2 发送引擎

21.5.2.1 发送特性

发送引擎包括发送控制寄存器、发送缓冲寄存器和发送移位寄存器。发送引擎可以根据控制寄存器的配置发送数据长度、奇偶校验位、停止位宽度。

在第一次发送时向发送控制寄存器设置发送使能位 TE，在数据传输过程中不能重置 TE。在 LPUART 传输期间，TX 引脚默认先发送最低位 LSB。

向 LPUART_TXD 写入要发送的数据时会向 TXFIFO 增加一个数据，写入的数据会在 TXFIFO 中排队。读 LPUART_TXD 寄存器返回 TXFIFO 中最早的数据。

数据全部写完后，必须等待 LPUART_STA 的 TXIF 位和 TXFFIF 位都等于 1，表示全部帧发送完成且 TXFIFO 和移位寄存器均为空，才能进入 SLEEP 模式。

21.5.2.2 单字节通信流程

TXFNFIF 标志由硬件置 1，表示 TXFIFO 未满，下一个数据可以写到 LPUART_TXD 寄存器中而且不会覆盖旧数据。

正在发送时，对 LPUART_TXD 寄存器的写入指令将数据存储在 TXFIFO 中，等到当前正在进行的传输结束时，将数据复制到移位寄存器中。TXFIFO 空时，TXFEIF 为 1，表示可向 TXFIFO 写入 4 字节；半空时,TXFHEIF 为 1，表示可继续写入 2 字节。若使能了 TXFIFO 的中断则可以产生空/半空中断。

如果当前帧已经发送完，表示缓冲寄存器空，TXIF 将在一帧的最后一个结束位变为高电平。如果设置了 TXIE 可以产生中断。向寄存器写入最后一个数据后，必须等待 TXIF=1 和 TXFEIF=1 后才能禁用 LPUART 或者 MCU 进入 SLEEP 模式。



图 21-3 单字节发送时序示意

21.5.3 接收引擎

21.5.3.1 传输特性

数据位宽 5/6/7/8bit，在 LPUART_MODE 寄存器中设置 DATLEN 位和停止位长度 STOPS。

在 LPUART 接收期间，数据首先通过 RX 引脚移位最低位。如果使能内部回环，则将发送端 TX 和接收端 RX 在模块内部短接。

RXFNEIF 位置 1，表示 RXFIFO 非空，读取 LPUART_RXD 会返回输入到 RXFIFO 中的最早数据。在 RXFIFO 为空时，RXFNE 位清零。RXFIFO 已满时，必须在结束接收下一个字符前读取 RXFIFO 中的第一条数据，以免发生溢出错误。

如果接收期间已经检测到帧错误、噪声错误、溢出错误，对应错误标志位置 1。

仅供战略合作单位使用 绝密



图 21-4 单字节接收时序示意

21.5.3.2 起始位检测

检测 RX 线的下降沿，然后在起始位的中间位置采样，确认维持为 0。如果起始位采样判断为 1，则设置噪声错误标志 NEIF，该起始位被丢弃，接收器等待一个新的起始位。

21.5.3.3 停止位配置

1 stop bit ：在停止位采样位置进行取样

2 stop bit ：在第二个停止位的位置取样，第一个停止位不用来检查帧格式错误

21.5.3.4 空闲帧检测

当使能 RXFIFO 时，如果 RXFIFO 设置了半满或全满标志但在接收完最后一帧后没有达到 FIFO 阈值，则 FIFO 有可能一直在等待接收数据，导致缓存的数据没有被及时读出，需要利用空闲帧检测来判断。

软件使用示例：在接收使能打开，接收到数据时，空闲帧检测开启，当检测到 RX 线高电平超过一帧数据长度时，产生空闲帧中断标志，若使能了中断进入相应的中断服务程序。当标志置起时，停止空闲帧检测，直至下次有数据接收再重新开始检测。若使能了空闲帧中断可以产生中断标志。

21.5.3.5 接收错误判断

- **溢出错误**

接收移位寄存器准备好将数据传到 FIFO 且接收 FIFO 已满时会发生溢出错误。在 RXFIFO 中存在一个空闲位置之前，数据无法从移位寄存器中传送到 LPUART_RXD 寄存器。RXFIFO 设置了满和半满标志，如果 RXFFIF=1 时还接收新数据就产生溢出错误。发生上溢错误时：OEIF 位置 1，RXFIFO 中的数据不会丢失，移位寄存器将被覆盖，溢出期间接收到的数据都会丢失。

- **帧格式错误**

当结束位没有在预期接收时间被识别（即停止位采样值=0）。检测到帧错误时：FEIF 由硬件设置、无效数据从移位寄存器传输到 LPUART_RXD。单字节通信时，模块会由 RXFNE 位产生中断，如果发生帧格式错误，FEIF 置位。

21.5.4 波特率发生器

因为 LPUART 不能够直接通过整数分频得到所需波特率，因此需要通过小数分频的方式实现 9600bps。

小进战略合作单位使用 绝密

在 LPUART 模块中，使用前置双模小数分频方式产生，不同波特率对应的寄存器按位分频配置需要分别配置，Bit0 的位调制数必须设为 1。

表 21-1 LPUART 按位分频配置

波特率/bps	LPUART_BAUD.BAUD	LPUART_BAUD.MCTL											
		Bit 0	Bit 1	Bit 2	Bit 3	Bit 4	Bit 5	Bit 6	Bit 7	Bit 8	Bit 9	Bit 10	Bit 11
300	101/110/111	1	1	0	0	0	0	0	0	0	0	0	1
600	100	1	1	1	1	1	1	1	0	0	0	0	0
1200	011	1	1	1	0	0	0	0	0	0	0	1	0
2400	010	1	1	0	1	1	0	1	1	0	1	1	0
4800	001	1	0	1	1	1	1	1	0	1	1	1	1
9600	000	1	0	1	0	0	1	0	1	0	0	1	0

21.5.5 奇偶校验位配置

在 LPUART_MODE 寄存器中设置 PARS 奇偶校验位。在 5/6/7/8bit 长度的数据传输时可以配置校验位。

接收时进行奇偶校验检查：如果奇偶校验检查失败，则 LPUART_STA 寄存器的 PEIF 置 1；如果 PEIE 位为 1 则会产生中断。接收端不检查用户自定义校验位。

发送时的奇偶校验生成：如果 PARS 位不为 000 或用户自定义校验位，则在数据寄存器中所写入的数据会先进行传送，然后再传输一位奇偶校验位（偶校验，1 的数量为偶数；奇校验，1 的数量为奇数）。若发送端选择用户自定义校验位，则在 LMSB=1 时先发送校验位。

21.5.6 LPUART 低功耗唤醒模式

LPUART 在 Sleep 模式下进行数据接收并唤醒 CPU。在系统内核时钟关闭之前需要使用寄存器配置唤醒方式和唤醒中断使能，直到特定事件到来后唤醒芯片退出睡眠模式。LPUART 支持 4 种低功耗唤醒事件，可以在寄存器中配置：RX 下降沿唤醒、起始位检测唤醒、数据接收完成唤醒和一帧数据匹配唤醒。

进入低功耗模式之前，LPUART 确保没有进行数据收发（检查 BUSY 标志），进入休眠模式后会关闭内核时钟。LPUART 模块时钟在休眠时不关闭，在检测到 RX 下降沿时自动开启数据接收。还需要提前配置 LPUART_MODE 的 WUSEL 选择唤醒中断事件，将 WUFIE 位置 1 使能 LPUART 低功耗唤醒中断，将 RE 置 1 打开接收使能，再进入 SLEEP 模式。

21.5.6.1 RX 下降沿检测唤醒

芯片在休眠模式下仍旧保持 RX 引脚的监听，配置寄存器 LPUART_MODE 的 RX 下降沿检测中断使能 WUSEL。当在休眠模式下接收机检测到 RX 下降沿事件打开模块时钟，自动启动数据接收，并请求唤醒 CPU。下降沿唤醒没有进行起始位的噪声检测。

21.5.6.2 起始位检测唤醒

配置寄存器进行起始位检测唤醒。在监听到 RX 下降沿后，在起始位中间位置采样值为 0 时判断为起始位，在起始位结束时向 MCU 发送唤醒事件。

21.5.6.3 数据接收完成唤醒

在休眠模式下，监听到 RX 端下降沿后，开始接收数据并缓存，在数据接收完毕后，不进行数据匹配，

仅供战略合作单位使用

直接产生中断唤醒 CPU。

LPUART 的唤醒中断源可以设置为：

RXFNEIF 标志（RXFIFO 非空，已接收到 1 字节），RXFNEIE 必须在休眠前置 1。

RXFHFIF 标志（RXFIFO 半满，已接收到 2 字节），RXFHFIE 必须在休眠前置 1。

RXFFIF 标志（RXFIFO 已满，已接收到 4 字节），RXFFIE 必须在休眠前置 1。

21.5.6.4 一帧数据匹配唤醒

提前在数据匹配寄存器中配置好 MDATA 数据，在休眠模式下第一帧接收时按位比较第一帧数据与 MDATA 数据，如果数据匹配成功则 MDATIF 标志位为 1，触发中断，可以用于休眠模式下的数据接收唤醒；如果数据匹配失败则忽略收到的数据。在休眠模式时，如果 RXFNEIF=0，则将下一次接收到的数据帧确定为第一帧进行数据匹配。

21.6 寄存器

LPUART 模块的寄存器基址

模块名	Core0 基址	Core1 基址
LPUART	0x2002_0000	0xA002_0000

LPUART 接口的寄存器偏移地址

寄存器名	地址偏移量	描述
LPUART_MODE	0x0	LPUART 模式配置寄存器
LPUART _IE	0x4	LPUART 中断使能寄存器
LPUART_STA	0x8	LPUART 状态指示寄存器
LPUART_BAUD	0xC	LPUART 波特率调制寄存器
LPUART_TXD	0x10	LPUART 发送数据缓冲寄存器
LPUART_RXD	0x14	LPUART 接收数据缓冲寄存器
LPUART_DMR	0x18	LPUART 数据匹配寄存器

注：LPUART_MODE & LPUART_BAUD 在传输期间禁止修改。

21.6.1 LPUART_MODE（0x00）

LPUART 模式配置寄存器

复位值：0x0

位	位名称	功能描述	读/写	复位值
31:15	---	预留	R	0x0
14:13	WUSEL	唤醒中断事件配置 00：START 起始位检测 01：RX 下降沿检测 10：数据接收完成 11：一帧数据匹配成功	RW	0x 0
12	ILBE	内部回环使能位 0：内部回环禁止 1：内部回环使能，TX 与 RX 在模块内部短接	RW	0
11	LMSB	LSB/MSB 传输机制选择方式 0：LSB 先传	RW	0x 0

仅供战略合作单位使用 绝密

		1：MSB 先传 注：当 PARS 选择为用户自定义校验时，校验位当做数据扩展最高位，若此时选择方式为 MSB，最先传输的将是校验位		
10	STOPS	停止位宽选择 0：1-bit 停止位 1：2-bit 停止位	RW	0x 0
9:7	PARS[2:0]	校验位选择位 000：无校验 001：奇校验 010：偶校验 011：固定为 0 校验 100：固定为 1 校验 101/110/111：用户自定义校验	RW	0x 0
6:5	DATLEN[1:0]	传输数据宽度位（不包括校验位） 00：5-bit 01：6-bit 10：7-bit 11：8-bit	RW	0x 0
4	IRPOL	红外调制输出极性选择 0：正极性，即默认驱动电平保持为高，低电平调制输出 1：负极性，即默认驱动电平保持为低，高电平调制输出 注：IRPOL 只决定空闲输出（无效电平）时的电平高低，不影响有效数据期间的电平	RW	0x 0
3	NEG	发送和接收数据极性配置 0：正极性，默认驱动电平为高 1：负极性，默认驱动电平为低	RW	0x 0
2	IRE	红外调制输出功能配置 0：关闭 1：打开	RW	0x 0
1	RE	LPUART 接收器使能位 0：关闭 1：打开	RW	0x 0
0	TE	LPUART 发送器使能位 0：关闭 1：打开	RW	0x 0

21.6.2 LPUART_IE（0x04）

LPUART 中断使能寄存器

默认复位值：0x0

位	位名称	功能描述	读/写	复位值
31:14	---	预留	R	0x0
13	RXFFIE	接收 FIFO 满中断标志使能 0：不使能	RW	0x0

仅供锦合作单位使用 绝密

		1：使能		
12	RXFHFIE	接收 FIFO 半满中断标志使能 0：不使能 1：使能	RW	0x0
11	RXFNEIE	接收 FIFO 非空中断标志使能 0：不使能 1：使能	RW	0x0
10	TXFHEIE	发送 FIFO 半空中断标志使能 0：不使能 1：使能	RW	0x0
9	TXFEIE	发送 FIFO 空中断标志使能 0：不使能 1：使能	RW	0x0
8	IDLEIE	空闲帧检测中断使能 0：关闭中断 1：打开中断	RW	0x0
7	NEIE	起始位噪声检测使能 0：关闭中断 1：打开中断	RW	0x0
6	DEIE	数据错误使能 0：关闭中断 1：打开中断	RW	0x0
5	FEIE	帧格式错误使能 0：关闭中断 1：打开中断	RW	0x0
4	OEIE	溢出错误使能 0：关闭中断 1：打开中断	RW	0x0
3	PEIE	奇偶校验错误使能 0：关闭中断 1：打开中断	RW	0x0
2	WUFIE	从休眠模式下唤醒中断使能，必须在进入休眠模式之前打开中断使能，仅在休眠模式下 WUF 有效。唤醒后软件关闭该中断使能。 0：关闭中断 1：打开中断	RW	0x0
1	RXIE	接收数据完成中断使能 0：关闭中断 1：打开中断	RW	0x0
0	TXIE	发送数据完成中断使能 0：关闭中断 1：打开中断	RW	0x0

仅供指合作单位使用 绝密

21.6.3 LPUART_STA（0x08）

LPUART 状态指示寄存器

复位值：0x0

位	位名称	功能描述	读/写	复位值
31:23	---	预留	R	0x0
22:20	RXFCNT[2:0]	接收 FIFO 内数据个数	R	0x0
19:17	TXFCNT[2:0]	发送 FIFO 内数据个数	R	0x0
16	RXFFIF	接收 FIFO 满中断标志位，写 1 清零 0：非满 1：已满	RW	0x0
15	RXFHFIF	接收 FIFO 半满中断标志位，表示接收 FIFO 有 2 个数据，写 1 清零 0：非半满 1：半满	RW	0x0
14	RXFNEIF	接收 FIFO 非空中断标志，写 1 清零 0：已空 1：非空	RW	0x0
13	TXFF	发送 FIFO 满标志，写 1 清零或硬件自动清零 0：未满 1：已满	RW	0x0
12	TXFHEIF	发送 FIFO 半空中断标志位，表示发送 FIFO 中有 2 个空位，写 1 清零 0：非半空 1：半空	RW	0x0
11	TXFEIF	发送 FIFO 空中断标志位，写 1 清零 0：非空 1：已空	RW	0x1
10	RBUSY	接收状态标志位 0：没有接收 1：正在接收数据	R	0x0
9	TBUSY	发送状态标志位 0：没有发送 1：正在发送标志位	R	0x0
8	IDLEIF	空闲帧检测中断标志，写 1 清零 0：未检测到空闲帧 1：检测到空闲帧	RW	0x0
7	NEIF	起始位噪声检测标志，写 1 清零 0：无噪声 1：有噪声	RW	0x0
6	DEIF	数据错误标志，写 1 清零 LPUART 发送 FIFO 已满后继续写 LPUART 发送寄存器，该	RW	0x0

仅供锐能合作单位使用 绝密

		位会置起 0：无错误 1：有错误		
5	FEIF	帧格式错误标志位，写 1 清零 LPUART 接收到的数据不符合帧格式标志位，即接收到的停止位是 0 而不是 1，该位会置起 0：无错误 1：有错误	RW	0x0
4	OEIF	溢出错误标志位，写 1 清零 LPUART 接收数据缓冲寄存器没有及时读取导致接收溢出 0：无错误 1：有错误	RW	0x0
3	PEIF	奇偶校验错误标志位，写 1 清零 0：无错误 1：有错误	RW	0x0
2	WUF	接收唤醒事件标志，写 1 清零 0：未发生唤醒事件 1：已发生唤醒事件 唤醒事件通过 WUSEL 选择：RX 下降沿唤醒、起始位检测唤醒、数据接收完成唤醒、一帧数据匹配唤醒	RW	0x0
1	RXIF	接收完成中断标志，写 1 清零 0：接收数据未完成 1：接收数据完成，可从数据缓冲寄存器中读出 在每帧接收完成时触发。	RW	0x0
0	TXIF	发送完成中断标志，写 1 清零 0：发送未完成 1：发送完成 当前发送字节的 STOP 位已经发送完成后触发。	RW	0x0

注：软件在进入 FIFO 中断后先读写数据，后清标志位。

21.6.4 LPUART_BAUD（0xC）

LPUART 波特率调制寄存器

复位值：0x0

位	位名称	功能描述	读/写	复位值
31:28	---	保留	R	0x0
27:16	MCTL	对应 LPUART 每个 bit 的位宽调制信号。	RW	0x0
15:3	----	保留		0x0
2:0	BAUD	波特率控制（bps） 000：9600 001：4800 010：2400 011：1200	RW	0x0

仅供战略合作单位使用 绝密

		100：600 101/110/111：300		

LPUART_BAUD 在传输期间禁止修改，LPUART_BAUD[16]必须设置为 1。

21.6.5 LPUART_TXD（0x10）

LPUART 发送数据缓冲寄存器

复位值：0x0

位	位名称	功能描述	读/写	复位值
31:9	---	预留	R	0x0
8	UP	用户自定义校验位	RW	0x0
7:0	TXDATA	发送数据寄存器	RW	0x0

21.6.6 LPUART_RXD（0x14）

LPUART 接收数据缓冲寄存器

复位值：0x0

位	位名称	功能描述	读/写	复位值
31:9	---	预留	R	0x0
8	UP	校验位	R	0x0
7:0	RXDATA	接收数据寄存器	R	0x0

21.6.7 LPUART_DMR（0x18）

LPUART 数据匹配寄存器

复位值：0x0

位	位名称	功能描述	读/写	复位值
31:8	---	预留	R	0x0
7:0	MDATA	与接收到的第一帧数据比较，如果检测到数据相同，触发唤醒中断，用于休眠模式下接收唤醒。	RW	0x0

注：仅在接收不使能时可以写入该寄存器。

21.7 软件配置流程及应用说明

21.7.1 发送流程

- 配置 LPUART 配置寄存器 LURT_CFG[2:0]选择 LPUART 与 UARTx 复用 IO 配置，并配置复用管脚；
- 对模块使能寄存器 MOD0_EN[25].LPUART_EN 位写 1 使能 LPUART 模块；
- 设定字符长度、停止位宽度、校验方式、波特率、中断使能等配置；
- 写 0x1ffff 清除 LPUART_STA 寄存器状态；
- 配置 LPUART 中断使能和优先级，编写中断服务程序。LPUART 接收、发送、错误中断为同一中断入口，需根据中断使能位及状态标志判断此时为何种中断。
- 在第一次发送时向 LPUART_MODE 的 TE 位置 1 使能发送端；
- 向发送数据缓冲寄存器写入数据；
- 等待中断事件，继续向发送数据缓冲寄存器写入数据。

仅供合作单位使用 绝密

21.7.2 接收流程

- 配置 LPUART 配置寄存器 LURT_CFG[2:0]选择 LPUART 与 UARTx 复用 IO 配置，并配置复用管脚；
- 对模块使能寄存器 MOD0_EN[25].LPUART_EN 位写 1 使能 LPUART 模块；

- 设定字符长度、停止位宽度、校验方式、波特率、中断使能等配置；
- 写 0x1ff 清除 LPUART_STA 寄存器状态；
- 配置 LPUART 中断使能和优先级，编写中断服务程序。LPUART 接收、发送、错误中断为同一中断入口，需根据中断使能位及状态标志判断此时为何种中断；
- 在第一次接收前向 LPUART_MODE 的 RE 位置 1 使能接收端；
- 等待中断事件，处理接收的数据和错误。

仅供战略合作单位使用 绝密

22 7816

内置两个 ISO7816 通道，支持外接 2 个 7816 协议接口设备。

22.1 特点

ISO7816 接口控制器具备如下特性：

- 支持标准的 ISO7816 协议，工作在主模式；
- 卡时钟输出，频率可在 1～5MHz 之间设置；
- 双数据通道接口，支持外接 2 个 7816 协议接口设备；
- 支持 7816 多种分频比设置；
- 支持 MSB 先输出的低逻辑和 LSB 先输出的高逻辑数据编码方式；
- 支持 1，2ETU 宽度的错误信号宽度设置；
- 支持 0～254ETU 宽度的 EGT 设置；
- 支持发送数据传输错误重发机制，重发次数可在 0～3 之间设置；
- 7816 卡协议栈支持接口两个（Esam 和卡）；
- 与卡接口时，并使用光耦隔离时，接收和发送建议分开

22.2 寄存器描述

ISO7816 接口的寄存器基址

模块名	Core0 基址	Core1 基址
ISO78160	0x20030000	0xA0030000
ISO78161	0x20034000	0xA0034000

ISO7816 接口的寄存器偏移地址

寄存器名	地址偏移量	描述
ISO7816_CTL	Offset+0x0	ISO7816 控制寄存器
ISO7816_CLK	Offset+0x4	ISO7816 时钟配置寄存器
ISO7816_BDDIV	Offset+0x8	ISO7816 波特率配置寄存器
ISO7816_STAT	Offset+0xc	ISO7816 状态指示寄存器
ISO7816_DAT	Offset+0x10	ISO7816 数据寄存器

22.2.1 控制寄存器

ISO7816 控制寄存器 ISO7816x_CTL

比特位	名称	描述	读 / 写标志	复位值
31	CARD_CHECK_EN	卡拔出检测使能位，只在 OLD 检测功能使能后该位有效 1：使能卡拔出检测中断功能 0：不使能卡拔出检测中断功能	RW	0
30	OLD_IRQ_EN	OLD 检测中断功能使能，只在 OLD 检测功能使能后该位有效 1：使能 OLD 检测中断功能 0：不使能 OLD 检测中断功能	RW	0
29	OLD_EN	OLD 检测功能使能 1：使能 OLD 检测功能	RW	0

供战略合作单位使用 绝密

		0：不使能 OLD 检测功能		
28	RX_GT0	接收数据 GT 选择位 1：接收数据 GT 为 1etu 0：接收数据 GT 为 2etu	RW	0
27	TX_GT0	发送数据 GT 选择位 1：发送数据 GT 为 1etu 0：发送数据 GT 为 2etu	RW	0
26	RESERVED	保留	R	0
25	IO_EN	数据为双向使能信号 1：7816_IO 端口为双向信号 0： 7816_IO 端口为单向信号，只输出，数据输入从 7816_I 端口输入。	RW	1
24:17	EGT	EGT 宽度选择值(0~255)，额外保护时间 N 默认值 N=0。 在 0 到 254 范围内，N 表示在准备好接收下一字符之前，卡要求从前一个字符（也是由卡或接口设备发送的）的起始沿开始的下列延迟： 12 etu +（Q×(N/f)） 公式中，Q 应取下面两个值中的一个： F/D，即用于计算 etu 的值，当 T=15 不存在于复位应答中时， Fi/Di，当 T=15 存在于复位应答中时。 N=255 表示在传输协议期间，两个连续字符的起始沿之间的最小延迟在传输的两个方向上是相同的。这个最小延迟值是 T=0 时，12etu T=1 时，11etu	RW	0
16: 14	REP_CNT	数据奇偶校验出错时自动重发次数控制 000：0 次　001：1 次 010：2 次　011：3 次 100：4 次　101：5 次 110：6 次　111：7 次	RW	011
13	RXPAR_ESEL	接收数据奇偶校验错误处理方式选择 1：奇偶校验错，根据 T=0 协议回发 error signal。置 RX_PAR_ERR 标志，进行中断。 0：奇偶校验错，不发送 error signal，置 RX_PAR_ERR 标志，直接中断。	RW	1
12:11	ERRWTH	错误信号宽度选择位 00：2 etu 01：1 etu 10：1.5 etu 11：2 etu	RW	01
10:8	PARSEL	校验位选择位	RW	010

仅供锐能合作商使用 绝密

		000：无校验 001：奇校验 010：偶校验 011：固定为零校验 100: 固定为 1 校验 其它：用户自定义校验		
7	BGT_EN	数据接收到发送的 BGT 控制位 0：关闭 BGT 功能，数据接收发送之间不插入 BGT 1：打开 BGT 功能，数据接收发送之间插入 BGT	RW	0
6	ERR_IRQ_EN	传输出错中断使能位，发送数据时数据冲突、接收数据时数据溢出以及接收数据帧格式错误 0：禁止传输出错产生中断 1：使能传输出错产生中断	RW	0
5	RX_IRQ_EN	数据接收中断使能位，使能数据从移位寄存器移入到接收缓存寄存器产生中断 0：禁止数据接收产生中断 1：使能数据接收产生中断	RW	0
4	TX_IRQ_EN	数据发送中断使能位，使能数据从发送缓存寄存器移入到移位寄存器产生中断 0：禁止数据发送产生中断 1：使能数据发送产生中断	RW	0
3	RX_EN	接收数据使能 0：禁止数据接收 1：使能数据接收	RW	0
2	TX_EN	发送数据使能 0：禁止数据发送 1：使能数据发送	RW	0
1	DIRSEL	数据编码方式选择位 0：LSB 先传的正逻辑数据编码方式 1：MSB 先传的负逻辑数据编码方式	RW	0
0	EN	ISO7816 控制器使能位 0：控制器关闭 1：控制器打开	RW	0

22.2.2 时钟控制寄存器

ISO7816 时钟控制寄存器 ISO7816x_CLK

比特位	名称	描述	读/写标志	复位值
31:4	---	预留	R	0
3	CLKO_EN	卡时钟输出使能位 0：关闭卡时钟输出 1：使能卡时钟输出	RW	0
2:0	CLKDIV	ISO7816 时钟输出 CLK_O 的分频系数	RW	010

仅供锐能微合作单位使用 绝密

		ISO7816 模块的源时钟从系统时钟 fsyspll 上直接取得 000：不分频；001：2 分频； 010：4 分频；011：8 分频 100：16 分频；101：32 分频； 其余配置值均为 32 分频；		

22.2.3 波特率系数寄存器

ISO7816 波特率系数寄存器 ISO7816x_BDDIV

比特位	名称	描述	读 / 写标志	复位值
31:23	---	预留	R	0
22	FDS_EN	使能软件配置 F/D 的系数。 1：波特率系数通过软件写入 FDS 来确定 0：波特率系数通过 FD 来确定	RW	0
21:8	FDS	软件配置的波特率系数值，该位只在 FDS_EN=1 时可写，其它情况下均为 14’d372。	RW	14’d372
7:0	FD	复位应答所传送的 8 位 FI 和 DI	RW	8’h01

22.2.4 状态寄存器

ISO7816 状态寄存器 ISO7816x_STAT

比特位	名称	描述	读/写标志	复位值
31:14	---	预留	R	0
13	CARD_OUT_FLAG	CARD_CHECK_EN 使能后该位有效，该位写 1 清零。 1：检测到卡拔出（检测到输入端口的高电平脉宽大于 50mS） 0：未测到卡拔出（检测到输入端口的高电平脉宽不大于 50mS）	R	0
12	OLD_FLAG	OLD_EN 使能后该位有效，为配合 RA9105 的接收到 OLD 信号的中断标志位，该位写 1 清零。 1：接收到 OLD 信号。 0：未接收到 OLD 信号。	RW	0
11	FRAME_ERR	接收数据帧格式错误中断标志位，该位写 1 清零 1：发送接收数据帧格式错误，当传输错误中断使能位有效时产生中断 0：未发送接收数据帧格式错误	RW	0
10	BDDIV_R	波特率匹配为指示。FI 和 DI 是否匹配指示；FD 默认为 8’h01，时钟匹配，当写入的 FD 值不匹配时该位置 1。 1：匹配 0：不匹配	R	1
9	TX_FLAG	发送缓冲区空标志。上电复位后自动置位，表示缓冲区空，可以写入数据。MCU 写入数据后标志自动清除，数据从发送缓冲寄存器移入移位寄存器后置 1。 1：数据发送缓冲区空	R	1

仅供北路电子位使用 绝密

		0：数据发送缓冲区内有数据待发送		
8	RX_FLAG	数据接收完成标志，7816 接口控制器每收到 1byte 数据，根据接收的通道相应发出一次中断。硬件置位，读数据接收缓冲寄存器清零。 1：接收到 1byte 数据，数据接收缓冲区满 0：未接收到数据，数据接收缓冲区空	R	0
7	RXBUSY	数据接收忙标志位。硬件置位，软件清零 硬件自动清置位 0：数据接收空闲 1：接收移位寄存器正在接收数据，收到起始位后自动置 1，收到停止位后自动清零	R	0
6	TXBUSY	数据发送忙标志。硬件置位，软件清零 硬件自动清置位 0：数据发送空闲 1：发送移位寄存器正在发送数据，发送起始位时置 1，发送停止位时自动清零	R	0
5	TXPAR_ERRIF	发送数据奇偶校验错误标志位。硬件置位，软件清零 对该位写 1 将清零 1：发送数据时发生奇偶校验错误 0：发送数据时无奇偶校验错误	R	0
4	RXPAR_ERRIF	接收数据奇偶校验错误标志位。硬件置位，软件清零 对该位写 1 将清零 1：接收数据时发生奇偶校验错误 0：接收数据时无奇偶校验错误	RW	0
3	COL_IF	发送数据冲突错误中断标志位。硬件置位，软件清零 对该位写 1 将清零 0：没有中断 1：中断发生	RW	0
2	OVL_IF	接收数据溢出错误标志位。硬件置位，软件清零 对该位写 1 将清零 0：无溢出错误 1：中断发生，接收缓冲寄存器未被读出，又接收到新的数据，溢出错误标志有效	RW	0
1	RXIF	数据接收中断标志位。数据从移位寄存器移入接收缓存寄存器后置 1。硬件置位，软件清零 对该位写 1 将清零 0：没有中断 1：中断发生	RW	0
0	TXIF	数据发送中断标志位。数据从发送缓冲寄存器移入移位寄存器后置 1。 硬件置位，软件清零 对该位写 1 将清零 0：没有中断	RW	0

仅供联合作业单位使用 绝密

		1：中断发生		

22.2.5 数据寄存器

ISO7816 数据寄存器 ISO7816x_DAT

比特位	名称	描述	读/写标志	复位值
31:9	--	保留	R	0
8	DATA[8]	当 parse 为用户自定义模式时，为数据帧中的 PARITY 位 往该寄存器写入待发送的数据； 读该寄存器得到的数据为接收到的数据；	RW	0
7:0	DAT	数据寄存器 往该寄存器写入待发送的数据； 读该寄存器得到的数据为接收到的数据；	RW	0

22.3 软件配置流程及应用说明

- 通过 SCU 模块设置或查询 ISO7816x 的安全属性，详情参见 SCU 模块；
- 使能系统控制章节中的 MOD0_CKE 寄存器的对应位，MOD0_CKE[11]对应 ISO78160，MOD0_CKE[12]对应 ISO78161；
- 根据 ISO7816x 的安全属性，配置 GPIO，确保模块复用的 IO 口与模块满足 SCU 安全规则；
- 配置 ISO7816x_CTL 寄存器，设置 ISO7816x 的开启功能；
- 配置 ISO7816x_CLK 寄存器，设置 ISO7816x 的时钟分频；
- 配置 ISO7816x_BDDIV 寄存器，设置 F/D 的系数与波特率系数；
- 开启中断，设置 GIC 配置中断的分配，详情参见 GIC 模块；
- 使能模块，打开 ISO7816x_CTL[0]，使用 ISO7816x 进行通信。

仅供战略合作伙伴使用 绝密

23 USART

23.1 简介

USART（Universal Synchronous Asynchronous Receiver Transmitter，通用同步异步收发器）提供了一种灵活的全双工数据交换方式，适用于需要使用工业标准 NRZ 异步串行数据格式的外部设备。USART 通过使用分数波特率生成器，提供更精确的波特率。支持同步单向通信、半双工单线通信和 modem 操作（CTS/RTS）。支持使用 DMA 控制器的 DMA 通道，以实现高速数据通信。

23.2 特点

USART 的主要特点如下：

- 全双工异步通信。
- 两个用于发送和接收数据的内部 FIFO：
  - FIFO 的宽度为 9 位，
  - FIFO 的深度为 16。
- 通用可编程的发送和接收波特率：
  - 整数波特率生成系统，
  - 小数波特率生成系统。
- 可编程数据字长度（5/6/7/8/9 位）。
- 可配置 TX 和 RX 中的停止位（0.5/1/1.5/2 个停止位）。
- 奇偶校验控制：
  - 发送奇偶校验位，
  - 检查接收数据字节的奇偶性。
- 单线半双工通信。
- 用于同步传输的发送器时钟输出。
- 支持 DMA 控制器的 DMA 访问，以进行高速数据通信。
- 发送器和接收器有单独的使能位：
  - TX 和 RX 可以分别在 DMA 或 CPU 模式下工作。
- 支持硬件流控制模式。
- 带有标志的中断源：
  - 支持 RX IDLE 超时中断，
  - 支持 RX_FIFO/TX_FIFO 水位标记中断。

USART 外设中实现的全部功能如下表所示。

表 23- 1 USART 实现

USART 特点	USART
Modem 硬件流控制	支持
使用 DMA 进行连续通信	支持
同步模式	支持
单线半双工通信	支持
接收器超时中断	支持
自动波特率检测	支持
USART 数据长度	5,6,7,8 和 9 位

仅供设备合作单位使用 绝密

Tx/Rx FIFO	支持
Tx/Rx FIFO 位宽	9 位
Tx/Rx FIFO 深度	16

23.3 结构框图



图 23- 1 USART 结构框图

23.4 引脚定义

接口通过三个引脚连接到另一个设备。USAR 异步双向通信至少需要两个引脚：接收数据输入（RX）和发送数据输出（TX），同步双向通信则额外需要一个时钟输出（CK）。

RX：接收数据输入是串行数据输入。通过区分有效传入数据和噪声，使用多数投票采样技术进行数据恢复。

TX：发送数据输出。当发送器被禁用时，该输出引脚返回其 I/O 端口配置值。当发送器被使能且没有数据需要被发送时，TX 引脚为高电平。在单线模式下，该 I/O 用于发送和接收数据。

通过这些引脚，在正常 USART 模式下传输和接收串行数据帧，包括：

- 一个传输或接收前的空闲线
- 一个起始位
- 一个数据字（5/6/7/8/9 位），最低有效位优先传输
- 0.5、1、1.5、2 个停止位表示帧结束
- 此接口使用分数波特率生成器，带 13 位整数和 3 位小数
- 一个状态寄存器（USARTx_STA）
- 数据寄存器（USARTx_TXDATA/USARTx_RXDATA）
- 一个波特率寄存器（USARTx_DIV）-（18 位整数以及可配使能的 3 位小数）

在同步 master/slave 模式下需要以下引脚：

- CK：此引脚在同步主模式下作为时钟输出。在同步主模式下，此引脚输出与 SPI 主模式相对应的发送器数据时钟（起始位和停止位上没有时钟脉冲，并且有一个软件选项可配置是否在最后一个数据位上发送时钟脉冲）。可以并行地在 RX 上同步接收数据。这可以用来控制具有移位寄存器的

仅供测试合作单位

外设（例如 LCD 驱动）。时钟相位和极性是软件可编程的。

在硬件流控制模式下需要以下引脚：

- CTS：Clear To Send，允许发送。当驱动高电平时，此信号在当前发送结束时阻止数据发送。
- RTS：Request To Send，请求发送。当它为低电平时，此信号表示 USART 已准备好接收数据。

23.5 功能描述

23.5.1 发送器

发送器可以发送 5、6、7、8 或 9 位的数据字，这具体取决于 USARTx_SETUP[6:4]寄存器。当发送使能位（USARTx_TXCTRL[0]）被设置时，发送移位寄存器中的数据将通过 TX 引脚输出，相应的时钟脉冲将通过 CK 引脚输出。

23.5.1.1 字符发送

在 USART 发送期间，数据通过 TX 引脚以最低有效位优先的方式移出。在这种模式下，TXFIFO 缓冲区的 USARTx_TXDATA 寄存器作为 FIFO 条目，发送状态机将这些条目逐个从 FIFO 中移出。

每个字符帧开始于一个起始位，即对应于一个比特周期的低电平。字符帧以可配置长度的停止位结束。

USART 支持以下停止位：0.5、1、1.5 和 2 个停止位。

23.5.1.2 可配置停止位

每个字符帧发送的停止位数可以在 USARTx_TXCTRL[2:1]中编程。

- 0.5 个停止位：这是停止位位数的默认值
- 1 个停止位
- 1.5 个停止位
- 2 个停止位：这将由正常 USART 模式和单线模式支持

空闲帧发送也包括停止位。

23.5.2 接收器

USART 可以接收 5、6、7、8 或 9 位的数据字，这具体取决于 USARTx_SETUP[6:4]寄存器。

23.5.2.1 起始位检测

在 16 倍或 8 倍过采样时，起始位检测序列是相同的。

在 USART 中，当检测到特定位的样本时，起始位被检测到。起始位是在检测到下降沿时，之后的第二位是 0，并且至少第七、第八、第九位中的两位是 0。这个序列是：1110X0XXX000XXXXXX。

仅供战略合作单位使用 绝密



图 23-2 起始位检测

如果特定位不完整，起始位检测将中止，接收器将返回到空闲状态（无标志位置 1），然后等待下降沿。

起始位的确认如下：

- 第一次采样在第 3 位为 0。
- 第二次采样在第 7、8 和 9 位也发现有 2 位为 0。

23.5.2.2 字符接收：

在 USART 接收期间，数据通过 RX 引脚以最低有效位优先的方式（默认配置）移出。

在 USART 接收期间，数据通过 RX 引脚以最低有效位优先的方式移入。在这种模式下，RXFIFO 缓冲区接收数据作为 FIFO 条目，ICB 总线可以通过访问 USARTx_RXDATA 寄存器按顺序获取这些数据。

23.5.2.3 数据采样

数据采样技术通过区分有效传入数据和噪声来进行数据恢复。当实际波特率分频器是 15 时，第 7、8、9 位的采样将决定这个比特帧是 0 还是 1。数据采样如下图所示。

当实际波特率分频器为偶数时，每个数据帧的采样位置（USARTx_SETUP[18:17]）可以设置。



图 23-3 数据采样

表 23-2 从采样数据中检测噪声

采样值	接收到的比特值	数据有效性
000	0	有效
001	0	有效

010	0	有效
011	1	有效
100	0	有效
101	1	有效
110	1	有效
111	1	有效

可以通过 USARTx_TXCTRL[2:1]的控制位配置要接收的停止位位数，如果在停止位帧中间有低电平，RX_FRAME_ERROR(USARTx_STA[8])标志将被置位，而这在 uart 协议中是被禁止的。

23.5.3 波特率生成

接收器和发送器（RX 和 TX）的波特率都设置为与 USARTx_DIV 寄存器中的整数和小数值相同的值。

Tx/Rx baud= fclk/(USART_DIV+1)

fclk: 输入时钟(icb_clk)到外设。

如果小数使能位(USARTx_SETUP[19])被打开，实际的分频数是 USARTx_DIV[20:0]，0~2 位是小数部分，20~3 位是整数部分。当小数使能位关闭时，实际的分频数是 USARTx_DIV[18:0]，都是整数部分。

23.5.4 自动波特率检测

USART 可以基于接收到一个字符帧，检测并自动设置 RX_LOW_LEVEL_CNT[31:0]寄存器的值。自动波特率检测在以下两种情况下非常有用：

- 事先不知道系统通信速度。
- 系统使用相对低精度的时钟源，该机制允许在不测量时钟偏差的情况下获得正确的波特率。

无需配置使能，当模块检测到起始位的下降沿开始计数，检测到 RX 信号的第一个上升沿停止计数。并将 RX_LOW_LEVEL_CNT[31]（RX_HIGH_LEVEL_DETECT）置 1，低电平持续时间内的计数值存放于 RX_LOW_LEVEL_CNT[19：0]（RX_LOW_LEVEL_LENGTH）内。

23.5.5 奇偶校验控制

可以通过在 USARTx_SETUP 寄存器中设置奇偶校验使能位，来使能奇偶校验控制（在发送中生成奇偶校验位和在接收中检查奇偶校验）。根据长度位和奇偶校验选择位（偶校验或奇校验）定义帧长度。

23.5.5.1 偶校验

对奇偶校验位进行计算，使得帧内 5、6、7、8 或 9 个 LSB 位（取决于帧长度）和该校验位本身，共有偶数个“1”。

23.5.5.2 奇校验

对奇偶校验位进行计算，使得帧内 5、6、7、8 或 9 个 LSB 位（取决于帧长度）和该校验位本身，共有奇数个“1”。

23.5.6 USART 同步模式

通过将 USARTx_SETUP 寄存器中的 CLKEN 位写为 1 来设置同步模式。USART 允许用户在主模式下控制双向同步串行通信。CK 引脚是 USART 发送器时钟的输出。在起始位和停止位期间，不会向 CK 引脚发送时钟脉冲。根据 USARTx_SETUP 寄存器中 LBCL 位的状态，将在最后一个有效数据位（地址标记）期

仅供战略合作单位使用 绝密

间生成或不生成时钟脉冲。USARTx_SETUP 寄存器中的 CPOL 位允许用户选择时钟极性，USARTx_SETUP 寄存器中的 CPHA 位允许用户选择外部时钟的相位。在空闲时，外部 CK 时钟不会被激活。在同步模式下，USART 发送器的工作方式与异步模式完全相同。但是，由于 CK 与 TX 同步（根据 CPOL 和 CPHA），TX 上的数据是同步的。在这种模式下，USART 接收器的工作方式与异步模式不同。如果 RXEN=1，数据将在 CK 上被采样（上升沿或下降沿，取决于 CPOL 和 CPHA）。

USART 仅支持主机模式，即 USART 的 CK 信号是是输出信号，不支持配置为从机接收时钟信号。



图 23- 4 USART 同步传输示例



图 23- 5 USART 数据时钟时序图(8 位)



图 23-6 USART 数据时钟时序图(9 位)

23.5.7 单线半双工通信

USART 可以配置遵循单线半双工协议，在单线半双工模式下，TX 和 RX 引脚在内部连接。使用 USARTx_SETUP 寄存器中的 HDSEL 控制位来选择半双工和全双工通信。

一旦 HDSEL 被写为‘1’：

- TX 和 RX 线路在内部短接，
- RX 引脚无效，
- 当没有数据传输时，TX 引脚始终处于释放状态。因此，在空闲或接收时它作为标准 I/O 使用。这意味着该 I/O 必须被配置，以便将 TX 配置为复用功能开漏并外接上拉电阻。

除此之外，通信协议与正常 USART 模式相似。线路上的任何冲突都必须由软件管理（例如，使用集中式仲裁器）。特别注意的是，通信过程中需要通过软件控制发送器与接收器的使能（TXEN、RXEN）来实现数据的方向，发送数据时使能 TXEN，关闭 RXEN；接收数据时，使能 RXEN，关闭 TXEN。

23.5.8 使用 DMA 进行连续通信

USART 能够使用 DMA 进行连续通信。Rx 缓冲区和 Tx 缓冲区的 DMA 请求是独立生成的。



图 23-7 USART dma 传输流程图

23.5.8.1 使用 DMA 进行发送

通过在 USARTx_SETUP[15] 寄存器中设置 DMA_EN 位，可以为发送使能 DMA 模式。当 FIFO 为空时，数据从使用 DMA 外设配置的 SRAM 区域（请参阅相应的 DMA 章节）加载到 UART_TXFIFO，DMA-Core 将通过 ICB 总线访问发送的数据。

23.5.8.2 使用 DMA 进行接收

通过在 USARTx_SETUP[15] 寄存器中设置 DMA_EN 位，可以为接收使能 DMA 模式。当接收到一个字节数据时，数据从 UART_RXFIFO 传输到使用 DMA 外设配置的 SRAM 区域（请参阅相应的 DMA 章节），DMA-Core 将通过 ICB 总线访问接收的数据。

23.5.8.3 TX 和 RX 可以分别在 CPU 模式或 DMA 模式下工作

通过在 USARTx_SETUP[2] 寄存器中设置 SEPARATE EN 位，可以分别地在 CPU 或 DMA 中进行发送和接收。在这种模式下，USARTx_SETUP[15]寄存器中的 DMA_EN 位使能发送，USARTx_SETUP[20]中的 RX DMA EN 位使能接收。

注意：*您应该参考子系统规格以了解 DMA 控制器的可用性。如果 DMA 在子系统中不可用，您应该使用“发送器”或“接收器”章节中解释的 USART。即 CPU 模式下的发送器或接收器。*

23.5.9 硬件流控制

可以通过使用 CTS 输入和 RTS 输出来控制两个设备之间的串行数据流。下图展示了如何以这种模式连接两个 USART 设备：



图 23-8 两个 USART 之间的硬流控

可以通过在 USARTx_SETUP 寄存器中将 RTSE 和 CTSE 位写为'1'，来分别使能 RTS 和 CTS 流控制。

23.5.9.1 RTS 流控制

如果使能了 RTS 流控制(RTSE=1)，则只要 USART 接收器准备好接收新数据，RTS 就为激活状态（保持低电平）。当接收寄存器满时，RTS 为非激活状态，表示期望在当前帧结束时停止传输。下图展示了使能 RTS 流控制的通信示例。



图 23- 9 RTS 流控制

23.5.9.2 CTS 流控制

如果使能了 CTS 流控制(CTSE=1)，则发送器在发送下一帧之前会检查 CTS 输入。如果 CTS 为激活状态（保持低电平），然后才发送下一个数据（假设要发送数据，换句话说，如果 TXE=0），否则不进行发送。在传输期间如果 CTS 变为非激活状态，当前传输完成后发送器才会停止。

当 CTSE=1 时，状态位（CTS_RISE_FLAG 和 CTS_FALL_FLAG）会由硬件在 CTS 输入切换时自动设置。它指示接收器何时准备好或未准备好进行通信。如果 USART_INT_EN 寄存器中的中断使能位被置 1，将产生相应中断。下图展示了使能 CTS 流控制的通信示例。



图 23- 10 CTS 流控

23.5.10 中断

下表展示了 USART 中断请求。

表 22- 3 USART 中断请求

中断事件	事件标志	使能控制位	描述
RX FIFO 水位标记	rxip	rxie	当 RX FIFO 深度超过水位标记时产生中断。

TX FIFO 水位标记	txip	txie	当 TX FIFO 深度小于水位标记时产生中断。
奇偶校验错误	rx_error_parity	parity error en	当接收模式中发生数据奇偶校验错误时产生中断。
RX FIFO 溢出	rx_error_overflow	overflow error en	当 RX FIFO 已满且数据仍在传输时产生中断。
Cts 上升沿标志	Cts rise	ctsie rise en	当 CTS 信号有上升沿变化时产生中断。
Cts 下降沿标志	Cts fall	ctsie fall en	当 CTS 信号有下降沿变化时产生中断。
RX 帧错误	RX frame error	rx frame error en	当 RX 线上在停止位阶段为低电平时产生中断。
RX 停止位错误	RX stop bit error	rx stop bit error en	当接收到的数据的停止位检测到错误时产生中断。
Rx 空闲超时	rx idle tout status	rx idle tout irq en	当接收 FIFO 不为空，且 RX IDLE 的时间超过 RX_IDLE_TOUT_NUM 寄存器时产生中断。
Rx 水位标记超时	rx watermark tout	rx watermark tout irq en	当 RX 水位标记中断的时间超过 RX_WM_TOUT_NUM 寄存器时产生中断。
TX 传输结束	tx eot status	tx eot irq en	当数据传输完成时产生中断。
RX 传输结束	rx eot status	rx eot irq en	当数据接收完成时产生中断。

23.6 寄存器

模块名	安全基地址	非安全基地址
USART0	0x2002_4000	0xA002_4000
USART1	0x2002_8000	0xA002_8000

USARTx 寄存器偏移地址

寄存器名（x=0,1）	地址偏移量	描述
USARTx_TXDATA	0x00	发送数据
USARTx_RXDATA	0x04	接收数据
USARTx_TXCTRL	0x08	发送控制
USARTx_RXCTRL	0x0C	接收控制
USARTx_IE	0x10	中断控制
USARTx_STA	0x14	中断状态
USARTx_DIV	0x18	波特率分频器
USARTx_SETUP	0x1C	USART 配置和设置
USARTx_RX_SIZE	0x24	接收传输模式下总数据大小
USARTx_TX_SIZE	0x30	发送传输模式下总数据大小
USARTx_RX_IDLE	0x44	RX 线空闲超时设置
USARTx_RX_WM	0x48	RX 水位标记超时设置
USARTx_RX_FIFO_LEFT_ENTRY	0x4C	RX FIFO 条目计数
USARTx_TX_FIFO_LEFT_ENTRY	0x50	TX FIFO 条目计数
RX_LOW_LEVEL_CNT	0x5C	RX 低电平时间测量

仅供战略合作伙伴使用 绝密

23.6.1 USARTx_TXDATA（0x00）

发送数据寄存器

偏移地址=0x00

比特位	名称	描述	读/写	复位值
31:9	---	预留	RO	0x0
8:0	TX_DATA	发送数据	RW	0x0

23.6.2 USARTx_RXDATA（0x04）

接收数据寄存器

偏移地址=0x04

比特位	名称	描述	读/写	复位值
31:9	---	预留	RO	0x0
8:0	RX_DATA	接收数据	RO	0x0

23.6.3 USARTx_TXCTRL（0x08）

发送控制寄存器

偏移地址=0x08

比特位	名称	描述	读/写	复位值
31:21	---	预留	RO	0x0
20:16	TXCNT	发送水位标记等级	RW	0x0
15:5	---	预留	RO	0x0
4	CLR	TX 通道清除并停止传输： -1'b0：禁用 -1'b1：使能，停止并清除正在进行的传输	WO	0x0
3	CONTINUOUS	TX 通道连续模式位字段： -1'b0: 禁用 uDMA 重新加载 -1'b1:使能 uDMA 重新加载并在缓冲区传输结束时开始新的传输。在缓冲区传输结束时，uDMA 重新加载地址/缓冲区大小并开始新的传输。	RW	0x0
2:1	CFG_STOP_BIT	停止位配置： -2'b00:0.5bit -2'b01:1bit -2'b10:1.5bit -2'b11:2bit	RW	0x0
0	TXEN	发送使能 -1'b0:禁用 -1'b1: 使能	RW	0x0

23.6.4 USARTx_RXCTRL（0x0C）

接收控制寄存器

偏移地址=0x0C

比特位	名称	描述	读/写	复位值
31:21	---	预留	RO	0x0

仅供战略合作单位使用 绝密

20:16	RXCNT	接收水位标记等级	RW	0x0
15:3	---	预留	RO	0x0
2	CLR	RX 通道清除并停止传输： -1'b0：禁用 -1'b1：使能，停止并清除正在进行的传输	WO	0x0
1	CONTINUOUS	RX 通道连续模式位字段： -1'b0: 禁用 uDMA 重新加载 -1'b1: 使能 uDMA 重新加载并在缓冲区传输结束时开始新的传输。在缓冲区传输结束时，uDMA 重新加载地址/缓冲区大小并开始新的传输。	RW	0x0
0	RXEN	接收使能 -1'b0:禁用 -1'b1: 使能	RW	0x0

23.6.5 USARTx_IE（0x10）

中断控制寄存器

偏移地址=0x10

比特位	名称	描述	读/写	复位值
31:14	---	预留	RO	0x0
13	RX_EOT_IE	RX 传输完成中断使能 - 1'b0: 禁用 - 1'b1: 使能	RW	0x0
12	TX_EOT_IE	TX 传输完成中断使能 - 1'b0: 禁用 - 1'b1: 使能	RW	0x0
11	RX_WM_TOUT_IE	RX 水位标记超时中断使能 - 1'b0: 禁用 - 1'b1: 使能	RW	0x0
10	RX_IDLE_TOUT_IE	RX 空闲超时中断使能 - 1'b0: 禁用 - 1'b1: 使能	RW	0x0
9:8	---	预留	RO	0x0
7	STOP_BIT_ERR_IE	停止位中断使能 - 1'b0: 禁用 - 1'b1: 使能	RW	0x0
6	RX_FRAME_ERR_IE	RX 帧错误中断使能 - 1'b0: 禁用 - 1'b1: 使能	RW	0x0
5	CTSIE_FALL_IE	CTS 下降沿中断使能 - 1'b0: 禁用 - 1'b1: 使能	RW	0x0
4	CTSIE_RISE_IE	CTS 上升沿中断使能 - 1'b0: 禁用	RW	0x0

仅供战略合作单位使用 绝密

		- 1'b1: 使能		
3	PARITY_ERR_IE	RX 奇偶校验中断使能 - 1'b0: 禁用 - 1'b1: 使能	RW	0x0
2	OWIE	RX 溢出中断使能 - 1'b0: 禁用 - 1'b1: 使能	RW	0x0
1	RXIE	接收水位标记中断使能 - 1'b0: 禁用 - 1'b1: 使能	RW	0x0
0	TXIE	发送水位标记中断使能 - 1'b0: 禁用 - 1'b1: 使能	RW	0x0

23.6.6 USARTx_STA（0x14）

中断状态寄存器

偏移地址=0x14

比特位	名称	描述	读/写	复位值
31:18	---	预留	RO	0x0
17	RX_EOT	RX 传输完成状态 RX_SIZE 寄存器值为 0 时该位置位（接收器每接收 1 帧数据，RX_SIZE 寄存器内值减 1）	W1C	0x0
16	TX_EOT	TX 传输完成状态 TX_SIZE 寄存器值为 0 时该位置位（发送器每发送 1 帧数据， TX_SIZE 寄存器内值减 1）	W1C	0x0
15	EMPTY	接收 FIFO 为空	RO	0x1
14	FULL	发送 FIFO 已满	RO	0x0
13	RX_WM_TOUT_STATUS	当 rx 水位标记中断的触发时间超过 RX_WM_TOUT_NUM 寄存器值时，该 rx 水位标记超时中断被置位。	W1C	0x0
12	RX_IDLE_TOUT_STATUS	当接收 FIFO 不为空，且在 RX_IDLE_TOUT_NUM 期间没有接收到新的数据时，该接收超时中断被置位。	W1C	0x0
11:10	---	预留	RO	0x0
9	STOP_BIT_ERR_FLAG	如果 rx 线停止位长度不等于 USARTx_TXCTRL[2:1]寄存器中的停止位配置位，则会有停止位错误	W1C	0x0
8	RX_FRAME_ERR_FLAG	如果在停止位模式下 rx 线是低电平，将会有 rx_frame_error 状态，而且写 1 清除此状态。	W1C	0x0
7	CTS_FALL_FLAG	CTS 下降沿标志： 0:CTS 状态线上没有下降沿变化(从 1 到 0)发生 1:CTS 状态线上发生了下降沿变化(从 1 到 0)	W1C	0x0
6	CTS_RISE_FLAG	CTS 上升沿标志：	W1C	0x0

仅供战略合作伙伴使用 绝密

		0:CTS 状态线上没有上升沿变化(从 0 到 1)发生 1:CTS 状态线上发生了上升沿变化(从 0 到 1)		
5	RX_ERROR_PARITY	RX 奇偶校验错误状态标志（写 1 清除）： 0:无错误 1:RX 奇偶校验错误发生	W1C	0x0
4	RX_ERROR_FLOW	RX 溢出错误状态标志（写 1 清除）： 0:无错误 1:RX 溢出错误产生	W1C	0x0
3	RX_BUSY	RX 忙碌状态标志： 0:无 RX 传输正在进行 1:RX 传输正在进行	RO	0x0
2	TX_BUSY	TX 忙碌状态标志： 0:无 TX 传输正在进行 1:TX 传输正在进行	RO	0x0
1	RXIP	接收水位标记中断，当接收器 FIFO 内数据量大于 RXCTRL 寄存器内 RXCNT 设置值时置位	RO	0x0
0	TXIP	发送水位标记中断，当发送器 FIFO 内数据量小于 TXCTRL 寄存器内 TXCNT 设置值时置位	RO	0x0

23.6.7 USARTx_DIV（0x18）

波特率分频器寄存器

偏移地址=0x18

比特位	名称	描述	读/写	复位值
31:21	---	预留	RO	0x0
20:0	BAUD_DIV	Baud_rate = fusart_clk/(BAUD_DIV+1)。 如果分数波特率生成器被禁用，则 BAUD_DIV[18:0]是实际分频数。 如果分数波特率生成器被使能，BAUD_DIV[20:3]是实际分频数的整数部分，BAUD_DIV[2:0]是小数部分，可以设置如下： -3'b000:0 -3'b001:0.125 -3'b010:0.25 -3'b011:0.375 -3'b100:0.5 -3'b101:0.625 -3'b110:0.75 -3'b111:0.875	RW	0x0

注意：无论分数波特率生成器是否使能，BAUD_DIV[20:0]不应设置为 0 或 1。这里有两个主要原因：

1. 当 BAUD_DIV[21:0]寄存器设置为 0 时，USART 中的计数器将会下溢。
2. 存在采样数据的噪声检测逻辑。因此，RX 长度应大于 2 个 USART 的时钟，BAUD_DIV[21:0]寄存器不应设置为 1。

仅供战略合作单位使用 绝密

23.6.8 USARTx_ SETUP（0x1C）

USART 设置寄存器

偏移地址=0x1C

比特位	名称	描述	读/写	复位值
31:21	---	预留	RO	0x0
20	RX_DMA_EN	Rx 通道 DMA 模式使能，当 SEPARATE_EN 位被使能时，此位由软件确定有效状态；当 SEPARATE_EN 位被禁用时，此位由寄存器 USARTx_SETUP[15]确定有效状态。 - 1'b0: CPU 模式 - 1'b1: DMA 模式	RW	0x0
19	FRACTION_BAUD	分数波特率 - 1'b0: 关闭分数波特率生成器 - 1'b1: 打开分数波特率生成器	RW	0x0
18:17	SAMPLE_POSITION	当实际分频值是偶数时，可以在数据帧中选择此采样位置： - 2'b00: 散布：一个数据帧向上，另一个相邻帧向下 - 2'b01: 向下 - 2'b10: 向上	RW	0x2
16	VOTE_MAJORITY_EN	使能数据帧中的 2/3 多数逻辑 - 1'b0: 关闭 2/3 多数逻辑 - 1'b1: 打开 2/3 多数逻辑	RW	0x1
15	DMA_EN	DMA_EN:选择模式 - 1'b0: CPU 模式，TX 数据来自 ICB 或其他总线 - 1'b1: DMA 模式，TX 数据来自 DMA。 注意：当 SEPARATE_EN 寄存器被使能时，此位仅用于 TX 通道	RW	0x0
14	CTSE	CTS 使能： - 1'b0: CTS 硬流控禁用 - 1'b1: CTS 模式使能，只有在 CTS 输入被激活（置为 0）时才传输数据。 如果在数据传输过程中 CTS 输入变为非激活状态，传输将在当前数据传输完成后停止。 如果在 CTS 非激活状态时数据被写入 RX FIFO，传输将推迟到 CTS 变为激活状态后。。	RW	0x0
13	RTSE	RTS 使能： -1'b0: RTS 硬流控禁用 - 1'b1: RTS 模式使能，只有在 RX FIFO 有空间时才请求数据，当前字符传输完成后预期停止数据传输。当可以接收数据时，RTS 输出被激活（置为 0）。	RW	0x0
12	---	预留	RO	0x0
11	HDSEL	HDSEL：half-duplex selection，半双工选择 -1'b0:禁用，不选择半双工模式 -1'b1:使能，选择半双工模式	RW	0x0

仅供战略合作单位使用 绝密

10	LBCL	最后一位时钟脉冲：此位允许用户选择在同步模式下，与传输的最后数据位（MSB）相关的时钟脉冲是否需要输出到 CK 引脚。 -1'b0:不输出：最后一位数据的时钟脉冲不输出到 CK 引脚 -1'b1:输出：最后一位数据的时钟脉冲输出到 CK 引脚	RW	0x0
9	CPHA	Clock Phase 时钟相位：此位允许用户在同步模式下选择 CK 引脚上的时钟输出相位。它与 CPOL 位共同起作用，以产生所需的时钟/数据关系。 -1'b0:在第一个时钟边沿采样第一个数据。 -1'b1:在第二个时钟边沿采样第一个数据。	RW	0x0
8	CPOL	Clock Polarity 时钟极性：此位允许用户选择在同步模式下 CK 引脚上的时钟输出极性。它与 CPHA 位共同起作用，以产生所需的时钟/数据。 - 1'b0: CK 引脚不对外发送时保持低电平。 - 1'b1: CK 引脚不对外发送时保持高电平。	RW	0x0
7	CLK_EN	时钟使能：此位允许用户使能 CK 引脚 -1'b0:CK 引脚禁用 -1'b1:CK 引脚使能 只有当 TX 模式和 clk_en=1 时，tx_clk_o 才能输出	RW	0x0
6:4	BIT_LENGTH	字符长度位字段： -3'b000:5 bits -3'b001:6 bits -3'b010:7 bits -3'b011:8 bits -3'b100:9 bits	RW	0x3
3	CLEAN_FIFO	在所有模式下清除 RX fifo，设置 1 然后设置 0 以实现 fifo 重置： -1'b0:禁用，停止清除 RX FIFO。 -1'b1:使能，清除 RX FIFO。	RW	0x0
2	SEPARATE_EN	使能此位可以使 tx 和 rx 分别在 cpu 或 dma 模式下工作 -1'b0:tx 和 rx 均由 USARTx_SETUP[15]寄存器中的 DMA_EN 位控制 -1'b1:rx 由 USARTx_SETUP[20]寄存器中的 RX_DMA_EN 位控制，tx 由 USARTx_SETUP[15]寄存器中的 DMA_EN 控制	RW	0x0
1	PARITY_SEL	奇偶校验选择： -1'b0:偶校验 -1'b1:奇校验	RW	0x0
0	PARITY_EN	奇偶校验位生成和校验配置位字段： -1'b0:禁用奇偶校验位生成和校验 -1'b1:使能奇偶校验位检查	RW	0x0

仅供战略合作单位使用 绝密

23.6.9 USARTx_ RX_SIZE（0x24）

接收总数据大小寄存器

偏移地址=0x24

比特位	名称	描述	读/写	复位值
31:20	---	预留	RO	0x0
19:0	RX_SIZE	接收传输模式下的总数据大小 接收器每接收 1 帧数据，该寄存器值减 1 当该寄存器值为 0 时，RX_EOT 标志位置“1” - 读：返回接收传输的剩余大小 - 写：设置接收传输模式下的总数据大小	RW	0x0

23.6.10 USARTx_ TX_SIZE（0x30）

发送总数据大小寄存器

偏移地址=0x30

比特位	名称	描述	读/写	复位值
31:20	---	预留	RO	0x0
19:0	TX_SIZE	发送传输模式下的总数据大小 发送器每发送 1 帧数据，该寄存器值减 1 当该寄存器值为 0 时，TX_EOT 标志位置“1” - 读：返回发送传输的剩余大小。 - 写：设置发送传输模式下的总数据大小	RW	0x0

23.6.11 USARTx_ RX_IDLE（0x44）

RX 线空闲超时设置寄存器

偏移地址=0x44

比特位	名称	描述	读/写	复位值
31:0	IDLE_TOUT_NUM	RX 线空闲超时值	RW	0xffff

23.6.12 USARTx_ RX_WM（0x48）

RX 水位标记超时设置寄存器

偏移地址=0x48

比特位	名称	描述	读/写	复位值
31:0	WM_TOUT_NUM	RX 水位标记超时值	RW	0xffff

23.6.13 USARTx_ RX_FIFO_LEFT_ENTRY（0x4C）

RX FIFO 剩余深度寄存器

偏移地址=0x4C

比特位	名称	描述	读/写	复位值
31:5	---	预留	RO	0x0
4:0	LEFT_ENTRY	RX FIFO 剩余深度	RO	0x0

23.6.14 USARTx _TX_FIFO_LEFT_ENTRY（0x50）

TX FIFO 剩余深度寄存器

仅供战略合作单位使用 绝密

偏移地址=0x50

比特位	名称	描述	读/写	复位值
31:5	---	预留	RO	0x0
4:0	LEFT_ENTRY	TX FIFO 剩余深度	RO	0x0

23.6.15 RX_LOW_LEVEL_CNT（0x5C）

RX 低电平时间测量寄存器

偏移地址=0x5C

比特位	名称	描述	读/写	复位值
31	RX_HIGH_LEVEL_DETECT	如果检测到 RX 的低电平上升沿，该位有效	W0C	0x0
30:20	---	预留	RO	0x0
19:0	RX_LOW_LEVEL_LENGTH	RX 的低电平持续时间，由 icb_clk 计数	RO	0x0

清除该寄存器时，需寄存器整体写 0 清除

23.7 软件配置流程及应用说明

23.7.1 异步通信

23.7.1.1 USART 数据接收和发送流程

- 在 GPIO 寄存器中配置相关端口为 USARTx（x=0,1）的 RX 和 TX；
- 设定字符长度、停止位宽度、校验方式、波特率、中断使能等配置；
- 写 0x333F0 清除 USARTx_STA 寄存器状态；
- 配置 USART 模块中断使能，编写中断服务程序。USART 接收、发送、错误中断为同一中断入口，需根据中断使能位及状态标志判断此时为何种中断。
  - RX 传输完成中断：当接收器接收 USARTx_RX_SIZE 寄存器设置数量大小的数据后触发，每次触发后需重新填入 USARTx_RX_SIZE 设置下次通信的数据大小，才能再次触发；
  - TX 传输完成中断：当发送器发送 USARTx_TX_SIZE 寄存器设置数量大小的数据后触发，每次触发后需重新填入 USARTx_TX_SIZE 设置下次通信的数据大小，才能再次触发；
  - RX 水位标记中断：当接收 FIFO 中存入的数据大于 USARTx_RXCTRL[20:16] RXCNT 设置的值时触发，标志位置 1；
  - TX 水位标记中断：当发送 FIFO 中剩余的数据小于 USARTx_TXCTRL[20:16]TXCNT 设置的值时触发，标志位置 1；
- 在第一次发送时向 USARTx_TXCTRL 寄存器的 TXEN 位置 1 使能发送端；
- 在第一次接收前向 USARTx_RXCTRL 寄存器的 RXEN 位置 1 使能接收端；
- 处理接收或发送的数据和错误。

23.7.1.2 使用 DMA 进行 USART 数据接收和发送

按上述步骤 1)-6)初始化 USART，然后进行如下配置。

使用 DMA 通道进行发送：

- 配置 USARTx_SETUP[15] 寄存器中 DMA_EN 位为 1，使能发送为 DMA 模式；
- 在 DMA 控制寄存器中写入 USARTx_TXDATA 寄存器地址，将其配置为传输的目标地址；
- 在 DMA 控制寄存器中写入存储器地址，将其配置为传输的源地址；
- 在 DMA 控制寄存器中配置要传输的总字节数；
- 在 DMA 寄存器中配置通道优先级、复用的第几路外设等；

仅限锐能微合作伙伴使用 绝密

- 在 DMA 中断使能寄存器中，按应用需求配置传输一半或全部传输中断使能，编写中断服务程序；
- 在 DMA 寄存器中使能该 DMA 通道；
- 等待中断事件，若要再次发送，则更新存储器数据，配置 DMA 寄存器要传输的总字节数，以发送数据。

23.7.1.3 使用 DMA 通道进行接收：

- 配置 USARTx_SETUP[15] 寄存器中 DMA_EN 位为 1，使能接收为 DMA 模式；
- 在 DMA 控制寄存器中写入 USARTx_RXDATA 寄存器地址，将其配置为传输的源地址；
- 在 DMA 控制寄存器中写入存储器地址，将其配置为传输的目的地址；
- 在 DMA 控制寄存器中配置要传输的总字节数；
- 在 DMA 寄存器中配置通道优先级、复用的第几路外设等；
- 在 DMA 中断使能寄存器中，按应用需求配置传输一半或全部传输中断使能，编写中断服务程序；
- 在 DMA 寄存器中使能用于该 DMA 通道；
- 等待中断事件，处理接收的数据和错误。

配置完成后，DMA 外设会将数据从配置的 SRAM 区域加载到 USARTx_TXDATA 寄存器，以进行 USART 发送；另外，接收数据字节时，DMA 外设会将数据从 USARTx_RADATA 寄存器加载到配置的 SARAM 区域中。

23.7.2 同步通信

USART 支持同步主模式通信。数据发送和接收流程示例如下：

- 在 GPIO 寄存器中配置相关端口为 USARTx（x=0,1）的 RX、TX、CK 引脚；
- 配置 USARTx_SETUP 寄存器的 CLK_EN 位为 1，以使能 CK 引脚输出，并按应用需求，配置时钟极性 CPOL、时钟相位 CPHA 和最后一位时钟脉冲 LBCL；
- 设定字符长度、停止位宽度、校验方式、波特率、中断使能等配置；
- 写 0x333F0 清除 USARTx_STA 寄存器状态；
- 配置 USART 模块中断使能，编写中断服务程序。USART 接收、发送、错误中断为同一中断入口，需根据中断使能位及状态标志判断此时为何种中断。
- 在第一次发送时向 USARTx_TXCTRL 寄存器的 TXEN 位置 1 使能发送端；
- 在第一次接收前向 USARTx_RXCTRL 寄存器的 RXEN 位置 1 使能接收端；
- 处理接收或发送的数据和错误。

需要注意的是，在同步模式下，USART 的数据帧格式仍然有起始位与停止位，但在起始位与停止位发送时，CK 信号不发送时钟。使用 USART 同步模式通信时，RX 传输完成标志(中断)的置位是需要检测到接收数据的停止位的，这意味着，当 USART 在同步模式下与不发送停止位的同步外设（如 SPI）进行通信时，其 RX 传输完成标志（中断）会因检测不到数据的停止位而无法置位，此时可通过 DMA 传输完成标志或 RX 水位标记中断检测数据接收是否完成。

USART 同步主模式使用 DMA 进行发送和接收的流程，可以按上述步骤 1)-4)初始化 USART，然后参考“异步通信”章节 DMA 发送和接收的配置进行操作。

23.7.3 单线半双工通信

配置 USARTx_SETUP 寄存器的 HDSEL 位为 1，选择单线半双工模式。该模式下，不使用 RX 引脚，软件程序需要管理 TX 线上双向通信的冲突。

通信过程中，软件需要做以下控制：

- 发送数据一方，将接收器使能 RXEN 关闭，使能发送器 TXEN；

仅供联合信息使用 绝密

- 接收数据一方，将发送器使能 TXEN 关闭，使能接收器 RXEN。

23.7.4 关闭通信

在使用 USART 进行通信的过程中，若要关闭 USART 通信，需要按照以下步骤关闭 USART

- 检测 USART 当前通信状态，等待 USARTx_STA[3:2]的 TX_BUSY 与 RX_BUSY 为 0 时再将对应的 TX_CTRL 与 RX_CTRL 中的 TXEN 与 RXEN 关闭；
- 将 TXCTRL[4]与 RXCTRL[2]设置为 1，写清 TX_FIFO 与 RX_FIFO；

仅供战略合作单位使用 绝密

24 IIC

24.1 概述

- 2 路 IIC 接口模块；
- 支持 Master 和 Slave 模式；
- 7-bit 地址位
- IIC 外部总线需要外接上拉电阻；
- 传输速度支持标准模式：100kbps 和快速模式 400kbps；

24.2 寄存器描述

IIC 模块的基址

模块名	Core0 基址	Core1 基址
IIC0	0x20050000	0xA0050000
IIC1	0x20054000	0xA0054000

IIC 模块的寄存器偏移地址

寄存器名	地址偏移量	描述
IIC_CTL	0x0	IIC 控制寄存器
IIC_CLK	0x4	IIC 时钟配置寄存器
IIC_STAT	0x8	IIC 状态指示寄存器
IIC_ADDR	0xC	IIC 从设备地址寄存器
IIC_DATA	0x10	IIC 收发数据寄存器

24.2.1 IIC 控制寄存器 IIC_CTL

Offset = 0x0

比特位	名称	描述	读/写标志	复位值
31:6	---	预留	R	0x0
5	MODE	模式选择位 1：主机模式 0：从机模式	RW	0x0
4	ACK	ACK 信号的接受和发送位 接收数据时： 1：在接收到第九个 SCL 的时候，产生 ACK 信号 0：在接收到第九个 SCL 的时候，不产生 ACK 信号	RW	0x0
3	IRQE	IIC 中断使能位 0：禁止中断 1：使能中断	RW	0x0
2:1	BUSCON	总线控制产生位，开始命令在总线为空闲状态或者主机是发送状态时有效。结束命令在主机是发送状态时有效。 当检测到 start 或者 stop 时序时，对命令位清零， 00：没有动作 01：产生 START 时序 10：产生 STOP 时序	RW	0x0

仅供锐能合作单位使用保密

		11：保留		
0	EN	IIC 模块使能位 1：IIC 打开 0：IIC 关闭	RW	0x0

24.2.2 IIC 时钟配置寄存器 IIC_CLK（修改）

Offset = 0x4

比特位	名称	描述	读/写标志	复位值
31:3	---	预留	R	0x0
2:0	CLKDIV	IIC 时钟分频参数选择位： IIC 通信时钟速率计算公式为： SCL=APBCLK/m，其中 m 由 CLKDIV 产生，如下表。根据不同的系统主频和分频参数选择位产生 IIC 高速/正常模式通信时钟。	RW	0x3

系统主频（MHz）	分频参数 /CLKDIV(m)	
	高速模式	正常模式
1.8432	000（6）不支持	010（20）
3.6864	001（10）不支持	011（38）
7.3728	010（20）	100（76）
14.7456	011（38）	101（152）
29.4912	100（76）	110（304）
58.9824	101（152）	111（608）

24.2.3 IIC 状态指示寄存器 IIC_STAT

Offset = 0x8

比特位	名称	描述	读/写标志	复位值
31:9	---	预留	R	0x0
8	DIR	读写方向标志位 1：读。 0：写。	R	0x0
7	MATCH	地址匹配位，检测到 start 或者 stop 时序后会清零 0：地址不匹配 1：地址匹配	R	0x0
6	BUSY	通讯状态标志位 0：IIC 处于空闲状态 1：IIC 处于正常通讯状态	R	0x0
5	COL	发送冲突中断标识位 在从模式下，发送数据时，发送数据寄存器不为空，CPU 给数据寄存器写新的数据，触发发送冲突中断。接收数据时，CPU 给数据寄存器写数据，触发发送冲突中断。	RW	0x0

仅供战略合作单位使用 绝密

		对该位写 1 将清零 0：没有触发发送冲突中断 1：触发发送冲突中断		
4	OVERF	接收溢出中断标识位 在从模式下，接收数据时，当上一个字节还没有被取走前又收到新的字节，将触发溢出中断 对该位写 1 将清零 0：没有触发溢出中断 1：触发溢出中断	RW	0x0
3	TXEMPT	发送数据寄存器空错误标识位 在从模式下，写数据时，数据写完后，新的数据还没有到来的之前主机发送 SCL 要求从机发送新的数据，这种情况下会触发发送数据寄存器空错误中断 对该位写 1 将清零 0：没有发生发送数据寄存器空错误 1：触发发送数据寄存器空错误中断	RW	0x0
2	TRANC	传输完成中断标志位 对该位写 1 将清零;发送数据时发送缓存为空或者接收数据时接收缓存满，触发传输完成中断 0：传输未完成 1：传输已完成	RW	0x0
1	RX_NACK	收到 NACK 中断标志位 对该位写 1 清零 1：收到 nack 0：没有接收到 nack	RW	0x0
0	STPD	STOP 时序检测中断标志位 对该位写 1 将清零。关闭 IIC 模块或者接收到 START 时序后，该位自动清零 0：没有检测到 STOP 时序 1：检测到 STOP 时序	RW	0x0

24.2.4 IIC 从设备地址寄存器 IIC_ADDR

Offset = 0xC

比特位	名称	描述	读/写标志	复位值
31:8	---	预留	R	0x0
7:1	SADR	设备地址位，在传输地址期间不能向该寄存器写入地址。 主机模式时，表示从设备的地址； 从机模式时，该地址用来与主机发送过来的地址进行比较	RW	0x0
0	RW	主机读写方向控制位 0：写 1：读	RW	0x0

仅供锐能合作单位使用 绝密

24.2.5 IIC 收发数据寄存器 IIC_DATA

Offset = 0x10

比特位	名称	描述	读/写标志	复位值
31:8	---	预留	R	0x0
7:0	TRDAT	主机发送数据时发送缓存为空，数据才能写入。 接收/发送数据。	RW	0x0

24.3 软件操作流程

24.3.1 IIC 作主机通信

- 配置 IIC 时钟使能，GPIO 引脚复用；
- 配置 IIC_CTL 寄存器，选择作为主机，根据需要配置是否启用 ACK 应答、启用中断；
- 配置 IIC_CLK 寄存器，根据系统运行时钟与通信速率要求设置分频，使能 IIC 模块；
- 配置 IIC_ADDR 寄存器，将从机地址填入 IIC_ADDR[7:1]，根据读写要求，配置 IIC_ADDR[0]；
- 配置 IIC_CTL[2:1]为 0b’01，发送 START 时序，此时 IIC 会发送 START 时序以及从机地址与读写指令；
- 等待 IIC_STA[2]传输完成标记置位，清除标志位（此时 IIC 发送 START 时序与地址数据完成）；
- 主机进行数据通信
  - 主机读时：再次等待 IIC_STA[2]标志置位，主机从 IIC_DATA 中读走从机发送的数据；
  - 主机写时：主机向 IIC_DATA 中填入要写入从机的数据，等待 IIC_STA[2]标志位置位；
- 主机读取从机过程中，需重新向从机发送信息（向从机写入时无需以下操作）：
  - 在最后一次读写前，修改 IIC_CTL[4]，在第 9 位数据接收后不回复 ACK（即回复 NACK），通知从机停止发送，释放 SDA；
  - 等待 IIC_STA[2]传输完成标志位置位，即从机最后一次传输数据完成，释放 SDA，清除标志位；
  - 主机发送信息；
  - 若主机需要切换读写指令，主机需根据读写要求修改 IIC_ADDR[0],重复第 5 步操作，向从机重新发送 START 时序，以及地址；
- 结束通信：
  - 主机写入从机：主机修改 IIC_CTL[2:1]寄存器为 0b’10，发送 STOP 时序，检测 IIC_STA[0]置位，清除标志位，结束通信；
  - 主机读取从机：主机在从机发送最后一次数据前，修改 IIC_CTL[4],在第 9 为数据接收后不回复 ACK，等待 IIC_STA[2]传输完成标志置位，清除标志位，主机修改 IIC_CTL[2:1]寄存器为 0b’10，发送 STOP 时序，检测 IIC_STA[0]置位，清除标志位，结束通信。

24.3.2 IIC 作从机通信

- 配置 IIC 时钟使能，GPIO 引脚复用；
- 配置 IIC_CTL 寄存器，选择作为从机，根据需要配置是否启用 ACK 应答、启用中断；
- 配置 IIC_CLK 寄存器，根据系统运行时钟与通信速率要求设置分频，使能 IIC 模块；
- 等待主机发送地址以及读写指令，检测地址是否匹配，检测 IIC_STA[7]置位时清除标志；
- 通信过程中
  - 当主机写入从机时：检测到数据传输完成后（IIC_STA[2]置位），清除标志位，将 IIC_DATA 的数据读走；
  - 当主机读出从机时：检测到地址匹配后（IIC_STA[7]置位），清除标志位，将应答主机的数据写入 IIC_DATA 寄存器中。
- 当主机发出 STOP 时序后，从机检测 IIC_STA[0]置位，清除标志位，结束通信

仅供联合作业单位使用 绝密

25 SPI

25.1 简介

芯片集成了 4 个具备专用 DMA 功能的 SPI M/S 接口，支持 SPI 全双工模式，用于与外部 SPI 接口的设备通信，可以编程实现主模式和从模式工作。

25.2 特点

- 支持 SPI 全双工模式，可以编程实现主模式和从模式工作
- 支持 SPI Clock 的极性和相位设定
- 支持 LSB 和 MSB 传输模式 8 位，16 位，32 位可配置
- 主机 256 种波特率可设(fcpu/(2*(1~256))，最高 29.4912MHZ (fcpu=58.984MHZ))
- 从机低速和高速模式可配，低速模式从机最高支持 fcpu/8，高速模式支持 fcpu/4
- 支持数据传输完成中断
- 支持数据传输冲突中断
- 支持 SCSN 模式错误中断
- 支持通用 DMA 功能
- 增加发送延时功能，DMA 主机模式下，每发送 8bit 数据延迟 1/2/4/8 个 SPI_CLK 周期
- 增加采样延迟功能，支持 1/2/3/4 个 spi_clk 时钟延迟采样

25.3 功能描述

符合标准的 SPI HOST 协议，SPI Clock 通过 CPOL(Clock Polarity)和 CPHA(Clock Phase)参数设置不同的工作方式，其中 CPOL 决定 SPI Clock 的前边沿是上升沿还是下降沿，CPHA 决定 SPI Clock 的前边沿是数据采样还是数据建立，详细的工作模式如下表：

SPI 模式	CPOL/CPHA	前边沿	后边沿
0	0/0	上升沿，数据采样	下降沿，数据建立
1	0/1	上升沿，数据建立	下降沿，数据采样
2	1/0	下降沿，数据采样	上升沿，数据建立
3	1/1	下降沿，数据建立	上升沿，数据采样

表 25-1 SPI 工作模式表

仅供战略合作单位使用 绝密



图 25-1 不同 SPI 工作模式的时序图

数据传输支持 LSB 和 MSB 两种方向，数据传输大小支持 8/16/32bit 宽度，SPI 时钟源来自 APB 总线时钟，经过一个分频系数后产生 SPI 模块时钟。

支持数据发送冲突中断、数据接收溢出中断、传输结束中断和 SS 模式出错中断等四种中断。

写数据冲突：当有 BUF 满时，总线向 SPI 发送写数据的命令，则会将 TXCOLIF 位置 1，同时 SPI 不会响应本次写操作的命令，若 TXCOL_IRQ_EN 中断使能，则会产生中断。

接收数据溢出：在下一次完整的接收数据进入移位寄存器之前，没有读取 RXDATA 寄存器，将产生接收数据溢出，则 RXCOLIF 置 1，若 COL_IRQ_EN=1，则会产生中断，同时新的接收数据会保存到接收数据寄存器中，原来没被读走的数据将被覆盖。

传输结束中断：当传输结束时（sck_end），若 TR_IRQ_EN=1,则会产生一个中断，同时 TRIF 置 1。

SCSN 模式出错中断：从模式下，SCSN 必须作为输入，在数据传输过程中 SCSN 变高，则 SCSN 模式出错标志置 1；在主模式下，只有使能主模式 SCSN 模式错误检测（SCSN_EN=1），同时 SCSN 输入为低，则 SCSN 模式出错标志置 1。一旦 SCSN 模式出错标志为 1，则会终止正在进行的传输同时复位 SPI 模块，如果 ERR_IRQ_EN=1 还会产生一个中断。

采用单次传输完成中断+CSN 拉低拉高中断。软件在 CSN 拉低中断和传输完成中断服务程序中完成 txbuf 的填充，CSN 拉高中断则代表帧结束。实现一次 CSN 拉低过程传输一帧数据。

支持 TX BUFFER 为空时，配置发送上次发送数据，或者寄存器可配的默认值。

通用 DMA 功能见第 6 章节所述

25.4 寄存器描述

25.4.1 寄存器列表

SPI 模块的寄存器基址

模块名	Core0 基地址	Core1 基地址
SPI0	0x2003_8000	0xA003_8000
SPI1	0x2003_C000	0xA003_C000
SPI2	0x2004_0000	0xA004_0000
SPI3	0x2004_4000	0xA004_4000

SPI 接口的寄存器偏移地址

寄存器名	地址偏移量	描述
SPI_CTL	0x0	SPI 控制寄存器
SPI_STAT	0x4	SPI 状态指示寄存器
SPI_TXDATA	0x8	SPI 数据发送寄存器
SPI_RXDATA	0xc	SPI 数据接收寄存器
SPI_TXDFLT	0x10	SPI 发送数据为空时，默认发送数据配置
SPI_DMA_CTL	0x14	SPI DMA 控制寄存器
SPI_DMA_TBADR	0x18	SPI DMA 发送起始地址寄存器
SPI_DMA_RBADR	0x1c	SPI DMA 接收起始地址寄存器
SPI_DMA_TLEN	0x20	SPI DMA 发送长度寄存器
SPI_DMA_RLEN	0x24	SPI DMA 接收长度寄存器
SPI_DMA_TADR	0x28	SPI 当前发送 DMA 地址寄存器
SPI_DMA_RADR	0x2c	SPI 当前接收 DMA 地址寄存器
SPI_DMA_IE	0x30	SPI DMA 中断使能寄存器
SPI_DMA_FLG	0x34	SPI DMA 中断标志寄存器
SPI_DLYSAMP	0x38	SPI 采样延迟寄存器

25.4.2 SPI 控制寄存器 SPI_CTL（0x00）

偏移地址=0x00

位	名称	描述	读/写	复位值
31:30	---	预留	RO	0x0
29:28	DLY_CYC_SEL	数据延迟选择 DMA 主机模式下，使能延迟位后生效 00：每 8bit 数据之间插入 1 个 SPI_CLK 延时 01：每 8bit 数据之间插入 2 个 SPI_CLK 延时 10：每 8bit 数据之间插入 4 个 SPI_CLK 延时 11：每 8bit 数据之间插入 8 个 SPI_CLK 延时	RW	0x0
27	DLY_EN	延迟使能位 DMA 主机模式下，每 8bit 数据之间插入延时 0：禁止 1：使能	RW	0x0
26	SLV_TX_	SPI 从机高速模式使能位	RW	0x0

仅供战略合作单位使用 锐能微

	ADV	=0，SPI 从机低速模式，fcpu/8，向下兼容 =1，SPI 从机高速模式，从机速率可达到 fcpu/4。 备注：从机高速模式，不考虑路径延时，从机速率可达到 fcpu/2。		
25	SCSN_POS_IRQEN	SCSN_POS 中断使能 0，关闭中断 1，打开中断	RW	0x0
24	SCSN_NEG_IRQEN	SCSN_NEG 中断使能 0，关闭中断 1，打开中断	RW	0x0
23	TXEMPT_IRQEN	TXEMPT 中断使能 0，关闭中断 1，打开中断	RW	0x0
22	TX_DFLT_EN	发送 BUF 空时，发送数据内容。 1：发送 SPI_TXDFLT 寄存器值 0：发送上次传输 SPI_TXDATA 的值	RW	0x0
21	---	保留位，默认为 0，不要写 1	RW	0x0
20	---	保留位，默认为 0，不要写 1	RW	0x0
19:12	CLKDIV	SCK 时钟分频系数 SCK=APBClock/(2*(CLKDIV + 1)) 备注：APBClock 为系统时钟	RW	0x0
11:10	WIDTH	数据宽度选择 00：8bit 01：16bit 10：32bit 11：预留，8bit	RW	0x0
9	SCSN_EN	SCSN 模式错误检测使能，只适用于主模式 0：不使能主模式 SCSN 模式错误检测，SCSN 为通用 IO。 1：使能主模式 SCSN 模式错误检测，SCSN 作为 SPI 的输入。 注意：务必保持该位置为 0，切勿启用此功能。	RW	0x0
8	CPHA	时钟相位选择 0：前边沿采样数据 1：前边沿建立数据	RW	0x0
7	CPOL	时钟极性选择 0：“SCK”在空闲状态时被设置为低电平 1：“SCK”在空闲状态时被设置为高电平	RW	0x0
6	LMSB	LSB/MSB 选择方式 0：MSB 先传输 1：LSB 先传输	RW	0x0
5	TXCOL_IRQ_EN	发送数据冲突中断使能信号 0：关闭写冲突中断 1：打开写冲突中断 注意：发送数据冲突，是指在 SPI 数据发送寄存器中的数据尚未完全发送完毕之前，便向其写入新的数据，从而引发的异常	RW	0x0

仅供合作单位使用 绝密

		情况		
4	RXCOL_IRQ_EN	接收数据冲突中断使能信号 0：关闭读冲突中断 1：打开读冲突中断 注意：接收数据冲突，在 SPI 数据接收寄存器中的数据尚未被读取的情况下，又接收到新数据，而引发的异常	RW	0x0
3	ERR_IRQ_EN	SCSN 模式错误中断使能信号 0：关闭模式错误中断 1：打开模式错误中断	RW	0x0
2	TR_IRQ_EN	数据传输中断使能信号 0：关闭数据传输完成中断 1：打开数据传输完成中断	RW	0x0
1	MAST/SLAV	主从选择 1：MASTER 0：SLAVE	RW	0x1
0	EN	使能信号 0：关闭 SPI 接口 1：打开 SPI 接口	RW	0x0

25.4.3 SPI 状态标识寄存器 SPI_STA（0x04）

偏移地址=0x04

位	名称	描述	读/写	复位值
31:8	---	预留	RO	0x0
7	SCSN_POS	作为从机时，CSN 拉高事件标志。 0：未发生 CSN 拉高事件 1：发生了 CSN 拉高事件	RWC	0x0
6	SCSN_NEG	作为从机时，CSN 拉低事件标志。 0：未发生 CSN 拉低事件 1：发生了 CSN 拉低事件	RWC	0x0
5	TXEMPT	发送数据空冲突标志位。当 BUF 为空时，SPI 总线需要发送数据时，发生写数据空冲突 0：没有发送数据空冲突中断 1：产生发送数据空冲突中断	RWC	0x0
4	TXBUF_VLD	TXBUF 非空标志位。 0：TXBUF 为空，软件可以向 TXBUF 中写入新数据 1：TXBUF 非空，软件不可向 TXBUF 中写入新数据	RO	0x0
3	TXCOLIF	写数据冲突标志位。当有 BUF 满时，总线向 SPI 发送写数据的命令，则会将该位置 1，同时不会响应本次写操作的命令，若 TXCOL_IRQ_EN 中断使能，则会产生中断，该位写 1 清零。 0：没有发生写数据冲突中断 1：产生写数据冲突中断	RWC	0x0
2	RXCOLIF	接收数据溢出：在下一次完整的接收数据进入移位寄存器之前，没有读取 RXDATA 寄存器，将产生接收数据溢出，则 RXCOLIF	RWC	0x0

仅供锐能微合作单位使用 绝密

		置 1，若 COL_IRQ_EN=1，则会产生中断，同时新接收的数据会覆盖之前的数据，该位写 1 清零。 0：没有接收数据溢出中断 1：产生接收数据溢出中断		
1	ERRIF	SCSN 模式冲突中断标识位： SPI 为主模式，只有在 SCSN_EN 为 1 时，同时检测到“SCSN”输入电平为低，则该位置 1；SPI 为从模式，“SCSN”作为从机的片选输入，在数据传输过程中，若“SCSN”输入电平为高，则该位置 1；若 ERR_IRQ_EN=1，则会产生一个中断，一旦发生模式冲突错误，则 SPI 模块复位。该位写 1 清零。 0：没有模式冲突中断 1：产生模式冲突中断	RWC	0x0
0	TRIF	数据传输中断标识位，若数据传输结束，该位置 1，若 TR_IRQ_EN=1，则会产生中断，该位写 1 清零。 0：没有数据传输完成中断 1：产生数据传输完成中断，发送数据寄存器为空	RWC	0x0

25.4.4 SPI 数据发送寄存器 SPI_TXDATA （0x08）

偏移地址=0x8

位	名称	描述	读/写	复位值
31:0	TXDATA	数据发送寄存器，使能后写有效	RW	0x0

25.4.5 SPI 数据接收寄存器 SPI_RXDATA （0x0C）

偏移地址=0xC

位	名称	描述	读/写	复位值
31:0	RXDATA	数据接收寄存器	RO	0x0

25.4.6 SPI 默认发送数据寄存器 SPI_TXDFLT（0x10）

偏移地址=0x10

位	名称	描述	读/写	复位值
31:0	TXDFLT	默认发送数据寄存器	RW	0x0

25.4.7 SPI 专用 DMA 控制寄存器 SPI_DMA_CTL（0x14）

偏移地址：0x14

位	名称	描述	读/写	复位值
31:5	---	预留	RO	0x0
4	CS_STOP_RXDMA	SCSN 检测到高电平时，关闭 RX_DMA_EN 0：禁止 1：使能 注意：此位配置为 1 后，从模式情况下，即使配置为 DMA 循环模式，在 SCSN 检测到高电平后，DMA 也会关闭。	RW	0x0
3	RX_CYC_MODE	接收循环模式使能	RW	0x0
2	TX_CYC_MODE	发送循环模式使能	RW	0x0

仅供战略合作单位使用 绝密

1	RX_DMA_EN	接收 DMA 使能	RW	0x0
0	TX_DMA_EN	发送 DMA 使能	RW	0x0

25.4.8 SPI 专用 DMA 发送起始地址寄存器 SPI_DMA_TBADR（0x18）

偏移地址：0x18

位	名称	描述	读/写	复位值
31:18	---	预留	RO	0x0
17:0	DMA_TBADR	DMA 发送起始地址（Byte 地址） 最低两位必须配置根据具体接口数据位宽配置。	RW	0x0

25.4.9 SPI 专用 DMA 接收起始地址寄存器 SPI_DMA_RBADR（0x1C）

偏移地址：0x1C

位	名称	描述	读/写	复位值
31:18	---	预留	RO	0x0
17:0	DMA_RBADR	DMA 接收起始地址（Byte 地址） 最低两位必须配置根据具体接口数据位宽配置。	RW	0x0

25.4.10 SPI 专用 DMA 发送长度寄存器 SPI_DMA_TLEN（0x20）

偏移地址：0x20

位	名称	描述	读/写	复位值
31:18	---	预留	RO	0x0
17:0	DMA_TLEN	DMA 发送长度（Byte 地址）=（n）Byte 最低两位必须配置根据具体接口数据位宽配置。	RW	0x0

25.4.11 SPI 专用 DMA 接收长度寄存器 SPI_DMA_RLEN（0x24）

偏移地址：0x24

位	名称	描述	读/写	复位值
31:18	---	预留	RO	0x0
17:0	DMA_RLEN	DMA 接收长度（Byte 地址）=（n）Byte 最低两位必须配置根据具体接口数据位宽配置。	RW	0x0

25.4.12 SPI 专用 DMA 当前发送地址寄存器 SPI_DMA_TADR（0x28）

偏移地址：0x28

位	名称	描述	读/写	复位值
31:18	---	预留	RO	0x0
17:0	DMA_TADR	当前发送 DMA 地址（Byte 地址）	RO	0x0

25.4.13 SPI 专用 DMA 当前发送地址寄存器 SPI_DMA_RADR（0x2C）

偏移地址：0x2C

位	名称	描述	读/写	复位值
31:18	---	预留	RO	0x0
17:0	DMA_RADR	当前接收 DMA 地址（Byte 地址）	RO	0x0

仅供联合作者内部使用 保密

25.4.14 SPI 专用 DMA 中断使能寄存器 SPI_DMA_IE（0x30）

偏移地址：0x30

位	名称	描述	读/写	复位值
31:6	---	预留	RO	0x0
5	RX_ERR_IE	接收数据覆盖中断使能 =0，不使能 =1，使能	RW	0x0
4	TX_ERR_IE	发送数据错误中断使能 =0，不使能 =1，使能	RW	0x0
3	RX_FIE	DMA 接收全满中断使能 =0，不使能 =1，使能	RW	0x0
2	RX_HIE	DMA 接收半满中断使能 =0，不使能 =1，使能	RW	0x0
1	TX_FIE	DMA 发送全满中断使能 =0，不使能 =1，使能	RW	0x0
0	TX_HIE	DMA 发送半满中断使能 =0，不使能 =1，使能	RW	0x0

25.4.15 SPI 专用 DMA 中断标志寄存器 SPI_DMA_FLG（0x34）

偏移地址：0x34

位	名称	描述	读/写	复位值
31:6	---	预留	RO	0x0
5	RX_ERR	接收数据覆盖标志，写“1”清该位	RWC	0x0
4	--	预留	RO	0x0
3	RX_FDONE	DMA 接收全满中断标志，写“1”清该位	RWC	0x0
2	RX_HDONE	DMA 接收半满中断标志，写“1”清该位	RWC	0x0
1	TX_FDONE	DMA 发送全满中断标志，写“1”清该位	RWC	0x0
0	TX_HDONE	DMA 发送半满中断标志，写“1”清该位	RWC	0x0

25.4.16 SPI 采样延迟配置寄存器 SPI_DLYSAMP（0x38）

SPIX 采样延迟配置寄存器

偏移地址：0x38

位	名称	描述	读/写	复位值
31:3	---	预留	RO	0x0
2:1	DLYSMP_SEL	主机模式下，SPI 接收数据采样延迟选择 0x0：延迟 1 个 sys_clk 周期采样 0x1：延迟 2 个 sys_clk 周期采样	RW	0x0

仅供锐能微合作单位使用 绝密

		0x2：延迟 3 个 sys_clk 周期采样 0x3：延迟 4 个 sys_clk 周期采样		
0	DLYSMP_EN	SPI 接收数据采样延迟使能 0：禁止 1：使能	RW	0x0

仅供战略合作单位使用 绝密

26 QSPI

26.1 简介

QSPI (Quad Serial Peripheral Interface) 是一种专用于与外部存储设备通信的接口，支持与单线、双线和四线的 SPI-Flash、SPI-SRAM 进行通信，可以工作在以下三种操作模式下：

- 寄存器模式：通过配置相应的 QSPI 寄存器来进行发送和接收；
- DMA 模式：在寄存器模式的基础上，结合 DMA 数据流简化传输过程，提高传输效率；
- 内存映射模式（XIP）：外部 Flash 被映射到设备地址空间，并被系统视为等同于内部存储空间。

26.2 特点

QSPI 的主要特性如下：

- 支持主机/从机模式；
- 支持四种接口模式：单线半双工/单线/双线/四线模式；
- 支持三种操作模式：寄存器/DMA/XIP 模式；
- 支持完全可编程命令格式；
- 支持 SDR 和 DDR；
- 时钟频率、极性和相位可编程，频率最高为 $F_{QSPI_CLK}/2$；
- MSB 和 LSB 传输可编程；
- 集成 4*32 bits 的发送和接收 FIFO；
- 支持 8/16/32 位数据访问；
- 支持操作完成、溢出错误、FIFO 阈值等中断。

26.3 信号线定义

QSPI 的 6 根信号线与外部 SPI Flash 设备连接，引脚信息见表“QSPI 引脚描述”。

表 26-1 QSPI 引脚描述

引脚名称	方向	描述
SCK	Output/Input	时钟信号
CS#	Output/Input	片选信号，低电平有效
SO (IO0)	Input/Output	单线半双工模式：数据输入或输出 单线模式：数据输出 双线模式：数据输入或输出 四线模式：数据输入或输出
SI (IO1)	Input/Output	单线半双工模式：无 SI (IO1) 单线模式：数据输入 双线模式：数据输入或输出 四线模式：数据输入或输出
WP# (IO2)	Input/Output	单线半双工模式：Flash 写保护功能 单线模式：Flash 写保护功能 双线模式：Flash 写保护功能 四线模式：数据输入或输出
HOLD# (IO3)	Input/Output	单线半双工模式：Flash 保持功能 单线模式：Flash 保持功能

仅供战略合作单位使用 绝密

		双线模式：Flash 保持功能 四线模式：数据输入或输出

26.4 接口时序

QSPI 与 Flash 之间采用命令的方式进行通信：

- 每个命令包括 5 个阶段：指令、地址、模式、空周期和数据阶段；
- 任意一个阶段都可被配置成跳过，但一个命令中至少需要存在 5 个阶段中的一个；
- 任一阶段都可配置成单线半双工/单线/双线/四线模式；
- nCS 在每个命令开始之前拉低，并在每个命令结束之后拉高。



图 26-1　SDR 四线模式下的读时序



图 26-2　SDR 四线模式下的写时序



图 26-3　DDR 四线模式下的读时序

仅供战略合作单位使用 保密



图 26-4　DDR 四线模式下的写时序

QSPI 时钟可通过配置 SCKMODE.CPOL（时钟相位）和 SCKMODE.CPHA（时钟极性）组合出四种时序，来适应从机：

- CPOL = 0，CPHA = 0：SCK 空闲状态为低电平，在 SCK 上升沿对接收数据采样；
- CPOL = 0，CPHA = 1：SCK 空闲状态为低电平，在 SCK 下升沿对接收数据采样；
- CPOL = 1，CPHA = 0：SCK 空闲状态为高电平，在 SCK 下升沿对接收数据采样；
- CPOL = 1，CPHA = 1：SCK 空闲状态为高电平，在 SCK 上升沿对接收数据采样。

注：对于 SPI Flash 而言，CPOL = 0，CPHA = 0（mode 0）和 CPOL = 1，CPHA = 1（mode 3）配置较为常用。



图 26-5　mode 0 时序示意图



图 26-6　mode 3 时序示意图

仅供战略合作伙伴使用 绝密

26.5 功能描述

26.5.1 命令序列

命令序列包括 5 个阶段：指令、地址、模式、空周期和数据阶段。以下为 XIP 模式下，五个阶段的描述。

26.5.1.1 指令阶段

指令阶段，一个 8 bit 的指令被发送到 Flash 来指定要执行的操作类型：

- 读指令在 FFMT. RCMD_CODE 寄存器中配置；
- 写指令在 FFMT1.WCMD_CODE 寄存器中配置；
- 指令阶段的单线/双线/四线模式在 FFMT[9:8].CMD_PROTO 寄存器中配置；
- 当 FFMT.CMD_EN = 0 时，指令阶段被跳过，命令序列从地址阶段开始。

注：多数 SPI Flash 接收指令时只支持单线模式，即通过 SO（IO0）引脚一次传输 1 bit。

26.5.1.2 地址阶段

地址阶段，1-4 bytes 的地址被发送到 Flash 来指示操作地址：

- 地址长度在 FFMT.ADDR_LEN 寄存器中配置；
- 地址阶段的单线/双线/四线模式在可在 FFMT.ADDR_PROTO 寄存器中配置；
- 通过 XIP 总线直接访问 SPI Flash 内地址空间；
- 当 FFMT.ADDR_LEN = 0 时，地址阶段被跳过，命令序列直接进入下一个阶段。

26.5.1.3 模式阶段

模式阶段，1-4 bytes 的模式字节被发送到 Flash，通常用于 Flash 模式配置：

- 模式字节长度可在 FFMT1.MODE_CNT 寄存器中进行配置；
- 被发送的字节可在 FFMT1. MODE_CODE 寄存器中配置；
- 模式阶段的单线/双线/四线模式在 FFMT1. MODE_PROTO 寄存器中配置；
- 当 FFMT1.MODE_CNT= 0 时，模式阶段被跳过，命令序列直接进行下一个阶段。

26.5.1.4 空周期阶段

空周期阶段，既不发送也不接收数据，让 Flash 在高频时钟下有足够的时间准备数据：

- 读操作时，空周期长度（1~31）在 FFMT.RPAD_CNT 和 FFMT1.RPAD _CNT_H 寄存器中配置；
- 写操作时，空周期长度（1~31）在 FFMT1.WPAD_CNT 寄存器中配置；
- 当对应空周期长度为 0 时，空周期阶段被跳过，命令序列直接进入数据阶段。

26.5.1.5 数据阶段

数据阶段，支持 8/16/32 位的数据访问和突发传输：

- 数据阶段的单线/双线/四线模式在 FFMT. DATA_PROTO 寄存器中配置；
- 在 FCTRL 寄存器中使能相应的突发传输功能；
- 读/写数据直接通过 XIP 总线传递。

仅供战略合作单位使用 绝密

26.5.2 接口模式

26.5.2.1 单线半双工模式

单线半双工模式仅允许单 bit 的串行数据发送/接收，通过将 SPI_FMT. PROTO（非 XIP 模式）或 DATA_PROTO（XIP 模式）寄存器配置成 3'b111，可进入此模式。此模式下，命令的任意阶段：

- IO0 是 inout 模式；
- IO1 是 output 模式，且强制为 1；
- IO2 是 output 模式，且强制为 0（禁止"写保护"功能）；
- IO3 是 output 模式，且强制为 1（禁止"保持"功能）。

26.5.2.2 单线模式

单线模式仅允许单 bit 的串行数据发送和接收，不同阶段可以分别配置 CMD_PROTO/ADDR_PROTO/ MODE_PROTO/ DATA_PROTO 为 00 来进入此模式。此模式下，命令阶段：

- IO0 是 output 模式；
- IO1 是 input 模式（高阻态）；
- IO2 是 output 模式，且强制为 0（禁止"写保护"功能）；
- IO3 是 output 模式，且强制为 1（禁止"保持"功能）。

26.5.2.3 双线模式

双线模式允许 2 bits 数据一同被发送/接收，不同阶段可以分别配置 CMD_PROTO/ADDR_PROTO/ MODE_PROTO/ DATA_PROTO 为 01 来进入此模式。此模式下，命令阶段：

- IO0/IO1 仅在读操作的数据阶段是高阻抗（input 模式），其他情况都是 output 模式；
- IO2 是 output 模式，且强制为 0（禁止"写保护"功能）；
- IO3 是 output 模式，且强制为 1（禁止"保持"功能）。

26.5.2.4 四线模式

四线模式允许 4 bits 数据一同被发送/接收，不同阶段可以分别配置 CMD_PROTO/ADDR_PROTO/ MODE_PROTO/ DATA_PROTO 为 10 来进入此模式。此模式下，命令阶段：

- IO2/IO3 复用为数据传输 IO；
- IO0/ IO1/IO2/IO3 仅在读操作的数据阶段是高阻抗（input 模式），其他情况都是 output 模式。

26.5.3 SDR/DDR 模式

26.5.3.1 SDR 模式

SDR 模式下，IO0/IO1/IO2/IO3 数据仅在 SCK 的下降沿驱动。接收数据时，在 SCK 的上升沿采样（默认），可通过配置 SDR_SCKSAMPLE 寄存器调节采样点。

- 寄存器和 DMA 模式下，通过配置 SPI_CR.DDR_EN 寄存器为 0（默认），进入 SDR 模式。
- XIP 模式下，通过配置 FFMT1.DDR_EN[3:0]寄存器为 0（默认），分别使 data / mode / addr / cmd 阶段进入 SDR 模式。

26.5.3.2 DDR 模式

DDR 模式下，IO0/IO1/IO2/IO3 数据在 SCK 的下降沿和上升沿驱动，在下一个边沿（上升沿和下降沿）

仅供联合作单位使用 绝密

进行采样，可通过配置 SCKSAMPLE 寄存器调节采样点。

- 寄存器和 DMA 模式下，通过配置 SPI_CR.DDR_EN 寄存器为 1，进入 DDR 模式。
- XIP 模式下，通过配置 FFMT1.DDR_EN[3:0]寄存器为 1，分别使 data / mode / addr / cmd 阶段进入 DDR 模式。

26.5.4 操作模式

26.5.4.1 寄存器模式

在寄存器模式下，通过配置寄存器来进行数据的发送和接收：

- 通过 FMT.SPI_DIR 配置数据方向；
- 通过软件写 QSPI_TXDATA 寄存器将值写入发送 FIFO 来启动一次传输：
  - 发送时，这笔数据为发送数据；
  - 接收时，这笔数据为无效数据，接收数据将被储存在接收 FIFO 中。
- 当发送/接收数据长度达到 SPI_TSIZE/SPI_RSIZE 后，发送/接收完成中断标志置 1，若中断使能则中断拉起。

26.5.4.2 DMA 模式

在 DMA 模式下，通过配置以下寄存器进行数据的发送和接收：

- 通过 SPI_FMT.SPI_DIR 配置数据方向；
- 通过使能发送 DMA 搬运数据到发送 FIFO 来进行传输：
  - 发送时，发送 FIFO 中数据为发送数据，发送 FIFO 未满则拉起发送 dma 请求；
  - 接收时，发送 FIFO 中数据为无效数据，接收数据将被储存在接收 FIFO 中，若接收 dma 使能，接收 FIFO 中有数据则拉起接收 dma 请求。
- 通过配置 CR.DMA_TXCT_MODE 和 CR.DMA_RXCT_MODE 寄存器为 1，可分别使发送和接收 DMA 进入连续传输模式；
- 当出现以下三种情况时，发送/接收完成中断标志置 1，若中断使能则中断拉起：
  - 发送/接收数据长度达到 SPI_TSIZE/SPI_RSIZE；
  - 连续传输时，关闭发送/接收 DMA 使能，且发送 FIFO 中的数据发送完；
  - 连续传输时，关闭连续发送/接收使能，且发送 FIFO 中的数据发送完。

  注：连续传输模式，需要与 uDMA 同步参数配置才能正常传输。

26.5.4.3 XIP 模式

在 XIP 模式下，可以通过 XIP 总线对 Flash 进行访问，此时外部 Flash 被当做内部存储访问：

- 通过将 QSPI_FCTRL.FLASH_EN 寄存器配置成 1 可进入 XIP 模式；
- 最大访问地址达到 QSPI_BOUNDARY_CFG 配置的地址边界后停止传输；
- 可以通过 SPI_ADDR_WRAP 寄存器配置 SPI Flash 的起始地址；
- 在 XIP 模式下对 SPI Flash 进行写、写掩码、突发传输和回环传输操作，需要配置 QSPI_FCTRL 寄存器的相应位来使能这些功能；
- 支持 8/16/32 位访问。

26.5.5 CS 模式说明

在寄存器模式和 DMA 模式下，软件可通过 CSID、CSDEF 和 CSMODE 三个寄存器控制 CS 引脚电平。其中，通过 CSID 寄存器选择从机；通过 CSDEF 配置 CS 输出的默认空闲电平值；通过 CSMODE 配置 CS

仅供合作单位使用 绝密

模式，CS 有三种模式：

- 自动模式：
  - 软件配置 CSMODE 寄存器为 00 时，进入自动模式；
  - CS 在每帧数据开始之前拉低，并在每帧数据结束之后拉高；
- 保持模式：
  - 软件配置 CSMODE 寄存器为 10 时，进入保持模式；
  - 保持模式下，CS 拉低后一直保持，直到软件进行以下操作 CS 才能拉高：
    - ✓ 配置 CSMODE 寄存器退出保持模式；
    - ✓ 配置进入 XIP 模式；
    - ✓ DMA 相关使能关闭。
- 禁止模式：
  - 软件配置 CSMODE 寄存器为 11 时，进入禁止模式；
  - 禁止模式下，CS 保持空闲电平值。

  注：XIP 模式不受 CSMODE 寄存器影响。

26.6 寄存器

QSPI 模块的寄存器基址

模块名	物理地址	映射地址
QSPI0	0xB008 8000	0xB008 8000
QSPI1	0xB008 C000	0xB008 C000

QSPI 的寄存器偏移地址

寄存器名	地址偏移量	描述
QSPI_SCKDIV	0x00	QSPI 时钟分频寄存器
QSPI_SCKMODE	0x04	QSPI 时钟模式寄存器（主机/从机）
QSPI_SCKSAMPLE	0x08	QSPI 采样点配置寄存器(DDR 模式）
QSPI_FORCE	0x0C	QSPI 引脚输出使能寄存器
QSPI_CSID	0x10	QSPI 片选 ID 寄存器
QSPI_CSDEF	0x14	QSPI 片选默认值寄存器
QSPI_CSMODE	0x18	QSPI 片选模式寄存器
QSPI_VERSION	0x1C	QSPI 版本号寄存器
QSPI_ADDR_WRAP	0x20	SPI Flash 起始地址偏移寄存器
QSPI_BOUNDARY_CFG	0x24	SPI Flash 地址边界配置寄存器
QSPI_DELAY0	0x28	QSPI 延迟控制寄存器 0
QSPI_DELAY1	0x2C	QSPI 延迟控制寄存器 1
QSPI_FIFO_NUM	0x30	QSPI FIFO 有效数据个数寄存器
QSPI_TSIZE	0x34	QSPI 传输数据长度寄存器
QSPI_RSIZE	0x38	QSPI 接收数据长度寄存器
QSPI_FMT	0x40	QSPI 帧格式寄存器（主机/从机）
QSPI_TXDATA	0x48	QSPI 发送数据寄存器（主机/从机）
QSPI_RXDATA	0x4C	QSPI 接收数据寄存器（主机/从机）
QSPI_TX_MARK	0x50	QSPI 发送 FIFO 阈值寄存器（主机/从机）

仅供战略合作单位使用 绝密

QSPI_RX_MARK	0x54	QSPI 接收 FIFO 阈值寄存器（主机/从机）
QSPI_FCTRL	0x60	SPI Flash 接口控制寄存器（XIP）
QSPI_FFMT	0x64	SPI Flash 命令格式寄存器（XIP）
QSPI_IE	0x70	QSPI 中断使能寄存器（主机/从机）
QSPI_IP	0x74	QSPI 中断挂起寄存器（主机/从机）
QSPI_FFMT1	0x78	SPI Flash 命令格式寄存器 1（XIP）
QSPI_STATUS	0x7C	QSPI 状态寄存器
QSPI_SDR_SCKSAMPLE	0x80	QSPI 采样点配置寄存器（SDR 模式）
QSPI_CR	0x84	QSPI 控制寄存器

26.6.1 QSPI_SCKDIV（0x00）

QSPI 时钟分频寄存器

偏移地址=0x00

位	名称	描述	读/写	复位值
31:12	---	预留	RO	0x0
11:0	SCKDIV	时钟分频系数选择位 计算公式 FSCK = FQSPI_CLK / (2* (SCKDIV + 1)) 0x000：FQSPI_CLK /2 0x001：FQSPI_CLK /4 0x002：FQSPI_CLK /6 0x003：FQSPI_CLK /8 …… 注：DDR 模式不支持 SCKDIV=0	RW	0x4

26.6.2 QSPI_SCKMODE（0x04）

QSPI 时钟模式寄存器（主机/从机）

偏移地址=0x04

位	名称	描述	读/写	复位值
31:2	---	预留	RO	0x0
1	CPOL	QSPI 时钟 SCK 的极性选择位 0：SCK 空闲时，保持低电平 1：SCK 空闲时，保持高电平	RW	0x0
0	CPHA	QSPI 时钟 SCK 的相位选择位 0：在 SCK 开始后的第一个边沿接收数据 1：在 SCK 开始后的第二个边沿接收数据 注：DDR 模式下，只支持 CPHA 配置为 0	RW	0x0

26.6.3 SPI_SCKSAMPLE（0x08）

QSPI 采样点配置寄存器（DDR 模式）

偏移地址=0x08

位	名称	描述	读/写	复位值
31:2	---	预留	RO	0x0

仅供战略合作单位使用 绝密

11:0	SCKSMP	DDR 模式，SCK 采样点选择位 0x000：无延迟 0x001：延迟 1 个总线时钟周期采样 0x002：延迟 2 个总线时钟周期采样 …… 注：采样延迟需要小于 1 个 QSPI_SCK 周期	RW	0x0

26.6.4 QSPI_FORCE（0x0C）

QSPI 引脚输出使能寄存器

偏移地址=0x0C

位	名称	描述	读/写	复位值
31:2	---	预留	RO	0x0
1	FORCE_WP	WP（IO2）端口的输出状态选择位 0：输出低电平 1：输出高电平 注：四线模式时，此位无效。	RW	0x0
0	FORCE_EN	不同接口模式下，当引脚作为非数据引脚时，强制打开输出使能： 0：无效 1：强制打开	RW	0x1

26.6.5 QSPI_CSID（0x10）

QSPI 片选 ID 寄存器

偏移地址=0x10

位	名称	描述	读/写	复位值
31:3	---	预留	RO	0x0
2:0	CSID	片选设备 ID 选择位 0x0：禁用 0x1：选择 CS0 其他：保留	RW	0x1

26.6.6 QSPI_CSDEF（0x14）

QSPI 片选默认值寄存器

偏移地址=0x14

位	名称	描述	读/写	复位值
31:1	---	预留	RO	0x0
0	CSDEF	CS0 的默认（空闲）状态选择位（主机模式） 0：低电平 1：高电平	RW	0x1

26.6.7 QSPI_CSMODE（0x18）

QSPI 片选模式寄存器

偏移地址=0x18

仅供合作单位使用 绝密

位	名称	描述	读/写	复位值
31:2	---	预留	RO	0x0
1:0	CSMODE	片选模式选择位 00：自动模式 01：保留 10：保持模式 11：禁用模式 注：数据连续传输时建议使用保持模式，完成数据传输后再配置为禁用模式	RW	0x0

26.6.8 QSPI_VERSION（0x1C）

QSPI 版本号寄存器

偏移地址=0x1C

位	名称	描述	读/写	复位值
31:0	VERSION	QSPI 版本 2.1.0	RO	0x00020100

26.6.9 QSPI_ADDR_WRAP（0x20）

SPI Flash 起始地址偏移寄存器

偏移地址=0x20

位	名称	描述	读/写	复位值
31:0	OFFSET	SPI Flash 的起始地址偏移量	RW	0x0

26.6.10 QSPI_BOUNDARY_CFG（0x24）

SPI Flash 地址边界配置寄存器

偏移地址=0x24

位	名称	描述	读/写	复位值
31:0	BOUNDARY	XIP 边界地址配置寄存器，配置为 SPI FLASH 地址边界减 1，使能位为 QSPI_FCTRL. BOUNDRY_EN 寄存器。 应用场景：部分 SPI FLASH 的地址自增取决于其边界，在 XIP Burst 模式下，当 burst 长度很长时，软件需要通过该寄存器配置该边界，硬件会在到达边界时重发地址，从而让数据不溢出，即 XIP 将长 burst 分割成多段短 burst 传输。	RW	0x3ff

26.6.11 QSPI_DELAY0（0x28）

QSPI 延迟控制寄存器 0

偏移地址=0x28

位	名称	描述	读/写	复位值
31:24	---	预留	RO	0x0
23:16	SCKCS	SCK 最后一个有效边沿到 CS 上升沿，延迟的周期数选择位 0x00：无延迟 0x01：延迟 1 个总线时钟周期 0x02：延迟 2 个总线时钟周期	RW	0x1

仅供联合作单位使用 绝密

		……		
15:8	---	预留	RO	0x0
7:0	CSSCK	CS 下降沿到 SCK 第一个有效上升沿，延迟的周期数选择位 0x00：无延迟 0x01：延迟 1 个总线时钟周期 0x02：延迟 2 个总线时钟周期 ……	RW	0x1

26.6.12 QSPI_DELAY1（0x2C）

QSPI 延迟控制寄存器 1

偏移地址=0x2C

位	名称	描述	读/写	复位值
31:24	---	预留	RO	0x0
23:16	INTERXFR	两帧数据之间的延迟周期数选择位 0x00：无延迟 0x01：延迟 1 个总线时钟周期 0x02：延迟 2 个总线时钟周期 …… 注：此寄存器仅在寄存器和 DMA 操作模式有效	RW	0x0
15:8	---	预留	RO	0x0
7:0	INTERCS	CS 上升沿到 CS 下降沿之间的最小延迟周期数选择位 0x00：无延迟 0x01：至少延迟 1 个总线时钟周期 0x02：至少延迟 2 个总线时钟周期 ……	RW	0x3

26.6.13 QSPI_FIFO_NUM（0x30）

QSPI FIFO 有效数据个数寄存器

偏移地址=0x30

位	名称	描述	读/写	复位值
31:19	---	预留	RO	0x0
18:16	RX_NUM	RX FIFO 有效数据个数 0：0 个 1：1 个 2：2 个 ……	RO	0x0
15:3	---	预留	RO	0x0
2:0	TX_NUM	TX FIFO 有效数据个数 0：0 个 1：1 个 2：2 个 ……	RO	0x0

仅供战略合作单位使用 绝密

26.6.14 QSPI_TSIZE（0x34）

QSPI 传输数据长度寄存器

偏移地址=0x34

位	名称	描述	读/写	复位值
31:0	TSIZE	QSPI 传输数据长度选择位 0x0000 0000：0 beat 0x0000 0001：1 beat 0x0000 0002：2 beat ……	RW	0xffff ffff

26.6.15 QSPI_RSIZE（0x38）

QSPI 接收数据长度寄存器

偏移地址=0x38

位	名称	描述	读/写	复位值
31:0	RSIZE	QSPI 接收数据长度选择位 0x0000 0000：0 beat 0x0000 0001：1 beat 0x0000 0002：2 beat ……	RW	0xffff ffff

26.6.16 QSPI_FMT（0x40）

QSPI 帧格式寄存器（主机/从机，非 XIP 模式）

偏移地址=0x40

位	名称	描述	读/写	复位值
31:22	---	预留	RO	0x0
21:16	LEN	QSPI 每帧传输数据位宽选择位 6’b001000：8 bits（默认） 6’b010000：16 bits 6’b100000：32bits 注：主机模式支持 4~32 bits，从机模式支持 8/16/32 bits	RW	0x8
15:6	---	预留	RO	0x0
5	ENDIAN_BYTE	QSPI 字节传输顺序选择位 0：低位字节先传 1：高位字节先传 注：此位仅改变 32 bits 中 4 个字节的顺序。	RW	0x0
4	PROTO_HI	QSPI_FMT.PROTO[1:0]的高位扩展位	RW	0x0
3	DIR	QSPI 引脚的数据传输方向选择位 0：接收 1：发送 注：此位定义只针对不同线模式下 input/output 的数据传输引脚，对于固定传输方向的引脚无效，如单线模式的 IO0 和 IO1 只能分别作为输出和输入引脚。	RW	0x0
2	ENDIAN	QSPI 传输数据顺序选择位	RW	0x0

仅供锐能微合作单位使用 保密

		0：MSB，高位先传 1：LSB，低位先传 注：此位不改变字节顺序，仅改变 1 byte 数据内 8 bits 的传输顺序。		
1:0	PROTO	QSPI 线模式选择位 000：单线模式 001：双线模式 010：四线模式 011：八线模式（保留） 100：X16 模式（保留） 111：单线半双工模式 注：硬件不支持八线和 X16 模式，软件不配置。	RW	0x0

26.6.17 QSPI_TXDATA（0x48）

QSPI 发送数据寄存器（主机/从机）

偏移地址=0x48

位	名称	描述	读/写	复位值
31:0	TXDATA	发送数据缓存	WO	0x0

26.6.18 QSPI_RXDATA（0x4C）

QSPI 接收数据寄存器（主机/从机）

偏移地址=0x4C

位	名称	描述	读/写	复位值
31:0	RXDATA	接收数据缓存	RO	0x0

注：数据有效位宽取决于 QSPI_FMT.LEN 寄存器配置。

26.6.19 QSPI_TX_MARK（0x50）

QSPI 发送 FIFO 阈值寄存器（主机/从机）

偏移地址=0x50

位	名称	描述	读/写	复位值
31:3	---	预留	RO	0x0
2:0	TX_MARK	发送 FIFO 阈值选择位。发送 FIFO 有效数据个数未达到阈值时中断标志 tx_irq 拉起 0x0：无效 0x1：1 个有效数据 0x2：2 个有效数据 0x3：3 个有效数据 0x4：4 个有效数据	RW	0x0

26.6.20 QSPI_RX_MARK（0x54）

QSPI 接收 FIFO 阈值寄存器（主机/从机）

偏移地址=0x54

位	名称	描述	读/写	复位值

仅供锐能微合作单位使用 绝密

31:3	---	预留	RO	0x0
2:0	RX_MARK	接收 FIFO 阈值选择位。接收 FIFO 有效数据个数超出阈值时中断标志 rx_irq 拉起 0x0：0 个有效数据 0x1：1 个有效数据 0x2：2 个有效数据 0x3：3 个有效数据 0x4：无效	RW	0x0

26.6.21 QSPI_FCTRL（0x60，XIP）

SPI Flash 接口控制寄存器（XIP）

偏移地址=0x60

位	名称	描述	读/写	复位值
31:24	---	预留	RO	0x0
5	BOUNDRY_EN	XIP 模式的边界地址使能位 0：禁止 1：使能	RW	0x0
4	FLASH_WRAP_EN	XIP 模式 WRAP 功能使能位 0：禁止（默认） 1：使能 注：从机需要支持且使能 WRAP 功能，否则只能配置成 0	RW	0x0
3	FLASH_BURST_EN	XIP 模式突发传输使能位 0：禁止（默认） 1：使能	RW	0x0
2	FLASH_WEN	XIP 模式写使能位 0：禁止（默认） 1：使能	RW	0x0
1	FLASH_WMASK_EN	XIP 模式写数据掩码功能使能位 0：禁止（默认） 1：使能	RW	0x0
0	FLASH_EN	XIP 模式使能位 0：禁止 1：使能（默认）	RW	0x1

26.6.22 QSPI_FFMT（0x64，XIP）

SPI Flash 命令格式寄存器（XIP）

偏移地址=0x64

位	名称	描述	读/写	复位值
31:24	PAD_CODE	空周期传输的第一个 8 bits 数据	RW	0x0
23:16	RCMD_CODE	SPI Flash 读指令字节	RW	0x03
15	DATA_PROTO_HI	QSPI_FFMT. DATA_PROTO 的高位扩展位	RW	0x0
14	ENDIAN_F	XIP 模式下，QSPI 传输数据顺序选择位	RW	0x0

仅供锐能微合作单位使用 绝密

		0：MSB，高位先传 1：LSB，低位先传 注：此位不改变字节顺序，只改变 1 byte 数据内 8 bits 的传输顺序。		
13:12	DATA_PROTO	QSPI 数据阶段接口模式选择位 000：单线模式 001：双线模式 010：四线模式 011：八线模式（保留） 100：X16 模式（保留） 111：单线半双工模式 注：硬件不支持八线和 X16 模式，软件不配置。	RW	0x0
11:10	ADDR_PROTO	QSPI 地址阶段接口模式选择位 00：单线模式 01：双线模式 10：四线模式 11：八线模式（保留） 注：硬件不支持八线模式，软件不配置。	RW	0x0
9:8	CMD_PROTO	QSPI 指令阶段接口模式选择位 00：单线模式 01：双线模式 10：四线模式 11：八线模式（保留） 注：硬件不支持八线模式，软件不配置。	RW	0x0
7:4	RPAD_CNT	读指令下，空周期数选择位 5’b0 0000：无空周期（默认） 5’b0 0001：1 个空周期 …… 5’b 1 1111：31 个空周期 注：RPAD_CNT 的第 5 位在 FFMT1.RPAD_CNT_H 配置	RW	0x0
3:1	ADDR_LEN	地址长度选择位 000：跳过地址阶段 001：8 位 010：16 位 011：24 位（默认） 100：32 位	RW	0x3
0	CMD_EN	指令发送选择位 0：不发送指令 1：发送指令（默认）	RW	0x1

26.6.23 QSPI_IE（0x70）

QSPI 中断使能寄存器（主机/从机）

偏移地址=0x70

仅供战略合作单位使用 绝密

位	名称	描述	读/写	复位值
31:15	---	预留	RO	0x0
14	CFG_ERR_EN	QSPI 配置帧错误中断使能位 0：禁止 1：使能 注：该中断包含正常 QSPI 模式和 XIP 模式	RW	0x0
13	---	预留	RO	0x0
12	RX_DONE_EN	接收完成中断使能位 0：禁止 1：使能	RW	0x0
11	TX_DONE_EN	发送完成中断使能位 0：禁止 1：使能	RW	0x0
10:8	---	预留	RO	0x0
7	DONE_EN	传输完成中断使能位 0：禁止 1：使能	RW	0x0
6	---	预留	RO	0x0
5	TX_OVR_EN	发送 FIFO 上溢中断使能位 0：禁止 1：使能	RW	0x0
4	RX_UDR_EN	接收 FIFO 下溢中断使能位 0：禁止 1：使能	RW	0x0
3	RX_OVR_EN	接收 FIFO 上溢中断使能位 0：禁止 1：使能	RW	0x0
2	TX_UDR_EN	发送 FIFO 下溢中断使能位 0：禁止 1：使能	RW	0x0
1	RX_IRQ_EN	接收 FIFO 阈值中断使能位 0：禁止 1：使能	RW	0x0
0	TX_IRQ_EN	发送 FIFO 阈值中断使能位 0：禁止 1：使能	RW	0x0

26.6.24 QSPI_IP（0x74）

QSPI 中断挂起寄存器（主机/从机）

偏移地址=0x74

位	名称	描述	读/写	复位值
31:2	---	预留	RO	0x0
1	RX_IRQ	接收 FIFO 中有效数据个数超出接收阈值中断标志位	RO	0x0

仅供联合作业单位使用 绝密

		0：未超出 1：已超出		
0	TX_IRQ	发送 FIFO 中有效数据个数未达到发送阈值中断标志位 0：已达到 1：未达到	RO	0x0

26.6.25 QSPI_FFMT1（0x78 ，XIP）

SPI Flash 命令格式寄存器 1（XIP）

偏移地址=0x78

位	名称	描述	读/写	复位值
31:28	MODE_CNT	模式字节长度选择位 0x00：跳过模式阶段（默认） 0x08：8 位，推荐值 其他：不推荐	RW	0x0
27:20	MODE_CODE	SPI Flash 模式字节	RW	0x0
19:18	MODE_PROTO	QSPI 模式字节阶段接口模式选择位 00：单线模式 01：双线模式 10：四线模式 11：八线模式（保留） 注：硬件不支持八线模式，软件不配置。	RW	0x0
17:14	DDR_EN	指令[14]、地址[15]、模式[16]和数据[17]阶段的 DDR 使能位 0：SDR 模式（默认） 1：DDR 模式	RW	0x0
13	RPAD_CNT_H	读指令下，空周期数选择位的第 5 位，低 4 位在 FFMT.RPAD_CNT 寄存器配置	RW	0x0
12:8	WPAD_CNT	写指令下，空周期数选择位 5’b0 0000：无空周期（默认） 5’b0 0001：1 个空周期 …… 5’b 1 1111：31 个空周期	RW	0x0
7:0	WCMD_CODE	SPI Flash 写指令字节	RW	0x02

26.6.26 QSPI_STATUS（0x7C）

QSPI 状态寄存器

偏移地址=0x7C

位	名称	描述	读/写	复位值
31:21	---	预留	RO	0x0
20	CFG_ERR	帧配置错误标志位。当正常 QSPI 或 XIP 模式的帧配置错误时，标志拉起，软件写 1 清零 0：未完成 1：已完成	RW	0x0

仅供指令作单位使用 绝密

19	---	预留	RO	0x0
18	RX_DONE	接收完成标志位。接收数据达到接收长度，标志拉起，软件写 1 清零 0：未完成 1：已完成 注：详细描述见“操作模式”章节	RW	0x0
17	TX_DONE	发送完成标志位。发送数据达到传输长度，标志拉起，软件写 1 清零 0：未完成 1：已完成 注：详细描述见“操作模式”章节	RW	0x0
16:14	---	预留	RO	0x0
13	DONE	传输完成标志位。发送/接收完一笔数据且发送 FIFO 为空时，标志拉起，软件写 1 清零 0：未完成 1：已完成	RW	0x0
12	RX_FULL	接收 FIFO 满标志位 0：非满 1：已满	RO	0x0
11	TX_EMPTY	发送 FIFO 空标志位 0：非空 1：已空	RO	0x1
10	TX_OVR_ERR	发送 FIFO 溢出错误标志位。发送 FIFO 满时，继续写 QSPI_RXDATA 寄存器，标志拉起，软件写 1 清零 0：未溢出 1：已溢出	RW	0x0
9	RX_UDR_ERR	接收 FIFO 下溢错误标志位。接收 FIFO 空时，读取 QSPI_RXDATA 寄存器，标志拉起，软件写 1 清零 0：未下溢 1：已下溢	RW	0x0
8:6	---	预留	RO	0x0
5	RX_EMPTY	接收 FIFO 空标志位 0：非空 1：已空	RO	0x1
4	TX_FULL	发送 FIFO 满标志位 0：非满 1：已满	RO	0x0
3	TX_UDR_ERR	发送 FIFO 下溢错误标志位。发送时，发送 FIFO 中没有数据，标志拉起，软件写 1 清零 0：未下溢 1：已下溢	RW	0x0
2	RX_OVR_ERR	接收 FIFO 溢出错误标志位。接收完一笔数据时，接收 FIFO 已满，标志拉起，软件写 1 清零	RW	0x0

仅供锐能合作单位使用 绝密

		0：未溢出 1：已溢出		
1	---	预留	RO	0x0
0	BUSY	QSPI 传输忙标志位（主机/从机） 0：空闲 1：正在传输	RO	0x0

26.6.27 QSPI_SDR_SCKSAMPLE（0x80）

QSPI 采样点配置寄存器（SDR 模式）

偏移地址=0x80

位	名称	描述	读/写	复位值
31:12	---	预留	RO	0x0
11:0	SDR_SCKSAMPLE	SDR 模式，SCK 采样点选择位 0x000：无延迟 0x001：延迟 1 个总线时钟周期采样 0x002：延迟 2 个总线时钟周期采样 …… 注：采样延迟需要小于 1 个 QSPI_SCK 周期	RW	0x0

26.6.28 QSPI_CR（0x84）

QSPI 控制寄存器

偏移地址=0x84

位	名称	描述	读/写	复位值
31:14	---	预留	RO	0x0
13	SPI_RXFIFO_EN	接收 FIFO 使能位 0：禁止 1：使能（默认）	RW	0x1
12	---	预留	RO	0x0
11	DMA_TXCT_MODE	DMA 连续发送模式使能位 0：禁止 1：使能	RW	0x0
10	DMA_RXCT_MODE	DMA 连续接收模式使能位 0：禁止 1：使能	RW	0x0
9	DMA_RX_EN	接收 DMA 模式使能位 0：禁止 1：使能	RW	0x0
8	DMA_TX_EN	发送 DMA 模式使能位 0：禁止 1：使能	RW	0x0
7:6	---	预留	RO	0x0
5	SSM	软件从机管理 CS 使能位 0：硬件管理	RW	0x0

仅供联合作业单位使用 绝密

		1：软件管理		
4	CSOE	主机模式，CS 输出使能位 0：禁止 1：使能	RW	0x1
3	CSI	软件管理从机模式时，CS 的使能位 0：软件使能 CS 1：软件禁止 CS 注：SSM 位配置为 1 时有效	RW	0x0
2	DDR_EN	DDR 模式使能位，仅主机模式支持 0：SDR 模式 1：DDR 模式	RW	0x0
1	DMA_EN	DMA 模式使能位 0：寄存器模式 1：DMA 模式	RW	0x0
0	MSTER	主机/从机模式选择位 0：从机模式 1：主机模式	RW	0x1

26.7 软件配置流程及应用说明

26.7.1 寄存器和 DMA 模式

- 根据“复用功能列表”和“GPIO 寄存器配置流程”正确配置 QSPI 引脚复用；
- 配置 QSPI_CR 寄存器分别设定主机模式、寄存器/DMA 模式、SDR/DDR 模式。
- 配置 QSPI_SCKDIV、QSPI_SCKMODE 寄存器来选择 QSPI 输出时钟的分频系数、相位和极性；
- 配置 QSPI_SCKSAMPLE 和 QSPI_SDR_SCKSAMPLE 寄存器来设置采样点；
- 配置 QSPI_FMT 寄存器来选择 QSPI 数据线的接口模式、LMSB、传输方向和数据位宽；
- 配置 QSPI_TSIZE 和 QSPI_RSIZE 寄存器设定发送和接收数据长度。
- 配置 QSPI_IE 寄存器来使能中断，所有中断使用同一个中断入口，通过读 QSPI_STATUS 寄存器判断何种中断拉起，写 QSPI_STATUS 寄存器可清除部分中断；
- 将要发送的数据通过 QSPI_TXDATA 寄存器写入发送 FIFO，接收数据时，同样通过写发送 FIFO 来启动一次传输；
- 读 QSPI_TXDATA 寄存器可取得接收 FIFO 中的数据；
- 等待中断事件，根据应用需求重复上述步骤。

26.7.2 XIP 模式

- 根据“复用功能列表”和“GPIO 寄存器配置流程”正确配置 QSPI 引脚复用；
- 根据 SPI Flash 从机的起始地址和容量，正确配置 QSPI_ADDR_WRAP 和 QSPI_BOUNDARY_CFG 寄存器；
- 配置 QSPI_SCKDIV、QSPI_SCKMODE 寄存器来选择 QSPI 输出时钟的分频系数、相位和极性；
- 配置 QSPI_SCKSAMPLE 和 QSPI_SDR_SCKSAMPLE 寄存器来设置采样点；
- 配置 QSPI_FFMT 和 QSPI_FFMT1 寄存器来设置指令、地址、模式、空周期和数据阶段的长度、接口模式等基本参数；
- 配置 QSPI_FCTRL 寄存器使能 XIP 的功能；
- 然后 CPU 就可以通过 XIP 总线将 SPI Flash 当成内部存储来访问。

仅供合肥全作单位使用 绝密

26.7.3 注意事项

- QSPI 用作寄存器和 DMA 模式时，需要特别注意以下两点：
  - 必须先配置 QSPI_FCTRL 寄存器，来关闭 XIP 使能；
  - 必须先配置 QSPI_FMT 寄存器，来刷新传输帧和线模式，再配置 QSPI_CR 寄存器；
  - 软件配置顺序推荐：配置其他寄存器→清零 STATUS 标志→配置 CR 寄存器，确保上次传输的残留标志位清零。
- QSPI_SDR_SCKSAMPLE 和 QSPI_SCKSAMPLE 寄存器使用场景和注意事项：
  - PAD 和 IO 延迟较大时，可通过配置该寄存器延迟采样，配置延迟需小于 1 个 QSPI SCK 周期；
- 当该寄存器配置值较大时，推荐中断函数查询 QSPI_STATUS.busy 标志判断传输是否完成。
- 当 FMT.DIR 为 1，即发送时，硬件禁止了接收数据，RX DMA 使能后不会发生数据传输。
- 若传输结束，RX FIFO 中的残留数据可通过多次读 RXDATA 寄存器来清除，TX FIFO 的残留数据只能通过 QSPI 模块复位来重置。
- 从机 4 线 QSPI 模式下，推荐将 QSPI 帧定义为 16/32 bits，帧为 8bits 的下溢风险较大。
- XIP 模式注意事项：
  - 外接 FLASH 或 SRAM 等存储时，必须配置 QSPI 为主机模式；
  - XIP 读操作时，SPI_RXFIFO_EN 必须配置为 1，否则读回数据为 0；
  - XIP 模式时，禁止将指令、地址和模式阶段同时配置为 0。
- DDR 模式注意事项：
  - XIP 的指令阶段不支持配置成 DDR 模式，即 FFMT1 的 bit14 禁止配置成 1；
  - 在 XIP DDR 模式下，需要存在指令和空周期阶段；
  - DDR 模式下，CPHA 只支持配置为 0。
  - 传输效率上，SDR 模式下 SCKDIV 最小可配置为 0（2 分频），DDR 模式下 SCKDIV 最小可配置为 1（4 分频），所以两者在极限传输效率上是一致的，推荐非必要不使用 DDR 模式。
- GDMA 使用注意事项：
  - 建议先进行 GDMA 配置和使能，再配置 QSPI 的 DMA 使能；
  - DMA 传输长度可仅在 GDMA 侧配置，QSPI 侧的 TSIZE 和 RSIZE 无需配置，使用默认值 0xffff ffff 即可，GDMA 在达到 DMA 传输长度后会关闭使能，不再应答 QSPI 的 DMA 请求；
  - 软件上使用 GMDA 的传输完成标志，在 GDMA 中断函数中结合 QSPI 的 busy 和 tx/rx num 标志即可。

仅供联合作业使用 绝密

27 GPIO

27.1 简介

GPIO（General Purpose I/O）是通用输入/输出端口，每个通用 I/O 端口都包含 6 个控制寄存器（GPIOx_MODE、GPIOx_AEN、GPIOx_OTYPE、GPIOx_OSPEED、GPIOx_ITYPE 和 GPIOx_UPDN）、2 个数据寄存器（GPIOx_IDATA 和 GPIOx_ODATA）、2 个复用功能寄存器（GPIOx_AFSEL0 和 GPIOx_AFSEL1）和 3 个按位操作寄存器（GPIOx_SET、GPIOx_CLR 和 GPIOx_TG）。

GPIO 共计 118 个，包含 PA、PB、PC、PD、PE、PF、PG、PH 和 PL 端口：

- PA、PB、PC、PD、PE、PF 和 PG 端口都包含 16 个 I/O 口，为 Px00~Px15（x=A-G）；
- PH 端口包含 2 个 I/O 口，为 PH00 和 PH01；
- PL 端口包含 4 个 I/O 口，为 PL00~PL03，是 Vbat 域的 I/O，Vbat 域配置优先级高于 VCC 域。

27.2 特点

- 模式可配置：输入、输出、复用功能和模拟功能模式
- 输入状态可配置：COMS/TTL 输入 + 上拉/下拉
- 输出状态可配置：正常/开漏输出 + 驱动能力
- 支持 GPIOx_ODATA 输出数据按位操作功能
- 支持快速翻转
- I/O 使用权限寄存器见“系统控制”章节
- 支持安全访问
- GPIO 是 AHB 的外设，支持 Bitband 功能

27.3 结构框图



图 27-1 GPIO 框图

仅供线路合作单位使用 绝密

27.4 功能描述

27.4.1 功能配置说明

每个 I/O 都支持以下配置：

- 支持四种工作模式：输入/输出/复用功能/模拟，通过 GPIOx_MODE 寄存器控制；
- 支持两种输入类型：COMS/TTL，通过 GPIOx_ITYPE 寄存器控制；
- 支持两种输出类型：正常输出/开漏输出，通过 GPIOx_OTYPE 寄存器控制；
- 支持两种输出驱动：3.0/6.0 mA，通过 GPIOx_OSPEED 寄存器控制；
- 支持浮空/上拉/下拉功能，通过 GPIOx_UPDN 寄存器控制；
- 支持 16 种复用功能配置，通过 GPIOx_AFSEL0 和 GPIOx_AFSEL1 寄存器控制；
- 支持模拟功能的 I/O，通过 GPIOx_AEN 寄存器控制模拟功能使能。

表 27-1 GPIO 配置表

模式	寄存器配置					
MODE	AEN	ITYPE	OTYPE	OSPEED	UPDN	AFSEL0/1
输入模式 00b	×	CMOS/ TTL 0/1	×	×	浮空/上拉/下拉 00b/01b/10b	×
输出模式 01b	×		普通/开漏输出 0/1	驱动电流 3.0/6.0 mA 0/1	浮空/×/× 00b/01b/10b	×
复用功能 10b	×				浮空/上拉/下拉 00b/01b/10b	AF00~AF15 0000b~1111b
模拟模式 11b	模拟功能禁止/使能 0/1	×	×	×	浮空/×/× 00b/01b/10b	×

注 1：“×”表示配置无效，不同类型 PAD 支持不同配置，详见 PAD 类型说明列表。

注 2：复用功能为输出时，上下拉无效。

27.4.2 通用 I/O 说明

复位期间和复位后，大多数 I/O 端口都被默认配置为模拟模式（高阻态），下列为特殊 I/O：

- PG04：默认配置为模拟模式（高阻态），芯片复位后 ROM 中的 Bootloader 程序会将该引脚配置为上拉输入模式：
  - 当 PG04 为低电平时，Bootloader 程序会进入 ISP 流程，不会引导 FLASH 应用程序；
  - 当 PG04 为高电平时，Bootloader 程序会引导 FLASH 应用程序，并恢复 PG04 引脚为默认的模拟模式（高阻态）。

注意：应用上应尽量避免 PG04 外接下拉电阻或外部驱动低电平，否则会导致芯片复位后无法正确引导 FLASH 应用程序。

- PG14：JTCK，通过 GPIO_DBG[0]配置，默认使能功能，使能后 I/O 为下拉输入；
- PG15：JTMS，通过 GPIO_DBG[1]配置，默认使能功能，使能后 I/O 为上拉输入；
- PD04：LCDVD 引脚，无 GPIO 功能；
- PA02、PA03、PA04 和 PE15：带有模拟硬件联动功能的 I/O 端口，当以下模拟功能开启后，强制为模拟引脚。
  - PA02：上电默认为 CMP1 功能，GPIOx_MODE 配置无效；
  - PA03：上电默认为 CMP2 功能，GPIOx_MODE 配置无效；
  - PA04：上电默认为模拟模式（高阻态），当使能 LVD（即 LVD_PWD!=0x55aaaa55）后，GPIOx_MODE 配置无效；

仅供联合作单位使用 保密

- PE14、PE15：上电默认为模拟模式（高阻态），作为 HOSC I/O，即 HOSC_PD 配置为 0 时，强制为模拟模式（高阻态），GPIOx_MODE 配置无效。

- PL00~PL03：Vbat 域 I/O，Vbat 域的 I/O 功能配置优先级高于 Vcc 域的通用 GPIO 配置，其模拟功能只受 Vbat 域控制。Vcc 域掉电后，若配置 I/O 为 Vbat 的数字/模拟功能，则不受 Vcc 域掉电影响，若配置 I/O 为通用 GPIO 功能则呈高阻态。Vbat 域配置详见 RTC 章节。

注：GPIO_DBG 寄存器是用于芯片 JTAG 调试的 IO 使能寄存器，优先级高于 GPIOx 寄存器，该寄存器配置为 JTAG 功能使能后，对应 IO 的 GPIOx 寄存器配置失效，详细描述见寄存器部分。

27.4.3 输入模式

当 I/O 引脚配置为输入时：

- 施密特触发器输入使能，通过 GPIOx_ITYPE 选择输入类型为 COMS 或 TTL；
- 通过 GPIOx_UPDN 选择 I/O 引脚为浮空、上拉或下拉；
- 输出缓冲器禁止，GPIOx_OTYPE 和 GPIOx_OSPEED 配置均无效；
- 每个 fclk 上升沿对 I/O 输入采样并存入 GPIOx_IDATA；
- 读访问 GPIOx_IDATA 可获取 I/O 输入状态。



图 27-2 输入模式示意图

27.4.4 输出模式

当 I/O 引脚配置为输出时：

- 输入施密特触发器禁止；
- 输出缓冲器使能，通过 GPIOx_OTYPE 选择输出类型为普通输出或开漏输出，通过 GPIOx_OSPEED 选择 I/O 输出驱动能力；
- 读访问 GPIOx_IDATA 返回值为“0”；
- 读访问 GPIOx_ODATA 可返回上次写入的值。

仅供战略合作单位使用 绝密



图 27-3 输出模式示意图

27.4.5 复用功能模式

当 I/O 引脚配置为复用功能时：

- 通过 GPIOx_AFSEL0 或 GPIOx_AFSEL1 选择 I/O 端口复用的外设功能；
- 通过 GPIOx_UPDN 选择 I/O 引脚为浮空、上拉或下拉；
- 施密特触发器输入使能由所选外设驱动；
- 输出缓冲器使能由所选外设驱动。

注 1：若 I/O 复用功能为 LCD，不应用复用功能的输入/输出配置，请参考模拟模式的输入/输出描述。

注 2：复用功能详见“复用功能列表”章节。



图 27-4 复用功能模式示意图

27.4.6 模拟模式

当 I/O 引脚配置为模拟模式时：

仅供战略合作单位使用 绝密

- 输入施密特触发器禁止；
- 输出缓冲器禁止；
- 上拉和下拉被硬件关闭；
- 读访问 GPIOx_IDATA 返回值为“0”；
- 当引脚未接入模拟功能时，呈高阻态；
- 当引脚接入模拟功能时，由 GPIOx_AEN 控制引脚模拟功能使能。

注 1：具体模拟功能配置请参考各模拟功能章节寄存器。
注 2：模拟功能详见“引脚定义”章节。



图 27-5 模拟模式示意图

27.4.7 输入强制使能

当 I/O 在输出模式下时，输入施密特触发器为禁止状态；当 I/O 在复用功能模式下时，输入施密特触发器使能由所复用的外设控制。

在这两种模式下，若有持续打开引脚输入的需求，可以通过配置 GPIOx_FIE 寄存器的对应位为 0，将引脚的输入施密特触发器一直使能。此时，读访问 GPIOx_IDATA 可获取 I/O 输入状态。

27.4.8 按位操作

GPIO 的按位操作包括了置 1、清零和翻转：

- GPIOx_SET 寄存器写 1 可实现 GPIOx_ODATA 对应位的置 1 操作；
- GPIOx_CLR 寄存器写 1 可实现 GPIOx_ODATA 对应位的清零操作；
- GPIOx_TG 寄存器写 1 可实现 GPIOx_ODATA 对应位的电平翻转；
- AHB Bitband 直接访问 GPIOx_ODATA 可实现位清零/置 1 操作
  - AHB 总线地址第 25 位为 1 时启用 Bitband 功能；
  - AHB 总线地址第 2~6 位表示访问寄存器的 0~31 位；
  - 原 AHB 总线地址第 2~13 位映射到 7~18 位；
  - AHB 写数据的第 0 位为写入值。

仅供战略合作单位使用 绝密

图 27-6 Bitband 读写

27.4.9 安全访问

27.4.9.1 寄存器安全访问

每个 I/O 都有一位安全属性寄存器，详见 SCU 章节。对于通用 GPIOx 寄存器，当访问主机安全属性与 I/O 属性匹配时，为合法访问，访问有效。以下情况，视为非法访问，访问无效：

- 安全主机（core0）访问非安全属性的 I/O，写访问无效，读返回值为“0”；
- 非安全主机（core1）访问安全属性的 I/O，写访问无效，读返回值为“0”。

其中，JTAG 调试相关的寄存器 GPIO_DBG_KEY 和 GPIO_DBG 仅安全主机 core0 可访问。



图 27-7 安全访问示意图

27.4.9.2 外设安全

每个 I/O 最多复用 16 种不同数字外设功能，根据 I/O 与复用外设的安全属性，对外设输入/输出做出以下安全防护措施：

- 当 I/O 属性为安全时，则复用外设的输入/输出功能正常；
- 当 I/O 属性为非安全，且复用外设属性同为非安全时，复用外设的输入/输出正常；
- 当 I/O 属性为非安全，且复用外设属性为安全时，则复用外设的输入/输出无效。

27.5 寄存器

模块名	物理地址	映射地址
GPIOA	0xB008 0000	0xB008 0000
GPIOB	0xB008 0400	0xB008 0400
GPIOC	0xB008 0800	0xB008 0800
GPIOD	0xB008 0C00	0xB008 0C00
GPIOE	0xB008 1000	0xB008 1000
GPIOF	0xB008 1400	0xB008 1400

GPIOG	0xB008 1800	0xB008 1800
GPIOH	0xB008 1C00	0xB008 1C00
GPIOL（VBAT）	0xB008 2C00	0xB008 2C00

27.5.1 寄存器列表

寄存器名	地址偏移量	描述
GPIOx_MODE	0x00	GPIO 模式寄存器
GPIOx_AEN	0x04	GPIO 模拟功能使能寄存器
GPIOx_OTYPE	0x08	GPIO 输出类型寄存器
GPIOx_OSPEED	0x0C	GPIO 输出驱动能力寄存器
GPIOx_FIE	0x10	GPIO 输入强制使能寄存器
GPIOx_ITYPE	0x14	GPIO 输入类型寄存器
GPIOx_UPDN	0x18	GPIO 上拉/下拉寄存器
GPIOx_IDATA	0x1C	GPIO 输入数据寄存器
GPIOx_ODATA	0x20	GPIO 输出数据寄存器
GPIOx_AFSEL0	0x24	GPIO 复用功能选择寄存器 0
GPIOx_AFSEL1	0x28	GPIO 复用功能选择寄存器 1
GPIOx_SET	0x2C	GPIO 按位置 1 寄存器
GPIOx_CLR	0x30	GPIO 按位清零寄存器
GPIOx_TG	0x34	GPIO 按位翻转寄存器

GPIO 的 JTAG 调试寄存器地址

寄存器名	物理地址	描述
GPIO_DBG_KEY	0xB008 0070	GPIO_DBG 寄存器的密码寄存器
GPIO_DBG	0xB008 0074	GPIO 的 JTAG 调试配置寄存器

27.5.2 GPIOx_MODE（0x00）

GPIOx 模式寄存器（x = A、B、C、D、E、F、G、H、L）

偏移地址=0x00

支持 bitband 写操作

复位值：

- 端口 D 复位值：0xFFFF FCFF（PD04 保留）
- 端口 H 复位值：0x0000 000F
- 端口 L 复位值：0x0000 00FF
- 其他端口复位值：0xFFFF FFFF

保留端口：端口 D[9:8]、端口 H[31:4]和端口 L[31:8]

比特位	名称	描述	读/写	复位值
31:0	MODE[15:0][1:0]	Px00~Px15 的模式控制位 00：输入模式 01：输出模式 10：复用功能模式 11：模拟模式（高阻态）（默认）	RW	0x3

仅供战略合作单位使用

27.5.3 GPIOx_AEN（0x04）

GPIOx 模拟功能使能寄存器（x＝A、B、C、D、E、F、G、H、L）

偏移地址=0x04

支持 bitband 写操作

复位值：0x0000 0000

保留端口：端口 D[4]、端口 H[31:2]和端口 L[31:0]

比特位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	ANA_EN[15:0]	Px00~Px15 的模拟功能使能位 0：禁止 1：使能 注：该寄存器配置仅在对应 I/O 为模拟模式时生效。	WR	0x0

27.5.4 GPIOx_ OTYPE（0x08）

GPIOx 输出类型寄存器（x＝A、B、C、D、E、F、G、H、L）

偏移地址=0x08

支持 bitband 写操作

复位值：0x0000 0000

保留端口：端口 D[4]、端口 H[31:2]和端口 L[31:4]

比特位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	OTYPE[15:0]	Px00~Px15 的输出类型控制位 0：普通输出 （默认） 1：N-ch 漏极开路输出	RW	0x0

27.5.5 GPIOx_OSPEED（0x0C）

GPIOx 输出驱动能力寄存器（x＝A、B、C、D、E、F、G、H、L）

偏移地址=0x0C

支持 bitband 写操作

复位值： 0x0000 0000

保留端口：端口 D[4]、端口 H[31:2]和端口 L[31:4]

比特位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	OSPEED[15:0]	Px00~Px15 的输出驱动能力控制位 0：3.0 mA（默认） 1：6.0 mA	RW	0x0

27.5.6 GPIOx_FIE（0x10）

GPIOx 输入强制使能寄存器（x＝A、B、C、D、E、F、G、H、L）

偏移地址=0x10

支持 bitband 写操作

复位值：

仅供战略合作单位使用 绝密

- 端口 D 复位值：0x0000 FFEF
- 端口 H 复位值：0x0000 0003
- 端口 L 复位值：0x0000 000F
- 其他端口复位值：0x0000 FFFF

保留端口：端口 D[4]、端口 H[31:2]和端口 L[31:4]

比特位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	FIE[15:0]	Px00~Px15 的输入强制使能位 0：输入强制使能 1：无效 注：该寄存器仅在 I/O 为输出模式和复用功能模式时有效	RW	0x1

27.5.7 GPIOx_ITYPE（0x14）

GPIOx 输入类型寄存器（x = A、B、C、D、E、F、G、H、L）

偏移地址=0x14

支持 bitband 写操作

复位值：0x0000 0000

保留端口：端口 D[4]、端口 H[31:2]和端口 L[31:4]

比特位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	ITYPE[15:0]	Px00~Px15 的输入类型控制位 0：CMOS 缓冲器，Vil=0.3VCC，Vih=0.7VCC（默认） 1：TTL 缓冲器，Vil=0.16VCC，Vih=0.4VCC	RW	0x0

27.5.8 GPIOx_UPDN（0x18）

GPIOx 上拉/下拉寄存器（x = A、B、C、D、E、F、G、H、L）

偏移地址=0x18

支持 bitband 写操作

复位值： 0x0000 0000

保留端口：端口 D[9:8]、端口 H[31:4]和端口 L[31:8]

比特位	名称	描述	读/写	复位值
31:0	UPDN[15:0][1:0]	Px00~Px15 的上拉/下拉控制位，模拟模式下无效 00：浮空（默认） 01：上拉 10：下拉 11：保留	RW	0x0

仅供战略合作单位使用 绝密

27.5.9 GPIOx_IDATA（0x1C）

GPIOx 输入数据寄存器（x = A、B、C、D、E、F、G、H、L）

偏移地址=0x1C

保留端口：端口 D[4]、端口 H[31:2]和端口 L[31:4]

比特位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	IDATA[15:0]	Px00~Px15 的输入数据 0：低电平 1：高电平	RO	0x0

注：该寄存器支持 Bitband 读取

27.5.10 GPIOx_ODATA（0x20）

GPIOx 输出数据寄存器（x = A、B、C、D、E、F、G、H、L）

偏移地址=0x20

支持 bitband 写操作

复位值：0x0000 0000

保留端口：端口 D[4]、端口 H[31:2]和端口 L[31:4]

比特位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	ODATA[15:0]	Px00~Px15 的输出数据 0：低电平 1：高电平	RW	0x0

27.5.11 GPIOx_AFSEL0（0x24）

GPIOx 复用功能选择寄存器 0（x = A、B、C、D、E、F、G、H、L）

偏移地址=0x24

支持 bitband 写操作

复位值：0x0000 0000

保留端口：端口 D[19:16]、端口 H[31:8]和端口 L[31:16]

比特位	名称	描述	读/写	复位值
31:0	SEL[7:0][3:0]	Px00~Px07 的复用功能选择位 0000：选择 AF00 功能 0001：选择 AF01 功能 …… 1110：选择 AF14 功能 1111：选择 AF15 功能	RW	0x0

27.5.12 GPIOx_AFSEL1（0x28）

GPIOx 复用功能选择寄存器 1（x = A、B、C、D、E、F、G）

偏移地址=0x28

支持 bitband 写操作

复位值：0x0000 0000

仅供战略合作单位使用 绝密

比特位	名称	描述	读/写	复位值
31:0	SEL[7:0][3:0]	Px08~Px15 的复用功能选择位 0000：选择 AF00 功能 0001：选择 AF01 功能 …… 1110：选择 AF14 功能 1111：选择 AF15 功能	RW	0x0

27.5.13 GPIOx_SET（0x2C）

GPIOx 按位置 1 寄存器（x＝A、B、C、D、E、F、G、H、L）

偏移地址=0x2C

复位值：0x0000 0000

保留端口：端口 D[4]、端口 H[31:2]和端口 L[31:4]

比特位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	SET[15:0]	Px00~Px15 的按位置 1 位 0：无效 1：相应的 ODATA 位置 1 注：该位仅对应 I/O 为输出模式时有效。	WO	0x0

27.5.14 GPIOx_CLR（0x30）

GPIOx 按位清零寄存器（x＝A、B、C、D、E、F、G、H、L）

偏移地址=0x30

复位值：0x0000 0000

保留端口：端口 D[4]、端口 H[31:2]和端口 L[31:4]

比特位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	CLR[15:0]	Px00~Px15 的按位清零位 0：无效 1：相应的 ODATA 位清零 注：该位仅对应 I/O 为输出模式时有效。	WO	0x0

27.5.15 GPIOx_TG（0x34）

GPIOx 按位翻转寄存器（x＝A、B、C、D、E、F、G、H、L）

偏移地址=0x34

复位值：0x0000 0000

保留端口：端口 D[4]、端口 H[31:2]和端口 L[31:4]

比特位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	TG[15:0]	Px00~Px15 的按位翻转功能 0：无效 1：相应的 ODATA 位翻转 注：该位仅对应 I/O 为输出模式时有效。	WO	0x0

仅供战略合作单位使用 绝密

27.5.16 GPIO_DBG_KEY（0xB008 0070）

GPIO_DBG 寄存器的密码寄存器

地址=0xB008 0070

复位值：0x0000 0000

比特位	名称	描述	读/写	复位值
31:0	KEY	GPIO_DBG 寄存器的密码寄存器 每次写 GPIO_DBG 寄存器之前，必须依次对该位写入以下序列： KEY = 0x55dd 77ee KEY = 0x6688 3399 KEY = 0xddaa bb11 若密码序列正确，则下一次写 GPIO_DBG 寄存器有效；写入过程中，若写入错误值或读写其他寄存器，则需重新开始密码序列	WO	0x0

27.5.17 GPIO_DBG（0xB008 0074）

GPIO 的 JTAG 调试配置寄存器

地址=0xB008 0074

复位值：0x0000 0003

该寄存器的密码见 GPIO_DBG_KEY 寄存器

bit [3:2]为上电复位和 CORE0 WDT 复位域寄存器

比特位	名称	描述	读/写	复位值
31:4	---	预留	RO	0x0
3	JTDO_EN	JTAG 的 JTDO 功能配置位 0：PG10 用作通用 GPIO 1：PG10 用作 JTDO 功能	RW	0x0
2	JTDI_EN	JTAG 的 JTDI 功能配置位 0：PG11 用作通用 GPIO 1：PG11 用作 JTDI 功能，引脚上拉	RW	0x0
1	JTMS_EN	JTAG 的 JTMS 功能配置位 0：PG15 用作通用 GPIO 1：PG15 用作 JTMS 功能，引脚上拉	RW	0x1
0	JTCK_EN	JTAG 的 JTCK 功能配置位 0：PG14 用作通用 GPIO 1：PG14 用作 JTCK 功能，引脚下拉	RW	0x1

注：该寄存器是用于芯片 JTAG 调试的 IO 使能寄存器，优先级高于 GPIOx 寄存器，该寄存器配置为 JTAG 功能使能后，对应 IO 的 GPIOx 寄存器配置失效。

27.6 复用功能列表

仅供战略合作单位使用 绝密

附录表 1　Port A 复用功能列表

Port A Alternate Function																
Port	AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	QSPI0	SPI0 QSPI1	SPI1	SPI2 UART0/2	SPI3 UART1/3	UART0-7	UART0-7	LPUART CAN RTC1S	I2C0-1 ISO78160-1	KEY0-1	USART0-1 TCO	TCI TCO	CF0-2 IOCNT0-4	Reserve	LCD
PA00	-	-	-	-	-	-	UART2_RX	UART3_RX	-	-	KEY0[2]	-	-	-	-	-
PA01	-	-	-	-	-	-	UART2_TX	UART3_TX	-	-	KEY0[3]	-	-	-	-	-
PA02	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
PA03	-	-	-	-	-	-	UART6_RX	UART7_RX	-	-	-	-	-	-	-	-
PA04	-	-	-	-	-	-	UART6_TX	UART7_TX	-	-	KEY0[4]	-	-	-	-	-
PA05	-	-	-	-	-	SPI3_SCSN	-	-	-	-	-	USART0_TX	-	-	-	-
PA06	-	-	-	-	-	SPI3_SCLK	-	-	-	-	-	USART0_RX	-	-	-	-
PA07	-	-	-	-	-	SPI3_MISO	-	-	-	-	-	USART0_CK	-	-	-	-
PA08	-	-	-	-	-	SPI3_MOSI	-	-	-	-	-	USART0_RTS	-	-	-	-
PA09	-	-	-	-	-	-	-	-	-	-	KEY0[2]	-	TC0_P[0]	-	-	-
PA10	TC0_N[0]	-	-	-	-	-	-	-	-	-	KEY0[1]	USART0_CTS	TCIN[8]	-	-	-
PA11	-	QSPI0_CSN	SPI0_SCSN	SPI1_SCSN	SPI2_SCSN	SPI3_SCSN	-	-	-	-	KEY0[4]	TC1_N[0]	TCIN[4]	-	-	-
PA12	-	QSPI0_SCLK	SPI0_SCLK	SPI1_SCLK	SPI2_SCLK	SPI3_SCLK	-	-	-	-	KEY0[5]	TC1_P[0]	TCIN[5]	-	-	-
PA13	-	QSPI0_SI	SPI0_MISO	SPI1_MISO	SPI2_MISO	SPI3_MISO	-	-	-	-	KEY0[6]	TC1_N[1]	TCIN[6]	-	-	-
PA14	-	QSPI0_SO	SPI0_MOSI	SPI1_MOSI	SPI2_MOSI	SPI3_MOSI	-	-	-	-	KEY0[7]	TC1_P[1]	TCIN[7]	-	-	-
PA15	-	QSPI0_WPN	-	-	-	-	UART4_RX	UART5_RX	-	-	KEY0[6]	-	-	-	-	-

仅供联合作单位使用

附录表 2　Port B 复用功能列表

Port B Alternate Function																
Port	AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	QSPI0	SPI0 QSPI1	SPI1	SPI2 UART0/2	SPI3 UART1/3	UART0-7	UART0-7	LPUART CAN RTC1S	I2C0-1 ISO78160-1	KEY0-1	USART0-1 TCO	TCI TCO	CF0-2 IOCNT0-4	Reserve	LCD
PB00	-	QSPI0_CSN	SPI0_SCSN	-	-	-	UART4_TX	UART5_TX	CAN_RX	78160_CLK	-	-	-	-	-	-
PB01	-	QSPI0_SCLK	SPI0_SCLK	-	-	-	UART4_TX	UART5_TX	CAN_TX	78160_IO	-	-	-	-	-	-
PB02	-	QSPI0_SI	SPI0_MISO	-	-	-	UART4_RX	UART5_RX	CAN_RX	78160_I	-	-	-	-	-	-
PB03	-	QSPI0_SO	SPI0_MOSI	-	-	-	UART6_TX	UART7_TX	CAN_TX	78161_CLK	-	-	-	-	-	-
PB04	-	QSPI0_HOLDN	-	-	-	-	UART6_RX	UART7_RX	-	-	KEY1[0]	-	-	-	-	-
PB05	CF1	-	SPI0_MISO	SPI1_MISO	SPI2_MISO	SPI3_MISO	UART4_RX	UART5_RX	LPUART_RX	78161_IO	-	-	-	CF2	-	-
PB06	CF0	-	SPI0_MOSI	SPI1_MOSI	SPI2_MOSI	SPI3_MOSI	UART4_TX	UART5_TX	LPUART_TX	78161_I	-	-	-	CF1	-	-
PB07	-	-	-	-	-	-	UART6_TX	UART7_TX	-	-	KEY1[1]	TC0_N[0]	-	-	-	-
PB08	-	-	-	-	-	-	-	-	-	I2C0_SDA	KEY0[12]	-	-	IOCNT4	-	SEG35
PB09	-	-	-	-	-	-	-	-	-	I2C0_SCL	KEY0[11]	-	-	IOCNT0	-	SEG34
PB10	-	-	-	-	-	-	-	-	-	-	KEY0[10]	-	-	CF2	-	SEG33
PB11	-	-	-	-	-	-	-	-	-	-	KEY0[9]	-	-	CF1	-	SEG32
PB12	-	-	-	-	-	-	-	-	-	-	KEY0[8]	-	-	CF0	-	SEG31
PB13	-	-	SPI0_SCLK	SPI1_SCLK	SPI2_SCLK	SPI3_SCLK	UART6_RX	UART7_RX	LPUART_RX	-	KEY1[7]	TC0_P[0]	TCIN[0]	-	-	-
PB14	RTCOUT	-	-	-	-	-	-	-	RTC1S	-	KEY1[15]	-	-	-	-	SEG30
PB15	-	-	-	-	-	-	-	-	-	I2C1_SDA	KEY1[14]	-	-	-	-	SEG29

仅供战略合作单位使用

附录表 3　Port C 复用功能列表

Port C Alternate Function																
Port	AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	QSPI0	SPI0 QSPI1	SPI1	SPI2 UART0/2	SPI3 UART1/3	UART0-7	UART0-7	LPUART CAN RTC1S	I2C0-1 ISO78160-1	KEY0-1	USART0-1 TCO	TCI TCO	CF0-2 IOCNT0-4	Reserve	LCD
PC00	-	-	-	-	-	-	-	-	-	I2C1_SCL	KEY1[13]	-	-	-	-	SEG28
PC01	-	-	-	-	-	-	-	-	-	I2C0_SDA	KEY1[12]	-	-	-	-	SEG27
PC02	-	-	-	-	-	-	-	-	-	I2C0_SCL	KEY1[11]	-	-	IOCNT4	-	SEG26
PC03	-	-	-	-	-	-	-	-	-	-	KEY1[10]	-	-	IOCNT3	-	SEG25
PC04	-	-	-	-	-	-	-	-	-	-	KEY1[9]	-	-	IOCNT2	-	SEG24
PC05	-	-	-	-	-	-	-	-	-	-	KEY1[8]	-	-	IOCNT1	-	SEG23
PC06	-	-	SPI0_SCSN	SPI1_SCSN	SPI2_SCSN	SPI3_SCSN	UART6_TX	UART7_TX	LPUART_TX	-	KEY0[15]	TC0_N[1]	TCIN[1]	-	-	-
PC07	-	-	-	-	-	-	-	-	-	-	KEY1[7]	-	-	IOCNT0	-	SEG22
PC08	-	-	-	-	-	-	-	-	-	-	KEY1[6]	-	-	CF2	-	SEG21
PC09	-	-	-	-	-	-	-	-	-	-	KEY1[5]	-	-	CF1	-	SEG20
PC10	-	-	-	-	-	-	-	-	-	-	KEY1[4]	-	-	CF0	-	SEG19
PC11	RTCOUT	-	-	-	-	-	-	-	RTC1S	-	KEY1[3]	-	-	-	-	SEG18
PC12	-	-	-	-	-	-	-	-	-	I2C1_SDA	KEY1[2]	-	-	-	-	SEG17
PC13	-	-	-	-	-	-	-	-	-	I2C1_SCL	KEY1[1]	-	-	-	-	SEG16
PC14	-	-	-	-	-	-	UART6_RX	UART7_RX	-	-	KEY1[0]	TC0_P[1]	-	-	-	-
PC15	-	-	-	-	-	-	-	-	-	-	KEY0[5]	-	-	-	-	LCDVP2

仅供战略合作单位使用

附录表 4　Port D 复用功能列表

Port C Alternate Function																
Port	AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	QSPI0	SPI0 QSPI1	SPI1	SPI2 UART0/2	SPI3 UART1/3	UART0-7	UART0-7	LPUART CAN RTC1S	I2C0-1 ISO78160-1	KEY0-1	USART0-1 TCO	TCI TCO	CF0-2 IOCNT0 -4	Reser ve	LCD
PD00	-	-	-	-	-	-	-	-	-	-	KEY0[4]	-	-	-	-	LCDVP1
PD01	-	-	-	-	-	-	-	-	-	-	KEY0[3]	-	-	-	-	LCDVA
PD02	-	-	-	-	-	-	-	-	-	-	KEY0[2]	-	-	-	-	LCDVB
PD03	-	-	-	-	-	-	-	-	-	-	KEY0[1]	-	-	-	-	LCDVC
PD04	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	LCDVD
PD05	-	-	-	-	-	-	UART0_TX	UART1_TX	-	-	KEY1[15]	USART1_TX	TC1_N[0]	-	-	-
PD06	-	-	-	SPI1_SCSN	-	-	-	-	-	I2C0_SCL	-	TC0_N[1]	TCIN[2]	-	-	-
PD07	-	-	-	SPI1_SCLK	-	-	-	-	-	I2C0_SDA	-	TC0_P[1]	TCIN[3]	-	-	-
PD08	-	-	-	SPI1_MISO	-	-	UART4_RX	UART5_RX	-	-	-	TC1_N[0]	TCIN[4]	-	-	-
PD09	-	-	-	SPI1_MOSI	-	-	UART4_TX	UART5_TX	-	-	-	TC1_P[0]	TCIN[5]	-	-	-
PD10	78161_CLK	QSPI0_CSN	QSPI1_CSN	SPI1_SCSN	SPI2_SCSN	-	-	-	-	78160_CLK	KEY0[9]	-	-	-	-	-
PD11	-	QSPI0_SCLK	QSPI1_SCLK	SPI1_SCLK	SPI2_SCLK	-	-	-	-	78160_IO	KEY0[11]	-	-	-	-	-
PD12	-	-	-	-	-	-	UART0_RX	UART1_RX	-	-	KEY1[14]	USART1_RX	TC1_P[0]	-	-	-
PD13	-	QSPI0_SI	QSPI1_SI	SPI1_MISO	SPI2_MISO	-	-	-	-	78161_IO	KEY0[12]	-	-	-	-	-
PD14	-	-	-	-	-	-	UART0_TX	UART1_TX	-	-	KEY1[13]	USART1_CTS	TC0_N[0]	-	-	-
PD15	-	QSPI0_SO	QSPI1_SO	SPI1_MOSI	SPI2_MOSI	-	-	-	-	78161_I	KEY0[13]	-	-	-	-	-

仅供战略合作单位使用

附录表 5　Port E 复用功能列表

Port E Alternate Function																
Port	AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	QSPI0	SPI0 QSPI1	SPI1	SPI2 UART0/2	SPI3 UART1/3	UART0-7	UART0-7	LPUART CAN RTC1S	I2C0-1 ISO78160-1	KEY0-1	USART0-1 TCO	TCI TCO	CF0-2 IOCNT 0-4	Reser ve	LCD
PE00	-	-	-	-	-	-	UART2_RX	UART3_RX	CAN_RX	-	KEY1[12]	TC1_P[0]	TCIN[9]	IOCNT1	-	-
PE01	-	QSPI0_WPN	QSPI1_WPN	-	SPI2_SCSN	-	UART0_RX	UART1_RX	CAN_RX	-	-	USART1_RX	-	-	-	-
PE02	-	QSPI0_HOLDN	QSPI1_HOLDN	-	SPI2_SCLK	-	UART0_TX	UART1_TX	CAN_TX	-	-	USART1_TX	-	-	-	-
PE03	-	-	-	-	-	-	UART0_RX	UART1_RX	-	-	KEY1[11]	TC0_N[0]	-	-	-	-
PE04	-	-	-	-	SPI2_MISO	-	UART0_RX	UART1_RX	LPUART_RX	78161_CLK	-	USART1_CK	-	-	-	-
PE05	-	-	-	-	SPI2_MOSI	-	UART0_TX	UART1_TX	LPUART_TX	78160_I	-	USART1_RTS	-	-	-	-
PE06	-	-	-	-	-	-	-	-	-	-	KEY1[10]	-	-	IOCNT3	-	SEG15
PE07	-	-	-	-	-	-	-	-	-	-	KEY1[9]	USART1_CTS	-	IOCNT4	-	SEG14
PE08	-	-	-	-	-	-	-	-	-	I2C1_SDA	KEY1[0]	-	-	-	-	SEG13
PE09	-	-	-	-	-	-	-	-	-	I2C1_SCL	KEY1[15]	-	-	-	-	SEG12
PE10	-	-	-	-	-	-	-	-	-	-	KEY1[6]	-	-	IOCNT2	-	SEG11
PE11	-	-	-	-	-	-	-	-	-	-	KEY1[5]	-	-	IOCNT1	-	SEG10
PE12	-	-	-	-	-	-	-	-	-	-	KEY1[4]	-	-	-	-	SEG39
PE13	-	-	-	-	-	-	-	-	-	-	KEY1[3]	-	-	-	-	SEG38
PE14	-	-	-	-	UART0_TX	UART1_TX	UART2_TX	UART3_TX	CAN_TX	-	KEY0[15]	-	-	-	-	-
PE15	-	-	-	-	UART0_RX	UART1_RX	UART2_RX	UART3_RX	CAN_RX	-	KEY0[14]	-	-	-	-	-

仅供战略合作单位使用

附录表 6　Port F 复用功能列表

Port F Alternate Function																
Port	AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	QSPI0	SPI0 QSPI1	SPI1	SPI2 UART0/2	SPI3 UART1/3	UART0-7	UART0-7	LPUART CAN RTC1S	I2C0-1 ISO78160-1	KEY0-1	USART0-1 TCO	TCI TCO	CF0-2 IOCNT0-4	Reserve	LCD
PF00	-	-	-	-	-	-	-	-	-	-	KEY1[2]	-	-	-	-	SEG37
PF01	-	-	-	-	-	-	-	-	-	-	KEY0[0]	-	-	IOCNT4	-	SEG9
PF02	-	-	-	-	-	-	-	-	-	-	KEY0[1]	-	-	CF2	-	SEG8
PF03	-	-	-	-	-	-	-	-	-	-	KEY0[2]	-	-	CF1	-	SEG7
PF04	-	-	-	-	-	-	-	-	-	-	KEY0[3]	-	-	CF0	-	SEG6
PF05	RTCOUT	-	-	-	-	-	-	-	RTC1S	-	KEY0[4]	-	-	-	-	SEG5
PF06	-	-	-	-	-	-	-	-	-	-	KEY0[5]	-	-	IOCNT3	-	SEG4
PF07	-	-	-	-	-	-	UART2_TX	UART3_TX	CAN_TX	-	KEY1[1]	TC0_P[0]	TCIN[9]	IOCNT2	-	-
PF08	-	-	-	-	-	-	-	-	-	I2C0_SCL	KEY0[0]	-	-	-	-	SEG3 /COM7
PF09	-	-	-	-	-	-	-	-	-	I2C0_SDA	KEY0[7]	-	-	-	-	SEG2 /COM6
PF10	-	-	-	-	-	-	-	-	-	-	KEY0[13]	-	-	IOCNT2	-	SEG1 /COM5
PF11	-	-	-	-	-	-	-	-	-	-	KEY0[12]	-	-	IOCNT1	-	SEG0 /COM4
PF12	-	-	-	-	-	-	-	-	-	-	KEY0[11]	-	-	IOCNT0	-	COM3
PF13	-	-	-	-	-	-	-	-	-	-	KEY0[10]	-	-	CF2	-	COM2
PF14	-	-	-	-	-	-	-	-	-	-	KEY0[15]	-	-	CF1	-	COM1
PF15	-	-	-	-	-	-	-	-	-	-	KEY0[14]	-	-	CF0	-	COM0

仅供战略合作单位使用

附录表 7　Port G 复用功能列表

Port G Alternate Function																
Port	AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	QSPI0	SPI0 QSPI1	SPI1	SPI2 UART0/2	SPI3 UART1/3	UART0-7	UART0-7	LPUART CAN RTC1S	I2C0-1 ISO78160-1	KEY0-1	USART0-1 TCO	TCI TCO	CF0-2 IOCNT 0-4	Reser ve	LCD
PG00	-	-	-	-	-	-	-	-	-	-	KEY1[8]	-	-	-	-	SEG36
PG01	-	QSPI0_SCLK	QSPI1_SCLK	-	-	SPI3_SCSN	-	-	-	-	KEY0[0]	TC0_N[0]	TCIN[0]	-	-	-
PG02	-	QSPI0_CSN	QSPI1_CSN	-	-	SPI3_SCLK	-	-	-	-	KEY0[1]	TC0_P[0]	TCIN[1]	-	-	-
PG03	-	-	-	-	-	-	UART2_RX	UART3_RX	LPUART_RX	-	KEY0[2]	TC0_N[1]	TCIN[2]	-	-	-
PG04	-	QSPI0_SO	QSPI1_SO	-	-	SPI3_MOSI	UART4_TX	UART5_TX	-	-	KEY0[8]	USART0_CTS	TCIN[8]	-	-	-
PG05	-	-	-	-	-	-	UART4_RX	UART5_RX	-	-	KEY0[9]	TC0_P[1]	TCIN[9]	-	-	-
PG06	RTCOUT	QSPI0_SI	QSPI1_SI	-	-	SPI3_MISO	-	-	RTC1S	-	KEY0[10]	-	-	-	-	-
PG07	-	QSPI0_WPN	QSPI1_WPN	-	UART2_RX	UART3_RX	UART4_RX	UART5_RX	CAN_RX	-	-	TC0_N[0]	TCIN[10]	-	-	-
PG08	-	QSPI0_HOLDN	QSPI1_HOLDN	-	UART2_TX	UART3_TX	UART4_TX	UART5_TX	CAN_TX	-	-	TC0_P[0]	TCIN[11]	-	-	-
PG09	-	-	-	-	-	-	UART2_TX	UART3_TX	LPUART_TX	-	KEY1[15]	TC1_P[1]	TCIN[7]	-	-	-
PG10	RTCOUT	-	SPI0_SCLK	SPI1_SCLK	SPI2_SCLK	SPI3_SCLK	UART6_RX	UART7_RX	RTC1S	-	-	-	-	IOCNT0	-	-
PG11	RTCOUT	-	SPI0_SCSN	SPI1_SCSN	SPI2_SCSN	SPI3_SCSN	UART6_TX	UART7_TX	RTC1S	-	-	-	-	IOCNT1	-	-
PG12	IOCNT2	-	-	-	-	-	UART0_RX	UART1_RX	LPUART_RX	-	KEY0[12]	-	-	CF1	-	-
PG13	-	-	-	-	-	-	UART0_TX	UART1_TX	LPUART_TX	-	KEY0[13]	-	TCIN[11]	CF2	-	-
PG14	-	-	SPI0_MISO	SPI1_MISO	SPI2_MISO	SPI3_MISO	UART2_RX	UART3_RX	LPUART_RX	-	-	-	TC1_N[1]	-	-	-
PG15	-	-	SPI0_MOSI	SPI1_MOSI	SPI2_MOSI	SPI3_MOSI	UART2_TX	UART3_TX	LPUART_TX	-	-	-	TC1_P[1]	-	-	-

仅供战略合作单位使用

附录表 8　Port H 复用功能列表

Port H Alternate Function																
Port	AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	QSPI0	SPI0 QSPI1	SPI1	SPI2 UART0/2	SPI3 UART1/3	UART0-7	UART0-7	LPUART CAN RTC1S	I2C0-1 ISO78160-1	KEY0-1	USART0-1 TCO	TCI TCO	CF0-2 IOCNT0-4	Reserve	LCD
PH00	-	-	-	-	-	-	UART6_RX	UART7_RX	-	-	KEY0[3]	TC0_P[1]	TCIN[3]	CF1	-	-
PH01	-	-	-	-	-	-	UART6_TX	UART7_TX	-	-	KEY0[11]	TC0_N[1]	TCIN[10]	CF0	-	-

附录表 9　Port L 复用功能列表

Port L Alternate Function																
Port	AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
	SYS	QSPI0	SPI0 QSPI1	SPI1	SPI2 UART0/2	SPI3 UART1/3	UART0-7	UART0-7	LPUART CAN RTC1S	I2C0-1 ISO78160-1	KEY0-1	USART0-1 TCO	TCI TCO	CF0-2 IOCNT0-4	Reserve	LCD
PL00	RTCOUT	-	-	-	-	-	-	-	RTC1S	-	-	TC1_N[1]	TCIN[6]	-	-	-
PL01	-	-	-	-	-	-	-	-	-	-	KEY0[6]	-	-	-	-	-
PL02	-	-	-	-	-	-	-	-	-	-	KEY0[7]	-	-	-	-	-
PL03	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

仅供战略合作客户使用

27.7 软件配置流程及应用说明

27.7.1 根据系统控制章节内容，配置开启 GPIO 模块时钟

- 可以通过 core0 系统控制寄存器 PMOD0_CKE[11]开启 GPIO 时钟；
- 也可以通过 core1 系统控制寄存器 PMOD0_CKE[11]开启 GPIO 时钟。

27.7.2 当 I/O 用作 JTAG 功能时的 GPIO 配置

- GPIO_DBG_KEY 寄存器依次写入 0x55DD77EE、0x66883399、0xDDAABB11;
- 写 GPIO_DBG 寄存器，配置对应引脚的 JTAG 功能使能或禁用；

27.7.3 当 I/O 用作通用 GPIO 功能时的 GPIO 配置

- 若该引脚作为输出，可配置 GPIOx_OTYPE 寄存器选择输出类型为普通或开漏类型输出，配置 GPIOx_OSPEED 寄存器选择引脚的驱动能力为快速或慢速；
- 若该引脚作为输入，可配置 GPIOx_ITYPE 寄存器选择输入类型为 CMOS 或 TTL；
- I/O 作为输出时，可以通过配置 GPIOx_SET、GPIOx_CLR、GPIOx_TG 寄存器可按位操作输出数据寄存器 GPIOx_ODATA；
- 若将 I/O 用作数字复用功能，则将 GPIOx_MODE 设置为复用模式，通过配置 GPIOx_AFSEL0、GPIOx_AFSEL1 配置引脚复位为何种数字复用功能；
- 若 I/O 具备模拟功能，可配置 GPIOx_AEN 使能对应位引脚的模拟功能，GPIOL 的模拟功能仅受 VBAT 域寄存器控制，模拟模块的功能配置请参见模拟章节；
- 若引脚需要上拉或下拉，可通过配置 GPIOx_UPDN 寄存器实现；
- 配置 GPIOx_MODE 寄存器，能选择额引脚的工作模式，选择输入、输出、复用、模拟功能；
- 通过 GPIOx_FIE 寄存器的使能，可以强制使能引脚的输入检测功能，即使引脚配置为输出模式，当使能对应位的 FIE 后，仍可通过 GPIOx_IDATA 获取当前该引脚上的电平值。

仅供战略合作单位使用 绝密

28 LCD

28.1 简介

LCD 具有如下特性

- RN8318: 4*40、6*38、8*36；RN8615/RN8613: 4*34、6*32、8*30
- 支持 Type A，Type B 两种驱动波形；
- 支持 1/3bias 和 1/4bias；
- 支持 static，1/2，1/3，1/4，1/6，1/8duty；
- 支持 16 级对比度可调的 LCD 驱动模式；
- LCD 模块关闭后，所配置的各 COM、SEG 管脚自动下拉到地（注意：停显时请保持 COM、SEG 状态不变，不要将管脚复用关系切换到 IO 口，也不要改变 bias 及 duty 配置）。
- RN8318/RN8615/RN8613 支持 charge pump 和内部电阻串分压方式实现 LCD Bias 电压

28.1.1 扫描时钟频率

LCD 单元的时钟来自 fosc 或 RCL（由系统控制的 OSC_CTL2 寄存器选择），频率为 32768Hz。Fosc 或 RCL 经过分频之后作为 LCD 波形扫描频率 flcd，波形扫描频率 flcd 可以通过寄存器 LCD_CLKDIV[7:0]进行配置。

Fframe = flcd/(com 数目)。一般要求 LCD 屏的刷新频率略微大于 60Hz。

表 28-1 示出不同 duty 对应的时钟设置。（绿色标注的为正常使用的帧频）

LCD_CLKDIV	扫描频率	静态占空比	1/2 占空比	1/3 占空比	1/4 占空比	1/6 占空比	1/8 占空比
0xff	64Hz	64Hz	32Hz	21.3Hz	16Hz	10.7Hz	8Hz
0x7f	128Hz	128Hz	64Hz	42.7Hz	32Hz	21.3Hz	16Hz
0x54	192.8Hz	192.8Hz	96.4Hz	64.3Hz	48.2Hz	32.1Hz	24.0Hz
0x3f	256Hz	256Hz	128Hz	85.3Hz	64Hz	42.7Hz	32Hz
0x2a	381.3Hz	381.3Hz	190.5Hz	127.0Hz	95.3Hz	63.5Hz	47.6Hz
0x1f	512Hz	512Hz	256Hz	170.7Hz	128Hz	85.3Hz	64Hz

28.1.2 闪烁模式

LCD 支持两种闪烁模式：内闪烁和外闪烁。两种模式可以同时使能。

仅供战略合作单位使用 绝密



图 28-1　LCD 闪烁方式

如图 28-1，LCD 使能后会根据 LCD_BLINK 寄存器的 TON 位域定义的时间长度打开显示，随后根据 LCD_BLINK 寄存器的 TON 位域定义的时间长度关闭显示。

在显示打开和关闭时，LCD 可以发出中断请求。用户可以使用这些事件更新帧缓冲区。

28.1.2.1 内闪烁模式

LCD 支持在由 LCD_BLINK 寄存器的 TON 位域指定长度的显示期间，插入闪烁模式。闪烁的间隔由 LCD_BLINK 寄存器的 BLINK_TIME 位域给出。当 BLINK_TIME 为 0 时，内闪烁模式被禁止；当 BLINK_TIME 不为 0 时，TON 必须为 BLINK_TIME 的偶数倍。

28.1.2.2 外闪烁模式

当 LCD_BLINK 寄存器中 TOFF 不为 0 时，闪烁功能被使能。Blink Mode 使能后，根据 LCD_BLINK 寄存器的 TON 和 TOFF 的值确定闪烁频率。

28.1.3 LCD 驱动波形

LCD 驱动波形与软件设置的 LCD Type，Duty 数和 Bias 数（LCD_CTL 寄存器）有关。

MCU 支持 Type A 和 Type B 两种驱动波形。Type A 驱动为行反转方式，即在 1 个 frame 的时间内完成一次正负驱动的交替；Type B 驱动为帧反转方式，即需要在 2 个 frame 的时间内才能完成一次正负驱动的交替。具体可以参考本章节描述的 LCD 驱动波形。当驱动 Duty 数较高时，Type B 驱动方式显示效果会更优。

用户需要根据应用所需的 COM 数选择 LCD 输出波形的占空比：

- 1 个 COM：选择静态占空比，只使用 COM0；
- 2 个 COM：选择 1/2 占空比，使用 COM0，COM1；
- 3 个 COM：选择 1/3 占空比，使用 COM0 ～COM2；
- 4 个 COM：选择 1/4 占空比，使用 COM0 ～COM3；
- 6 个 COM：选择 1/6 占空比，使用 COM0 ～COM5；
- 8 个 COM：选择 1/8 占空比，使用 COM0 ～COM7；

28.1.3.1 LCD 类型 A 驱动波形

仅供线路合作单位使用 绝密



仅供战略合作单位使用 绝密

图 28-2　LCD 驱动波形（1/4 Duty，1/3 Bias，Type A）



仅供战略合作单位使用 绝密

图 28-3　LCD 驱动波形（1/4 Duty，1/4 Bias，Type A）

28.1.3.2 类型 B 驱动波形



图 28-4　LCD 驱动波形（1/4 Duty，1/3 Bias，Type B）

仅供战略合作单位使用 绝密



仅供战略合作单位使用 绝密

图 28-5　LCD 驱动波形（1/4 Duty，1/4 Bias，Type B）

28.1.4 偏置电压

28.1.4.1 Charge Pmup 方式提供 LCD 偏置电压

LCD 的偏置电压可采用 Charge Pump 方式提供。Charge Pump 共需要产生 4 个电压（Va，Vb，Vc，Vd），以满足 1/4 偏压比的应用。对于不同偏压比设置，Charge Pump 输出的电压模式有所不同，如表 28-2 所示。

表 28-2 LCD 驱动电压与偏压比关系

偏压比	灰度选择	Va	Vb	Vc	Vd	Vd（MAX）
1/3 偏压比	BIASLVL[5] = 0	Va = Vref*(32+BIASLVL[4:0])/63	Vb = Va	Vc = 2*Va	Vd = 3*Va	3.75 V
	BIASLVL[5] = 1	Va = Vref*(1 + BIASLVL[4:0]/63)	Vb = Va	Vc = 2*Va	Vd = 3*Va	5.59 V
1/4 偏压比	BIASLVL[5] = 0	Va = Vref*(32+BIASLVL[4:0])/63	Vb = 2*Va	Vc = 3*Va	Vd = 4*Va	5.0 V
	BIASLVL[5] = 1	Va = Vref*(1 + BIASLVL[4:0]/63)	Vb = 2*Va	Vc = 3*Va	Vd = 4*Va	6.032V

举例：LCD 所需的 Vd 的最大值为 5.2V。当选择为 1/4 偏压比时，当 BIASLVL[5:0]设置大于 6’h2d 时，LCD 控制器自动把 BIASLVL[5:0]钳位到 6’h2d。

LCD 选择内部 Vref 做为基准，Vref 输出典型值为 1.25V。

1/3 和 1/4 偏压比应用电压选择如图 28-6 所示。



图 28-6 偏置电压选择

28.1.4.2 内部电阻串分压方式提供 LCD 偏置电压

内置 LDO，输出 2.7~3.6V 可调，调节步距为 60mV，支持 3.0V 和 3.3V LCD 屏；具体配置参见 LCD 内部电阻串控制寄存器（LCD_RESCTL）。

1/3 和 1/4 偏压比应用电压选择如图 28-6 所示。

LCD 内部电阻串模式支持两种模式，大/小电阻串分时开启和小电阻/开路分时开启模式，推荐使用小电阻/开路模式，需外接 470nf 电容滤波；

快速充电只是在第一次启动刷屏时才会起作用，对正常的显示没有影响，快速充电的目的是为了让片外的电容尽快的充满电，默认情况下建议使能该位。

28.1.5 LCD BUFFER 映射

LCD_BUFx 寄存器与不同段码规格的 LCD 屏映射关系如下所示。

i. 当使用的是 8COM 时，需要 36 个 LCD_BUF，最大可以支持 8*36 的 LCD 屏

仅供战略合作单位使用 绝密

LCD_BUF[i] i=0~35 SEG 最大 36	SEG[i+4] COM7	SEG[i+4] COM6	SEG[i+4] COM5	SEG[i+4] COM4	SEG[i+4] COM3	SEG[i+4] COM2	SEG[i+4] COM1	SEG[i+4] COM0

ii. 当使用的是 6COM 时，需要 38 个 LCD_BUF，最大可以支持 6*38 的 LCD 屏

LCD_BUF[i] i=0~37 SEG 最大 38	-	-	SEG[i+2] COM5	SEG[i+2] COM4	SEG[i+2] COM3	SEG[i+2] COM2	SEG[i+2] COM1	SEG[i+2] COM0

iii. 当使用的是 4COM/3COM/2COM/1COM 时，需要 20 个 LCD_BUF，最大可以支持 4*40 的 LCD 屏

LCD_BUF[i] i=0~19 SEG 最大 40	SEG[2*i+1] COM3	SEG[2*i+1] COM2	SEG[2*i+1] COM1	SEG[2*i+1] COM0	SEG[2*i] COM3	SEG[2*i] COM2	SEG[2*i] COM1	SEG[2*i] COM0

28.2 寄存器描述

LCD 模块的基址

模块名	Core0 基地址	Core1 基地址
LCD	0x2006_0000	0xA006_0000

LCD 模块的寄存器偏移地址

寄存器名	地址偏移量	描述
LCD_CTL	0x0	LCD 控制寄存器
LCD_STATUS	0x4	LCD 状态寄存器
LCD_CLKDIV	0x8	LCD 时钟控制寄存器
LCD_BLINK	0xc	LCD 闪烁控制寄存器
LCD_PS	0x10	LCD 快速充电时间寄存器
LCD_RESCTL	0x14	LCD 内部电阻串控制寄存器
LCD_BUF[i]	0x20+i*1（i=0-37）	LCD 数据寄存器（共 38 个 8 位寄存器）

28.2.1 LCD 控制寄存器 LCD_CTL(0x00)

偏移地址 0x00

比特位	名称	描述	读/写标志	复位值
31:13	Reserved	预留	R	0
16:13	SEG3/COM7 ~SEG0/COM4	SEG3/COM7~SEG0/COM4 定义端口复用配置： 0：选择为 SEG 1：选择为 COM	RW	0x0
12	PWD_PUMP	LCD PUMP 开关： 0：开启 PUMP，LCD 电压由内部 PUMP 产生。 1：关闭 PUMP，使用电阻串分压方案； 备注：RN8612 为保留寄存器位，用户不要操作。	RW	0
11	TYPE	LCD Drive Type Select 0：Type A	RW	0

仅供战略合作单位使用 绝密

		1：Type B		
10:5	BIASLVL	LCD Bias 电压调节 控制 Charge Pump 输出不同幅度的电压以控制 LCD 的对比度 备注：RN8612 为保留寄存器位，用户不要操作。	RW	0
4	BIAS	LCD Bias 控制 0：1/3Bias 1：1/4Bias	RW	0
3:1	DUTY	LCD 占空比控制 000：静态输出（COM0） 001：1/2 占空比（COM0~1） 010：1/3 占空比（COM0~2） 011：1/4 占空比（COM0~3） 100：1/6 占空比（COM0~5） 101：1/8 占空比（COM0~7） Other:预留	RW	0
0	EN	LCD 模块使能 0：LCD 模块关闭 1：LCD 模块使能 Note： LCD.EN=1 约 250ms 后，LCD_BUSY=1; 且 LCD_BUSY 会一直保持 1； 当 LCD_BUSY 为 1 时，LCD_CTRL（除了 EN Bit 外），LCD_CLKDIV,LCD_BLINK,LCD_PS 寄存器不可修改； LCD.EN=0 后 LCD_BUSY 的持续时间最长是 32 个 LCD 刷新周期，如 LCD_CLKDIV 配置为 64HZ,LCD_BUSY 的持续时间最长为 32*（1/64)=0.5s；故低功耗处理流程中 LCD.EN=0 后，至少等 0.5s 后，才能关闭 LCD 的 APB 时钟；实际应用可不关闭 LCD 的 APB 时钟。 4、低功耗处理流程中，LCD 模块关闭前，需先关闭相关模拟电路，以保证低功耗要求	RW	0

28.2.2 LCD 状态寄存器 LCD_STATUS(0x04)

偏移地址 0x04

比特位	名称	描述	读/写标志	复位值
31:7	Reserved	预留	R	0
6	LCD_BUSY	LCD Busy Bit 0：不忙 1：忙 Note： LCD.EN=1 约 250ms 后，LCD_BUSY=1; 且	R	0

仅供锐能合作单位使用 绝密

		LCD_BUSY 会一直保持 1； 当 LCD_BUSY 为 1 时，LCD_CTRL（除了 EN Bit 外），LCD_CLKDIV,LCD_BLINK,LCD_PS 寄存器不可修改； 3、LCD.EN=0 后 LCD_BUSY 的持续时间最长是 32 个 LCD 刷新周期，如 LCD_CLKDIV 配置为 64HZ,LCD_BUSY 的持续时间最长为 32*（1/64)=0.5s；故低功耗处理流程中 LCD.EN=0 后，至少等 0.5s 后，才能关闭 LCD 的 APB 时钟；实际应用可不关闭 LCD 的 APB 时钟。		
5	保留	保留寄存器位，用户不要操作		
4	保留	保留寄存器位，用户不要操作		
3	IRQOFFEN	Display Off IRQ Enble Bit 0：不使能 1：使能	RW	0
2	IRQONEN	Display On IRQ Enble Bit 0：不使能 1：使能	RW	0
1	DOFF	Display Off Pending Bit 0：无中断事件 1：显示由亮变灭时置位 Note：写 1 清零	RW	0
0	DON	Display On Pending Bit 0：无中断事件 1：显示由灭变亮时置位 Note：写 1 清零	RW	0

28.2.3 LCD 时钟控制寄存器 LCD_CLKDIV(0x08)

偏移地址 0x08

比特位	名称	描述	读/写标志	复位值
31:8	Reserved	预留	R	0
7:0	CLKDIV	LCD Clock 分频系数 LCD_CLK=fosc/(2*(CLKDIV+1)) (fosc 为 32768Hz)	RW	0

28.2.4 LCD 闪烁控制寄存器 LCD_BLINK(0x0c)

偏移地址 0x0c

比特位	名称	描述	读/写标志	复位值
31:24	Reserved	预留	R	0
25:18	BLINK_TIME	步长是 0.25s，支持 0~63.75s 设置 TON 显示周期内，亮与灭的时间 = 0.25*BLINK_TIME。 Note:当设置为 0 时，代表在 TON 显示周期内长亮，不闪烁。当设置值大于 0 时，TON 必须为	RW	0

仅供战略合作单位使用 绝密

		BLINK_TIME 的 2n 倍（n 为大于 0 的整数）。		
17:9	TOFF	步长是 0.25s，支持 0~127.5s，请设置成大于>3s 0.25*TOFF	RW	0
8:0	TON	步长是 0.25s，支持 0~127.5s，请设置成大于>3s 0.25*TON	RW	0

28.2.5 LCD 闪烁控制寄存器 LCD_PS(0x10)

LCD PUMP 建立时间寄存器

Offset=0x10

比特位	名称	描述	读/写标志	复位值
31:16	---	预留	R	0
15:0	PS	LCD PUMP Setup time Time = Tosc * (PS+4) (Tosc 为 30.5uS)	RW	0xccc

备注：RN8612 不支持该寄存器。

28.2.6 LCD 内部电阻串控制寄存器 LCD_RESCTL(0x14)

偏移地址 0x14

比特位	名称	描述	读/写标志	复位值
31:13	Reserved	预留	R	0
15:13	OFF_LVL	控制 LCD 关闭后的管脚输出信号值 0：0（LCDV0） 1：1（LCDVA） 2：2（LCDVB） 3：3（LCDVC） 4：4（LCDVD） 5：7（HZ） 其它：0（LCDV0）	RW	0x0
12:9	LDOS	LDO 输出电平选择信号 LDO 输出作为 LCDVD 电压，并通过电阻分压产生 LCDVC、LCDVB、LCDVA； LDO 输出电平从 2.7V~3.6V，共 16 档，档位步进 0.06V；	RW	0101

LDOS 配置	LDO 输出电压 V
0000	2.7
0001	2.76
0010	2.82
0011	2.88
0100	2.94
0101	3
0110	3.06
0111	3.12
1000	3.18
1001	3.24

仅供锐能合作单位使用 绝密

		1010 3.3 1011 3.36 1100 3.42 1101 3.48 1110 3.54 1111 3.6 复位时 LDO 输出 3.0V		
8	FCC	快速充电控制： 0：关闭快速充电功能 1：打开快速充电功能； 选择内部电阻分压，节点电压外接 470nf 电容，LCD 模块打开时，内部电阻调整至 5k，并保持 100ms，以完成对电容的快速充电。	RW	1
7	RES_AO	电阻串分时驱动开关 0：电阻串分时驱动，根据 RES_DT 和 RES _FT 产生驱动信号 1：电阻串始终被驱动，RES_DT 和 RES_FT 配置无效。 选择 TYPE A 时，RES _AO 恒为 1。	RW	1
6：4	RES_DT	电阻串分压方式，刷屏周期内，20k 电阻驱动时间配置驱动时间 Td=(BIAS_DT[2:0]+1)* Tosc (Tosc 为 30.5uS) 。	RW	000
3：2	RES_FT	电阻串分压方式，刷屏周期内，20k 电阻驱动次数配置 00：驱动 1 次 01：驱动 2 次 10：驱动 3 次 11：驱动 4 次	RW	00
1	RSM	内部电阻分压电阻模式选择信号 0 小电阻+开路，20k 电阻分时开启，200k 电阻始终短接 1 大小电阻切换，20k 和 200k 电阻分时切换	RW	0
0	IRSN	电阻分压模式选择 0 内部电阻分压模式 1 保留 如果使用电阻分压方式，该寄存器只能配置为 0，配置为 1 没有意义。	RW	1

如果选择为电阻分压方式，建议对 LCD_RESCTL 配置如下：

典型的 3V 屏，LCD->RES_CTRL 寄存器配置值为：0xb14；

典型的 3.3V 屏，LCD->RES_CTRL 寄存器配置值为：0x1514。

28.2.7 LCD 数据寄存器 LCD_BUF[i]（8 位寄存器）

偏移地址 0x20– 0x45

比特位	名称	描述	读/写标志	复位值
31:8	Reserved	预留	R	0

仅供战略合作单位使用 绝密

7:0	LCD_BUFx	LCD 屏 SEG 显示数据，每位的物理意义如下： 0：对应显示单元不显示 1：对应显示单元显示	RW	0

28.3 LCD 操作步骤

- 初始化 GPIO
  a. 打开寄存器写使能，配置 Core0 系统控制模块公有密码寄存器 SYS_PSW1=0x82；
  b. 打开 GPIO 模块时钟门控，配置 Core0 系统控制模块时钟控制类寄存器 PMOD0_CKE[11]=1；
  c. 根据所需 SEG/COM 管脚，配置对应 PIN 的输出模式为复用模式（0x3），参见 GPIO 章节 27.5.1 GPIOx_MODE；
  d. 根据所需 SEG/COM 管脚，配置对应 PIN 的复用功能为 LCD 功能（AF15），参见 GPIO 章节 27.5.11 GPIOx_AFSEL0 和 GPIO 章节 27.5.12 GPIOx_AFSEL1。LCD 功能 PIN 的复用配置参见 GPIO 章节 27.6 复用功能列表。
- 初始化 LCD
  a. 打开 LCD 模块时钟门控，配置时钟控制类寄存器 MOD0_CKE [21]=1；
  b. 配置 LCD_CTL[0]=0，关闭 LCD 模块。注意，除 LCD_CTL[0]外，LCD_CTL、LCD_CLKDIV、LCD_BLINK、LCD_PS 寄存器的配置均需要先关闭 LCD 使能；
  c. 配置 LCD 时钟控制寄存器 LCD_CLKDIV，该寄存器的配置可参考 28.1.1 扫描时钟频率；
  d. 配置 LCD 闪烁控制寄存器 LCD_BLINK，如不需闪烁功能则可直接配置为 0x01；
  e. LCD Bias 电压实现方式支持 PUMP 和电阻串分压方案。其中，使用 PUMP 方案时仅需配置 LCD_CTL，选择电阻串分压方案时需同步配置 LCD_CTL 和 LCD_RESCTL。例如，对于一个 8COM、显示电压 5V 的液晶显示屏，若选择 PUMP 方式驱动，则可选配置 LCD_CTL=0x3FB；
  f. 配置 LCD_CTL[0]=1，打开 LCD 模块使能。LCD 模块使能后约 250ms，LCD_BUSY 被置为 1，此时除 LCD_CTL[0]外，LCD_CTL、LCD_CLKDIV、LCD_BLINK、LCD_PS 的寄存器配置将被锁定。
- 完成初始化设置，将显示数据送入 LCD_BUF[i]中。
- 掉电处理流程
  a. 建议掉电处理程序检测到市电掉电后立即关闭 LCD 使能，即配置 LCD_CTL[0]=0。
  b. 掉电处理流程建议不关闭 LCD 的 APB 时钟。如果需要关闭 APB 时钟，应在关闭 LCD 模块使能后等待一定时间。这是由于 LCD 模块使能关闭后，LCD_BUSY 将维持最长 32 个 LCD 刷新周期。以 LCD_CLKDIV 配置 64Hz 为例，LCD_BUSY 的持续时间最长为 32*（1/64)=0.5s，进而预留的等待时间也至少为 0.5s，建议延长等待时间至 1s。

仅供电路合作厂商使用 绝密

29 KBI INTC

29.1 简介

KBI&INTC 模块为按键检测与外部中断模块，通过设置滤波时间的长短，分别实现按键检测与外部中断触发。芯片集成两个 KBI&INTC 各 16 个通道，支持 16 个通道的独立与共用中断，通道滤波时间、安全属性以及通道使能独立可配。

29.2 特点

- 系统共有 2 个 KBI&INTC，1 个 KBI&INTC 支持 16 个通道检测。
- KBI&INTC 的安全属性可配。
- KBI&INTC 的每路通道均支持以下功能：
  - 独立通道使能。
  - 滤波使能、滤波时间可独立配置。
  - 三种边沿检测模式，上、下和双边沿。
  - 可产生标志位。
- 支持输出 16 个通道独立中断和共用中断。
- 支持 GPIO 复用输入安全性检查。

29.3 模块结构图



图 29-1　16 路 KBI 的整体框图

29.4 滤波



图 29-2 单通道滤波配框图

仅供[illegible]岗位使用 绝密

29.4.1 滤波时间

滤波时间由 KBIx_FTL_TIME 寄存器的 CLK_SEL、CLK_DIV1 和 CLK_DIV2[4:0]共同决定，配置的基本框图如上。若 CLK_DIV2[4:0]的配置值为 0，则视为 filter_in 不滤波。其他情况下，滤波时间可由以下公式计算所得：

$T_{滤波} = T_{filter_clk} * CLK_DIV1 * CLK_DIV2$；

其中，T_{filter_clk} 在 CLK_SEL=0 选择 32.768 kHz 时钟，CLK_SEL=1 选择 sys_clk。CLK_DIV1 为 1 分频或者 32 分频。CLK_DIV 可取 1~31。(具体定义见寄存器 KBIx_FTL_TIME 描述)

29.5 寄存器描述

模块名	安全基地址	非安全基地址
KBI0	0x2006_4000	0xA006_4000
KBI1	0x2006_8000	0xA006_8000

29.5.1 寄存器列表

寄存器名	地址偏移量	描述
KBI_CTL	0x0	KBI 通道 15~0 的使能控制配置寄存器
KBI_MODE	0x4	KBI 通道 15~0 的边沿检测模式寄存器
KBI_MASK	0xC	KBI 通道 15~0 中断使能寄存器
KBI_STA	0x10	KBI 通道 15~0 状态寄存器
CH0_FLT_TIME	0x14	KBI 通道 0 滤波配置寄存器
CH1_FLT_TIME	0x18	KBI 通道 1 滤波配置寄存器
CH2_FLT_TIME	0x1C	KBI 通道 2 滤波配置寄存器
CH3_FLT_TIME	0x20	KBI 通道 3 滤波配置寄存器
CH4_FLT_TIME	0x24	KBI 通道 4 滤波配置寄存器
CH5_FLT_TIME	0x28	KBI 通道 5 滤波配置寄存器
CH6_FLT_TIME	0x2C	KBI 通道 6 滤波配置寄存器
CH7_FLT_TIME	0x30	KBI 通道 7 滤波配置寄存器
CH8_FLT_TIME	0x34	KBI 通道 8 滤波配置寄存器
CH9_FLT_TIME	0x38	KBI 通道 9 滤波配置寄存器
CH10_FLT_TIME	0x3C	KBI 通道 10 滤波配置寄存器
CH11_FLT_TIME	0x40	KBI 通道 11 滤波配置寄存器
CH12_FLT_TIME	0x44	KBI 通道 12 滤波配置寄存器
CH13_FLT_TIME	0x48	KBI 通道 13 滤波配置寄存器
CH14_FLT_TIME	0x4C	KBI 通道 14 滤波配置寄存器
CH15_FLT_TIME	0x50	KBI 通道 15 滤波配置寄存器

29.5.1.1 KBI_CTL（0x00）

KBI 控制寄存器

偏移地址=0x00

位	名称	描述	读/写	复位值
31:16	---	预留	R	0

仅供战略合作单位使用 绝密

15:0	Enable	使能信号，Enable[15:0]对应于 KBI 通道 15~通道 0 0：不使能对应的 KBI 通道 1：使能对应的 KBI 通道	RW	0

29.5.1.2 KBI_MODE（0x04）

KBI 模式寄存器

偏移地址=0x04

位	名称	描述	读/写	复位值
31:30	MODE15	KBI 通道 15 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
29:28	MODE14	KBI 通道 14 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
27:26	MODE13	KBI 通道 13 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
25:24	MODE12	KBI 通道 12 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
23:22	MODE11	KBI 通道 11 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
21:20	MODE10	KBI 通道 10 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
19:18	MODE9	KBI 通道 9 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0

仅供锐能合作单位使用 绝密

17:16	MODE8	KBI 通道 8 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
15:14	MODE7	KBI 通道 7 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
13:12	MODE6	KBI 通道 6 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
11:10	MODE5	KBI 通道 5 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
9:8	MODE4	KBI 通道 4 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
7:6	MODE3	KBI 通道 3 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
5:4	MODE2	KBI 通道 2 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
3:2	MODE1	KBI 通道 1 中断输入有效模式选择 00：上升沿 01：下降沿 10：双边沿 Others： Reserve	RW	0
1:0	MODE0	KBI 通道 0 中断输入有效模式选择 00：上升沿 01：下降沿	RW	0

仅供战略合作单位使用 绝密

		10：双边沿 Others： Reserve		

注：KBI 模式寄存器仅在 kbi 通道未使能时可配置。

29.5.1.3 KBI_MASK（0x0C）

KBI MASK 寄存器

偏移地址=0x0C

位	名称	描述	读/写	复位值
31:16	---	预留	R	0
15:0	MASK	MASK[15:0]对应于 KBI 通道 15~通道 0 0：中断禁止 1：中断使能	RW	0

29.5.1.4 KBI_STA（0x10）

KBI 中断标志寄存器

偏移地址=0x68

位	名称	描述	读/写	复位值
31:16	---	预留	R	0
15:0	STA	STA[15:0]对应于 KBI 通道 15~通道 0 0：KBI 中断事件未发生 1：KBI 中断事件发生 Note：写 1 清零	RW1C	0

29.5.1.5 CHx_FLT_TIME（0x14~0x50）(x=0~15)

KBI 通道 x 滤波配置寄存器(x=0~15)

偏移地址=0x14~0x50

位	名称	描述	读/写	复位值
31:7	---	预留	R	0
6	CLK_SEL	=0：滤波时钟为 32.768 kHz 时钟； =1：滤波时钟为 sys_clk；	RW	0
5	CLK_DIV1	滤波时钟第一级分频 =0：不分频； =1：32 分频	RW	1
4:0	CLK_DIV2	滤波时钟第二级分频 =0：关闭通道输入滤波； =N：滤波时间为：T 滤=Tfilter_clk＊CLK_DIV1＊（N+1）；	RW	5’h13

参考滤波时间典型值配置：

外部中断：CLK_SEL=1；CLK_DIV1=0；CLK_DIV2 =5’h7 (LCM 模式：5’h4)；

按键中断：CLK_SEL=0；CLK_DIV=1；CLK_DIV2 =5’h13；

注：KBI 通道 x 滤波配置寄存器仅在 kbi 通道未使能时可配置。

仅供联合作单位使用 绝密

29.6 软件配置流程及应用说明

- 使能 KBI 的寄存器配置时钟门控(系统寄存器 KBIx_CKE.KBIC0_CKE Bit)；
- 配置 KBI 通道 x(x=0~15)的模式、中断使能、滤波(是否滤波、滤波时间)寄存器；
- 使能 KBI 通道的模块时钟门控(系统寄存器 KBIx_CKE.KBIxx_CKE Bit)；
- 配置 GPIO 复用输入至 KBI 的通道 x(x=0~15)；
- 使能 KBI 对应通道 x(x=0~15)；

注：配置 KBI 滤波通道寄存器 CHx_FLT_TIME.CLK_SEL 作滤波时钟源切换之前，须软件关闭对应通道的时钟门控(系统寄存器 KBIx_CKE.KBIxx_CKE Bit)和使能(KBI_CTL.Enable[xx])。

仅供战略合作单位使用 绝密

30 IOCNT

30.1 简介

脉冲转发功能，又称 IOCNT 功能，即具有将 GPIO 上输入的脉冲或者内部脉冲，经过分频，电平取反等操作后再从 GPIO 口转发出来的功能。同时具备记录输入和输出脉冲个数的功能。

30.2 特点

- 5 个脉冲输出通道独立，可分别配置不同分频比、电平反向输出功能
- 支持输入脉冲计数和输出脉冲计数
- 支持输入脉冲电平反向后再转发输出
- 支持输入脉冲直接转发输出或 2~2048 分频后再转发输出
- 可配脉冲上升沿计数和下降沿计数
- 支持脉冲计数值读后清零和不清零可配
- 支持滤波 bypass 功能，支持滤波 1~128 周期数灵活配置
- 支持输入通道可配为外部输入或内部软脉冲，外部通道由 AOS 模块配置
- 支持输入脉冲计数器写入初始值
- 支持软件配置触发 IOCNTx 一个输入脉冲
- 输出脉冲可配接收到第 1 个输入脉冲时不输出第 1 个脉冲

30.3 结构框图

模块框图如下。



图 30-1 脉冲转发功能框图

30.4 功能描述

30.4.1 输入信号类型

输入信号有周期均匀分布和周期非均匀分布情况，周期均匀情况又分为等占空比和不等占空比情况，如下所示，

脉冲周期均匀分布

仅供战略合作单位使用 绝密

图 30-2 等 duty 信号

图 30-3 非等 duty 信号

脉冲周期非均匀分布

图 30-4 非均匀周期信号

30.4.2 脉冲计数

脉冲计数为输入信号 io_in 的边沿计数，上升沿计数或下降沿计数可通过控制寄存器配置

信号定义：

io_in：PAD 输入；

io_out：上图中分频器与反相器之间的信号；

30.4.2.1 上升沿计数

当输入信号 io_in 输入默认为低电平，建议使用上升沿计数。该模式下 io_out 默认输出低电平。

启动时间点：

当 io_in 处于低电平时启动，从第一个上升沿开始计数，如图 5 所示

当 io_in 处于高电平时启动，计数值加 1，如图 6 所示



图 30-5 低电平启动上升沿计数（脉冲不分频）

仅供战略合作单位使用 绝密



图 30-6 高电平启动上升沿计数（脉冲不分频）

30.4.2.2 下降沿计数

当输入信号 io_in 输入默认为高电平，建议使用下降沿计数。该模式下 io_out 默认输出高电平。

当 io_in 状态处于高电平启动时，第一个下降沿有效开始计数，如下图 7 所示。

当 io_in 状态处于低电平启动时，计数值加 1，如下图 8 所示。



图 30-7 高电平启动下降沿计数（脉冲不分频）



图 30-8 低电平启动下降沿计数（脉冲不分频）

30.4.2.3 计数清零和计数溢出

每次读 io_cnt 寄存器时，默认会清除历史计数值，也可通过 IOCNT_CTRL 寄存器的 CNT_CLR 位配置为读后不清零的累加型。

当读操作在输入信号边沿变化前或变化后到来，当次边沿累计到下一次 io_cnt，如图 9，图 10 所示。

仅供战略合作单位使用 绝密



图 30-9 清零操作在 io 边沿前（上升沿计数）



图 30-10 清零操作在 io 边沿后（上升沿计数）

读操作在输入信号边沿同时发生，当次读到的为上一个计数值，当次边沿累计到下一次 io_cnt，如图 11 所示。



图 30-11 清零操作同 io 边沿（上升沿计数）

计数溢出设计，当 io_cnt = 0xffffff，再来一个脉冲时，计数溢出，计数 io_cnt = 0，从头开始计数，后续脉冲来 io_cnt =io_cnt + 1，如图 12 所示。



图 30-12 io_cnt 溢出（上升沿计数）

溢出与读同时发生，此时读到 0xffffff，同时计数值变为 1。当溢出和读清零同时发生时，io_cnt = 1。如图 13 所示。

仅供战略合作单位使用 绝密



图 30-13 溢出与读同时来（上升沿计数）

30.4.3 脉冲分频

30.4.3.1 不分频（脉冲跟随）

不分频时，io_out 跟随 io_in 变化，不做处理

当 io_in 高电平超过 80ms，io_out 也不做任何特殊处理，io_out 跟随 io_in。



图 30-14 等 duty 信号



图 30-15 非等 duty 信号



图 30-16 非均匀周期信号

仅供战略合作单位使用 绝密

图 30-17 输入信号脉宽大于 80ms

30.4.3.2 偶数分频（io_out 高电平＜80ms）

io_out 是 io_in 的分频，分频比 N=n+1，n 为寄存器分频系数配置值
io_out 与 io_in 的边沿对齐，由边沿配置模式决定
io_in 为均匀周期分布时，偶数分频后 io_out 保持等 duty 波形，如图 18，图 19，图 20 所示
io_in 为非均匀周期分布时，偶数分频后 io_out 为非等 duty 波形，如图 21 所示



图 30-18（n+1）分频



图 30-19 上升沿对齐

仅供战略合作单位使用 绝密

异常点启动，第一个输出脉冲非等 duty。



图 30-20 下降沿对齐

异常点启动，第一个输出脉冲非等 duty。



图 30-21 非均匀周期分频

30.4.3.3 奇数分频（io_out 高电平＜80ms）

io_out 是 io_in 的分频，分频比由寄存器 n+1 配置。

io_out 与 io_in 的边沿对齐，根据边沿计数模式决定。

io_in 为均匀周期分布时，奇数分频后 io_out 为非等 duty 波形，如图 22，图 23 所示。

io_in 为非均匀周期分布时，奇数分频后 io_out 为非等 duty 波形，如图 24 所示。

仅供战略合作单位使用 绝密



图 30-22 上升沿对齐



图 30-23 下降沿对齐



图 30-24 非均匀周期

30.4.3.4 分频后有效电平（高或低）脉宽≥80ms

当配置为上升沿计数时，有效电平为高电平；

当配置为下降沿计数时，有效电平为低电平；

上升沿计数，分频后当高电平脉宽≥80ms，高电平则被拉低，保持高电平为 80ms，低电平保持至分频周期结束。

反之，下降沿计数情况同样处理。



图 30-25 非等 duty（二分频）



图 30-26 非均匀周期（三分频）

仅供战略合作单位使用 绝密

图 30-27 输入有效电平大于 80ms（二分频）

30.4.4 脉冲电平反向输出

支持将 io_out 信号电平翻转再输出，其中 io_out'为分频后的输出。



图 30-28 脉冲电平反向输出

30.4.5 脉冲转发输出脉冲配置

当 COPL[i]=0 时，IOCNTi 在第 1 个输入脉冲时输出第 1 个低频脉冲，在第（n*分频系数+1）个输入脉冲时输出第 n+1 个低频脉冲；



图 30-29 4 分频时在第 1 个输入脉冲时输出第 1 个低频脉冲

当 COPL[i]=1 时，IOCNTi 在第 n*CNT 个输入脉冲时输出第 n 个低频脉冲；



图 30-30 4 分频时在第 4 个输入脉冲时输出第 1 个低频脉冲

30.4.6 软脉冲特殊命令

MCU 写脉冲转发特殊命令寄存器 IOCNT_CMD 对应的 IOCNT 通道，立即触发一个输入脉冲，脉宽为 1 个

仅供战略合作单位使用 绝密

时钟周期。使能特殊命令进行脉冲转发时，必须 bypass 滤波功能。

30.5 寄存器定义

应用注意：

1.不支持在模块使能情况下，修改寄存器配置。

2.支持在线系统时钟频率调整，模式切换后会清掉 80ms 计数器并重新开始计数。

3.关闭模块使能，会复位模块，所有计数值清零。

IOCNT 模块的寄存器基址 offset

模块名	Core0 基址	Core1 基址
IOCNT	0x2005_C000	0xA005_C000

IOCNT 接口的寄存器偏移地址

寄存器名	地址偏移量	描述
IOCNT_CFG0	offset+0x0	脉冲转发配置寄存器 0
IOCNT_CFG1	Offset+0x4	脉冲转发配置寄存器 1
IOCNT_CFG2	Offset+0x8	脉冲转发配置寄存器 2
IOCNT_CFG3	Offset+0xC	脉冲转发配置寄存器 3
IOCNT_CFG4	Offset+0x10	脉冲转发配置寄存器 4
IOCNT_OUT0	Offset+0x20	脉冲转发输出脉冲计数器 0
IOCNT_OUT1	Offset+0x24	脉冲转发输出脉冲计数器 1
IOCNT_OUT2	Offset+0x28	脉冲转发输出脉冲计数器 2
IOCNT_OUT3	Offset+0x2C	脉冲转发输出脉冲计数器 3
IOCNT_OUT4	Offset+0x30	脉冲转发输出脉冲计数器 4
IOCNT_CHNL	Offset+0x40	脉冲转发输入通道选择寄存器
IOCNT_CTL	Offset+0x48	IOCNT 脉冲转发控制寄存器
IOCNT_CTL1	Offset+0x4C	脉冲转发输出脉冲配置寄存器
IOCNT_CMD	Offset+0x50	脉冲转发特殊命令寄存器
IOCNT_REMD0	offset+0x60	脉冲转发输入脉冲余数寄存器 0
IOCNT_REMD1	Offset+0x64	脉冲转发输入脉冲余数寄存器 1
IOCNT_REMD2	Offset+0x68	脉冲转发输入脉冲余数寄存器 2
IOCNT_REMD3	Offset+0x6C	脉冲转发输入脉冲余数寄存器 3
IOCNT_REMD4	Offset+0x70	脉冲转发输入脉冲余数寄存器 4

30.5.1 脉冲转发配置寄存器 IOCNT_CFG0~4（0x0~0x10）

脉冲转发配置寄存器 0~4

复位值：0000_0000h

位	名称	描述	读/写	复位值
31	INT	脉冲反向输出使能： =0：输出脉冲保持与输入脉冲电平方向一致； =1：输出脉冲反向后输出。	RW	0

仅供战略合作单位使用

30:20	CFG	脉冲分频系数配置： 分频系数 =（CFG+1）， 其中 CFG=0 时不分频，最高支持 2048 分频。 备注：分频后的脉冲要求高电平保持 80ms，如果快于 80ms，则保持等 duty 输出；建议 CFG 配置为奇数，这样易于实现等 duty。	RW	0
19:0	CNT[19:0]	当 IOCNT 通道使能时，CNT[19:0]作为 20bit 只读脉冲计数器，根据配置的触发沿记录输入脉冲分频前的脉冲个数。 CNT 寄存器默认读后清零，可配置为累加型，具体参考 IOCNT_CTRL[16]的 CNT_CLR 配置。	R	0

30.5.2 脉冲转发输出脉冲计数器 IOCNT_OUT0~4（0x20~0x30）

脉冲转发输出脉冲计数器 0

复位值：0000_0000h

位	名称	描述	读/写	复位值
31:20	---	保留	R	00
19:0	CNT	脉冲计数器，根据配置的触发沿记录脉冲分频后的输出脉冲个数。 CNT 寄存器读后清零，设计参考电能寄存器。	R	00

30.5.3 脉冲转发输入通道选择寄存器 IOCNT_CHNL（0x40）

脉冲转发输入通道选择寄存器 0

复位值：0000_0000h

位	名称	描述	读/写	复位值
31:30	-	保留	R	0
29:24	IOCNT4_SEL	同 IOCNT0_SEL	RW	0
23:18	IOCNT3_SEL	同 IOCNT0_SEL	RW	0
17:12	IOCNT2_SEL	同 IOCNT0_SEL	RW	0
11:6	IOCNT1_SEL	同 IOCNT0_SEL	RW	0
5:0	IOCNT0_SEL	=0x0：外部输入 =0x1：内部输入特殊命令 =其他：保留 注：使能特殊命令进行脉冲转发时，必须 bypass 滤波功能	RW	0

30.5.4 脉冲转发控制寄存器 IOCNT_CTRL（0x48）

脉冲转发控制寄存器

复位值：

位	名称	描述	读/写	复

仅供联合作业单位使用 绝密

				位值
31:25	FLT_CFG	IOCNT4~0 滤波周期数配置 滤波周期=FLT_CFG +1 时钟周期，最大可配置 128 周期 只有当宽度小于滤波周期的时候，才滤掉。大于或等于滤波周期，不会滤掉。如 FLT_CFG=3，则滤波周期为 4 时钟周期，只有波形宽度小于 4 时钟周期时，才会被过滤掉；大于或等于 4 时钟周期时，不会被滤掉。	RW	0x1f
24:23	--	保留	R	0
21	FLT_BYPASS4	IOCNT4 滤波功能 bypass 使能 =0，滤波功能使能，按照 flt_cfg 配置进行滤波 =1，bypass 滤波功能	RW	0
20	FLT_BYPASS3	IOCNT3 滤波功能 bypass 使能 =0，滤波功能使能，按照 flt_cfg 配置进行滤波 =1，bypass 滤波功能	RW	0
19	FLT_BYPASS2	IOCNT2 滤波功能 bypass 使能 =0，滤波功能使能，按照 flt_cfg 配置进行滤波 =1，bypass 滤波功能	RW	0
18	FLT_BYPASS1	IOCNT1 滤波功能 bypass 使能 =0，滤波功能使能，按照 flt_cfg 配置进行滤波 =1，bypass 滤波功能	RW	0
17	FLT_BYPASS0	IOCNT0 滤波功能 bypass 使能 =0，滤波功能使能，按照 flt_cfg 配置进行滤波 =1，bypass 滤波功能	RW	0
16	CNT_CLR	脉冲计数器类型配置 =0，所有脉冲计数器读后清零 =1，所有脉冲计数器读后不清零	RW	0
15:13	--	保留	R	0
12:8	IOCNT_MODE	IOCNT4~IOCNT0 脉冲计数模式选择： =0，上升沿触发 =1，下降沿触发 默认上升沿触发	RW	0
7:5	---	保留	R	0
4:0	IOCNTx_EN	IOCNT4~IOCNT0 脉冲转发功能使能配置： =0，不使能 =1，使能 IOCNT	RW	0

仅供技术合作单位使用 绝密

30.5.5 脉冲转发输出脉冲配置寄存器 IOCNT_CTL1（0x4C）

复位值：0000_0000h

位	名称	描述	读/写	复位值
31:5	---	保留	R	0
4:0	C	输出脉冲配置：bit0~4 对应 IOCNT0~4	RW	0

	OPL	当 COPL[i]=0 时，IOCNTi 在第 1 个输入脉冲时输出第 1 个低频脉冲，在第（n*分频系数）+1 个输入脉冲时输出第 n+1 个低频脉冲； 当 COPL[i]=1 时，IOCNTi 在第（n*分频系数）个输入脉冲时输出第 n 个低频脉冲； 当 COPL=0 时，IOCNT 输出脉冲先跟随输入脉冲输出一个脉冲，之后再根据分频系数进行脉冲累计，当脉冲累计到分频系数值+1 时再输出下一个脉冲。		

30.5.6 脉冲转发特殊命令寄存器 IOCNT_CMD（0x50）

脉冲转发控制寄存器

复位值：0000_0000h

位	名称	描述	读/写	复位值
31:5	-	保留	R	0
4	IOCNT4_KICK	IOCNT4 脉冲转发特殊命令产生位 软件写 1，立即触发 IOCNTx 一个输入脉冲； 软件写 0 无效，硬件自动清零。 注：使能特殊命令进行脉冲转发时，必须 bypass 滤波功能	W	0
3	IOCNT3_KICK	IOCNT3 脉冲转发特殊命令产生位 软件写 1，立即触发 IOCNTx 一个输入脉冲； 软件写 0 无效，硬件自动清零。 注：使能特殊命令进行脉冲转发时，必须 bypass 滤波功能	W	0
2	IOCNT2_KICK	IOCNT2 脉冲转发特殊命令产生位 软件写 1，立即触发 IOCNTx 一个输入脉冲； 软件写 0 无效，硬件自动清零。 注：使能特殊命令进行脉冲转发时，必须 bypass 滤波功能	W	0
1	IOCNT1_KICK	IOCNT1 脉冲转发特殊命令产生位 软件写 1，立即触发 IOCNTx 一个输入脉冲； 软件写 0 无效，硬件自动清零。 注：使能特殊命令进行脉冲转发时，必须 bypass 滤波功能	W	0
0	IOCNT0_KICK	IOCNT0 脉冲转发特殊命令产生位 软件写 1，立即触发 IOCNTx 一个输入脉冲； 软件写 0 无效，硬件自动清零。 注：使能特殊命令进行脉冲转发时，必须 bypass 滤	W	0

仅供战略合作单位使用 绝密

		波功能		

30.5.7 脉冲转发输入脉冲余数寄存器 IOCNT_REMD0~4（0x60~0x70）

脉冲转发控制寄存器

复位值：0000_0000h

位	名称	描述	读/写	复位值
31:11	-	保留	R	0
10:0	IOCNT_REMD	IOCNT 输入脉冲余数寄存器，共 11bit 当 IOCNT 使能时，该寄存器只读，不可写，存放的是当前分频配置下的余数，IOCNT 关闭后该寄存器会自动清零； 当 IOCNT 关闭时，该寄存器可读可写，当写入余数后，重新启动 IOCNT 后，下一次的分频输出在此余数基础上进行累加。 例如，芯片检测到掉电事件，软件可读取该余数并保存起来作为下一次上电后的初值，再关闭 IOCNT，在下一次上电后将已保存的余数手动填入该寄存器，再启动 IOCNT。	RW	0

30.6 使用流程

30.6.1 内部脉冲转发

当输入信号高电平有效时，使用上升沿计数，步骤如下；

- 配置 IOCNT_CTL 寄存器 IOCNTx_MODE，选择上升沿计数
- 配置脉冲转发输入通道寄存器 IOCNT_CHNL 选择输入源，若选择外部输入，则需配置 AOS 模块的通道选择寄存器；
- 可选配置分频计数和电平反向；
- 配置脉冲转发使能。

30.6.2 高电平脉宽有效

当输入信号高电平有效时，建议 INTx 硬件电路外接下拉电阻，使 INTx 默认输入为低电平，并使用上升沿计数，步骤如下；

- 配置 IOCNT_CTL 寄存器 IOCNTx_MODE，选择上升沿计数
- 可选配置 IOCNT_CFG 寄存器分频计数和电平反向；
- 配置 GPIO 复用关系；
- 配置脉冲转发使能。

30.6.3 低电平脉宽有效

当输入信号低电平有效时，建议 INTx 硬件电路外接上拉电阻，使 INTx 默认输入为高电平，并使用下降沿计数，步骤如下；

- 配置 IOCNT_CTL 寄存器 IOCNTx_MODE，选择下降沿计数

仅供战略合作单位使用 绝密

- 可选配置 IOCNT_CFG 寄存器分频计数和电平反向；
- 配置 GPIO 复用关系；
- 配置脉冲转发使能。

30.6.4 应用注意事项

- 不支持在模块使能情况下，修改寄存器配置。
- 支持在线系统时钟频率调整，模式切换后会清掉 80ms 计数器并重新开始计数。
- 关闭模块使能，会复位模块，所有计数值清零。
- 实验室测试时，输入是稳定的，是所谓的静止式电表，此时输入就是等 duty 的。
- 输入脉冲余数值 IOCNT_REMD 在使能关闭时可写，写入值不能超过分频系数值，否则无法写入。

仅供战略合作单位使用 绝密

31 D2F

31.1 简介

D2F（自定义电能/脉冲积分）是电能管理中的一个重要功能，它能够将测量到的功率值随时间积分转换成电能值和电能检定脉冲。可以应用在电力系统监测、能源管理、电动车充电监控、设备运行监测、智能抄表系统等场景和领域。

该模块输入为功率寄存器码值，输出为电能寄存器码值和通过 IO 口输出的电能检定脉冲。

31.2 特点

- 支持 12 路 D2F 积分器，且均支持检定脉冲输出，每 4 路 D2F 复用 1 个检定脉冲口输出，最多同时支持 3 个检定脉冲口输出；

（CF0：D2F00~D2F03；CF1：D2F04~D2F07；CF2：D2F08~D2F11）

- 支持 4 路 D2F 一组，共 3 组脉冲常数分别可配；

（HFCONST0：D2F00~D2F03；HFCONST1：D2F04~D2F07；HFCONST2：D2F08~D2F11）

- 支持功率寄存器填入 32 位有符号数，码值范围±2^31；
- 支持 4 路 D2F 一组，共 3 组潜动启动阈值分别可配；
- 支持每路 D2F 有各自的中断使能和中断状态；
- 支持能量寄存模式可配：累加型或读后清零型；

31.3 寄存器

D2F 模块的寄存器基址

模块名	Core0 总线映射地址	Core1 总线映射地址
D2F	0x2007_C000	0xA007_C000

D2F 接口的寄存器偏移地址

寄存器名	地址偏移量	描述
HFCONST0	0x0	D2F00~D2F03 的高频脉冲常数寄存器
HFCONST1	0x4	D2F04~D2F07 的高频脉冲常数寄存器
HFCONST2	0x8	D2F08~D2F11 的高频脉冲常数寄存器
RESERVED	0x18~0x2C	保留
D2F_CTRL	0x30	D2F 模块控制寄存器
D2F_CFG	0x34	D2F 模块配置寄存器
RESERVED1	0x38~0x3C	保留
D2F_CF_CFG	0x40	D2F 脉冲输出配置寄存器
RESERVED2	0x44~0x4C	保留
D2F_IE	0x50	D2F 中断使能寄存器
D2F_IF	0x54	D2F 中断标志寄存器
D2F_NOLOAD	0x58	D2F 潜动状态寄存器
RESERVED3	0x5C	保留
D2F_P00~D2F_P11	0x60~0x8C	D2F 功率输入寄存器
RESERVED4	0x90~0x11C	保留
D2F_E00~D2F_E11	0x120~0x14C	D2F 能量寄存器

仅供战略合作单位使用 绝密

RESERVED5	0x150~0x1DC	保留
D2F_ StartTh00~D2F_StartTh02	0x1E0~0x1E8	D2F 启动阈值寄存器

31.3.1 HFCONST0/1/2（0x00~0x08）

D2F 高频脉冲常数寄存器

偏移地址=0x00

位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	HFCONST0	自定义电能寄存器 D2FE00~D2FE03 及自定义脉冲输出 CF0 的脉冲常数。高频脉冲常数是 16 位无符号数。	RW	0x1000

偏移地址=0x04

位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	HFCONST1	自定义电能寄存器 D2FE04~D2FE07 及自定义脉冲输出 CF1 的脉冲常数。高频脉冲常数是 16 位无符号数。	RW	0x1000

偏移地址=0x08

位	名称	描述	读/写	复位值
31:16	---	预留	RO	0x0
15:0	HFCONST2	自定义电能寄存器 D2FE08~D2FE11 及自定义脉冲输出 CF2 的脉冲常数。高频脉冲常数是 16 位无符号数。	RW	0x1000

注 1：

根据 PF=1.0，标准的有功功率值 P、电表常数 EC 等参数按下式计算理论 HFConst 值：

HFConst＝INT[P*3.6*10^6*femu / (EC*Un*Ib*2^33)]

额定输入，PF=1.0，标准的有功功率值 $P = INT(U_{标准} * I_{标准}/2^{23})$，

式中电压额定输入时标准的电压有效值寄存器值为 $U_{标准}$，电流额定输入时标准的电流有效值寄存器值 $I_{标准}$；

femu：460.8KHz/32.768KHz；

Un：额定输入的电压；

Ib：额定输入的电流；

EC：电表常数；

按计算结果配置相应的 HFConst0~2 寄存器。

三相计量芯片 D2F 积分的时钟是 1.024MHz，MCU 芯片 D2F 积分的时钟是 460.8KHz/32.768KHz。如果双核 MCU(HFconst)与锐能微三相计量芯片(HFconst1)对接，假设二者的电表脉冲常数 EC 定义的完全一致，那么只要满足：

HFconst=(0.4608/1.024)*HFconst1

直接读取锐能微三相计量芯片的功率寄存器值（32bit，PowerP 等），填入功率寄存器 D2FP，然后脉冲输出 CF 就能与三相计量芯片对应的 CF 引脚脉冲输出速度保持一致。

如果定义的脉冲常数不同，通过调整 HFCONST 和自定义功率寄存器填入值均可。

注 2：

MCU 芯片 D2F 积分时钟为 460.8KHz 还是 32.768KHz 取决于 D2F_CFG.CLK_SEL 配置，如下表所示：

仅供战略合作单位使用 绝密

- D2F_CFG. CLK_SEL 配置为默认 D2F 时钟模式：
  系统主频 sys_clk 和积分器的工作时钟 d2f_clk 有以下对应关系：

sys_clk	d2f_clk
32.768KHz	32.768KHz
1.8432MHz	460.8KHz
3.6864MHz	460.8KHz
7.3728MHz	460.8KHz
14.7456MHz	460.8KHz
29.4912MHz	460.8KHz
58.9824MHz	460.8KHz

- D2F_CFG. CLK_SEL 配置为恒定 D2F 时钟模式（注：只影响 D2F08~D2F11，其余 D2F 依然为默认 D2F 时钟模式）：
  系统主频 sys_clk 和积分器的工作时钟 d2f_clk 有以下对应关系：

sys_clk	d2f_clk
32.768KHz	32.768KHz
1.8432MHz	32.768KHz
3.6864MHz	32.768KHz
7.3728MHz	32.768KHz
14.7456MHz	32.768KHz
29.4912MHz	32.768KHz
58.9824MHz	32.768KHz

31.3.2 D2F_CTRL（0x30）

偏移地址=0x30

位	名称	描述	读/写	复位值
31:1	---	预留	RO	0x0
0	EN	模块使能 0：使能 D2F 模块； 1：停止 D2F 运算并复位所有计数器和数字运算单元，但不复位寄存器；（默认）	RW	0x1

31.3.3 D2F_ CFG（0x34）

偏移地址=0x34

位	名称	描述	读/写	复位值
31:3	---	预留	RO	0x0
2	CLK_SEL	积分时钟模式选择 0：积分时钟为默认 D2F 时钟模式； 1：积分时钟为恒定 D2F 时钟模式。	RW	0x0
1	Syn_SimTC	联动 SimTC 的同步加载配置选择 0：默认加载方式； 1：联动 SimTC 的同步加载方式。	RW	0x0

仅供指定合作单位使用 绝密

		注：AOS 模块需要配置选择 SIMPTCx 触发 D2F。		
0	ERegCAR	能量寄存器类型选择 0：读后清零型；（默认） 1：累加型；	RW	0x0

31.3.4 D2F_CF_CFG（0x40）

偏移地址=0x40

位	名称	描述	读/写	复位值
31:10	---	预留	RO	0x0
9:8	CF2_SEL	CF2 口输出 D2F 选择 0：D2F08； 1：D2F09； 2：D2F10； 3：D2F11；	RW	0x0
7:6	---	预留	RO	0x0
5:4	CF1_SEL	CF1 口输出 D2F 选择 0：D2F04； 1：D2F05； 2：D2F06； 3：D2F07；	RW	0x0
3:2	---	预留	RO	0x0
1:0	CF0_SEL	CF0 口输出 D2F 选择 0：D2F00； 1：D2F01； 2：D2F02； 3：D2F03；	RW	0x0

31.3.5 D2F_IE（0x50）

偏移地址=0x50

位	名称	描述	读/写	复位值
31:25	---	预留	RO	0x0
24	PCOV_IE	D2F 功率覆盖中断使能	RW	0x0
23:12	---	预留	RO	0x0
11	IE11	D2F11 中断使能	RW	0x0
10	IE10	D2F10 中断使能	RW	0x0
9	IE09	D2F09 中断使能	RW	0x0
8	IE08	D2F08 中断使能	RW	0x0
7	IE07	D2F07 中断使能	RW	0x0
6	IE06	D2F06 中断使能	RW	0x0
5	IE05	D2F05 中断使能	RW	0x0
4	IE04	D2F04 中断使能	RW	0x0
3	IE03	D2F03 中断使能	RW	0x0

仅供战略合作单位使用 绝密

2	IE02	D2F02 中断使能	RW	0x0
1	IE01	D2F01 中断使能	RW	0x0
0	IE00	D2F00 中断使能 0：不使能；（默认） 1：使能； 其他位配置方式均相同。	RW	0x0

31.3.6 D2F_IF（0x54）

偏移地址=0x54

位	名称	描述	读/写	复位值
31:25	---	预留	RO	0x0
24	PCOV_IF	D2F 功率覆盖中断标志，表示同步加载模式下，写入到 D2FP00~11 寄存器的功率值未加载到积分器时，对 D2FP00~11 寄存器写入新的功率值； 写 1 清 0，若对应位 PCOV_IE 使能，写 1 清标志同时清中断。	W1C	---
23:12	---	预留	RO	0x0
11	IF11	D2F11 电能脉冲中断标志，写 1 清 0，若对应位 IE 使能，写 1 清标志同时清中断。	W1C	---
10	IF10	D2F10 电能脉冲中断标志，写 1 清 0，若对应位 IE 使能，写 1 清标志同时清中断。	W1C	---
9	IF09	D2F09 电能脉冲中断标志，写 1 清 0，若对应位 IE 使能，写 1 清标志同时清中断。	W1C	---
8	IF08	D2F08 电能脉冲中断标志，写 1 清 0，若对应位 IE 使能，写 1 清标志同时清中断。	W1C	---
7	IF07	D2F07 电能脉冲中断标志，写 1 清 0，若对应位 IE 使能，写 1 清标志同时清中断。	W1C	---
6	IF06	D2F06 电能脉冲中断标志，写 1 清 0，若对应位 IE 使能，写 1 清标志同时清中断。	W1C	---
5	IF05	D2F05 电能脉冲中断标志，写 1 清 0，若对应位 IE 使能，写 1 清标志同时清中断。	W1C	---
4	IF04	D2F04 电能脉冲中断标志，写 1 清 0，若对应位 IE 使能，写 1 清标志同时清中断。	W1C	---
3	IF03	D2F03 电能脉冲中断标志，写 1 清 0，若对应位 IE 使能，写 1 清标志同时清中断。	W1C	---
2	IF02	D2F02 电能脉冲中断标志，写 1 清 0，若对应位 IE 使能，写 1 清标志同时清中断。	W1C	---
1	IF01	D2F01 电能脉冲中断标志，写 1 清 0，若对应位 IE 使能，写 1 清标志同时清中断。	W1C	---
0	IF00	D2F00 电能脉冲中断标志，写 1 清 0，若对应位 IE 使能，写 1 清标志同时清中断。	W1C	---

仅供战略合作单位使用 绝密

31.3.7 D2F_NOLOAD（0x58）

偏移地址=0x58

位	名称	描述	读/写	复位值
31:12	---	预留	RO	0x0
11	D2F11_NLD	D2F11 潜动状态标志，表示 D2F 通道是否未使能或处于潜动状态 0：不处于潜动状态； 1：处于潜动状态；	RO	0x1
10	D2F10_NLD	D2F10 潜动状态标志 0：不处于潜动状态； 1：处于潜动状态；	RO	0x1
9	D2F09_NLD	D2F09 潜动状态标志 0：不处于潜动状态； 1：处于潜动状态；	RO	0x1
8	D2F08_NLD	D2F08 潜动状态标志 0：不处于潜动状态； 1：处于潜动状态；	RO	0x1
7	D2F07_NLD	D2F07 潜动状态标志 0：不处于潜动状态； 1：处于潜动状态；	RO	0x1
6	D2F06_NLD	D2F06 潜动状态标志 0：不处于潜动状态； 1：处于潜动状态；	RO	0x1
5	D2F05_NLD	D2F05 潜动状态标志 0：不处于潜动状态； 1：处于潜动状态；	RO	0x1
4	D2F04_NLD	D2F04 潜动状态标志 0：不处于潜动状态； 1：处于潜动状态；	RO	0x1
3	D2F03_NLD	D2F03 潜动状态标志 0：不处于潜动状态； 1：处于潜动状态；	RO	0x1
2	D2F02_NLD	D2F02 潜动状态标志 0：不处于潜动状态； 1：处于潜动状态；	RO	0x1
1	D2F01_NLD	D2F01 潜动状态标志 0：不处于潜动状态； 1：处于潜动状态；	RO	0x1
0	D2F00_NLD	D2F00 潜动状态标志 0：不处于潜动状态； 1：处于潜动状态；	RO	0x1

仅供指定合作单位使用 绝密

31.3.8 D2F_P00~11（0x60~0x8C）

以 D2F_P00 为例，其他寄存器与之相同。

偏移地址=0x60~0x8C

位	名称	描述	读/写	复位值
31:0	D2F_P00	自定义功率输入寄存器 D2F_P00~ D2F_P11 为二进制补码格式，32 位有符号数，其中最高位是符号位，可读可写。	RW	0x0

31.3.9 D2F_E00~11（0x120~0x14C）

以 D2F_E00 为例，其他寄存器与之相同。

偏移地址=0x120~0x14C

位	名称	描述	读/写	复位值
31:0	D2F_E00	自定义电能寄存器 D2F_E00~ D2F_E11 为 32 位无符号数，只读。代表对应反向脉冲的累加个数，寄存器最小单位代表能量为 1/EC KWh，其中 EC 为电表常数。 能量寄存器在 0xFFFFFFFF 到 0x00000000 溢出，需用户自行判断管理。 能量寄存器可选择累加型或读后清零型，由 D2F_CFG 配置。	RO	0x0

31.3.10 D2F_StartTh00~02（0x1E0~0x1E8）

以 D2F_ StartTh00 为例，其他寄存器与之相同。

偏移地址=0x1E0~0x1E8

位	名称	描述	读/写	复位值
31	Reserved	保留	RO	0x0
30:0	D2F_ StartTh00	自定义启动阈值寄存器为 32 位无符号数，最高位恒为 0。D2F_Pxx 更新，D2F 模块取值进行比较，当 D2F_Pxx 的绝对值小于等于相应的 D2F_StartThxx 时，该功率不参与 D2F 运算，D2F 模块自动添加 0 功率积分。（潜动） 下次 D2F_Pxx 更新，当 D2F_Pxx 的绝对值大于相应的 D2F_StartThxx 时，该功率参与 D2F 运算。（启动）	RW	0x0

31.4 软件配置流程及应用说明

31.4.1 软件写入积分

- 开启 D2F 模块时钟门控；
- 按需求配置 HFCONST0/1/2 寄存器；
- 按需求配置 D2F_StartTh0/1/2 启动潜动阈值；
- 按需求配置 D2F_IE 使能中断；
- 按需求配置 D2F_CF_CFG 使能脉冲输出；
- 配置 D2F_CFG 选择能量寄存器类型，选择是否联动 SIMPTC 模式；
- 配置 D2F_CTRL 使能 D2F 模块。
- 按需求配置 D2F_P00~D2FP11 写入待积分功率；

仅供授权合作单位使用 绝密

31.4.2 应用说明

- D2F 积分使能后不要切换 D2F_CFG 和 D2F_CF_CFG 的配置；
- 使能联动 SIMPTCx 的同步加载功能时，需要配置 AOS 模块选择 SIMPTCx 触发 D2F。

仅供战略合作单位使用 绝密

32 安全执行环境 SPE

数据安全至关重要，芯片内部的安全引擎提供可靠的数据安全存储管理机制确保敏感数据被加密存储以保证数据存储的安全性。

芯片具有独立的安全加密内核，安全核处于 SPE 中，应用核处于 NSPE 中，安全核的寄存器与缓存数据无法被应用核访问，与 NSPE 物理隔离。SPE 通过单方向总线访问 NSPE，NSPE 不能逆向访问 SPE，NSPE 通过 Mailbox 发送命令来申请 SPE 中的服务和功能，SPE 通过 Mailbox 返回响应或者状态标志。

SPE 组件包括：安全核、加解密引擎、安全核专属 SRAM、仅供安全核访问的 FLASH 区域、ROM、Mailbox、加解密固件、安全 boot 代码.

安全系统与非安全系统采用物理隔离，达到系统架构安全标准。如下面框图 31-1

- Core0 安全系统包括私有总线、私有内存空间（ROM、Flash、SRAM）、私有安全模块（加解密）、私有外设等。
- Core0 的程序运行在安全程序空间上，Core1 没有访问 Core0 程序区的通道，保证 Core0 的程序安全。
- Core1 没有直接访问 Core0 的数据通道，双核之间的通信只能通过安全机制（软硬件）实现。
- Core0 安全系统为 Core1 提供安全服务接口，通过 Mailbox、共享内存、中断等进行交互。
- Core0 内核带 PMP 功能（MPU），可以配置程序执行空间。



图 32-1 安全系统与非安全系统框图

32.1 框架

数据安全存储机制由安全密码加速器 SEA 硬件模块、SEA ENGINE 安全加密固件以及芯片内部专用的加密存储区等组件共同构成。

安全密码加速器（Security Encryption Accelerator）硬件模块为芯片提供底层的数据加解密算法，包括通过 FIPS140-3 算法认证的对称加密算法（AES）、公钥密码算法（ECDSA、ECDH 等）模块以及基于斐波拉契环振作熵源的真随机数（TRNG）模块等；

SEA ENGINE 是一个芯片 ROM 内的完整安全加密固件，永不可篡改。SEA ENGINE 提供了 SEA 硬件模块的原子操作机制、计算秘钥生成算法以及接口访问管理单元。

芯片内部合封一块 FLASH，该内置 FLASH 除了 512Kbit 数据区外，另有一个 1Kbit 的 KEY 存储区，用于存储敏感数据，KEY 存储区不同于数据区，仅支持一次编程操作，完成一次编程操作后硬件彻底关断写操作通路，确保写入的敏感数据无法被篡改。

仅供战略合作使用 绝密

SEA ENGINE 的秘钥管理系统的初始向量存储，UUID 存储等都保存在 KEY 存储区中，该存储区不对应用系统开放，无法通过系统总线访问，由 SEA ENGINE 管理。



图 32-2 数据安全存储框架

32.2 SEA ENGINE

SEA ENGINE 是一个芯片 ROM 内的完整安全加密固件，永不可篡改。SEA ENGINE 提供了 SEA 硬件模块的专用原子操作控制库函数、计算秘钥生成算法以及接口访问管理单元。



图 32-3 SEA ENGINE 框图

32.2.1 SEA 原子操作库函数

SEA 原子操作库函数提供了 SEA 硬件模块的所有操作能力，将明文数据加密为密文数据或将密文数据解密为明文数据，为防止恶意访问篡改数据，库函数内部所有的加/解密操作都是原子操作，任何对加/解密中间过程数据的修改或库函数内部软件流程的修改都会导致当前加/解密被终止。

任何对明文数据的加密或密文数据的解密过程都被视为一个原子操作，由库函数内部按照指定的状态进行

仅供锐能微单位使用保密

程序扭转和数据处理。



图 32-4 SEA 原子操作库函数

SEA initialization：初始化 SEA 硬件电路控制器，根据 access interface 传递的数据指针获取待加/解密的明/密文数据；

Vector data verification：从内置 FLASH 的 KEY 存储区中获取加/解密秘钥生成算法的初始向量，并进行数据和发行验证，如果 KEY 存储区中的初始向量不合法，终止当前加/解密处理；

Key generation：使用 KEY 存储区中的合法初始向量和芯片的 UUID，依据特定的算法，生成加/解密秘钥，加/解密秘钥不存储在任何存储设备中，完成当前加/解密操作即销毁；

Encryption/Decryption：使用 SEA HARDWARE，使用输入的明/密文，使用 key generation 生成的秘钥对数据进行加/解密，SEA HARDWARE 确保数据处理的高性能。

原子操作库函数确保每个子操作流程是整个操作中必不可少的一个环节，时序上有严苛的要求，以确保任何伪造的访问被识别为恶意访问进而终止当前操作，保证数据的安全性。

32.2.2 秘钥注册及生成

SEA ENGINE 进行数据加/解密过程使用的秘钥不进行任何形式的保存，秘钥管理由秘钥注册以及秘钥生成过程组成。秘钥注册使用 TRNG 和每个芯片内部唯一的 UUID，通过指定的算法生成秘钥生成所需的初始向量，初始向量存储于 KEY 存储区中；秘钥生成根据初始向量和 UUID 计算生成适用于当前操作的临时加/解密秘钥。

32.2.2.1 KEY 存储区（安全存储区）

芯片内部合封了一片 512Kbit 的 FLASH，该内置 FLASH 除了 512Kbit 数据区外，另有一个 1Kbit 的特殊存储区，该区域不同于数据区，仅支持一次编程操作，完成一次编程操作后硬件彻底关断写操作通路，确保写入的数据无法被篡改。

KEY 存储区即为内置 FLASH 内的特殊存储区域，秘钥生成所需的初始向量保存在 KEY 存储区中，由秘钥注册过程产生。KEY 存储区的数据存储具有数据完整性校验机制，确保数据安全可信。

仅供锐能微合作单位使用 绝密

32.2.2.1.1 KEY 存储区的隔离

KEY 存储区与 FLASH 主存储区的读/写操作相互隔离。主存储区支持两种访问方式：通过 API 接口直接访问主存储区数据（数据不加密存储）和通过 API 访问加密引擎获取主存储区数据（数据加密存储）；KEY 存储区仅支持一次编程操作，在芯片量产阶段完成操作，永不可篡改；KEY 存储区与主存储区的读接口不同，KEY 存储区仅支持内部加密引擎固件读取，通过 API 接口无法访问 KEY 存储区。



图 32-5 KEY 存储区与 FLASH 主存储区访问方式

32.2.2.2 秘钥注册

秘钥注册在芯片量产测试环节（FT 测试）实现。

秘钥注册基于芯片内部的 TRNG 硬件模块，该硬件模块内部使用多个斐波拉契环振作熵源，符合 FIPS-140-3 标准，通过 NIST 标准 SP800-90B 测试。

秘钥注册生成多组初始秘钥向量，该初始秘钥向量保存在 KEY 存储区中，秘钥注册的过程如下：

- 获取芯片内部的 2 组 UUID1 和 UUID2（UUID 是芯片的唯一标识编码，不可被修改，每个芯片唯一，UUID 具有随机性特征）；
- 使用 TRNG 产生随机数 RAND1
- UUID1⊕RAND1=IVECTOR1，UUID2⊕RAND1=IVECTOR2
- 重复上述步骤 2-3，产生 IVECTOR3~IVECTOR4
- 将生成的 IVECTOR1~IVECTOR4 写入内置 FLASH 的 KEY 存储区中

仅供战略合作使用 绝密



图 32-6 秘钥注册过程

初始秘钥向量具有随机性特征，基于初始秘钥向量的逻辑运算，可以验证初始秘钥向量的合法性，初始秘钥向量的验证流程如下：

- 获取芯片内部的 2 组 UUID1 和 UUID2
- 读取 IVECTOR1~IVECTOR4
- IVECTOR1 ⊕IVECTOR2 == UUID1 ⊕UUID2，同理验证第 2 组 IVECTOR



图 32-7 初始秘钥向量的验证流程

32.2.2.3 秘钥生成

秘钥生成在每次对数据进行加/解密运算阶段实现。

秘钥生成发生在每次数据加/解密运算阶段，基于内置 FLASH KEY 存储区中的多组初始秘钥向量运算得到，秘钥仅作为每次运算阶段的临时数据，不进行持久化存储，由接口调用过程生成，完成接口调用后销毁。

多组初始秘钥向量间具有随机性特征，但可以验证初始秘钥向量的合法性，详细的验证过程请参见秘钥注册章节描述。

秘钥生成的流程如下：

- 读取 IVECTOR1~IVECTOR4，并进行初始秘钥向量合法性验证，如验证失败，不允许进行数据读写操作
- 获取芯片内部的 2 组 UUID1 和 UUID2

仅供[illegible]单位使用 绝密

- UUID2⊕IVECTOR1=KEY1，UUID1⊕IVECTOR2=KEY2
- 重复步骤 3，产生 KEY3~KEY4

使用 KEY1~KEY4 作为 AES 的 128bit 秘钥。



图 32-8 秘钥生成流程

32.3 KeyStore



KeyStore 作用的物理范围，仅包括叠封的区域；凡是使用到加解密引擎的，都会通过加密存储功能;采用 256bit，私有加密算法。

芯片 SPE 区域的 FLASH 存在一块特殊的 NVR 空间，该区域有访问控制机制，只有加解密引擎可以访问，用于存储 Random 和 UUID。而 Random 和 UUID 均为芯片生产过程中通过专门的编程固化在 NVR 中的 128 bits 随机数，由硬件真随机数发生器生成，保证 UUID 的唯一性。HUK 派生自 Random 和 UUID，在操作过程中，加解密引擎只访问派生出的 HUK。

用于安全启动验证加解密固件的 256*2 bits ECDSA 公钥，存在 NVR 中，芯片生产过程中通过专门的编程固

仅供合作单位 绝密

化。

- 芯片通过支持 UART 端口进行远程升级，待升级固件通过 UART 加密（会话密钥 AES-128 GCM）传输进芯片 NSPE 共享 SRAM 中。
- 芯片 NSPE 应用程序取得超级用户模式权限（CO），通过 MAILBOX 发送会话密钥的加密密文（通过根密钥加密）到 SPE，SPE 的加解密固件提供会话密钥存储服务，将会话密钥存储到 SPE 的 FLASH 中，以备后续固件升级调用。
- 芯片 NSPE 应用程序进行身份验证通过后，通过 MAILBOX 向 SPE 中的加解密固件申请固件升级服务：
  - SPE 安全核读取共享 SRAM 中待升级固件版本号，如果小于当前运行固件版本号，则 SPE 通过 MAILBOX 返回固件升级失败状态，不进行固件升级。
  - SPE 安全核使用解密的会话密钥（通过根密钥解密）对共享 SRAM 中待升级固件进行 MAC 值验证，验证不通过，则 SPE 通过 MAILBOX 返回固件升级失败状态，不进行固件升级。
  - SPE 安全核使用解密的会话密钥（通过根密钥解密）对共享 SRAM 中待升级固件进行 MAC 值验证，验证通过，对等待升级的固件代码进行解密，并保存固件版本号到 SPE 的 Flash 区，该区域存储数据每比特只能由 0 变 1，不能反过来，也即固件版本号下次存储值一定比上次要大。
  - SPE 安全核将解密后的固件代码写入 SPE 的 FLASH 代码区，然后跳转到该地址执行新的升级固件。

仅供战略合作单位使用 绝密



仅供战略合作单位使用 绝密

SPE 的特殊 Flash 区保存固件版本信息，该区域存储数据每比特只能由 0 变 1，不能反过来，也即固件版本号下次存储值一定比上次要大。SPE 安全核读取共享 SRAM 中待升级固件版本号，如果小于当前运行固件版本号，则 SPE 通过 MAILBOX 返回固件升级失败状态，不进行固件升级。不支持授权的回滚。

所有提供的敏感参数均存在于 SPE 中的 SRAM、ROM、Flash 中，NSPE 中的应用程序无法通过应用核直接读取 SPE 的存储区域，因为物理隔离。而对敏感参数的注入和归零操作，需要 NSPE 的应用核取得超级用户权限才能执行，而超级用户权限需要的原始通行证由供应商提供给制造商，除该两方之外，无第三方能访问并篡改敏感参数。在无法取得超级用户权限情况下，NSPE 应用程序只能通过普通用户权限请求 SPE 的服务，而普通用户权限的服务所使用的敏感参数不对 NSPE 应用程序开放。

32.4 安全 BOOT

芯片 ROM 掩码程序提供了安全 boot 功能，支持不同的安全等级以及用户 boot 程序可信引导的功能。

SPE 中 ROM 存储安全 boot 代码，安全 boot 代码在生产过程中烧写进入 ROM 中，不可更改。安全 boot 引导 SPE 中的加解密固件之前，使用 ECDSA-256 算法（SHA-256，NIST-P256 ECC）进行签名验证，其中公钥存储于 SPE Flash 的 NVR 区域（只允许一次编程），加解密固件的数字签名存储于 SPE Flash 中，只允许 SPE 的安全核访问。NSPE 中的软件在加载之前，受 SPE 中加解密固件引导，同样使用 ECDSA 算法（SHA-256，NIST-P256 ECC）进行签名验证，其中公钥和数字签名存储于 SPE Flash 中，只允许 SPE 的安全核访问。

SPE 的安全启动和 NSPE 非安全启动流程框图如下图所示：



如果安全 boot 验证加解密固件不通过，安全核及应用核同时复位；如果 NSPE boot 验证应用程序不通过，复位应用核。处于 Vendor 阶段，敏感参数均为生产注入状态。从 Vendor 阶段到 OEM 阶段，由供应商提供超级用户权限通行证给制造商，除该两方之外，理论上无第三方能访问并篡改敏感参数。OEM 阶段，只有超级用户模式的制造商可以添加普通用户，修改部分敏感参数。OEM 阶段到 Deployed 阶段，由制造商制作普通用户列表（含普通用户通行证），其他未在列表上的用户无法调用安全服务访问敏感参数。Deployed 阶段，普通用户只能通过 Mailbox 向安全核发送安全服务请求，并且身份验证通过后，方可由 SPE 中的加解密固件访问敏感参数。Deployed 阶段到 RMA 阶段，该步骤应由制造商将设备带回做报废处理。RMA 阶段，制造商进入超级用户模式后执行敏感参数归零操作，并锁死 Flash。

仅供战略合作伙伴使用 绝密

33 SEA

33.1 简介

安全密码加速器（Security Encryption Accelerator，简称 SEA：SHA、ECC、AES）是为对称加密算法（AES）、公钥密码算法（ECDSA、ECDH 等）提供硬件加速的模块。包含 AES 硬件加速单元、ECC 硬件加速单元、RSA 硬件加速单元、散列算法加速器、真随机数发生器，以上加解密运算单元在数据存储 RAM 空间上是复用的，寄存器也是重用的。使用 4 块 1KB 专用 RAM 作为 SEA 模块数据存储器。

对称加密算法（AES）硬件加速模块支持 ECB、CBC、CTR、GCM、CFB128、OFB 六种模式。支持 128 位有限域乘法。

ECC 硬件加速单元为椭圆曲线（EC，Elliptic Curve）运算加速，配合软件可完成的椭圆曲线协议包括：NIST(P)、SEC(p)、SEC(k)、Brainpool 等，可完成的签名认证算法包括：ECDSA(EC Digital Signature Algorithm)、ECDH(EC Deffie-Hellman)及其变种算法。

RSA 硬件加速单元为 RSA 加解密运算提供硬件加速，可显著提高 RSA 加解密协议的实现效率，本模块支持字长从 32bits 至 1024bits 的 RSA 加解密。

散列算法加速器（HASH）模块支持 5 种运算模式，包括 SHA-1、SHA-224、SHA-256、SHA384、SHA512。

真随机数发生器（TRNG）使用斐波拉契环振作熵源，内部包括了 4 个数字组合环，可以在 ns 级尺度产生随机数。每次可产生 128 位的随机数。

安全密码加速器可根据算法通过 Key Store 模块获取或创建密钥。

以本模块为基础的固件 RS-SEA 通过 FIPS140-3 算法认证，认证的算法列表如下，详情请参见 NIST 官网：*Cryptographic Algorithm Validation Program | CSRC (nist.gov)*。

模块	分项	具体内容	符合标准
AES	ECB	Key Length-128、192、256	SP800-38A
	CBC	Key Length-128、192、256	SP800-38A
	CTR	Key Length-128、192、256	SP800-38A
	CFB128	Key Length-128、192、256	SP800-38A
	OFB	Key Length-128、192、256	SP800-38A
	GMAC	Key Length-128、192、256	SP800-38D
	GCM	Key Length-128、192、256	SP800-38D
DRBG	CTR	Mode：AES-128、AES-192、AES-256	SP800-90A
HASH	SHA-1	Message Length：0~65536 increment 8	FIPS 180-4
	SHA-224	Message Length：0~65536 increment 8	FIPS 180-4
	SHA-256	Message Length：0~65536 increment 8	FIPS 180-4
	SHA-384	Message Length：0~65536 increment 8	FIPS 180-4
	SHA-512	Message Length：0~65536 increment 8	FIPS 180-4
ECDSA	KeyGen	P-192、P-224、P-256、P-384、P-521	FIPS 186-4
	KeyVer	P-192、P-224、P-256、P-384、P-521	FIPS 186-4
	SigGen	P-192、P-224、P-256、P-384、P-521	FIPS 186-4
	SigVer	P-192、P-224、P-256、P-384、P-521	FIPS 186-4

仅供战略合作单位使用 绝密

33.2 AES 硬件加速单元

33.2.1 特点

- 支持 128bits/192bits/256bits 的密钥长度；
- 支持 KeyExp 密钥扩展；
- 支持 ECB、CBC、CTR、GCM、CFB128、OFB 六种数据流处理模式；
- 支持 GF(2m^128)域下的乘法，配合软件可以加速 GCM 算法中的身份认证过程；
- 支持 AES 密钥安全模式。根据配置从 Key Store 自动获取密钥，,该过程密钥 CPU 不可读，SRAM 数据（中间数据）不可读。

33.2.2 时耗信息

模块内硬件加速单元	Core0 29M		Core1 58M	
	时耗（Cycles）	最快时间（us）	时耗（Cycles）	最快时间（us）
128 bits 密钥拓展	126	4.3	130	2.2
192 bits 密钥拓展	141	4.8	142	2.4
256 bits 密钥拓展	162	5.5	165	2.8
128 bits 加/解密单元	55	1.9	57	0.96
192 bits 加/解密单元	63	2.2	65	1.1
256 bits 加/解密单元	71	2.5	71	1.2
128 位有限域乘法单元	128	4.4	130	2.2

注：时耗，指启动运算到运算结束耗费 AHB 时钟周期数（Cycles）。

33.3 HASH 硬件加速单元

33.3.1 特点

- 支持 SHA-1、SHA-224、SHA-256 安全散列算法加速，每次处理 512bits 数据；
- 支持 SHA384、SHA512 安全散列算法加速，每次处理 1024bits 数据；
- 支持 DMA 连续模式，通过通用 DMA 连续将数据写入并自动运算。

33.3.2 时耗信息

模块内硬件加速单元	Core0 29M		Core1 58M	
	时耗（Cycles）	最快时间（us）	时耗（Cycles）	最快时间（us）
SHA-256	95	3.2	95	1.6
SHA-512	111	3.7	111	1.9

注：时耗，指启动运算到运算结束耗费 AHB 时钟周期数（Cycles）

33.4 TRNG 真随机数发生器

33.4.1 特点

- 支持以当前系统主频/N（1~6536）的频率输出随机数比特流；
- 支持随机数随机性检测并报错功能；
- 支持 LFSR 伪随机算法；
- 支持地址交织随机性增强算法；
- 支持以中断方式每次输出 128bits 随机数；
- 支持 TRNG 安全模式。生成随机数后自动运算结束后自动存入 Key Store 预先配置的位置，期间 CPU

仅供战略合作单位使用 绝密

不可读。

33.4.2 时耗信息

生成数据类型	Core0 29M		Core1 58M	
	时耗（Cycles）	最快时间（us）	时耗（Cycles）	最快时间（us）
使能 8 个环振后第一组 128 bits 数据	335	7.1	206	3.6
其他组 128 bits 数据	128	4.3	123	2.2

注：时耗，启动运算到 128bits 生成耗费 AHB 时钟周期数（Cycles）

33.5 ECC 硬件加速单元

33.5.1 特点

- 支持最高 521bits 字长的模加、模减运算；
- 支持最高 521bits 字长蒙哥马利参数预计算；
- 支持最高 521bits 字长的蒙哥马利模乘、模逆运算；
- 支持从点加、倍点运算前坐标从整数域到蒙哥马利域的域转换；
- 支持字长从 160bits~521bits 的倍点、点加两种基本点运算；
- 支持点运算结束坐标从蒙哥马利域到整数域的域转换；
- 配合软件可完成的椭圆曲线协议包括：NIST(P)、SEC(p)、SEC(k)、Brainpool；
- 配合软件可完成的签名认证算法包括：ECDSA(EC Digital Signature Algorithm)、ECDH(EC Deffie-Hellman)及其变种算法。
- 支持 ECC 安全模式。运算时根据配置的地址从 Key Store 从获取密钥直接填入 mapping 中指定区域，该过程 CPU 不可读。

33.5.2 时耗信息

算法	Core0 29M 耗时（参考）	Core1 58M 耗时（参考）
ECDSA_NIST-P256	TBD	12.09ms(公私钥生成) 39.45ms(签名+验签)
ECDSA_NIST-P384	TBD	30.73ms(公私钥生成) 99.96ms(签名+验签)
ECDSA_Brainpoolp512r1	342.41ms	61.13ms(公私钥生成) 200.57ms(签名+验签)
ECDSA_NIST_P521	TBD	73.68ms(公私钥生成) 235.14ms(签名+验签)

注：时耗，指启动运算到运算结束耗费 AHB 时钟周期范围（Cycles）。

33.6 RSA 硬件加速单元

33.6.1 特点

- 支持基于欧拉函数φ(N)=(P-1)(Q-1)的 RSA 加解密协议；
- 支持字长从 32bits 至 576bits 的模幂运算；
- 支持字长从 32bits 至 2047bits 的模乘运算；

仅供战略合作单位使用 绝密

33.6.2 时耗信息

硬件加速单元	时耗（Cycles）
J 参数计算	TBD
H 参数计算	TBD
模乘	TBD
模幂	TBD

33.7 软件配置流程

请参见“锐能微库函数”关于本模块固件 RS-SEA v1.0.0 相关章节，使用流程及应用方案请参见“锐能微应用笔记”。

仅供战略合作单位使用 绝密

34 AES

34.1 特性

- 支持 128bits/192bits/256bits 的密钥长度；
- 支持 KeyExp 密钥扩展；
- 支持 ECB、CBC、CTR、GCM、OFB、CFB128 数据流处理模式；
- 支持 GF(2^128)域下的乘法，配合软件可以加速 GCM 算法中的身份认证过程。

34.2 时耗信息

模块内硬件加速单元	Core0 29M
	时耗（Cycles）
128 bits 密钥拓展	246
192 bits 密钥拓展	282
256 bits 密钥拓展	319
128 bits 加/解密单元	162
192 bits 加/解密单元	186
256 bits 加/解密单元	211
128 位有限域乘法单元	128

注：时耗，指启动运算到运算结束耗费 AHB 时钟周期数（Cycles）。

34.3 软件配置流程

请参见“锐能微库函数”关于本模块相关章节，使用流程及应用方案请参见“锐能微应用笔记”。

仅供战略合作单位使用 绝密

35 CRC

35.1 简介

循环冗余校验（Cyclic redundancy check，CRC）主要用来检测或校验数据传输或者存储的完整性。CRC 计算单元使用多项式发生器从一个 8bit/16bit/32bit 的数据中产生 CRC 码。

通过软件控制可进行 7816、I2C、UART 和 SPI 模块数据的 CRC 计算，此外，还可以进行 Flash 完整性的验证。

35.2 特点

- 支持 2 路 CRC，CRC0 支持 DMA，CRC1 不支持 DMA
- CRC1 为 Core0 私有外设，CRC0 可配置为两个核可用
- 支持 7/8/16/32 位 CRC，支持任意多项式
- 处理 8 位、16 位、32 位数据大小
- 可编程 CRC 初值
- 支持输入数据按字节/半字/全字颠倒
- 支持输出结果反转，异或
- 1 周期完成 8bit CRC 运算，4 周期完成 32bit 运算
- CRC0 支持通用 DMA 功能

35.3 基本原理

CRC 的基本思想是利用传输的数据除以另一个数（多项式）得到的余数即为 CRC 码。

最基本的 CRC 运算采用模 2 除法，模 2 除法每一位除的结果不影响其他位，即不向上位借位，所以实际上就是按位异或，每次计算需要左移 1 位，当被除数的位数小于除数，则结果为余数。



图 35-1 模 2 除法

最基本的 CRC 除法有个很明显的缺陷，就是数据一开始添加一些 0 并不影响最后校验字的结果，并且还需要完整的数据才可以计算出 CRC 码。实际上，真正的 CRC 计算时在原始的 CRC 算法的基础上做了些小改动。增加了两个概念。第一个是余数初始值，第二个是结果异或值。

35.4 功能描述

35.4.1 多项式

按照标准，多项式的最高位和最低位为 1，常用的多项式如下：

CRC8 $= X^8 + X^5 + X^4 + 1$

仅供战略合作单位使用 绝密

CRC-CCITT $= X^{16} + X^{12} + X^5 + 1$

CRC16 $= X^{16} + X^{15} + X^2 + 1$

CRC32 $= X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X^1 + 1$

多项式中的位宽指的是其二进制位数减 1，如 CRC8 的位宽为 8，但二进制数有九位。为了简记多项式的值，采用 16 进制的写法来表示，因为多项式的最高为必定为 1，在简记中会省略最高位的表示，如 CRC-CCITT 的简记为 0x1021，实际上表示的是 0x11021。

35.4.2 余数初始值

余数初始值就是在计算 CRC 值的开始，给 CRC 寄存器一个初始值。在 CRC 的分段计算中，每一次计算的结果都会作为下一计算的余数初始值。如计算 32bit 的数据 0xddccbbaa，首先计算低位 0xaa 的 CRC 值，然后将该值作为计算 0xbb 的余数初始值，计算 0xbb 的 CRC 值，直到最后一个 byte，最后的结果作为 0xddccbbaa 的 CRC 值。

35.4.3 结果异或值

结果异或值时在其余计算完成后将 CRC 寄存器的值在与这个值进行异或操作后作为最后的校验值。

35.4.4 DMA 功能

CRC 支持通用 DMA 功能，使用 M2M 通道将 SRAM 中数据搬运到 CRC_DR 寄存器中，进行 CRC/校验和计算，通用 DMA 主机配置数据传输方向必须为 SRAM→CRC。

每次 DMA 使能进行一次 CRC/校验和计算。以 DMA 使能为开始，DMA 使能关闭为结束，使能需由软件关闭，DMA 使能关闭后可从 CRC_DR 寄存器读取计算结果。在 CRC/校验和计算过程中，无法直接切换计算方式，需先关闭 DMA 使能，结束该次计算。

35.4.4.1 DMA CRC 计算

当 SRAM 起始地址为非对齐情况时，CRC 的 DMA 数据获取如下图所示。假设 SRAM 起始地址为 0x1，DMA 传输长度为 10 bytes，以 word 为传输数据宽度。那么，收到的第 1 笔数据为{4, 3, 2, 1}，第 2 笔数据为{8, 7, 6, 5}，第 3 笔数据为{x, x, x, 9}，第 4 笔数据为{x, x, x, a}，其中 x 表示无效数据。即当剩余数据长度小于传输数据宽度时，DMA 按 byte 传输数据。



图 35-2 DMA 非对齐传输

无论 DMA 以 byte、hword 或 word 传输数据，CRC 计算都以 byte 为单位，计算顺序从最低 byte 到最高 byte，且仅对有效数据部分进行计算。如上图例子，先计算“1”的 CRC，然后计算“2”的 CRC，直到最后一次计算“a”的 CRC。

战略合作单位使用 绝密

35.4.4.2 DMA 校验和计算

校验和计算仅在 CHKSUM 模式 DMA 使能时使用，可通过设置 CRC_CR.OPDW，来确定累加位宽为 8bit/16bit/32bit，计算结果保存为 32bit 于 CRC_DR 寄存器。选择不同累加和位宽，DMA 传输配置有相应限制，如下表所示，禁止非表中情况的软件配置。

表 35-1 DMA 校验和传输配置限制

累加和位宽选择	DMA 传输配置		
	SRAM→CRC 的传输位宽	SRAM 的起始地址低两位	传输长度
8 bit	8/16/32 bit	11/10/01/00	n byte
16 bit	16/32 bit	10/00	2*n byte
32 bit	32 bit	00	4*n byte

注：n 为正整数，传输长度不超过 SRAM 容量。

DMA 校验和计算的结果保存为 32bit 于 CRC_DR 寄存器。支持设置计算初值、输出反转和异或、输入数据反转。其中：

输出反转：将 32bit 结果进行反转；

输入数据反转：有效数据位宽不等于反转的位宽的倍数，就不会执行，详见“输入数据反转”章节。

35.4.5 输入数据反转

支持输入数据，按字节执行位反转、按半字执行位反转、按字执行位反转。如输入数据为 0x1A2B3C4D

- 按字节执行位反转，数据变为 0x58D43CB2；//[31:0]->[24,...,31,16,...,23,8..,15,0,...,7]
- 按半字执行位反转，数据变为 0xD458B23C；//[31:0]->[16,15.....,31,0,1....15]
- 按字执行位反转，数据变为 0xB23CD458。 //[31:0]->[0,1,2,3,.....,31]

当有效数据位宽不等于反转的位宽的倍数，就不会执行反转。例如有效数据 data[7:0]，设定执行按半字/字反转，将不会执行反转操作。

DMA 传输数据时，可能存在不反转的情况。如下图所示，SRAM 起始地址为 0x0，传输长度为 10 byte，dma 以 32bit 位宽传输，则一共需要进行 4 次 dma，依次为“0~3”，“4~7”，“8”和“9”。

- 按字节执行反转：所有传输数据反转执行成功；
- 按半字执行反转：所有传输数据反转执行成功，其中“8~9”合并执行半字反转；
- 按字执行反转 ：只有“0~3”和“4~7”反转执行成功。

因此，DMA 模式下配置输入数据按字节/半字/字执行反转，需要确保所有 DMA 传输数据都能执行反转。若软件操作不当，导致尾部数据反转执行失败，则计算结果会出错。同时，禁止软件将 DMA 传输位宽配置成小于反转位宽，如 DMA 按字节传输，数据输入按半字反转，以上非法配置会导致计算结果出错。



图 35-3 输入数据反转

仅供与锐能微合作单位使用 绝密

35.5 寄存器

CRC 模块的寄存器基址

模块名	Core0 基地址	Core1 基地址
CRC0	0x2007_0000	0xA007_0000
CRC1	0x2011_4000	--

CRC 接口的寄存器偏移地址

寄存器名	地址偏移量	描述
CRCx_DR	Offset+0x0	CRCx 数据寄存器（x=0,1,下同）
CRCx_STA	Offset+0x4	CRC 状态寄存器
CRCx_CR	Offset+0x8	CRC 控制寄存器
CRCx_INIT	Offset+0xC	CRC 初始值寄存器
CRCx_POL	Offset+0x10	CRC 多项式寄存器
CRCx_XOR	Offset+0x14	CRC 输出异或寄存器
CRC0_DMA_CTL	Offset+0x18	CRC0 DMA 控制寄存器

35.5.1 CRCx_DR（0x00）（x=0,1,下同）

CRCx 数据寄存器

偏移地址=0x00

位	名称	描述	读/写	复位值
31:0	DR	CRC 计算： 该寄存器用于作为数据输入寄存器，并 n2 且在运算结束后保存 CRC 计算结果。 1. 作为输入时： 1）DMA 未使能： 若 OPDW==00，写入数据 DR[31:0]有效； 若 OPDW==01，写入数据 DR[15:0]有效； 若 OPDW==1x，写入数据 DR[7:0]有效。 每次写入数据开始一次 CRC 计算。 2）DMA 使能： 根据总线 wdata 有效位信号判断 DR 的有效位。 每次 DMA 使能进行一次 CRC / 校验和计算。以 DMA 使能为开始，DMA 使能关闭为结束。 2. 保存结果时： 若为 7 位多项式结果保存在 DR[6:0]； 若为 8 位多项式结果保存在 DR[7:0]； 若为 16 位多项式结果保存在 DR[15:0]； 若为 32 位多项式结果保存在 DR[31:0]； 若为校验和计算，结果保存在 DR[31:0]。 注：CRC 按 byte 的形式计算，首先计算 DR[7:0]，然后计算 DR[15:8]直到最后一个有效 byte。	RW	0x0

仅供深圳合作单位使用 保密

35.5.2 CRCx_STA（0x04）

CRCx 状态寄存器

偏移地址=0x04

位	名称	描述	读/写	复位值
31:3	---	预留	RO	0x0
0	DONE	运算完成标志 1：CRC/校验和运算完成 0：CRC/校验和正在运算 在使用 DMA 时，当 DMA 全部数据完成运算后，才表示 CRC/校验和运算完成	RO	0x1

35.5.3 CRCx_CR（0x08）

CRCx 控制寄存器，支持 bitband 操作

偏移地址=0x08

位	名称	描述	读/写	复位值
31:9	---	预留	RO	0x0
7:6	OPDW	计算数据位宽选择（Operation by data width） 00：32bit 数据计算 01：16bit 数据计算 1x：8bit 数据计算 注： 不使能 DMA 时，作为写寄存器计算 CRC 的计算数据位宽选择； CRC DMA 使能时，硬件根据总线 wdata 写有效位信号自适应 CRC 计算的数据位宽，配置无效； CHKSUM DMA 使能时，作为累加和位宽的选择。校验和运算过程中不可配置，配置无效。	RW	0x0
5:4	REV_IN	反转输入数据（Reverse input data） 00：不反转 01：按字节执行位反转 10：按半字执行位反转 11：按字执行位反转 例如：计算数据为 0x1A2B3C4D REV_IN==00，直接使用数据 0x1A2B3C4D 计算； REV_IN==01，将数据变为 0x58D43CB2，再计算； REV_IN==10，将数据变为 0xD458B23C，再计算； REV_IN==11，将数据变为 0xB23CD458，再计算。 当有效数据位宽不等于反转的位宽的倍数，就不会执行反转（详见“输入数据反转”章节）。 在运算时不可配置，配置无效。	RW	0x0
3	REV_OUT	反转输出数据（Reverse output data） 0：输出不反转 1：输出按 CRC/校验和结果位长反转 例如：CRC 结果为 0xAABB	RW	0x0

仅供联合体单位使用 绝密

		REV_OUT==1，则输出的结果为 0xDD55； REV_OUT==0，则输出的结果为 0xAABB。 校验和计算会按照 32bit 反转。 在运算时不可配置，配置无效。		
2	XOR	输出数据按位异或使能 0：输出数据不操作 1：输出数据与 CRC_XOR 寄存器的值异或 在运算时不可配置，配置无效。	RW	0x0
1:0	POLYSIZE	多项式大小 00：32 位多项式 01：16 位多项式 10：8 位多项式 11：7 位多项式 在 CRC 运算时不可配置，配置无效 在校验和计算时不使用该配置位。	RW	0x0

35.5.4 CRCx_INIT（0x0C）

CRCx 初始值寄存器

偏移地址=0x0C

位	名称	描述	读/写	复位值
31:0	INIT	CRC 初始值。 若选择 32 位多项式大小，则 INIT[31:0]有效； 若选择 16 位多项式大小，则 INIT[15:0]有效； 若选择 8 位多项式大小，则 INIT[7:0]有效； 若选择 7 位多项式大小，则 INIT[6:0]有效。 在运算时不可配置，配置无效。 CRC 计算： 使用配置寄存器计算 CRC 时，进行 CRC 计算前，没有配置该寄存器，那么余数初始值会采用上一个数据计算的结果。 使用 DMA 时，会自动采用该寄存器的值作为余数初始值，无须重新配置，若需要更改余数初始值，必须在计算前配置。 校验和计算： 作为累加的初始数值。	RW	0x0

35.5.5 CRCx_POL（0x10）

CRCx 多项式寄存器

偏移地址=0x10

位	名称	描述	读/写	复位值
31:1	POLY	用于 CRC 计算的多项式，若多项式小于 32 位则使用最低有效位写入多项式的值忽略最高位的值。 例如，CRC-CCITT 的多项式是 x16+x12+x5+1，16 进制即是 0x11021，忽略最高位，写入的值为 0x1021 若选择 32 位多项式大小，则 POLY [31:0]有效；	RW	0x0

仅供战略合作单位使用 绝密

		若选择 16 位多项式大小，则 POLY [15:0]有效； 若选择 8 位多项式大小，则 POLY [7:0]有效； 若选择 7 位多项式大小，则 POLY [6:0]有效。 在运算时不可配置，配置无效		

35.5.6 CRCx_XOR（0x14）

CRCx 输出异或寄存器

偏移地址=0x14

位	名称	描述	读/写	复位值
31:0	XOR	CRC 运算结果异或寄存器 (exclusive OR) 当 CRC_CR.XOR 为 1 时，CRC/校验和结果输出前将异或此寄存器的数据。 若选择 32 位多项式大小，则 XOR [31:0]有效； 若选择 16 位多项式大小，则 XOR [15:0]有效； 若选择 8 位多项式大小，则 XOR [7:0]有效； 若选择 7 位多项式大小，则 XOR [6:0]有效。 在运算时不可配置，配置无效	RW	0x0

35.5.7 CRC0_DMA_CTL（0x18）

CRC0 DMA 控制寄存器

偏移地址=0x18

位	名称	描述	读/写	复位值
31:2	---	预留	RO	0x0
1	DMA_CAL_MOD	DMA 数据计算模式选择 0：DMA 搬运数据进行 CRC 计算 1：DMA 搬运数据进行 Chksum 计算 DMA 使能后禁止配置，配置无效	RW	0x0
0	DMA_EN	DMA 使能位 0：禁止 1：使能	RW	0x0

35.6 软件配置流程及应用说明

35.6.1 软件操作进行 CRC 计算

35.6.1.1 计算单次数据

- 不使用标志位

```
CRCx_INIT   = 0xxxxx;        //新的数据计算必须重新配置 CRCx_INIT 寄存器
CRCx_CR     = 0xxxxx;        //配置相关控制 OPDW, REV_IN, REV_OUT, XOR, POLYSIZE
CRCx_POL    = 0xxxxx;        //配置多项式
CRCx_DR     = 0xxxxx;        //配置计算数据——必须最后才配置数据
//等待计算结束
//8bit 数据计算不需要等待
// NOP;                      //16bit 数据计算等待 1 个周期
// NOP；NOP；NOP;            //32bit 数据计算等待 3 个周期;
```

仅供战略合作单位使用 绝密

```
CRCx_result   = CRCx_DR[x:0];  //读取 CRC 计算结果
//根据配置的 POLYSIZE 读取结果
//如配置 CRC7，  crc_result      = CRCx_DR[6:0];
//CRC8,          crc_result      = CRCx_DR[7:0];
//CRC16,         crc_result      = CRCx_DR[15:0];
//CRC32,         crc_result      = CRCx_DR[31:0];
```

- 使用标志位

```
CRCx_INIT    = 0xxxxx;          //新的数据计算必须重新配置 CRCx_INIT 寄存器
CRCx_CR      = 0xxxxx;          //配置相关控制 OPDW, REV_IN, REV_OUT, XOR, POLYSIZE
CRCx_POL     = 0xxxxx;          //配置多项式
CRCx_DR      = 0xxxxx;          //配置计算数据——必须最后才配置数据
while(!(CRCx_STA & 0x1));       //等待标志位
crc_result       = CRCx_DR[x:0]; //读取 CRC 计算结果
//根据配置的 POLYSIZE 读取结果
//如配置 CRC7，  crc_result      = CRCx_DR[6:0];
//CRC8,          crc_result      = CRCx_DR[7:0];
//CRC16,         crc_result      = CRCx_DR[15:0];
//CRC32,         crc_result      = CRCx_DR[31:0];
```

35.6.1.2 计算多次数据

- 以计算 6byte 数据为例：

```
CRCx_INIT    = 0xxxxx;          //新的数据计算必须重新配置 CRCx_INIT 寄存器
CRCx_CR      = 0xxxxx;          //配置相关控制 OPDW, REV_IN, REV_OUT, XOR, POLYSIZE
CRCx_POL     = 0xxxxx;          //配置多项式
//OPWD = 2'b00 ;先计算 4byte 数据
CRCx_DR      = 0xxxxx;          //配置计算数据，写入高位 4byte 数据
CRCx_CR      = 0xxxxx;          //配置相关控制 OPDW, REV_IN, REV_OUT, XOR, POLYSIZE
//OPWD = 2'b01 ;再计算 2byte 数据
CRCx_DR      = 0xxxxx;          //配置计算数据，写入最后 2byte 数据
NOP();                          //等待计算结束
crc_result       = CRCx_DR[x:0]; //读取 CRC 计算结果
//根据配置的 POLYSIZE 读取结果
//如配置 CRC7，  crc_result      = CRCx_DR[6:0];
//CRC8,          crc_result      = CRCx_DR[7:0];
//CRC16,         crc_result      = CRCx_DR[15:0];
//CRC32,         crc_result      = CRCx_DR[31:0];
```

- 以计算 8byte 数据为例：

```
CRCx_INIT    = 0xxxxx;          //新的数据计算必须重新配置 CRCx_INIT 寄存器
CRCx_CR      = 0xxxxx;          //配置相关控制 OPDW, REV_IN, REV_OUT, XOR, POLYSIZE
CRCx_POL     = 0xxxxx;          //配置多项式
//OPWD = 2'b00 ;计算 4byte 数据
```

仅供战略合作单位使用 绝密

```
CRCx_DR     = 0xxxxx;          //配置计算数据，写入高位 4byte 数据
NOP();
CRCx_DR     = 0xxxxx;          //配置计算数据，写入低位 4byte 数据
NOP();
NOP();
NOP();
crc_result      = CRCx_DR[x:0]; //读取 CRC 计算结果
//根据配置的 POLYSIZE 读取结果
//如配置 CRC7，  crc_result      = CRCx_DR[6:0];
//CRC8,          crc_result      = CRCx_DR[7:0];
//CRC16,         crc_result      = CRCx_DR[15:0];
//CRC32,         crc_result      = CRCx_DR[31:0];
```

35.6.2 使用 DMA 进行计算

35.6.2.1 DMA CRC 计算

- 一段数据的 DMA CRC 计算

```
CRC0_INIT           = 0xxxxx;       //新的数据计算必须重新配置 CRC0_INIT 寄存器
CRC0_CR             = 0xxxxx;       //配置相关控制 OPDW, REV_IN, REV_OUT, XOR, POLYSIZE
CRC0_POL            = 0xxxxx;       //配置多项式
//通用 DMA 的寄存器配置
GDMA_M1SADR = 0xxxxx;               //配置 DMA 的数据源基地址，即需要计算的数据的起始地址
GDMA_M1DADR = 0xxxxx;               //配置 DMA 的目标基地址，即配置成 CRC0_DR 寄存器的地址
GDMA_M1NDTR = 0xxxxx;               //配置 DMA 的传输长度
GDMA_MIE    = 0xxxxx;               //配置 DMA CRC M2M 通道传输完成中断等使能
GDMA_M1CTRL = 0xxxxx;               //配置 DMA 的使能、源传输位宽和目标传输位宽等
while(1);                           //等待 DMA 的中断
----进入中断程序
//查看 DMA 中断标志，若 CRC 的 M2M 传输完成标志拉起，则
CRC0_DMA_CTL    = 0x0   ;           //软件关闭 DMA CRC 计算使能
crc_result          = CRC0_DR[x:0]; //读取 CRC 计算结果
//根据配置的 POLYSIZE 读取结果
//如配置 CRC7，  crc_result      = CRC0_DR[6:0];
//CRC8,          crc_result      = CRC0_DR[7:0];
//CRC16,         crc_result      = CRC0_DR[15:0];
//CRC32,         crc_result      = CRC0_DR[31:0];
```

- 多段数据的 DMA CRC 计算

```
CRC0_INIT           = 0xxxxx;       //新的数据计算必须重新配置 CRC0_INIT 寄存器
CRC0_CR             = 0xxxxx;       //配置相关控制 OPDW, REV_IN, REV_OUT, XOR, POLYSIZE
CRC0_POL            = 0xxxxx;       //配置多项式
//通用 DMA 的寄存器配置
GDMA_M1SADR         = 0xxxxx;       //配置 DMA 的数据源基地址，即需要计算的数据的起始地址
GDMA_M1DADR         = 0xxxxx;       //配置 DMA 的目标基地址，即配置成 CRC0_DR 寄存器的地址
```

仅供战略合作单位使用 绝密

```
GDMA_M1NDTR      = 0xxxxx;          //配置 DMA 的传输长度
GDMA_MIE         = 0xxxxx;          //配置 DMA CRC M2M 通道传输完成中断等使能
GDMA_M1CTRL      = 0xxxxx;          //配置 DMA 的使能、源传输位宽和目标传输位宽等
while(1);                           //等待 DMA 的传输完成中断使能
----进入中断程序
//查看 DMA 中断标志，若 CRC 的 M2M 传输完成标志拉起，重复上述“通用 DMA 的寄存器配置操作”
while(1);                           //等待 DMA 的传输完成中断使能
----进入中断程序
//查看 DMA 中断标志，若 CRC 的 M2M 传输完成标志拉起，则
CRC0_DMA_CTL     = 0x0    ;         //软件关闭 DMA CRC 计算使能
crc_result       = CRC0_DR[x:0];   //读取 CRC 计算结果
//根据配置的 POLYSIZE 读取结果
//如配置 CRC7，  crc_result    = CRC0_DR[6:0];
//CRC8,          crc_result    = CRC0_DR[7:0];
//CRC16,         crc_result    = CRC0_DR[15:0];
//CRC32,         crc_result    = CRC0_DR[31:0];
```

35.6.2.2 DMA 校验和计算

```
//除以下操作外，其余操作参考 DMA CRC 计算操作流程即可。
//CRC0_DMA_CTL 按以下配置表示启动校验和计算
CRC0_DMA_CTL     = 0x3    ;         //配置 DMA 校验和计算使能
……
chksum_result    = CRC0_DR[31:0];  //读取校验和计算结果，校验和结果位宽始终为 32bit
```

35.6.2.3 计算过程中关闭 DMA

关闭 DMA 后，CRC / 校验和运算会立即停止计算。

仅供战略合作单位使用 绝密

36 DSP

本模块为数据信号处理 DSP 模块，包含浮点数格式的 FFT 运算、整数和浮点数相互转换的运算单元、浮点数运算基本单元、cordic 算法计算正余弦以及均方根，IIR 加速运算、FIR 加速运算、线性插值运算、拉格朗日插值运算。

此处所说的浮点数均为单精度浮点数（小数点后有效数字 23 位（2 进制））。

36.1 特点

- 支持整数和浮点数的相互转换；
- 支持浮点数加法、减法、乘法、除法；
- 支持单次蝶形运算（复数）以及 DMA 连续蝶形运算；
- 支持基-2 FFT 整个过程，支持点数 64、128、256、512、1024，均支持使用内置参数表；
- 支持 BITREV 自动搬运数据操作，支持点数 4、8、16、32、64、128、256、512、1024；
- 支持正弦、余弦计算；
- 支持均方根计算；
- 支持反正切计算；
- 支持 IIR 单次计算，支持 IIR DMA 运算；
- 支持 FIR 滤波运算；
- 支持线性插值运算；
- 支持拉格朗日插值运算

36.2 计算引擎基本原理

36.2.1 单精度浮点数表示



图 36-1 浮点数表示方法

上图为浮点数表示方法。浮点数数值=$\pm 2^{n}(1+f)$，其中 n 为指数值， f 为小数部分。

符号位代表浮点数的正负值，0 表示整数、1 表示负数。

指数部分，采用移码表示，也即是 8 位“指数偏移值”中最高位为指数符号位，低 7 位为实际指数值。比如指数值 1，用移码表示为 1+127=128；指数值-10，用移码表示为-10+127=117。

系数小数部分，代表小数点之后的数。

36.2.2 特殊数值

表 36-1 特殊数值的浮点数表示方法

分类	符号位(1bit)	指数偏移值(8bit)	系数小数部分(23bit)
0	0/1	0	0
非正常	0/1	0	非 0
无穷	0/1	255	0
NaN	0/1	255	非 0

仅供战略合作单位使用 绝密

正常	0/1	1~254	任意

上表列出了浮点数表示中的一些特殊数值，下面再做浮点数运算时需要判断输入输出数据是否为特殊值，做特殊处理，并给出标志位。

36.2.3 浮点数舍入处理

当浮点数运算中出现系数小数部分的位宽大于实际能表示的位宽时，需要对数据做舍入处理，也就是 rounding。

首先定义以下概念：

图 36-2 浮点数舍入处理方法

如上图，m 位数据要截断为 n 位时：

- rounding bit：从左边最高位开始，第 n+1 位；
- stick bit： 从左边最高位开始，从低 n+2 位之后的所有位；

36.2.4 IEEE754 标准 rounding 模式

IEEE754 标准，舍入方法有 4 种

- nearest： 就近舍入，rounding bit=1 和 stick bit 非 0 则进 1
- +∞ ： 对于正数，rounding bit=1 或 stick bit 非 0 则进 1，其余不进位
- -∞ ： 对于负数，rounding bit=1 或 stick bit 非 0 则进 1，其余不进位
- zero ： rounding bit 和 sticky bit 直接舍弃

36.2.5 本芯片的 rounding 模式

本芯片支持 6 中舍入方法，根据配置选择：

- 当配置 rnd=000，为 nearest 舍入；
- 当配置 rnd=001，为 zero 舍入；
- 当配置 rnd=010，为 +∞ 舍入；
- 当配置 rnd=011，为 -∞ 舍入；
- 当配置 rnd=100，为 up 向上进位；
- 当配置 rnd=101，为 away 直接舍弃；

36.2.6 整数转浮点数原理

下面简述整数转浮点数的思路与原理

位置	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
数值	0	0	0	0	1	0	0	1	0	1	1	0	0	0	0	1
位置	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
数值	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1

- 符号位：

仅供路合作单位使用 绝密

- 最高位即为浮点数符号位：fp_sign = bit(31)；
- 如果原始数据为负数，则需要转成补码，再做下一步处理；

- 指数：
  - 从最高位开始，查找第一个“1”，所在位置记录为 n。其中指数值就为 n（上表为 27）；
  - 根据编码规则，指数表示 fp_exp=n+127；
- 小数：
  - 如果 n>23，则从 n-1 位开始，截取 24bit，记为 m；对原始数据中剩余位做 rounding 处理，决定 m 最低位的值。m 即为小数部分；
  - 如果 n=23，则从 n-1 位开始，截取 24bit，直接做为小数部分；
  - 如果 n<23，则从 n-1 位开始，截取剩余所有位，并且低位补 0，作为小数部分；

36.2.7 浮点数转整数原理

- 判断原始数据是否为特殊数（0，NaN，+∞, -∞）
- 根据原始数据的指数部分 e，判断转化结果是否溢出。如果指数部分 e>32+127，则转换结果溢出；否则进行下面步骤；
- 取出 23 位小数部分 m，最高位补“1”，凑成 24 位小数 m；
- 把小数 m 左移 e 位，高位（（32-e）bit）和低位（ebit）补“0”，得到 56 位数据；
- 结果右移 24 位，得到最终结果；

36.2.8 浮点数乘法原理

- 特殊数据相乘：
  - NaN 和任何数相乘都是 NaN，
  - 0 和无穷相乘为 NaN，
  - 0 和其他数相乘为 0。
- 普通数据相乘：
  - 符号位相异或得到符号位结果；
  - 指数部分相加再减去 127（$e = e_0 + e_1 - 127$）；
  - 系数部分先分别扩展一位（共 24bit）之后做乘法，得到一个 48bit 数据 m，判断结果是否溢出，如果溢出，则 e=e+1，判断指数 e 是否溢出，同时把 m 右移三位，否则把 m 右移 2 位；取高 23 位为系数结果。
- 溢出处理，支持 IEEE754 规定的 4 中溢出处理方式，通过寄存器配置。

36.2.9 浮点数加法原理

- 判断特殊数据，NaN 与任何数相加都是 NaN；
- 正常数相加：
  - 用绝对值大的数的符号位作为输出数据符号位；
  - 判断两个指数部分大小，用大的数e_0减去小的数e_1得到相差倍数 F；
  - 对指数相对较小的数的系数部分右移 F 位，然后两个系数部分都扩 1 位相加；
  - 指数：如果溢出，则指数 $e = e_0 + 1$，否则 $e = e_0$；
  - 系数部分去掉相加之后扩充的高 2bit，如果溢出，系数部分右移 1 位（相当于除 2），即为结果系数部分；

仅供战略合作单位使用 绝密

36.2.10 蝶形运算原理

$$X_1^{'}(k) = X_1(k) + W_N^k X_2(k)$$
$$X_2^{'}(k) = X_1(k) - W_N^k X_2(k)$$

其中$X_1(k)$、$X_2(k)$为输入，$X_1^{'}(k)$、$X_2^{'}(k)$为蝶形运算输出。

如果原始数据为复数，则有：

$$X_1(\mathrm{k}) = X_{1r}(k) + jX_{1i}(k)$$
$$X_2(\mathrm{k}) = X_{2r}(k) + jX_{2i}(k)$$
$$W_N^k = W_{N\mathrm{r}}^k + jW_{Ni}^k$$
$$X_1^{'}(k) = X_{1r}^{'}(k) + jX_{1i}^{'}$$

所以：

$$X_1^{'}(k) = X_1(k) + W_N^k X_2(k)$$
$$= (X_{1r}(k) + jX_{1i}(k)) + \left(W_{Nr}^k + jW_{Ni}^k\right) * (X_{2r}(k) + jX_{2i}(k))$$

把实部虚部提取，

$$X_{1r}^{'} = X_{1r} + W_{Nr}^k X_{2r} + W_{Ni}^k X_{2i}$$
$$X_{1i}^{'} = X_{1i} + W_{Nr}^k X_{2i} - W_{Ni}^k X_{2r}$$

同理：

$$X_{2r}^{'} = X_{1r} - W_{Nr}^k X_{2r} - W_{Ni}^k X_{2i}$$
$$X_{2i}^{'} = X_{1i} - W_{Nr}^k X_{2i} + W_{Ni}^k X_{2r}$$

36.2.11 IIR 滤波器原理

IIR 滤波器是线性数字滤波器中最为常见的一种类型。在一个给定的时间上 IIR 的输出依赖于它们的输入和先前计算的输入值。

IIR 滤波器是递归的，原因是差分方程有反馈，所以它的稳定时间比 FIR 滤波器要长，冲激响应可能有无限宽度，需要注意滤波器的稳定性问题。

IIR 滤波器的传递函数（z 域）如下：

$$H(z) = \frac{\sum_{k=0}^{M} b_k z^{-k}}{a_0 + \sum_{k=1}^{N} a_k z^{-k}} = \frac{Y(z)}{X(z)}$$

IIR 滤波器的时域计算公式（直接 I 型）如下：

$$y[n] = \sum_{k=0}^{M} b_k x[n-k] - \sum_{k=1}^{N} a_k y[n-k]$$

对于二阶 IIR 滤波器，即上述公式中的 M 和 N 均为 2，一般而言，a_0 也会设计为 1，那么上述公式就会变为：

$$y[n] = b_0 \times x(n) + b_1 \times x(n-1) + b_2 \times x(n-2) - a_1 \times y(n-1) - a_2 \times y(n-2)$$

其中 x(n)是当前输入数据，x(n-1)是上一个输入数据（时间上滞后一个单位），x(n-2)是再上一个输入数据（时间上滞后两个单位）；y(n)是当前输出数据，y(n-1)是上一个输出数据（时间上滞后一个单位），y(n-2)是再上一个输出数据（时间上滞后两个单位）。

仅供战略合作单位使用 绝密

36.2.12 FIR 滤波器原理

FIR 滤波器是非递归型滤波器的简称，又叫有限长单位冲激响应滤波器。带有常系数的 FIR 滤波器是一种 LTI(线性时不变)数字滤波器。冲激响应是有限的意味着在滤波器中没有反馈。长度为 N 的 FIR 输出对应于输入时间序列 x[n]的关系由一种有限卷积和的形式给出，具体形式如下：

$$y[n]=\sum_{k=0}^{N}a[k]*x[n-k]$$

上式中，a[k]为滤波器的系数，x[n-k]为 x[n]延时 k 个周期。



图 36-3 直接形式 FIR 滤波器图解

上式表达的是一个 N-1 阶的 FIR 滤波器，它有 N 个抽头（系数）。因此有 N 个乘法器，N-1 个累加器组成。输入信号是有时间性的，随着时间的改变而改变，FIR 滤波器最终的输出是各个时刻的输入乘以相应的权重（系数），然后进行叠加输出。

以 4 阶 FIR 为例，那么有 5 个系数，采用串行的方法实现，需要调用 5 次乘法器，4 次加法器完成一次计算：
y[n] = a0*x[n] + a1*x[n-1] + a2*x[n-2]+ a3*x[n-3]+ a4*x[n-4]

36.2.13 线性插值

已知 n 点：$(1,y_1),\ldots,(n,y_n)$，　　求：y(i)，x 为第 i 个输出数据横坐标

公式：$y(i)=y_{[x]}+(x-[x])*(y_{[x]+1}-y_{[x]})$，[x]=x 向下取整

逐点计算输出数据，每次循环插值位置增加 step

```
for i=1：1：out_len
  n=floor(t);
  y[i]= x[n]+ (t-n) * (x[n+1]-x[n]);
  t=t+step;
end
```

36.2.14 Lagrange 插值

已知 n 点：$(1,y_1),\ldots,(n,y_n)$，　　求：y(i)，x 为第 i 个输出数据横坐标

3 点 Lagrange 插值即每个小区间一个二次曲线，公式：

$cur=round(x);$

$$y(i)=\frac{x-cur}{2}*\left[(x-(cur+1))*y_{cur-1}+(x-(cur-1)*y_{cur+1}\right]-(x-(cur-1))*(x-(cur+1))*y_{cur}$$

仅供战略合作单位使用

逐点计算输出数据，每次循环插值位置增加 step：

```
for i=1：1：out_len
    n=floor(t);
    y[i]=(t-n)*0.5*((t-n-1)*x[n-1]+(t-n+1)*x[n+1]) - (t-n+1)*(t-n-1)*x[n]
    t=t+step;
end
```

36.3 运算指令

36.3.1 整数转浮点数（int2fp/int2fp_dma）

36.3.1.1 单数据转换

图 36-4 整数转浮点数

该模式把寄存器输入的 32bit（或者 24bit/16bit/8bit）有符号整数转化为 32 位单精度浮点数格式，输出到寄存器，CPU 可读。

支持对转换后的浮点数做归一化处理，也就是除以 2^n。其中 n 可配置为 0~32，当配置为 0 时，表示不做归一化处理。

默认输入寄存器整数为 32bit 有符号数，对于特殊应用，如果输入整数为 24bit 有符号数，则需要配置寄存器 MAC_CTL0[4：0]=5’d1，选择该模式。

软件操作流程：

- 配置寄存器 MAC_CTL0[4：0]=5’d1 选择整数转浮点数单点模式；
- 配置寄存器 MAC_CTL0[9：7]选择浮点数的 rounding mode；
- 配置 MAC_CTL0[14：10]选择归一化级数；
- 对于 24bit 输入数据，配置 MAC_CTL[22：21]=1，其他特殊应用根据有效 Byte 数配置 I2F_PRE_EN 寄存器；
- 往寄存器 MAC_IN0 写入待转换的原始整数；
- 读取寄存器 MAC_OUT0 获得转换后的浮点数值。

软件在配置完模式之后，只要配置寄存器 MAC_IN0 就会启动转换，计算结果保存到寄存器 MAC_OUT0，所以配置原始数值之后直接读取结果寄存器可以获得转换后的结果。

注意，如果软件需要连续转化多次，上面的模式配置只需要执行一次，在切换模式之前，每次只要写寄存器 MAC_IN0，就会执行转换。

36.3.1.2 多数据连续转换

该模式支持把 SRAM 中一整段整数转化为浮点数。并且结果写回 SRAM。注意存放在 SRAM 中的原始数据为带符号整数。对于特殊应用，如果 24bit 整数占用 4Byte，有效数据存放在低 3Byte 位置，并且最高 Byte 无效，则需要配置 MAC_CTL. I2F_PRE_EN=1，其他特殊应用根据有效 Byte 数配置 I2F_PRE_EN 寄存器。

可配置目标地址与源数据地址一致，这样会做到转换完数据覆盖原始数据，从而节省 SRAM 空间。否则配置目标地址与源数据地址不同，会把转换后的数据写到 SRAM 中另外区域。

软件操作流程：

- 配置寄存器 MAC_CTL0[4：0]=5’d2 选择整数转浮点数 DMA 模式；

仅供部分合作单位使用 绝密

- 配置寄存器 MAC_CTL0[9：7]选择浮点数的 rounding mode；
- 配置 MAC_CTL0[14：10]选择归一化级数；
- 配置寄存器 DMA_SRBADR 选择源数据 DMA 起始地址；
- 配置寄存器 DMA_TRBADR 选择目标数据 DMA 起始地址；
- 配置寄存器 DMA_LEN 选择 DMA 长度；
- 配置寄存器 MAC_CTL2[0]=1 启动转换；
- 等待标志位 DSP_FLG[3]置 1，CPU 可从 SRAM 中获得转换后的结果。

在转换完指定长度数据之后，会产生完成标志，如果配置了中断使能信号，则会产生完成中断。软件需要在中断中清除标志位

36.3.2 浮点数转整数（fp2int/fp2int_dma）

36.3.2.1 单数据转换

图 36-5 浮点数转整数

该模式把寄存器输入的 32bit 浮点数转化为 32 位有符号整数格式，输出到寄存器，CPU 可读。

支持转换之前先把浮点数放大 2^n。其中 n 可配置为 0~32，当配置为 0，表示不放大。

软件操作流程：

- 配置寄存器 MAC_CTL0[4：0]=5’d3 选择浮点数转整数单点模式；
- 配置寄存器 MAC_CTL0[9：7]选择浮点数的 rounding mode；
- 如果需要把转换前的浮点数放大，配置 MAC_CTL0[19：15]=n；
- 往寄存器 MAC_IN0 写入待转换的原始浮点数；
- 读取寄存器 MAC_OUT0 获得转换后的整数值。

软件在配置完模式之后，只要配置寄存器 MAC_IN0 就会启动转换，计算结果保存到寄存器 MAC_OUT0，所以配置原始数值之后直接读取结果寄存器可以获得转换后的结果。

注意，如果软件需要连续转化多次，上面的模式配置只需要执行一次，在切换模式之前，只要写寄存器 MAC_IN0，就会执行转换。

36.3.2.2 多数据连续转换

该模式支持把 SRAM 中一整段浮点数转化为整数。并且结果写回 SRAM。可配置目标地址与源数据地址一致，这样会做到转换完数据覆盖原始数据，从而节省 SRAM 空间。否则配置目标地址与源数据地址不同，会把转换后的数据写到 SRAM 中另外区域。

软件操作流程：

- 配置寄存器 MAC_CTL0[4：0]=5’d4 选择浮点数转整数 DMA 模式；
- 配置寄存器 MAC_CTL0[9：7]选择浮点数的 rounding mode；
- 如果需要把转换前的浮点数放大，配置 MAC_CTL0[19：15]=n；
- 配置寄存器 DMA_SRBADR 选择源数据 DMA 起始地址；
- 配置寄存器 DMA_TRBADR 选择目标数据 DMA 起始地址；
- 配置寄存器 DMA_LEN 选择 DMA 长度；
- 配置寄存器 MAC_CTL2[0]=1 启动转换；

供战略合作单位使用 绝密

- 等待标志位 DSP_FLG[4]，CPU 可从 SRAM 中获得转换后的结果。

在转换完指定长度数据之后，会产生完成标志，如果配置了中断使能信号，则会产生完成中断。软件需要在中断中清除标志位。

36.3.3 浮点数乘法（fp_mult）

图 36-6 浮点数乘法

该模式对输入寄存器 MAC_IN0 和 MAC_IN1 的数据，做一个浮点数乘法。对输入和输出数据格式支持下列四种模式：

- 输入整数、输出整数
- 输入整数，输出浮点数
- 输入浮点数、输出整数
- 输入浮点数，输出浮点数

如果输入为整数，硬件会先把整数转换成浮点数格式，然后再进行浮点乘法；运算得到浮点数格式的乘积，如果选择输出整数格式，则硬件会把浮点格式的乘积转换为整数格式。

软件操作流程：

- 配置寄存器 MAC_CTL0[4：0]=5’d5 选择浮点数乘法模式；
- 配置寄存器 MAC_CTL0[9：7]选择浮点数的 rounding mode；
- 配置寄存器 MAC_CTL0[6：5]选择输入输出数据模式；
- 配置寄存器 MAC_IN0 和 MAC_IN1（乘数和被乘数）；
- 等待标志位 DSP_FLG[9]=1，表示乘法完成；
- 读取寄存器 MAC_OUT0 获得乘积。

该模式下，每次配置 MAC_IN1 寄存器，会自动启动乘法运算，所以软件应该先配置好 MAC_IN0 寄存器，再配置 MAC_IN1 寄存器。而且每次配置 MAC_IN1 寄存器，会自动清除上一次的标志位，直到当前计算完成，再置起标志位。

由于输入输出数据格式不同，需要对数据做格式转换，所以做一次浮点乘法运算的时间与模式相关。

36.3.4 浮点数加法（fp_add）



图 36-7 浮点数加法

该模式对输入寄存器 MAC_IN0 和 MAC_IN1 的数据，做一个浮点数加法。输入寄存器的数据格式必须为浮点数格式，输出结果也为浮点数格式。

软件操作流程：

仅供联合作业单位使用 绝密

- 配置寄存器 MAC_CTL0[4：0]=5'd6 选择浮点数加法模式；
- 配置寄存器 MAC_CTL0[9：7]选择浮点数的 rounding mode；
- 配置寄存器 MAC_IN0 和 MAC_IN1（加数和被加数）；
- 读取寄存器 MAC_OUT0 获得和。

该模式下，每次配置 MAC_IN1 寄存器，会自动启动加法运算，所以软件应该先配置好 MAC_IN0 寄存器，再配置 MAC_IN1 寄存器。

36.3.5 浮点数减法（fp_sub）



图 36-8 浮点数减法

该模式对输入寄存器 MAC_IN0 和 MAC_IN1 的数据，做一个浮点数减法。输入寄存器的数据格式必须为浮点数格式，输出结果也为浮点数格式。

软件操作流程：

- 配置寄存器 MAC_CTL0[4：0]=5'd7 选择浮点数减法模式；
- 配置寄存器 MAC_CTL0[9：7]选择浮点数的 rounding mode；
- 配置寄存器 MAC_IN0 和 MAC_IN1（被减数和减数）；
- 读取寄存器 MAC_OUT0 获得差。

该模式下，每次配置 MAC_IN1 寄存器，会自动启动减法运算，所以软件应该先配置好 MAC_IN0 寄存器，再配置 MAC_IN1 寄存器。

36.3.6 浮点数乘加运算（fp_mlad）



图 36-9 浮点数乘加运算

该模式对输入寄存器 MAC_IN0 和 MAC_IN1 的数据，先做一个浮点数乘法，然后再与 MAC_IN2 做加法，最后输出为 MAC_OUT0。输入寄存器的数据格式必须为浮点数格式，输出结果也为浮点数格式。

软件操作流程：

- 配置寄存器 MAC_CTL0[4：0]=5'd8 选择浮点数乘加模式；
- 配置寄存器 MAC_CTL0[9：7] 选择浮点数的 rounding mode；
- 配置寄存器 MAC_IN0、MAC_IN1 和 MAC_IN2（乘数、被乘数和被加数）；
- 读取寄存器 MAC_OUT0 获得乘加结果。

该模式下，每次配置 MAC_IN2 寄存器，会自动启动乘加运算，所以软件应该先配置好 MAC_IN0、MAC_IN1 寄存器，再配置 MAC_IN2 寄存器。

仅供战略合作单位使用 绝密

36.3.7 浮点数蝶形运算（单次）（btfy /btfy_dma）

36.3.7.1 单数据转换



图 36-10 蝶形运算

该模式对输入寄存器的两个原始数据、一个参数做一次 butterfly 操作，结果保存到寄存器中，供 CPU 读取。该模式下，输入的原始数据和参数必须为浮点数格式。

$$X'_{1r} = X_{1r} + W^k_{Nr}X_{2r} + W^k_{Ni}X_{2i}$$
$$X'_{1i} = X_{1i} + W^k_{Nr}X_{2i} - W^k_{Ni}X_{2r}$$
$$X'_{2r} = X_{1r} - W^k_{Nr}X_{2r} - W^k_{Ni}X_{2i}$$
$$X'_{2i} = X_{1i} - W^k_{Nr}X_{2i} + W^k_{Ni}X_{2r}$$

一次 bufferfly 执行上面运算公式，式中，X_{1r}、X_{1i}为输入原始数据 1 的实部和虚部，X_{2r}、X_{2i}为输入原始数据 2 的实部和虚部，W^k_{Nr}、W^k_{Ni}为输入参数的实部和虚部；

软件操作流程：

- 配置寄存器 MAC_CTL0[4：0]=5’d9 选择 butterfly 单次模式；
- 配置寄存器 MAC_CTL0[9：7] 选择浮点数的 rounding mode；
- 配置寄存器 MAC_IN0/1/2/3/4/5 配置输入数据；

  MAC_IN0=X_{1r}
  MAC_IN1=X_{1i}
  MAC_IN2=X_{2r}
  MAC_IN3=X_{2i}
  MAC_IN4=W^k_{Nr}
  MAC_IN5=W^k_{Ni}
- 配置寄存器 MAC_CTL1[0]=1 启动 butterfly 运算；
- 等待标志位 DSP_FLG[5]置起，读取结果 MAC_OUT0/1/2/3；

  MAC_OUT0=X'_{1r}
  MAC_OUT1=X'_{1i}
  MAC_OUT2=X'_{2r}
  MAC_OUT3=X'_{2i}

如果配置了中断使能信号，则单次蝶形运算之后，将产生中断。每次配置寄存器启动 butterfly 操作，会自动清除标志位。

仅供战略合作单位使用 绝密

36.3.7.2 多数据连续转换

该模式是计算 SRAM 中多组数据的蝶形运算，相邻地址的两个数做一次蝶形运算，结果写回 SRAM 中。



图 36-11 多数据连续转换模式

如上图，从低地址到高地址，每次从源数据区域取出两个数据计算依次 bufferfly 之后，写到目标 SRAM 中。支持源 DMA 地址和目标 DMA 地址相同，覆盖源数据，节省 SRAM。

软件配置流程：

- 配置寄存器 MAC_CTL0[4：0]=5’d10 选择 butterfly DMA 模式；
- 配置寄存器 MAC_CTL0[9：7] 选择浮点数的 rounding mode；
- 配置寄存器 DMA_SRBADR 选择源数据实部 DMA 起始地址；
- 配置寄存器 DMA_SIBADR 选择源数据虚部 DMA 起始地址；
- 配置寄存器 DMA_PRBADR 选择参数表实部 DMA 起始地址；
- 配置寄存器 DMA_PIBADR 选择参数表虚部 DMA 起始地址；
- 配置寄存器 DMA_TRBADR 选择目标数据实部 DMA 起始地址；
- 配置寄存器 DMA_TIBADR 选择目标数据虚部 DMA 起始地址；
- 配置寄存器 DMA_LEN 选择数据点数（2 的 n 次方）；
- 清除标志 DSP_FLG[6],配置寄存器 MAC_CTL2[0]=1 启动计算；
- 等待标志位 DSP_FLG[6]，从 SRAM 中获得计算后的数据。

所有数据计算完成之后，会产生标志位，如果配置了中断使能，则会产生中断。标志位需要软件清除。

36.3.7.3 FFT（fp_fft）

该模式下，硬件自动把 SRAM 中的指定数据（浮点数）做基-2 的 FFT 计算，结果保存到 SRAM 中，并且产生完成标志。其中数据长度可配置为 64、128、256、512、1024；

由于 FFT 运算需要用到参数表，为了加快 FFT 过程，对于 **64~1024** 点的 FFT，硬件固化了一张参数表，从而每次计算直接取表值，减少了访问 SRAM 的时间。

支持源数据和目标数据地址相同，做到数据覆盖，减少 SRAM 开销。

软件配置流程：

- 配置寄存器 MAC_CTL0[4：0]=5’d11 选择 FFT 模式；
- 配置寄存器 MAC_CTL0[9：7] 选择浮点数的 rounding mode；
- 如果使用内部参数表，则配置 MAC_CTL0[20]=1；否则，表格存放在 SRAM 中，配置寄存器 DMA_PRBADR 选择表格实部的 DMA 起始地址，配置寄存器 DMA_PIBADR 选择表格虚部的 DMA 起始地址；

供战略合作单位使用 绝密

- 配置寄存器 DMA_SRBADR 选择源数据实部 DMA 起始地址；配置寄存器 DMA_SIBADR 选择源数据虚部 DMA 起始地址；
- 配置寄存器 DMA_TRBADR 选择目标数据实部起始 DMA 地址；配置寄存器 DMA_TIBADR 选择目标数据虚部起始 DMA 地址；
- 配置寄存器 DMA_LEN 选择数据长度；
- 清除标志 DSP_FLG[7],配置寄存器 MAC_CTL2[0]=1 启动计算；
- 等待完成标志位 DSP_FLG[7]=1，表示 FFT 完成。

36.3.7.4 倒序搬运数据（bitrev_move）

该模式下，硬件自动把 SRAM 中一段原始数据根据 BITREV 算法，重新排序，并且写到 SRAM 中指定位置。数据长度支持 4、8、16、32、64、128、256、512、1024。并且每个数据占用 4Byte 的 SRAM 空间，在 SRAM 中按 Word 对齐存放。

软件配置流程：

- 配置寄存器 MAC_CTL0[4：0]=5’d12 选择 BITREV 模式；
- 配置寄存器 DMA_SRBADR 选择源数据 DMA 起始地址；
- 配置寄存器 DMA_TRBADR 选择目标 DMA 起始地址；
- 配置寄存器 DMA_LEN 选择数据长度；
- 清除标志 DSP_FLG[8],配置寄存器 MAC_CTL2[0]=1 启动计算；
- 等待完成标志 DSP_FLG[8]=1，表示完成。

36.3.8 正弦余弦计算（sin_cos）



图 36-12 正余弦计算

该模式支持输入角度，硬件计算 sin 和 cos 函数。

采用 cordic 旋转模式，配置$X_0 = \frac{1}{P} = K = 0.60725$，$Y_0$=0，$Z_0 = \theta$，输出结果为$[\cos\theta, \sin\theta, 0]$

软件配置流程：

- 配置寄存器 CRD_ANGLE 输入角度（寄存器值 = radian/pi*(2^31)）；
- 清除标志 CRD_FLG[1]，配置寄存器 CRD_CTL[1]=1 启动运算；
- 等待完成标志 CRD_FLG[1]，读取寄存器 CRD_COSINE/CRD_SINE 得到计算结果；

仅供战略合作单位使用 绝密

36.3.9 均方根和反正切（fp_sqrt/ fp_atan）



图 36-13 均方根

该模式计算输入数据 CRD_XIN 和 CRD_YIN 的均方根。

采用 cordic 向量模式，配置X_0=X，Y_0=Y，$Z_0 = 0$，输出为$\left[P\sqrt{X_i^2 + Y_i^2},\ 0,\ \arctan(\frac{Y_i}{X_i})\right]$

软件配置流程：

- 配置寄存器 CRD_XIN=X；
- 配置寄存器 CRD_YIN=Y；
- 清除标志 CRD_FLG[0]，配置寄存器 CRD_CTL[0]=1 启动运算；
- 等待完成标志 CRD_FLG[0]，读取寄存器 CRD_AMP/CRD_PHASE 得到计算结果；

CRD_AMP= $\sqrt{X_0^2 + Y_0^2}$/4*P=$\sqrt{X_0^2 + Y_0^2}$/（4 * 0.60725），CRD_PHASE= $\arctan\left(\frac{y_0}{x_0}\right)$ * pi/2^31

如果配置了中断使能信号，则计算完成之后，产生中断。

36.3.10 浮点数除法器（fp_div）



图 36-14 除法

该模式是一个浮点数的除法运算，输入两个浮点数，做除法之后输出商和余数。

软件配置流程：

1) 配置被除数到寄存器 DIV_IN0；
2) 配置除数到寄存器 DIV_IN1；
3) 清除标志 DSP_FLG[2]，配置寄存器 MAC_CTL2[2]=1 启动除法运算；
4) 等待完成标志位 DSP_FLG[2]，读取寄存器 DIV_OUT0 获得商。

36.3.11 IIR 滤波器

仅供战略合作单位使用 绝密



图 36-15 IIR 计算

该模式是 IIR 滤波器计算，输入浮点数据 a_1、a_2、b_0、b_1、b_2、y[n-2]，y[n-1]，x[n]，x[n-1]，x[n-2]后，做 IIR 运算后输出 y[n]。

36.3.11.1 单数据转换

- 配置寄存器 MAC_CTL0[4：0]=13，（IIR_ONCE_MODE）选择 IIR 单次模式；
- 配置寄存器 MAC_CTL0[9：7]选择浮点数的 rounding mode；
- 配置寄存器 MAC_IN01/2/3/4/5, DIV_IN0/1, MAC_OUT0/1 配置输入数据；
  （MAC_IN0 必须放在最后配置，写完 MAC_IN0，硬件会自动启动 IIR 运算）

  MAC_IN1=x[n-1]
  MAC_IN2=x[n-2]
  MAC_IN3=b_0
  MAC_IN4=b_1
  MAC_IN5=b_2
  DIV_IN0=a_1
  DIV_IN1=a_2
  MAC_OUT0=y[n]
  MAC_OUT1=y[n-1]
  MAC_IN0= x[n]
- 等待标志位 DSP_FLG[10] （IIR_ONCE_DONE）置起，读取结果 MAC_OUT0；

  MAC_OUT0=y[n]

如果配置了中断使能信号(DSP_IE[10].IIR_ONCE_IE=1)，则 IIR 运算之后，将产生中断。需要软件清除标志位。

（因为 IIR 用来 DIV_IN0/1 配置参数 a1,a2， IIR 运算过程中不能改变 DIV_IN0/1。即 IIR 和除法不能同时使用）

36.3.11.2 多数据连续转换

仅供战略合作单位使用 绝密

该模式是计算 SRAM 中多组数据的 IIR 运算，相邻地址的 3 个数做一次 IIR 运算，结果写回 SRAM 中。



如上图，从低地址到高地址，每次从源数据区域取出 3 个数据进行 IIR 计算之后，写到目标 SRAM 中。

软件配置流程：

- 配置寄存器 MAC_CTL0[4：0]=14，选择 IIR DMA 模式；
- 配置寄存器 MAC_CTL0[9：7]选择浮点数的 rounding mode；
- 配置寄存器 MAC_IN1/2/3/4/5, DIV_IN0/1, MAC_OUT0/1 配置输入数据；

  MAC_IN1=x[n-1]
  MAC_IN2=x[n-2]
  MAC_IN3=b_0
  MAC_IN4=b_1
  MAC_IN5=b_2
  DIV_IN0=a_1
  DIV_IN1=a_2
  MAC_OUT0=y[n]
  MAC_OUT1=y[n-1]
- 配置好数据 x[n]起始地址 DMA_SRBADR、数据 y[n]目标地址 DMA_TRBADR，数据长度 DMA_LEN，DMA 读 SRAM 步进 MAC_CTL1[3：1];
- 清除标志 DSP_FLG[11]，配置寄存器 MAC_CTL2[0]=1（DMA_EN）启动运算(建议先清零再写 1);
- 等待标志位 DSP_FLG[11] （IIR_DMA_DONE）置起，读取 SRAM 的目标地址得到 y[n]。

如果配置了中断使能信号(DSP_IE[11].IIR_DMA_IE=1)，则 IIR DMA 运算之后，将产生中断。标志位需要软件清除。

仅供战略合作单位使用 绝密

36.3.12 FIR 滤波器



图 36-16 FIR 运算

该模式是 FIR 滤波器计算，输入浮点数据 x[n]…x[0]和参数 a[n]…a[0]，做 FIR 运算后输出 y[n]。

该模式是计算 SRAM 中多个数据的 FIR 运算，相邻地址的 N 个数做一次 FIR 运算，结果写回 SRAM 中。



图 36-17 计算 SRAM 中多个数据的 FIR 运算

如上图，从低地址到高地址，每次从源数据区域取出 3 个数据进行 FIR 计算之后，写到目标 SRAM 中。

软件配置流程：

- 配置寄存器 MAC_CTL0[4：0]=15，选择 FIR DMA 模式；
- 配置寄存器 MAC_CTL0[9：7]选择浮点数的 rounding mode；
- 配置好 FIR 的阶数，配置好 DMA 数据 x[n]起始地址 DMA_SRBADR、参数 a 起始地址 DMA_PRBADR、

数据 y[n]目标地址 DMA_TRBADR，数据长度 DMA_LEN，DMA 读 SRAM 步进 MAC_CTL1[3：1]；

- 清除标志 DSP_FLG[11]，配置 MAC_CTL2[0]=1（DMA_EN）启动运算(建议先清零再写 1);
- 等待标志位 DSP_FLG[11] （FIR_DMA_DONE）置起，读取 SRAM 的目标地址得到 y[n]。

如果配置了中断使能信号(DSP_IE[11].FIR_DMA_IE=1)，则 FIR DMA 运算之后，将产生中断。需要软件清除标志位。

（不允许配置 dma_len 小于 fir_order，dma_len >=fir_order）

36.3.13 线性插值



图 36-18 线性插值加速算法

该模式是实现线性插值加速算法。每相邻两个点根据公式转换出一个 y[i]值输出。

该模式是计算 SRAM 中多个数据的线性插值运算，相邻地址的 2 个数做一次线性插值运算，结果写回 SRAM 中。



图 36-19 计算 SRAM 中多个数据的线性插值运算

如上图，从低地址到高地址，每次从源数据区域取出 2 个数据进行线性插值计算之后，写到目标 SRAM 中。

软件配置流程：

- 软件计算各种参数，包括实际可用输入数据长度 len、插值后的数据长度 out_len、当前插值位置 t 等；
- 配置寄存器 MAC_CTL0[4：0]=16 （LINE_INTP），选择线性插值模式；
- 配置寄存器 MAC_CTL0[9：7]选择浮点数的 rounding mode；
- 配置好数据 x[n]起始地址 DMA_SRBADR、数据 y[i]目标地址 DMA_TRBADR；
- 配置寄存器 MAC_IN5[31：0]；（上周期的最后一个数据）
- 配置寄存器 MAC_CTL1[0]， 选择是否使用上周期最后一个数据；
- 配置寄存器 INTP_LEN[12：0]，选择实际可用输入数据长度；
- 配置寄存器 DMA_LEN[10：0]，选择插值后的数据长度;

仅供内部使用 绝密

- 配置寄存器 INTP_LOC[31：0]，选择当前插值位置;
- 配置寄存器 INTP_STEP[31：0]，选择步进;
- 清除标志 DSP_FLG[13]，配置 MAC_CTL2[0]=1（DMA_EN）启动运算(建议先清零再写 1);
- 等待标志位 DSP_FLG[13] （LINE_INTP_DONE）置起，读取 SRAM 的目标地址得到 y[n]。
- 软件读取 INTP_LOC[31：0]，令 t=INTP_LOC[31：0]，软件计算本次插值计算完成后冗余长度 red_len=len-t+step
- 软件根据具体情况，选择是否要保存最后一个数据，如需保存，将值写到配置寄存器 MAC_IN5[31：0]；（上周期的最后一个数据）

如果配置了中断使能信号(DSP_IE[13].LINE_INTP_IE=1)，则线性插值运算之后，将产生中断。需要软件清除标志位。

36.3.14 拉格朗日插值



图 36-20 拉格朗日插值加速算法

该模式是实现拉格朗日插值加速算法。每相邻 3 个点根据公式转换出一个 y[i]值输出。

该模式是计算 SRAM 中多个数据的拉格朗日插值运算，相邻地址的 3 个数做一次拉格朗日插值运算，结果写回 SRAM 中。



图 36-21 计算 SRAM 中多个数据的拉格朗日插值运算

如上图，从低地址到高地址，每次从源数据区域取出 3 个数据进行拉格朗日计算之后，写到目标 SRAM 中。

软件配置流程：

- 软件计算各种参数，包括实际可用输入数据长度 len、插值后的数据长度 out_len、当前插值位置 t 等；
- 配置寄存器 MAC_CTL0[4：0]=17（LAGR_INTP），选择拉格朗日插值模式；
- 配置寄存器 MAC_CTL0[9：7]选择浮点数的 rounding mode；
- 配置好 DMA 数据 x[n]起始地址 DMA_SRBADR、数据 y[i]目标地址 DMA_TRBADR；
- 配置寄存器 MAC_IN5[31：0]；（上周期的最后一个数据）
- 配置寄存器 MAC_CTL1[0]， 选择是否使用上周期最后一个数据；

仅供客户使用 绝密

- 配置寄存器 INTP_LEN[12：0]，选择实际可用输入数据长度；
- 配置寄存器 DMA_LEN[9：0]，选择插值后的数据长度;
- 配置寄存器 INTP_LOC[31：0]，选择当前插值位置;
- 配置寄存器 INTP_STEP[31：0]，选择步进;
- 清除标志 DSP_FLG[14]，配置 MAC_CTL2[0]=1（DMA_EN）启动运算 (建议先清零再写 1);
- 等待标志位 DSP_FLG[14] （LAGRINTP_DONE）置起，读取 SRAM 的目标地址得到 y[n]；
- 软件读取 INTP_LOC[31：0], 令 t=INTP_LOC[31：0]，软件计算本次插值计算完成后冗余长度 red_len=len-t+step
- 软件根据具体情况，选择是否要保存最后一个数据，如需保存，将值写到配置寄存器 MAC_IN5[31：0]；（上周期的最后一个数据）

如果配置了中断使能信号(DSP_IE[14].LAGR_INTP_IE=1)，则拉格朗日插值运算之后，将产生中断。需要软件清除标志位。

36.4 实现说明

36.4.1 整数转浮点数

由于输入的整数位宽为 32 位，转换之后的浮点数数指数范围很小，所以不会有溢出，并且做归一化的时候最高支持 32 次方，不需要做溢出处理。

归一化，就是把指数部分减去 n，小数部分不变。

36.4.2 浮点数转整数

需要先把浮点数放大，让整数位足够大，再进行转换，才能保证更多有效位。

放大 2^n 就是把指数部分加上 n，小数部分不变。

36.4.3 FFT 说明

软件只需提前把原始数据存放到 SRAM 中，并且配置好 DMA 起始地址、目标地址，数据长度。硬件自动取数运算，得到 butterfly 的结果。如果数据长度为 64，则每一阶有 64/2=32 次蝶形运算，一共$\log_2 64 = 6$ 阶，所以硬件会自动算完 32*6 次蝶形运算，并且把结果保存到 SRAM 指定位置，产生完成标志或中断。

硬件每算一次蝶形运算，需要读 4 次 SRAM 获得原始数据（第一轮原始输入数据虚部为 0），写 4 次 SRAM 保存该次蝶形运算结果，（如果参数表格存放 SRAM，还需要读 2 次 SRAM 获取参数）。所以完成一段指定长度数据需要访问 SRAM 周期数为：

$k_0 = \frac{n}{2} * log_2 n * (4+4) - \frac{n}{2} * 2$，参数表硬件固化；

$k_0 = \frac{n}{2} * log_2 n * (4+4+2) - \frac{n}{2} * 2$，参数表存放 SRAM；

点数	读写 SRAM 周期	
	硬件表	SRAM 表
64	1472	1856
128	3456	4352
256	7936	9984
512	17920	22528
1024	39936	50176

仅供战略合作单位使用 绝密

完成 FFT 需要读写 SRAM 周期数

硬件读写 SRAM 加上 bufferfly 运算，完成一次 bufferfly 最快时间为 10 个时钟周期（参数表硬件固化）或 12 个时钟周期（参数表存放 SRAM）。

时钟周期	1	2	3	4	5	6	7	8	9	10	11	12
硬件行为	读	读	读	读	读	读						
		寄存	寄存	寄存	寄存	寄存	寄存					
								乘	乘	乘	乘	
								加	加	加	加	
								加	加	加	加	
									写	写	写	写

所以总时间为：

$k_0 = \frac{n}{2} * log_2 n * 10$，参数表硬件固化；

$k_0 = \frac{n}{2} * log_2 n * 12$，参数表存放 SRAM；

点数	FFT 时钟周期		FFT 时间（us）16M 时钟	
	硬件表	SRAM 表	硬件表	SRAM 表
64	1920	2304	120	144
128	4480	5376	280	336
256	10240	12288	640	768
512	23040	27648	1440	1728
1024	51200	61440	3200	3840

所以完成 FFT 最快时间为上表计算时间加上配置 DMA 等模式寄存器的时间。上表中的时间是基于 SRAM 空闲，只有 FFT 模块访问时算出来的，实际情况下，可能有其他模式抢占 SRAM，所以 FFT 时间会加长。

36.4.4 Cordic 说明

arctan 参数表，从 arctan(1),45 度，arctan(1/2)…到 arctan(1/2^n)。

所有参数需要按照比例放大，把 arctan(1)=2^n 做为标准，其他放大相同的倍数 a。其中放大倍数 a 是一个定点化过程，会引入误差。

每次迭代过程 x 和 y 做移位处理（向下逼近），会引入误差。如果改成四舍五入误差会减小。

迭代次数根据放大后的参数表决定，如果参数表值为 0，表示迭代结束。

36.4.4.1 向量模式

确认位宽：

- 首先，因为原始数据输入 x 和 y 的位宽是 32bit；

仅供成都合作单位使用 绝密

- 该模式下，输入 z=0，所以 arctan 的放大倍数跟输入没有关系，可以任意取。此时只需要根据所需的输出角度精度来决定 arctan 的放大倍数 n。
- 根据 arctan 的放大倍数，决定迭代次数。
- 最终输出的角度精度，跟 arctan 的放大倍数 n 相关。输出的角度结果必须除以 n，才是实际角度（因为这个角度是累加出来的，z(i+1)=z(i)-arctan(1/2^i);左右两边同时放大 n）。如果输出结果是取高位输出也是可以的（运算过程比较准确，输出结果比较简短）。

向量模式下，输入 x 和 y 可以等比例放大，计算出来的精度比较高，所以，对于比较小的 x 和 y，只需先放大，再代入 cordic 运算就能得到更高精度的结果。

首先需要做预处理，把所有角度移到第 1 象限内，如果是第 2 象限，移到第一象限后，初始角度 z=90 度。第 3 象限，初始角度 z=180 度；第 4 象限，初始角度 z=270 度。

```
if(x<0){
    x=-x;
    y=-y;
    z=z-(1~3)pi/2*n;   //n 是放大倍数
}
```

36.4.4.2 旋转模式

确认位宽：

- 模块输入为弧度，范围是−π：π。假设输入弧度用 n 位数表示，所以输入弧度放大倍数为 p0=(2^n)/2pi。
- 根据公式，z(i+1)=z(i)-arctan(1/2^i)，决定了做加减法运算时，arctan 放大倍数与输入角度 z 放大倍数相同。atan_t(n)=p0*atan(n)，其他参数值按相同比例放大 p0 倍。
- 正常情况下，atan_t(1)=p0*atan(n)=2^(n-3)，所以参数表位宽为 n-3。如果为了减小定点化的误差，可以把参数表的位数定的更长，计算的时候，只需要输入数据右移放大相同倍数，参与加减。

比如 atan 定点化时位宽为 n-3+5，

则运算前放大

```
x_in = {x_in,5'h0};
y_in ={y_in,5'h0};
z_in ={z_in,5'h0};
```

迭代后输出取高位。

- 迭代之后输出结果也是放大了 p0 倍，可以根据输出数据的位宽，调整输出的放大倍数。

- 旋转模式实现过程：
- 输入X_0 = k，Y_0=0，Z_0 = θ；输入角度范围是-pi~pi；
- 首先对角度做预处理，翻转到0：π/2 范围内；
- 按照公式迭代得到结果；
- 结果乘以增益系数 K；
- 输入 x、y 的位宽与迭代次数相关。因为每次移 1bit。

仅供战略合作单位使用 绝密

36.5 寄存器

36.5.1 寄存器列表

DSP 模块的寄存器基址

模块名	Core0 基地址	Core1 基地址
DSP	0x2006_C000	0xA006_C000

DSP 模块的寄存器列表

偏移地址	名称	RW	有效字长	复位值	功能描述
0x0	MAC_CTL0	RW	4	0x0	MAC 单元控制寄存器 0
0x4	MAC_CTL1	RW	4	0x0	MAC 单元控制寄存器 1
0x8	MAC_CTL2	RW	4	0x0	MAC 单元控制寄存器 2
0xC	MAC_IN0	RW	4	0x0	MAC 单元数据输入寄存器 0
0x10	MAC_IN1	RW	4	0x0	MAC 单元数据输入寄存器 1
0x14	MAC_IN2	RW	4	0x0	MAC 单元数据输入寄存器 2
0x18	MAC_IN3	RW	4	0x0	MAC 单元数据输入寄存器 3
0x1C	MAC_IN4	RW	4	0x0	MAC 单元数据输入寄存器 4
0x20	MAC_IN5	RW	4	0x0	MAC 单元数据输入寄存器 5
0x24	MAC_OUT0	RW	4	0x0	MAC 单元数据输出寄存器 0
0x28	MAC_OUT1	RW	4	0x0	MAC 单元数据输出寄存器 1
0x2C	MAC_OUT2	R	4	0x0	MAC 单元数据输出寄存器 2
0x30	MAC_OUT3	R	4	0x0	MAC 单元数据输出寄存器 3
0x34	DIV_IN0	RW	4	0x0	除法单元数据输入 0
0x38	DIV_IN1	RW	4	0x3F800000（1.0）	除法单元数据输入 1
0x3C	DIV_OUT0	R	4	0x0	除法单元数据输出
0x40	DMA_SRBADR	RW	4	0x0	DMA 源数据 FFT 实部起始地址
0x44	DMA_SIBADR	RW	4	0x0	DMA 源数据 FFT 虚部起始地址
0x48	DMA_PRBADR	RW	4	0x0	DMA 旋转因子表格实部起始地址
0x4C	DMA_PIBADR	RW	4	0x0	DMA 旋转因子表格虚部起始地址
0x50	DMA_TRBADR	RW	4	0x0	DMA 目标数据 FFT 实部起始地址
0x54	DMA_TIBADR	RW	4	0x0	DMA 目标数据 FFT 虚部起始地址
0x58	DMA_LEN	RW	2	0x0	DMA 长度配置
0x5C	DSP_IE	RW	2	0x0	FFT 中断使能寄存器
0x60	DSP_FLG	RW	2	0x0	FFT 标志寄存器
0x64	ALU_STA0	R	4	0x0	ALU 状态寄存器 0
0x68	ALU_STA1	R	2	0x0	ALU 状态寄存器 1
0x6C	CRD_CTL	WO	1	0x0	Cordic 控制寄存器
0x70	CRD_XIN	RW	4	0x0	Cordic 向量模式数据 X 输入
0x74	CRD_YIN	RW	4	0x0	Cordic 向量模式数据 Y 输入
0x78	CRD_AMP	R	4	0x0	Cordic 向量模式幅值输出
0x7C	CRD_PHASE	R	4	0x0	Cordic 向量模式角度输出

仅供非营业单位使用

0x80	CRD_ANGLE	RW	4	0x0	Cordic 旋转模式角度输入
0x84	CRD_COS	R	4	0x0	Cordic 旋转模式余弦输出
0x88	CRD_SIN	R	4	0x0	Cordic 旋转模式正弦输出
0x8C	CRD_IE	RW	1	0x0	Cordic 中断使能
0x90	CRD_FLG	RW	1	0x0	Cordic 完成标志寄存器
0x94	INTP_LEN	RW	2	0x0	插值输入数据长度寄存器
0x98	INTP_LOC	RW	4	0x0	当前插值位置寄存器
0x9C	INTP_STEP	RW	4	0x0	插值算法步进寄存器
0xA0	PFMODE	RW	1	0x1	DSP 模块高性能模式选择寄存器

36.5.2 MAC_CTL0（0x0）

偏移地址：00H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：23	保留	保留	R	0
22：21	I2F_PRE_EN	整数转浮点数预处理， 2’b00：4Byte 都有效； 2’b01： 表示每 4Byte 中，最高 Byte 数据无效。有效数据仅为 3Byte； 2’b10：表示每 4Byte 中，最高 2 Byte 数据无效。有效数据仅为 2 Byte； 2’b11： 表示每 4Byte 中，最高 3 Byte 数据无效。有效数据仅为 1 Byte	RW	0
20	FFT_TB_EN	FFT 使用内部参数表，64/128/256/512/1024 点均有效。 0=不使能 1=使能	RW	0
19：15	F2I_MUL	浮点数转整数之前，对浮点数进行放大 0 表示不放大 n 表示放大 2^n	RW	0
14：10	I2F_DIV	整数转浮点数之后，归一化阶数配置 0 表示不做归一化处理 n 表示除以 2^n	RW	0
9：7	ROUND_MODE	浮点数运算过程中，舍入模式配置： 当配置 rnd=000，为 nearest 舍入； 当配置 rnd=001，为 zero 舍入； 当配置 rnd=010，为 +∞ 舍入； 当配置 rnd=011，为 -∞ 舍入； 当配置 rnd=100，为 up 向上进位； 当配置 rnd=101，为 away 直接舍弃； 其他：保留。	RW	0
6	MUL_OUT_FM	浮点数乘法运算，输出数据格式 0=浮点数	RW	0

仅供战略合作单位使用 保密

		1=整数		
5	MUL_IN_FM	浮点数乘法运算，输入数据格式 0=浮点数 1=整数	RW	0
4：0	MODE_SEL	5’d0： 所有模式都不使能； 5’d1： 整数转浮点数，单次使能 5’d2： 整数转浮点数，DMA 使能 5’d3： 浮点数转整数，单次使能 5’d4： 浮点数转整数，DMA 使能 5’d5： 浮点数乘法，模式使能 5’d6： 浮点数加法，模式使能 5’d7： 浮点数减法，模式使能 5’d8： 浮点数乘加运算，模式使能（y=ax+b） 5’d9： 蝶形运算，单次使能 5’d10： 蝶形运算，DMA 使能 5’d11： FFT 模式使能 5’d12： BITREV 模式使能 5’d13： 二阶 IIR 单次运算，模式使能 5’d14： 二阶 IIR DMA 运算，模式使能 5’d15： N 阶 FIR DMA 运算，模式使能 5’d16： 线性插值运算，模式使能 5’d17： 拉格朗日插值运算，模式使能 5’d18~31：所有模式都不使能；	RW	0

36.5.3 MAC_CTL1（0x04）

偏移地址：04H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：12	Reserved	保留。	R	0
11：4	FIR_ORDER	FIR 阶数配置; 0~3： 3 阶； 4： 4 阶； 5： 5 阶； ... 254： 254 阶； 255： 255 阶；	RW	0
3：1	DMA_STEP	DMA_读 SRAM 的步进，只对 IIR, FIR DMA 模式起效。 0：步进 1； 1：步进 2： ... 7： 步进 8；	RW	0

仅供锐能合作单位使用 绝密

0	INTP_LAST_EN	插值模式使用上周期的最后一个数据，使能信号	RW	0

36.5.4 MAC_CTL2（0x08）

偏移地址：08H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：3	Reserved	保留。	R	0
2	DIV_KICK	除法器启动使能信号	WO	0
1	BTFY_ONCE_KICK	单次蝶形运算模式启动信号，高电平有效	WO	0
0	DMA_EN	DMA 使能信号，所有与 DMA 有关的操作通过配置该位启动，DMA 完成后该位自动清 0	RW	0

注意：Bit1 和 Bit2 是只写位

36.5.5 MAC_IN0（0x0C）

偏移地址：0CH；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	MAC_IN0	乘加单元数据输入端	RW	0

36.5.6 MAC_IN1（0x10）

偏移地址：10H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	MAC_IN1	乘加单元数据输入端	RW	0

36.5.7 MAC_IN2（0x14）

偏移地址：14H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	MAC_IN2	乘加单元数据输入端	RW	0

36.5.8 MAC_IN3（0x18）

偏移地址：18H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	MAC_IN3	乘加单元数据输入端	RW	0

36.5.9 MAC_IN4（0x1C）

偏移地址：1CH；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	MAC_IN4	乘加单元数据输入端	RW	0

仅供联合作业使用 绝密

36.5.10 MAC_IN5（0x20）

偏移地址：20H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	MAC_IN5	乘加单元数据输入端	RW	0

36.5.11 MAC_OUT0（0x24）

偏移地址：24H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	MAC_OUT0	乘加单元数据输出端	RW	0

36.5.12 MAC_OUT1（0x28）

偏移地址：28H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	MAC_OUT1	乘加单元数据输出端	RW	0

36.5.13 MAC_OUT2（0x2C）

偏移地址：2CH；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	MAC_OUT2	乘加单元数据输出端	R	0

36.5.14 MAC_OUT3（0x30）

偏移地址：30H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	MAC_OUT3	乘加单元数据输出端	R	0

36.5.15 DIV_IN0（0x34）

偏移地址：34H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	DIV_IN0	除法单元数据输入端（被除数）	RW	0

36.5.16 DIV_IN1（0x38）

偏移地址：38H；默认值：0x3F800000

位	位名称	功能描述	读 写标志	复位值
31：0	DIV_IN1	除法单元数据输入端（除数）	RW	3F800000（1.0）

36.5.17 DIV_OUT0（0x3C）

偏移地址：3CH；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	DIV_OUT0	除法单元输出端（商）	R	0

36.5.18 DMA_SRBADR（0x40）

偏移地址：40H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：16	Reserved	保留。	R	0
15：0	DMA_SRBADR	DMA 源数据起始地址：（Word 地址） FFT/BTFY_DMA 模式：DMA 源数据 FFT 实部起始地址； I2F_DMA/F2I_DMA/BIT_REV 模式：DMA 源数据起始地址； 线性插值/拉格朗日插值模式：DMA 插值前数据起始地址； IIR/FIR 滤波器模式：DMA 滤波前数据起始地址	RW	0

36.5.19 DMA_SIBADR（0x44）

偏移地址：440H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：16	Reserved	保留。	R	0
15：0	DMA_SIBADR	DMA 源数据起始地址：（Word 地址） FFT/BTFY_DMA 模式：DMA 源数据 FFT 虚部起始地址	RW	0

36.5.20 DMA_PRBADR（0x48）

偏移地址：48H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：16	Reserved	保留。	R	0
15：0	DMA_PRBADR	DMA 源数据起始地址：（Word 地址） FFT 或 BTFY 模式下：DMA 旋转因子参数表实部起始地址	RW	0

36.5.21 DMA_PIBADR（0x4C）

偏移地址：4CH；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：16	Reserved	保留。	R	0
15：0	DMA_PIBADR	DMA 源数据起始地址：（Word 地址） FFT 或 BTFY 模式下：DMA 旋转因子参数表虚部起始地址	RW	0

仅供路合作单位使用 绝密

36.5.22 DMA_TRBADR（0x50）

偏移地址：50H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：16	Reserved	保留。	R	0
15：0	DMA_TRBADR	DMA 目标数据起始地址：（Word 地址） FFT/BTFY_DMA 模式：DMA 目标数据 FFT 实部起始地址； I2F_DMA/F2I_DMA/BIT_REV 模式：DMA 源数据目标地址； 线性插值/拉格朗日插值模式：DMA 插值后数据起始地址； IIR/FIR 滤波器模式：DMA 滤波后数据起始地址	RW	0

36.5.23 DMA_TIBADR（0x54）

偏移地址：54H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：16	Reserved	保留。	R	0
15：0	DMA_TIBADR	DMA 目标数据起始地址：（Word 地址） FFT/BTFY_DMA 模式：DMA 目标数据 FFT 虚部起始地址	RW	0

36.5.24 DMA_LEN（0x58）

偏移地址：58H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：10	Reserved	保留。	R	0
9：0	DMA_LEN	点数配置 n,长度=（n+1）Word I2F_DMA/F2I_DMA/BTFY_DMA 模式：支持任意配置； BITREV 模式：只支持点数为 4、8、16、32、64、128、256、512、1024； FFT 模式：只支持 64、128、256、512、1024 点； 线性插值/拉格朗日插值模式：插值后数据长度； IIR_DMA 模式：滤波前数据长度，支持任意点数可配； FIR_DMA 模式：滤波前实际可用数据长度，设每次更新的新数据长度为 L，配置滤波器阶数 fir_order 为 N，则寄存器值 DMA_LEN=L+N（需将 N 个历史输入数据存放在输入数据的低地址）	RW	0

36.5.25 DSP_IE（0x5C）

偏移地址：5CH；默认值：0x0

位	位名称	功能描述	读 写标志	复位值

仅供[illegible]作单位使用 绝密

31：15	Reserved	保留。	R	0
14	LAGR_DMA_IE	=0，不使能 =1，拉格朗日插值完成中断使能	RW	0
13	LINE_DMA_IE	=0，不使能 =1，线性插值完成中断使能	RW	0
12	FIR_DMA_IE	=0，不使能 =1，FIR DMA 运算完成中断使能	RW	0
11	IIR_DMA_IE	=0，不使能 =1，IIR DMA 运算完成中断使能	RW	0
10	IIR_ONCE_IE	=0，不使能 =1，单次 IIR 运算完成中断使能	RW	0
9	MULT_IE	=0，不使能 =1，浮点数乘法中断使能	RW	0
8	BITREV_IE	=0，不使能 =1，BITREV 模式中断使能	RW	0
7	DSP_IE	=0，不使能 =1，FFT 模式中断使能	RW	0
6	BTFY_DMA_IE	=0，不使能 =1，蝶形运算 DMA 中断使能	RW	0
5	BTFY_ONCE_IE	=0，不使能 =1，单次蝶形运算中断使能	RW	0
4	F2I_DMA_IE	=0，不使能 =1，浮点数转整数 DMA 中断使能	RW	0
3	I2F_DMA_IE	=0，不使能 =1，整数转浮点数 DMA 中断使能	RW	0
2	DIV_IE	=0，不使能 =1，除法单元中断使能	RW	0
1	DMA_IE	=0，不使能 =1，DMA 中断使能	RW	0
0	MAC_IE	=0，不使能 =1，乘加单元中断使能	RW	0

36.5.26 DSP_FLG（0x60）

偏移地址：60H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：15	Reserved	保留。	R	0
14	LAGR_DMA_DONE	拉格朗日插值完成中断标志 写 1 清 0	RWC	0
13	LINE_DMA_DONE	线性插值完成中断标志 写 1 清 0	RWC	0
12	FIR_DMA_DONE	FIR DMA 运算完成中断标志 写 1 清 0	RWC	0

仅供战略合作单位使用 绝密

11	IIR_DMA_DONE	IIR DMA 运算完成中断标志 写 1 清 0	RWC	0
10	IIR_ONCE_DONE	单次 IIR 运算完成中断标志 写 1 清 0	RWC	0
9	MULT_DONE	浮点数乘法完成中断标志 写 1 清 0	RWC	0
8	BITREV_DONE	BITREV 模式中断标志 写 1 清 0	RWC	0
7	FFT_DONE	FFT 模式中断标志 写 1 清 0	RWC	0
6	BTFY_DMA_DONE	蝶形运算 DMA 中断标志 写 1 清 0	RWC	0
5	BTFY_ONCE_DONE	单次蝶形运算中断标志 写 1 清 0	RWC	0
4	F2I_DMA_DONE	浮点数转整数 DMA 中断标志 写 1 清 0	RWC	0
3	I2F_DMA_DONE	整数转浮点数 DMA 中断标志 写 1 清 0	RWC	0
2	DIV_DONE	除法单元中断标志 写 1 清 0	RWC	0
1	DMA_DONE	DMA 完成信号中断标志 写 1 清 0	RWC	0
0	MAC_DONE	乘加单元计算（MUL 或者 BTFY_ONCE）完成， 写“1”清除该位	RWC	0

36.5.27 ALU_STA0（0x64）

偏移地址：64H；

位	位名称	功能描述	读 写标志	复位值
31：24	F2I_STATUS	浮点数转整数单元运算**状态标志** 定义同“乘加单元 0 运算状态标志”	R	1
23：16	I2F_STATUS	整数转浮点数单元运算状态标志 定义同“乘加单元 0 运算状态标志”	R	1
15：8	ADDSUB1_STATUS	乘加单元 1 运算状态标志 定义同“乘加单元 0 运算状态标志”	R	1
7：0	ADDSUB0_STATUS	乘加单元 0 运算状态标志 bit0：整数或浮点输出为零。 bit1：浮点输出为无穷大。 bit2：浮点运算无效。当其中一个输入为 NaN 时，它也被设置为 1。 bit3：浮点数小于最小标准化数 bit4：浮点数大于最大标准化数 bit5：整数或浮点输出不等于无限精确的结果。	R	1

仅供联合作单位使用 绝密

		bit6：舍入后的整数结果的大小大于具有相同符号的最大可表示的两个整数。 bit7：保留。		

36.5.28 ALU_STA1（0x68）

偏移地址：68H；

位	位名称	功能描述	读 写标志	复位值
31：16	Reserved	保留。	R	0
15：8	DIV_STATUS	除法单元运算状态，定义同“乘加单元 0 运算状态标志”	R	1
7：0	MUL_STATUS	乘法单元运算状态，定义同“乘加单元 0 运算状态标志”	R	1

36.5.29 CRD_CTL（0x6C）

偏移地址：6CH；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：2	Reserved	保留。	R	0
1	CRD_ROT_KICK	cordic 旋转模式启动信号	WO	0
0	CRD_VEC_KICK	cordic 向量模式启动信号	WO	0

这个寄存器没有做读功能，只写。

36.5.30 CRD_XIN（0x70）

偏移地址：70H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	X_IN	Cordic 向量模式数据 X 输入端	RW	0

36.5.31 CRD_YIN（0x74）

偏移地址：74H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	Y_IN	Cordic 向量模式数据 Y 输入端	RW	0

36.5.32 CRD_AMP（0x78）

偏移地址：78H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	AMP_OUT	Cordic 向量模式数据输出端$\sqrt{X_0^2 + Y_0^2}$/4*P(P=0.60725)	R	0

36.5.33 CRD_PHASE（0x7C）

偏移地址：7CH；默认值：0x0

仅供路凸单位使用 绝密

位	位名称	功能描述	读 写标志	复位值
31：0	PHASE_OUT	Cordic 向量模式数据输出端 寄存器值=$\arctan(\frac{Y_0}{X_0})$*2^31/pi	R	0

36.5.34 CRD_ANGLE（0x80）

偏移地址：80H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	ANGLE_IN	Cordic 旋转模式弧度输入，范围为[-pi：pi] 输入-1*2^31 表示-pi，输入 1*2^31 表示 pi 寄存器值=radian*2^31/pi	RW	0

36.5.35 CRD_COSINE（0x84）

偏移地址：84H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	COSINE_OUT	Cordic 旋转模式余弦输出 寄存器值=cos(angle)*(2^(31-2))/(2*pi) angle=radian*180/pi	R	0

36.5.36 CRD_SINE（0x88）

偏移地址：88H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	SINE_OUT	Cordic 旋转模式正弦输出 寄存器值=sin(angle)*(2^(31-2))/(2*pi)	R	0

36.5.37 CRD_IE（0x8C）

偏移地址：8CH；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：2	Reserved	保留。	R	0
1	CRD_ROT_IE	Cordic 旋转模式完成中断使能位	RW	0
0	CRD_VEC_IE	Cordic 向量模式完成中断使能位	RW	0

36.5.38 CRD_FLG（0x90）

偏移地址：90H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：2	Reserved	保留。	R	0
1	CRD_ROT_DONE	Cordic 旋转模式完成标志	RW	0

仅供试用工作单位使用 绝密

		写 1 清 0		
0	CRD_VEC_DONE	Cordic 向量模式完成标志 写 1 清 0	RW	0

36.5.39 INTP_LEN（0x94）

偏移地址：94H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：13	Reserved	保留。	R	0
12：0	INTP_LEN	插值算法实际可用输入数据长度，即 x[n]的个数 点数配置 n,长度=（n+1）Word。（整数型）	RW	0

36.5.40 INTP_LOC（0x98）

偏移地址：98H；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	INTP_LOC	插值算法当前插值位置（浮点型）	RW	0

36.5.41 INTP_STEP（0x9C）

偏移地址：9CH；默认值：0x0

位	位名称	功能描述	读 写标志	复位值
31：0	INTP_STEP	插值算法的步进（浮点型）	RW	0

36.5.42 PFMODE（0xA0，新增）

偏移地址：A0H；默认值：0x1

位	位名称	功能描述	读 写标志	复位值
31：1	Reserved	保留。	R	0
0	PFM_SEL	DSP 模块高性能模式选择（时钟降频配置） =0，时钟降频关闭，DSP 模块计算速度更快； =1，时钟降频开启（DSP 模块系统时钟 2 分频），DSP 模块计算速度较慢。 注意： 1、当 DSP 模块分配在 Core1，且 Core1 系统时钟为 59Mhz 时，该寄存器只能配置为 1，开启 DSP 模块降频。 2、当 DSP 模块分配在 Core0，该寄存器配置无效，DSP 模块时钟始终等于 Core0 系统时钟。	RW	1

36.6 软件操作流程

具体实现请参照锐能微提供的例程，下列说明仅供学习参考。

仅供客户合作评估使用 绝密

36.6.1 完整方案说明

- ADC 采样数据整数 d0，存到 SRAM 中，位宽为 24 位二进制补码格式。
- 数据预处理：对 ADC 数据归一化（二进制补码格式），转化为带符号的浮点格式 d1。表示的范围为-1~1。
- FFT 运算：对所有转换完的数 d1 做 FFT 运算的输入，复数格式，其中实部为 d1，虚部为 0。FFT 运算得到 FFT 输出结果。输出为复数，实部 Re 和虚部 Im 都是浮点数表示。
- 计算谐波含量：

  repeat(6){

  $Y_0 = \sqrt{Re0 * Re0 + Im0 * Im0}0$，

  for(n=1;n<42;n++)

  {

  $Y_n = \sqrt{Ren * Ren + Imn * Imn}$，

  Yin=k*Yn/Y0，

  }

  }

  计算 41 次谐波含量。

  电流和电压都需要单独做谐波含量 Yu 和 Yi。
- 相角计算和谐波功率：

  repeat(3)

  {

  for(n=1;n<42;n++)

  {

  Aun=atan(Ren/Imn)，//对电压数据

  Ain=atan*(Ren/Imn)，//对电流数据

  A=((Au-Ai)+A0*n)*180/pi，

  PFn=cos(A*pi/180)

  }

  }

  计算 40 次相角，不需要算基波的。要求精度 0.01 度。
- 计算谐波功率：Phn=FSA*Yun*Yin*PFn，算 41 次谐波之后累加。其中 FSA 从外部获取。

36.6.2 操作流程

- ADC 采样数据 sdata0 缓存到 SRAM，每个点数据 24bit；
- 使用 i2f_dma 模式把 SRAM 中的 sdata1 转换成浮点数格式并且做归一化得到 sdata2；注意此时 SRAM 中每个 word 地址，只有第 3Byte 为有效数据，所以需要配置 MAC_CTL0[22：21]=1，不关心最高 Byte。
- 使用 bitrev_mode 模式，做 BITREV 把 sdata2 变换成 sdata3；
- 使用 FFT 计算模块，把 sdata3 做 FFT 计算，得到结果（软件需要提前把 FFT 计算表格写到 SRAM）；
- 使用硬件 cordic 模块，除法器模块，计算谐波含量以及谐波功率。

仅供战略合作单位使用 绝密

37 RTC

37.1 概述

RTC（Real-Time Clock，实时时钟）模块提供实时时钟、振荡器温度补偿、日历、闹钟、时钟脉冲输出等功能。

实时时钟用独立的时、分、秒寄存器跟踪时间。日历包括年、月、日以及星期寄存器，具有闰年闰月自动修正功能。时钟脉冲输出具有多种可选择频率用于时钟校准。提供闹钟/报警功能。

集成温度传感器，提供温度测量的数字结果。

该模块由 VBAT 独立供电。

37.2 特点

- 提供准确的温度值，-25℃～70℃范围内测温精度为±1℃；
- 在常温下实现 RTC 的初始校正；
- 自动完成 RTC 的温度补偿操作，不需要 CPU 参与；
- 低功耗设计；
- 频率调节精度达到 0.01697ppm；
- 高稳定性的振荡器；
- RTC 在不同模式下都不关闭，在低功耗下仍然正常工作；
- 提供时钟和日历功能：输出寄存器中包括秒，分钟，小时，日期，月份，年份，星期和亚秒；
- 具有自动闰年闰月调整功能，计时范围 100 年（00-99）；
- 支持时间戳功能；
- 1 个闹钟中断功能，2 个定时器周期性中断功能，5 个时间中断功能（秒，分，时，月，日）；
- 可配置定时器与 CPU 联动，当 CPU 处于暂停状态（CPU halted）时，定时器暂停计数；
- 可输出未校正的频率 32768Hz；
- 可输出 LOSC 时钟校正后的频率 1Hz/4Hz/8Hz/16Hz/(1/30)Hz；
- 可输出 PLL 时钟下校正后的频率 1Hz/2Hz/4Hz/8Hz/16Hz；
- 支持 RTC 四次曲线温度补偿，实际使用时请调用锐能微库函数改写补偿参数。
- 支持 2 路独立的开盖检测电路 TAMPER1 和 TAMPER2；
- 开盖检测电路支持毫秒 / 秒级滤波，毫秒级范围 34~64ms，秒级范围 1~8s；
- 支持开盖检测标志位查询和使能中断；
- 支持 KEYOUT 功能，开盖事件发生时，可触发 KEYOUT 端口输出低电平，用于控制外部 EEPROM 的电源。
- 支持定时触发 KEYOUT 功能，定时周期可选 1~64s 或者 1~64min，支持定时触发标志位查询；
- KEYOUT 被触发后会持续输出 2s 的低电平才释放，支持软件提前释放 KEYOUT；
- 增加 32 字节可读写的寄存器，用于保存电能相关数据，不会被 CPU 或 VBAT BOR 复位。

37.3 寄存器

RTC 模块的基址

模块名	安全映射地址	非安全映射地址
RTC	0x200B4000	0xA00B4000

37.3.1 寄存器列表

寄存器名	地址偏移量	描述

仅供合作单位使用 绝密

RTC 寄存器组		
RTC_CTRL	Offset+0x00	RTC 控制寄存器
RTC_SC	Offset+0x04	秒寄存器，写保护
RTC_MN	Offset+0x08	分钟寄存器，写保护
RTC_HR	Offset+0x0C	小时寄存器，写保护
RTC_DT	Offset+0x10	日寄存器，写保护
RTC_MO	Offset+0x14	月寄存器，写保护
RTC_YR	Offset+0x18	年寄存器，写保护
RTC_DW	Offset+0x1C	星期寄存器，写保护
RTC_SSC	Offset+0x158	亚秒寄存器，只读
备注：cpu 写入万年历寄存器组，需要等待 300uS 才能读取到写入的值。		
RTC_CNT1	Offset+0x20	定时器 1 寄存器
RTC_CNT2	Offset+0x24	定时器 2 寄存器
RTC_SCA	Offset+0x28	秒闹钟寄存器
RTC_MNA	Offset+0x2C	分钟闹钟寄存器
RTC_HRA	Offset+0x30	小时闹钟寄存器
RTC_IE	Offset+0x34	RTC 中断使能寄存器
RTC_IF	Offset+0x38	RTC 状态寄存器
RTC_TEMP	Offset+0x3C	当前温度寄存器，可读可写，写保护
RTC_TEMP2	Offset+0xF8	当前温度寄存器 2，12bit，只读。
TPS_START	Offset+0x150	测温启动寄存器
RTC_TEMP3	Offset+0x154	当前温度寄存器 3， 12bit，只读
RTC_TEMPOS	Offset+0xC4	RTC 温度 offset 校正寄存器，写保护
RTC_TPSIN	Offset+0xC8	RTC 自动温补时输入的 ADC 测量值
PLLOUT_CFG	Offset_0x168	PLL1Hz 配置寄存器
LOSC_CFG1	Offset+0x6C	LOSC 配置寄存器 1
补偿寄存器组		
RTC_PS	Offset+0x40	补偿寄存器组密码保护
RTC_DOTA0	Offset+0x48	初始频率偏差校正寄存器
RTC_ALPHAL	Offset+0x4C	晶振低温部分温度系数寄存器
RTC_ALPHAH	Offset+0x50	晶振高温部分温度系数寄存器
RTC_XT0	Offset+0x54	晶振温度曲线顶点温度寄存器
RTC_TADJ	Offset+0x58	量产温度单点校正寄存器
RTC_ZT	Offset+0x60	摄氏零度校正值、ADC offset 校正值
RTC_MODE1	Offset+0x130	=16'hEA65：启用四次曲线补偿，使用 0x134~0x144 寄存器 =其他值：使用二次曲线补偿，起作用的寄存器是 0x4C/0x50/0x54。
RTC_XT1	Offset+0x134	晶振温度曲线顶点温度寄存器
RTC_ALPHA	Offset+0x138	晶振一次温度系数寄存器
RTC_BETA	Offset+0x13C	晶振二次温度系数寄存器
RTC_GAMMA	Offset+0x140	晶振三次温度系数寄存器

仅供战略合作单位使用 绝密

RTC_ZETA	Offset+0x144	晶振四次温度系数低位寄存器
RTC_ZETA_H	Offset+0x148	晶振四次温度系数高位寄存器
结果输出寄存器组		
RTC_DOTAT	Offset+0x64	dota(T)=dota0 + alpha*(temp-xt0)^2
RTC_FPTR	Offset+0x74	PLL 补偿寄存器
RTC_FDTR1S	Offset+0x78	每 1S 补偿寄存器
RTC_FDTR30S	Offset+0x7C	每 30S 补偿寄存器
RTC_FDTR120S	Offset+0x84	每 120S 补偿寄存器
二次补偿寄存器组		
RTC_CALPS	Offset+0xCC	RTC 二次补偿使能寄存器，写入 8'hA8，T0~T9 寄存器才会起作用。
RTC_CAL_T0	Offset+0xD0	T0~T9 是 8bit 寄存器，在硬件自动温补基础上对 RTC 的误差做二次补偿，刻度是 0.25ppm； 补偿温度范围：T < -30℃
RTC_CAL_T1	Offset+0xD4	补偿温度范围：-30℃<= T <-20℃
RTC_CAL_T2	Offset+0xD8	补偿温度范围：-20℃<= T < -10℃
RTC_CAL_T3	Offset+0xDC	补偿温度范围：-10℃<= T < 0℃
RTC_CAL_T4	Offset+0xE0	补偿温度范围：0℃<= T <= 10℃
RTC_CAL_T5	Offset+0xE4	补偿温度范围：35℃< T <= 45℃
RTC_CAL_T6	Offset+0xE8	补偿温度范围：45℃< T <= 55℃
RTC_CAL_T7	Offset+0xEC	补偿温度范围：55℃< T <= 65℃
RTC_CAL_T8	Offset+0xF0	补偿温度范围： 65℃<T < =75℃
RTC_CAL_T9	Offset+0xF4	补偿温度范围：75℃<T <=85℃
RTC IO 口控制寄存器组		
RTC_IOEN	Offset+0x88	IO 口功能使能寄存器
RTC_IOMODE	Offset+0x8C	IO 口模式选择寄存器
TAMPERIE	Offset+0x160	开盖检测中断使能寄存器
TAMPERIF	Offset_0x164	开盖检测中断标志寄存器
KEYOUT_TK_CFG	Offset_0x1D4	KEYOUT 定时触发配置寄存器
KEYOUT_SREL	Offset_0x1D8	软件释放 KEYOUT 寄存器
开盖检测冻结时间寄存器组		
TAMPER1N0_TIME0	Offset+0x90	TAMPER1 口第一次下降沿冻结的时间(分钟，秒)寄存器
TAMPER1N0_TIME1	Offset+0x94	TAMPER1 口第一次下降沿冻结的时间(日，小时) 寄存器
TAMPER1N0_TIME2	Offset+0x98	TAMPER1 口第一次下降沿冻结的时间(年，月) 寄存器
TAMPER1P0_TIME0	Offset+0x9C	TAMPER1 口第一次上升沿冻结的时间分钟，秒) 寄存器
TAMPER1P0_TIME1	Offset+0xA0	TAMPER1 口第一次上升沿冻结的时间(日，小时) 寄存器

仅供战略合作单位使用 绝密

TAMPER1P0_TIME2	Offset+0xA4	TAMPER1 口第一次上升沿冻结的时间(年，月) 寄存器
TAMPER1N1_TIME0	Offset+0xA8	TAMPER1 口第二次下降沿冻结的时间(分钟，秒) 寄存器
TAMPER1N1_TIME1	Offset+0xAC	TAMPER1 口第二次下降沿冻结的时间(日，小时) 寄存器
TAMPER1N1_TIME2	Offset+0xB0	TAMPER1 口第二次下降沿冻结的时间(年，月) 寄存器
TAMPER1P1_TIME0	Offset+0xB4	TAMPER1 口第二次上升沿冻结的时间(分钟，秒) 寄存器
TAMPER1P1_TIME1	Offset+0xB8	TAMPER1 口第二次上升沿冻结的时间(日，小时) 寄存器
TAMPER1P1_TIME2	Offset+0xBC	TAMPER1 口第二次上升沿冻结的时间(年，月) 寄存器
TAMPER2N0_TIME0	Offset+0x100	TAMPER2 口第一次下降沿冻结的时间(分钟，秒) 寄存器
TAMPER2N0_TIME1	Offset+0x104	TAMPER2 口第一次下降沿冻结的时间(日，小时) 寄存器
TAMPER2N0_TIME2	Offset+0x108	TAMPER2 口第一次下降沿冻结的时间(年，月) 寄存器
TAMPER2P0_TIME0	Offset+0x10C	TAMPER2 口第一次上升沿冻结的时间(分钟，秒) 寄存器
TAMPER2P0_TIME1	Offset+0x110	TAMPER2 口第一次上升沿冻结的时间(日，小时) 寄存器
TAMPER2P0_TIME2	Offset+0x114	TAMPER2 口第一次上升沿冻结的时间(年，月) 寄存器
TAMPER2N1_TIME0	Offset+0x118	TAMPER2 口第二次下降沿冻结的时间(分钟，秒) 寄存器
TAMPER2N1_TIME1	Offset+0x11C	TAMPER2 口第二次下降沿冻结的时间(日，小时) 寄存器
TAMPER2N1_TIME2	Offset+0x120	TAMPER2 口第二次下降沿冻结的时间(年，月) 寄存器
TAMPER2P1_TIME0	Offset+0x124	TAMPER2 口第二次上升沿冻结的时间(分钟，秒) 寄存器
TAMPER2P1_TIME1	Offset+0x128	TAMPER2 口第二次上升沿冻结的时间(日，小时) 寄存器
TAMPER2P1_TIME2	Offset+0x12C	TAMPER2 口第二次上升沿冻结的时间(年，月) 寄存器
用户自定义寄存器组		
BKPPS	Offset+0x190	用户自定义寄存器写保护寄存器
BKP0	Offset+0x194	用户自定义寄存器 0，16bit
BKP1	Offset+0x198	用户自定义寄存器 1，16bit
BKP2	Offset+0x19C	用户自定义寄存器 2，16bit

仅供战略合作单位使用 绝密

BKP3	Offset+0x1A0	用户自定义寄存器 3，16bit
BKP4	Offset+0x1A4	用户自定义寄存器 4，16bit
BKP5	Offset+0x1A8	用户自定义寄存器 5，16bit
BKP6	Offset+0x1AC	用户自定义寄存器 6，16bit
BKP7	Offset+0x1B0	用户自定义寄存器 7，16bit
BKP8	Offset+0x1B4	用户自定义寄存器 8，16bit
BKP9	Offset+0x1B8	用户自定义寄存器 9，16bit
BKP10	Offset+0x1BC	用户自定义寄存器 10，16bit
BKP11	Offset+0x1C0	用户自定义寄存器 11，16bit
BKP12	Offset+0x1C4	用户自定义寄存器 12，16bit
BKP13	Offset+0x1C8	用户自定义寄存器 13，16bit
BKP14	Offset+0x1CC	用户自定义寄存器 14，16bit
BKP15	Offset+0x1D0	用户自定义寄存器 15，16bit

37.3.2 RTC 寄存器组

37.3.2.1 RTC_CTRL（0x00）

RTC 控制寄存器　偏移地址=0x00

比特位	名称	描述	读/写	复位值
31:13	---	预留	R	0
12	STF_TRIG	软件时间冻结功能 0：无效 1：触发时间冻结功能，硬件自动清零； 触发时间冻结功能，会把当前的年、月、日、时、分、秒、亚秒数值存储在寄存器 TAMPER2N1_TIME2~TAMPER2P1_TIME2（0x120~0x12C）； 如果使能第二路开盖检测功能，则 STF_TRIG 功能失效； 使能软件冻结功能后，需要等待 100us 或者读取 TAMPER_IF[4].STFIF 为 1 时，才能读取 0x120~0x12C 寄存器； RTC_IOEN[11:8]. PL02EN 写 0xE，也会把冻结的时间清零；	WO	0
11	---	保留，不要配置	RW	0
10	CALBUSY	RTC 校正计算忙。 =1 时表示 RTC 正在进行校正计算； =0 时表示 RTC 校正计算完成。 该位只读，每次校正时也会置高，无实际意义。	R	0
9	WRBUSY	RTC 寄存器写操作忙。写多个寄存器，不需要等待。 但是写入后读出，需要等待 WRBUSY 位从 1 变为 0 后，才能读回正确值。 因此建议应用程序在写万年历后统一等待 300us 后再读取（包括 RTC_SSC 寄存器）。	R	0
8	WRTC	RTC 寄存器组写允许： 0：禁止 RTC 寄存器写操作； 1：允许 RTC 寄存器写操作。	RW	0

仅供联合作单位使用 绝密

		注意：该位对 RTC 寄存器组 00~1C/3C/C4 有效，对 RTC_CTRL[7:0]、RTC_CTRL[12:11]、PLLOUT_CFG 也有效。 写万年历时间寄存器的两种方法： 1） 按照“年月日时分秒”顺序写，当写入秒寄存器后时间开始从写入时刻起累计，注意此种方法存在秒写入之前分钟翻转的可能，所以写入后要读出做校验； 2） 按照“秒分时年月日”顺序写，先写秒寄存器，万年历计数器被清零，只要在一秒内写入其他值，可以保证成功写入。 注 1：硬件对“年月日”有做合法性判断，不能按照“日月年”顺序写，只能连续写入“年月日”。 注 2：万年历时间寄存器的写入必须按照上述顺序来，并且一次时间写入要写完整的 6 个寄存器（年月日时分秒），不能仅仅更新部分（比如只写分和秒）。		
7:6	TSE	温度传感器允许位 00：禁止自动温补。只有 TSE=00 时，补偿寄存器组 44~60H 才可写。 01：启动自动温补。按照 TCP 的设置进行周期性温补。 10：启动用户温补模式 0，温度寄存器可更改，由用户填入温度值，用户每写一次温度寄存器启动一次温度补偿； 11： 启动用户温补模式 1，温度寄存器不可更改，每次写温度寄存器就启动一次温度补偿操作，温度寄存器的值由 SOC 测量得到。 注 1：用户温补模式 0 下，需要等待 RTC 校正不忙时， 才可启动温补，即要等待 RTC_CTRL 寄存器的 bit10 为 0 时，才能写温度寄存器。 注 2：用户温补模式 1 下，需要等待 SAR ADC 不忙时， 才可启动温补，即要等待 RTC_CTRL 寄存器的 bit10 和 SAR_STATUS 寄存器的 bit1 都为 0 时，才能写温度寄存器。	RW	00
5:3	TCP	温度补偿周期： 000:2s 001:10s 默认 010:20s 011:30s 100:1 分钟 101:2 分钟 110:5 分钟 111:10 分钟	RW	001
02:00	FOUT	RTC 输出信号控制位 000：不输出 001：输出 PLL 分频信号，支持输出 1Hz/2Hz/4Hz/8Hz/16Hz，具体频率由 PLLOUT_CFG 决定； 010：输出 LOSC 分频 1/30Hz 011：输出 LOSC 32768Hz 100：输出 LOSC 分频 16Hz 101：输出 LOSC 分频 8Hz 110：输出 LOSC 分频 4Hz 111：输出 LOSC 分频 1Hz。	RW	000

仅供协合作单位使用 绝密

		注：当相关 GPIO 配置为 RTCOUT 功能时，该 GPIO 输出由 FOUT 配置位控制。		

37.3.2.2 RTC_SC（0x04）

秒寄存器　偏移地址=0x04

比特位	名称	描述	读/写	复位值
31:07	---	预留	R	0
06:00	SC	存储时钟的秒值 BCD 码格式，SC[6:4]为秒值的十位，SC[3:0]为秒值的个位，秒值的范围为 0~59	RW	-

37.3.2.3 RTC_MN（0x08）

分钟寄存器　偏移地址=0x08

比特位	名称	描述	读/写	复位值
31:07	---	预留	R	0
06:00	MN	存储时钟的分钟值 BCD 码格式，MN[6:4]为分钟值的十位，MN[3:0]为分钟值的个位，分钟值的范围为 0~59	RW	-

37.3.2.4 RTC_HR（0x0C）

小时寄存器　偏移地址=0x0C

比特位	名称	描述	读/写	复位值
31:06	---	预留	R	0
05:00	HR	存储时钟的小时值 BCD 码格式，**HR[5:4]**为小时值的十位，**HR[3:0]**为小时值的个位，小时值的范围为 0~23。	RW	-

37.3.2.5 RTC_DT（0x10）

日期寄存器　偏移地址=0x10

比特位	名称	描述	读/写	复位值
31:06	---	预留	R	0
05:00	DT	存储时钟的日期值 BCD 码格式，DT[5:4]为日期值的十位，DT[3:0]为日期值的个位，日期值的范围为 1~31。	RW	-

37.3.2.6 RTC_MO（0x14）

月份寄存器　偏移地址=0x14

比特位	名称	描述	读/写	复位值
31:05	---	预留	R	0

仅供战略合作单位使用 绝密

04:00	MO	存储时钟的月份值 BCD 码格式，MO[4]为月份值的十位，M0[3:0]为月份值的个位，月份值的范围为 1~12	RW	-

37.3.2.7 RTC_YR（0x18）

年份寄存器　偏移地址=0x18

比特位	名称	描述	读/写	复位值
31:08	---	预留	R	0
07:00	YR	存储时钟的年份值 BCD 码格式，YR[7:4]为年份值的十位，YR[3:0]为年份值的个位，年份值的范围为 0~99。	RW	-

37.3.2.8 RTC_DW（0x1C）

星期寄存器

比特位	名称	描述	读/写	复位值
31:03	---	预留	R	0
02:00	DW	存储当前日期所对应的星期。 DW[2:0]的计数循环为 0-1-2-3-4-5-6-0-1-2-...。	RW	-

37.3.2.9 RTC_SSC （0x158）

亚秒寄存器　偏移地址=0x158

比特位	名称	描述	读/写	复位值
31:16	---	预留	R	0
15:00	SSC	存储时钟的亚秒级数值 二进制数值，1LSB=30.518us 当系统时钟为 32K 时，直接读取亚秒寄存器会出错，故建议该系统时钟下不要读取亚秒寄存器。	R	-

37.3.2.10 RTC_CNT1（0x20）

RTC 定时寄存器 1　偏移地址= 0x20

比特位	名称	描述	读/写	复位值
31:11	---	预留	R	0
10	DBGSTB	定时器 1 与 CPU 联动暂停功能 0: CPU 进入 halted 状态，不影响定时器 1 计数 1: CPU 进入 halted 状态，定时器 1 暂停计数；CPU 退出 halted 状态后，定时器 1 继续计数；	RW	0
9	--	保留	R	0
8	CNT1PD	定时器 1 开关信号 0: 开启定时器 1 1: 关闭定时器 1 注：1 秒定时来自万年历秒中断，关闭后重新开启时计数器会	RW	0

仅供战略合作单位使用 绝密

		重新开始计（刻度 1s）		
7:00	CNT1	定时器 1 计数器预设值 无符号数，计数单位为 1s。当计数值=(CNT+1)时，置位 RTCCNT1F 标志。（最小可以每 1 秒产生一次中断，最大可以每 256 秒产生一次中断） 注 1：该定时器在 RTC 校正后是准确的。 注 2：1s 的源头根据 RTC_IE.RTC_1S_SEL 位得配置决定。 注 3：由于定时器计数与秒同步，启动定时后，首次定时会有误差，最大误差为 1s，之后定时准确。	RW	0

37.3.2.11 RTC_CNT2（0x24）

RTC 定时寄存器 2　偏移地址= 0x24

比特位	名称	描述	读/写	复位值
31:11	---	预留	R	0
10	DBGSTB	定时器 2 与 cpu 联动暂停功能 0: CPU 进入 halted 状态，不影响定时器 2 计数 1: CPU 进入 halted 状态，定时器 2 暂停计数；CPU 退出 halted 状态，定时器 2 继续计数；	RW	0
09	CNT2_CLK_SEL	定时器 2 时钟源选择 0：32768Hz 1：RCL	RW	0
08	CNT2PD	定时器 2 开关信号 0: 开启定时器 2 1: 关闭定时器 2，重新开启时计数器会重新开始计（刻度 1/256s）	RW	0
07:00	CNT2	定时器 2 计数器预设值 无符号数，计数单位为 1/256s。当计数值=(CNT+1)时，置位 RTCCNT2F 标志。（最小可以每 1/256 秒产生一次中断，最大可以每 1 秒产生一次中断） 注 1：该定时器源自 32768Hz 晶体，未经校正，有一定误差。 注 2：由于定时器计数与秒同步，启动定时后，首次定时会有误差，最大误差为 1/256s，之后定时准确。	RW	0

37.3.2.12 RTC_SCA（0x28）

秒闹钟寄存器　偏移地址= 0x28

比特位	名称	描述	读/写	复位值
31:07	---	预留	R	0
06:00	SCA	秒闹钟值 BCD 码格式，SCA[6:4]为秒值的十位，SCA[3:0]为秒值的个位，秒值的范围为 0~59	RW	0

仅供锐能微合作单位使用 保密

37.3.2.13 RTC_MNA（0x2C）

分钟闹钟寄存器　偏移地址=0x2C

比特位	名称	描述	读/写	复位值
31:07	---	预留	R	0
06:00	MNA	分钟闹钟值 BCD 码格式，MNA[6:4]为分钟值的十位，MNA[3:0]为分钟值的个位，分钟值的范围为 0~59	RW	0

37.3.2.14 RTC_HRA（0x30）

小时闹钟寄存器　偏移地址=0x30

比特位	名称	描述	读/写	复位值
31:06	---	预留	R	0
05:00	HRA	小时闹钟值 BCD 码格式，HRA[5:4]为小时值的十位，HRA[3:0]为小时值的个位，小时值的范围为 0~23。	RW	0

37.3.2.15 RTC_IE（0x34）

RTC 中断使能寄存器　偏移地址=0x34

比特位	名称	描述	读/写	复位值
31:10	---	预留	R	0
9	RTC_1S_SEL	秒中断和 CNT1 计数来源选择： =0：根据系统时钟模式：高频模式下选择 pll_1hz，非高频模式下选择 RTC 秒脉冲 =1：选择 RTC 的秒脉冲 注 1：pll_1hz 和秒寄存器更新不同步，RTC 秒脉冲与秒寄存器同步。建议客户配置该寄存器为 1，选择 RTC 的秒脉冲。 注 2：秒中断和 CNT1 计数源都是由 RTC_1S_SEL 配置，但两个功能为独立功能；	RW	0
8	IECLKEN	RTC 中断产生时钟使能； 当 RTC_IE[8:0]任何一位为高时，中断模块时钟打开； 当 RTC_IE[8:0]全部为低时，中断模块时钟才关闭； =0，不使能 =1，使能 注：清除 RTC_IF 的中断标志位也需要打开中断模块时钟；	RW	0
7	MOIE	月份中断使能 0：不使能 1：使能	RW	0
6	DTIE	日期中断使能 0：不使能 1：使能	RW	0
5	HRIE	小时中断使能	RW	0

仅供锐能微合作单位使用 绝密

		0：不使能 1：使能		
4	MNIE	分钟中断使能 0：不使能 1：使能	RW	0
3	SCIE	秒中断使能 0：不使能 1：使能 注：当 RTC-IE.RTC_1S_SEL 为 0 即选择 pll_1hz 为秒中断源时，秒中断与秒寄存器更新不同步，秒中断不一定在秒计数起始点产生，可在秒计数的任意时刻产生。当 RTC_IE. RTC_1S_SEL 为 1 即选择 RTC 秒脉冲为秒中断源时，秒中断与秒寄存器更新一致 。建议选择 RTC_IE. RTC_1S_SEL 为 1。	RW	0
2	RTCCNT2IE	RTC 定时器 2 中断使能 0：不使能 1：使能	RW	0
1	RTCCNT1IE	RTC 定时器 1 中断使能 0：不使能 1：使能	RW	0
0	ALMIE	闹钟事件中断使能 0：不使能 1：使能	RW	0

37.3.2.16 RTC_IF（0x38）

RTC 中断标志寄存器　偏移地址=0x38

比特位	名称	描述	读/写	复位值
31:12	---	预留	R	0
7	MOF	月份中断标志位 0：月份计数器未加 1 1：月份计数器加 1 Note：写 1 清零	RW	0
6	DTF	日期中断标志位 0：日期计数器未加 1 1：日期计数器加 1 Note：写 1 清零	RW	0
5	HRF	小时中断标志位 0：小时计数器未加 1 1：小时计数器加 1 Note：写 1 清零	RW	0
4	MNF	分钟中断标志位 0：分钟计数器未加 1	RW	0

仅供联合作单位使用 绝密

		1：分钟计数器加 1 Note：写 1 清零		
3	SCF	秒中断标志位 0：秒计数器未加 1 1：秒计数器加 1 Note：写 1 清零	RW	0
2	RTCCNT2F	RTC 定时器 2 中断标志位 0：定时器 2 中断未发生 1：定时器 2 中断发生 Note：写 1 清零	RW	0
1	RTCCNT1F	RTC 定时器 1 中断标志位 0：定时器 1 中断未发生 1：定时器 1 中断发生 Note：写 1 清零	RW	0
0	ALMF	闹钟事件标志位，与实时时钟匹配的闹钟事件发生 0：闹钟事件未发生 1：闹钟事件发生 Note：写 1 清零	RW	0

当中断模块时钟开启时，中断标志寄存器标志才生效，参考 RTC_IE 寄存器的配置选择是否开启时钟。
当中断模块时钟关闭时，中断标志位不能写 1 清零；请在关闭中断模块时钟前，先把中断标志位写 1 清零。

37.3.2.17 RTC_TEMP（0x3C）

当前温度寄存器　偏移地址=0x3C

比特位	名称	描述	读/写	复位值
31:10	---	预留	R	0

15:00	TEMP	当前温度值。
		Bit9 为符号位；Bit8~2 为整数位；Bit1~0 为小数位。
		// Temp[9]　Temp[8:2]　Temp[1]　Temp[0]
		// 符号　-128℃~127℃　0.5℃　0.25℃
		表示范围：-128℃~+127.75℃
		温度换算公式：若符号位为 0，则温度= TEMP/4；若符号位为 1，则温度=(TEMP-2^10)/4
		TSE=00：禁止自动温补。该寄存器无效，读出的值无意义。
		TSE=01：按照 TCP 设置周期自动温补。该寄存器显示的是该测量周期的温度值。
		TSE=10：启动用户温补模式 0，温度寄存器可更改，由用户填入温度值，用户每写一次温度寄存器启动一次温度补偿。
		TSE=11： 启动用户温补模式 1，温度寄存器不可更改，每次写温度寄存器就启动一次温度补偿操作，温度寄存器的值由 MCU 测量得到。
		注 1：当 RTC_CTRL 寄存器的 bit10 为 0 时，才能写 RTC_TEMP 寄存器。
		注 2：在用户温补模式 0 下，并且当 RTC_MODE1=16'hEA65 时，
			RW	-

仅供联合汽车电子使用 绝密

		启用四次曲线补偿，此时 TEMP 扩展为 16bit 数，bit15 是符号位，最小刻度为 0.25℃/2^6=0.00390625℃；否则仍然默认为 10bit 可写寄存器。TEMP 扩展为 16bit 后，温度换算公式：若符号位为 0，则温度= TEMP/2^8；若符号位为 1，则温度=(TEMP-2^16)/2^8		

37.3.2.18 RTC_TEMP2（0xF8）

当前温度寄存器 2　偏移地址=0xF8

比特位	名称	描述	读/写	复位值
31:12	---	预留	R	0
11:00	TEMP2	当前温度值。 Bit11 为符号位；Bit10~4 为整数位；Bit3~0 为小数位。 // 符 号　　-128℃~127℃　0.5℃　0.25℃℃　0.125℃　0.0625℃ 表示范围：-128℃~+127.75℃ 温度换算公式：若符号位为 0，则温度= TEMP2/16；若符号位为 1，则温度=(TEMP2-2^12)/16	R	-

37.3.2.19 RTC_TEMPOS（0xC4）

offset 校正寄存器　偏移地址=0xC4

比特位	名称	描述	读/写	复位值
31:06	---	预留	R	0
05:00	TEMPOS	当 TSE 等于 01 或者 11 时，温度寄存器 TEMP 读出的值=实际计算值+TEMPOS/4。 TEMPOS 是有符号数，用于对温度进行 offset 校正。 该寄存器为二进制补码格式，Bit5 为符号位，校正刻度 0.25℃，要使温度值改变 t（℃），则应填入 TEMPOS=t*4； 校正范围是：-8℃~ + 7.75℃。	RW	0

37.3.2.20 RTC_TPSIN（0xC8）

温度 ADC 输入测量值　偏移地址=0xC8

比特位	名称	描述	读/写	复位值
31:13	---	预留	R	0
12:00	TPSIN	该寄存器存放的是 SAR ADC 输入给 RTC 的测量值。 参见模拟外设模块中关于 TPSIN 的描述。 RTC 自动温补时温度测量方式（改变 bias 电流）选择： 000:先选择 bias 电流为 2uA，测试 5 个值并求和得到 D1； 再选择 bias 电流为 4uA，测试 5 个值并求和得到 D2； 得到测量值 ADCO=2*D1-D2 传递给 RTC； RTC 将 ADCO 除以 5 后得到 TPSIN，然后计算温度值。 001:选择 bias 电流为 2uA，测试 5 个值并求和得到 ADCO； ADCO 传递给 RTC；	R	-

仅供锐能合作单位使用 绝密

		RTC 将 ADCO 除以 5 后得到 TPSIN，然后计算温度值。 010:选择 bias 电流为 4uA，测试 5 个值并求和得到 ADCO； ADCO 传递给 RTC； RTC 将 ADCO 除以 5 后得到 TPSIN，然后计算温度值。 011：同 00 100：选择 ibias 电流为 2uA，测试 10 个值，求平均为 TPSIN； 101：选择 ibias 电流为 4us，测试 10 个值，求平均为 TPSIN； 110：选择 ibias 电流为 2uA，测试 20 个值，求平均为 TPSIN； 111：选择 ibias 电流为 4uA，测试 20 个值，求平均为 TPSIN； 备注：TPSIN 的具体值可在 RTC 模块读到。		

37.3.2.21 TPS_START（0x150）

测温启动寄存器　偏移地址=0x150

比特位	名称	描述	读/写	复位值
31:1	---	预留	R	0
0	START	1：启动 SAR 进行 TPS 测温，并且数字电路根据温度公式计算出温度值，输出到温度寄存器 RTC_TEMP3。 0：无效 注 1：该寄存器仅在用户温补模式 0 下有效，仅启动测温不进行温补，方便应用上获取温度进行软件平均。 注 2：测温启动后，需等 4.5ms 才能完成测温；需在启动 测量 4.5ms 后查询 RTC->CTRL 的 bit10（Cal_busy 位）（不能立即查询），为 0 后获取 RTC_TEMP3 温度寄存器 3 值；查询超时时间，建议在 10ms 以上。	WO	0

37.3.2.22 RTC_TEMP3（0x154）

温度寄存器 3　偏移地址=0x154

比特位	名称	描述	读/写	复位值
31:12	---	预留	R	0

11:0	TEMP	温度寄存器
		在用户温补模式 0 下，软件配置 TPS_START 信号启动测温后，等待 CALBUSY=0，可从该寄存器获取当次测温计算得到的温度值。
		Bit11 为符号位；Bit10~4 为整数位；Bit3~0 为小数位。
		// Temp[11] Temp[10:4] Temp[3] Temp[2] Temp[1] Temp[0]
		// 符号 -128℃~127℃ 0.5℃ 0.25℃℃ 0.125℃ 0.0625℃
		表示范围：-128℃~+127.75℃
		温度换算公式：若符号位为 0，则温度= TEMP2/16；若符号位为 1，则温度=(TEMP2-2^12)/16
			R	0

仅供锐能合作伙伴使用 绝密

37.3.2.23 PLLOUT_CFG（0x168）

PLLOUT 配置寄存器　偏移地址=0x168
该寄存器为 VCC 域寄存器，用 VCC 域的时钟和复位，受 CPU 复位影响，不受 VBAT 复位影响；
寄存器受 RTC_CTRL[8]写保护；

比特位	名称	描述	读/写	复位值
31:3	---	预留	R	0
2:0	FREQ_SEL	PLL 分频信号输出选择 3'b000: 输出 1Hz 3'b001：输出 2Hz 3'b010：输出 4Hz 3'b011：输出 8Hz 3'b100：输出 16Hz 其他：输出 1Hz； 注：该配置位选择 PLL 分频信号，由 RTC_CTRL 寄存器的 FOUT 配置位控制是否输出。	RW	0

1.3.1.1 LOSC_CFG1（0x6C）

LOSC 配置寄存器　偏移地址= 0x6C

比特位	名称	描述	读/写	复位值
31:16	---	预留	R	0
10	VCC_BOI_FLAG	=0：正常； =1，VCC 曾发生过掉电； 写 1 清零 应用时，如果使用该标志，上电时，软件需先将该标志位清除，再进行应用。	RW	0
9	LOSC_FAIL	=0：LOSC 正常 =1：LOSC 曾发生过停振 写 1 清零。 应用时，如果使用该标志，上电时，软件需先将该标志位清除，再进行应用。	RW	0
8	LOSC_WEN	=0：LOSC_PD 不可写 =1：LOSC_PD 可写 当 LOSC_WEN 为 1 时 bit[7:0]可写。	RW	0
7:0	LOSC_PD	LOSC 使能位： =其他： LOSC 打开； =8'ha8：LOSC 关闭。备注：同时也是外灌时钟使能信号，LOSC_PD 有效时使能外灌时钟。 设计思路： 写入：当 LOSC_PD 写入值时，会将 LOSC_PD 8bit 写入值拷贝 3 份存放在一个 24bit 寄存器，当这个 24bit 寄存器等于 24'ha8a8a8 时，pwd_losc 有效，关闭 LOSC，否则不关闭 LOSC。	RW	0

仅供战略合作单位使用 绝密

		读回：当 24bit 寄存器内 3 个 8bit 备份值相等时，读回的是低 8bit 的值，否则读到 0。 关闭 LOSC 并使能外灌功能步骤： LOSC_CFG1 = (1<<8); LOSC_CFG1 = (0xa8<<0);		

注：如果使用外灌 32.768khz 时钟，需要从 XI 灌入，同时要关闭芯片的起振电路（即关闭 LOSC 使能位）。

37.3.3 二次曲线补偿寄存器组

37.3.3.1 RTC_PS（0x40）

补偿寄存器密码保护 偏移地址=0x40

比特位	名称	描述	读/写	复位值
31:08	---	预留	R	0
07:00	RTC_PS	当 RTC_PS=8'h8E 时，补偿寄存器 44H~60H、80H、130H~148H 才可写； 当 RTC_PS=其他值时，补偿寄存器 44H~60H、80H、130H~148H 不可写。	RW	0

二次曲线补偿寄存器组：

37.3.3.2 RTC_DOTA0（0x48）（boot 配置）

初始频率偏差校正寄存器 偏移地址=0x48

比特位	名称	描述	读/写	复位值
31:16	---	预留	R	0
15:0	DOTA0	初始频率偏差校正值 DOTA0 为有符号二进制补码格式，bit12 为符号位 DOTA0 = round(σ0*32)，其中σ0 单位为 ppm，可表示范围：-1024ppm –1023.96785ppm。分辨度为 0.03125ppm。 示例：初始频率偏差σ0=-6ppm，校正值 DOTA0=0xff40 注：大部分 32768 晶振典型值为±20ppm，最大值为±30ppm）	RW	0

注：只有 VBAT 上下电复位，会将该寄存器恢复到默认值，其它复位不会恢复。
用户对 RTC 的初始频率偏差进行校准时，建议用户调用锐能微库函数"void RtcWriteDota(uint16_t dota)；"，该库函数除了具备对 DOTA0 寄存器校准功能，还具备对 vbat 域配置寄存器做有效管理的功能，可以确保 VBAT 域相关参数被正确写入，这对于 VBAT 上电比 VCC 慢的应用尤其重要。

37.3.3.3 RTC_ALPHAL（0x4C）（boot 配置）

晶振低温部分温度系数寄存器 偏移地址=0x4C

比特位	名称	描述	读/写	复位值
31:11	---	预留	R	0
10:00	ALPHAL	晶振频率温度系数的低温部分温度系数，即-40℃到 T0 这一段的温度系数。（格式为无符号二进制） ALPHAL = round(α *2048*16)（单位为 ppm/℃^{2}, 一般温度系数	RW	0

仅供联合作业单位使用 绝密

		为-0.034ppm/℃²）（α 可表示范围：0 – 0.0625 ppm/℃²）		

只有 VBAT 上下电复位能起作用，bootrom 会修改该值。
0.034*2048*16*（T-T0）^2=0.034*2048*16*（-40-25）^2=4707123.2　约为 143.65ppm
round(0.034*2048*16)*（T-T0）^2=round(0.034*2048*16)*（-40-25）^2=1114*4225=4706650　约为 143.635ppm
误差为 0.02ppm

37.3.3.4 RTC_ALPHAH（0x50）（boot 配置）

晶振高温部分温度系数寄存器　偏移地址=0x50

比特位	名称	描述	读/写	复位值
31:11	---	预留	R	0
10:00	ALPHAH	晶振频率温度系数的高温部分温度系数，即 T0 到 85℃这一段的温度系数。（格式为无符号二进制） ALPHAH = round(α *2048*16)（单位为 ppm/℃², 一般温度系数为-0.034ppm/℃²）（α 可表示范围：0 – 0.0625 ppm/℃²）	RW	0

只有 VBAT 上下电复位能起作用，bootrom 会修改该值。

37.3.3.5 RTC_XT0（0x54）（boot 配置）

晶振温度曲线顶点温度寄存器　偏移地址=0x54

比特位	名称	描述	读/写	复位值
31:07	---	预留	R	0
06:00	XT0	晶振温度曲线（二次曲线）顶点温度值（格式为无符号数） XT0 = round(T_0 *4)（T_0 单位为℃）（T_0 可表示范围：0 – 31.75℃） （分辨度为 0.25 度。 实际上应该写入 25±5 的值。	RW	-

37.3.3.6 RTC_TADJ（0x58）（boot 配置）

量产温度单点校正寄存器　偏移地址=0x58

比特位	名称	描述	读/写	复位值
31:10	---	预留	R	0
10:0	TADJ	量产温度单点校正参数（格式为无符号二进制） 量产平台根据 TADJ = $\frac{T_0+273}{D_0+1021}$ 算出校正参数。 DATA = round(2^11*TADJ*4)（TADJ 单位为℃/LSB）（TADJ 可表示范围：0 – 0.249。 温度曲线的斜率 k 在 0.1859 – 0.2055 时对应于 0℃温度偏差为 260-290k）（1℃的变化大约为 1ppm。TADJ 的精度为 0.0001，能保证温度计算结果的精度为 0.125℃）	RW	-

仅供战略合作单位使用 绝密

37.3.3.7 RTC_ZT（0x60）（boot 配置）

零度设置寄存器、ADC offset 校正寄存器　偏移地址=0x60

比特位	名称	描述	读/写	复位值
31:15	---	预留	R	-
14:09	ADCOS[5:0]	该寄存器对计算温度的 ADC 采样值做 offset 校正，ADC 采样值为 10bit，ADCOS 与其低位对齐相加，ADCOS[5]是符号位。	RW	-
08:00	ZT	为设计预留 option，一般情况下，该寄存器应该写入 273（十进制）.	RW	-

37.3.4 四次曲线补偿寄存器组

四次曲线补偿寄存器组寄存器配置，需要先配置 RTC_PS=8'h8E，写使能生效后才可以配置。
四次曲线补偿初始偏差校正同二次曲线补偿寄存器 RTC_DOTA0，应用需要注意。

37.3.4.1 RTC_MODE1（0x130）

温补补偿曲线选择寄存器　偏移地址=0x130

比特位	名称	描述	读/写	复位值
31:16	---	预留	R	0
15:0	CURVE_SEL	温度补偿曲线选择 =16'hEA65：启用四次曲线补偿，使用 0x134~0x144 寄存器 =其他值：使用二次曲线补偿，起作用的寄存器是 0x4C/0x50/0x54。	RW	0

37.3.4.2 RTC_XT1（0x134）

晶振温度曲线顶点温度寄存器　偏移地址=0x134

比特位	名称	描述	读/写	复位值
31:13	---	预留	R	0
12:0	XT1	晶振温度曲线（二次曲线）顶点温度值（格式为无符号数） XT0 = round(T_0 *256)（ T_0 单位为℃）（ T_0 可表示范围：0 – 31.99609375℃）（分辨度为 0.00390625 度）。 典型值为 25℃。	RW	-

37.3.4.3 RTC_ALPHA（0x138）

晶振一次温度系数寄存器　偏移地址=0x138

比特位	名称	描述	读/写	复位值
31:16	---	预留	R	0
15:0	ALPHA	晶振频率温度系数的一次系数 α，典型值为-0.017ppm/℃, 最大	RW	0

仅供战略合作单位使用 绝密

		0.012，最小-0.052。（格式为有符号二进制，注意一次系数可能为正，也可能为负。单位为 ppm/℃） 如果α为正，那么： ALPHA = round(α*2^15*8) 如果α为负，那么： ALPHA = round(2^16+α*2^15*8) α用 16 位有符号数表示，归一化值放大了 8 倍，可以表示的范围是：±0~0.125ppm/℃ 一个 LSB 代表：1/2^18=3.8*10^-6 ppm/℃， 量化误差最大影响为：LSB*（40+25）=0.00025ppm，可以忽略。		

37.3.4.4 RTC_BETA（0x13C）

晶振二次温度系数寄存器　偏移地址=0x13C

比特位	名称	描述	读/写	复位值
31:15	---	预留	R	0
14:0	BETA	晶振频率温度系数的二次系数β，典型值为-0.0334ppm/℃2, 最大-0.0332，最小-0.0336。（二次系数都为负值，格式定义为无符号二进制。单位为 ppm/℃2） β正常都为负，寄存器应该写入： BETA = round(-β*2^15*16) β用 16 位无符号数表示，归一化值放大了 16 倍，可以表示的范围是：0~-0.0625 ppm/℃，注意 bit15 只能为 0。 一个 LSB 代表：1/2^19=1.9073*10^-6 ppm/℃， 量化误差最大影响为：LSB*(40+25)^2=0.00806ppm，可以忽略。	RW	0

37.3.4.5 RTC_GAMMA（0x140）

晶振三次温度系数寄存器　偏移地址=0x140

比特位	名称	描述	读/写	复位值
31:16	---	预留	R	0
15:0	GAMMA	晶振频率温度系数的三次系数γ，精工晶振参数表典型值为-4.9*10^-5ppm/℃^{3}，最大-4.4*10^-5ppm/℃^{3}，最小-5.210^-5ppm/℃^{3}。实测值为-6.3*10^-5ppm/℃^{3}。（格式为仍然使用有符号二进制表示） γ正常都为负，那么寄存器应该写入： GAMMA = round(2^16+γ*2^15*2048*4) γ用 16 位有符号数表示，归一化值放大了 8192 倍，可以表示的范围是：±0~12.207^-5 ppm/℃ 一个 LSB 代表：1/2^28=0.37253*10^-8 ppm/℃，	RW	0

仅供战略合作单位使用 绝密

		量化误差最大影响为：LSB*(40+25)^3=0.001023ppm，可以忽略。		

37.3.4.6 RTC_ZETA（0x144）

晶振四次温度系数寄存器　偏移地址=0x144

比特位	名称	描述	读/写	复位值
31:16	---	预留	R	0
15:0	ZETA	{ZETA_H[1:0],ZETA[15:0]}为晶振频率温度系数的四次系数ζ， 实测值为 4.692437*10^-7ppm/℃^{4}。精工晶振参数表无此参数。（格式为仍然使用有符号二进制表示） ζ 如果为正，那么寄存器应该写入： ZETA = round(ζ *2^15*65536*8) ζ 如果为负，那么寄存器应该写入： ZETA = round(2^16+ζ *2^15*65536*8) ζ 用 18 位有符号数表示，归一化值放大了 65536*8 倍，可以表示的范围是：±0~7.6294*10^-6 ppm/℃。注意：实际上四次曲线不必有这么大的表示范围，填入过大的值会造成 DotaT 寄存器溢出，并无实际意义。 一个 LSB 代表：1/2^34=5.8208*10^-11 ppm/℃， 量化误差最大影响为：LSB*(40+25)^4=0.001039ppm，可以忽略。	RW	0

注意：参考资料所列参数推算为 1.22*10^-8

37.3.4.7 RTC_ZETA_H（0x148）

晶振四次温度系数高位寄存器　偏移地址=0x148

比特位	名称	描述	读/写	复位值
31:2	---	预留	R	0
1:0	ZETA_H	晶振频率温度系数的四次系数ζ 的高 2bit 数值，具体描述请见 RTC_ZETA	RW	0

注意：参考资料所列参数推算为 1.22*10^-8

37.3.5 结果输出寄存器组

37.3.5.1 RTC_DOTAT（0x64）

补偿总量寄存器　偏移地址=0x64

比特位	名称	描述	读/写	复位值
31:16	---	预留	R	0

仅供成都合作单位使用 绝密

15:0	DOTAT	二次曲线计算原理：
		dotat[15:0]/32=dota0[12:0] /32+
		alpha[10:0]/ (2048*16)* (temp[9:0]/4-{3'h0,xt0[6:0] }/4)^2
		
		// dota0[12:0]=round[dota00*32] 范围：-128ppm –127.96875ppm
		// alph[10:0]=round[alph*2048*16] 范围：alph=0~0.034~0.0625(no sign)
		// temp[9:0]=T*4(sign) 范围：-128 度~+127.75 度
		// xt0=T0*4(no sign) 范围：0 – 31.5℃
		
		数据格式：
		15 14~5 4:0
		符号 ppm 0.03125ppm
		表示范围：-1024ppm ~ 1023.96785ppm
		实际表示范围：
		Dota0 一般为 20~30ppm，alpha 为 0.034 左右，temp 范围是-40~85℃，xt0 一般为 25℃左右。
		Dotat 实际范围一般在 128ppm 以内。
		
		四次曲线计算原理：
		dotat[15:0]/32=dota0[12:0]/32 +
		alpha[15:0]/(2^15*8) * (temp[9:0]/4- xt1[12:0]/256)+
		beta[14:0]/(-2^15*16)* (temp[9:0]/4-xt1[12:0] / 256)^2+
		gamma[15:0]/(2^15*2048*4) * (temp[9:0]/4-{xt1[12:0]/256 })^3+
		zeta[17:0]/(2^15*65536*8) * (temp[9:0]/4-{xt1[12:0]/256})^4
		
		// dota0[12:0]=round[dota00*32] 范围：-128ppm –127.96875ppm
		// alph[15:0]=round[alph*2^15*8] 范围：±0~0.125 ppm/℃ (sign)
		//beta[14:0]=round(-beta*2^15*16)范围：0~-0.0625 ppm/℃（no sign）
		//gamma[15:0]=round(2^16+gamma*2^15*2048*4) 范围：±0~12.207^-5 ppm/℃(sign)
		//zeta[15:0]=round(2^16+zeta*2^15*65536*8) 范 围 ： ±0~7.6294^-6 ppm/℃(sign)
		// temp[9:0]=T*4(sign) 范围：-128℃~+127.75℃
		// xt1=T0*256(no sign) 范围：0 – 31.99609375℃）
			R	-

37.3.5.2 RTC_ FPTR（0x74）（修改）

PLL 补偿寄存器 偏移地址=0x74

比特位	名称	描述	读/写	复位值
31:17	---	预留	R	0
16:0	FPTR	PLL 补偿寄存器 fptr=fix(dota(T)/0.01697ppm) 有符号数，代表 PLL 模式时每 1S	R	0

仅供联合作业单位使用 绝密

		需要补偿的时钟周期数。		

37.3.5.3 RTC_ FDTR1S（0x78）

每 1S 补偿寄存器　偏移地址=0x78

比特位	名称	描述	读/写	复位值
31:6	---	预留	R	0
5:0	RTC_FDTR1S	每 1S 补偿寄存器 RTC_FDTR1S=fix(dotat/30.5175) 负值需要转换为二进制补码格式。	R	0

37.3.5.4 RTC_ FDTR30S（0x7C）

每 30S 补偿寄存器　偏移地址=0x7C

比特位	名称	描述	读/写	复位值
31:7	---	预留	R	0
6:0	RTC_FDTR30S	每隔 30s 时的数字补偿量： 每 30S 补偿寄存器 1S 补偿的余量 A= (dotat – FDTR1S* 30.5175) 每隔 30S 需要多补偿的量 B=fix(A/1.017257) 每隔 30S 补偿寄存器的值 FDTR30S= FDRT1S +B 举例：如果 dotat=50ppm，那么 FDTR1S=1， 1S 补偿的余量 A= (50 - fix(50/30.5) * 30.5)=19.5 每隔 30S 需要多补偿的量 B=fix(19.5/1.01725)=19 每隔 30S 补偿寄存器的值 FDTR30S= FDRT1S +19=20 如果 dotat=-50ppm，那么 FDTR1S=-1， 1S 补偿的余量 A= (-50 - fix(-50/30.5) * 30.5)=-19.5 每隔 30S 需要多补偿的量 B=fix(-19.5/1.01725)=-19 每隔 30S 补偿寄存器的值 FDTR30S= FDRT1S -19=-20 负值需要转换为二进制补码格式。	R	0

37.3.5.5 RTC_ FDTR120S（0x84）

每 120S 补偿寄存器　偏移地址=0x84

比特位	名称	描述	读/写	复位值
31:9	---	预留	R	0
8:0	RTC_FDTR120S	每隔 120s 时的数字补偿量： 每 120S 补偿寄存器 1S 和 30S 补偿的余量 A= (dotat - FDTR1S * 30.5 - (FDTR30S - FDTR1S) * 1.01725) 每隔 120S 需要多补偿的量 B=fix(A/0.254313) 每隔 120S 补偿寄存器的值 FDTR120S= FDTR30S+B	R	-

仅供战略合作客户使用 绝密

37.3.6 二次补偿寄存器组

37.3.6.1 RTC_CALPS（0xCC）

二次补偿使能寄存器　偏移地址=0xCC

比特位	名称	描述	读/写	复位值
31:8	---	预留	R	0
7:0	CALPS	RTC 二次补偿使能位 =8'hA8，T0~T9 寄存器加入温补计算 =其他值，T0~T9 不会加入温补计算	RW	0

37.3.6.2 RTC_CAL_T0~T9（0xD0~0xF4）

二次补偿区间补偿寄存器 0~9　偏移地址=0xD0~0xF4

比特位	名称	描述	读/写	复位值
31:8	---	预留	R	0
7:0	CAL_T0~T9	在硬件自动温补基础上对 RTC 的误差做二次补偿，T0~T9 寄存器为二进制补码格式，Bit7 为符号位，刻度是 0.25ppm； T0 补偿温度范围：T < -30℃ T1 补偿温度范围：-30℃<= T <-20℃ T2 补偿温度范围：-20℃<= T < -10℃ T3 补偿温度范围：-10℃<= T < 0℃ T4 补偿温度范围：0℃<= T <= 10℃ T5 补偿温度范围：35℃< T < =45℃ T6 补偿温度范围：45℃< T <= 55℃ T7 补偿温度范围：55℃< T < =65℃ T8 补偿温度范围：65℃< T < =75℃ T9 补偿温度范围：75℃<T <=85℃	RW	0

37.3.7 RTC IO 口控制寄存器组

37.3.7.1 RTC_IOEN（0x88）

RTC IO 口功能使能寄存器　偏移地址=0x88

RTC_IOMODE.PADEN_PS=4'hB 时，该寄存器可写。

比特位	名称	描述	读/写	复位值
31:16	--	保留	R	0
15:12	PL03EN	PL03 VBAT 域复用功能配置 由{ANA_PAD[2],RTC_IOEN[15:12]}决定 VBAT 域复用功能，优先级高于 VCC 域配置 =5'h1x，选择为 SARADC 的 AIN7 输入 =5'h0b，选择为 KEYOUT 输出 =其他值，用作通用 GPIOL，功能由 GPIOLx 寄存器决定，详见 GPIO 章节描述	RW	0
11:8	PL02EN	PL02 VBAT 域复用功能配置	RW	0x0

仅供战略合作单位使用 绝密

		=4'h5，选择 TAMPER2 输入，并使能 TAMPER2 开盖检测功能，同时支持 GPIOL 配置为 KEY0[7]； =4'hE，用作通用 GPIOL，并关闭 TAMPER2 开盖检测功能，清零 TAMPER2 寄存器组 0x100~0x12C; =4'hB，选择 KEYOUT 输出，并关闭 TAMPER2 开盖检测功能； =其他值，用作通用 GPIOL，并关闭 TAMPER2 开盖检测功能； 注：ANA_PAD[1]的优先级更高，当 ANA_PAD[1]为 1 时，PL02 选择 SARADC 的 AIN6 输入；当 ANA_PAD[1]为 0 时，PL02 才会由 PL02EN 决定； 注：PL02 用作通用 GPIOL，功能由 GPIOLx 寄存器决定，详见 GPIO 章节描述；		
7:4	PL00EN	PL00 VBAT 域复用功能配置，优先级高于 VCC 域配置 =4'ha，选择为 RTC_OUT 输出 =4'hb，选择为 KEYOUT 输出 =其他值，用作通用 GPIOL，功能由 GPIOLx 寄存器决定，详见 GPIO 章节描述	RW	0x0
3:0	PL01EN	PL01 VBAT 域复用功能配置 =4'h5，选择 TAMPER1 输入，并使能 TAMPER1 开盖检测功能，同时支持 GPIOL 配置为 KEY0[6]； =4'hE，用作通用 GPIOL，并关闭 TAMPER1 开盖检测功能，清零 TAMPER1 寄存器组 0x90~0xBC; =4'hB，选择 KEYOUT 输出，并关闭 TAMPER1 开盖检测功能； =其他值，用作通用 GPIOL，并关闭 TAMPER1 开盖检测功能； 注：ANA_PAD[0]的优先级更高，当 ANA_PAD[0]为 1 时，PL01 选择 SARADC 的 AIN5 输入；当 ANA_PAD[0]为 0 时，PL01 才会由 PL01EN 决定； 注：PL01 用作通用 GPIOL，功能由 GPIOLx 寄存器决定，详见 GPIO 章节描述；	RW	0x0

37.3.7.2 RTC_IOMODE（0x8C）

RTC IO 口模式选择寄存器 偏移地址=0x8C

比特位	名称	描述	读/写	复位值
31:15	--	保留	R	0
14	TAMPER_FLT_PS	TAMPER_FLT_TS 和 TAMPER_FLT_CNT 的写密码位 =0，TAMPER_FLT_TS 和 TAMPER_FLT_CNT 不可写可读 =1，TAMPER_FLT_TS 和 TAMPER_FLT_CNT 可写可读	RW	0x0
13	TAMPER_FLT_TS	TAMPER1/TAMPER2 滤波精度选择 =0: 选择 2ms 的滤波精度 =1：选择 250ms 的滤波精度	RW	0x0
12:8	TAMPER_FLT_CNT	TAMPER1/TAMPER2 滤波长度选择 当 TAMPER_FLT_TS 为 0 时，TAMPER1/TAMPER2 的滤波长度为（TAMPER_FLT_CNT[3:0]+1）*2ms+32ms，范围为	RW	0x0

锐能微合作单位使用 绝密

		34~64ms，步长为 2ms； 当 TAMPER_FLT_TS 为 1 时，TAMPER1/TAMPER2 的滤波长度为（TAMPER_FLT_CNT[4:2]+1）*1s，范围为 1~8s，步长为 1s;		
7:4	PADEN_PS	RTC_IOEN 寄存器写保护 =4'hB，使能 RTC_IOEN 写操作； =其他值，不使能。	RW	0x0
3	--	保留	RO	0x0
2	KEYOUT_MODE	PL00~PL03 复用输出 KEYOUT 模式配置 =0：KEYOUT 触发时输出低电平，释放时 PAD 为高阻态 =1：KEYOUT 触发时输出低电平，释放时输出高电平	RW	0x0
1	TAMPER2_MODE	PL02/TAMPER2 开盖检测模式配置 =0：记录 IOEN 使能后最早两次开盖事件； =1：记录 IOEN 使能后每次开盖事件，记录时没有区分缓存中存的时间先后，应由软件做判断。 使能 RTC_IOEN 前，应先配置 TAMPER2 模式。 开盖检测的滤波时间可配置，具体请见 TAMPER_FLT_TS 和 TAMPER_FLT_CNT； 配置为 0 时，最早两次开盖事件会联动触发 KEYOUT 输出； 配置为 1 时，每次开盖事件不会联动触发 KEYOUT。	RW	0x0
0	TAMPER1_MODE	PL01/TAMPER1 开盖检测模式配置 =0：记录 IOEN 使能后最早两次开盖事件； =1：记录 IOEN 使能后每次开盖事件，记录时没有区分缓存中存的时间先后，应由软件做判断。 使能 RTC_IOEN 前，应先配置 TAMPER1 模式。 开盖检测的滤波时间可配置，具体请见 TAMPER_FLT_TS 和 TAMPER_FLT_CNT； 配置为 0 时，最早两次开盖事件会联动触发 KEYOUT 输出； 配置为 1 时，每次开盖事件不会联动触发 KEYOUT。	RW	0x0

37.3.7.3 TAMPERIE（0x160）

开盖检测中断使能寄存器 偏移地址=0x160

比特位	名称	描述	读/写	复位值
31:6	--	保留	R	0
5	KEYOTKIE	KEYOUT 定时触发中断使能 0：不使能 1： 使能	RW	0
4	STFIE	软件时间冻结中断使能 0：不使能 1：使能	RW	0
3	TAMPER2NIE	TAMPER2 下降沿中断使能 0：不使能 1：使能	RW	0

仅供战略合作伙伴使用 绝密

2	TAMPER2PIE	TAMPER2 上升沿中断使能 0：不使能 1：使能	RW	0
1	TAMPER1NIE	TAMPER1 下降沿中断使能 0：不使能 1：使能	RW	0
0	TAMPER1PIE	TAMPER1 上升沿中断使能 0：不使能 1：使能	RW	0

37.3.7.4 TAMPERIF（0x164）

开盖检测中断标志寄存器　偏移地址=0x164

比特位	名称	描述	读/写	复位值
31:6	--	保留	R	0
5	KEYOTKIF	KEYOUT 定时触发中断标志位 0：未发生过定时触发事件 1：发生过定时触发事件 该标志位会在置起后维持 30us，且标志位需要等待 2 个总线时钟后释放，建议软件在该中断程序中执行： 若 1ms 内未发生写 RTC 或者模拟外设的寄存器，则先对任意寄存器进行写操作（保证开启总线时钟）；若 1ms 内有发生写 RTC 或者模拟外设的寄存器，则跳过步骤 1）； 2）至少等待 35us 后写 1 清除该标志位；	RW1C	0
4	STFIF	软件时间冻结中断标志位 0：未发生过该事件 1：发生过该事件 写 1 清除该标志位	RW1C	0
3	TAMPER2NIF	TAMPER2 下降沿中断标志位 0：未发生过该事件 1：发生过该事件 该标志位会在置起后维持 30us，且标志位需要等待 2 个总线时钟后释放，建议软件在该中断程序中执行： 若 1ms 内未发生写 RTC 或者模拟外设的寄存器，则先对任意寄存器进行写操作（保证开启总线时钟）；若 1ms 内有发生写 RTC 或者模拟外设的寄存器，则跳过步骤 1）； 至少等待 35us 后写 1 清除该标志位；	RW1C	0
2	TEMPER2PIF	TAMPER2 上升沿中断标志位 0：未发生过该事件 1：发生过该事件 写清处理与 TAMPER2NIF 一致；	RW1C	0
1	TEMPER1NIF	TAMPER1 下降沿中断标志位 0：未发生过该事件 1：发生过该事件	RW1C	0

仅供锐能合作单位使用 绝密

		写清处理与 TAMPER2NIF 一致；		
0	TEMPER1PIF	TAMPER1 上升沿中断标志位 0：未发生过该事件 1：发生过该事件 写清处理与 TAMPER2NIF 一致；	RW1C	0

37.3.7.5 KEYOUT_TK_CFG（0x1D4）

KEYOUT 定时触发配置寄存器　偏移地址=0x1D4

比特位	名称	描述	读/写	复位值
31:17	--	保留	R	0
16	PS	KEYOUT_TK_CFG 其他配置位的密码保护位 =1，寄存器位可读可写 =0，寄存器位可读不可写	RW	0
15	--	保留	R	0
14:9	CNT	KEYOUT 定时计数值 KEYOUT 定时触发时间为（CNT+1）*TB	RW	0
8	TB	KEYOUT 定时时基 =0：1min =1：1s	RW	0
7:0	EN	KEYOUT 定时触发使能 =0xA5：使能 KEYOUT 定时触发 =其他值：关闭 KEYOUT 定时触发 注：关闭 KEYOUT 定时触发后，KEYOUT 会恢复为默认状态 注：定时触发模块每 1ms 检测一次使能配置位，所以关闭 KEYOUT 定时触发后，至少延时 2ms，才能重新使能 KEYOUT 定时触发功能；	RW	0

37.3.7.6 KEYOUT_SREL（0x1D8）

软件释放 KEYOUT 寄存器　偏移地址=0x1D8

比特位	名称	描述	读/写	复位值
31:16	--	保留	R	0
15:8	KEYO_PS	KEYO_SREL 的密码保护位 =0xEC，KEYO_SREL 可写可读 =其他值，KEYO_SREL 不可写可读 KEYOUT 释放时，KEYO_PS 变为 0	RW	0x0
7:0	KEYO_SREL	{KEYO_PS，KEYO_SREL}组成软件释放 KEYOUT 的控制位 =0xECF8，软件释放 KEYOUT =其他值，无效配置 KEYOUT 释放时，KEYO_STOP 变为 0 注：若软件不配置 KEYO_SREL，则 KEYOUT 在被触发后等待 2s 就会自行释放 注：开盖触发 KEYOUT 与软件释放 KEYOUT 同时发生时，开	RW	0x0

仅供战略合作单位使用 绝密

		盖触发 KEYOUT 的优先级高于软件释放 KEYOUT，KEYOUT 会处于触发状态； 注：定时触发 KEYOUT 与软件释放 KEYOUT 同时发生时，软件释放 KEYOUT 的优先级高于定时触发 KEYOUT，KEYOUT 会处于释放状态； 注：软件配置寄存器释放 KEYOUT 后，需要再次读取中断标志位判断是否有新的开盖事件发生；		

37.3.8 开盖检测冻结时间寄存器组

37.3.8.1 TAMPER1 第一次冻结时间

冻结时间数据 16bit 有效，均为 BCD 码格式。

偏移地址	名称	描述	读/写	复位值
0x90	TAMPER1N0_TIME0	TAMPER1 第一次下降沿冻结时间分钟、秒寄存器 [15:8]：分钟 [7:0]：秒	R	0
0x94	TAMPER1N0_TIME1	TAMPER1 第一次下降沿冻结时间日、小时寄存器 [15:8]：日 [7:0]：小时	R	0
0x98	TAMPER1N0_TIME2	TAMPER1 第一次下降沿冻结时间年、月寄存器 [15:8]：年 [7:0]：月	R	0
0x9C	TAMPER1P0_TIME0	TAMPER1 第一次上升沿冻结时间分钟、秒寄存器 [15:8]：分钟 [7:0]：秒	R	0
0xA0	TAMPER1P0_TIME1	TAMPER1 第一次上升沿冻结时间日、小时寄存器 [15:8]：日 [7:0]：小时	R	0
0xA4	TAMPER1P0_TIME2	TAMPER1 第一次上升沿冻结时间年、月寄存器 [15:8]：年 [7:0]：月	R	0

37.3.8.2 TAMPER1 第二次冻结时间

冻结时间数据 16bit 有效，均为 BCD 码。

偏移地址	名称	描述	读/写	复位值
0xA8	TAMPER1N1_TIME0	TAMPER1 第二次下降沿冻结时间分钟、秒寄存器 [15:8]：分钟 [7:0]：秒	R	0
0xAC	TAMPER1N1_TIME1	TAMPER1 第二次下降沿冻结时间日、小时寄存器 [15:8]：日 [7:0]：小时	R	0

仅供战略合作单位使用

0xB0	TAMPER1N1_TIME2	TAMPER1 第二次下降沿冻结时间年、月寄存器 [15:8]：年 [7:0]：月	R	0
0xB4	TAMPER1P1_TIME0	TAMPER1 第二次上升沿冻结时间分钟、秒寄存器 [15:8]：分钟 [7:0]：秒	R	0
0xB8	TAMPER1P1_TIME1	TAMPER1 第二次上升沿冻结时间日、小时寄存器 [15:8]：日 [7:0]：小时	R	0
0xBC	TAMPER1P1_TIME2	TAMPER1 第二次上升沿冻结时间年、月寄存器 [15:8]：年 [7:0]：月	R	0

37.3.8.3 TAMPER2 第一次冻结时间

冻结时间数据 16bit 有效，均为 BCD 码。

偏移地址	名称	描述	读/写	复位值
0x100	TAMPER2N0_TIME0	TAMPER2 第一次下降沿冻结时间分钟、秒寄存器 [15:8]：分钟 [7:0]：秒	R	0
0x104	TAMPER2N0_TIME1	TAMPER2 第一次下降沿冻结时间日、小时寄存器 [15:8]：日 [7:0]：小时	R	0
0x108	TAMPER2N0_TIME2	TAMPER2 第一次下降沿冻结时间年、月寄存器 [15:8]：年 [7:0]：月	R	0
0x10C	TAMPER2P0_TIME0	TAMPER2 第一次上升沿冻结时间分钟、秒寄存器 [15:8]：分钟 [7:0]：秒	R	0
0x110	TAMPER2P0_TIME1	TAMPER2 第一次上升沿冻结时间日、小时寄存器 [15:8]：日 [7:0]：小时	R	0
0x114	TAMPER2P0_TIME2	TAMPER2 第一次上升沿冻结时间年、月寄存器 [15:8]：年 [7:0]：月	R	0

37.3.8.4 TAMPER2 第二次冻结时间

冻结时间数据 16bit 有效，均为 BCD 码。

偏移地址	名称	描述	读/写	复位值
0x118	TAMPER2N1_TIME0	TAMPER2 第二次下降沿冻结时间分钟、秒寄存器 [15:8]：分钟 [7:0]：秒	R	0

仅供战略合作单位使用 绝密

0x11C	TAMPER2N1_TIME1	TAMPER2 第二次下降沿冻结时间日、小时寄存器 [15:8]：日 [7:0]：小时	R	0
0x120	TAMPER2N1_TIME2	TAMPER2 第二次下降沿冻结时间年、月寄存器 [15:8]：年 [7:0]：月 当 TAMPERIF[4]为 1 时，TAMPER2N1_TIME2 指的是软件触发时间冻结的亚秒数值;	R	0
0x124	TAMPER2P1_TIME0	TAMPER2 第二次上升沿冻结时间分钟、秒寄存器 [15:8]：分钟 [7:0]：秒 当 TAMPERIF[4]为 1 时，TAMPER2P1_TIME0 指的是软件触发时间冻结的分钟和秒钟数值;	R	0
0x128	TAMPER2P1_TIME1	TAMPER2 第二次上升沿冻结时间日、小时寄存器 [15:8]：日 [7:0]：小时 当 TAMPERIF[4]为 1 时，TAMPER2P1_TIME1 指的是软件触发时间冻结的日期和时钟数值;	R	0
0x12C	TAMPER2P1_TIME2	TAMPER2 第二次上升沿冻结时间年、月寄存器 [15:8]：年 [7:0]：月 当 TAMPERIF[4]为 1 时，TAMPER2N1_TIME2 指的是软件触发时间冻结的年份和月份数值;	R	0

37.3.9 用户自定义寄存器组

37.3.9.1 BKPPS（0x190）

用户自定义寄存器组的写保护寄存器，该寄存器仅受 VBAT POR 复位影响；

比特位	名称	描述	读/写	复位值
31:8	---	预留	R	0
7:0	BKP_PS	用户自定义寄存器组写保护 =8'hFA，0x194~0x1D0 寄存器可读写 =其他值，0x194~0x1D0 寄存器只读	RW	0x0

37.3.9.2 BKP0~BKP15（0x194~0x1D0）

用户自定义寄存器 0~15，仅受 VBAT POR 复位影响；

比特位	名称	描述	读/写	复位值
31:16	---	预留	R	0
15:0	BKP_DATA	用户自定义数据 0~15	RW	0x0

37.4 KEYOUT 功能说明

KEYOUT 功能是指：PL00/PL01/PL02/PL03 可配置为 PL01/TAMPER1 和 PL02/TAMPER2 检测最早两次开盖事件的指示信号输出（KEYOUT），具体功能描述如下：

仅供联合作业单位使用 绝密

- 触发方式

  开盖检测触发和定时触发

  在开盖检测触发方式中，只有开盖检测模式为记录最早两次，且在使能后发生的最早两次事件才会触发 KEYOUT 输出 2s 低电平；若开盖检测模式为记录每次，或使能后的第三、四次及以上次数，都不会触发 KEYOUT；

  在定时触发方式中，软件配置 KEYOUT_TK_CFG 寄存器，使能定时触发功能后，每隔 1 个周期，KEYOUT 被触发 1 次；

- 输出

  当 PL00/PL01/PL02/PL03 配置为 KEYOUT 功能后，默认为释放状态，输出高阻态。可通过 RTC_IOMODE 寄存器 KEYOUT_MODE 配置位设置释放时输出高电平。

  KEYOUT 被触发时输出低电平，默认 2s 后自动释放输出高阻态（或高电平，这取决于 RTC_IOMODE. KEYOUT_MODE 配置位）。软件可配置 KEYOUT_SREL 寄存器让 KEYOUT 立刻释放输出高阻态（或高电平）。

  注意，若使能每 1 秒或者 2 秒定时触发 KEYOUT，KEYOUT 会一直处于触发状态，不会自动释放。

37.5 RTC 时钟读写步骤

Core0 配置 SCU_PERIPH_SEC_CFG1 寄存器第 4 位 RTC_SARADC_SEC，即配置 RTC 的安全属性。RTC_SARADC_SEC=1，RTC 为安全外设，=0 时为非安全外设。

接下来的配置，Core0 和 Core1 通用：

- 将系统控制章节中 MOD1_CKE 寄存器第 4 位 RTC_SARADC_CKE 设置为 1，开启 RTC 总线时钟使能。
- 时钟的读取：读取 RTC 的秒、分、时等时间寄存器。
- 时钟的写入：

  将 RTC_CTL 的第 8 位 WRTC 置为 1，打开写使能操作。

  按照“年月日时分秒”顺序写，当写入秒寄存器后时间开始从写入时刻起累计，注意此种方法存在秒写入之前分钟翻转的可能，所以写入后要读出做校验；

  或按照“秒分时年月日”顺序写，先写秒寄存器，万年历计数器被清零，只要在一秒内写入其他值，可以保证成功写入。

  注意硬件对“年月日”有做合法性判断，不能按照“日月年”顺序写，只能连续写入“年月日”。

  为增强软件可靠性，写入后都建议读出做确认。

37.6 RTC 校准步骤

用户只需要对 32.768KHz 的初始偏差进行校准即可。误差通过锐能微编程器界面或者使用库函数写入。

37.7 RTC 定时器操作步骤

以配置定时器 1 产生 1S 中断为例。

首先 Core0 根据应用需求，配置 RTC 的安全属性，分配 RTC 中断给 Core0 或 Core1：

- 写 SCU_PERIPH_SEC_CFG1 寄存器第 4 位 RTC_SARADC_SEC，=1 时 RTC 为安全外设，=0 时为非安全外设；
- set_gic_irq(RTC_IRQn, 1, 0); //第 2 个参数写 1 表分配中断给 Core0，也可将第 3 个参数写 1 分配中断给 Core1；

接下来的操作步骤，Core0 和 Core1 通用：

- 将系统控制章节中 MOD1_CKE 寄存器第 4 位 RTC_SARADC_CKE 设置为 1，开启 RTC 总线时钟使能。

仅供战略合作单位使用 绝密

- 将 RTC_CTL 的第 8 位 WRTC 置为 1，打开写使能操作。
- 设置 RTC->CNT1 = 0x00；即为 1S 产生 1 次中断。
- 设置 RTC->IE = 0x02；RTC 定时器 1 中断使能。
- 开启 RTC 中断使能：

ECLIC_Register_IRQ(RTC_IRQn, ECLIC_NON_VECTOR_INTERRUPT, ECLIC_LEVEL_TRIGGER, 1, 0, RTC_HANDLER);

- 编写中断服务程序：

```
void RTC_HANDLER(void)
{
    if(RTC->IF&0x02) //  定时器 1
    {
        /* Start adding user code. Do not edit comment generated here */
    }
}
```

- 配置完成后既可产生 1S 中断。

仅供战略合作单位使用 绝密

38 模拟外设

38.1 概述

多路通用 ADC 模块包含一个 16 通道模拟多路选择器，一个内部 1.25V 基准电压源（使用独立的 REF），以及一个 12-bit 的 SAR ADC。用于温度传感器测量，电池电压检测，主电电源电压检测，通用模拟输入等。16 通道模拟多路选择器，其中 AIN0–AIN9 通道用于外部模拟信号测量，VBAT 用于电池电压产量，Temp Sensor 用于测量温度传感器的输出，保留 4 路通道。而 AIN6 和 VBAT 都是采样 1/2 分压输入。

12-bit 逐次逼近型 ADC，完成一次转换需要 16 个周期，采样时钟来源于 RCM1.8M 的分频时钟；最大支持 1.25V 输入。增益支持 0.25 倍、0.5 倍、1 倍、1.5 倍、2 倍。

ADC 不采样时，自动进入省电模式。

38.2 系统框图



图 38-1 系统框图

38.3 寄存器

模拟外设模块的基址

模块名	安全映射地址	非安全映射地址
MADC	0x200B8000	0xA00B8000

38.3.1 寄存器列表

寄存器名	地址偏移量	描述
AD_CTRL	Offset+0x0	SAR-ADC 控制寄存器
AD_START	Offset+0x4	SAR-ADC 启动寄存器
AD_STAT	Offset+0x8	SAR-ADC 状态寄存器
AD_DATA	Offset+0xC	SAR-ADC 数据寄存器，10bit
AD_CTRL1	Offset+0x18	SAR-ADC 控制寄存器 1
AD_DATA2	Offset+0x1C	SAR-ADC 数据寄存器，12bit
AD_CTRL3	Offset+0x20	SAR-ADC 控制寄存器 3
AD_DATA3	Offset+0x24	SAR-ADC 数据寄存器，16bit

仅供战略合作单位使用 绝密

ANA_RST_STAT	Offset+0x28	VBAT 域复位状态寄存器
ANA_PAD	Offset+0x3C	VBAT 域模拟 PAD 配置寄存器
ANA_RST	Offset+0x40	VBAT 域软件复位寄存器

38.3.2 AD_CTRL（0x0）

ADC 控制寄存器　偏移地址=0x0

比特位	名称	描述	读/写标志	复位值
31:17	---	预留	R	0
16:12	REF_WAIT	从开启 REF 到开启 ADC 需要等待的时间： 等待时间的最小刻度：REF_WAIT_T0（TBD） 等待时间具体值为：(REF_WAIT+1)* REF_WAIT_T0（TBD） 5'd0：REF_WAIT_T0 （TBD） 5'd31:　(31+1)* REF_WAIT_T0 （TBD）	RW	0x5
11:7	SAR_WAIT	SAR ADC 在开启后到开始采样转换需要等待的时间： 5'd0:　30.5μs 5'd31:　(31+1)* 30.5μs 即等待时间=(SAR_WAIT+1)* 30.5μs 注：启动 ADC 测量的步骤： 开启 REF，等待 REF_WAIT 时间； 开启 ADC 和温度传感器，等待 SAR_WAIT 时间； 以上步骤均由硬件自动控制实现。 软件通过标志位判断 ADC 是否已经测量完成，由于内部时基存在偏差，如果软件设置超时等待，超时等待时间，建议留出 3-5 倍的余量。详见例程。	RW	0xE
6	SAR_CH3	SAR-ADC Channel 选择，与 SAR_CH[2:0]共同组成一个 4bit 寄存器。参考 SAR_CH[2:0]说明。	RW	0
5	SAR_IE	SAR-ADC 中断控制： 1：使能 ADC 中断输出； 0：不使能 ADC 中断输出。	RW	0
4:3	SAR_PGA	SAR-ADC 增益控制： 00：0.5 倍 01：1 倍 10：1.5 倍 11：2 倍 当 AD_CTRL1.SAR_PGA_SEL=0 时，SAR-ADC 增益由 SAR_PGA[1:0] 决定；当 AD_CTRL1.SAR_PGA_SEL=1，SAR-ADC 增益由 AD_CTRL1.SAR_PGA_2[2:0]决定	RW	0
2:0	SAR_CH	SAR-ADC Channel 选择，与 bit6 SAR_CH3 配合组成 4bit，进行 SAR 通道的选择，即{SAR_CH3，SAR_CH[2:0]} 0000：Temp Sensor 0001：VBAT（1/2 分压后得到 1.8V，PGA 采用 0.5 倍，测量输入 0.9V） 0010：AIN0，由 PA00 输入	RW	0

仅供锐能微合作客户使用 绝密

		0011：AIN1，由 PA01 输入 0100：AIN2，由 PA02 输入 0101：AIN3，由 PA03 输入 0110：AIN4，由 PA04 输入 0111：AIN5，由 PL01 输入 1000：AIN6，由 PL02 输入经过 1/2 分压后再输入到 SARADC 1001：AIN7，由 PL03 输入 1010：AIN8，由 PA11 输入 1011：AIN9，由 PA12 输入 1100：保留 1101：保留 1110：保留 1111：保留 Note：不管设置为哪个通道，自动温度测量的优先级最高。		
备注：以上寄存器位只有当 AD_START 中的 ST=0 时才可写。				

38.3.3 AD_START（0x4）

SAR-ADC 启动寄存器　偏移地址=0x4

比特位	名称	描述	读/写标志	复位值
31:01	---	预留	R	0
0	ST	SAR-ADC Start Bit 0：SAR-ADC 无操作 1：启动一次 SAR-ADC 采样，完成采样后自动清零 注 1： 由 RTC 控制的自动温度测量不受该位控制，并且优先级高于该配置位；当 TPS_BUSY 为=1 时，该寄存器不可写。 注 2： 当该位为 1 时，禁止软件再次写 1 启动 SAR-ADC 测量；软件需要查询该标志位，当该标志位为 0 时才能启动一次新的 ADC 测量操作；建议超时等待时间 =2*(REF_WAIT + SAR_WAIT) + 3ms。	RW	0

38.3.4 AD_STAT（0x8）

SAR-ADC 状态寄存器　偏移地址=0x8

比特位	名称	描述	读/写标志	复位值
31:2	---	预留	R	0
1	TPS_BUSY	自动温度测量忙，=1：自动温度测量正在进行； =0：自动温度测量没有进行。 当 TPS_BUSY 为=1 时，SAR_START 寄存器不可写。	R	0
0	DREADY	ADC Date Ready Pending Bit 0：ADC 转换结果未完成 1：ADC 转换结果已完成	RW	0

仅供战略合作单位使用 绝密

		Note： 写 1 清零； 由 RTC 控制的自动温度测量不在该状态中指示；		

38.3.5 AD_DATA（0xC）

ADC DAT 寄存器　偏移地址=0xC

比特位	名称	描述	读/写标志	复位值
15:10	---	预留	R	0
9:0	SAR_DAT	ADC 转换结果	R	0

保持 10bit 寄存器不变

38.3.6 AD_CTRL1（0x18）

SAR 控制寄存器 1　偏移地址=0x18

比特位	名称	描述	读/写标志	复位值
31:15	---	预留	R	0x0
14:8	SAR_CONVERT	SARADC 采样转换到数字采样 DOUT 输出需要等待的时间： 6’d0:　3.906μs … 6’d127:　(127+1)* 3.906μs 即等待时间=(SAR_CONVERT +1)*3.906μs 注：需符合 SAR_CONVERT[6:0]>=16*2*3.906μs；不建议修改该配置位。	RW	0x29
7	--	预留	R	0x0
6:4	Reserved	预留，不建议操作	RW	0x0
3	SAR_PGA_SEL	SAR-ADC 增益控制寄存器选择 =0，选择了 SAR_CTL[4:3]作为 SAR-ADC 的增益寄存器 =1，选择了 SAR_CTL1[2:0]作为 SAR-ADC 的增益寄存器	RW	0x0
2:0	SAR_PGA	SAR-ADC 增益控制位 000:　0.5 倍 001:　1 倍 010：　1.5 倍 011：　2 倍 1xx：　0.25 倍	RW	0x0

38.3.7 AD_DATA2（0x1C）

ADC DAT 寄存器 2　偏移地址=0x1C

比特位	名称	描述	读/写标志	复位值
15:12	---	预留	R	0
11:0	SAR_DAT2	ADC 转换结果，12bit	R	0

仅供锐能微合作单位使用，绝密

38.3.8 AD_CTRL3（0x20）

SAR 控制寄存器 3　偏移地址=0x20

比特位	名称	描述	读/写标志	复位值
31:8	---	预留	R	0x0
7:0	ACC_CNT	SAR ADC 输出数据累加点数配置 =0，1 点 =1，2 点累加 ... =N，N+1 点累加 最大支持 256 点累加	RW	0x0

38.3.9 AD_DATA3（0x24）

ADC DAT 寄存器 3　偏移地址=0x24

比特位	名称	描述	读/写标志	复位值
31:16	---	预留	R	0
15:0	SAR_DAT 3	ADC 采样数据累加点数(ACC_CNT+1)后的转换结果	R	0

38.3.10 ANA_RST_STAT（0x28）

ANA_RST_STAT 寄存器　偏移地址=0x28

比特位	名称	描述	读/写标志	复位值
31:5	---	预留	R	0
4	BORIE	VBAT BOR 复位中断使能位 =0，不使能 =1，使能 该位可以被 VBAT POR 复位和 VBAT 软复位	RW	0
3:2	---	预留	R	0
1	BORIF	VBAT BOR 复位标志寄存器；写 1 清零 =0，无复位 =1，发生复位 若 BORIE=1，且 BORIF =1 时，会触发中断；对 BORIFf 写 1 可清除该标志位；	RW	-
0	PORIF	VBAT POR 复位标志寄存器；写 1 清零 =0，无复位 =1，发生复位 若 PORIF=1 时，会触发中断；对该位写 1 可清除标志位； PORIF 是不可屏蔽中断；	RW	-

38.3.11 ANA_PAD（0x3C）

VBAT 域模拟 PAD 配置寄存器　偏移地址=0x3C

比特位	名称	描述	读/写标志	复位值
31:3	---	预留	R	0
2	PL03_AE	SAR AIN7 模拟输入使能信号	RW	1’b0

仅供战略合作单位使用 绝密

		0：不使能 1：使能		
1	PL02_AE	SAR AIN6 模拟输入使能信号 0：不使能； 1：使能；	RW	1’b0
0	PL01_AE	SAR AIN5 模拟输入使能信号 0：不使能； 1：使能；	RW	1’b0

PL01~PL03 复用功能配置优先级：ANA_PAD＞RTC_IOEN＞GPIOL_AFSEL0/GPIOL_AFSEL1；

PL00 复用功能配置优先级：RTC_IOEN＞GPIOL_AFSEL0/GPIOL_AFSEL1；

38.3.12 ANA_RST（0x40）

VABT 域软件复位寄存器　偏移地址=0x40

比特位	名称	描述	读/写标志	复位值
31:16	---	预留	R	0
15:8	PS	[7:0]的写密码保护位 =0xa5，[7:0]可以写 =其他值，[7:0]无法写	RW	0
7:0	ANA_RST	强制复位 VBAT 电源域所有带复位端的寄存器，不含万年历寄存器 =0xa8，复位 VBAT 电源域所有带复位端的寄存器 =其他，不起作用	RW	0

注：若需对 VBAT 电源域的寄存器进行复位应按如下步骤进行：

开 ANA RST 寄存器的密码保护位：ANA RST = 0xa500;

使 VBAT 电源域处于复位态：ANA RST = 0xa5a8;

延时 300us；

释放 VBAT 电源域复位态：ANA RST = 0xa500;

关 ANA RST 寄存器的密码保护位：ANA RST = 0x0000

38.4 ADC 电压检测步骤

Core0 配置 SCU_PERIPH_SEC_CFG1 寄存器第 4 位 RTC_SARADC_SEC，即配置 SAR ADC 的安全属性。RTC_SARADC_SEC=1 时 SAR ADC 为安全外设，=0 时 SAR ADC 为非安全外设。

接下来的配置，Core0 和 Core1 通用：

- 将系统控制章节中 MOD1_CKE 寄存器第 4 位 RTC_SARADC_CKE 设置为 1，开启模拟外设的总线时钟使能；
- 判断 SAR-ADC 状态寄存器 AD_STAT 第 1 位是否为 0，没有进行自动温度测量，如为 0 进入下一步，如为 1 则等待；
- 配置 ADC 控制寄存器 AD _CTRL，配置等待时间和增益，通道选择对应的 ADC 通道；
- SAR-ADC 启动寄存器 AD_START 配置为 1，启动 ADC 转换；
- 判断 SAR-ADC 状态寄存器　AD_STAT 第 0 位，等待转换完成；
- 读取 ADC 转换数据寄存器 AD_DATA；
- 计算：ADC 基准电压源为 1.25V，ADC 满度时 AD_DATA 寄存器值为 1024。计算公式即为（AD_DATA *1.25）/ 1024。当电压值超过 ADC 的满度，转换值为 1024；

附战略合作单位使用 绝密

- 转换及计算完成。

38.5 VBAT 电压检测

Core0 配置 SCU_PERIPH_SEC_CFG1 寄存器第 4 位 RTC_SARADC_SEC，即配置 SAR ADC 的安全属性。RTC_SARADC_SEC=1 时 SAR ADC 为安全外设，=0 时 SAR ADC 为非安全外设。

接下来的配置，Core0 和 Core1 通用：

- 将系统控制章节中 MOD1_CKE 寄存器第 4 位 RTC_SARADC_CKE 设置为 1，开启模拟外设总线时钟使能；
- 判断 SAR-ADC 状态寄存器 AD_STAT 第 1 位是否为 0，没有进行自动温度测量，如为 0 进入下一步，如为 1 则等待；
- 配置 ADC 控制寄存器 AD_CTRL 通道选择为 VBAT，配置等待时间；
- SAR-ADC 启动寄存器 AD_START 配置为 1，启动 ADC 转换；
- 判断 SAR-ADC 状态寄存器 AD_STAT 第 0 位，等待转换完成；
- 读取 ADC 转换数据寄存器 AD_DATA；
- 计算：ADC 基准电压源为 1.25V，ADC 满度时 AD_DATA 寄存器值为 1024。3.6V 电池直接接入 VBAT 引脚，AD_CTRL.SAR_PGA=0 ，此时增益为 0.5 倍，则电压值为（AD_DATA*1.25*4）/ 1024，其中因增益为 0.5 倍，内部对 VBAT 接入有 1/2 分压，所以实际电压需乘 4；
- 转换及计算完成。

38.6 VBAT BOR 复位检测

Core0 根据应用需求，配置 SAR ADC 的安全属性，并分配 VBAT 中断给 Core0 或 Core1：

- 写 SCU_PERIPH_SEC_CFG1 寄存器第 4 位 RTC_SARADC_SEC，=1 时 SAR ADC 为安全外设，=0 时为非安全外设；
- set_gic_irq(VBAT_IRQn, 1, 0); //第 2 个参数写 1 分配中断给 Core0，也可将第 3 个参数写 1 分配中断给 Core1；

接下来的操作步骤，Core0 和 Core1 通用：

- 将系统控制章节中 MOD1_CKE 寄存器第 4 位 RTC_SARADC_CKE 设置为 1，开启模拟外设总线时钟使能。
- 先写 ANA_RST_STAT=3 清除标志位。由于 VBAT POR 复位是不可屏蔽中断，故需要在开启 VBAT 中断使能前清除 PORIF 标志，以避免程序非预期地执行中断函数。
- 写 ANA_RST_STAT=(1 << 4），使能 VBAT BOR 复位中断。
- 开启 VBAT 中断使能：ECLIC_Register_IRQ(VBAT_IRQn, ECLIC_NON_VECTOR_INTERRUPT, ECLIC_LEVEL_TRIGGER, 1, 0, VBAT_HANDLER);
- 编写中断服务程序：

```
void VBAT_HANDLER(void)
{
    if(MADC->ANA_RST_STAT& (1 << 4)) // VBAT BOR 复位
    {
        /* Start adding user code. Do not edit comment generated here */
    }
}
```

仅供战略合作单位使用 绝密

39 CMP&LVD

39.1 特点

一路 LVD 电路，主要特点如下：

- LVD 的输入可选为芯片电源，也可选择为外部 PIN 输入；
- LVD 的阈值可调，从 1.9V 到 4.6V 共分为 14 档；
- 当选择为外部 PIN 输入时，阈值固定为 1.25V 左右，内阻约为 1M 欧姆；
- 滤波时间可配置；
- 模块电源可关闭；
- 功耗约 5μA 。

两路比较器电路 CMP1 和 CMP2，主要特点如下：

- 外部 PIN 输入，阈值约为 1.28V 左右 ；
- CMP1 和 CMP2 内部有 600K 的下拉电阻，可通过寄存器（CMP_CTL(0x04)）选择关闭内部电阻；
- 滤波时间可配置；
- 模块电源可关闭；
- 功耗约 0.3μA，可使用比较器进行主电上下电监测。

39.2 寄存器

CMP_LVD 寄存器基址

模块名	Core0 基址	Core1 基址
CMP_LVD	0x200B_C000	0xA00B_C000

CMP 寄存器偏移地址

寄存器名	地址偏移量	描述
LVD_CTL	0x00	LVD 控制寄存器
CMP_CTL	0x04	CMP 控制寄存器
LVDCMP_IE	0x08	CMP、LVD 中断使能寄存器
LVDCMP_IF	0x0C	CMP、LVD 中断标志寄存器
LVD_PWD	0x10	LVD 开关寄存器
CMP2_PWD	0x0C	CMP2 开关寄存器
CMP1_PWD	0x10	CMP1 开关寄存器

39.2.1 LVD_CTL（0x00）

LVD 控制寄存器

比特位	名称	描述	读/写标志	复位值
31:12	---	预留	R	0x0
11:4	LVD_FL_CNT	LVD 滤波时间配置： 配置滤波时间（模块时钟周期数）， =0，表示不进行滤波； =其他值，表示滤波起作用； 滤波时间计算公式：	RW	0x64

仅供战略合作单位使用 绝密

<table>
<tr><td></td><td></td><td>滤波时间 = LVD_FL_CNT * T_{sys_clk}，
其中：
LVD_FL_CNT 为用户配置的滤波计数值（单位：系统时钟周期数）；T_{sys_clk} 为系统时钟周期。
不同工作模式下的默认滤波时间示例：
HCM 模式（高频时钟模式）：
假设系统时钟频率为 29.4912 MHz（对应周期 ≈ 33.91 ns），默认 LVD_FL_CNT = 0x64（即 100），
滤波时间 = 100 × 33.91 ns ≈ 3.391 μs。
LCM 模式（低频时钟模式）：
系统时钟频率为 32.768 kHz（对应周期 ≈ 30.52 μs），默认 LVD_FL_CNT = 0x64（即 100），
滤波时间 = 100 × 30.52 μs ≈ 3.052 ms。

时钟门控说明：
LVD 滤波所用的时钟受 LVDCMP 模块时钟门控 控制——两者同步开关。
即：只要 LVDCMP 模块的时钟门控开启，LVD 滤波功能即处于工作状态（因 LVD 滤波时钟与 LVDCMP 模块共用同一时钟门控信号）。当 LVDCMP 模块时钟被关闭时，LVD 滤波逻辑也将停止工作。</td><td></td><td></td></tr>
<tr><td>3:0</td><td>LVDS</td><td>LVD 阈值电压设置:
<table>
<tr><th>LVDS[3:0]</th><th>Vil(V)</th><th>Vih(V)</th></tr>
<tr><td>0000</td><td>1.9</td><td>2.0</td></tr>
<tr><td>0001</td><td>2.1</td><td>2.2</td></tr>
<tr><td>0010</td><td>2.3</td><td>2.4</td></tr>
<tr><td>0011</td><td>2.5</td><td>2.6</td></tr>
<tr><td>0100</td><td>2.7</td><td>2.8</td></tr>
<tr><td>0101</td><td>2.9</td><td>3.0</td></tr>
<tr><td>0110</td><td>3.1</td><td>3.2</td></tr>
<tr><td>0111</td><td>3.3</td><td>3.4</td></tr>
<tr><td>1000</td><td>3.5</td><td>3.6</td></tr>
<tr><td>1001</td><td>3.7</td><td>3.8</td></tr>
<tr><td>1010</td><td>3.9</td><td>4.0</td></tr>
<tr><td>1011</td><td>4.1</td><td>4.2</td></tr>
<tr><td>1100</td><td>4.3</td><td>4.4</td></tr>
<tr><td>1101</td><td>4.5</td><td>4.6</td></tr>
<tr><td>111x(LVDIN)</td><td>1.25</td><td>1.45</td></tr>
</table>
注：当 LVDS[3:0]=4’b111x 时，检测外部 LVDIN 引脚输入电压，与 BGR(1.25V)进行比较。等于其他值时，与 VCC 输入电压进行比较。</td><td>RW</td><td>0x0</td></tr>
</table>

仅供战略合作单位使用 绝密

39.2.2 CMP_CTL（0x04）

CMP 控制寄存器

比特位	名称	描述	读/写标志	复位值
31:20	---	预留	R	0x0
19:12	CMP2_FLT_CNT	CMP2 滤波时间配置说明如下： 配置滤波时间（模块时钟周期数）， =0，表示不进行滤波； =其他值，表示滤波起作用； 滤波时间计算公式： 滤波时间 = CMP2_FLT_CNT * T_{sys_clk}， 其中： CMP2_FLT_CNT 为用户配置的滤波计数值（单位：系统时钟周期数）；T_{sys_clk} 为系统时钟周期。 不同工作模式下的默认滤波时间示例： HCM 模式（高频时钟模式）： 假设系统时钟频率为 29.4912 MHz（对应周期 ≈ 33.91 ns），默认 CMP2_FLT_CNT = 0x64（即 100），滤波时间 = 100 × 33.91 ns ≈ 3.391 μs。 LCM 模式（低频时钟模式）： 系统时钟频率为 32.768 kHz（对应周期 ≈ 30.52 μs），默认 CMP2_FLT_CNT = 0x64（即 100），滤波时间 = 100 × 30.52 μs ≈ 3.052 ms。 时钟门控说明： 滤波所用的时钟始终开启，不受 LVDCMP 模块的时钟门控控制。	RW	0x64

仅供战略合作伙伴使用 绝密

11:4	CMP1_FLT_CNT	CMP1 滤波时间配置说明如下： 配置滤波时间（模块时钟周期数）， =0，表示不进行滤波； =其他值，表示滤波起作用； 滤波时间计算公式： 滤波时间 = CMP1_FLT_CNT * T_{sys_clk}， 其中： CMP1_FLT_CNT 为用户配置的滤波计数值（单位：系统时钟周期数）；T_{sys_clk} 为系统时钟周期。 不同工作模式下的默认滤波时间示例： HCM 模式（高频时钟模式）： 假设系统时钟频率为 29.4912 MHz（对应周期 ≈ 33.91 ns），默认 CMP1_FLT_CNT = 0x64（即 100）， 滤波时间 = 100 × 33.91 ns ≈ 3.391 μs。 LCM 模式（低频时钟模式）： 系统时钟频率为 32.768 kHz（对应周期 ≈ 30.52 μs），默认 CMP1_FLT_CNT = 0x64（即 100）， 滤波时间 = 100 × 30.52 μs ≈ 3.052 ms。 时钟门控说明： 滤波所用的时钟始终开启，不受 LVDCMP 模块的时钟门控控制。	RW	0x64
3	HYSEN_CMP2	CMP2 的内部迟滞比较器迟滞开关 0x1：打开迟滞 0x0：关闭迟滞	RW	0x0
2	HYSEN_CMP1	CMP1 的内部迟滞比较器迟滞开关 0x1：打开迟滞 0x0：关闭迟滞	RW	0x0
1	MODE_CMP2R	CMP2 内部 600K 电阻采样模式开关 0：CMP2 内部电阻采样模式开启，阈值 VIL=1.25V，VIH=1.45V（HYSEN_CMP2 需配置为 0） 1：CMP2 内部电阻采样模式关闭，阈值 VIL=0.83V，VIH=0.95V（HYSEN_CMP2 需配置为 1）	RW	0x0
0	MODE_CMP1R	CMP1 内部 600K 电阻采样模式开关 0：CMP1 内部电阻采样模式开启，阈值 VIL=1.25V，VIH=1.45V（HYSEN_CMP1 需配置为 0） 1：CMP1 内部电阻采样模式关闭，阈值 VIL=0.83V，VIH=0.95V（HYSEN_CMP1 需配置为 1）	RW	0x0

仅供战略合作单位使用 绝密

39.2.3 LVDCMP_IE（0x08）

LVDCMP 中断使能寄存器

比特位	名称	描述	读/写标志	复位值
31:3	---	预留	R	0x0
2	LVDIE	LVD 中断使能寄存器： =0：不使能中断； =1：使能中断；	RW	0x0
1	CMP2_IE	比较器 1 中断使能： =0：不使能中断； =1：使能中断；	RW	0x0
0	CMP1_IE	比较器 0 中断使能： =0：不使能中断； =1：使能中断；	RW	0x0

39.2.4 LVDCMP_IF（0x0C）

LVDCMP 中断标志寄存器

比特位	名称	描述	读/写标志	复位值
31:3	---	预留	R	0x0
2	LVDIF	LVD 状态标志（写 1 清 0） =0：未产生中断； =1：产生中断； 当输入电压相对于阈值变低或者变高时产生中断，写 1 清零；	RW	0x0
1	CMP2_IF	比较器 1 中断标志（写 1 清 0） =0：未产生中断； =1：产生中断； 当输入电压相对于阈值变低或者变高时产生中断，写 1 清零；	RW	0x0
0	CMP1_IF	比较器 0 中断标志（写 1 清 0） =0：未产生中断； =1：产生中断； 当输入电压相对于阈值变低或者变高时产生中断，写 1 清零；	RW	0x0

39.2.5 LVD_PWD（0x10）

LVD 状态寄存器

比特位	名称	描述	读/写标志	复位值
31:0	LVD_PWD	LVD 开关 =0x55AA_AA55：LVD 关闭 =其他：LVD 开启 默认关	RW	0x55AA_AA55

仅供战略合作单位使用 绝密

39.2.6 CMP2_PWD（0x14）

CMP2 开关寄存器

比特位	名称	描述	读/写标志	复位值
31:0	CMP2_PWD	比较器 2 开关 =0xAA55_55AA：比较器 1 关闭 =其他：比较器 2 开启 默认开	RW	0x0

39.2.7 CMP1_PWD（0x18）

CMP1 开关寄存器

比特位	名称	描述	读/写标志	复位值
31:0	CMP1_PWD	比较器 1 开关 =0xA5A5_5A5A：比较器 0 关闭 =其他：比较器 1 开启 默认开	RW	0x0

39.3 软件配置流程及应用说明

CMP/LVD 的中断标志位仅能指示当前输入电压相对于阈值发生了变化，无法指示当前输入电压是高于阈值还是低于阈值。应用程序在检测到中断标志位后，需要通过配置 CMP/LVD 开关后的中断标志位进一步确认当前电平状态；应用程序也可周期性配置 CMP/LVD 开关后的中断标志位查询当前电平状态。以下给出一个典型的通过比较器（CMPx）监测市电状态的软件处理流程：

为准确区分“掉电”与“上电”事件，通过软件查询或中断方式检测到标志位后，为进一步确认当前电平状态，需在中断服务程序或标志查询函数中执行以下步骤：

- 关闭比较器

  向 CMPx_PWD 寄存器写入 0xAA55_55AA，以关闭 CMP2； 或者写入 0xA5A5_5A5A，关闭 CMP1。
- 延时等待滤波完成（关断阶段）

  软件延时时间为：Tdelay1 =(CMP2_FLT_CNT 或 CMP1_FLT_CNT +3)×Tsys_clk
- 清除中断标志（关断后）

  读取 CMPx_IF 标志位并清除，该步骤目的是为避免对重新开启比较器后的标志位判断产生混淆：

  若 CMPx_IF == 1，表示在关闭前存在有效中断事件，清除该标志位（写 1 清零）；

  若为 0，则无事件，继续后续流程。
- 重新开启比较器

  向 CMPx_PWD 寄存器写入 0x0 或其他值， 以重启 CMP2； 或者写入 0x0 或其他值，重启 CMP1。
- 延时等待滤波完成（开启阶段）

  软件延时时间为：Tdelay2 =(CMP2_FLT_CNT 或 CMP1_FLT_CNT +3)×Tsys_clk +1.3μs

  额外增加的 1.3 μs 用于确保比较器标志稳定。比较器从关闭到开启，标志位会起来晚一些，需要延迟 1.3μs。软件如果是等待标志而非中断，需要把等待时间加长 1.3μs。
- 最终判断市电状态

  再次读取 CMPx_IF 标志位：

  若 CMPx_IF == 1：说明当前检测到市电掉电，清除该标志位（写 1 清零）；

  若 CMPx_IF == 0：说明当前为市电上电状态。

  注意：

  1) 所有延时需根据实际系统时钟频率（如 29.4912 MHz）换算为具体指令周期；

仅供战略合作单位使用 绝密

2) 滤波周期数指 CMPx_CTL 寄存器中配置的滤波计数值（如 CMP1_FLT_CNT）；

3) 如果应用程序不是在中断服务程序中执行上述查询电平操作（即通过软件查询方式），上述操作建议关闭 CMP/LVD 模块对应的中断使能配置寄存器，防止上述开关比较器操作导致的标志位变化频繁触发中断。

建议应用程序多次循环执行上述操作获取可靠的电平指示；

仅供战略合作单位使用 绝密

40 ADC0

40.1 简介

芯片集成 ADC0（高速模数转换器），最高分辨率为 12 位。它具有 14 个复用通道，可测量来自 12 个外部源、1 个内部基准通道、1 个 DAC 通道，外部源可选直接输入到 ADC0，或者经过 BUFFER 再输入到 ADC0。这些通道的模数转换可在单次、连续、全扫描或间隔扫描模式下进行。转换结果存储在可选左对齐或者右对齐的 16 位数据寄存器中。

ADC0 具有模拟看门狗特性，允许应用检测输入电压是否超过了用户自定义的阈值范围。

ADC0 的过采样机制可以通过减少 MCU 的相关计算负担来提高性能。

ADC0 支持内建基准源校正方案。

40.2 特点

- 默认 12bit 分辨率，软件可配置 10 位、8 位或 6 位分辨率
- 12bit 分辨率时可达 0.9216MSPS 的采样率，分辨率越低，采样率越高
- 14 个输入通道，包括 12 路外部通道 ADC0AIN0~11、1 路 BGRLP 通道、1 路 DAC 通道；
- 参考电压来自 VREFP/VREFN，默认与 VCC/VSS 相连；
- 通道输入范围：$V_{REFN}＜V_{IN}＜V_{REFP}$
- 上电稳定时间、转换间隔时间，以及各通道采样时间可独立配置
- 支持单次转换、连续转换，以及软件自定义序列扫描转换或间隔转换模式
- 支持过采样操作（多次转换平均功能），达到 16bit 的分辨率
- 支持数据寄存器左对齐或右对齐
- 支持 KBI 或者 SIMPTC 自动触发 ADC0 转换，提高转换的实时性；
- 转换结果阈值监测功能：模拟看门狗功能
- 内置 BUFFER，可转换高阻信号
- 支持内建基准源校正方案，消除 ADC0 OFFSET
- 支持 DMA 功能
- 在转换结束、发生模拟看门狗事件或溢出事件时产生中断
- 支持最低工作电压 1.8V（当工作电压为 1.8~2.4V 时，最大的工作时钟频率为 8MHz，当工作电压为 1.8V 时，最大的输入信号频率低于 1KHz；带 BUFFER 是 2.2V）

仅供路合作单位使用 绝密

40.3 结构框图



图 40-1 结构框图

40.4 引脚定义

引脚名	引脚号	描述
ADC0AIN0	PH[0]	外部输入通道 0
ADC0AIN1	PH[1]	外部输入通道 1
ADC0AIN2	PA[5]	外部输入通道 2
ADC0AIN3	PA[6]	外部输入通道 3
ADC0AIN4	PA[7]	外部输入通道 4
ADC0AIN5	PA[8]	外部输入通道 5
ADC0AIN6	PA[9]	外部输入通道 6
ADC0AIN7	PA[10]	外部输入通道 7
ADC0AIN8	PA[13]	外部输入通道 8
ADC0AIN9	PA[14]	外部输入通道 9
ADC0AIN10	PA[15]	外部输入通道 10
ADC0AIN11	PB[4]	外部输入通道 11
VREFP	VREFP	参考电压正端输入
VREFN	VREFN	参考电压负端输入

注意：外部信号不经过 buffer，直通 ADC0 时，为了保证测量精度，需要对外部阻抗提出要求。为了使采样误差小于 0.5LSB，外部信号源内阻的最大值表达式如下：

$$R_{AIN_{\max}} = \frac{T_S}{f_{ADC} \times C_{ADC} \times \ln\left(2^{N+1}\right)} - \mathrm{R_{ADC}}$$

其中 N 为 ADC0 的分辨率，Ts 为采样周期数，fADC 为主时钟频率，Cadc 为采样电容，Radc 为信号通路阻抗，包括 ADC0 内阻和 pad 通道阻抗。注意：仿真显示 ADC0 配置不同分辨率时 Cadc 的值不会改变。

40.5 时钟和复位

ADC0 的时钟跟随总线时钟。

ADC0 的复位信号在内核复位、PIN 复位生效，同时支持软件单独复位 ADC0。

仅供战略合作单位使用 绝密

40.6 功能描述

40.6.1 开关控制

通过掉电开关控制寄存器 ADC0_PWDCTL.ADC0_AON 可选 ADC0 为常开，还是间隔开启。

通过掉电开关控制寄存器 ADC0_PWDCTL.BUFF_AON 可选 BUFFER 为常开，还是间隔开启。

如果 ADC0 选择为常开，若开启后马上启动转换，需要等待 32~35 周期，在这个期间，ADC0 不会启动任何转换，等待之后，即可开始转换，后续每次转换都不需要额外的等待时间，但 ADC0 常开会增加芯片功耗。

如果 ADC0 选择为间隔开启，则 ADC0 空闲时会掉电，每当在空闲时发生转换触发时，ADC0 需要 32~35 周期的稳定时间再启动转换，转换结束后再次进入掉电状态。

如果 BUFFER 选择为常开，上电后需要至少 7.5us 的稳定时间，在这个期间，ADC0 不能启动任何转换。

40.6.2 采样率

ADC0 的采样率计算方式如下：

$$F_{ADCsamp} = \frac{f_{\text{clk}}}{N_{\text{div}} \times (T_{samp} + T_{\text{conv}} + T_{\text{wconv}})}$$

其中，f_{clk}为 CPU 系统总线时钟，N_{div}为分频系数，软件通过配置寄存器 ADC0_CFG.CLKDIV 进行配置，软件可配置为 2~128；T_{samp}为 ADC0 的采样时间，软件通过通道采样时间配置寄存器 ADC0_SAMPTn 配置为 4~256 周期；T_{conv}为 ADC0 的转换时间，该时间与分辨率成正比，具体为 6/8/10/12 周期；T_{wconv}为 ADC0 的转换间等待时间，可选为 0~31 周期，软件通过配置寄存器 ADC0_CFG.INTV_TIME 进行配置。

ADC0 可正常工作的采样率为 30KSPS~1MSPS，应用时需要注意不超过该范围，否则 ADC0 工作不正常，因为内部有一系列电容电阻，采样时钟太快，充电不完全，采样时钟太慢，电容上的电荷会减少，采样电容维持不住。

例如：当f_{clk}=58.98MHz，N_{div}=4，T_{samp}=4，T_{conv}=12，T_{wconv}=0 时，12bit 的 ADC0 采样率为 0.9216MSPS。

40.6.3 通道选择

通过 ADC0_CHSELx.CHSEL 选择通道数。

通过 ADC0_CFG.BUFF_EN 选择输入通道是否要经过 BUFFER 再输入。

通道数	通道输入信号	
ADC0_CHSELx	BUFF_EN=0	BUFF_EN =1
0	ADC0AIN0 直接输入	ADC0AIN0 经过 BUFFER 再输入
1	ADC0AIN1 直接输入	ADC0AIN1 经过 BUFFER 再输入
2	ADC0AIN2 直接输入	ADC0AIN2 经过 BUFFER 再输入
3	ADC0AIN3 直接输入	ADC0AIN3 经过 BUFFER 再输入
4	ADC0AIN4 直接输入	ADC0AIN4 经过 BUFFER 再输入
5	ADC0AIN5 直接输入	ADC0AIN5 经过 BUFFER 再输入
6	ADC0AIN6 直接输入	ADC0AIN6 经过 BUFFER 再输入
7	ADC0AIN7 直接输入	ADC0SAIN7 经过 BUFFER 再输入
8	ADC0AIN8 直接输入	ADC0AIN8 经过 BUFFER 再输入
9	ADC0SAIN9 直接输入	ADC0AIN9 经过 BUFFER 再输入
10	ADC0AIN10 直接输入	ADC0AIN10 经过 BUFFER 再输入
11	ADC0AIN11 直接输入	ADC0AIN11 经过 BUFFER 再输入

仅供合作单位使用 绝密

12	BGRLP 直接输入	BGRLP 经过 BUFFER 再输入
13	DAC 电压输入	DAC 电压经过 BUFFER 再输入

软件可选择任意一个或多个通道组成序列 A 进行连续转换，选择任意一个或者多个通道组成序列 B 进行连续转换。序列 A 和序列 B 在转换过程，如果同时出现转换需求时，遵循以下原则：

A/D 转换	触发信号发生	处理方式（优先级：序列 A＞序列 B）
序列 A 转换过程中	序列 A 触发	触发信号无效
	序列 B 触发	序列 A 全部通道转换完成后，开始序列 B 转换
序列 B 转换过程中	序列 A 触发	序列 B 转换被中断，开始序列 A 转换； 序列 A 转换完成后，序列 B 从被打断的通道重新开始转换；
	序列 B 触发	触发信号无效
ADC0 空闲	序列 A、B 同时触发	序列 A 先启动，全部通道转换完成后，开始序列 B 转换；

40.6.4 触发源选择

序列 A、序列 B 可独立选择触发源。

序列 A 和序列 B 可选软件触发，也可在 AOS 模块中选择 KBI、SIMPTC 的输出作为触发源，即写 AOS 模块的 PE_TRGSEL32/PE_TRGSEL33 使能 KBI 或 SIMPTC 触发，等待硬件触发条件，启动转换。

40.6.5 转换模式

- 单通道单次转换模式

该模式能够在序列 A 或者序列 B 中运行，软件选择需要转换的单一通道。当软件触发，或者选择的对应触发源发生触发时，ADC0 就会采样和转换该通道，完成后，标志位 EOC 拉高，采样转换结束。数据会保存在序列 A 或者序列 B 对应的数据寄存器。新一轮触发源触发，才会进行新一轮采样转换。



图 40-2 单通道单次转换模式

- 单通道连续转换模式

在单次转换模式的基础上，使能寄存器 ADC0_CTLx 中的 bit[1] CONTA，就进入连续转换模式。

该模式能够在序列 A 或者序列 B 中运行，软件选择需要转换的单一通道。当软件触发，或者选择的对应触发源发生时，ADC0 就会一直采样和转换指定的通道，数据会保存在序列 A 或者序列 B 对应的数据寄存器。

软件可启动 DMA 传输数据到 SRAM。

直到软件关闭 ADC0，或者关闭连续转换功能，ADC0 才会停止采样和转换。

仅供战略合作单位使用 绝密



图 40-3 单通道连续转换模式

- 多通道单次扫描转换模式

软件选择序列 A 或者序列 B 的通道，当软件触发或者选择的对应触发源发生时，ADC0 就会采样和转换序列 A 或者序列 B 中所有使能的通道，完成后，标志位 EOCAF 拉高，采样转换结束。数据会保存在序列 A 或者序列 B 对应的数据寄存器。新一轮触发源触发，才会进行新一轮采样转换。

软件可启动 DMA 传输数据到 SRAM。



图 40-4 多通道单次扫描转换模式

- 多通道连续扫描转换模式

在多通道单次转换模式的基础上，使能寄存器 ADC0_CTLx 中的 bit[1] CONTA，就进入多通道连续转换模式。

在该模式下，序列 A 或者序列 B 中所有的通道转换完成后，不需等待新触发源发生，会自动重新开始转换。

软件可启动 DMA 传输数据到 SRAM。

软件关闭 ADC0，或者关闭转换功能，ADC0 才会停止采样和转换。



图 40-5 多通道连续扫描转换模式

- 多通道间断转换模式

仅供战略合作单位使用 绝密

软件先选择序列 A 或者序列 B 的通道，再选择间断转换时每次转换的通道个数 n。当软件触发，或者选择的对应触发源发生时，ADC0 就会采样和转换序列 A 或者序列 B 的 n 个通道，再次触发时，继续采样和转换剩余通道的 n 个通道，以此类推，直到采样和转换所有使能的通道。

软件可启动 DMA 传输数据到 SRAM。



图 40-6 多通道间断转换模式

上图为 n=4 的间隔转换模式。

40.6.6 模拟看门狗

软件可分别使能序列 A，序列 B 看门狗功能，如果 ADC0 转换结果超过阈值范围，则产生模拟看门狗事件，如果使能中断，则会产生中断。

软件可选受保护的范围为 0~阈值下限、阈值下限~阈值上限、阈值上限~满量程。

软件可选择监控序列 A 和/或序列 B 的一个或任意多个通道，而不是所有使能的通道。

40.6.7 可编程的采样时间

软件可选择每个通道在采样时的时钟周期。每个外部通道或者内部通道都可以有独立的寄存器位配置采样时间为 4~256。软件从寄存器 ADC0_SAMPTn 中，可以设置每个通道的采样周期数。

40.6.8 数据管理

- 数据分辨率

ADC0 转换的周期与分辨率位数相关，分辨率越低，转换速度越快。

软件从寄存器 ADC0_CFG 的 bit[1:0]RESC 中，可分别选择序列 A 或者序列 B 转换时 ADC0 的分辨率为 12bit、10bit、8bit 或者 6bit。

- 数据补偿

寄存器对转换结果进行补偿，ADC0 转换结果需要与寄存器内的数值进行加减运算后再放入对应的寄存器。该功能必须配置 ADC0_CAL.CAL_EN 为 1 才生效；

- 数据自动清除功能

序列 A 或者序列 B 的转换结果都放在一个寄存器中，为了方便软件判断当前转换是否完成，软件可使能数据自动清除功能。当软件或者 DMA 读取数据后，数据寄存器会自动清零。如果再次读取的数据为 0，则表示当前转换未完成，读取的数据无效；

- 过采样处理

软件可通过 ADC0_OVSCFG 寄存器中的 bit[3:1]OVSR 和 bit[7:4]OVSS，配置过采样的累加次数 N，和平均系数 M，得到 16bit 数据；

如果计算结果有效位数超过 16，低位会被截断，具体的截位机制如下表：

分辨率（RESC）	累加次数	累加和有效位宽	右移次数	硬件自动右移次数	最终输出有效位宽

仅供战略合作单位使用 绝密

	（OVSR）		（OVSS）		
12 bits	4	17 bits	0	1	16 bits
12 bits	5	18 bits	0 ~ 1	2 ~ 1	16 bits
12 bits	6	19 bits	0 ~ 2	3 ~ 1	16 bits
12 bits	7	20 bits	0 ~ 3	4 ~ 1	16 bits
10 bits	6	17 bits	0	1	16 bits
10 bits	7	18 bits	0~1	2 ~ 1	16 bits

- 对齐功能

数据对齐功能仅在未使能过采样处理时有效，软件可通过 DFMT 选择转换结果的数据左对齐或者右对齐放入 ADC0_DATx 或者通过 DMA 存入存储器中；

分辨率为 12 bit 的数据对齐方式：

数据左对齐：

D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0	0

数据右对齐：

0	0	0	0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

分辨率为 10 bit 的数据对齐方式：

数据左对齐：

D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0	0	0	0

数据右对齐：

0	0	0	0	0	0	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

分辨率为 8 bit 的数据对齐方式：

数据左对齐：

D7	D6	D5	D4	D3	D2	D1	D0	0	0	0	0	0	0	0	0

数据右对齐：

0	0	0	0	0	0	0	0	D7	D6	D5	D4	D3	D2	D1	D0

分辨率为 6 bit 的数据对齐方式：

数据左对齐：

D5	D4	D3	D2	D1	D0	0	0	0	0	0	0	0	0	0	0

数据右对齐：

0	0	0	0	0	0	0	0	0	0	D5	D4	D3	D2	D1	D0

40.6.9 校正功能

因为 ADC0 存在 VREF 误差、增益误差和失调误差，所以提供 ADC0 的校正功能；

- 码值校正

假设某通道不使能 BUFFER 时输出的码值为 DIN，使能 BUFFER 时输出的码值为 DINB，硬件校准后输出的对应码值为 DOUT 和 DOUTB，使用以下的校正方式：

不使能 BUFFER：DOUT = (DIN + ZTG * ZT) * GAINERR+ DOS

使能 BUFFER： DOUTB = (DINB + ZTBG * ZTB) * GAINERR + DOS

其中，GAINERR、ZT、ZTB 为 FT 测试时确定的数值，由 BOOT 管理，上电后自动加载；

ZTG、ZTBG、DOS 为用户写入的校正系数；ZTG 和 ZTBG 计算公式如下：其中，DR0 和 DRB0 为理想电源（默认输入的参考电压为 3.3V）情况下 BGRLP 通道使能 BUFFER 和不使能 BUFFER 时测到的 16 次转换结果累加和（FT 测试确定的数值）；DR1 和 DRB1 为当前环境下 BGRLP 通道使能 BUFFER 和不使能 BUFFER

仅供战略合作单位使用 绝密

时测到的结果（n 为过采样累加次数，m 为过采样右移位数）；

$$ZTG = \frac{DR1 \times 2^{m+4}}{DR0 \times n} \qquad ZTBG = \frac{DRB1 \times 2^{m+4}}{DRB0 \times n}$$

- 计算当前输入电压值

对于未开启 buffer 的情况，参考电压 VREF0（默认 3.3V）下 BGRLP 通道输出码值为 DR0，当前参考电压 VREF1 下 BGRLP 通道输出码值为 DR1，由于作为内部输入的基准电压是恒定的，所以有：

VREF0 * DR0 = VREF1 * DR1

则 VREF1 = VREF0 * DR0 / DR1

由此可以得到当前参考电压 VREF1，进而可计算出当前输入通道的电压值为：

$$Vin = \frac{Dout \times VREF1}{2^{12}}$$

如果输入通道不使能 BUFFER，则 $Vin = \frac{Dout \times VREF0}{2^{12} \times ZTG}$

如果输入通道使能 BUFFER，则 $Vin = \frac{Dout \times VREF0}{2^{12} \times ZTBG}$

其中，VREF0 为 FT 测试时的外灌参考电压，通常与 VCC 相连，默认为 3.3V，这个数值要根据 FT 测试的校正方案实际输入的参考电压去确定；

40.6.10 与 DAC 联动

DAC 在开始转换时模拟电源上可能出现短暂的浪涌电流，可能会干扰正在工作中的 ADC0。所以可在 DAC 中开启 ADC0 转换优先功能，ADC0 会输出空闲状态给 DAC，通过改变 DAC 转换数据的更新时序可以有效地避免这种干扰的发生。

同时支持在 ADC0 中开启 DAC 转换优先功能，配置 ADC0_CFG.HALT_2DAC 信号为 1 时，ADC0 从空闲状态启动时，会先等待 DAC 为空闲状态，再启动转换；

40.6.11 空转换功能

由于 ADC0 IP 上电后第一个转换结果存在 4 个码值的误差，所以增加空转换功能；默认在 ADC0 上电后，对所选通道进行一次空转换，转换结果丢弃；软件可通过 ADC0_DCONV，配置空转换次数为 0~3；

40.6.12 中断

ADC0 转换完成时，如果使能中断，则会产生中断；

当发生看门狗事件时，如果使能中断，则会产生中断；

当使能 DMA 以及 DMA 中断使能时，如果发生半满、全满或者数据覆盖事件时，会产生中断；

以上中断共用一个中断序号。

供战略合作单位使用 绝密

40.7 寄存器

40.7.1 寄存器映射表

模块名	物理地址	映射地址
ADC0（小核区域）	0x2009_4000	0x2009_4000
ADC0（大核区域）	0xA009_4000	0xA009_4000

寄存器名	地址偏移量	描述
ADC0_CFG	0x00	配置寄存器
ADC0_OVSCFG	0x04	过采样配置寄存器
ADC0_OVSCHSEL	0x08	过采样通道选择寄存器
ADC0_PWDCTL	0x0C	掉电开关控制寄存器
ADC0_SAMPT0	0x10	输入通道 0~3 的采样时间配置寄存器
ADC0_SAMPT1	0x14	输入通道 4~7 的采样时间配置寄存器
ADC0_SAMPT2	0x18	输入通道 8~11 的采样时间配置寄存器
ADC0_SAMPT3	0x1C	输入通道 12~14 的采样时间配置寄存器
ADC0_CTRLA	0x20	序列 A 控制寄存器
ADC0_CHSELA	0x24	序列 A 通道选择寄存器
ADC0_STARTA	0x28	序列 A 启动寄存器
ADC0_DATA	0x2C	序列 A 数据寄存器
ADC0_WDTHLA	0x30	序列 A 看门狗阈值寄存器
ADC0_WCHSELA	0x34	序列 A 看门狗通道选择寄存器
ADC0_DMA_RBADRA	0x38	序列 A 的 DMA 接收起始地址寄存器
ADC0_DMA_RLENA	0x3C	序列 A 的 DMA 接收长度寄存器
ADC0_DMA_RADRA	0x40	序列 A 的 DMA 当前地址寄存器
ADC0_IEA	0x44	序列 A 中断使能寄存器
ADC0_IFA	0x48	序列 A 中断标志寄存器
--	0x4C	保留
ADC0_CTRLB	0x50	序列 B 控制寄存器
ADC0_CHSELB	0x54	序列 B 通道选择寄存器
ADC0_STARTB	0x58	序列 B 启动寄存器
ADC0_DATB	0x5C	序列 B 数据寄存器
ADC0_WDTHLB	0x60	序列 B 看门狗阈值寄存器
ADC0_WCHSELB	0x64	序列 B 看门狗通道选择寄存器
ADC0_DMA_RBADRB	0x68	序列 B 的 DMA 接收起始地址寄存器
ADC0_DMA_RLENB	0x6C	序列 B 的 DMA 接收长度寄存器
ADC0_DMA_RADRB	0x70	序列 B 的 DMA 当前地址寄存器
ADC0_IEB	0x74	序列 B 中断使能寄存器
ADC0_IFB	0x78	序列 B 中断标志寄存器
--	0x7C	保留
ADC0_CAL	0x80	增益校正寄存器
ADC0_DOS	0x84	码值校正寄存器
ADC0_BGRLP	0x88	BGRLP 通道的理想码值寄存器

仅供战略合作单位使用，保密

ADC0_DCONV	0x94	空转换配置寄存器

40.7.2 寄存器说明

40.7.2.1 配置寄存器 ADC0_CFG(0x00)

<table>
<tr><th>位</th><th>名称</th><th>描述</th><th>读/写</th><th>复位值</th></tr>
<tr><td>31:30</td><td>--</td><td>保留位</td><td>RW</td><td>0x0</td></tr>
<tr><td>29:23</td><td>CLKDIV</td><td>ADC0 模块工作时钟为总线时钟的（CLKDIV+1）分频
0：总线时钟的 2 分频
1：总线时钟的 2 分频
……
127：总线时钟的 128 分频</td><td>RW</td><td>0x0</td></tr>
<tr><td>22:18</td><td>INTV_TIME</td><td>转换间隔的等待时间为 INTV_TIME 个周期
0：当次转换结束后立即开启下次转换；
1：当次转换结束后等待 1 个周期再开启下次转换；
2：当次转换结束后等待 2 个周期再开启下次转换；
3：当次转换结束后等待 3 个周期再开启下次转换；
……
31：当次转换结束后等待 31 个周期再开启下次转换；</td><td>RW</td><td>0x0</td></tr>
<tr><td>17:16</td><td>PWRUP1_TIME</td><td>ADC0 模拟电路上电稳定时间为(PWRUP1_TIME+32)cycle
0：上电稳定时间为 32cyc
1：上电稳定时间为 33cyc
2：上电稳定时间为 34cyc
3：上电稳定时间为 35cyc</td><td>RW</td><td>0x1</td></tr>
<tr><td>15:8</td><td>PWRUP2_TIME</td><td>BUFFER 上电稳定时间为（PWRUP2_TIME+32）cycle
<table>
<tr><th>ADC0 工作时钟</th><th>推荐配置</th><th>ADC0 工作时钟</th><th>推荐配置</th></tr>
<tr><td>14.7456MHz</td><td>0x4F</td><td>5.89824MHz</td><td>0xD</td></tr>
<tr><td>11.7965MHz</td><td>0x39</td><td>5.362036MHz</td><td>0x9</td></tr>
<tr><td>9.8304MHz</td><td>0x2A</td><td>4.9152MHz</td><td>0x5</td></tr>
<tr><td>8.4261MHz</td><td>0x20</td><td>4.537108MHz</td><td>0x3</td></tr>
<tr><td>7.3728MHz</td><td>0x18</td><td>≤4.213029MHz</td><td>0x1</td></tr>
<tr><td>6.5536MHz</td><td>0x12</td><td></td><td></td></tr>
</table>
注 1：BUFFER 上电稳定时间推荐大于 7.5us；
注 2：不配置 BUFFER 和 ADC0 常开时，使能 BUFFER 启动 ADC0 时会同时给 BUFFER 和 ADC0 上电，所以 PWRUP2_TIME 不能小于 PWRUP1_TIME</td><td>RW</td><td>0x4F</td></tr>
<tr><td>7:6</td><td>--</td><td>保留位</td><td>RO</td><td>0x0</td></tr>
<tr><td>5</td><td>HALT_2DAC</td><td>DAC 联动的配置位
0：无论 DAC 处于任何状态，ADC0 正常工作；
1：当 DAC 处于转换状态时，ADC0 暂停转换；</td><td>RW</td><td>0x0</td></tr>
<tr><td>4</td><td>BUFF_EN</td><td>BUFFER 开关控制
0：关闭 BUFFER，通道输入信号与 ADC0 直接相连；</td><td>RW</td><td>0x0</td></tr>
</table>

仅供授权合作单位使用 绝密

		1：开启 BUFFER，通道输入信号通过 BUFFER 放大后与 ADC0 相连，用于测量高阻信号； 该位只能在 ADC0 空闲时配置，即 ADC0_STARTA 和 ADC0_STARTB 都为 0 时，才能配置该位；		
3	DCLREN	数据寄存器自动清除使能 0：数据寄存器不会自动清除 1：当软件读取或者 DMA 传输数据后，数据寄存器自动清除	RW	0x0
2	DFMT	数据格式 0：数据右对齐 1：数据左对齐	RW	0x0
1:0	RESC	分辨率 00：12 位 01：10 位 10：8 位 11：6 位 该位只能在 ADC0 空闲时配置，即 ADC0_STARTA 和 ADC0_STARTB 都为 0 时，才能配置该位；	RW	0x0

40.7.2.2 过采样配置寄存器 ADC0_OVSCFG(0x04)

位	名称	描述	读/写	复位值
31:8	--	保留位	RO	0x0
7:4	OVSS	过采样右移位数 0000：不移位 0001：移 1 位 0010：移 2 位 0011：移 3 位 0100：移 4 位 0101：移 5 位 0110：移 6 位 0111：移 7 位 1000：移 8 位 其他：不移位	RW	0x0
3:1	OVSR	过采样累加次数 000：累加 2 次 001：累加 4 次 010：累加 8 次 011：累加 16 次 100：累加 32 次 101：累加 64 次 110：累加 128 次 111：累加 256 次	RW	0x0
0	OVSEN	过采样使能	RW	0x0

仅供联合作业单位使用 绝密

		0：不使能 1：使能 该位只能在 ADC0 空闲时配置，即 ADC0_STARTA 和 ADC0_STARTB 都为 0 时，才能配置该位；		

40.7.2.3 过采样通道选择寄存器 ADC0_OVSCHSEL(0x08)

位	名称	描述	读/写	复位值
31:15	--	保留位	RO	0x0
14:0	OVSC CHSEL	过采样通道选择，每一位代表一个通道，可选择任意组合。 0：未选择对应的通道，则每次序列转换时只进行一次转换 1：选择对应的通道，则每次序列转换时进行多次转换结果的累加和右移，再将数据放入数据寄存器； 该位只能在 ADC0 空闲时配置，即 ADC0_STARTA 和 ADC0_STARTB 都为 0 时，才能配置该位；	RW	0x0

40.7.2.4 掉电开关控制寄存器 ADC0_PWDCTL(0x0C)

位	名称	描述	读/写	复位值
31:17	--	保留位	RO	0x0
15:8	ADC0_AON	ADC0 模拟电路开关配置位 =0xA5，ADC0 模拟电路常开（至少等待 33 个周期后才能启动 ADC0 工作） =其他数值，ADC0 模拟电路仅在工作时开启	RW	0x0
7:0	BUFF_AON	ADC0 的 BUFFER 开关配置位 =0xAC，BUFFER 常开（至少等待 7.5us 才能启动 ADC0 转换） =其他数值，BUFFER 仅在工作时开启；	RW	0x0

40.7.2.5 通道采样时间配置寄存器 ADC0_SAMPTn(0x10~0x1C)

n=0~3

位	名称	描述	读/写	复位值
31:24	CHN3_SMPT	通道序号为 4n+3 的采样周期数为（CHN3_SMPT+1），可选 4~256 个周期，配置 1~3 个周期时采样时间过短，会导致转换出错； 在 ADC0_SAMPT3 中，该位为保留位；	RW	0x3
23:16	CHN2_SMPT	通道序号为 4n+2 的采样周期数为（CHN2_SMPT+1），可选 4~256 个周期，配置 1~3 个周期时采样时间过短，会导致转换出错；	RW	0x3
15:8	CHN1_SMPT	通道序号为 4n+1 的采样周期数为（CHN1_SMPT+1），可选 4~256 个周期，配置 1~3 个周期时采样时间过短，会导致转换出错；	RW	0x3
7:0	CHN0_SMPT	通道序号为 4n 的采样周期数为（CHN0_SMPT+1），可选	RW	0x3

仅供战略合作单位使用 绝密

		4~256 个周期，配置 1~3 个周期时采样时间过短，会导致转换出错；		

40.7.2.6 序列 x 的控制寄存器 ADC0_CTLx(0x20/0x50)

x = A/B.

位	名称	描述	读/写	复位值
31:15	--	保留	RO	0x0
14	SMODE	序列 B 被抢占时的处理方式 0：强制中止转换切换序列 A 1：等待当前转换完成再切换序列 A SMODE 只有 ADC0_CTLB 寄存器有效，ADC0_CTLA 无效；	RW	0x0
13:12	WDTMOD	看门狗保护区域 00：阈值上限＜数据＜阈值上限 01：数据＜阈值下限 10：数据＞阈值上限 11：保留	RW	0x0
11	WDTEN	看门狗使能 0：不使能 1：使能	RW	0x0
10	OVRMOD	数据溢出时处理方法 0：不覆盖数据 1：覆盖数据	RW	0x0
9	DMA_MODE	DMA 模式配置位 0：单次模式，当前 DMA 指定长度数据传输完成后停止； 1：循环模式，当前 DMA 指定长度数据传输完成后，自动重新加载 DMA 起始地址和数据长度；	RW	0x0
8	DMAEN	启动 DMA 传输数据，仅支持 16bit 传输；	RW	0x0
7	--	保留	RO	0x0
6:3	DSICNUM	ADC0 间隔扫描个数为（DSICNUM+1）	RW	0x0
2	DSICEN	ADC0 间隔扫描使能 0：ADC0 对 ADC0_CHSELx 使能的通道不间隔扫描 1：ADC0 对 ADC0_CHSELx 使能的通道进行间隔扫描 该位只能在序列 x 空闲时配置，即 ADC0_STARTx 为 0 时，才能配置该位； 注：当 DSICEN=1，若 CHMOD=0 或者 CONT=1 时，转换模式无效，此时写 START 或者通过硬件触发无效，ADC 不会启动转换；	RW	0x0
1	CONTA	ADC0 连续转换使能 0：当软件/硬件触发时，ADC0 对指定的一个或多个通道转换一次 1：当软件/硬件触发时，ADC0 对指定的一个或多个通道进	RW	0x0

仅供授权合作单位使用 绝密

		行连续转换，直到软件对 START 写 0 停止转换 该位只能在序列 x 空闲时配置，即 ADC0_STARTx 为 0 时，才能配置该位；；		
0	CHMOD	ADC0 序列 x 通道使能 0：ADC0 对 ADC0_DATx.CHN 进行转换 1：ADC0 对 ADC0_CHSELx 使能的通道进行扫描转换 该位只能在序列 x 空闲时配置，即 ADC0_STARTx 为 0 时，才能配置该位；	RW	0x0

40.7.2.7 序列 x 的通道选择寄存器 ADC0_CHSELx(0x24/0x54)

x = A/B.

位	名称	描述	读/写	复位值
31:15	--	保留位	RO	0x0
14:0	CHSEL	序列 x 的通道选择，每一位代表一个通道，可选择任意组合。 0：未选择对应的通道 1：选择对应的通道	RW	0x0

40.7.2.8 序列 x 的通道启动寄存器 ADC0_STARTx(0x28/0x58)

x = A/B.

位	名称	描述	读/写	复位值
31:1	--	保留位	RO	0x0
0	START	ADC0 转换序列 x 的启动 0：停止转换 1：开始转换 该位在软件写入 1 或者硬件触发 ADC0 转换序列 x 时为 1，软件写 0 或者 ADC0 转换完成后为 0 注：在序列扫描时，对 START 写 0 会清除剩余未扫描通道；下次启动会重新开始扫描序列；	RW	0x0

40.7.2.9 序列 x 的数据寄存器 ADC0_DATx(0x2C/0x5C)

x = A/B.

位	名称	描述	读/写	复位值
31:20	--	保留	RO	0x0
19:16	CHN	序列 x 当前转换的通道号 只能在 ADC0_CTRLx.CHMOD 为 0 时可写，其他情况只读	WR	0x0
15:0	DAT	序列 x 当前通道的转换数据	RO	0x0

40.7.2.10 序列 x 的看门狗阈值寄存器 ADC0_WDTHLx(0x30/0x60)

x = A/B.

位	名称	描述	读/写	复位值
31:16	WDHT	看门狗阈值上限	RW	0xFFFF

仅供战略合作单位使用 绝密

15:0	WDLT	看门狗阈值下限 注：该阈值会直接与 ADC0_DATx 数值进行比较；若配置为左对齐，会使用 WDHT、WDLT 高位进行比较；	RW	0x0

40.7.2.11 序列 x 的看门狗通道选择寄存器 ADC0_WCHSELx(0x34/0x64)

x = A/B.

位	名称	描述	读/写	复位值
31:15	--	保留位	RO	0x0
14:0	WCHSEL	序列 x 设置看门狗的通道选择，每一位代表一个通道	RW	0x0

40.7.2.12 序列 x 的 DMA 接收起始地址寄存器 ADC0_DMA_RBADRx(0x38/0x68)

x = A/B.

位	名称	描述	读/写	复位值
31:18	--	保留位	RO	0x0
17:0	DMA_RBADR	DMA 接收起始地址，最低固定为 0	RW	0x0

40.7.2.13 序列 x 的 DMA 接收长度寄存器 ADC0_DMA_RLENx(0x3C/0x6C)

x = A/B.

位	名称	描述	读/写	复位值
31:18	--	保留位	RO	0x0
17:0	DMA_RLEN	DMA 接收长度，最低固定为 0	RW	0x0

40.7.2.14 序列 x 的 DMA 当前地址寄存器 ADC0_DMA_RADRx(0x40/0x70)

x = A/B.

位	名称	描述	读/写	复位值
31:18	--	保留位	RO	0x0
17:0	DMA_RADR	DMA 当前地址，最低固定为 0	RO	0x0

40.7.2.15 序列 x 的中断使能寄存器 ADC0_IEx(0x44/0x74)

x = A/B.

位	名称	描述	读/写	复位值
31:6	--	保留位	RO	0x0
5	DMA_ERR	DMA 接收数据覆盖中断使能 0：不使能 1：使能	RW	0x0
4	DMA_FIE	DMA 接收数据全满中断使能 0：不使能 1： 使能	RW	0x0
3	DMA_HIE	DMA 接收数据半满中断使能 0：不使能	RW	0x0

仅供战略合作单位使用 绝密

		1： 使能		
2	WDTE	序列 x 看门狗事件中断使能位 0：不使能 1：使能	RW	0x0
1	EOCAE	序列 x 转换完成中断使能位 0：不使能 1：使能	RW	0x0
0	EOCE	序列 x 当前通道转换完成中断使能位 0：不使能 1：使能	RW	0x0

40.7.2.16 序列 x 的标志寄存器 ADC0_IFx(0x48/0x78)

x = A/B.

位	名称	描述	读/写	复位值
31:6	--	保留位	RO	0x0
5	DMA_ERR	DMA 接收数据覆盖标志位 0：未发生数据覆盖错误 1：发生数据覆盖错误 数据覆盖错误指的是上一个数据未通过 DMA 写入 SRAM，又产生新的数据，且覆盖上一个数据；	W1C	0x0
4	DMA_FDONE	DMA 接收全满中断标志位 0：DMA 接收数据未达全满 1：DMA 接收数据已达全满	W1C	0x0
3	DMA_HDONE	DMA 接收半满中断标志位 0：DMA 接收数据未达半满 1：DMA 接收数据已经半满	W1C	0x0
2	WDTF	序列 x 看门狗事件标志位 0：没有发生看门狗事件 1：发生看门狗事件	W1C	0x0
1	EOCAF	序列 x 转换完成标志位 0：所有使能通道转换未完成 1：所有使能通道转换完成	W1C	0x0
0	EOC	序列 x 当前通道转换完成标志位 0：当前通道转换未完成 1：当前通道转换完成	W1C	0x0

40.7.2.17 校正参数寄存器 ADC0_CAL(0x80)

位	名称	描述	读/写	复位值
31:25	--	保留位	RO	0x0
24	CAL_EN	校正使能 =0：不使用硬件校正，输出的码值为 ADC0 原始转换码值 =1：使用硬件校正，输出的码值为校正之后的码值	RW	0x0

仅供授权合作单位使用 绝密

		该位只能在 ADC0 空闲时配置，即 ADC0_STARTA 和 ADC0_STARTB 都为 0 时，才能配置该位； 注：配置这个寄存器后，需要等待至少 16 个周期才能启动 ADC 转换工作；		
23:12	ZTBG	使能 BUFFER 的 ZEROT 校准系数，为无符号数 理论上 0.5≤ ZTBG ≤2，所以 ZTBG =round(gain*2048)，ZTBG 可选范围为 0.000488~ 1.999512 该位只能在 ADC0 空闲时配置，即 ADC0_STARTA 和 ADC0_STARTB 都为 0 时，才能配置该位；	RW	0x800
11:0	ZTG	不使能 BUFFER 的 ZEROT 校准系数，为无符号数 理论上 0.5≤ ZTG ≤2，所以 ZTG =round(gain*2048)，ZTG 可选范围为 0.000488~ 1.999512 该位只能在 ADC0 空闲时配置，即 ADC0_STARTA 和 ADC0_STARTB 都为 0 时，才能配置该位；	RW	0x800

40.7.2.18 增益补偿寄存器 ADC0_DOS(0x84)

位	名称	描述	读/写	复位值
31:12	--	保留位	RO	0x0
11:0	DOS	码值补偿量，最高位为符号位，可选范围为-2048~2047 在启动校正机制时，需要将 DOS 置 0，校准完成后，再根据输出结果进行微调；	RW	0x0

40.7.2.19 BGRLP 通道的理想码值寄存器 ADC0_BGRLP(0x88)

位	名称	描述	读/写	复位值
31:16	BGRLP_COREB	参考电压为 3.3V 时，使能 BUFFER 的 BGRLP 通道累加 16 次的码值，为无符号数	RO	0x0
15:0	BGRLP_CORE	参考电压为 3.3V 时，不使能 BUFFER 的 BGRLP 通道累加 16 次的码值，为无符号数	RO	0x0

40.7.2.20 空转换配置寄存器 ADC0_DCONV(0x94)

位	名称	描述	读/写	复位值
31:2	--	保留位	RO	0x0
1:0	DUMMY_NUM	上电后空转换次数配置 上电后空转换次数为（DUMMY_NUM），可配为 0~3 次；	RW	0x1

40.8 软件配置流程及应用说明

40.8.1 ADC0 正常使用流程

- 写 ADC0_CFG，配置 ADC0 时钟频率、ADC0 分辨率、数据对齐和寄存器自动清除功能、BUFFER 使能（可选）、各时间段参数；
- 写 ADC0_OVSCHSEL，使能需要过采样处理的通道（可选）；
- 写 ADC0_SAMPT0~3，配置 ADC0 的各通道的采样时间；

仅供锐能微合作单位使用 绝密

- 写 ADC0_CTRLx、ADC0_CHSELx，配置双序列的转换模式和转换通道；
- 写 ADC0_WDTx、ADC0_WCHSEL，配置序列的模拟看门狗功能；
- 写 ADC0_DMA_RBADRx、ADC0_DMA_RLENx、ADC0_DMA_RADRx，配置 DMA 功能；
- 写 ADC0_IEx，使能中断；
- 写 ADC0_STARTx，启动转换；
  或
  写 AOS 模块的 PE_TRGSEL32/PE_TRGSEL33 使能 KBI 或 SIMPTC 触发，等待硬件触发条件，启动转换；
- 读 ADC0_IFx 标志位，判断转换完成；
  读 ADC0_DATx 数据，或者读取 SRAM 对应的位置；

仅供战略合作单位使用 绝密

41 DAC

41.1 简介

Digital-to-Analog Converter（DAC）是数字/模拟转换器，是能够将离散的数字信号转换为连续变量的模拟信号的器件。模数转换器可以将 12bit 的数字数据转换为模拟电压输出，数据可选择为左对齐或右对齐格式。当使能了外部触发，DMA 可用于更新数字输入数据。DAC 模块带有一个输出 buffer，使能后可以提供更大的驱动能力。

41.2 特点

DAC 的主要特征如下：

- 支持 12bit DAC 输出，最高输出速率为 200Ksps
- 12 位转换数据可配置为左对齐或右对齐格式
- 支持输出缓冲，提高电压驱动能力
- 支持输出缓冲偏移校准
- 支持连续输出和触发输出，触发源支持软件触发和外部触发
- 外部触发源包括 KBI0（通道 8~11）、KBI1（通道 8~11）、SIMPTC0~3（通道 2），由 AOS 模块管理
- 使用外部触发时支持 DMA 功能
- 连续输出模式时，支持 A/D 转换优先功能，可减少对 A/D 转换的干扰
- 支持采样和保持模式，以降低功耗
- 支持选择输出通道为 PAD 或 ADC0

41.3 结构框图



图 41-1 DAC 结构框图

41.4 引脚定义

引脚名	引脚号	描述
DACO0	PA15	DAC 模拟输出 0
DACO1	PA05	DAC 模拟输出 1

仅供合作单位使用 绝密

41.5 时钟和复位

DAC 模块只需要总线时钟。总线时钟跟随系统主频。

DAC 模块的复位信号在内核复位、PIN 复位生效，同时支持软件单独复位 DAC。

41.6 功能描述

41.6.1 数据对齐格式

软件配置 DAC 控制寄存器 DAC_CFG.DPSEL 配置数据格式：

DAC_CFG.DPSEL=0，选择为 12 位数据右对齐，用户须将数据写入 12bit 数据保持寄存器 DAC_DHOLD[11:0]位。

DAC_CFG.DPSEL=1，选择为 12 位数据左对齐，用户须将数据写入 12bit 数据保持寄存器 DAC_DHOLD[15:4]位。



图 41-2 数据对齐格式

根据对数据保持寄存器的操作，经过相应的移位后，写入的数据被转存到内部的数据保存寄存器中。随后，内部寄存器的内容或被自动地传送到 DOUT 寄存器，或通过软件触发或外部事件触发被传送到 DOUT 寄存器。

41.6.2 DAC 输出电压

DAC 引脚上的模拟输出电压取决于下面的等式：

Vout = ((Data／4096) ×Vref)

其中，Vout 为模拟输出电压，Data 为数字输入值，Vref 为参考电压 VREFP。

41.6.3 DAC 输出缓冲

为了降低输出阻抗，并在没有外部运算放大器的情况下驱动外部负载，DAC 模块内部集成了一个输出缓冲运放。默认情况下，输出缓冲区关闭，可以通过设置控制寄存器 DAC_CFG.BUFF_EN 选择是否开启 buffer，通过设置 DAC_CFG.SEL_BUFF 选择是否通过缓冲输出。

当 DAC 使用输出缓冲区时，由于输出缓冲区的特性，输出电压可能会引入偏移电压 Voffset，模拟输出电压如下式：

Vout = ((Data／4096) ×Vref) + Voffset

该偏移电压可以通过向模块校准寄存器 DAC_OTRIM 写入电压校准值对输出电压进行补偿。

用户可以通过改写模块校准寄存器 DAC_OTRIM 对 DAC 输出进行补偿。软件校准仅在 DAC 使用输出 buffer 时有效，校准过程中软件配置缓冲器输出连接到 ADC0 输入端，对 DAC 写入中间码值 Ddac=0x800 并启动 D/A 转换。启动 ADC0 将 DAC 的输出信号转换为 12bit 数字码值 Dadc。软件根据 Ddac 与 Dadc 的差值向 DAC_ OTRIM 写入电压校准值，并再次启动 DAC 和 ADC0， 直到 Ddac=Dadc。

41.6.4 DAC 输出模式

41.6.4.1 连续输出模式

软件写控制寄存器 DAC_CFG.TRIG_CTRL=2’b00，将 DAC 配置为连续输出模式。DAC 在连续输出模式下，软件写数据保持寄存器后马上进行数模转换，数据更新频率不能快于 DAC 的转换时钟，否则输出无法保证输出电压正确建立。

仅供联合作单位使用 绝密

41.6.4.2 软件触发输出模式

软件写控制寄存器 DAC_CFG.TRIG_CTRL=2'b01，将 DAC 配置为软件触发输出模式。当选择为软件触发，写 DAC_SWT.SWT=1 即触发一次 D/A 转换。

41.6.4.3 外部触发输出模式

软件写控制寄存器 DAC_CFG.TRIG_CTRL=2'b1x，将 DAC 配置为外部触发输出模式。通过 AOS 模块为 DAC 配置触发源，当触发信号的上升沿到来时触发一次 D/A 转换。

41.6.5 DMA 功能

在外部触发使能的情况下，通过设置控制寄存器 DAC_CFG .DMA_EN 位来使能 DMA 功能。DAC 支持专用 DMA 的 word 对齐传输模式。DMA 控制器接收到 DMA 请求后，将数据自动更新到内部缓存寄存器。

当使能外部触发输出模式时，DAC 使能后第一个外部触发信号将产生一个 DMA 请求读取 32bit 数据缓存到内部缓存寄存器，DAC 首个输出电压为 DMA 使能前预写入的 DAC_DHOLD 值；第二个外部触发信号将内部缓存寄存器低 16bit 数据更新到 DAC_DOUT 寄存器并通过 DAC 输出；第三个外部触发信号将内部缓存寄存器高 16bit 数据更新到 DAC_DOUT 寄存器并通过 DAC 输出，同时产生一个 DMA 请求。

如果在内部缓存寄存器的数据读取完成之前，第二个外部触发到达，则不响应新到的触发请求，并且发生 DMA 欠载错误事件，如果 DAC_IE 寄存器中的 DERR_IE 位置 1，则会产生中断。

DMA 可配置为单次模式或循环模式：

1、配置为 DMA 单次模式时，指定长度的 DMA 数据转换完成后，产生 DMA 完成标志 DDONE_IF，DMA_EN 使能自动关闭，不再产生 DMA 请求，后续外部触发信号到来时输出 DAC_DHOLD 值；

2、配置为 DMA 循环模式时，指定长度的 DMA 数据转换完成后，产生 DMA 完成标志 DDONE_IF，内部重新加载 DMA 起始地址和数据长度信息，外部触发到来时输出 DMA 数据。

41.6.6 A/D 转换优先功能

DAC 开始 D/A 转换时模拟电源上可能出现短暂的浪涌电流，可能会干扰正在工作中的 ADC0。A/D 转换优先功能通过改变 D/A 转换数据的更新时序可以有效地避免这种干扰的发生。



图 41-3 A/D 转换优先功能时序图

仅供综合评估使用 绝密

设置 DAC_ADP.ADPEN=1 进入 A/D 转换优先功能。若写数据保持寄存器时 ADC0 正在进行转换工作，数模转换并不会立即开始，可配置为等到本次 A/D 转换完成后开始或等待 ADC0 转换超时后开始。如果改写数据保持寄存器时 ADC0 处于停止状态，D/A 转换则在写入后下一个转换时钟开始。

为避免转换数据丢失，请先查看中断标志寄存器 DAC_IF.DOUT_IF 值，确认数据转换完成再写下一个数据。

41.6.7 采样保持模式

DAC 输出支持采样保持模式。通过配置控制寄存器 DAC_CFG.SH_MODE 来使能采样保持模式。

不使能采样保持时，DAC 模拟输出会被 DAC 持续驱动，在 DAC 工作期间会有稳定的电流消耗。

使能采样保持模式后，DAC 在对本次写入 DAC_DOUT 寄存器的数据转换完成后，只会对 DAC 输出驱动一段时间，然后自动关闭 DAC，DAC 输出信号变成高阻态，需要片外电容来保持之前的电压状态；内部定时器会对转换时钟计数，在间隔一段可编程的时间后，重新驱动 DAC 输出；采样保持模式可以被划分为 2 个阶段：

1. 采样阶段

将采样保持电容充电到期望电压，充电时间取决于用户选择的电容值。采样阶段的时间通过采样保持时间寄存器 DAC_SHT.TSMP 位进行配置。

2. 保持阶段

关闭 DAC 和输出 buffer，输出高阻态，采样保持电容保持电压状态。保持阶段的时间通过采样保持时间寄存器 DAC_SHT.THOLD 位进行配置。



图 41-4 保持阶段时序图

41.6.8 中断

DAC 模块支持以下中断事件。

中断事件	标志位	使能位
数据输出寄存器更新中断	DOUT_IF	DOUT_IE
DMA 完成中断	DDONE_IF	DDONE_IE
DMA 错误中断	DERR_IF	DERR_IE
A/D 转换等待超时中断	ADPOV_IF	ADPOV_IE

表 41-1 DAC 模块中断事件表

41.7 寄存器

41.7.1 寄存器映射表

模块名	物理地址	映射地址
DAC（小核区域）	0x2009_8000	0x2009_8000
DAC（大核区域）	0xA009_8000	0xA009_8000

仅供战略合作单位使用 绝密

寄存器名	地址偏移量	描述
DAC_CFG	0x0	DAC 控制寄存器
DAC_ADPOT	0x4	DAC A/D 转换优先超时寄存器
DAC_SHT	0x8	DAC 采样保持时间寄存器
DAC_OTRIM	0xC	DAC 缓冲校准寄存器
DAC_SWT	0x10	DAC 软件触发寄存器
DAC_IE	0x14	DAC 中断使能寄存器
DAC_IF	0x18	DAC 中断标志寄存器
DAC_DHOLD	0x20	DAC 数据保持寄存器
DAC_DOUT	0x24	DAC 数据输出寄存器
DAC_DMA_CFG	0x30	DAC DMA 配置寄存器
DAC_DMA_BADR	0x34	DAC DMA 起始地址寄存器
DAC_DMA_LEN	0x38	DAC DMA 数据长度寄存器
DAC_DMA_ADR	0x3C	DAC DMA 当前地址寄存器

41.7.2 寄存器说明

41.7.2.1 控制寄存器 DAC_CFG(0x00)

<table>
<tr><th>位</th><th>名称</th><th>描述</th><th>读/写</th><th>复位值</th></tr>
<tr><td>31:16</td><td>CONV_DIV</td><td>输出转换时钟分频数配置，转换时钟频率如下：
$$f_{转换时钟} = \frac{f_{系统时钟}}{CONV_DIV + 1}$$
在不同系统时钟频率下，转换时钟分频数应不小于下表最小分频数。
<table>
<tr><th>系统频率</th><th>最小配置数</th><th>系统频率</th><th>最小配置数</th></tr>
<tr><td>58.9824 MHz</td><td>294</td><td>3.6864 MHz</td><td>18</td></tr>
<tr><td>29.4912 MHz</td><td>147</td><td>1.8432 MHz</td><td>9</td></tr>
<tr><td>14.7456 MHz</td><td>73</td><td>32.768 KHz</td><td>1</td></tr>
<tr><td>7.3728 MHz</td><td>36</td><td>-</td><td>-</td></tr>
</table></td><td>RW</td><td>0x0</td></tr>
<tr><td>15</td><td>-</td><td>保留</td><td>RO</td><td>0x0</td></tr>
<tr><td>14:13</td><td>OCH_SEL</td><td>模拟输出通道选择
0x0：输出到 DACO0（PA15）
0x1：输出到 DACO1（PA05）
0x2：输出到 ADC0
0x3：保留</td><td>RW</td><td>0x0</td></tr>
<tr><td>12</td><td>OCH_EN</td><td>模拟输出通道使能；
0：所有输出通道均关闭；
1：根据 OCH_SEL 选择 DAC 输出到 PAD 或 ADC0；</td><td>RW</td><td>0x0</td></tr>
<tr><td>11:10</td><td>TBUFF</td><td>等待输出 Buffer 上电稳定时间配置，单位为转换时钟周期 Toclk；
0x0：1.5Toclk
0x1：2.5Toclk（默认）
0x2：3.5Toclk</td><td>RW</td><td>0x1</td></tr>
</table>

仅供锐能微内部使用 保密

		0x3：4.5Toclk 注：若使能输出 Buffer 并且开启输出通道，需要等待 DAC 的输出 Buffer 上电稳定，首个输出电压为半个 dac 转换时钟周期，后续转换持续为完整的 1 个转换时钟周期。		
9	ADP_CTRL	A/D 转换优先功能使能时，等待超时处理方法 0：超时后产生 A/D 转换等待超时中断，继续等待直到 A/D 转换完成，进行下一次 D/A 转换； 1：超时后产生 A/D 转换等待超时中断，不等待 A/D 转换完成，马上进行下一次 D/A 转换；	RW	0x0
8	ADPEN	A/D 转换优先功能使能位 0：不使能 A/D 转换优先功能； 1：使能 A/D 转换优先功能；	RW	0x0
7	DPSEL	数据对齐格式配置 0：12bit 数据右对齐； 1：12bit 数据左对齐；	RW	0x0
6	SH_MODE	采样保持模式配置 0：不使能采样保持模式； 1：使能采样保持模式；	RW	0x0
5:4	TRIG_CTRL	DAC 触发模式配置 2’b00：连续输出模式； 2’b01：软件触发，写 DAC_SWT 寄存器触发一次转换； 2’b1x：外部触发，由 AOS 模块配置外部触发源；	RW	0x0
3	INIT_MODE	初始输出状态 0：通道不使能时模拟输出高阻态； 1：通道不使能时模拟输出接地；	RW	0x0
2	SEL_BUFF	输出 Buffer 选择使能 0：不通过输出 Buffer 输出； 1：通过输出 Buffer 输出；	RW	0x0
1	BUFF_EN	输出 Buffer 的使能控制 0：不使能输出 Buffer； 1：使能输出 Buffer；	RW	0x0
0	DAC_EN	DAC 通道转换使能 0：不使能 DAC 转换； 1：使能 DAC 转换；	RW	0x0

仅供指定合作单位使用 绝密

41.7.2.2 A/D 转换优先超时寄存器 DAC_ADPOT(0x04)

位	名称	描述	读/写	复位值
31:20	-	保留	RO	0x0

<table>
<tr><td>19:16</td><td>DAC_BUSYT</td><td>DAC 正在转换忙标志置起时间设置，单位为系统时钟周期 Tsys_clk；由软件根据当前的系统时钟频率配置标志置起时间，推荐时间为 0.1us；当 DAC 转换忙时，ADC0 会等待 DAC 转换完成再开启；
0x0：1 Tsys_clk
0x1：2 Tsys_clk
……
0xF：16Tsys_clk
<table>
<tr><td>系统时钟频率</td><td>推荐值</td><td>系统时钟频率</td><td>推荐值</td></tr>
<tr><td>58.9824MHz</td><td>0x5</td><td>3.6864MHz</td><td>0x0</td></tr>
<tr><td>29.4912MHz</td><td>0x2</td><td>1.8432MHz</td><td>0x0</td></tr>
<tr><td>14.7456MHz</td><td>0x1</td><td>32.768KHZ</td><td>0x0</td></tr>
<tr><td>7.3728MHz</td><td>0x0</td><td>-</td><td>-</td></tr>
</table>
注意：转换忙标志置起时间 DAC_BUSYT 需要小于等于输出转换时钟分频数 CONV_DIV；</td><td>RO</td><td>0x0</td></tr>
<tr><td>15:0</td><td>ADP_OVT</td><td>A/D 转换优先功能的超时配置，单位为转换时钟周期 Toclk；
0x0：1Toclk
0x1：2Toclk
……
0xFFFF：65536Toclk</td><td>RW</td><td>0x0</td></tr>
</table>

41.7.2.3 采样保持时间寄存器 DAC_SHT(0x08)

位	名称	描述	读/写	复位值
31:16	THOLD	采样保持模式下的保持时间，单位为转换时钟周期 Toclk； 0x0：1Toclk 0x1：2Toclk …… 0xFFFF：65536Toclk	RW	0x0
15:0	TSMPL	采样保持模式下的采样时间，单位为转换时钟周期 Toclk； 0x0：1Toclk 0x1：2Toclk …… 0xFFFF：65536Toclk	RW	0x0

41.7.2.4 模块校准寄存器 DAC_OTRIM(0x0C)

位	名称	描述	读/写	复位值
31:8	-	保留	RO	0x0
7:0	OTRIM	使能输出 buffer 时，对输出电压的补偿值，补偿值为 8bit 有符号数，采用补码形式； 使能输出 buffer 后对输出码值补偿。	RW	0x0

仅供联合作单位使用 绝密

41.7.2.5 软件触发寄存器 DAC_SWT(0x10)

位	名称	描述	读/写	复位值
31:1	-	保留	RO	0x0
0	SWT	软件触发一次 D/A 转换，由硬件自动清零。 写 1 产生一次软件触发信号，写 0 无效	WO	0x0

41.7.2.6 中断使能寄存器 DAC_IE(0x14)

位	名称	描述	读/写	复位值
31:4	-	保留	RO	0x0
3	ADPOV_IE	A/D 转换等待超时中断使能 0：不使能 1：使能	RW	0x0
2	DERR_IE	DMA 错误中断使能 0：不使能 1：使能	RW	0x0
1	DDONE_IE	DMA 完成中断使能 0：不使能 1：使能	RW	0x0
0	DOUT_IE	数据输出寄存器更新中断使能 0：不使能 1：使能	RW	0x0

41.7.2.7 中断标志寄存器 DAC_IF(0x18)

位	名称	描述	读/写	复位值
31:5	-	保留	RO	0x0
4	CONV_BUSY	DAC 忙标志，由 DAC_ADPOT.DAC_BUSYT 设置每次 D/A 转换时的置起时间；硬件自动置起和清零；	RO	0x0
3	ADPOV_IF	A/D 转换等待超时中断标志，写 1 清零；	W1C	0x0
2	DERR_IF	DMA 错误中断标志，写 1 清零； 当 DMA 操作未完成时外部触发新的 DMA 请求； 当前 DMA 数据未转换完成时外部触发新的 DMA 请求；	W1C	0x0
1	DDONE_IF	DMA 完成中断标志，写 1 清零；	W1C	0x0
0	DOUT_IF	数据输出寄存器更新中断标志，写 1 清零；	W1C	0x0

41.7.2.8 数据保持寄存器 DAC_DHOLD(0x20)

位	名称	描述	读/写	复位值
31:16	-	保留	RO	0x0
15:0	DHOLD	当 DAC_CFG.DPSEL=0（数据右对齐）时，向 DHOLD[11:0] 写入待转换的数据，DHOLD[15:12]为保留位； 当 DAC_CFG.DPSEL=1（数据左对齐）时，向 DHOLD[15:4] 写入待转换的数据，DHOLD[3:0] 为保留位；	RW	0x0

仅供指定合作单位使用 绝密

41.7.2.9 数据输出寄存器 DAC_DOUT(0x24)

位	名称	描述	读/写	复位值
31:12	-	保留	RO	0x0
11:0	DOUT	DAC 的 12 位输出数据，只读	RO	0x0

41.7.2.10 DMA 配置寄存器 DAC_DMA_CFG（0x30）

位	名称	描述	读/写	复位值
31:2	---	保留	RO	0x0
1	CIRC	DMA 循环模式配置 0：单次模式，当前 DMA 指定长度数据传输完成后停止； 1：循环模式，当前 DMA 指定长度数据传输完成后，自动重新加载 DMA 起始地址、数据长度；	RW	0x0
0	DMA_EN	DMA 使能配置，在单次模式传输完成后自动清零，在循环模式下需要软件配置关闭； 0：不使能 DMA； 1：使能 DMA（需要使能外部触发）；	RW	0x0

41.7.2.11 DAC_DMA_BADR（0x34）

位	名称	描述	读/写	复位值
31:16	---	保留	RO	0x0
15:0	BADR	DMA 起始地址（Word 地址）	RW	0x0

41.7.2.12 DAC_DMA_LEN（0x38）

位	名称	描述	读/写	复位值
31:16	---	保留	RO	0x0
15:0	LEN	DMA 数据长度，单位为 Word。	RW	0x0

41.7.2.13 DAC_DMA_ADR（0x3C）

位	名称	描述	读/写	复位值
31:16	---	保留	RO	0x0
15:0	ADR	DMA 当前地址（Word 地址）	RO	0x0

41.8 软件配置流程及其应用说明

41.8.1 连续模式应用流程

- 开启 DAC 模块时钟门控；
- 写控制寄存器 DAC_CFG.TRIG_CTRL=0 为连续输出模式，并设置转换时钟频率、输出 buffer 使能、采样保持模式、数据对齐格式、A/D 转换优先功能等配置；
- 写 A/D 转换优先超时寄存器 DAC_ADPOT，配置等待 ADC0 转换时间和 DAC 转换忙时间；
- 若使能了采样保持模式，写采样保持寄存器 DAC_SHT，配置采样时间 TSMPL、保持时间 THOLD；

仅供联合作业单位使用 绝密

- 写中断使能寄存器 DAC_IE，配置中断使能；
- 写控制寄存器 DAC_CFG.DAC_EN=1 使能 D/A 转换；
- 根据数据对齐格式配置，写数据保持寄存器 DAC_DHOLD；
- 读中断标志寄存器 DAC_IF 检查数据更新标志并写 1 清零；
- 重复步骤 7、8 直到所有数据转换完成；
- DAC 转换结束，写控制寄存器 DAC_CFG.DAC_EN=0；
- 关闭 DAC 模块时钟；

41.8.2 软件触发模式应用流程

- 开启 DAC 模块时钟门控；
- 写控制寄存器 DAC_CFG.TRIG_CTRL=1 选择为软件触发输出模式，并设置转换时钟频率、输出 buffer 使能、采样保持模式、数据对齐格式；
- 写 A/D 转换优先超时寄存器 DAC_ADPOT，配置等待 ADC0 转换时间和 DAC 转换忙时间；
- 若使能了采样保持模式，写采样保持时间寄存器 DAC_SHT，配置采样时间 TSMPL、保持时间 THOLD；
- 写中断使能寄存器 DAC_IE，配置中断使能；
- 写控制寄存器 DAC_CFG.DAC_EN=1 使能 D/A 转换；
- 重复以下步骤直到所有数据转换完成：
  - 根据数据对齐格式配置，写数据保持寄存器 DAC_DHOLD；
  - 写软件触发寄存器 DAC_SWT，触发一次数据转换；
  - 读中断标志寄存器 DAC_IF 检查数据更新标志并写 1 清零；
- DAC 转换结束，写控制寄存器 DAC_CFG.DAC_EN=0；
- 关闭 DAC 模块时钟；

41.8.3 硬件触发模式应用流程

- 开启 DAC 模块时钟门控；
- 写控制寄存器 DAC_CFG.TRIG_CTRL=2 选择为硬件触发输出模式，并设置转换时钟频率、输出 buffer 使能、采样保持模式、数据对齐格式；
- 写 A/D 转换优先超时寄存器 DAC_ADPOT，配置等待 ADC0 转换时间和 DAC 转换忙时间；
- 若需要使用 DMA，则写 DAC_DMA_CFG 寄存器配置 DMA 循环模式；
- 若使能了 DMA，在 AOS 模块中对应 DAC 的 PE_TRGSEL 寄存器中配置外部触发源；
- 若使能了 DMA 功能则需配置 DMA 控制器模块的 DMA 通道、数据源地址、目的地址、待传输数据量、传输控制配置、中断使能，开启 DMA 通道使能；
- 若使能了 DMA 功能，则可以在使能 DAC 转换前写数据保持寄存器 DAC_DHOLD 配置首次输出预设值
- 写 DAC_DMA_CFG 寄存器开启 DMA 使能；
- 若使能了采样保持模式，写采样保持时间寄存器 DAC_SHT，配置采样时间 TSMPL、保持时间 THOLD；
- 写中断使能寄存器 DAC_IE，配置中断使能；
- 写控制寄存器 DAC_CFG.DAC_EN=1，使能 D/A 转换；
- 重复以下步骤直到所有数据转换完成：
  - 若使能 DMA，由外部触发信号的上升沿产生一次 DMA 请求，并触发一次数据转换；
  - 若不使能 DMA，根据数据对齐格式配置，写数据保持寄存器 DAC_DHOLD，并由外部触发信号触发一次数据转换；
  - 读中断标志寄存器 DAC_IF，检查数据更新标志并写 1 清零；
- DAC 转换结束，写控制寄存器 DAC_CFG.DAC_EN=0；

仅供联合作单位使用 绝密

- 关闭 DAC 模块时钟；

41.8.4 输出 buffer 校准流程

- 开启 ADC0 控制模块门控；
- 配置 ADC0 控制模块，将 ADC0 输入源配置为 DAC 输出；
- 开启 DAC 模块时钟门控；
- 写控制寄存器 DAC_CFG，设置转换时钟频率、输出 buffer 使能；
- 写数据保持寄存器 DAC_DHOLD=0x800 中间值；
- 写控制寄存器 DAC_CFG.DAC_EN=1，开始 DAC 转换；
- 执行校准算法：
  - 从 0x0 开始写模块校准寄存器 DAC_OTRIM；
  - 读 ADC0 完成标志检查是否转换完成，读 ADC0 的输出码值是否为 0x800；
  - 当 DAC 写入码值等于 ADC0 输出码值表示正确的校准值已找到，否则码值加 1 直到找到正确的校准值。

41.8.5 其他应用说明

- DAC_EN=1 时，即 DAC 通道转换使能，不要修改 DAC_CFG[31:1]配置。
- 使用采样保持功能时，推荐外接不超过 0.1uF 的电容。
- 外挂阻性负载时，电阻阻值应不小于 1Mohm。
- 使用输出 Buffer 时，为了降低误差，需要控制输出电压幅度应在 0.2V~Vcc-0.2V 之间。
- DAC 输出与 ADC0 输入不能复用为同一个管脚。
- 若 DAC 模块与 ADC0 模块同时使能，DAC 模块输出会被 ADC0 干扰，DAC 输出电压抖动最大 4mV。
- 若使能输出 Buffer 并且开启输出通道 OCH_EN，DAC 通道转换使能后的首个输出电压为半个 DAC 转换时钟周期，后续转换持续为完整的 1 个转换时钟周期。

仅供战略合作单位使用 绝密

42 调试支持 DBG

42.1 简介

Core0/Core1 内核中集成了硬件调试模块。通过 DTM（Debug Transport Module）中链状链接的 TAP （Test Access Port）控制器来实现双核调试控制。在调试未被禁止时，连接调试器即可使用硬件调试模块对芯片进行调试。



图 42-1 调试模块结构框图

调试接口支持 2-wire cJTAG 和 4-wire JTAG，默认使用 cJTAG 接口，支持通过 NVR 配置选择不同的调试接口。

引脚名称	2-wire cJTAG（默认）		4-wire JTAG		引脚分配	复位状态
	类型	说明	类型	说明		
JTMS	IO	数据输入/JTAG 测试模式选择/数据输出	I	JTAG 测试模式选择	PG15	输入上拉
JTCK	I	JTAG 测试时钟	I	JTAG 测试时钟	PG14	输入下拉
JTDI	-	-	I	JTAG 测试数据输入	PG11	通用 GPIO
JTDO	-	-	O	JTAG 测试数据输出	PG10	通用 GPIO

42.2 JTAG TAP 控制器

JTAG 的 TAP 控制器基于 IEEE1149.1 标准，下图为 TAP 控制器的状态机，状态跳转受 JTMS 输入的影响，主要分为两个扫描通道：DR 扫描通道和 IR 扫描通道。其工作原理如下：

- IR 扫描通道：
  - 当状态跳转到 Capture-IR 时，IR 值被传送到扫描通道，扫描通道连接在 JTDI 和 JTDO 之间；
  - 当状态跳转到 Shift-IR 时，IR 扫描通道在每个 JTCK 的上升沿位移一位，此时：
    - ✓ JTDO 输出值为 IR 扫描通道的 LSB；
    - ✓ IR 扫描通道的第 n 位位移到第 n-1 位上；
    - ✓ IR 扫描通道的 MSB 为 JTDI 输入值。
  - 当状态跳转到 Update-IR 时，IR 扫描通道缓存值将跟新到 IR 中。
- DR 扫描通道：
  - 当状态跳转到 Capture-DR 时，此刻 IR 对应的 DR 值被传送到扫描通道，扫描通道连接在 JTDI 和 JTDO 之间；
  - 当状态跳转到 Shift-DR 时，DR 扫描通道在每个 JTCK 的上升沿位移一位，此时：
    - ✓ JTDO 输出值为 DR 扫描通道的 LSB；
    - ✓ DR 扫描通道的第 n 位位移到第 n-1 位上；
    - ✓ DR 扫描通道的 MSB 为 JTDI 输入值。
  - 当状态跳转到 Update-DR 时，DR 扫描通道缓存值被更新到所选的 DR 中。

仅供使用 绝密



图 42-2 TAP 控制器的状态机

2-wire cJTAG 支持 OScan0 和 OScan1（默认）模式，TMSC（即 4-wire JTAG 下的 TMS）的 Scan Packet 如下图所示。



图 42-3 TMSC（即 4-wire JTAG 下的 TMS）的 Scan Packet

其中，nTDI 为 4-wire JTAG 的 TDI 的反逻辑（即 nTDI = ~TDI），TMS 为 4-wire JTAG 的 TMS，TDO 为 4-wire JTAG 的 TDO。下图分别为 OScan0 和 OScan1 的传输时序示意图。



图 42-4 OScan0 的传输时序示意图



图 42-5 OScan1 的传输时序示意

42.3 调试架构

调试架构符合 RISC-V 的标准 RISC-V debug specification v0.13，通过 JTAG-CHAIN 结构支持双核调试。Core0 和 Core1 的 JTAG TAP 串行链接。Core1 在链路的前端，Core0 在链路的后端。

Core0/Core1 JTAG 链的指令寄存器（IR）位宽为 5，数据寄存器（DR）位宽为 41。支持通过 BYPASS 指令旁路其中一个内核。



图 42-6 Core0/Core1 JTAG 链的指令寄存器（IR）

仅供战略合作单位



图 42-7 Core0/Core1 JTAG 链的数据寄存器（DR）

42.3.1 指令寄存器

Core0/Core1 的指令寄存器位宽都为 5 位，复位值为 0x1（IDCODE），不同 IR 值可分别对应不同数据寄存器 DR，包括 BYPASS、IDCODE、DTMCS、DMI 等。下图列出了指令寄存器支持的主要命令。

Address	Name	Description	Page
0x00	BYPASS	JTAG recommends this encoding	
0x01	IDCODE	JTAG recommends this encoding	
0x10	DTM Control and Status (dtmcs)	For Debugging	64
0x11	Debug Module Interface Access (dmi)	For Debugging	65
0x12	Reserved (BYPASS)	Reserved for future RISC-V debugging	
0x13	Reserved (BYPASS)	Reserved for future RISC-V debugging	
0x14	Reserved (BYPASS)	Reserved for future RISC-V debugging	
0x15	Reserved (BYPASS)	Reserved for future RISC-V standards	
0x16	Reserved (BYPASS)	Reserved for future RISC-V standards	
0x17	Reserved (BYPASS)	Reserved for future RISC-V standards	
0x1f	BYPASS	JTAG requires this encoding	

图 42-8 指令寄存器支持的主要命令

42.3.2 数据寄存器

Core0/Core1 的指令寄存器位宽都为 41 位，不同 IR 值对应的数据寄存器 DR 位宽不同。

42.3.2.1 BYPASS（IR=0x1f …）

当调试器不想与此 TAP 通信时，则将 IR 值修改为 BYPASS，只读。

42.3.2.2 IDCODE（IR=0x01）

只读寄存器，符合 IEEE 1149.1-2013 标准。

仅供战略合作伙伴 绝密



Field	Description	Access	Reset
Version	Identifies the release version of this part.	R	Preset

PartNumber	Identifies the designer's part number of this part.	R	Preset
ManufId	Identifies the designer/manufacturer of this part. Bits 6:0 must be bits 6:0 of the designer/manufacturer's Identification Code as assigned by JEDEC Standard JEP106. Bits 10:7 contain the modulo-16 count of the number of continuation characters (0x7f) in that same Identification Code.	R	Preset

42.3.2.3 DTM Control and Status（dtmcs，IR=0x10）

高两位可写，用于终止/重试传输，其余位可用于读确认前次操作完成状态。初始值为 0x0_7071。



Field	Description	Access	Reset
dmihardreset	Writing 1 to this bit does a hard reset of the DTM, causing the DTM to forget about any outstanding DMI transactions. In general this should only be used when the Debugger has reason to expect that the outstanding DMI transaction will never complete (e.g. a reset condition caused an inflight DMI transaction to be cancelled).	W1	-
dmireset	Writing 1 to this bit clears the sticky error state and allows the DTM to retry or complete the previous transaction.	W1	-
idle	This is a hint to the debugger of the minimum number of cycles a debugger should spend in Run-Test/Idle after every DMI scan to avoid a 'busy' return code (dmistat of 3). A debugger must still check dmistat when necessary. 0: It is not necessary to enter Run-Test/Idle at all. 1: Enter Run-Test/Idle and leave it immediately. 2: Enter Run-Test/Idle and stay there for 1 cycle before leaving. And so on.	R	Preset

dmistat	0: No error. 1: Reserved. Interpret the same as 2. 2: An operation failed (resulted in op of 2). 3: An operation was attempted while a DMI access was still in progress (resulted in op of 3).	R	0
abits	The size of address in dmi.	R	Preset
version	0: Version described in spec version 0.11. 1: Version described in spec version 0.13. 15: Version not described in any available version of this spec.	R	1

42.3.2.4 Debug Module Interface Access（dmi，IR=0x11）

此寄存器用于访问调试模块接口 DMI，当 TAP 状态机跳转到 Capture-DR 后，DTM 使用该操作结果更新数据；当 TAP 状态机跳转到 Update-DR 后，将更新该 DR 寄存器并发起一次相应的 DMI 访问请求，除非当前为 sticky 状态（上次操作未完成）。Address 位宽为 7 位。



Field	Description	Access	Reset
address	Address used for DMI access. In Update-DR this value is used to access the DM over the DMI.	R/W	0
data	The data to send to the DM over the DMI during Update-DR, and the data returned from the DM as a result of the previous operation.	R/W	0

仅供战略合作客户使用 禁止外传

op	When the debugger writes this field, it has the following meaning: 0: Ignore data and address. (nop) Don't send anything over the DMI during Update-DR. This operation should never result in a busy or error response. The address and data reported in the following Capture-DR are undefined. 1: Read from address. (read) 2: Write data to address. (write) 3: Reserved. When the debugger reads this field, it means the following: 0: The previous operation completed successfully. 1: Reserved. 2: A previous operation failed. The data scanned into dmi in this access will be ignored. This status is sticky and can be cleared by writing dmireset in dtmcs. This indicates that the DM itself responded with an error. There are no specified cases in which the DM would respond with an error, and DMI is not required to support returning errors. 3: An operation was attempted while a DMI request is still in progress. The data scanned into dmi in this access will be ignored. This status is sticky and can be cleared by writing dmireset in dtmcs. If a debugger sees this status, it needs to give the target more TCK edges between Update-DR and Capture-DR. The simplest way to do that is to add extra transitions in Run-Test/Idle.	R/W	0

仅供

43 Bootloader

43.1 简介

复位后，芯片会从 ROM 中执行 bootloader 程序。Bootloader 程序完成系统初始化和 NVR 配置加载后，根据 ISP 状态执行不同的流程：ISP 流程或引导 FLASH 流程。

ISP 流程：根据 NVR 配置初始化 ISP 通信口后，等待波特率同步，正确完成波特率同步后进入 ISP 任务处理流程（等待执行用户下发的 ISP 任务）。ISP 流程中会持续检测 ISP 状态，当检测到退出 ISP 状态后，芯片会复位并重新执行 bootloader 程序。

引导 FLASH 流程：根据 NVR 配置决定是否执行 N200 固件代码的验签，当检测到 N200 固件合法后，修改系统 REMAP 寄存器，并跳转至 FLASH 中执行 N200 固件代码。

另外，bootloader 提供了一系列的 IAP 函数供应用程序调用。



图 43-1Bootloader 流程图

43.2 NVR 配置

NVR 是指位于 FLASH 存储器中的一段特殊存储空间，用作存储系统配置和应用程序配置。操作 FLASH 存储器，如对 FLASH 的擦除、编程等操作，不会影响到 NVR。NVR 仅可通过特殊的 IAP 接口函数或编程器修改。

NVR 区域以页作为基本管理单位，页大小为 512 字节，其中 NVR0/1 未开放使用；NVR1 用于存储芯片出厂配置关键参数，由芯片出厂前烧录；NVR2 用于存储应用程序配置参数，推荐在整机生产阶段通过编程器烧录，或由应用程序通过 IAP 接口修改；NVR3/NVR4 用于存储 N200 内核固件的签名信息，由应用程序在远程升级期间通过 IAP 接口修改；NVR5 用于存储安全配置信息，当应用程序有安全应用相关需求时，需要正确配置 NVR5，推荐在整机生产阶段通过编程器烧录。

NVR 数据在使用时会检测数据合法性，NVR 数据合法性由 2 部分组成：数据有效标记 TAG 和数据校验和 CKSUM，只有 2 部分都合法时，才能使用 NVR 数据。TAG 有效值为 0x12345678，CKSUM 计算方式为 0-sum(0~0x1f8)，其中 sum 表示按照 word 为单位进行累加求和。

NVR 仅 N200 内核可访问，基地址为<FLASH 基地址>+1MB，如 REMAP0 时，NVR 基地址=0x0020_0000 + 0x0010_0000=0x0030_0000。每个 NVR 内部按照 16bit 基本单位进行存储管理。详细定义参见下表。

偏移地址	NVR0/1	NVR2	NVR3/4	NVR5
0x00	未开放	ISP_CP_L	VERSION_L	CFG0_L
0x02		ISP_CP_H	VERSION_H	CFG0_H
0x04		ISP_PASS_L	SIGN_LEN_L	CFG1_L
0x06		ISP_PASS_H	SIGN_LEN_H	CFG1_H
0x08		DOTA0	SIGN0	CFG2_L
0x0a		ALPHAL	SIGN1	CFG2_H

0x0c		ALPHAH	SIGN2-SIGN30	GPIOA_CFG
0x0e		XT0		GPIOB_CFG
0x10		WDT0_CTRL_L		GPIOC_CFG
0x12		WDT0_CTRL_H		GPIOD_CFG
0x14		WDT0_HALT_L		GPIOE_CFG
0x16		WDT0_HALT_H		GPIOF_CFG
0x18		WDT0_STBY_L		GPIOG_CFG
0x1a		WDT0_STBY_H		GPIOH_CFG
0x1c		DOTA0_BYPASS		SRAM_CFG
0x1e		ALPHAL_BYPASS		FLASH_CFG
0x20		ALPHAH_BYPASS		reserved
0x22		XT0_BYPASS		SIGN_EN
0x24		ISP_BYPASS		SIGN_MODE
0x26		ISP_UART_SEL		SIGN_PK
0x28		DELAY_SEL		LOCK
0x2a		JTAG_MODE		SIGN_SPEEDUP
0x2c		JTAG0_CTRL		UPDATE_SIGN_EN
0x2e		JTAG1_CTRL		reserved
0x30		SYSCHECK0_L		
0x32		SYSCHECK0_H		
0x34		SYSCHECK1_L		
0x36		SYSCHECK1_H		
0x38		SYSCHECK2_L		
0x3a		SYSCHECK2_H		
0x3c		SYSCHECK3_L		
0x3e		SYSCHECK3_H		
0x40		SYSCHECK4_L		
0x42		SYSCHECK4_H		
0x44		N200APP_NVR_L		
0x46		N200APP_NVR_H	SIGN31	
0x48		WDT1_CTRL_L	N200_REMAP	
0x4a		WDT1_CTRL_H	reserved	
0x4c		WDT1_HALT_L		
0x4e		WDT1_HALT_H		
0x50		WDT1_STBY_L		
0x52		WDT1_STBY_H		
0x54		WDT1_STOP_L		
0x56		WDT1_STOP_H		
0x58		N300_RELEASE		
0x5a		reserved		
0x5c		N300_REMAP		
0x5e		ISP_FREQ		

仅供合作单位使用 保密

0x60		SOFT_ISP_EN_L		
0x62		SOFT_ISP_EN_H		
0x64		SOFT_ISP_PROTECT_L		
0x66		SOFT_ISP_PROTECT_H		
0x68		PRE_JTAG_CFG_L		
0x6a		PRE_JTAG_CFG_H		
...		reserved		
0x1f8		TAG_L	TAG_L	TAG_L
0x1fa		TAG_H	TAG_H	TAG_H
0x1fc		CKSUM_L	CKSUM_L	CKSUM_L
0x1fe		CKSUM_H	CKSUM_H	CKSUM_H

43.3 在系统编程（ISP）

ISP 支持使用串口，通过 bootloader 提供的 ISP 协议，对 FLASH 进行编程擦除等操作，无需应用程序参与。Bootloader 初始化阶段完成后，会判断 ISP 状态，当 ISP 状态满足条件时，会跳转执行 ISP 流程。

43.3.1 ISP 状态

进入 ISP 流程需要 ISP 状态满足条件，ISP 状态分为硬件 ISP 管脚状态和软件 ISP 状态。

ISP 硬件管脚为 PG04，Bootloader 复位后会配置 PG04 作为 GPIO 输入功能，并开启 PG04 管脚的内置上拉电阻，如果 PG04 管脚状态为低电平，则满足 ISP 状态要求，bootloader 即进入 ISP 流程；

软件 ISP 状态为 NVR2 中的 SOFT_ISP_EN 和 SOFT_ISP_PROTECT 值，当 SOFT_ISP_PROTECT 不为 0x69789687，且 SOFT_ISP_EN 为 0xe7a5185a 时，则满足 ISP 状态要求，bootloader 即进入 ISP 流程。

通过硬件 ISP 管脚或软件 ISP 配置进入 bootloader 后，两者的退出条件不同。硬件 ISP 管脚进入 ISP 流程后，只要 PG04 恢复为高电平，则退出 ISP 流程，重新执行 bootloader；软件 ISP 配置方式进入 ISP 流程后，当应用程序调用库函数修改 SOFT_ISP_EN 不为 0xe7a5185a 时，则退出 ISP 流程，重新执行 bootloader。

43.3.2 保护等级

保护等级用于 ISP 通信口的权限管理，支持 4 种不同的 ISP 权限，参见下表。默认情况下，调试口的权限管理会和保护等级同时配置，调试口权限和保护等级分别通过 NVR2 中的 ISP_CP 和 JTAG_CTRL 配置。建议在配置 ISP_CP 的同时，配置 JTAG_CTRL。

保护等级	ISP_CP 值	定义	调试口权限（JTAG_CTRL）
0	其他值	ISP 通信口无任何保护	允许调试
1	0x12345678	ISP 通信口访问需要密码	允许调试
2	0x4e647370	ISP 通信口仅支持片擦除，禁止其他 ISP 通信命令	需配置禁止调试
3	0x9d61629e	禁止所有 ISP 通信命令	需配置禁止调试

其中保护等级 2 的片擦除，除了会擦除 FLASH 存储区中的用户应用程序外，还会清除 NVR2 中的 ISP_CP 和 JTAG_CTRL 值，即保护等级从 2 恢复至 0，并允许调试。

43.3.3 ISP 流程

ISP 协议使用的物理接口为串口，在正确完成波特率同步后，通过 ISP 协议与 bootloader 进行通信。ISP 的串口支持通过 NVR2 的 ISP_UART_SEL 配置不同的 UART 管脚。

仅供路合作单位使用 绝密

ISP_UART_SEL	UART_ID	TX_PORT	TX_PIN	RX_PORT	RX_PIN
0	**2**	**A**	**1**	**A**	**0**
1	**6**	**A**	**4**	**A**	**3**
2	**4**	**B**	**0**	**A**	**15**
3	**4**	**B**	**1**	**B**	**2**
4	**6**	**B**	**3**	**B**	**4**
5	**4**	**B**	**6**	**B**	**5**
6	**6**	**B**	**7**	**B**	**13**
7	**6**	**C**	**6**	**C**	**14**
8	**4**	**D**	**9**	**D**	**8**
9	**0**	**D**	**14**	**D**	**12**
10	**0**	**E**	**2**	**E**	**1**
11	**0**	**E**	**5**	**E**	**4**
12	**2**	**E**	**14**	**E**	**15**
13	**2**	**F**	**7**	**G**	**3**
14	**4**	**G**	**8**	**G**	**7**
15	**0**	**G**	**13**	**G**	**12**
16	**6**	**H**	**1**	**H**	**0**

43.3.3.1 波特率同步

波特率同步约定使用同步字符“e”,上位机通过特定波特率发送同步字符后，bootloader 会自动检测同步字符的波特率，如检测成功，则返回应答字符串“Synchronized”，如检测失败，继续等待同步字符；上位机在收到应答字符串后，应回发应答字符串和换行符，即“Synchronized\n”；如 bootloader 正确接收到应答字符串，则返回当前运行主频，如“1843200\n”，结束波特率同步，如检测错误，则返回“ES”，继续等待回发应答字符串。以下是正确的波特率同步流程：

Step1：上位机发送“e”（注意，是单个字符，不要加换行符）

Step2：芯片发送“Synchronized”（注意，结尾无换行符）

Step3：上位机发送“Synchronized\n”（注意，以换行符结尾）

Step4：芯片发送“1843200\n”

注意，bootloader 默认的运行频率为 1843200hz，最高支持 115200bps 的波特率，请勿使用超过 115200bps 的波特率进行通信。

43.3.3.2 ISP 命令

完成波特率同步后，ISP 流程进入 ISP 命令收发状态，此时一旦 ISP 管脚由低变为高，会发生系统复位，重新执行 bootloader 以便引导 FLASH。ISP 命令统一使用 ASCII 码，由<命令>＋<参数>＋<换行符>组成。下表列出了部分常用的 ISP 命令，详细的 ISP 命令列表参见 IAP 函数接口章节。

命令	用法
设置波特率	BS <波特率> <停止位>
回显	RD <开关设置>
写内存	WM <地址> <字节长度> <模式>

仅供联合作单位使用 绝密

读内存（包括 FLASH，sram）	RM <地址> <字节长度> <模式>
FLASH 页擦除	FP <页地址>
FLASH 片擦除	FC
FLASH 编程	FW <FLASH地址> <RAM地址> <字节长度>
内存比较	MC <地址1> <地址2> <字节长度>
运行	GO <地址>
解锁	UN <密码>
获取保护等级	AL
软件复位	RS
使能 NVM（FLASH）	NV <NVM选项>

注意：参数中的数字采用十进制格式。

43.3.3.3 ISP 数据传输

ISP 命令通信协议使用 ASCII 码，对于部分支持后续数据传输的 ISP 命令，在进入数据传输时，为了提高通信效率，ISP 通信协议切换为原始数据，即 hex 格式。原始数据传输采用固定的协议格式。

原始数据以“行”为基本传输单位，行的数据格式为：<0x7e> + <num> + <data> + <0x7e>，其中首尾必须为 0x7e，num 表示当前传输的数据字节长度。行最多传输 64 字节原始数据，当行内数据为 0x7e 时，转义成 0x7d，0x5e 发送；当行内数据为 0x7d 时，转义为 0x7d，0x5d 发送（这样可以保证在 UART 传送的数据不包含 0x7e）。注意：num 长度为原始数据长度，而不是转义后的长度。

32 行组成“块”，当数据不足 32 行时，以实际行数为准。每传输完一个块数据后，需要发送一个校验行，校验行主要发送当前传输块的数据校验和，校验和是当前传输块的所有数据按照 word 为单位计算的累加和负数补码，校验和行格式固定为<0x7e> + <0xff> + <checksum> + <0x7e>。同样，checksum 也需要遵守数据转义要求。

数据行格式：（B 代表传输数据 Byte，为 16 进制）

行首	1	2	3	4	5	6	……	64	65	行尾
0x7e	Num	B0	B1	B2	B3	B4	……	B62	B63	0x7e

校验行格式：（ASCII 码。S 代表累加校验和 SUM）

行首	1	2	3	4	5	行尾
0x7e	0xff	S0	S1	S2	S3	0x7e

43.4 在应用编程（IAP）

IAP 提供了可供应用程序调用的接口，支持对 FLASH 的擦除、编程操作。IAP 接口采用唯一的接口函数，通过参数实现不同的接口功能。

IAP 接口的函数指针地址存储于 ROM 的 0x20 偏移地址位置。IAP 接口具有两个参数：第一个参数是 IAP 接口的输入参数指针，按照 word 为单位依次存放 IAP 接口命令码值、第 1 个参数、第 2 个参数等；第二个参数是 IAP 接口的返回值指针，按照 word 为单位依次存放 IAP 接口的命令执行状态返回、结果 1、结果 2 等。

IAP 接口在应用程序中被调用，使用了应用程序的栈空间。IAP 接口最多使用 1KB 的栈空间，应用程序需要预留足够的栈空间。

仅供战略合作单位使用 绝密

43.4.1 IAP 返回值

IAP 接口的返回值参见下表：

IAP 返回值	返回值码值	返回值描述
IAP_CMD_SUCCESS	0x0	成功
IAP_INVALID_COMMAND	0x1	命令无效
IAP_INVALID_PARAM	0x2	参数无效
IAP_INVALID_BAUD_RATE	0x3	波特率无效
IAP_INVALID_STOP_BIT	0x4	停止位无效
IAP_ADDR_NOT_ALIGN	0x5	地址不对齐
IAP_COUNT_ERROR	0x6	长度错误
IAP_ADDR_NOT_MAPPED	0x7	地址错误
IAP_INVALID_PAGES	0x8	FLASH 页错误
IAP_SECTOR_NOT_BLANK	0x9	FLASH 未擦除
IAP_SRC_ADDR_NOT_ALIGN	0xA	源地址不对齐
IAP_SRC_ADDR_NOT_MAPPED	0xB	源地址错误
IAP_DST_ADDR_NOT_ALIGN	0xC	目标地址不对齐
IAP_DST_ADDR_NOT_MAPPED	0xD	目标地址错误
IAP_COMPARE_ERROR	0xE	数据比对错误
IAP_LOWPWR_ERROR	0x14	低功耗模式下擦写 FLASH 错误

43.4.2 IAP 命令

下表列出了当前支持的所有 IAP 命令，其中关于加解密功能的 IAP 接口说明，参见锐能微发布的加解密库函数说明文档，这里不再展开描述。

IAP 命令名	命令码值	参数	IAP 功能描述
IAP_GET_VERSION	0	参数 0：存放返回版本号的指针，要求 32 位对齐，返回值格式：0x00<<24|x<<16|y<<8|z<<0，如 0x00010100	获取版本号
IAP_FLASH_UNLOCK	1	参数 0：操作的 FLASH 类型，0 表示 N200 FLASH，1 表示 N300 FLASH，2 表示 NVR 参数 1：操作的目标地址 参数 2：操作字节长度，对于 NVR，长度必须是页长度	解锁 FLASH
IAP_FLASH_ERASE	2	参数 0：操作的 FLASH 类型 参数 1：操作的目标地址 参数 2：操作字节长度	擦除 FLASH
IAP_FLASH_PROGRAM	3	参数 0：操作的 FLASH 类型 参数 1：操作的目标地址 参数 2：待编程的数据源地址 参数 3：操作字节长度	编程 FLASH

仅供战略合作单位使用 绝密

IAP_MODE_CHG	4	参数 0：待切换的目标模式 Clock_Losc = 0x00 Clock_RCL_32K = 0x01 Clock_RC_1M8 = 0x02 Clock_RC_59M = 0x03 Clock_PLL_7M4 = 0x04 Clock_PLL_14M7 = 0x05 Clock_PLL_29M5 = 0x06 Clock_PLL_59M = 0x07 Clock_HOSC_7M4 = 0x08 Clock_HOSC_14M7 = 0x09 Clock_HOSC_29M5 = 0x0a 参数 1：待切换的目标模式时钟源分频值 Clock_Div1 = 0 Clock_Div2 = 1 Clock_Div4 = 2 Clock_Div8 = 3 Clock_Div16 = 4 Clock_Div32 = 5 参数 2：待切换的目标模式 N300 和 N200 的时钟分频值(Clock_N300_N200) Clock_Div1_Div1 = 0x00 Clock_Div1_Div2 = 0x01 Clock_Div1_Div4 = 0x02 Clock_Div1_Div8 = 0x03 Clock_Div2_Div2 = 0x05 Clock_Div2_Div4 = 0x06 Clock_Div2_Div8 = 0x07 Clock_Div4_Div4 = 0x0a Clock_Div4_Div8 = 0x0b Clock_Div8_Div8 = 0x0f	切换系统时钟模式
IAP_FAST_MODE_CHG	5	参数 0：待切换的目标模式，仅支持 LOSC 和 RC1.8M 两个模式的快速切换 Clock_Losc = 0x00 Clock_RC_1M8 = 0x02	快速时钟模式切换
IAP_PLL_CTL	7	参数 0：选择 PLL 时钟源，支持： Clock_PLL_7M4 = 0x04 Clock_PLL_14M7 = 0x05 Clock_PLL_29M5 = 0x06 Clock_PLL_59M = 0x07 参数 1：PLL 时钟开关，0 表示开，1 表示关	PLL 时钟控制

仅供战略合作单位使用 绝密

IAP_SYSCFG_CHK	8	无	系统关键寄存器校验
IAP_KS_RD_KEY	9	参数 0：存储返回秘钥值的指针 参数 1：秘钥长度 参数 2：秘钥槽索引号	读 KS 秘钥
IAP_KS_RD_KEYINFO	10	参数 0：存储返回秘钥槽信息的结构体指针 参数 1：秘钥槽索引号	读 KS 秘钥信息
IAP_KS_WR_KEY	11	参数 0：存储秘钥信息的结构体指针 参数 1：存储秘钥的指针 参数 2：秘钥槽索引号	写 KS 秘钥
IAP_KS_ERASE_ALL	13	参数 0：密码	清空 KS 区所有秘钥
IAP_TRNG_GEN_KEY	15	参数 0：存储返回随机数的指针，32 位对齐 参数 1：随机数长度，以 word 为单位	生成随机数
IAP_RSA_GEN_KEY	16	参见锐能微提供的库函数文档	
IAP_RSA_GEN_SIGN	17		
IAP_RSA_VER_SIGN	18		
IAP_RSA_PUB_ENCRYPT	19		
IAP_RSA_PUB_DECRYPT	20		
IAP_RSA_PVT_ENCRYPT	21		
IAP_RSA_PVT_DECRYPT	22		
IAP_HASH_INIT	23		
IAP_HASH_DEINIT	24		
IAP_HASH	25		
IAP_HASH_LATCH	26		
IAP_HASH_RECOVER	27		
IAP_ECC_GEN_SIGN	28		
IAP_ECC_GEN_SIGN_WITH_PKEY	29		
IAP_ECC_VER_SIGN	30		
IAP_ECC_GEN_DHKEY	31		
IAP_ECC_GEN_KEY	32		
IAP_ECC_GEN_PUBKEY	33		
IAP_ECC_VER_KEY	34		
IAP_ECC_GEN_KEY_WITH_SEC	35		
IAP_ECC_GEN_SIGN_WITH_SEC	36		
IAP_ECC_VER_SIGN_WITH_SEC	37		
IAP_AES_GF128_MULT	38		
IAP_AES_CRYPT_INIT	39		
IAP_AES_CRYPT_DEINIT	40		
IAP_AES_SIGN_CRYPT	41		
IAP_AES_VER_DECRYPT	42		
IAP_AES_GMAC	43		

仅供战略合作单位使用 绝密

IAP_AES_LATCH	44	
IAP_AES_RECOVER	45	
IAP_AES_ONCE	46	
IAP_AES_key_wrap	47	
IAP_AES_key_unwrap	48	
IAP_AES_update_aad	49	

43.4.2.1 时钟切换相关库函数

不同时钟模式，时钟源端支持不同的频点设置和分频系数，其中：

- RCL/LOSC 不支持源端分频，频点固定
- RC 支持 1/2/4/8/16/32 分频，频点固定(59M)
- PLL 支持 1/2/4/8/16 分频，频点支持 7/14/29/59M
- HOSC 支持 1/2/4/8/16 分频，频点支持 7/14/29M

系统时钟模式设计要求

- N200 和 N300 工作模式必须同源
- N200 的频率不能大于 N300
- N200 必须小于等于 29M
- 软件保证 N200 和 N300 分频后的频点为 32K/1M/3M/7M/14M/29M/59M

时钟模式切换库函数 HAL_SYSTEM_ClockModeConfig 采用统一的库函数接口，与其他产品的差异是新增了源端分频的参数。

HAL_StatusTypeDef HAL_SYSTEM_ClockModeConfig(HAL_SYSTEM_ClockModeTypeDef ClockMode, HAL_SYSTEM_SourceDivTypeDef SourceDivison, HAL_SYSTEM_CoreDivTypeDef CoreDivison);

为支持复位后的默认时钟模式，在 RC59M 的模式之外，新增 RC1M 模式。

除了统一的时钟切换库函数接口外，还提供了快速时钟模式切换库函数 HAL_SYSTEM_FastClockModeConfig，即支持在 RC1M 和 LOSC 之间快速切换；注意：快速时钟切换不做会操作 PLL/HOSC 时钟配置，只会配置 LDO 模式。

HAL_StatusTypeDef HAL_SYSTEM_FastClockModeConfig(HAL_SYSTEM_ClockModeTypeDef ClockMode)

由于秒脉冲由 PLL 产生，因此除了 32K 和 RC1M8 模式外，其他模式默认开启 PLL，库函数提供了专门的 PLL 配置函数 HAL_SYSTEM_PLLConfig，可用于开关 PLL 以及设置 PLL 频点；如果当前系统运行模式为 PLL，该函数不执行操作并返回错误。

HAL_StatusTypeDef HAL_SYSTEM_PLLConfig(HAL_SYSTEM_ClockModeTypeDef PLLFrequency, HAL_SYSTEM_PLLSwitchTypeDef PLLState)

下表给出了不同时钟模式支持的配置以及切换至相应模式后，各时钟源的状态。

模式	时钟源分频	系统时钟分频	RC	PLL	HOSC	说明
LOSC	-	-	off	off	off	
RCL	-	-	off	off	off	
RC1M8	-(内部固定为 32)	-	on	off	off	
RC59M	1/2/4/8/16/32	1/2/4/8	on	on	off	1.软件判定分频系数的合
PLL7M4	1/2/4/8/16	1/2/4/8	on	on	off	理性，确保不会出现不在

仅供联合作单位使用 绝密

PLL14M7	1/2/4/8/16	1/2/4/8	on	on	off	支持列表的频点 2.RC 开启的原因是支持用户代码进行时钟动态测量 3.PLL 开启的原因是支持秒脉冲准确生成
PLL29M5	1/2/4/8/16	1/2/4/8	on	on	off	
PLL59M	1/2/4/8/16	1/2/4/8	on	on	off	
HOSC7M	1/2/4/8/16	1/2/4/8	on	on	on	
HOSC14M	1/2/4/8/16	1/2/4/8	on	on	on	
HOSC29M	1/2/4/8/16	1/2/4/8	on	on	on	

43.4.2.2 FLASH 操作相关库函数

FLASH 操作库函数提供了 FLASH 的擦除、编程操作接口，基于安全设计需求，N200 和 N300 的 FLASH 操作只能通过 N200 完成。FLASH 从区域上可以分成 3 部分，分别为分配给 N200 的区域 FLASH0、分配给 N300 的区域 FLASH1 以及 NVR 区域。

FLASH 所有的接口，目标地址参数都要求页对齐。

FLASH 擦除、编程接口每次调用前必须执行 unlock 解锁操作，unlock 操作会根据输入的 FLASH 区域及起始地址和长度参数，来开启 FLASH 分区保护寄存器。unlock 操作为单次模式，即执行单次命令后命令寄存器自动禁止操作。

HAL_FLASH_StatusTypeDef HAL_FLASH_Unlock(HAL_FLASH_IDTypeDef FlashID, uint32_t Address, uint32_t ByteLength)

FLASH 擦除接口：输入参数分别是 FLASH 区域，目标起始地址，目标长度。其中 FLASH 区域支持 N200 FLASH，N300 FLASH 和 NVR；目标地址为对应区域的正确逻辑地址，要求页对齐；目标长度必须限定在 FLASH 有效区域内。

HAL_FLASH_StatusTypeDef HAL_FLASH_Erase(HAL_FLASH_IDTypeDef FlashID, uint32_t Address, uint32_t ByteLength)

FLASH 编程接口：输入参数分别是 FLASH 区域，目标起始地址，数据源地址，目标长度。其中 FLASH 区域支持 N200 FLASH，N300 FLASH 和 NVR；目标起始地址为对应区域的正确逻辑地址，要求页对齐；数据源地址为待编程数据的起始地址，不要求字对齐；目标长度必须限定在 FLASH 有效区域内。

HAL_FLASH_StatusTypeDef HAL_FLASH_Program(HAL_FLASH_IDTypeDef FlashID, uint32_t Address, uint32_t Data, uint32_t ByteLength)

43.5 FLASH 引导

ISP 状态不满足时，bootloader 会尝试引导 FLASH。Bootloader 对 FLASH 的引导前，需要校验 FLASH 中的数据合法性。数据合法性包括向量表校验和判断和可选的固件验签。FLASH 数据合法性判断失败后，bootloader 不会引导 FLASH，bootloader 在延时约 1s 后复位芯片。

43.5.1 向量表校验和判断

FLASH 数据合法性首先会检查向量表的校验和，即 word6==0-sum(word0~word5, word7)。其中 word6 对应 FLASH 偏移地址 0x18，sum 表示按照 word 计算累加和。

43.5.2 FLASH 验签

FLASH 验签支持 ECDSA 和 HASH 两种方式对 N200 的固件进行签名验证。

ECDSA 曲线支持 NIST-P256，公钥长度 64 字节，签名长度 64 字节；HASH 支持 SHA256，签名长度 32 字节。固件的公钥通过 KS 管理，签名信息存储于 NVR3/4 中。

验签的配置信息存储于 NVR5 中，包括：

仅供战略合作单位使用 绝密

SIGN_EN=0xabcd 表示引导过程 core0 固件验签功能开启，其他值表示引导不对固件进行验签；

SIGN_MODE 高 8 位定义签名存储位置，0xfe 表示签名存储于 NVR3/NVR4 中，0xef 表示签名存储于固件尾部（对应 FLASH 起始地址+SIGN_LEN 地址位置），其他值不支持，不进行验签；

SIGN_MODE 低 8 位定义签名类型，0x0 表示 SHA256,0x1 表示 ECDSA，其他值不支持，不进行验签

签名信息存储于 NVR3/4 中，包括：

软件版本号定义{ VERSION_H ,VERSION_L}：32 位小端无符号数，值越大，版本号越高。用户定义的版本号符合这个约束条件即可，不对版本号格式进行定义。

SIGN_LEN_L/H 表示固件长度，单位为字节，固件默认起始地址为 FLASH 首地址，SIGN_LEN_L/H=0 或超过 core0 的 FLASH 分配大小则触发验签错误。

验签的时间与验签长度有关，为了避免验签导致 bootloader 启动时间过长，bootloader 支持验签加速配置，当使能了验签加速(SIGN_SPEEDUP = 0x7e01)，验签阶段 bootloader 会切换到 RC29M 模式，验签结束后会恢复到 RC1M8 模式

43.6 Bootloader 资源使用

复位后，芯片会先执行 bootloader 程序，bootloader 的程序运行需要消耗执行时间和 RAM 资源。Bootloader 默认的执行时间约为 119ms，升级复位后由于无需执行配置加载的过程，复位时间约为 109ms。Bootloader 默认会执行 100ms 软件延时，以便电源系统获取更可靠的稳定时间，如果关闭 100ms 软件延时，bootloader 的执行时间约为 19ms，升级复位后执行时间约为 9ms。

Bootloader 使用了 SRAM 的[13-16KB]（即 SRAM 偏移地址 0x3400-0x4000）空间作为运行期间的栈和全局变量使用。应用程序应避免将这段空间作为 noinit 段使用。

仅供战略合作单位使用 绝密

44 封装尺寸及焊接条件

44.1 封装尺寸

44.1.1 LQFP128L

LQFP128L (1414×1.4)		14.00×14.00×1.40	e=0.40



图 44-1 LQFP128L 封装尺寸图

SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	---	---	1.6
A1	0.05	---	0.20
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.15	---	0.22
b1	0.13	0.16	0.19
c	0.13	---	0.17

c1	0.12	0.13	0.14
D	15.80	16.00	16.20
D1	13.90	14.00	14.10
E	15.80	16.00	16.20
E1	13.90	14.00	14.10
eB	15.05	---	15.35
e	0.40BSC		
L	0.45	---	0.75
L1	1.00BSC		
θ	0	-----	7º

44.1.2 LQFP100L

LQFP100L (1414×1.4)		14.00×14.00×1.40	e=0.50



图 44-2 LQFP100L 封装尺寸图

SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	---	---	1.6
A1	0.05	---	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.18	---	0.26
b1	0.17	0.20	0.23
c	0.13	---	0.17
c1	0.12	0.13	0.14
D	15.80	16.00	16.20
D1	13.90	14.00	14.10
E	15.80	16.00	16.20
E1	13.90	14.00	14.10
eB	15.05	---	15.35
e	0.50BSC		
L	0.45	---	0.75
L1	1.00BSC		
θ	0	-----	7º

44.1.3 LQFP64L

LQFP64L (0707×1.4)		7.00×7.00×1.40	e=0.40

仅供战略合作单位使用 绝密



图 44-3　LQFP64L 封装尺寸图

SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	---	---	1.6
A1	0.05	---	0.20
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.16	---	0.24
b1	0.15	0.18	0.21
c	0.13	---	0.17
c1	0.12	0.13	0.14
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
eB	8.10	---	8.25
e	0.40BSC		
L	0.40	---	0.65
L1	1.00BSC		
θ	0	-----	7°

仅供战略合作

产品外观图如下，以 RN8615 为例，其他产品类似：



第一行为锐能微 Logo；
第二行 Renergy 为锐能微英文简称；
第三行 RN8xxx 为锐能微产品型号；
第四行为产品批号
左下脚的小点为 PIN1 标志。

仅供战略合作单位使用 绝密

44.2 回流焊炉的温度设定曲线



图 43-4　回流焊炉的温度设定曲线

分布图	特征值
保温温度 TL 峰值温度 Tp 平均倾斜上升率(TL to Tp)	217℃ 260℃ 最大 3℃/秒
预热 最小温度（Ts min） 最大温度（Ts max） 时间（最小-最大）（ts）	 150℃ 200℃ 60-180 秒
Ts max - TL 倾斜上升率(Ts max to TL)	最大 3℃/秒

仅供战略合作单位