

INSTITUTO TECNOLÓGICO DE COSTA RICA ESCUELA DE INGENIERÍA EN ELECTRÓNICA EL3310: DISEÑO DE SISTEMAS DIGITALES

TIPO DE ASIGNACIÓN: TRABAJO INDIVIDUAL

TÍTULO:
"Trabajo Individual #2 Bancos de Memoria"

AUTOR: Ortiz Vega Angelo

RESPONSABLE TÉCNICO: Ing. José Alberto Díaz García

Cartago, Costa Rica 2022

Introducción


El presente documento corresponde a la Asignación de tipo Trabajo Individual, por parte del curso Diseño de Sistemas Digitales (EL3310) del Instituto Tecnológico de Costa Rica, el mismo pretende dotar al estudiante de capacidades para diseñar bancos de memoria para un microprocesador en particular.

Desarrollo

Utilizando la memoria RAM HY 6264 construya un banco de memoria de 16KX8 bits.

PIN NAMES

A ₀ -A ₁₂	ADDRESS INPUT					
100,007	DATA INPUT/OUTPUT					
Œ5₁	CHIP SELECT ONE					
CS ₂	CHIP SELECT TWO					
WE	WRITE ENABLE					
ŌĒ	OUTPUT ENABLE					
V _{oc}	POWER					
GND	GROUND					




DC	CHARACTE	RISTICS
Car.	-457 - 1886 T.	= 00°C to 20°C)

				HYNOH				
SYMBOL.	PARAMETER	TEST CONDITIONS	MIN.	T18500	MAX	UNIT		
Text	Input Leakage Correct	V _{IN} =GND+s/V _{CC}	T	-	-	2	pA.	
Iteel	Output Laukage Cerrel	$\overline{CS}_{r}=V_{Bh}$ $CS_{0}=V_{th}$ or $\overline{OE}=V_{th}$, $V_{res}=CND$ in V_{CC}		-	-	2	jul.	
lec	Operating Power Supply Current	$\overline{\text{CS}}_1\!=\!V_{\text{Eu}}\text{ CS}_2\!=\!V_{\text{DA}}\text{ I}_{100}\!=\!0\text{mA}$		-	30	50	mA.	
Seco	Average Operating Correct	Min. Duty Cycle = 100%, CS ₁ = V ₁₂ , CS ₂ = V ₁₈		-	40	70	mA	
Top.		CS ₁ =V ₁₀ or CS ₁ =V _E .		-	L L	3	mA	
Sandin Power Supply Current Leg(2)	Stander Power Scools	C8,>V _{CC} -0.2V.	П	-	20	2000	μA	
		$CS_2 \le 0.2V$ or $\ge V_{CC} - 0.2V$	Ц	-	1	100		
	C8,59.2V or >Vcx=8.2V.	П	-	30	2000	144		
		ChrSuzy	L	-	2	100	1 "	
Vos.	Output Low Voltage	los=2.lmA	1	-	-	64	v	
Vosc	Output High Voltage	logtifesA	П	2.4	-	-	v	

AC CHARACTERISTICS (V_{CC}=5V±10%, T_A=4°C to 70°C) READ CYCLE


	PARAMETER Brad Cycle Time Address Accord Time		HIVK264-70		H5536445		H196266-09		HT16254-12		HY0364-15		usn
ADBROK.			MIN.	MAX	MIN.	MAX.	MIN. 100	MAX.	MEN. 120	MAX.	MEN. 150	MAX.	200
lac .			70										
lus .			-	78	-	85	-	100	-	120	-	190	-
tarsı	Chip Scient Assess Time	78,	-	79	-	85	-	300		120	-	190	91
Gent		CS ₁	-	70	-	95	-	100	-	120	-	190	89
No.	Output Equible to Output Valid		-	45	-	50	-	55	-	60	1-	20	86
Feran	Chip Select to Output In Law-Z	Œ,	90	-	100	-	10	-	10	-	15	-	ra
Scure		CS_0	10	-	10	-	100	-	10	-	15	-	na.
lose	Output Eastir to Output in Low-Z		.5	-	5	-	. 5	-	*	-	.5	-	-
ton	Chip Dowlast to Output in High-Z	ĊŠ,	0	30	0	35	0	В	0	40		50	m
temp		CS		38	0	35	0	38	0	40		59	m
long	Output Disable to Output in High-Z		0	30		36	0	35	0	40	0	90	81
ton	Output Hald from Address Change		100	-	1.0	-	10	-	10	1.	15	_	66


Datasheet: https://datasheetspdf.com/pdf-file/237462/HynixSemiconductor/HY6264-85/1



Utilizando la memoria EPROM 2732 construya un banco de memoria de 16KX8 bits.

Pin Names A0-A11 Address Inputs Chip Enable (Power Down) Input G/VPP Output Enable/+25 V Program Input DQ0-DQ7 Data Output/Programming Inputs VCC +5 V Supply VSS Ground





Datasheet: https://pdf1.alldatasheet.com/datasheet-pdf/view/129050/FAIRCHILD/2732.html

