

# Universidade de Brasília

Faculdade de Tecnologia Laboratório de Sistemas Digitais

# Relatório 05

Carla de Araujo Clementino Ribeiro Mat:180030736

<u>Professor:</u> Guilherme de Sousa Torres

## 1 Objetivos

Implementar um somador de palavras binárias utilizando somadores completos e provar seu funcionamento através de testes.

## 2 Questões Propostas

- 1. Escrever em VHDL e simular no ModelSim um somador de palavras de 4 bits, construído utilizando somente somadores completos (entidade desenvolvida no visto 1 do experimento 2, utilizada aqui como "component"). A nova entidade deve ter como entrada dois vetores A e B (com 4 bits cada) e, como saída, um vetor S (com 5 bits).
- 2. Escrever em VHDL e simular no ModelSim um somador de palavras de 4 bits, construído utilizando o operador '+' do pacote STD\_LOGIC\_ARITH. A nova entidade deve ter como entrada dois vetores A e B (com 4 bits cada) e, como saída, um vetor S (com 5 bits). Dica: declare as entradas A e B como sendo do tipo STD\_LOGIC\_VECTOR (como feito no visto 1) e, na arquitetura, faça a conversão para o tipo UNSIGNED usando o comando unsigned(.) de modo a poder usar o operador '+'.
- 3. Escrever em VHDL e simular no ModelSim um um testbench para simular e testar o somador de palavras de 4 bits desenvolvido no visto 1. Esse testbench deve gerar todas as 256 combinações possíveis de valores para A e B, aguardando 500 ns entre combinações e, para cada combinação, comparar a saída do somador do visto 1 (utilizado aqui como device under test ou DUT) com a saída do somador do visto 2 (utilizado aqui como golden model), imprimindo uma mensagem de erro se as saídas não concordarem.

### 3 Desenvolvimento Teórico

#### 3.1 Somador Parcial

Um somador parcial é um componente básico usado na aritmética binária para adicionar dois bits juntos. Ele é chamado de "parcial" porque não considera o carry (vai um) de soma de bits anteriores. O somador parcial recebe dois bits de entrada A e B e produz dois resultados: a soma (S) e o carry-out  $(C_{\text{out}})$ .

Seja  $A \in B$  os bits de entrada, então:

Soma (S): 
$$S = A \oplus B$$
  
Carry-out ( $C_{\text{out}}$ ):  $C_{\text{out}} = A \cdot B$ 

#### 3.2 Somador Completo:

Um somador completo é um circuito que leva em conta o carry de soma dos bits anteriores, além de realizar a soma dos bits de entrada. Ele recebe três bits de entrada A, B e  $C_{\rm in}$ , onde  $C_{\rm in}$  é o carry-in, e produz dois resultados: a soma (S) e o carry-out  $(C_{\rm out})$ .

Seja A, B e  $C_{\rm in}$  os bits de entrada, então:

```
Soma (S): S = (A \oplus B) \oplus C_{\text{in}} onde \oplus
Carry-out (C_{\text{out}}): C_{\text{out}} = (A \cdot B) + (C_{\text{in}} \cdot (A \oplus B))
```

## 4 Simulação

#### 4.1 Primeira Questão

Considerando a questão proposta, foi utilizado o somador completo desenvolvido no experimento anterior, o qual pode ser visto abaixo:

```
library IEEE;
 1
 2
       use IEEE.STD_LOGIC_1164.ALL;
 3
 4
     ₽ entity somador_completo is
 5
         Port (
            A: in STD_LOGIC;
 6
 7
            B: in STD_LOGIC;
 8
            Cin: in STD_LOGIC;
 9
            S: out STD_LOGIC;
10
            Cout: out STD_LOGIC);
       end somador_completo;
11
12
13
     □ architecture Behavioral of somador_completo is
14
15
    ₽ begin
16
17
       S <= A xnor B xnor Cin;
18
19
       Cout <= (A and B) or (A and Cin) or (B and Cin);
20
21
22
     <sup>L</sup> end Behavioral;
23
```

Figura 1: Somador Completo. Fonte: Autor.

Em seguida, criamos o top module para que fosse possível realizar simulações do nosso circuito por meio de sinais controlados. Foram utilizados saídas extras para observarmos o comportamento dos carry-outs na simulação:

```
1
                   library IEEE;
             2
                   use IEEE.STD_LOGIC_1164.ALL;
             3
             4
                 ₱ entity top_module is
             5
                     Port (
             6
                         A: in STD_LOGIC_VECTOR (3 downto 0);
                         B: in STD_LOGIC_VECTOR (3 downto 0);
             7
             8
                         S: out STD_LOGIC_VECTOR (4 downto 0);
             9
                         Cout0: out STD_LOGIC;
            10
                         Cout1: out STD_LOGIC;
            11
                         Cout2: out STD_LOGIC;
            12
                         Cout3: out STD_LOGIC
            13
            14
                   end top_module;
            15
            16

☐ architecture Behavioral of top_module is
☐
            17
            18
                 19
                     Port (
            20
                         A: in STD_LOGIC;
            21
                        B: in STD_LOGIC;
            22
                         Cin: in STD_LOGIC;
            23
                         S: out STD_LOGIC;
            24
                         Cout: out STD_LOGIC
            25
            26
                   end Component;
            27
            28
                   signal c0,c1,c2:STD_LOGIC:='0';
            29
                   signal U1,U2:STD_LOGIC_VECTOR(3 downto 0);
            30
                   signal U3:STD_LOGIC_VECTOR(4 downto 0);
            31
            32
                   begin
            33
            34
                   U1 <= A;
            35
                   U2 <= B;
30
37
      sum1: somador_completo port map (A=> U1(0), B=> U2(0), Cin=> '0', S=>U3(0), Cout=>c0);
38
39
     sum2: somador_completo port map (A=> U1(1), B=> U2(1), Cin=> c0, S=>U3(1), Cout=>c1);
     Cout1 <= c1;
40
     sum3: somador_completo port map (A=> U1(2), B=> U2(2), Cin=> c1, S=>U3(2), Cout=>c2);
41
42
     sum4: somador_completo port map (A=> U1(3), B=> U2(3), Cin=> c2, S=>U3(3), Cout=>U3(4));
43
44
45
46
      Cout3 <= U3(4);
47
48
     end Behavioral;
```

Figura 2: Top Module - Somador Completo. Fonte: Autor.

Analisando o código é possível ver a utilização de 4 somadores para somar 2 palabras de 4 bits, que resulta em uma palavra de 5 bits.

Por fim, foi criado um aquivo de teste para simular todas as possíveis entradas do circuito:

```
== -
                               Ln#
 1
      library leee;
 2
      use leee.std_logic_1164.all;
 3
      use IEEE.STD_LOGIC_ARITH.all;
      use Ieee.std_logic_unsigned.all;
 5
 6
     ₱ entity test_bench is
 7
      end:
 8
 9
     architecture behavior of test_bench is
10
11
     component top_module is port (
12
            A: in STD_LOGIC_VECTOR (3 downto 0);
            B: in STD_LOGIC_VECTOR (3 downto 0);
13
14
            S: out STD_LOGIC_VECTOR (4 downto 0);
15
            Cout0: out STD_LOGIC;
16
            Cout1: out STD_LOGIC;
17
            Cout2: out STD_LOGIC;
18
            Cout3: out STD_LOGIC
19
      );
                                                                   37
                                                                              Cout0 => C0,
20
21
       end component;
                                                                   38
                                                                              Cout1 => C1,
22
                                                                   39
                                                                              Cout2 => C2,
                                                                              Cout3 => C3
23
       signal Uaux: std_logic_vector (7 downto 0):= (others => '0');
                                                                   40
24
       signal U1 : std_logic_vector (3 downto 0) := (others => '0');
                                                                   41
       signal U2 : std_logic_vector (3 downto 0):= (others => '0');
25
                                                                   42
26
       signal U3: std_logic_vector (4 downto 0):= (others => '0');
                                                                   43
                                                                         estimulo: process
27
       signal C0, C1, C2, C3 : std_logic;
                                                                   44
28
                                                                   45
                                                                          begin
29
                                                                   46
      begin
30
                                                                   47
                                                                         for I in 0 to 255 loop
31
       U1 <= Uaux(3 downto 0);
                                                                   48
                                                                              wait for 500 ns; Uaux <= UNSIGNED (Uaux) +1;
32
      U2 <= Uaux(7 downto 4);
                                                                   49
                                                                          end loop;
33
                                                                   50
                                                                          wait
34
     somador: top_module port map (
                                                                   51
                                                                          end process;
          A => U1.
35
                                                                   52
36
          B => U2, S => U3,
                                                                   53
                                                                         end behavior;
```

Figura 3: Test Bench - Somador Completo. Fonte: Autor.

Realizando a simulação obtemos os seguintes resultados:




Figura 4: Simulação - Somador CompletoFonte: Autor.

#### Onde:

- $\bullet$  *U*1 e *U*2: entradas de 4 bits;
- U3: saída de 5 bits;
- C0: carry-out da soma dos bits menos significativos de U1 e U2;
- C1: carry-out da soma do segundo bit menos significativos de U1 e U2;
- C2: carry-out da soma do segundo bit mais significativos de U1 e U2;
- C3: carry-out da soma dos bits mais significativos de U1 e U2.

#### 4.1.1 Análise da Simulação



Figura 5: Simulação - Somador Completo. Sem carry-out. Fonte: Autor.

Na imagem acima, podemos analisar um caso em que não ocorre carry-out, pois temos como entradas "0111"(U1) e "0010"(U2), que quando somados resulta em "00111". Confirmamos isso ao analisar os sinais C0, C1, C2 e C3, os quais representam os carry-outs da soma dos bits menos significativos (C0) ao mais significativo (C3).

(A)	Msgs		-																			
— Entradas —																						
/test_bench/U1	0001	101	(0(0)	00	(1	1(	(1		XOX	0 (0 (	(0)	1(1(	3)1)(1)	1(0	( )(0	(0(0	( )(0	<u> </u>		(1)	10	
■-  /test_bench/U2	0001	0000						(0001						(0	010						[0011	
— Saida —																						
■ / test_bench/U3	00010	( (0)	(0(0	00	) (0	0	)) (0	. (0( )	(0)	0(0(	(0)	(0 (0 (	(0)(0)	10	( )(0	(0(0	( )(0	(0)	00	(0)	10	
— Carry-out —																						
/test_bench/C0	1																					
/test_bench/C1																				$\perp$		
/test_bench/C2																					$\neg$	
/test_bench/C3	0																			$\perp$	$\neg$	

Figura 6: Simulação - Somador Completo. Carry-out no bit menos significativo. Fonte: Autor.

No caso acima, temos a soma de "0001" com "0001", que resultará em um carry-out na soma dos bits menos significativos. Podemos observar isso ao analisar o sinal C0, que indica a ocorrência de carry-out na soma dos bits menos significativos.

	Msgs																				
— Entradas																					
	0011	101	(o (o	1010	) (1	1(		111 10		(0(0(	χοχ	1(1(	1111	[1[0	( )(0	[0[0	( )(0	11)	1[1]	11	101
■- /test_bench/U2	0001	0000						(0001							010						0011
— Saida ————																					
	00100	(III)	(O (O	1010	) (0	O( )(c	) (0	0	(0)	(0 (0 (	(0)	0(0(	(0)(0	(1(0		(0(0	XO	10X	0(0)	10	0
— Carry-out —									L _												_
	1									ا لي							_				
	1								$\vdash$	-							-				$\sqcup$
	0									1	- 1						-				<b>├</b> ──
/ /test_bench/c3																					
A frest bench/C0     A frest bench/C1     A frest bench/C2     A frest bench/C3     A frest bench/C3	1 1 0 0																				

Figura 7: Simulação - Somador Completo. Carry-out nos 2 bits menos significativos. Fonte: Autor.

No exemplo acima, temos a soma de "0011" com "0001", que resultará em dois carry-outs: na soma dos bits menos significativo e na soma do segundo bit menos significativo. Podemos observar isso ao analisar os sinais C0 e C1, que indicam a ocorrência dos carry-outs.




Figura 8: Simulação - Somador Completo. Carry-out nos 3 bits menos significativos. Fonte: Autor.

No figura 8, temos a soma de "0111" com "0001", que resultará em três carry-outs ao somar os 3 bits menos significativos. Podemos observar isso ao analisar os sinal C0, C1 e C2, que indicam a ocorrência dos carry-outs nos 3 bits em questão.




Figura 9: Simulação - Somador Completo. Carry-out em todas as somas. Fonte: Autor.

Por fim, podemos ver um caso que ocorre 4 carry-outs ao somar "1111" com "0001", como é indicado pelos sinais C0 a C3.

Existem outros casos de teste, porém iremos verificá-los por meio do golden model.

### 4.2 Segunda Questão

Para a segunda questão proposta, foi implementado um somador utilizando o pacote STD\_LOGIC\_ARITH. Essa entidade servirá como modelo de referência ("golden model") para verificar se nosso somador completo está se comportando como o esperado. Tendo isso em mente, primeiramente, implementamos o somador:

```
1
       library ieee;
 2
       use ieee.std_logic_1164.all;
 3
       use ieee.std_logic_arith.all;
 4
 5
    □ entity somador_arith is
 6
         port (
 7
           A, B: in STD_LOGIC_VECTOR(3 downto 0);
 8
           S: out STD_LOGIC_VECTOR(4 downto 0)
 9
10
       end somador_arith;
11
12
       architecture main of somador_arith is
13
14
         S <= UNSIGNED('0' & A) + UNSIGNED('0' & B);</pre>
15
      end main;
16
```

Figura 10: Somador - Golden Model. Fonte: Autor.

Em seguida, criamos um top module e um arquivo de teste para simular todas as entradas possíveis:

```
1
      library IEEE;
2
      use IEEE.STD_LOGIC_1164.ALL;
3
4
    ₱ entity top_module_arith is
5
    Þ Port (
           A: in STD_LOGIC_VECTOR (3 downto 0);
6
7
           B: in STD_LOGIC_VECTOR (3 downto 0);
8
           S: out STD_LOGIC_VECTOR (4 downto 0)
9
10
      end top_module_arith;
11
12
    ☐ architecture Behavioral of top_module_arith is
13
    Component somador_arith
14
15
       Port (
          A, B: in STD_LOGIC_VECTOR(3 downto 0);
16
17
          S: out STD_LOGIC_VECTOR(4 downto 0)
18
19
      end Component;
20
      signal U1, U2: STD_LOGIC_VECTOR(3 downto 0);
21
      signal U3: STD_LOGIC_VECTOR(4 downto 0);
22
23
24
      begin
25
26
      U1 <= A;
27
      U2 <= B;
28
      sum: somador_arith port map (A => U1, B => U2, S => U3);
29
30
31
      S <= U3;
32
33
      end Behavioral;
```

Figura 11: Top module - Golden Model. Fonte: Autor.

```
library ieee;
      use ieee.std_logic_1164.all;
3
      use ieee.std_logic_arith.all;
    ₱ entity test_bench_arith is
8
    architecture behavior of test_bench_arith is
10
     component somador_arith is port (
11
            A: in STD_LOGIC_VECTOR (3 downto 0);
            B: in STD_LOGIC_VECTOR (3 downto 0);
12
            S: out STD_LOGIC_VECTOR (4 downto 0)
13
14
15
      end component;
16
17
18
      signal Uaux : std_logic_vector (7 downto 0):= (others => '0');
      signal U1: std_logic_vector (3 downto 0) := (others => '0');
19
20
       signal U2 : std_logic_vector (3 downto 0):= (others => '0');
21
       signal U3 : std_logic_vector (4 downto 0):= (others => '0');
22
23
                                                                       30
                                                                            estimulo: process
24
                                                                       31
25
      U1 <= Uaux(3 downto 0);
                                                                       32
      U2 <= Uaux(7 downto 4);
26
                                                                       33
27
                                                                       34
                                                                              for I in 0 to 255 loop
28
      somador: somador_arith port map (A => U1, B => U2, S => U3);
                                                                       35
                                                                                   wait for 20 ns; Uaux <= UNSIGNED (Uaux) +1;
29
                                                                       36
                                                                              end loop;
     estimulo: process
30
                                                                       37
                                                                              wait:
31
                                                                       38
                                                                              end process;
32
                                                                       39
      begin
33
                                                                       40
                                                                              end behavior;
```

Figura 12: Test bench - Golden Model. Fonte: Autor.

E por fim, foi criado um aquivo de teste para simular todas as possíveis entradas do circuito:



Figura 13: Casos de Teste - Golden Model. Fonte: Autor.

#### Onde:

- U1 e U2: entradas de 4 bits;
- U3: saída de 5 bits;

#### 4.3 Questão 3

Por últimos, vamos comparar as saídas do somador completo com nosso golden model para verificar se a implementação está certa. Para isso, foi criado um teste bench que irá comparar as duas saídas e nos retornará uma mensagem de sucesso ou erro de acordo.

```
library IEEE;
       use IEEE.STD_LOGIC_1164.ALL;
                                                                                  begin
                                                                                     somador_test: top_module port map (
       use IEEE.STD_LOGIC_ARITH.ALL;
                                                                            37
38
       use IEEE.STD_LOGIC_UNSIGNED.ALL;
                                                                                      A => U1.
                                                                                      B => U2,
                                                                                       S => f_dut,
       entity test_bench_golden is
                                                                                      Cout0 => C0,
Cout1 => C1,
                                                                            40
41
       end test_bench_golden;
                                                                                      Cout2 => C2,
       architecture behavior of test_bench_golden is
                                                                           43
44
                                                                                      Cout3 => C3
10
         component top_module is
11
           port (
                                                                            45
12
             A: in STD_LOGIC_VECTOR (3 downto 0);
                                                                            46
                                                                                     somador_golden: top_module_arith port map (
                                                                            47
13
             B: in STD_LOGIC_VECTOR (3 downto 0);
                                                                                      A => U1.
                                                                            48
                                                                                      B => U2,
14
              S: out STD_LOGIC_VECTOR (4 downto 0);
                                                                            49
                                                                                      S => f_gm
              Cout0: out STD_LOGIC;
                                                                            50
16
              Cout1: out STD_LOGIC;
                                                                            51
17
              Cout2: out STD_LOGIC;
                                                                                     estimulo: process
                                                                            52
18
              Cout3: out STD_LOGIC
                                                                           53
54
55
56
57
58
59
                                                                                      variable cont : STD_LOGIC_VECTOR(7 downto 0);
19
                                                                                    begin
20
         end component;
21
                                                                                       report "iniciando" severity NOTE;
                                                                                      for i in 0 to 255 loop
22
         component top_module_arith is
                                                                                        U1(0) <= cont(0);
23
                                                                                        U1(1) <= cont(1);
24
             A: in \ STD\_LOGIC\_VECTOR \ (3 \ downto \ 0);
                                                                                        U1(2) <= cont(2);
                                                                            60
61
25
             B: in STD_LOGIC_VECTOR (3 downto 0);
                                                                                        U1(3) <= cont(3);
26
             S: out STD_LOGIC_VECTOR (4 downto 0)
                                                                            62
27
                                                                           63
64
                                                                                        U2(0) \le cont(4):
28
         end component;
                                                                                        U2(1) \le cont(5);
29
30
         signal~U1: STD\_LOGIC\_VECTOR(3~downto~0) := (others => '0');
                                                                            66
67
                                                                                        U2(3) \le cont(7);
         signal U2: STD_LOGIC_VECTOR(3 downto 0) := (others => '0');
31
                                                                                        wait for 500 ns;
32
         signal C0, C1, C2, C3: STD_LOGIC;
33
         signal f_dut, f_gm: STD_LOGIC_VECTOR(4 downto 0);
                                                                                        assert(f_gm = f_dut) report "Falhou: i = " & integer'image(i) severity ERROR;
34
                                 71
                                 72
                                               cont := cont + 1;
                                 73
                                 74
                                             end loop;
                                 75
                                 76
                                             report "Teste finalizado. Sucesso!" severity NOTE;
                                 77
                                 78
                                 79
                                           end process:
                                 80
                                        end behavior;
                                 81
                                 82
```

Figura 14: Test bench - Golden Model. Fonte: Autor.

### Realizando a simulação obtemos:




Figura 15: Simulação Final. Fonte: Autor.

#### Onde:

- *U*1 e *U*2: entradas de 4 bits;
- f\_dut: saída do somador completo;

• f\_gm: saída do modelo de referência ("golden model");

Analisando a imagem acima é complicado visualizar se as duas saídas são iguais. Para isso, basta analisar a mensagem no terminal no canto inferior esquerdo, que indica que a simulação ocorreu com sucesso.

Dessa forma, podemos afirmar que a implementação do somador de palavras binárias com 4 somadores completos está funcionando corretamente.