

Universidade de Brasília

Faculdade de Tecnologia Laboratório de Sistemas Digitais

Relatório 07

Carla de Araujo Clementino Ribeiro Mat:180030736

<u>Professor:</u> Guilherme de Sousa Torres

1 Objetivos

Implementar uma máquina de estados do tipo Moore que simula o funcionamento de uma máquina de refrigerantes utilizando VHDL junto ao software ModelSim, além de realizar os testes necessários para comprovar seu funcionamento.

2 Questões Propostas

1. Implementar em VHDL e simular no ModelSim uma máquina de estado síncrona do tipo Moore para controlar uma máquina de refrigerantes que aceita moedas de R\$ 0,25 e R\$ 0,50. A cada transição do clock, a máquina deve contar o dinheiro inserido e liberar o refrigerante (e o troco) assim que a soma totalizar ou exceder R\$ 1,00. A máquina deve aceitar qualquer combinação de moedas de R\$ 0,25 e R\$ 0,50, independentemente da ordem em que as moedas foram inseridas. A qualquer momento (desde que a contagem ainda não tenha alcançado R\$ 1,00) o usuário poderá cancelar a compra e a máquina deve, também na transição do clock, devolver a quantia inserida.

Considere que a máquina só dispõe de um sabor de refrigerante (ou que a escolha do refrigerante é feita antes da máquina de estados iniciar). Logo, o refrigerante é liberado automaticamente (mas na transição do clock) após a inserção do valor de R\$ 1,00 com ou sem troco, não sendo necessário pressionar nenhum botão após a inserção do montante para receber o refrigerante. Isto impede a possibilidade, por exemplo, da inserção do valor de R\$ 1,50.

A entidade VHDL deverá ter como entrada um vetor A de 2 bits que indicará se foi inserida uma moeda de R\$ 0,25 (se A = 01), se foi inserida uma moeda de R\$ 0,50 (se A = 10), se foi solicitada o cancelamento da compra (se A = 11) ou se não houve nenhuma ação por parte do usuário (se A = 00).

Deverá ter como entrada também um clock de 1 bit que fará com que a máquina leia as entradas e mude (ou não) o estado e as saídas. A leitura das entradas, assim como a mudança de estado e das saídas, deverá acontecer exclusivamente na borda de subida do clock.

A entidade VHDL deverá ter três saídas de 1 bit cada que indicarão, respectivamente, se a máquina liberou (ou não) um refrigerante, devolveu (ou não) uma moeda de R\$ 0,25 e(ou) devolveu (ou não) uma moeda de R\$ 0,50.

Na estrutura process que descreve a lógica dos registradores (memória da máquina de estados), inclua uma condição de "reset" (associada a uma entrada da entidade, ligada a um botão ou a uma chave do kit de desenvolvimento) que leve, de forma assíncrona (isto é, independentemente do sinal de clock) a máquina de estados de volta ao estado inicial. Isto facilitará o processo de teste da máquina implementada. Um exemplo deimplementação de condição de "reset" é mostrada no documento tutorial fornecido em conjunto a este roteiro.

3 Desenvolvimento Teórico

Considerando o problema descrito acima é possível implementar uma máquina de estados utilizando 9 estados, o quais podem ser descritos por:

- 1. Estado inicial (sem moedas)
- 2. Total inserido de 25 centavos
- 3. Total inserido de 50 centavos
- 4. Total inserido de 75 centavos
- 5. Total inserido de 100 centavos (libera o refrigerante)
- 6. Total inserido de 125 centavos (libera o refrigerante e devolve 25 centavos)
- 7. Devolver 25 centavos
- 8. Devolver 50 centavos
- 9. Devolver 75 centavos

Dessa forma é possível representá-la pelo seguinte diagrama de transição de estados:




Figura 1: Diagrama de Transição de Estados. Fonte: Autor.

Sendo sua tabela dada por:

	AB				
ESTADO	00	01	10	11	SAÍDA
INIT	INIT	S25	S50	INIT	000
S25	S25	S50	S75	D25	000
S50	S50	S75	S100	D50	000
S75	S75	S100	S125	D75	000
S100	INIT	INIT	INIT	INIT	100
S125	D25	D25	D25	D25	110
D25	INIT	INIT	INIT	INIT	010
D50	INIT	INIT	INIT	INIT	001
D75	INIT	INIT	INIT	INIT	011
	PRÓXIMO ESTADO				

Figura 2: Tabela de Transição de Estados. Fonte: Autor.

4 Simulação

Primeiramente, foi implementada a arquitetura da máquina de estados de acordo com a tabela de transição de estados acima (11), que pode ser vista abaixo:

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
  entity maquina is
      port (
          A: in std_logic_vector(1 downto 0); -- A[0] = B, A[1] = A
          clock, rst: in std_logic;
          refri, devolve_50, devolve_25: out std_logic
      );
  end maquina;
10
11
  architecture main of maquina is
12
      type state_type is (INIT, INSERIU_25, INSERIU_50, INSERIU_75, LIBERA_REFRI, REFRI_25, CANCELA_25,
13
           CANCELA_50, CANCELA_75);
      signal current_state, next_state: state_type;
15
  begin
      sync_proc: process(clock, rst)
      begin
          if(rst = '1') then
18
              current_state <= INIT;</pre>
19
          elsif rising_edge(clock) then
20
              current_state <= next_state;</pre>
21
```

```
end if;
       end process sync_proc;
24
       combinacao: process(current_state, A)
25
26
           case current state is
27
               when INIT =>
28
                   refri <= '0';
29
                   devolve_50 <= '0';</pre>
30
                    devolve_25 <= '0';</pre>
31
                    if (A = "00" \text{ or } A = "11") then
32
                        next_state <= INIT;</pre>
                    elsif (A = "01") then
34
                        next_state <= INSERIU_25;</pre>
                    elsif (A = "10") then
                        next_state <= INSERIU_50;</pre>
37
                    end if;
38
39
               when INSERIU_25 =>
40
                   refri <= '0';
41
                    devolve_50 <= '0';
42
                    devolve_25 <= '0';</pre>
43
                    if (A = "00") then
                        next_state <= INSERIU_25;</pre>
                    elsif (A = "01") then
46
                        next_state <= INSERIU_50;</pre>
                    elsif (A = "10") then
48
                        next_state <= INSERIU_75;</pre>
49
                    elsif (A = "11") then
50
                        next_state <= CANCELA_25;</pre>
51
                    end if;
52
53
               when INSERIU_50 =>
54
                   refri <= '0';
                   devolve_50 <= '0';</pre>
                    devolve_25 <= '0';
                    if (A = "00") then
58
                        next_state <= INSERIU_50;</pre>
59
                    elsif (A = "01") then
60
                       next_state <= INSERIU_75;</pre>
61
                    elsif (A = "10") then
62
                        next_state <= LIBERA_REFRI;</pre>
63
                    elsif (A = "11") then
                        next_state <= CANCELA_50;</pre>
                    end if;
               when INSERIU_75 =>
                   refri <= '0';
69
                   devolve_50 <= '0';</pre>
70
                   devolve_25 <= '0';</pre>
71
                    if (A = "00") then
72
                        next_state <= INSERIU_75;</pre>
73
                    elsif (A = "01") then
74
                        next_state <= LIBERA_REFRI;</pre>
75
                    elsif (A = "10") then
76
                        next_state <= REFRI_25;</pre>
                    elsif (A = "11") then
                        next_state <= CANCELA_75;</pre>
79
                    end if;
80
81
               when LIBERA_REFRI =>
82
                   refri <= '1';
83
                    devolve_50 <= '0';</pre>
                   devolve_25 <= '0';</pre>
                   next_state <= INIT;</pre>
```

```
when REFRI_25 =>
                     refri <= '1';
                     devolve_50 <= '0';
90
                     devolve_25 <= '1';</pre>
91
                     next_state <= INIT;</pre>
92
93
                 when CANCELA_25 =>
94
                     refri <= '0';
95
                     devolve_50 <= '0';</pre>
96
                     devolve_25 <= '1';
97
                     next_state <= INIT;</pre>
98
99
                 when CANCELA_50 =>
                     refri <= '0';
                     devolve_50 <= '1';</pre>
                     devolve_25 <= '0';</pre>
                     next_state <= INIT;</pre>
104
                 when CANCELA_75 =>
106
                     refri <= '0';
                     devolve_50 <= '1';</pre>
108
                     devolve_25 <= '1';</pre>
109
                     next_state <= INIT;</pre>
                 when others =>
                     refri <= '0';
                     devolve_50 <= '0';</pre>
114
                     devolve_25 <= '0';
                     next_state <= INIT;</pre>
            end case;
        end process combinacao;
118
```

Em seguida foram criados 7 arquivos de teste para verificar se a máquina está se comportando corretamente em todos os casos. Para os testes, considere que os sinais são dados por:

- Sinal u_A: Entrada A de 2 bits;
- Sinal u_rst: Sinal de reset;
- Sinal u_clk: Sinal de clock;
- Sinal u_r: Indica a liberação do refrigerante;
- Sinal u₋d50: Indica a liberação de uma moeda de 50 centavos;
- Sinal u₂₅: Indica a liberação de uma moeda de 25 centavos;

4.1 1º Caso

No primeiro teste, verificamos a inserção de uma moeda de 25 centavos e em seguida o cancelamento da operação. A operação deve retornar uma moeda de 25 centavos e em seguida voltar ao estado inicial.

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
4 entity test_bench is
  end entity;
  architecture main of test_bench is
      component maquina is
         port (
9
             A: in std_logic_vector (1 downto 0); -- A[0] = B A[1] = B
             clock, rst: in std_logic;
             refri, devolve_50, devolve_25 : out std_logic
12
         );
13
14
      end component;
```

```
15
       signal u_A : std_logic_vector(1 downto 0) := "00";
16
       signal u_rst, u_clk, r, d_50, d_25: std_logic := '0';
17
18
19
  begin
       tb_shift_register: maquina
20
          port map(
21
               A \Rightarrow u_A
22
               rst => u_rst,
23
               clock => u_clk,
24
               refri => r,
25
               devolve_50 \Rightarrow d_50,
26
               devolve_25 \Rightarrow d_25
27
           );
28
29
       process
30
       begin
31
           while true loop
32
               u_clk <= '0';
33
               wait for 1 ns;
34
               u_clk <= '1';
35
               wait for 1 ns;
36
           end loop;
37
38
       end process;
39
40
       process
       begin
41
          u_A <= "00" after 0 ns,
42
                  "01" after 2 ns,
43
                  "11" after 4 ns;
44
           wait;
45
46
       end process;
  end architecture;
```




Figura 3: Retorna 25 centavos. Fonte: Autor.

$4.2 \quad 2^{\underline{o}} \text{ Caso}$

No segundo teste, verificamos a inserção de uma moeda de 50 centavos e em seguida o cancelamento da operação. A operação deve retornar uma moeda de 50 centavos e em seguida voltar ao estado inicial.

```
library IEEE;
suse IEEE.STD_LOGIC_1164.ALL;

entity test_bench is
end entity;

architecture main of test_bench is
component maquina is
port (
A: in std_logic_vector (1 downto 0); -- A[0] = B A[1] = B
clock, rst: in std_logic;
```

```
refri, devolve_50, devolve_25 : out std_logic
           );
16
       end component;
17
18
       signal u_A : std_logic_vector(1 downto 0) := "00";
19
       signal u_rst, u_clk, r, d_50, d_25: std_logic := '0';
20
21
22 begin
       tb_shift_register: maquina
23
           port map(
24
               A \Rightarrow u_A
25
               rst => u_rst,
26
               clock => u_clk,
27
               refri => r,
               devolve_50 \Rightarrow d_50,
29
               devolve_25 \Rightarrow d_25
30
           );
31
32
33
       process
34
       begin
35
           while True loop
36
               u_clk <= '0';
37
               wait for 1 ns;
               u_clk <= '1';
39
               wait for 1 ns;
40
           end loop;
41
       end process;
42
43
       process
44
       begin
45
           u_A \le "00" after 0 ns,
46
                  "10" after 2 ns,
47
                  "11" after 4 ns;
48
49
           wait;
       end process;
50
51
52 end architecture;
```



Figura 4: Retorna 50 centavos. Fonte: Autor.

4.3 3º Caso

No terceiro teste, verificamos a inserção de uma moeda de 50 centavos e uma de 25 centavos e em seguida o cancelamento da operação. A operação deve retornar uma moeda de 50 centavos e uma de 25 centavos e, em seguida, voltar ao estado inicial.

```
1
2 -- Cancela apos inserir 75 centavos
3
4 library IEEE;
5 use IEEE.STD_LOGIC_1164.ALL;
6
7 entity test_bench is
8 end entity;
```

```
10 architecture main of test_bench is
11
      component maquina is
12
          port (
              A: in std_logic_vector (1 downto 0); -- A[0] = B A[1] = B
13
              clock, rst: in std_logic;
14
              refri, devolve_50, devolve_25 : out std_logic
          );
16
      end component;
17
18
       signal u_A : std_logic_vector(1 downto 0) := "00";
19
       signal u_rst, u_clk, r, d_50, d_25: std_logic := '0';
20
21
  begin
22
      tb_shift_register: maquina
23
24
          port map(
              A \Rightarrow u_A,
25
              rst => u_rst,
26
              clock => u_clk,
27
              refri => r,
28
              devolve_50 \Rightarrow d_50,
29
              devolve_25 \Rightarrow d_25
30
          );
31
32
33
      process
34
35
      begin
          while True loop
36
              u_clk <= '0';
37
              wait for 1 ns;
38
              u_clk <= '1';
39
               wait for 1 ns;
40
41
          end loop;
42
       end process;
43
44
      process
45
      begin
          u_A <= "00" after 0 ns,
46
                "10" after 2 ns,
47
                "01" after 4 ns,
48
                "11" after 6 ns;
49
          wait;
50
      end process;
51
52
53 end architecture;
```




Figura 5: Retorna 75 centavos. Fonte: Autor.

4.4 4º Caso

No quarto teste, verificamos a inserção de duas moeda de 50 centavos. A operação deve liberar o refrigerante e voltar ao estado inicial.

```
-- Recebe o refri apos inserir 2 moedas de 50 centavos
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
6 entity test_bench is
7 end entity;
9 architecture main of test_bench is
       component maquina is
          port (
              A: in std_logic_vector (1 downto 0); -- A[0] = B A[1] = B
              clock, rst: in std_logic;
13
              refri, devolve_50, devolve_25 : out std_logic
14
           );
15
       end component;
16
17
       signal u_A : std_logic_vector(1 downto 0) := "00";
18
       signal u_rst, u_clk, r, d_50, d_25: std_logic := '0';
19
20
  begin
21
      tb_shift_register: maquina
22
          port map(
23
              A \Rightarrow u_A
24
              rst => u_rst,
25
              clock => u_clk,
26
              refri => r,
              devolve_50 \Rightarrow d_50,
              devolve_25 \Rightarrow d_25
29
          );
30
31
32
      process
      begin
34
          while True loop
35
              u_clk <= '0';
36
37
              wait for 1 ns;
              u_clk <= '1';
38
              wait for 1 ns;
39
          end loop;
40
       end process;
41
42
      process
43
      begin
44
          u_A \le "00" after 0 ns,
45
                "10" after 2 ns,
46
                "10" after 4 ns;
47
          wait;
48
49
       end process;
50
51 end architecture;
```




Figura 6: Libera o refrigerante - 1° caso. Fonte: Autor.

$4.5 \quad 5^{\underline{0}} \text{ Caso}$

No quinto teste, verificamos a inserção de uma moeda de 50 centavos e duas de 25 centavos. A operação deve liberar o refrigerante e voltar ao estado inicial.

O teste é dado pelo seguinte código:

1 -- Recebe o refri depois de inserir 2 moedas de 25 centavos e uma de 50 centavos

```
3 library IEEE;
4 use IEEE.STD_LOGIC_1164.ALL;
6 entity test_bench is
7 end entity;
9 architecture main of test_bench is
      component maquina is
10
          port (
              A: in std_logic_vector (1 downto 0); -- A[0] = B A[1] = B
12
              clock, rst: in std_logic;
13
              refri, devolve_50, devolve_25 : out std_logic
14
          );
15
      end component;
16
17
      signal u_A : std_logic_vector(1 downto 0) := "00";
18
      signal u_rst, u_clk, r, d_50, d_25: std_logic := '0';
19
20
21 begin
      tb_shift_register: maquina
22
          port map(
23
              A \Rightarrow u_A
24
              rst => u_rst,
25
              clock => u_clk,
26
              refri => r,
27
              devolve_50 \Rightarrow d_50,
28
              devolve_25 \Rightarrow d_25
29
          );
30
31
32
33
      process
34
      begin
35
          while True loop
              u_clk <= '0';
36
              wait for 1 ns;
37
              u_clk <= '1';
38
              wait for 1 ns;
39
          end loop;
40
      end process;
41
42
      process
43
      begin
44
          u_A \le "00" after 0 ns,
45
                "10" after 2 ns,
46
                "01" after 4 ns,
47
                "01" after 6 ns;
48
          wait;
49
      end process;
50
51
52 end architecture;
```




Figura 7: Libera o refrigerante - 2^{0} caso. Fonte: Autor.

4.6 6º Caso

No quinto teste, verificamos a inserção de quatro moeda de 25 centavos. A operação deve liberar o refrigerante e voltar ao estado inicial.

O teste é dado pelo seguinte código:

```
_{2} -- Recebe o refri depois de inserir 4 moedas de 25 centavos
4 library IEEE;
5 use IEEE.STD_LOGIC_1164.ALL;
7 entity test_bench is
8 end entity;
9
10 architecture main of test_bench is
11
      component maquina is
12
          port (
              A: in std_logic_vector (1 downto 0); -- A[0] = B A[1] = B
13
              clock, rst: in std_logic;
14
              refri, devolve_50, devolve_25 : out std_logic
          );
16
      end component;
17
18
      signal u_A : std_logic_vector(1 downto 0) := "00";
19
      signal u_rst, u_clk, r, d_50, d_25: std_logic := '0';
20
21
23
      tb_shift_register: maquina
24
          port map(
25
              A \Rightarrow u_A
              rst => u_rst,
26
              clock => u_clk,
27
              refri => r,
28
              devolve_50 \Rightarrow d_50,
29
              devolve_25 \Rightarrow d_25
30
          );
31
32
33
34
      process
35
      begin
          while True loop
36
              u_clk <= '0';
37
              wait for 1 ns;
38
              u_clk <= '1';
39
              wait for 1 ns;
40
          end loop;
41
      end process;
42
43
44
      process
      begin
          u_A \le "00" after 0 ns,
46
                "01" after 2 ns,
47
                "01" after 4 ns,
48
                "01" after 6 ns,
49
                "01" after 8 ns;
50
51
          wait;
      end process;
52
54 end architecture;
```

O resultado pode ser visto abaixo:




Figura 8: Libera o refrigerante - 3° caso. Fonte: Autor.

$4.7 \quad 6^{\circ}$ Caso

No sexto teste, verificamos a inserção de 1 moeda de 50 centavos seguida de uma de 25 e outra de 50, respectivamente. A operação deve liberar o refrigerante, retornar 25 centavos e voltar ao estado inicial.

O teste é dado pelo seguinte código:

```
— Recebe o refri depois de inserir 2 moedas de 50 centavos e 1 de 25 centavos
library IEEE:
use IEEE.STD_LOGIC_1164.ALL;
entity test_bench is
end entity;
architecture main of test_bench is
     component maquina is
         port (
              A: in std_logic_vector (1 downto 0); — A[0] = BA[1] = B
              clock, rst: in std_logic;
              refri, devolve_50, devolve_25 : out std_logic
         );
    end component;
     signal u_A : std_logic_vector(1 downto 0) := "00";
     signal \ u\_rst \; , \ u\_clk \; , \ r \; , \ d\_50 \; , \ d\_25 \colon \ std\_logic \; := \ \ '0 \; ';
begin
     tb_shift_register: maquina
         port map(
              A \implies u_A,
              rst \Rightarrow u_rst,
              clock \implies u_clk,
              refri \implies r,
              devolve_50 \implies d_50,
              devolve_25 \implies d_25
         );
     process
     begin
         while True loop
              u_clk <= '0';
              wait for 1 ns;
              u_clk <= '1';
              wait for 1 ns;
         end loop;
    end process;
     process
     begin
         u_-A <= "00" \ after \ 0 \ ns \,,
                "10" after 2 ns,
                "01" after 4 \text{ ns},
                "10" after 6 ns;
         wait;
    end process;
end architecture;
```

O resultado pode ser visto abaixo:



Figura 9: Libera o refrigerante - 4° caso. Fonte: Autor.

4.8 7º Caso

No sétimo teste, verificamos o funcionamento do sinal de reset.

O teste é dado pelo seguinte código:

```
-- Testa o sinal de reset
2 library IEEE;
3 use IEEE.STD_LOGIC_1164.ALL;
5 entity test_bench is
6 end entity;
8 architecture main of test_bench is
      component maquina is
9
          port (
10
              A: in std_logic_vector (1 downto 0); -- A[0] = B A[1] = B
11
              clock, rst: in std_logic;
12
              refri, devolve_50, devolve_25 : out std_logic
          );
14
      end component;
15
16
      signal u_A : std_logic_vector(1 downto 0) := "00";
17
      signal u_rst, u_clk, r, d_50, d_25: std_logic := '0';
18
19
20 begin
21
      tb_shift_register: maquina
22
          port map(
              A \Rightarrow u_A
              rst => u_rst,
24
              clock => u_clk,
              refri => r,
26
              devolve_50 \Rightarrow d_50,
27
              devolve_25 \Rightarrow d_25
28
          );
29
30
      process
31
      begin
32
          while True loop
33
34
              u_clk <= '0';
              wait for 1 ns;
              u_clk <= '1';
36
              wait for 1 ns;
37
          end loop;
38
      end process;
39
40
      process
41
42
          u_rst <= '1' after 6 ns;
43
          u_A \le "01" after 2 ns,
44
                  "10" after 4 ns;
45
46
          wait;
       end process;
47
49 end architecture;
```

O resultado pode ser visto abaixo:




Figura 10: Sinal de reset. Fonte: Autor.

5 Compilação dos Arquivos




Figura 11: Compilação dos Arquivos. Fonte: Autor.

6 Conclusão

Considerando a implementação feita, é possível afirmar que o projeto prioriza a qualidade sobre o custo, considerando que foi escolhido tratar todos os cenários possíveis. Essa decisão foi escolhida tendo em vista uma maior segurança e facilidade na manutenção do projeto.