실험 2. 불 대수식의 단순화

디지털 시스템 설계 Lab2 보고서 20230251 정채현

1. 개요

이번 과제는 2-Bit Magnitude Comparator 를 만드는 것이 목표이다. 단순화하지 않고 논리게이트를 설계한 이후, K-map 알고리즘을 이용해서 다시 설계해서 단순화의 효과를 확인할 것이다.

2. 이론적 배경

1) 불 대수식의 단순화

bool 대수식은 Karnaugh map 으로 단순화시킬 수 있다.

2) 2-Bit Magnitude Comparator


2-Bit Magnitude Comparator 란 서로 다른 두 개의 2-Bit 수(A, B)가 입력으로 주어졌을 때, 둘의 대소 관계를 판별하여 알맞은 출력을 1로, 나머지 출력은 0으로 설정하여 출력해 주는 회로를 의미한다. 그림 1과 같이 입력이 주어지고 입력 A1과 B1이 더 높은 자릿수라 가정할 경우, 출력 "A〉B"는 0, 출력 "A=B"는 1, 출력 "A〈B"는 0이 된다.

3. 실험 준비

2-Bit Magnitude Comparator 의 truth table 은 다음과 같다.

A>B					A = 13 B180 00 01 11 10 B180						A <b< th=""></b<>			
A.A.a BIBO	00	01	11	10	A.A0 B1 B0	00	01	11	10	BI BO	00	01	11	10
00	0	١	1		0 <i>0</i> 0 1	1	0	0	0	00	0	o	O	0
0 1	0	0	1	1	0 1	0	١	0	0	01	1	0	0	0
11	0	0	0	0	7.1	0	0	ſ	0	[1]	1	/	0	1
00 01 11	0	0	1	0	10	0	0	0	١	/ I I O	1	1	0	0


K-map 을 사용해 A \rangle B, A \langle B, A=B 에 대해서 단순화를 진행한 결과는 다음과 같다.




이제 이 식을 이용해서 Verilog 코드를 작성한 후 Schematic 기능으로 회로도를 생성한다. 코드는 편의상 assign 키워드를 이용해 작성하였다.

4. 실험 결과


1) 단순화 이전 - lab2_1.v






cal_eq 는 와이어 19개, 논리 게이트 15개로 나타났다, cal_gt 와 cal_lt 는 와이어 22개, 논리 게이트 18개이다.

2) 단순화 이후 - lab2_2.v





> Leaf Cells (8)

cal_eq2 는 와이어 19 개, 논리 게이트 15 개로 똑같이 나타났다, cal_gt2 와 cal_lt2 는 와이어 11 개, 논리 게이트 7 개로 줄어들었다. 이로써 불 대수식을 단순화시키면 논리회로가 보다 간단해진다는 것을 알 수 있다. 그러나 cal_eq 처럼 sop 각각의 minterm 이 모두 EPI 인 경우는 차이가 나지 않는 것을 알 수 있다.