北京大学信息科学技术学院考试试卷

24 口,

1	与风科日: <u>11 异机系统</u> 寻忆 姓名: 子写:								
夫	考试时间: _2016 年 11 月 07 日 小班教师: 题号								
	题号			三	四	五.	总分		
	分数								
	阅卷人								

计每担互然目认 州石

本 冲利 口

北京大学考场纪律

- 1、考生进入考场后,按照监考老师安排隔位就座,将学生证放在桌面上。 无学生证者不能参加考试;迟到超过15分钟不得入场。在考试开始30分钟后 方可交卷出场。
- 2、除必要的文具和主考教师允许的工具书、参考书、计算器以外,其它 所有物品(包括空白纸张、手机、或有存储、编程、查询功能的电子用品等) 不得带入座位,已经带入考场的必须放在监考人员指定的位置。
- 3、考试使用的试题、答卷、草稿纸由监考人员统一发放,考试结束时收回,一律不准带出考场。若有试题印制问题请向监考教师提出,不得向其他考生询问。提前答完试卷,应举手示意请监考人员收卷后方可离开;交卷后不得在考场内逗留或在附近高声交谈。未交卷擅自离开考场,不得重新进入考场答卷。考试结束时间到,考生立即停止答卷,在座位上等待监考人员收卷清点后,方可离场。
- 4、考生要严格遵守考场规则,在规定时间内独立完成答卷。不准交头接耳,不准偷看、夹带、抄袭或者有意让他人抄袭答题内容,不准接传答案或者试卷等。凡有违纪作弊者,一经发现,当场取消其考试资格,并根据《北京大学本科考试工作与学术规范条例》及相关规定严肃处理。
- 5、考生须确认自己填写的个人信息真实、准确,并承担信息填写错误带来的一切责任与后果。

学校倡议所有考生以北京大学学生的荣誉与诚信答卷,共同维护北京大 学的学术声誉。

以下为试题和答题纸, 共 12 页。

第一题 单项选择题和填空题 (每小题 1 分, 共 20 分)

注:选择题的回答填写在下表中,填空题的回答填写在题目提供的空格中。

题号	1	2	3	4	5	6	7	8	9	10
回答										
题号	11	12	13	14	15	16	17	18	19	20
回答					/	/	/	/	/	/

1	在下列指今中.	其执行会影响条件码中的	CF 位的是:
⊥ •	TT 1 / 3/10 / 1 /		

A. jmp NEXT B. jc NEXT C. inc %bx D. shl \$1, %ax

2. 下列关于比较指令 CMP 说法中, 正确的是:

A. 专用于有符号数比较 B. 专用于无符号数比较

C. 专用于串比较

D. 不区分比较的对象是有符号数还是无符号数

3. 在如下代码段的跳转指令中,目的地址是:

400020: 74 F0 je

400022: 5d pop %rbp

A. 400010 B. 400012 C. 400110 D. 400112

4. 对于如下的 C 语言中的条件转移指令,它所对应的汇编代码中至少包含几条条 件转移指令: if (a > 0 && a != 1 || a < 0 && a != -1) b=a;

A. 2条 B. 3条 C. 4条 D. 5条

5. 将 AX 清零, 下列指令错误的是:

A. sub %ax, %ax

B. xor %ax, %ax

C. test %ax, %ax

D. and \$0, %ax

6. 在如下 switch 语句对应的跳转表中,哪些标号没有出现在分支中? addq \$1, %rdi


cmpq \$8, %rdi

ja .L2

jmp *.L4(, %rdi, 8)


.L4: .quad .L9 .quad .L5 .quad .L6 .quad .L7 .quad .L2

- 7. 已知短整型数组 S 的起始地址和下标 i 分别存放在寄存器%rdx 和%rcx,将 &S[i]存放在寄存器%rax 中所对应的汇编代码是:
- A. leaq (%rdx, %rcx, 1), %rax
- B. movw (%rdx, %rcx, 2), %rax
- C. leag (%rdx, %rcx, 2), %rax
- D. movw (%rdx, %rcx, 1), %rax
- 8. 下面对指令系统的描述中,错误的是:
- A. CISC 指令系统中的指令数目较多,有些指令的执行周期很长;而 RISC 指令系统中通常指令数目较少,指令的执行周期都较短。
- B. CISC 指令系统中的指令编码长度不固定; RISC 指令系统中的指令编码长度固定, 这样使得 CISC 机器可以获得了更短的代码长度。
- C. CISC 指令系统支持多种寻址方式, RISC 指令系统支持的寻址方式较少。
- D. CISC 机器中的寄存器数目较少,函数参数必须通过栈来进行传递; RISC 机器中的寄存器数目较多,只需要通过寄存器来传递参数,避免了不必要的存储访问。
- 9. 下面对流水线技术的描述,正确的是:
- A. 流水线技术不仅能够提高执行指令的吞吐率,还能减少单条指令的执行时间。
- B. 不断加深流水线级数, 总能获得性能上的提升。
- C. 流水级划分应尽量均衡, 吞吐率会受到最慢的流水级影响。
- D. 指令间的数据相关可能会引发流水线停顿,但总是可以通过调度指令来解决。
- 10. 对应下述组合电路的正确 HCL 表达式为:



- A. Bool eq = (a or b) and (!a or !b)
- B. Bool eq = (a and b) or (!a and !b)
- C. Bool eq = (a or !b) and (!a or b)
- D. Bool eq = (a and !b) or (!a and b)

11. 流水线数据通路中的转移预测策略为总是预测跳转。如果转移预测错误,需要恢复流水线,并从正确的目标地址开始取值。其中,用来判断转移预测是否正确的信号是 ① 和 ② ,用来获得正确的目标地址的信号是 ③ 。



- A. ① M_icode ② M_Bch ③ M_valA
- B. ① W_icode ② M_Bch ③ M_valA
- C. 1 W icode 2 M Bch 3 W valM
- D. ① M icode ② M Bch ③ W valM
- 12. 若处理器实现了三级流水线,每一级流水线实际需要的运行时间分别为 1ns、2ns 和 3ns,则此处理器不停顿地执行完毕 10 条指令需要的时间为:
- A. 21 ns B. 12 ns C. 24 ns D. 36 ns
- 13. 以下关于存储结构的讨论,那个是正确的:
- A. 增加额外一级存储,数据存取的延时一定不会下降
- B. 增加存储的容量,数据存取的延时一定不会下降
- C. 增加额外一级存储,数据存取的延时一定不会增加
- D. 以上选项都不正确

A. 循环通常具有很好的时间局部性 B. 循环通常具有很好的空间局部性 C. 数组通常具有很好的时间局部性 D. 数组通常具有很好的空间局部性
15. 假定编译器规定 int 和 short 型长度分别为 32 位和 16 位,执行下列语句: unsigned short x = 65530; unsigned int y = x; 得到 y 的机器数为。(用 16 进制表示,勿省略前导的 0)
16. 一个 C 语言程序在一台 32 位机器上运行。程序中定义了三个变量 x、y 和 z, 其中 x 和 z 为 int 型, y 为 short 型。当 x=127, y=-9 时,执行赋值语句 z=x+y 后, z 的值是(用 16 进制表示,勿省略前导的 0)
17. 若按 IEEE 浮点标准的单精度浮点数(符号位 1 位, 阶码字段 exp 占据 8 位, 小数字段 frac 占据 23 位)表示-8.25,结果是(用 16 进制表示)
18. 若我们采用基于 IEEE 浮点格式的浮点数表示方法,阶码字段 exp 占据 k 位, 小数字段 frac 占据 n 位,则最大的非规格的正数是(结果用含有 n,k 的表达式表示)
19. 如果直接映射高速缓存大小是 32KB, 并且块(block) 大小为 32 字节, 那么它每组(set)有行(line)。
20. 如果二路组相联高速缓存大小是 8KB, 并且块(block)大小为 32 字节, 那么它每路(way)有行(line)。

14. 关于局部性(locality)的描述,不正确的是:

第二题(20分)

1.在64位机器上,判断下列等式是否恒成立

```
/* random_int()函数返回一个随机的 int 类型值 */
int x = random_int();
int y = random_int();
int z = random_int();
unsigned ux = (unsigned)x;
long lx = (long)x; /* long 为 64 位 */
long ly = (long)y;
double dx = (double)x;
double dy = (double)y;
double dz = (double)z;
```

Expression	Always	True?
$(x \ge 0) \mid (3*x < 0)$	Y	N
$(x \ge 0) (x < ux)$	Y	N
((x >> 1) << 1) <= x	Y	N
((x-y) << 3) + (x>>1) - y == 8*x - 9*y + x/2	Y	N
$(x - y > 0) == ((y+\sim x+1)>>31 == 1)$	Y	N
dx + dy == (double) (y+x)	Y	N
dx + dy + dz == dz + dy + dx	Y	N
$(int)((lx+ly)>>1) == ((x&y) + ((x^y)>>1))$	Y	N

2. 假设 C 语言中新定义了一种数据类型 T,该类型为 12-bit 长的浮点数,此浮点数遵循 IEEE 浮点数格式,其字段划分如下:

符号位(s): 1-bit; 阶码字段(exp): 6-bit; 小数字段(frac): 5-bit。

- 1) 若将该格式下能表示的所有正规格数从小到大依次排列,则相邻两数之间差值的最小值为_______,最大值为______
- 2) 现定义了如下变量:

```
T = -15.875;

T b = (1 << 28) + (1 << 24) + (1 << 22);

T c = a*b;
```

请写出各变量的二进制表示:

变量	二进制表示
a	
b	
С	

第三题(20分)

(1) 观察下面C语言函数和它相应的X86-64汇编代码 int foo(int x, int i) switch(i) case 1: x = 10;case 2: x *= 8;break; case 3: x += 5;case 5: x /= 2;break; case 0: x &= 1; default: x += i;} return x; } 00000000004004a8 <foo>: 4004a8: mov %edi, %edx 4004aa: cmp \$0x5, %esi 4004ad: ja 4004d4 <foo+0x2c> 4004af: mov %esi, %eax 4004b1: jmpq *0x400690(,%rax,8) 4004b8: sub \$0xa, %edx 4004bb: shl \$0x3, %edx 4004be: jmp 4004d6 <foo+0x2e> 4004c0: add \$0x5, %edx 4004c3: mov %edx, %eax 4004c5: shr \$0x1f, %eax 4004c8: lea (%rdx,%rax,1),%eax 4004cb: mov %eax, %edx 4004cd: sar %edx 4004cf: jmp 4004d6 <foo+0x2e> 4004d1: and \$0x1, %edx 4004d4: add %esi, %edx 4004d6: mov %edx, %eax 4004d8: retq

调用gdb命令x/kg \$rsp 将会检查从rsp中的地址开始的k个8字节字,请填写下面gdb命令的输出(每空一分)。

> (gdb) x/6g 0x400690

0x400690:	0x	0x
0x4006a0:	0x	0x
0x4006b0:	0x	0×

(2) 右边的汇编代码是由左边程序中的 m 函数编译而成。回答如下问题。

```
typedef struct _list {
  struct _list* next;
                                  m:
                                     testq %rdi, %rdi
 int value;
                                     je .L6
} list;
                                             (%rdi), %rdx
                                     movq
                                     movl $100, %eax testq %rdx, %rdx
int m(list* p) {
 int r = 100;
                                     jne.L4
 while ( \square ) {
                                     jmp.L3
                                  .L14:
  r = _
                                     movq (%rdi), %rdx
   p =
                                     testq %rdx, %rdx
                                     je .L3
 if (p != 0) r = \emptyset;
                                  .L4:
 return r;
                                     movl
                                             8(%rdx), %r8d
                                           8(%rdi), %r8d
                                        (5)
                                            %r8d, %eax
                                     movq
                                             (%rdx), %rdi
                                     testq %rdi, %rdi
                                     jne.L14
                                     ret
                                  .L3:
                                           8(%rdi), %eax
                                     ret
                                  .L6:
                                             $100, %eax
                                     movl
                                     ret
```

已知访存延迟 1 个指令周期。不访存的时候 addl 延迟 4 个指令周期,imull 延迟 8 个指令周期,其他指令延迟 1 个指令周期。指令访存时延迟的执行周期为不访存的时候延迟的指令周期和访存延迟的周期之和。函数 m 中的循环在处理链表 p 的时候 CPE 为 4 个指令周期。⑤处的指令为 movl, addl, imull 中的一个。请填写①-⑤处的代码。

Φ	
2	
3	
-	
4	
5	

第四题(20分)


请分析32位的Y86 ISA中新加入的一组条件返回指令: cretXX, 其格式如下。cretXX 9 fun

类似cmovXX,该组指令只有当条件码(Cnd)满足时,才执行函数返回;如果条件不满足,则顺序执行。

1. 若在教材所描述的SEQ处理器上执行这条指令,请按下表补全每个阶段的操作。 需说明的信号可能会包括:icode,ifun,rA,rB,valA,valB,valC,valE, valP, Cnd; the register file R[], data memory M[], Program counter PC, condition codes CC。其中对存储器的引用必须标明字节数。 如果在某一阶段没有任何操作,请填写none指明。

Stage	cretXX Offset
Fetch	
Decode	
Execute	
Memory	
Write back	
PC update	

2.为了执行cretXX指令,我	们需要改进教材所	f描述的PIPE处理器,	在W(Write
Back) 阶段引入流水线寄存器	<u>.</u>	,并将其连接到PC选择	学器(Select
PC) 以便有条件地更新PC。	段设改进后的处理	器总是预测函数返回组	条件不满足,
则如果返回条件满足时,一共	会错误取指	条指令。	



3.在2中改进的PIPE处理器上执行cretXX指令时,发生预测错误时的判断条件和各级流水线寄存器的控制信号应如何设置?

Condition	Trigger
Mispredicted cret	(= ICRETXX &&) (= ICRETXX &&)

Condition	F	D	E	М	W
Mispredicted cret				normal	normal

4. PIPE 处理器上处理器上执行如下代码片段,

0x000: xorl %eax, %eax

0x002: popl %esp

0x004: cretne

- (1) 是否会发生 load-use 和 misprediction cret 组合的 hazard 情况? 答:
- (2) 如果此时 "popl %esp" 在流水线的 Execute 阶段,请问此时,各级流水 线寄存器的控制信号应如何设置?

Condition	F	D	E	М	W
Combination				normal	normal

第五题(20分)

现有一个能够存储4个Block的Cache,每一个Cache Block的长度为2Byte(即 B = 2)。内存空间的大小是32Byte,即内存空间地址范围如下:

$$0_{10}$$
 (00000₂) -- 31_{10} (11111₂)

现有一程序,访问内存地址序列如下所示,单位是Byte。

1. Cache的结构如下图所示(S=2, E=2), 初始状态为空, 替换策略 LRU。请在下图空白处填入上述数据访问后Cache的状态。

 $(TAG使用二进制格式; Data Block使用10进制格式, 例: M[6-7] 表示地址<math>6_{10}$ - 7_{10} 对应的数据)

	V	TAG	Data Block
set0			

	V	TAG	Block
set1			

上述数据访问一共产生了多少次 Hit:

2.	如果Cache的替换策略	改成MRU	(即Most	Recently	Used,	最近使
用自	的数据被替换出去),请	青在下图空	ど白处填入	访问上述数	据访问后	iCache
的壮	犬态。					

	V	TAG	Data Block
set0			

	V	TAG	Block
set1			

上述数据访问一共产生了多少次 Hit:

- 3. 现增加一条新规则: 地址区间包含 5 的倍数的 block 将不会被缓存, 仍旧使 用 MRU 替换策略,上述数据访问一共产生了多少次 Hit: _____
- 4. 在第 3 小题的基础上, 现又增加一条数据预取规则: 每当地址为 10 的数据被 访问时,地址为8的数据将会被放入缓存,上述数据访问一共产生了多少次Hit:

12