Etapa de potencia del inversor monofásico: puente H, modulación unipolar y modelo conmutado en PLECS

EL4201 Procesamiento Electrónico de Potencia — Proyecto 4

[Nombre de la integrante] (Persona 2: puente H, accionamiento y protecciones)
Escuela de Ingeniería Electrónica, Tecnológico de Costa Rica

Avance del 4 de noviembre de 2026

Resumen

Se presenta el análisis de la etapa de potencia del inversor monofásico en puente H que alimenta la carga RL del proyecto. Se describen los estados de conmutación y los caminos de corriente, incluidos la conducción inversa por el canal de los MOSFET, la devolución de energía al bus y el efecto del tiempo muerto. Se formula la modulación PWM unipolar y se dimensionan, con parámetros provisionales, el margen de tensión, el rizado de corriente, los esfuerzos de los semiconductores y el capacitor de bus. Un modelo conmutado en PLECS, con el tiempo muerto implementado de forma explícita, confirma el patrón unipolar, un tiempo muerto de 500 ns y un rizado coincidente con la teoría. En lazo abierto, el error de amplitud de la fundamental es de $-5{,}6\,\%$ a 1 A y crece a $-26{,}9\,\%$ a 0,2 A; se demuestra que la causa es el error de tensión del tiempo muerto, que el regulador PR deberá compensar.

1 Alcance y parámetros de trabajo

Este documento corresponde al paquete de la Persona 2 según la distribución del grupo: diseño del puente H, semiconductores, accionamiento, tiempo muerto y protecciones. Atiende la sección 5.3.2 del instructivo [1] y aporta a 5.3.3 el modelo conmutado del puente y la relación entre modulación y tensión aplicada.

Mientras la carga y los componentes definitivos no estén seleccionados, se trabaja con los parámetros provisionales de la Tabla 1, marcados con †. Todos los cálculos se generan con scripts reproducibles (`calculos_puente.py` y `analisis_P2.py`) y se actualizarán con los valores medidos.

Se eligió $V_{dc} = 24\,\text{V}$ por dos razones: da el mayor margen de tensión para alcanzar 1 A pico con ambos valores de resistencia, y permite derivar la alimentación de 12 V de los drivers del mismo bus mediante un regulador, de modo que basta una sola fuente.

Tabla 1: Parámetros de trabajo. †: provisional.

Parámetro	Valor	Origen
Tensión de bus V_{dc}	$24\,\text{V}^{\dagger}$	Máximo permitido (12–24 V)
Conmutación f_{sw}	$20\,\text{kHz}^{\dagger}$	Se cierra en el diseño de pérdidas
Referencia f_0	50 Hz	Instructivo
R_{ext} / R_{dev}	$8\,\Omega$ / $2\,\Omega^{\dagger}$	Persona 3
R_{tot}	$10\,\Omega^{\dagger}$	$R_{ext} + R_{dev}$
L	$20\,\text{mH}^{\dagger}$	Persona 3
Tiempo muerto t_{dt}	$500\,\text{ns}^{\dagger}$	Se recalcula con hojas de datos
$R_{DS(on)}$	$50\,\text{m}\Omega^{\dagger}$	MOSFET por elegir
C_{bus}	470 µF, 50 V	Sección 4.3




Figura 1: Inversor monofásico en puente H con la carga RL entre los nodos a y b. El sentido positivo de la corriente es de a hacia b.

2 Topología y estados de conmutación

2.1 Circuito

El puente (Fig. 1) está formado por dos piernas entre el bus positivo y la referencia. La pierna A (S_1 arriba, S_2 abajo) define el nodo a, y la pierna B (S_3, S_4) define el nodo b. La carga RL se conecta entre ambos nodos, de modo que la tensión aplicada es $v_{ab} = v_a - v_b$. Cada MOSFET incluye su diodo interno D_1–D_4. El capacitor C_{bus} absorbe las corrientes pulsantes del puente y la energía que devuelve la carga.

Tabla 2: Estados de conmutación (sin tiempo muerto).

Estado	Encendidos	v_a	v_b	v_{ab}
Positivo	S_1, S_4	V_{dc}	0	$+V_{dc}$
Negativo	S_3, S_2	0	V_{dc}	$-V_{dc}$
Cero superior	S_1, S_3	V_{dc}	V_{dc}	0
Cero inferior	S_2, S_4	0	0	0
Prohibido	$S_1{+}S_2$ o $S_3{+}S_4$	cortocircuito del bus		

Tabla 3: Dispositivos en conducción y flujo de energía (inv.: conducción inversa por el canal).

Estado	$i > 0$ $(a \to b)$	$i < 0$ $(b \to a)$
$+V_{dc}$	S_1, S_4: entrega	S_4, S_1 (inv.): devuelve
$-V_{dc}$	S_2, S_3 (inv.): devuelve	S_3, S_2: entrega
Cero sup.	S_3 (inv.), S_1: recircula	S_1 (inv.), S_3: recircula
Cero inf.	S_4, S_2 (inv.): recircula	S_2, S_4 (inv.): recircula
t_{dt} pierna A	D_2: $v_a \approx 0$	D_1: $v_a \approx V_{dc}$

2.2 Estados permitidos

En cada pierna los dos MOSFET operan de forma complementaria; encender ambos cortocircuita el bus (*shoot-through*). Con esta restricción existen los cuatro estados de la Tabla 2.

2.3 Caminos de corriente

La Tabla 3 resume, para cada estado y signo de la corriente, qué dispositivos conducen y hacia dónde fluye la energía. Se destacan tres fenómenos que condicionan el diseño:

Conducción inversa por el canal. Un MOSFET encendido conduce en ambos sentidos. Por ejemplo, en el estado positivo con $i < 0$ la corriente circula de fuente a drenador por los canales de S_4 y S_1, no por los diodos. Los diodos solo conducen cuando los dos transistores de una pierna están apagados, es decir, durante el tiempo muerto.

Devolución de energía al bus. Por el carácter inductivo de la carga, la corriente se atrasa respecto de la tensión un ángulo $\varphi = \arctan(\omega L/R)$. Durante parte de cada semiciclo, v_{ab} e i tienen signos opuestos y la carga devuelve energía al bus. Una fuente de laboratorio no absorbe corriente, de modo que esa energía la recibe C_{bus} (Sección 4.3).

Tensión durante el tiempo muerto. Con ambos MOSFET de una pierna apagados, la tensión del nodo la fija el diodo que conduce, y este depende del signo de la corriente: en la pierna A, con $i > 0$ conduce D_2 ($v_a \approx -V_F$), y con $i < 0$ conduce D_1 ($v_a \approx V_{dc}$). El resultado es un error de tensión que no controla el modulador (Sección 6.4).




Figura 2: PWM unipolar ideal con $m = 0{,}5$: comparación de $\pm m$ con la portadora, compuertas superiores y tensión normalizada en la carga, con dos pulsos por período T_s.

3 Modulación PWM unipolar

En PWM unipolar [2, 3] las dos piernas se comparan con la misma portadora triangular $c(t) \in [-1, 1]$: la pierna A con el índice de modulación $+m$ y la pierna B con $-m$. El transistor superior de cada pierna se enciende cuando su moduladora supera a la portadora (Fig. 2). Los ciclos de trabajo resultan

$$d_A = \frac{1+m}{2}, \qquad d_B = \frac{1-m}{2}, \tag{1}$$

y el promedio de la tensión en la carga, sobre un período de conmutación, es

$$\bar{v}_{ab} = (d_A - d_B)\, V_{dc} = m\, V_{dc}, \qquad -1 \le m \le 1. \tag{2}$$

La ecuación (2) es la ganancia del modulador que la Persona 1 incorpora a la planta: la salida del PR, una tensión, se divide entre V_{dc} para obtener m.

Con $m > 0$, v_{ab} alterna entre $+V_{dc}$ y 0, usando ambos estados cero. Con $m < 0$ alterna entre $-V_{dc}$ y 0. Cada transistor conmuta a f_{sw}, pero v_{ab} presenta dos pulsos por período de portadora, de modo que su componente de conmutación predominante está en $2f_{sw}$. Esta es la distinción que exige el instructivo.

Como el período de conmutación es mucho menor que la constante de tiempo L/R_{tot} (2 ms), la corriente varía linealmente dentro de cada pulso y el rizado pico a pico de la corriente en PWM unipolar es [2, 4]

$$\Delta i_{pp} = \frac{V_{dc}\,|m|\,(1-|m|)}{2\,L\,f_{sw}}, \qquad \Delta i_{pp,\max} = \frac{V_{dc}}{8\,L\,f_{sw}}, \tag{3}$$

con el máximo en $|m| = 0{,}5$.

Tabla 4: Margen de tensión y rizado máximo en los puntos de operación ($V_{dc} = 24\,\text{V}$, $f_{sw} = 20\,\text{kHz}$, $L = 20\,\text{mH}$).

R_{tot} [Ω]	I_{pk} [A]	$\lvert Z\rvert$ [Ω]	φ [°]	V_{pk} requerida [V]	m_a	$m_a \le 0{,}9$	$\Delta i_{pp,\max}$ [mA]
10	0,2	11,81	32,1	2,36	0,098	Sí	2,66
10	0,5	11,81	32,1	5,91	0,246	Sí	5,57
10	1,0	11,81	32,1	11,81	0,492	Sí	7,50
12 ($R_{ext}+25\,\%$)	0,5	13,55	27,6	6,77	0,282	Sí	6,08
12 ($R_{ext}+25\,\%$)	1,0	13,55	27,6	13,55	0,564	Sí	7,50

Tabla 5: Esfuerzos eléctricos por MOSFET a 1 A pico.

Magnitud	Valor	Criterio
Bloqueo V_{DS}	24 V	$V_{DSS} \ge 60\,\text{V}$
I_D pico	1,004 A	$I_{pk} + \Delta i_{pp}/2$
I_D pico de diseño	2,0 A	Transitorios, protección
I_{rms} de la carga	0,707 A	$I_{pk}/\sqrt{2}$
I_{rms} por MOSFET	0,50 A to 0,71 A	Típico a cota

Tabla 6: Bloques del modulador en PLECS.

Bloque	Nombre	Parámetros
Sine Wave Gen.	`m_ref`	m_a, $2\pi f_0$ rad/s
Triangular Wave Gen.	`portadora`	$[-1, 1]$, f_{sw}, 0,5
Gain	`inv_m`	-1
Relational Op. (>)	`comp_A`, `comp_B`	—
Logical Op. (NOT)	`NOT_A`, `NOT_B`	—
Pulse Delay	`dt_S1`–`dt_S4`	t_{dt}
Logical Op. (AND)	`AND_S1`–`AND_S4`	2 entradas

4 Dimensionamiento preliminar

4.1 Margen de tensión y rizado

El índice necesario para cada punto de operación es $m_a = I_{pk}|Z|/V_{dc}$, con $|Z| = \sqrt{R_{tot}^2 + (\omega_0 L)^2}$. Se exige $m_a \le 0{,}9$ para reservar margen de acción al regulador. La Tabla 4 muestra que todos los puntos, incluido el cambio de R_{ext} en $+25\,\%$, quedan holgados ($m_a \le 0{,}56$), y que el rizado máximo (7,5 mA) es más de 25 veces menor que el límite de 0,20 A. Esto indica que L o f_{sw} podrían reducirse si las pérdidas lo justifican.

4.2 Esfuerzos en los semiconductores

Cada MOSFET bloquea V_{dc} más las sobretensiones de conmutación por inductancias parásitas. Con un factor de seguridad de 2,5 se requiere $V_{DSS} \ge 60\,\text{V}$. Las corrientes son bajas para cualquier MOSFET de potencia (Tabla 5). La corriente pico de diseño de 2 A cubre los transitorios de consigna y de carga, y se adopta como umbral provisional de la protección de sobrecorriente.

4.3 Bus DC y capacitor

La potencia en la carga a 1 A pico es $R_{tot} I_{pk}^2/2 = 5\,\text{W}$, de los cuales 4 W se disipan en R_{ext}; con resistencias de 5 W el margen es insuficiente y se recomienda una de 10 W o varias en paralelo. La corriente media del bus es de 0,21 A.

La energía devuelta en cada intervalo regenerativo se obtiene integrando la potencia instantánea negativa $p = v\,i$, con $v = R_{tot}\,i + L\,\mathrm{d}i/\mathrm{d}t$:

$$E_{reg} = \int_{p<0} |v\,i|\,\mathrm{d}t = 1{,}07\,\text{mJ} \quad (1\,\text{A pico}). \tag{4}$$

Si la fuente no absorbe corriente, toda esa energía la recibe el capacitor, y la tensión del bus sube aproximadamente $\Delta V \approx E_{reg}/(C_{bus} V_{dc})$: 203 mV, 95 mV y 45 mV para 220 µF, 470 µF and 1000 µF. Se selecciona $C_{bus} = 470\,\mu\text{F}$, 50 V ($\ge 1{,}5\,V_{dc}$), electrolítico, complementado con un cerámico de 0,1 µF to 1 µF junto a cada pierna para las corrientes de alta frecuencia.

5 Modelo conmutado en PLECS

El modelo en PLECS [5] (Fig. 3) representa la fuente de laboratorio como una fuente ideal con resistencia interna y un diodo en serie que impide la circulación de corriente inversa. Así, la energía regenerada solo puede almacenarse en C_{bus}, como ocurre en el montaje real. Los interruptores son MOSFET con su diodo en antiparalelo. La corriente de carga y las tensiones v_{ab} y V_{bus} se registran con medidores. Todos los valores se toman de un único bloque de inicialización (`parametros_puente.m`), cuyos nombres de variable son comunes a todo el grupo.

El modulador reproduce la comparación unipolar con bloques elementales, para que su lógica coincida con la del periférico PWM que implementa Taller. El tiempo muerto se obtiene retrasando solo el flanco de subida de cada compuerta:

$$g_1 = x_A \wedge x_A(t - t_{dt}), \qquad g_2 = \bar{x}_A \wedge \bar{x}_A(t - t_{dt}), \tag{5}$$

donde x_A es la salida del comparador de la pierna A. El retardo se implementa con bloques *Pulse Delay*, adecuados para señales discretas. La Tabla 6 lista los bloques de control y sus parámetros.

6 Resultados de simulación

6.1 P1: estados con índice constante

Con $m = 0{,}5$ constante (Fig. 4), v_{ab} alterna entre $+V_{dc}$ y 0 a 40 kHz ($2f_{sw}$), sin pasar por $-V_{dc}$, con prome-




Figura 3: Circuito de potencia en PLECS: fuente con R_{fuente} y D_{fuente}, C_{bus}, piernas S_1–S_4 con diodos D_1–D_4, carga RL y medidores.




Figura 4: Prueba P1 ($m = 0{,}5$ constante): portadora y $\pm m$, compuertas, v_{ab}, corriente de carga y tensión de bus durante 1 ms.

dio $mV_{dc} = 12\,\text{V}$. La corriente crece como la respuesta al escalón de la carga RL: la teoría predice $i(1\,\text{ms}) = 1{,}2\,(1 - e^{-0{,}5}) = 0{,}472\,\text{A}$, y la simulación da 0,45 A. La diferencia corresponde a las pérdidas en $R_{DS(on)}$, R_{fuente} y al tiempo muerto.

6.2 P3: tiempo muerto

La Fig. 5 muestra las compuertas de la pierna A. Con la portadora cruzando $m = 0{,}5$ en 18,75 µs, g_1 se apaga en ese instante y g_2 se enciende en 19,25 µs. En el flanco opuesto, g_2 se apaga en 31,25 µs y g_1 se enciende en 31,75 µs. En ambos sentidos el intervalo con las dos compuertas apagadas es de 500 ns, y en ningún instante coinciden encendidas. El tiempo muerto se aplica también al arranque.



Figura 5: Compuertas g_1 (arriba) y g_2 (abajo) de la pierna A: tiempo muerto de 500 ns en ambos flancos.

Tabla 7: Resultados de la prueba P2 (lazo abierto) sobre cinco períodos en régimen.

I_{ref} [A]	m_a	I_1 [A]	Error [%]	Desfase [°]	V_1 [V]	$m_a V_{dc}$ [V]	Δi_{pp} sim. [mA]	Δi_{pp} teór. [mA]
0,2	0,098	0,146	−26,9	25,5	1,805	2,362	2,75	2,66
0,5	0,246	0,447	−10,6	28,8	5,320	5,905	5,23	5,57
1,0	0,492	0,944	−5,6	30,2	11,196	11,810	7,50	7,50




Figura 6: Separación del rizado de conmutación a 1 A pico: corriente y componente de baja frecuencia (arriba) y rizado resultante, 7,5 mA pico a pico (abajo).

6.3 P2: referencia senoidal en lazo abierto

Se aplicó $m(t) = m_a \sin(\omega_0 t)$ con m_a calculado para cada corriente (Tabla 4), sin regulador. Los datos exportados de PLECS se procesaron con el método del instructivo (sección 5.3.5):

- Ventana de los últimos cinco períodos completos de 50 Hz (0,10 s to 0,20 s), en régimen periódico, remuestreada uniformemente a 0,5 µs.
- Fundamental de corriente y tensión por proyección a 50 Hz. El desfase se mide entre las fundamentales de m y de i.
- Componente de baja frecuencia: armónicos hasta 2 kHz. El rizado de conmutación es la diferencia entre la corriente y esa componente, medido pico a pico en ventanas locales de 1 ms; se reporta el máximo.

La Tabla 7 resume los resultados. El rizado simulado coincide con la ecuación (3) con diferencias menores que 0,4 mA, lo que valida la relación entre f_{sw}, L y rizado en PWM unipolar (Fig. 6). En cambio, la amplitud de la fundamental queda por debajo de la referencia, y el error relativo crece al bajar la corriente.




Figura 7: Corriente a 0,2 A pico en lazo abierto frente a la referencia ideal desfasada: amplitud reducida y distorsión en los cruces por cero por el tiempo muerto.

6.4 Efecto del tiempo muerto

Según el análisis clásico del tiempo muerto [3, 2], en cada período de conmutación y en cada pierna este sustituye durante t_{dt} la tensión deseada por la que fija el diodo. Esto produce un error medio de $V_{dc} t_{dt} f_{sw}$ por pierna, con signo opuesto al de la corriente. En el puente completo el error es una onda cuadrada en fase con i, de amplitud $2V_{dc} t_{dt} f_{sw} = 0{,}48$ V, cuya fundamental vale

$$\Delta V_1 = \frac{4}{\pi} 2V_{dc} t_{dt} f_{sw} = 0{,}611\,\text{V}. \tag{6}$$

La pérdida simulada de fundamental, $m_a V_{dc} - V_1$, es de 0,557 V, 0,585 V and 0,614 V para 0,2 A, 0,5 A and 1,0 A. Es prácticamente constante y coincide con la predicción. Como es un error de tensión fijo, pesa 24 % de la tensión necesaria a 0,2 A y solo 5 % a 1 A, lo que explica la tendencia del error.

Al estar en fase con la corriente, el error actúa como una resistencia equivalente $R_{eq} = \Delta V_1 / I_1$, de 3,81 Ω, 1,31 Ω and 0,65 Ω. Con ella, el desfase predicho $\arctan[\omega_0 L/(R_{tot} + R_{eq})]$ resulta 24,5°, 29,1° and 30,5°, frente a 25,5°, 28,8° and 30,2° simulados. Esto explica la reducción del desfase respecto de los 32,1° nominales. El mismo fenómeno aplana la corriente cerca de sus cruces por cero (Fig. 7).

Dos consecuencias para el diseño: (i) en lazo abierto no se cumple el criterio del 10 % a 0,2 A ni, por poco, a 0,5 A; la corrección corresponde al regulador PR, cuya ganancia resonante elimina el error en la fundamental, y la Persona 1 debe considerar esta perturbación al sintonizarlo; (ii) el error es proporcional a $t_{dt} f_{sw}$, por lo




Figura 8: Tensión en la carga y tensión de bus a 1 A pico: cambio de polaridad unipolar y elevación del bus por la energía regenerada.

que el tiempo muerto debe ser el mínimo seguro según las hojas de datos y no un valor holgado.

6.5 P4: tensión de bus

La Fig. 8 muestra v_{ab} y V_{bus} a 1 A pico durante un ciclo. Los pulsos cambian de polaridad en cada semiciclo, como corresponde al patrón unipolar. El bus sube hasta 24,087 V en los dos intervalos regenerativos de cada ciclo, entre el cruce por cero de la tensión y el de la corriente. Es una elevación de 87 mV, frente a 95 mV estimados en la Sección 4.3, lo que confirma el dimensionamiento de C_{bus}. En los intervalos de entrega el bus baja hasta 23,953 V por la caída en R_{fuente}.

7 Conclusiones parciales y trabajo pendiente

- El modelo conmutado reproduce el patrón unipolar, la componente de conmutación a $2f_{sw}$, el tiempo muerto configurado y el rizado previsto. Es la base para el archivo integrado del grupo.
- Con $V_{dc} = 24$ V todos los puntos de operación tienen margen ($m_a \leq 0{,}56$), y el rizado es muy inferior al límite.
- El tiempo muerto introduce un error de tensión fundamental de unos 0,6 V, dominante a baja corriente. Se comunica a la Persona 1 junto con R_{eq} para el diseño del PR.
- $C_{bus} = 470\,\mu$F limita la elevación del bus por regeneración a menos de 0,1 V.

Pendiente: selección de MOSFET y drivers con sus hojas de datos; cálculo del tiempo muerto mínimo; alimentación y referencias del accionamiento; pérdidas y cierre de f_{sw}; diseño de protecciones y desconexión; comprobación de compuertas con el bus desenergizado. Todos los valores marcados con † se actualizarán con los parámetros definitivos.

Referencias

[1] J. González-Gómez, Y. Arias-Esquivel y R. Coto Calderón, *Proyecto 4: Control de corriente en un inversor monofásico mediante un regulador PR discreto sobre MicroBlaze V*, Instructivo, EL3313/EL4201, TEC, II Semestre 2026.

[2] N. Mohan, T. M. Undeland y W. P. Robbins, *Power Electronics: Converters, Applications, and Design*, 3.ª ed. Hoboken, NJ: Wiley, 2003.

[3] D. G. Holmes y T. A. Lipo, *Pulse Width Modulation for Power Converters: Principles and Practice*. Piscataway, NJ: IEEE Press/Wiley, 2003.

[4] R. W. Erickson y D. Maksimović, *Fundamentals of Power Electronics*, 2.ª ed. Norwell, MA: Kluwer, 2001.

[5] Plexim GmbH, *PLECS User Manual*. Zúrich: Plexim.