Sistema de Medición e Instrumentación de Corriente para Inversor Monofásico en Puente H

Entregable del Sistema de Instrumentación (Persona 3)

Escuela de Ingeniería Electrónica, Tecnológico de Costa Rica (TEC)

***Resumen*—En este documento se presenta el diseño, acondicionamiento, instrumentación y simulación del sistema de medición de corriente para un inversor monofásico en puente H operando con modulación PWM unipolar a 20 kHz. Dado que los nodos de salida conmutan a alta frecuencia respecto a la referencia común, se selecciona el sensor de efecto Hall aislado ACS712-05B. Se implementa una etapa de adecuación analógica con un amplificador operacional MCP6002 para escalar y desplazar la señal al rango unipolar de 0 a 1 V exigido por el XADC de la tarjeta FPGA Nexys 4. Se fija una tensión de offset de 0,500 V mediante una referencia LM4040-2.5V con un divisor de precisión ($R_a = 8,0$ kΩ, $R_b = 2,0$ kΩ), obteniendo un código digital de reposo exacto de 2048. Adicionalmente, se diseña un filtro activo Sallen-Key de segundo orden ($R = 6,8$ kΩ, $C_1 = 10$ nF, $C_2 = 4,7$ nF) con una frecuencia de corte $f_c \approx 3,41$ kHz y $Q = 0,728$. Se valida la dinámica mediante simulación en PLECS, obteniendo un retardo de grupo de 63,9 μs a 50 Hz y una constante del ADC de 1,319 mA/código. Finalmente, se dimensiona la carga RL nominal (10 Ω, 20 mH) analizando la disipación térmica y la respuesta ante escalones de impedancia.**

***Index Terms*—Acondicionamiento analógico, ACS712-05B, MCP6002, LM4040, filtro Sallen-Key, inversor en puente H, XADC Nexys 4, regulador PR, PLECS.**

I. Introducción y Requisitos

El control adecuado de la corriente en inversores de potencia requiere una realimentación precisa y con buena respuesta dinámica. Según las especificaciones del sistema, el convertidor opera con una tensión de bus DC de 24 V, una frecuencia de conmutación de 20 kHz por transistor (produciendo un rizado de tensión diferencial a $2f_{sw} = 40$ kHz) y una carga RL nominal ($R_{tot} = 10\ \Omega$, $L = 20$ mH). El objetivo del control es el seguimiento de referencias sinusoidales a 50 Hz con amplitudes pico de 0,2, 0,5 y 1,0 A.

La arquitectura de adquisición debe garantizar compatibilidad eléctrica con la plataforma FPGA Nexys 4 y permitir acciones de protección ante sobrecorrientes. En la Tabla I se resumen los parámetros requeridos.

Cuadro I
Parámetros y Requisitos de la Etapa de Medición

Parámetro	Especificación	Origen / Restricción
Rango de medición	$\pm 2,0$ A lineal	Protección SW $\pm 1,5$ A
Aislamiento eléctr.	Galvánico alto	Nodos a y b a 24 V
Rango dinámico ADC	0 a 1,0 V unipolar	XADC Nexys 4 (JXADC)
Frecuencia PWM	40 kHz ($2f_{sw}$)	Tensión dif. unipolar
Frecuencia de corte	$f_c \approx 3,41$ kHz	Filtro anti-alias
Resolución req.	< 5 mA/código	Sensib. a 0,2 A pico
Muestreo control	$T_s = 50\ \mu$s (20 kHz)	Sincronizado al lazo

II. Selección del Transductor

El uso de resistencias *shunt* conectadas directamente a la carga se descarta debido a que los nodos de salida alternan rápidamente entre 0 V y $+V_{dc}$ (24 V) a 20 kHz, lo que pondría en riesgo las entradas no aisladas de la tarjeta FPGA.

Se evaluaron dos tecnologías de efecto Hall (Tabla II), seleccionando el sensor integrado ACS712-05B. Este dispositivo ofrece aislamiento galvánico de 2,1 kV RMS, baja resistencia interna en el primario (1,2 mΩ) para minimizar pérdidas, y una salida ratiométrica descrita por:

$$V_s = \frac{V_{cc}}{2} + 0,185 \cdot i \tag{1}$$

donde $V_{cc} = 5$ V e i es la corriente medida. Para $i = 0$ A, la tensión de reposo es de 2,5 V con una sensibilidad nominal de 185 mV/A.

Cuadro II
Comparativa de Sensores de Corriente Hall

Criterio	ACS712-05B	LA 25-P
Rango nominal	± 5 A (opt. ± 2 A)	25 A nominal
Sensibilidad	185 mV/A	Corriente (1 : 1000)
Alimentación	5 V simple	± 12 V a ± 15 V dual
Uso a 1 A pico	20 % fondo escala	4 % fondo escala
Montaje	SMD integrado	PCB voluminoso

III. Cadena de Acondicionamiento Analógico

La salida del sensor oscila entre 2,13 V (a -2 A) y 2,87 V (a $+2$ A). Para adaptar este rango al XADC de la Nexys 4 (0 a $1,0$ V, centrado en 0,5 V), se diseñó un circuito restador utilizando un amplificador operacional CMOS Rail-to-Rail MCP6002 alimentado a 5 V.

III-A. Generación de Referencias de Precisión

Para evitar que las fluctuaciones de la fuente de 5 V afecten la medición, se implementaron dos redes de referencia independientes:

1. Referencia de Reposo del Sensor ($2,5$ V): Se genera mediante un divisor resistivo 10 kΩ/10 kΩ seguido de un buffer con un operacional del MCP6002, asegurando que cualquier variación en la alimentación afecte por igual al sensor y a su referencia.
2. Referencia de Offset del ADC ($0,500$ V): Se utiliza un diodo de referencia de precisión LM4040-2.5 V junto con un divisor de tensión compuesto por una

resistencia $R_a = 8,0$ kΩ ($6,8$ kΩ $+ 1,2$ kΩ en serie) y $R_b = 2,0$ kΩ:

$$V_{ref} = 2,500 \text{ V} \cdot \frac{2,0 \text{ k}\Omega}{8,0 \text{ k}\Omega + 2,0 \text{ k}\Omega} = 0,500 \text{ V} \quad (2)$$

Esta tensión fija el nivel correspondiente a cero amperios en el centro exacto del rango del ADC.

III-B. Etapa Restadora Diferencial

El primer operacional del MCP6002 se configura como amplificador diferencial utilizando cuatro resistencias de 10 kΩ al 0,1 %. La salida V_{out1} se expresa como:

$$V_{out1} = V_{ref} + (V_s - V_{cc}/2) = 0,500 + 0,185 \cdot i \quad (3)$$

El XADC de la FPGA Nexys 4 cuenta con una resolución de 12 bits (4096 niveles) para un rango de 0 a 1,0 V (1 LSB ≈ $244,14$ μV). Con una tensión de offset de $0,500$ V, el código digital en reposo ($i = 0$ A) es:

$$N_{ADC}(0 \text{ A}) = \text{round}\left(\frac{0,500 \text{ V}}{1,0 \text{ V}} \cdot 4096\right) = 2048 \text{ códigos} \quad (4)$$

En la Tabla III se detalla el mapeo exacto de la señal.

Cuadro III
MAPEO DE CORRIENTE A TENSIÓN Y CÓDIGO XADC

Corriente (i)	Salida (V_{out1})	Código Digital (12 bits)
$-2,0$ A	0,130 V	532
$0,0$ A (Reposo)	0,500 V	2048
$+1,5$ A (Umbral SW)	0,7775 V	3185
$+2,0$ A	0,870 V	3564

III-C. Filtro Activo Anti-Alias

Para atenuar las armónicas de conmutación antes del muestreo, el segundo operacional del MCP6002 se configura como un filtro Sallen-Key de 2.º orden con valores comerciales E12/E24: $R_1 = R_2 = 6,8$ kΩ, $C_1 = 10$ nF y $C_2 = 4,7$ nF. La frecuencia de corte y el factor de calidad resultan en:

$$f_c = \frac{1}{2\pi R\sqrt{C_1 C_2}} \approx 3,41 \text{ kHz} \quad (5)$$

$$Q = 0,5 \cdot \sqrt{\frac{C_1}{C_2}} = 0,728 \approx 0,707 \quad (6)$$

IV. INTERFAZ CON LA TARJETA NEXYS 4 Y PROTECCIÓN

Las entradas analógicas del XADC en la tarjeta Nexys 4 (conectores JXADC, pines `AD0P` - Pin 1 y `AD0N` - Pin 7) son sensibles a sobretensiones. Para proteger la FPGA, la salida del filtro se acopla mediante una resistencia limitadora de 1 kΩ y un diodo Schottky dual de protección BAT54S conectado a los rieles de 1,0 V y tierra.

La reconstrucción digital de la corriente medida $i[k]$ a partir del código del ADC en el firmware de la FPGA se realiza mediante:

$$i[k] = (N_{ADC}[k] - 2048) \cdot 1,319 \times 10^{-3} \text{ [A]} \quad (7)$$

V. SIMULACIÓN Y VALIDACIÓN EN PLECS

Para validar el comportamiento dinámico y estacionario de la instrumentación, se implementó el circuito de adquisición exclusivamente en PLECS.

V-A. Esquema de Simulación en PLECS

En la Fig. 1 se muestra el diagrama esquemático del circuito en PLECS, el cual integra la fuente AC, la carga RL, el sensor de corriente ($K = 0,185$), los bloques de offset y la función de transferencia del filtro Sallen-Key con $N(s) = [4,60 \times 10^8]$ y $D(s) = [1 \quad 29461 \quad 4,60 \times 10^8]$.




Figura 1. Diagrama esquemático de simulación del acondicionador de corriente implementado en PLECS.

V-B. Resultados de Respuesta en Frecuencia y Transitoria

En la Fig. 2 se presentan las curvas de respuesta en frecuencia (Bode), magnitud, fase y retardo de grupo obtenidas de la simulación del modelo del filtro Sallen-Key ($f_c = 3,41$ kHz, $Q = 0,728$).




Figura 2. Respuesta en frecuencia (diagrama de Bode) y retardo de grupo ($\tau_g = 63,9$ μs) obtenidos en simulación PLECS.

La simulación frecuencial confirmó un retardo de grupo constante de $63,9$ μs a 50 Hz, parámetro transferido a la Persona 1 para la sintonización del lazo de control PR.

Por otro lado, en la Fig. 3 se observa la respuesta temporal de la salida acondicionada V_{out1} para los tres casos de amplitud de corriente demandados ($0,2$ A, $0,5$ A y $1,0$ A pico a 50 Hz). Las señales oscilan limpiamente alrededor del offset de $0,500$ V (código 2048) sin saturar el rango unipolar del XADC de la tarjeta FPGA Nexys 4.




Figura 3. Simulación temporal de la tensión acondicionada V_{out1} para amplitudes de 0,2 A, 0,5 A y 1,0 A pico a 50 Hz y su mapeo al XADC (12-bit).

VI. Dimensionamiento Físico de la Carga RL

Para la validación del inversor, se especifica una carga nominal compuesta por una inductancia $L = 20$ mH y una resistencia total $R_{tot} = 10\ \Omega$.

VI-A. *Especificaciones Térmicas y Potencia*

Considerando una corriente de operación máxima de $1,0$ A pico ($I_{rms} = 0,707$ A), la potencia disipada en la componente resistiva es:

$$P_{dis} = I_{rms}^2 \cdot R_{tot} = (0,707\ \text{A})^2 \cdot 10\ \Omega \approx 3,65\ \text{W} \qquad (8)$$

Dado que la bobina posee una resistencia parásita en el devanado de cobre ($R_{dev} \approx 1,5\ \Omega$ a $2,0\ \Omega$), la resistencia externa a conectar es $R_{ext} = R_{tot} - R_{dev} \approx 8,2\ \Omega$. Para asegurar un margen térmico adecuado y evitar deriva por temperatura durante pruebas prolongadas, se seleccionan resistores cerámicos de potencia con capacidad de disipación de 10 W.

VI-B. *Ensayo de Perturbación de Carga (+25 %)*

Para evaluar la robustez del lazo de control, se solicita verificar el comportamiento ante un incremento del 25 % en la resistencia de carga (R_{tot} pasa de $10\ \Omega$ a $12,5\ \Omega$). Con la corriente regulada a $0,5$ A pico ($I_{rms} = 0,3535$ A):

- Potencia en $R_{tot} = 10\ \Omega$: $P = (0,3535)^2 \cdot 10 = 1,25$ W.
- Potencia en $R_{tot} = 12,5\ \Omega$: $P = (0,3535)^2 \cdot 12,5 = 1,56$ W.

Este incremento en la demanda de tensión es absorbido por el regulador PR sin saturar el índice de modulación del PWM.

VII. Parámetros Entregados al Grupo

En la Tabla IV se compilan los datos consolidados del sistema de instrumentación para su integración con el resto del equipo.

Cuadro IV
Parámetros para Integración del Sistema

Variable	Valor Nominal	Destinatario
Ganancia global (G_s)	$0,185$ V/A	Persona 1 (Modelo)
Constante K_{ADC}	$1,319$ mA/cód.	Persona 1 (Firmware PR)
Offset nom. (ADC_{OFF})	2048 cód. ($0,500$ V)	Persona 1 (Firmware PR)
Rango lineal útil	$\pm 2,0$ A (Sat. $\pm 2,7$ A)	Persona 2 (Protecciones)
Modelo del filtro	$f_c = 3,41$ kHz, $Q = 0,73$	Persona 1 (PLECS)
Retardo filtro (τ_g)	$63,9$ μs	Persona 1 (Estabilidad)
Periodo muestreo (T_s)	50 μs (20 kHz)	Integración grupo
Op-Amp seleccionado	MCP6002 (Rail-to-Rail)	Montaje físico
Resistor de carga	$10\ \Omega$ (10 W cerámico)	Montaje físico

VIII. Protocolo de Calibración Física

Previo a la energización de la etapa de potencia, se sugiere seguir el siguiente procedimiento de calibración en banco:

1. Verificación de Offset: Con la carga desconectada ($i = 0$ A), medir el código del XADC y ajustar la constante ADC_{OFF} en el software hasta igualar el valor nominal de 2048.
2. Calibración de Ganancia: Aplicar corrientes DC conocidas en the rango de $-2,0$ A a $+2,0$ A y determinar la pendiente K_{ADC} mediante regresión lineal.
3. Prueba de Rizado: Operando a 1 A pico, medir el rizado de alta frecuencia con acoplamiento AC en el osciloscopio para verificar concordancia con las simulaciones.

IX. Conclusiones

Se completó el diseño analógico, instrumentación y caracterización de la etapa de medición de corriente para el inversor monofásico. La tensión de offset se fijó con precisión en 0,500 V mediante la referencia de precisión LM4040-2.5V y el divisor resistivo ($8,0$ kΩ/$2,0$ kΩ), estableciendo un código digital de reposo exacto de 2048 en el XADC de la FPGA Nexys 4.

El filtro Sallen-Key de segundo orden ($R = 6,8$ kΩ, $C_1 = 10$ nF, $C_2 = 4,7$ nF) alcanza una frecuencia de corte de 3,41 kHz con una atenuación superior a 42 dB frente a los armónicos de conmutación a 40 kHz. La simulación en PLECS confirmó un retardo de grupo de $63,9$ μs a 50 Hz, parámetro transferido exitosamente a la Persona 1 para la sintonización del lazo de control PR.

Finalmente, la carga RL fue dimensionada nominalmente a $10\ \Omega$ y 20 mH utilizando resistores cerámicos de 10 W, garantizando estabilidad térmica y robustez ante perturbaciones de impedancia. El sistema se encuentra totalmente verificado y listo para su montaje e integración experimental.

Referencias

[1] J. González-Gómez, Y. Arias-Esquivel, y R. Coto Calderón, *Instructivo Proyecto 4: Control de corriente en un inversor monofásico mediante un regulador PR discreto*, TEC, II Semestre 2026.

[2] Allegro MicroSystems, *ACS712 Fully Integrated, Hall Effect-Based Linear Current Sensor IC*, Datasheet ACS712-DS, Rev. 15.
[3] Digilent Inc., *Nexys 4 FPGA Board Reference Manual*, Doc. 508-265, 2016.
[4] Microchip Technology Inc., *MCP6001/1R/1U/2/4 1 MHz, Low-Power Op Amp*, Datasheet DS21733J, 2009.
[5] Texas Instruments, *LM4040 Precision Micropower Shunt Voltage Reference*, Datasheet SLOS456N, 2017.
[6] N. Mohan, T. M. Undeland, y W. P. Robbins, *Power Electronics: Converters, Applications, and Design*, 3rd ed. Wiley, 2003.