

计算机组成原理

1. 哈佛结构使取指令和数据可以并行操作？✓

2. 关于指令操作码字段的说法不正确的是：B

- A. 操作码部分表示指令的操作特性与功能。
- B. 某些特殊指令可以没有操作码字段。
- C. 指令系统中的每一条指令都有唯一操作码。
- D. 指令系统越大需要操作码字段位数越多。


3.

3. 主观题 (10分)

数据通路如下图所示，控制信号G控制的门电路相当于两根总线之间的桥，小圆圈表示控制信号，下标表示输入控制信号，下标o表示输出控制信号；没有标注的线为直通线，不受控制；则：

① 加法指令“ADD R0, (R2)”中的R0为寄存器寻址，(R2)为寄存器间接寻址，指令执行结果存入R0，写出其指令周期执行过程？写明每一步完成的操作、需要的微操作控制信号序列。（用文字描述）

② 分析图中互斥的微命令有哪几组？3



① 操作

PC → AR

信号

PCo, G, ARi

M → DR

R/W = R

DR → IR

DRo, G, IRi

R0 → X

R2 → AR

M → DR

(PA) → Y

X + Y → R0

4. DMA 发送和接收都与 CPU 无关。✗

5. 外总线接口的编址方式中，通过地址范围区分访问指令还是访问外设指令的是：统一编址方式

需要设计常用输入输出指令的是：独立编址方式。

6. RISC 计算机系统中，正确的是：C

- A. CPU 配有大量通用寄存器
- B. 一定是流水 CPU
- C. 指令增长，寻址方式少。
- D. 有限的简单指令系统。

7. 计算机性能指标中, MIPS指: **平均每秒执行多少百万条定点指令数。**

8. 模型机字长16位, 主存1M字, 指令寄存器有60种操作, 操作码长度固定, 有立即寄存器, 直接, 间接, 4种寻址方式。
2018

格式为:

OP	M	A
----	---	---

, OP为操作码字段, M为寻址方式字段, A为偏移地址字段, 则:

OP 字段最少 **6** 位。

M 字段最少 **2** 位。

A 字段最少 **14** 位。

直接寻址的最大范围由小到大为:

一次寻址的寻址范围由小到大为:

9. 某CPU控制器用微程序方式实现, 则该机构执行程序中指令就是执行一段存放在 **程序存储器** 中的由 **微指令** 构成的 **微程序**。

微指令 是由一组 **微命令** 组成, 每个 **微命令** 对应一个 **微操作** (微寄存器, 微指令, 微命令, 微操作, 微命令)。

程序指令字长

10. CPI表示执行一条指令所需的平均时钟周期数。✓

11. CPU取出一条指令并执行所用的时间间隔称为: **D**

A. 机器周期

B. 时钟周期

C. CPU周期

D. 指令周期

12. 定点小数-0.1的8位机器数表示法中错误不是: **D**

A. [-0.1]原码 = 11000000

B. [-0.1]反码 = 10111111

C. [-0.1]补码 = 11000000

D. [-0.1]移码 = 00111111

→
0.100110
011010 010011
1.100110 110011

13. 计算机外部设备是(单选) **ABCD**

- A. 打印机
- B. 扫描仪
- C. 触摸屏
- D. 复印机

14. 对数据 1011011 添加奇校验(假设校验位在最高位), 正确的说法为: **B**

- A. 校验码为 0
- B. 校验码为 01011011
- C. 校验码为 11011011
- D. 校验码为 1

15. CPU 执行一段程序时, cache 完成存取次数为 480 次, 主存完成存取次数为 20 次。已知 cache 存储周期为 20ns, 主存存储周期为 200ns, 则 cache/主存系统的命中率为: **96%** 平均访问时间为: **27.2ns**

$$0.96 \times 20ns + 0.04 \times 200ns = 19.2 + 8 = 27.2$$

16. 某系统内存容量为 1GB, 使用 256MB 的存储芯片构成, 则 **BD**

- A. 需 8 片, 四片一组位扩展
- B. ~4 片, 2 片一组位扩展
- C. ~4 片, 2 片一组字位扩展
- D. ~4 片 进行字扩展

$$\begin{array}{r} 0101010 \\ 1010110 \end{array}$$

$$\begin{array}{r} 01101100 \\ + 11010110 \\ \hline 101000010 \end{array}$$

17. 字长为 8 位定点整数, x 和 y 的真值为 $x = +1101100$, $y = -101010$, 则: $x_{补} = 01101100$ $y_{补} = 11010110$

$$(x+y)_{补} = 01000010 \quad (x-y)_{补} = 10010110$$

$$(x-y)_{原} = 11001011$$

18. 响应中断过程中, 保存断点, 实现功能, 等待中断处理结束后正确返回原程序: **✓**

19. 流水线技术可以加快指令的执行时间: **✗**

20. 某机的主存容量为16kB, CACHE共有32块,每块大小为16B. 与主存之间采用直接映射存储结构按字节编址。

(1) Cache容量大小为多少?

(2) 写出主存的地址格式和CACHE的地址格式。

(3) 访问十进制主存地址为3580的主存单元时,应在CACHE中哪一块查找?

$$\text{主存 } 64\text{kB} = 2^{16}\text{B}$$

$$\text{CACHE} = 2^5 \text{ 块}$$


$$\text{块: } 16\text{B} = 2^4\text{B}$$

(1) 大小为 512B

(2) CACHE



(3) ~~25~~ 30



21. 主加和外设使用中断传递方式需要满足的条件有(多选): A B D

A. 外设接口发出中断请求且未被屏蔽。

B. 该外设中断的优先级当前最高。

C. CPU当前没有正在执行中断处理程序。

D. CPU处于允许中断状态。

22. 寄存器R7存储的数为200,主存地址为200的存储单元中存放的数为300,若寻址操作后的操作数为200,可以使用 寄存器 直接 寻址方式。

寻址方式; 若寻址操作后的数为300,可以使用 寄存器间接 直接 寻址方式。

23. 下列总线标准中不是系统总线的是: A

A. USB

B. PCI

C. EISA

D. PCI-E

24. 寄存器PC是CPU内部通用寄存器之一。 ✓

25. 简述主机和外设的数据传送方式及其特点。

26. 下列替换策略中,局部性体现最好的是: **D**

A. RAND


B. LRU **近期最少用**

C. LFU **(最不用)**

D. FIFO

27. 浮点数加减运算,若尾数相加或相减结果溢出,需: **溢出处理**

IEEE 32位浮点格式如下:



$$0.75 \times 2^4 = 12$$

$$0.5 + 1.25 = 1.75$$

$$1.75 \times 2^4$$

采用 $E = e + 127$, M 隐藏小数点前高位 1。

用该格式表示十进制数为 $01E00000$, 则浮点数的符号位为: **1**, 是 **正** 数, $e = **4**$, 对应的指数为: **127**


$$A B C D E \quad 1000001110$$

$$10 \quad 11 \quad 12 \quad 13 \quad 14 \quad 15 \quad 16 \quad 17 \quad 18 \quad 19$$

28. 存储容量为 $8K \times 16$ 位, 用 $2K \times 4$ 位的 SRAM 芯片构成, 则该存储器的数据寄存器有 **16** 位, 地址寄存器有 **13** 位, 需要 **16** 片 SRAM 芯片扩展, 地址扩展需要 **4** 片, 容量扩展需要 **4** 组, 1234H 属于第 **3** 组。

29. 中断源分类及分类依据:

判断 A, B, C, D 中断优先级:



$$C > A > D > B$$

$$A B C D E$$

$$10 \quad 11 \quad 12 \quad 13 \quad 14 \quad 15$$

21

③ 5

$$0 - 11111111$$

$$0 - 11111111$$

$$(100 + 1) \rightarrow (100 + 1 + \dots)$$

①

②

$$7FF - 1$$

$$7FF + 7FF - 1$$

$$EFF - 1$$

执行一条指令的周期数。

20. 两个单核 CPU A 的时钟频率为 2.0 GHz, CPU B 的时钟频率为 1.5 GHz, A 的 CPI 是 B 的 2 倍, 已知 A 执行某程序需 0.5s, B 执行该程序花的时间为: D.

A. 0.3s.

B. 1s

C. 0.75s.

D. 0.1s.

$$t_c = \frac{CPI}{f}$$

	A	B
CPI	2	1
f	4	3.
0.	3	2.

21. CPU 验证程序自动连续执行的寄存器为: D.

A. AR

B. IR

C. DR

D. PC

22. 关于总线, 下列说法正确不是: (各) ~~A, B, C~~ A, C, D

A. 是构成计算机系统的基本互连机构.

B. 是 CPU 总线接口之一.

C. 在专用资源的基础上工作.

D. 各个功能部件数据信息通过它来传递.

23. 关于 CPU, 错误: A

A. 控制用户操作.

B. 控制总线指令功能.

C. 控制程序执行.

D. 完成数据加工处理.

24. 寄存器间转移速度很快, 因数据在寄存器中: X.

25. 串并在表语中, 哪种结构没有实现过: B

A. SIMD

B. MIMD

C. MISD

D. SISD

26. 定点数乘, 错误: D.

A. 乘积位数是乘数位数.

B. 阵列乘速度快.

C. 可以使用软件编程实现.

D. R 能原码乘.

37. 某 CPU 数据引脚 12 根, 地址引脚 12 根, 正确: A

A. 寻址范围 $4G$.

B. 以上都错

C. 两引脚数必须一致.

D. P 能寄存数据.

38. 国产 CPU 芯片为: 1. 龙芯 龙芯
2. 鲲鹏

39. 局部性原理: 错误: A

A. 指令局部性, 数据元.

B. 循环和数组都体现局部性.

C. 有时间 ~ 和空间 ~.

D. CACHE - 主存层次基于局部性.

40. 双符号位溢出补码, 符号位相异说明溢出 ✓

41. 8 位定点机整数表示范围为: $-128 \sim 127$. ✓?

42. 内存器件由非易失性存储器构成. ✓

43. 存储层次, 正确: (多).

A-D. ?

A. CACHE 和主存都因中器件存储.

B. CACHE - 主存层次目的是为了提 CPU 访问速度

C. 各个存储层次 CPU 均可直接访问.

D. 主存 - 辅存层次目的是增大容量.



44. 内存器件数据读写方式为 随机 和 只读.

SRAM 是随机读写存储器, DRAM 是 随机, EPROM 是: 只读

95. 指令地址码字段说法, 正确: **D**

- A. 指令所需数据都要有地址码.
- B. 地址码指“操作数”的地址.
- C. 变址指令中不需操作数.
- D. R/R指令中不需指令.

64字 4字/组 128字



$$\frac{64}{4} = 16$$

$$12 + 7 = 19$$

字长32位, 主存4M, 19种 6种地址

8位 3位 2位

$$0 - 2^3 - 1$$

$$0 - 2^{32} - 1$$

$$-2^{31} - 2^{31} - 1$$

32块 512B 4路组相联

6230 5208 9004 4345 975

字节编址 2¹⁴

Cache 容:

32 x 512

14

32/4 > 8 3位组号 2位

3580 4 9 2000

512 x 48位

25 x 6位

1 11 113 14 15 ABCDEF



10 512 bit

3580

2"

421 1111 1111
7 F F

0-7FFF

8000 -

7000 1011 0001 1111 X

8000 D

48

2

4 9位

机器数 字长 16 位, 含一位符号位

(1) 无符号数: $0 - 2^{16} - 1$

(2) 原码表示的定点小数: $-(1 - 2^{-15}) \sim 1 - 2^{-15}$

$-1 \sim 1 - 2^{-15}$

$-2^{15} - 2^{15} - 1$

$-(2^{15} - 1) - 2^{15} - 1$



16 位 6 位阶码 10 位尾数

正数:

$$0 - (1 - 2^{-10}) \times 2^{25}$$

$$2^{-10} \times 2^{25}$$

32 个 32 位寄存器, 64 种操作



30 条指令

1 指令 = 4 字节

一条乘指令用

长度 32

$$(80 \times 3 + 1) \times 32 / 8$$

9 x 48 位

4

2

附解: CPI:

MIPS:

MFLOPS:

中央处理器

机器指令

$2^{19} \times 2^4$

$\frac{42}{111}$

7 F F F F
+ 6 0 0 0 0

13 F F F F


A B C D
10 11 12 13

2220 1354

全相联

⑦x


块



主存



块



$$j \% 4 = 1$$

