

Cédric DUMONDELLE

E3

Lucas FILLON

Xavier MARINO

Pierre OLIVIER



Projet avancé SE

Bordeaux INP
ENSEIRB
MATMECA

Table des matières

0	Introduction	3
0.1	Contexte	3
0.2	Problématique	5
1	Présentation du cas d'étude	6
1.1	Introduction	6
1.2	Fonctionnement des différents blocs	7
2	Implémentation depuis le SystemC	10
2.1	Flot de compilation	10
2.2	Modélisation en SystemC et simulations	11
2.3	Implémentation sur FPGA et validation	13
3	Résultats	15
3.1	Comparaison des sorties	15
3.2	Ressources utilisées	16
4	Conclusion	17

0 Introduction

0.1 Contexte

De nos jours, nous disposons de différents moyens de conception, tous proposant des avantages et des inconvénients. Certains sont plus simples à mettre en œuvre, d'autres sont plus complexes mais sont généralement la solution la plus efficace. Il faut toujours mesurer le besoin d'un projet pour choisir correctement la voie de développement à privilégier. On peut globalement résumer les différents moyens de conception en quatre grandes familles, respectivement ordonnées de la plus souple à la plus rigide, de la plus généraliste à la plus spécifique : CPU, GPU, FPGA, ASIC. Cependant ces quatre familles peuvent être réunies en deux grandes familles : les solutions *software* (CPU, GPU) et les solutions *hardware* (FPGA, ASIC). Dans un projet, il existe de nombreuses contraintes, qu'elles soient temporelles, financières, juridiques, humaines, etc. Ces contraintes ne sont pas négligeables, d'autant plus à échelle industrielle ou gouvernementale où la taille des projets et les moyens investis peuvent être considérables, par conséquent il est important de bien juger de la direction à prendre dans le projet pour éviter un gaspillage de ressources.

Les solutions *software* permettent un développement rapide, souple, peu coûteux et adaptable à de nombreuses situations cependant elles peuvent être insuffisamment efficace dans certains cas. En effet certains systèmes demanderont une réactivité bien plus grande, une consommation énergétique bien plus faible voir une consommation matérielle limitée. Pour répondre à ces contraintes l'utilisation des solutions dites *hardware* est préférable. Les FPGA et les ASIC permettent l'implémentation *hardware* de fonctions logiques spécifiques, ainsi leurs performances seront sensiblement meilleures pour la plupart des projets. En effet les solutions *hardware* permettent généralement de diminuer le coût énergétique du projet en n'implémentant que les fonctions dont on a besoin, et pour la même raison, d'augmenter l'efficacité du système pour une tâche donnée, elles permettent même de réduire le coût silicium dans le cadre de l'ASIC. Cependant l'implémentation *hardware* fige l'utilisation de ces solutions à un seul et unique usage et ces solutions sont souvent coûteuses en termes de temps et de frais de développement.

La technologie FPGA pour *Field Programmable Gate Array* consiste en un large réseau de portes logiques, de petites mémoires appelées LUT, de bascules, qui peuvent être connectées entre elles, comme on le souhaite, afin de réaliser des fonctions logiques plus ou moins complexe. La technologie FPGA est donc avantageuse car un FPGA est entièrement configurable, performant et peu coûteux lorsqu'on ne souhaite pas produire de grandes quantités. Le FPGA est plus intéressant que les solutions *software*

pour effectuer des tâches complexes particulières et plus intéressant que l'ASIC d'un point de vue temps et coûts de développement.

Pour configurer un FPGA, différents langages ont été développés permettant de décrire les fonctions logiques que l'on souhaite implémenter dans le FPGA. Celui qui nous intéresse se nomme le VHDL mais le principe est similaire avec les autres langages de la même famille tel que le Verilog. Le VHDL est donc un langage de description, c'est à dire que l'outil de synthèse câblera le FPGA comme le VHDL le décrit. Le niveau d'abstraction est très faible, ce qui signifie qu'il est nécessaire de s'assurer de la synchronisation entre les différentes étapes d'un *process*, du bon dimensionnement des données, de gérer les cas particuliers d'une opération... Ce niveau d'abstraction permet une précision chirurgicale très intéressante pour des petits systèmes mais qui peut vite devenir complexe lorsque le projet devient important. Les principaux défauts de ce langage sont les suivants :

- Il est complexe à appréhender, notamment pour des programmeurs ;
- Il est élitiste, peu de personnes le connaissent et sont à l'aise avec ce langage ;
- Il est exigeant, une erreur dans la description et la synthèse peut donner un résultat non fonctionnel difficile à corriger ;
- Une description fonctionnelle est difficile à modifier sans créer de nouvelles erreurs et sans perdre de temps.

Au début les langages HDL, *Hardware Description Language*, tel que le VHDL était la seule solution pour développer sur FPGA, mais depuis une dizaine d'années un nouveau langage est apparu : le SystemC. La taille des FPGA est devenue vraiment importante par conséquent les projets devinrent important eux aussi. Il devenu courant de parler d'implémentation sur FPGA de processeurs *softcore*, de décodeurs vidéos multi-formats, de récepteurs ethernet. Mais avec le VHDL, il devient très vite fastidieux de développer de tels projets, c'est dans ce but que le SystemC à été créé. Le principe étant de réduire le temps de développement en proposant un niveau d'abstraction plus haut que le VHDL. Ainsi il est possible de décrire du *hardware* tout en faisant abstraction de notions très bas niveau. C'est un langage basé sur le C++ donc plus simple à appréhender pour des programmeurs, des informaticiens, travaillant à haut niveau, permettant ainsi à ces derniers de travailler sur les mêmes sources que les électroniciens, ce qui rompt l'élitisme du VHDL. La nature haut niveau et orientée objet de ce langage le rend également plus flexible et plus facile à corriger. De plus les différents niveaux d'abstractions apportés par les nombreux types du SystemC permettent de simuler rapidement un concept puis de l'affiner par la suite. Évidemment on perd la maîtrise sur la synthèse et il devient difficile de savoir comment l'outil a synthétisé notre système. On perd également en contrôle sur l'optimisation, le SystemC ne permettant

pas d'être aussi précis que le VHDL mais il est possible de s'y approcher.

0.2 Problématique

Certaines différences entre le VHDL et le SystemC ont été mises en évidence dans la partie précédente mais ces différences sont spéculatives. Les portraits dressés du SystemC et du VHDL semblent montrer que ce dernier est obsolète pour les nouveaux projets qui se développent sur FPGA et que le SystemC est un outil plus approprié et plus puissant. Le but de ce projet est de confronter ces deux portraits à la réalité grâce au développement d'un projet à la fois en VHDL et en SystemC, puis d'étudier la finalité de ces deux projets.

Notre problématique sera donc la suivante : Quel sont les avantages du SystemC par rapport au VHDL dans le développement d'un système complexe ? Que permet l'utilisation du systemC par rapport au VHDL dans le cadre du développement d'un système complexe ?

Ainsi nous allons chercher à comparer les possibilités que le SystemC nous apporte par rapport au VHDL. Un projet a déjà été développé et implémenté en VHDL par monsieur Bornat. Ce projet consiste en une chaîne de traitement de signaux biologiques permettant de détecter l'activité de cellules organiques. Nous allons développer cette même chaîne de traitement grâce au SystemC mais nous allons également développer une variante de ce projet. En effet il existe deux méthodes pour calculer le seuil permettant de détecter l'activité des cellules qui seront présentées plus tard dans ce rapport.

Dans la partie suivante, l'architecture de la chaîne de traitement sera présentée en détails avec les étapes des différents processus et la répartition des tâches sous forme de blocs. L'implémentation en SystemC fera l'objet de la troisième partie en commençant par la description du flot de conception d'un projet utilisant le SystemC, puis la manière dont le projet a été décrit en SystemC et simulé afin de valider les sources, et enfin en finissant par l'implémentation sur le FPGA, les problèmes rencontrés lors de l'implémentation et la manière dont elle a été validée. Dans la quatrième partie nous interpréterons les résultats d'un point de vue technique mais également humain.

1 Présentation du cas d'étude

1.1 Introduction

Afin de mener à bien cette étude nous nous sommes basés sur les travaux de Yannick Bornat. En effet, dans le cadre de l'analyse de signaux biomédicaux, ce dernier a mis au point un module de détection d'activité de cellules biologiques, en VHDL.

Dans le cas de signaux provenant de cellules biologiques, l'activité cellulaire peut être détectée par un pic d'amplitude, celui-ci est représenté en figure 1. Cependant ce type de signaux possède une composante en bruit basse fréquence très élevée, c'est pourquoi il doit être filtré en amont. C'est ce signal filtré qui est utilisé à la détermination d'une valeur de seuil nécessaire à la détection d'activité biologique. Ce principe de fonctionnement, qui sera à la base du développement de notre module, est illustré en figure 2.




Figure 1 – Pic d'activité dans un signal biologique




Figure 2 – Principe de fonctionnement du module de détection d'activité cellulaire

1.2 Fonctionnement des différents blocs

Comme énoncé précédemment, les signaux issus de capteurs biologiques sont très fortement bruité en basse fréquence, ceci se caractérise par une forte variation de l'amplitude du signal. Cette variation d'amplitude, illustrée en figure 3 a) sur 5000 échantillons, est du même ordre, voir plus grand, que les pics attestant d'une activité cellulaire. Il convient donc de supprimer ce bruit afin de correctement détecter les pics d'activité.




Figure 3 – Évolution du signal au cours des différentes étapes de filtrage, sur 5000 échantillons

- **Suppression du bruit basse fréquence contenu dans le signal d'entrée** : c'est un filtre passe-haut à réponse impulsionnelle infinie (IIR) qui est utilisé pour s'affranchir des basses fréquences, suivant l'équation (1).

$$y_n = \frac{63}{64} (x_n - x_{n-1}) + \frac{31}{32} y_{n-1} \quad (1)$$

Le résultat issu de cette première étape de filtrage est illustré en figure 3 b), on retrouve les pics caractéristiques du signal, mais celui-ci est désormais centré sur 0. On peut, cependant, constater que ce signal est également bruité en haute fréquence. C'est pour limiter l'impact de ce bruit, qu'une valeur de seuil adaptative est utilisée afin détecter les pics.

- **Calcul de la valeur de seuil** : deux modèles différents ont été explorés lors de cette étape, l'un d'entre eux reprenant les travaux de Yannick Bornat en appliquant une boucle de correction sur le signal d'entrée filtré, tandis que l'autre méthode utilise la valeur d'écart type, de nouveau appliqué au signal filtré, (à un facteur de proportionnalité près), comme valeur de seuil.

a) Calcul du seuil par boucle de correction :




Figure 4 – Architecture du seuillage avec correcteur

Dans ce modèle dont l'architecture est représentée figure 4, le but est de fixer le seuil de façon à ce qu'uniquement 15.9% des échantillons soient supérieurs à celui-ci. Dans ce but, une boucle de contre-réaction est mise en place afin d'adapter la valeur de seuil et ainsi remplir cette condition. Dans un premier temps, l'échantillon est comparé avec la valeur de seuil actuelle. Le comparateur produira un niveau haut si celui-ci est supérieur au seuil et produira un niveau bas sinon. Le filtre passe-bas suivant sert de moyenneur. En effet, celui-ci permet de calculer la valeur moyenne des sorties du comparateur sur un certain nombre d'échantillons. En d'autres termes, il donne en sortie le pourcentage d'échantillons au-dessus de la valeur de seuil. Après soustraction de 0.159, la valeur de sortie de ce moyenneur est envoyée en entrée du correcteur composé d'un proportionnel intégrateur ce qui permet d'annuler l'erreur statique. Cette boucle de contre-réaction permet la mise à jour perpétuelle de la valeur de

seuil. Pour finir, les échantillons sont comparés à celle-ci multipliée par 10 et le résultat de cette comparaison est envoyé en sortie. Ce résultat correspond à la présence (niveau haut) ou non (niveau bas) d'un pic.

- b) Calcul du seuil par écart type :** dans cette méthode, le calcul de la valeur de seuil est assimilé au calcul de l'écart type du signal d'entrée filtré. On a donc, pour une distribution uniforme des échantillons :

$$S = \sqrt{\frac{\sum_{i=1}^N (x_i - \bar{x})^2}{N}},$$

or dans notre, comme il a été souligné plus tôt, la valeur moyenne du signal a été ramenée à 0 grâce à la première étape de filtrage, on obtient donc :

$$S = \sqrt{\frac{\sum_{i=1}^N x_i^2}{N}}.$$

Enfin, la fonction $x_n \mapsto \frac{\sum_{i=1}^N x_i}{N}$ a été réalisée à l'aide d'un filtre passe-bas à réponse impulsionnelle infinie, suivant l'équation (2). Les facteurs de ce filtre ont été dimensionnés afin de cibler le bruit en hautes fréquences du signal d'entrée filtré.

$$y_n = \frac{1}{524288} (x_n + x_{n-1}) + \frac{2047}{2048} y_{n-1} \quad (2)$$

La valeur de seuil ainsi obtenue est illustrée par la courbe rouge de la figure 3 c). Une fois la valeur de seuil déterminée, celle-ci est utilisée comme référence afin de détecter les pics présents dans le signal d'entré filtré, comme l'illustre la figure 3 d). On peut retrouver le schéma du principe de la fonction de seuillage en figure 5.




Figure 5 – Schéma de principe du calcul de l'écart type

2 Implémentation depuis le SystemC

Les schémas présentés en figures 4 et 5 permettent de se représenter le fonctionnement de la chaîne globale. La modularité du SystemC nous permet alors de concevoir une paire de fichiers, un fichier source de description ainsi qu'un *header*, pour chacun des blocs composant ces schémas. Il convient de détailler le cheminement suivi à partir de la création de ces fichiers jusqu'à leur implémentation sur la carte Nexys 4. Cette partie vient donc présenter le flot de conception/compilation lié au SystemC et sa mise en œuvre lors du projet.

2.1 Flot de compilation

L'apprentissage d'un nouveau langage de description ou de programmation passe nécessairement par la compréhension du flot de compilation qui lui est associé. Pour le SystemC, on peut découper ce flot en quatre étapes principales illustrées par la figure 6 :




Figure 6 – Flot de compilation

- **Modélisation SystemC** : dans un premier temps il convient de décrire en SystemC le système que l'on souhaite modéliser. Pour cela, on rédige des fichiers sources SystemC pour symboliser chacun des blocs décrits précédemment.

- **Synthèse et exportation IP** : une fois les fichiers SystemC écrits, on peut désormais les passer dans l'environnement *Vivado HLS* afin de les synthétiser et d'exporter un ou plusieurs blocs sous forme d'IP (*Intellectual Property*). Ces blocs IP sont des blocs logiques, avec des entrées et des sorties, qui vont être implémentés sur FPGA par la suite.
- **Génération d'un Bitsream** : un bloc IP ne pouvant être envoyé directement sur FPGA, il convient de l'intégrer dans un *top-level*, décrit en langage VHDL, pour pouvoir notamment interfacer ses entrées et sorties avec les entrées et sorties physiques de la carte Nexys 4. Pour ce faire, l'environnement *Vivado* est requis et permet de générer un *bitsream* d'extension *.bit*.
- **Implémentation sur Nexys 4** : finalement, le *bitsream* peut être envoyé sur la carte cible, dans notre cas la carte Nexys 4, via le port série de notre ordinateur. À ce stade, les fichiers décrits en SystemC sont implémentés sur FPGA.

Le flot de compilation présenté ici allie le développement *software* de sources SystemC, et l'implémentation *hardware* des blocs ainsi créés. Il s'agit là du flot de compilation suivi lors du projet et les parties 2.2 et 2.3 suivantes viennent détailler sa mise en pratique.

2.2 Modélisation en SystemC et simulations

En premier lieu, le SystemC possède de nombreux outils permettant la description de modules au même titre qu'un langage de bas niveau tel que le VHDL :

- La classe `sc_module` peut facilement être assimilé à une `entity` en VHDL, tandis que sa nature de classe lui permet d'utiliser des outils de C++ tel qu'un constructeur, `sc_ctor`.
- Les processus séquentiel et combinatoire sont quant à eux modélisés respectivement par des méthodes `sc_ctypead/sc_tthread` et `sc_method`.
- Enfin le type de donnée `sc_int` permet la modélisation des signaux logiques `std_logic`.

Cependant, le réel intérêt d'utiliser le langage SystemC afin de décrire nos sources repose sur la flexibilité apportée par l'utilisation d'un langage de haut niveau, comme par exemple l'utilisation de constructeur comme souligné pus tôt.

- **La classe `sc_fifo`** :

En effet, l'une des tâches qui demande le plus rigueur lors de la description d'un système *hard-*

ware, est la synchronisation de l'ensemble des modules. Celle-ci peut passer à travers la mise en place d'une machine d'états ou encore par la transmission de signaux de contrôle ou de validation entre chaque modules. La classe `sc_fifo` est une classe synchrone qui instancie un tableau de donné, du type souhaité. L'utilisation de FIFO de taille infinie nous a permis de décrire nos modules indépendamment les uns des autres, sans se soucier de la synchronisation et donc de l'idée d'horloge. En effet, les méthodes `read` et `write` de la classe `sc_fifo` sont bloquantes, c'est à dire que les différents modules seront automatiquement en attente en cas d'absence de données par exemple.

- **Le type *float* :**

Un autre avantage offert par l'utilisation d'un langage de haut niveau, est la possibilité de manipulé des *float*. Malgré le fort coût matériel à l'implémentation, ce type données nous permet de mettre en place des calculs bien plus simplement en comparaison avec des calculs sur virgule fixe, bien souvent nécessaire lors d'une description VHDL.

Une fois les modules décrits en SystemC, l'ensemble de la chaîne peut être instanciée à l'image d'un *top-level* en VHDL. De nombreuses simulations on été effectuées afin de valider la bon fonctionnement de la chaîne. Pour ce faire, des modules de sauvegarde de données dans des fichiers textes ont été insérés entre chaque bloc du système. Ainsi ils nous a été possible de rapidement relever des erreurs de comportement. L'architecture des différents blocs décrits en SystemC étant très similaire, à savoir notamment une *fifo sc_fifo<float>* en entrée et en sortie, l'étape de simulation s'en est trouvée facilitée.




Figure 7 – Mise en parallèle des résultats de simulation avec les résultats de Yannick Bornat

La figure 7 illustre ce bon fonctionnement, en a) on peut voir les pics détectés par le module VHDL de Yannick Bornat et en b) les pics détectés à l'aide de notre module de seuillage.

2.3 Implémentation sur FPGA et validation

Une fois les fichiers SystemC écrits et les simulations en *software* vérifiées, il convient de tester les blocs et chaînes entières en *hardware*. Pour cela, un environnement de test a été mis en place et il est illustré en figure 8.




Figure 8 – Environnement de test

On distingue ici deux parties essentielles :

- la partie *software* : elle se déroule sur un ordinateur, sous *Vivado HLS* par exemple, et permet de lancer une simulation,
- la partie *hardware* : elle représente la carte Nexys 4 reliée en USB sur le port série de l'ordinateur, elle contient également l'implémentation du bloc IP à tester.

Avant de tester les chaînes globales développées en SystemC, les blocs réalisant la racine carrée ainsi que la puissance au carré ont notamment été implémentés sur FPGA. Pour ce faire, le bloc "Générateur" permet de venir lire les données d'entrée stockées dans un fichier texte, que ce soit les valeurs extraites du signal biomédical ou bien des valeurs plus rudimentaires pour tester seulement un bloc. Après passage dans une FIFO, les données sont envoyées sur le port série et traitées sur le FPGA. Ce dernier contient l'IP que l'on souhaite tester en *hardware*, la racine carrée par exemple, et renvoie

les données sortantes vers le bloc "*Stockage données*". Ce bloc écrit alors les données calculées sur le FPGA dans un fichier texte. Comme expliqué en 2.2, les données contenues dans une FIFO doivent être consommées, c'est pourquoi le bloc "*Analyseur*" se contente de venir lire dans la FIFO, pour fermer la chaîne de test. Cet environnement de test peut ainsi s'adapter à tout bloc qui compose notre chaîne globale et dont on souhaite vérifier le bon fonctionnement.

En ce qui concerne l'échange de données entre la partie *software* et le FPGA, le module de communication utilisant l'UART et développé par Yannick Bornat a été utilisé. Cependant, les deux chaînes précédemment décrites manipulent des données de type *float*, donc sur 32 bits, tandis que l'UART ne reçoit et renvoie que des données sur 8 bits. Pour palier à cette incompatibilité, des *wrappers* ont été décrit en SystemC selon le modèle présenté en figure 9. Le *wrapper IN* reçoit les données provenant de l'UART sur 8 bits et les reforme sur 32 bits, en attendant donc quatre paquets de 8 bits, et les envoie ensuite au bloc de test, tandis que le *wrapper OUT* fait l'opération inverse et découpe la donnée en quatre paquets de 8 bits, chacun d'eux envoyé à l'UART. De plus, le bloc "*Ouverture port série*" réalise également ce découpage des données sur 8 bits en entrée et la reformation de la donnée de sortie sur 32 bits car il communique directement avec l'UART et la partie *software*. Ces deux *wrappers* ont alors été synthétisés et exportés en tant qu'IP avec le bloc à tester.



Figure 9 – UART Wrappers

Lorsque les différents blocs ont été validés un à un sur cet environnement de test, les deux chaînes ont pu successivement être implémentées sur FPGA. Leur validation est, quant à elle, passée par une comparaison entre les données traitées et celles de référence obtenues après développement en VHDL de Yannick Bornat. La principale difficulté de cette démarche d'implémentation *hardware* résidait dans l'envoi et la réception des données entre la chaîne de simulation et la carte Nexys 4. En effet, le goulot d'étranglement se trouve dans la communication avec l'UART qui attend de recevoir une donnée avant d'en transmettre une autre. Cet aspect-là est notamment dû à la manière dont nous avons écrit nos sources mais une fois cette notion appréhendée il a été possible de vérifier le fonctionnement de n'importe quels blocs.

3 Résultats

Après simulation et implémentation de l'ensemble des blocs et de la chaîne de filtrage, il est nécessaire de comparer les sorties des deux systèmes afin d'en relever les similitudes et d'en noter les différences.

3.1 Comparaison des sorties

À l'aide d'un code sous Matlab, la sortie du système simulé est comparée aux données fournies par Yannick Bornat. L'idée ici est de mettre en avant le bon fonctionnement du système en montrant l'équivalence des résultats de sortie avec ceux du système de référence. Les indices des pics détectés sont donc extraits d'un fichier texte contenant les sorties du système et comparés avec les indices contenus dans le fichier de référence. Les différences entre chaque indice source et leur référence sont enregistrées et si celles-ci dépassent les 50 échantillons, la sortie source sera considérée comme une erreur.




Figure 10 – Représentation du décalage de détection entre le système simulé et la référence

La figure 10 montre les décalages relevés sur l'ensemble des pics fournis dans le fichier source. Le système montre 65 erreurs sur les 2990 pics détectés ce qui correspond à un ratio de 98% de similitude. Enfin, comme le montre la figure 10, les pics sont détectés entre 4 et 9 échantillons d'avance par rapport au fichier de référence. Ceci s'explique par une différence de moyen de détection entre la source et le système de référence. En effet, le pic biologique étant plus large qu'un simple échantillon, l'absence du système anti-rebond dans notre simulation explique parfaitement ce décalage. Nous avons donc considéré que les deux systèmes étaient équivalents en matière de comportement.

3.2 Ressources utilisées

Après avoir validé le comportement de notre chaîne, il nous faut comparer l'utilisation des ressources matérielles à l'aide du rapport de synthèse fourni par *Vivado HLS*. Cette comparaison est faite sans utiliser d'optimisations afin de juger des performances du SystemC. Néanmoins, il va de soi que les performances d'un système écrit par des étudiants seront nettement moins bonnes que celles obtenues sur un système écrit par un utilisateur expérimenté du VHDL.

	SystemC (64 channels)	VHDL	Difference
LUT	5632	X	XXX
DSP	26	1	+2500%
FF	2789	X	XXX
RAM (512*32bits)	5	2	+150%
Development Time (hours)	35	50	-30%

TABLE 1 – Utilisation des ressources des deux systèmes

La table 1 récapitule l'utilisation des ressources fournies pour notre système par *HLS* et par Yannick Bornat pour le sien. N'ayant pas senti l'utilité de s'intéresser aux LUTs et aux bascules flip-flop, ces données ne nous ont pas été communiquées. Il y a trois points intéressants dans ce tableau :

- **Le nombre de DSP** utilisées est nettement plus élevé. Cette différence s'explique par l'utilisation de nombres flottants sur 32 bits contre des nombres à virgule fixe sur 16 bits dans le système de référence. De plus, l'utilisation d'un seul DSP dans le système de référence montre la volonté de Yannick Bornat de limiter le nombre de DSP utilisés ce qui n'a pas été notre cas.
- **Le nombre de RAM** utilisées qui découlent de l'allocation par *HLS* d'un bloc RAM pour chaque tableau présent dans notre code. Une fois de plus, cette valeur se trouve être plus élevée que celle du système de référence.
- **Le temps de développement** quant à lui est 30% inférieur dans le cadre d'un développement en SystemC par rapport à une description en VHDL.

Ces données nous montrent que l'utilisation du systemC via *HLS* pour la synthèse de systèmes permet un gain de temps non négligeable. L'optimisation des ressources est quant à elle possible en ajoutant simplement quelques directives pour la synthèse et n'a pas été traitée ici.

4 Conclusion