

Cédric DUMONDELLE

E3

Lucas FILLON

Xavier MARINO

Pierre OLIVIER



## Projet avancé SE

Bordeaux INP  
ENSEIRB  
MATMECA

# Table des matières

<b>0</b>	<b>Introduction</b>	<b>3</b>
0.1	Contexte . . . . .	3
0.2	Problématique . . . . .	3
<b>1</b>	<b>Présentation du cas d'étude</b>	<b>4</b>
1.1	Introduction . . . . .	4
1.2	Fonctionnement des différents blocs . . . . .	5
<b>2</b>	<b>Implémentation depuis le SystemC</b>	<b>8</b>
2.1	Flot de compilation . . . . .	8
2.2	Modélisation en SystemC et simulations . . . . .	9
2.3	Implémentation sur FPGA et validation . . . . .	9
<b>3</b>	<b>Résultats</b>	<b>12</b>
<b>4</b>	<b>Conclusion</b>	<b>13</b>

## 0 Introduction

### 0.1 Contexte

### 0.2 Problématique

# 1 Présentation du cas d'étude

## 1.1 Introduction

Afin de mener à bien cette étude nous nous sommes basés sur les travaux de Yannick Bornat. En effet, dans le cadre de l'analyse de signaux biomédicaux, ce dernier a mis au point un module de détection d'activité de cellules biologique, en VHDL.

Dans le cas de signaux provenant de cellules biologiques, l'activité cellulaire peut être détectée par un pic d'amplitude, celui-ci est représenté en figure XX. Cependant ce type de signaux possède une composante en bruit basse fréquence très élevée, c'est pourquoi il doit être filtré en amont. C'est ce signal filtré qui est utilisé à la détermination d'une valeur de seuil nécessaire à la détection d'activité biologique. Ce principe de fonctionnement, qui sera à la base du développement de notre module, est illustré en figure XX.




Figure 1 – Pic d'activité dans un signal biologique




Figure 2 – Principe de fonctionnement du module de détection d'activité cellulaire

## 1.2 Fonctionnement des différents blocs

Comme énoncé précédemment, les signaux issus de capteurs biologiques sont très fortement bruité en basse fréquence, ceci se caractérise par une forte variation de l'amplitude du signal. Cette variation d'amplitude, illustrée en figure XX a) sur 5000 échantillons, est du même ordre, voir plus grand, que les que les pics attestant d'une activité cellulaire. Il convient donc de supprimer ce bruit afin de correctement détecter les pics d'activité.




Figure 3 – Évolution du signal au cours des différentes étapes de filtrage, sur 5000 échantillons

- **Suppression du bruit basse fréquence contenu dans le signal d'entrée** : c'est un filtre passe-haut à réponse impulsionnelle infinie (IIR) qui est utilisé pour s'affranchir des basses fréquences, suivant l'équation (1).

$$y_n = \frac{63}{64} (x_n - x_{n-1}) + \frac{31}{32} y_{n-1} \quad (1)$$

Le résultat issu de cette première étape de filtrage est illustré en figure XX b), on retrouve les pics caractéristiques du signal, mais celui-ci est désormais centré sur 0. On peut, cependant, constater que ce signal est également bruité en haute fréquence. C'est pour limiter l'impact de ce bruit, qu'une valeur de seuil adaptative est utilisée afin détecter les pics.

- **Calcul de la valeur de seuil** : deux modèles différents ont été explorés lors de cette étape, l'un d'entre eux reprenant les travaux de Yannick Bornat en appliquant une boucle de correction sur le signal d'entrée filtré, tandis que l'autre méthode utilise la valeur d'écart type, de nouveau appliqué au signal filtré, (à un facteur de proportionnalité près), comme valeur de seuil.

a) **Calcul du seuil par boucle de correction** :




Figure 4 – toto

- b) **Calcul du seuil par écart type** : dans cette méthode, le calcul de la valeur de seuil est assimilé au calcul de l'écart type du signal d'entrée filtré. On a donc, pour une distribution uniforme des échantillons :

$$S = \sqrt{\frac{\sum_{i=1}^N (x_i - \bar{x})^2}{N}},$$

or dans notre, comme il a été souligné plus tôt, la valeur moyenne du signal a été ramenée à 0 grâce à la première étape de filtrage, on obtient donc :

$$S = \sqrt{\frac{\sum_{i=1}^N x_i^2}{N}}.$$

Enfin, la fonction  $x_n \mapsto \frac{\sum_{i=1}^N x_i}{N}$  a été réalisé à l'aide d'un filtre passe-bas à réponse impulsionnelle infinie, suivant l'équation (2). Les facteurs de ce filtre a on été dimensionné afin de

ciblé le bruit en haute fréquence du signal.

$$y_n = \frac{1}{524288} (x_n + x_{n-1}) + \frac{2047}{2048} y_{n-1} \quad (2)$$

La valeur de seuil ainsi obtenue est illustrée par la courbe rouge de la figure XX c). Une fois la valeur de seuil déterminée, celle-ci est utilisée comme référence afin de détecter les pics présents dans le signal d'entrée filtré, comme l'illustre la figure XX d). On peut retrouver le schéma du principe de la fonction de seuillage en figure XX.




Figure 5 – Schéma de principe du calcul de l'écart type

## 2 Implémentation depuis le SystemC

Les schémas présentés en Figures X et X permettent de se représenter le fonctionnement de la chaîne globale. La modularité du SystemC nous permet alors de concevoir une paire de fichiers, un fichier source de description ainsi qu'un *header*, pour chacun des blocs composant ces schémas. Il convient de détailler le cheminement suivi à partir de la création de ces fichiers jusqu'à leur implémentation sur la carte Nexys 4. Cette partie vient donc présenter le flot de conception/compilation lié au SystemC et sa mise en œuvre lors du projet.

### 2.1 Flot de compilation

L'apprentissage d'un nouveau langage de description ou de programmation passe nécessairement par la compréhension du flot de compilation qui lui est associé. Pour le SystemC, on peut découper ce flot en quatre étapes principales illustrées par la Figure X :




Figure 6 – Flot de compilation

- **Modélisation SystemC** : dans un premier temps il convient de décrire en SystemC le système que l'on souhaite modéliser. Pour cela, on rédige des fichiers sources dans un IDE SystemC pour symboliser chacun des blocs décrits précédemment.



- **Synthèse et exportation IP** : une fois les fichiers SystemC écrits, on peut désormais les passer dans l'environnement *Vivado HLS* afin de les synthétiser et d'exporter un ou plusieurs blocs sous forme d'IP (*Intellectual Property*). Ces blocs IP sont des blocs logiques, avec des entrées et des sorties, qui vont être implémentés sur FPGA par la suite.
- **Génération d'un Bitsream** : un bloc IP ne pouvant être envoyé directement sur FPGA, il convient de l'intégrer dans un *top-level*, décrit en langage VHDL, pour pouvoir notamment interfacer ses entrées et sorties avec les entrées et sorties physiques de la carte Nexys 4. Pour ce faire, l'environnement *Vivado* est requis et permet de générer un *bitsream* d'extension `.bit`.
- **Implémentation sur Nexys 4** : finalement, le *bitsream* peut être envoyé sur la carte cible, dans notre cas la carte Nexys 4, via le port série de notre ordinateur. A ce stade, les fichiers décrits en SystemC sont implémentés sur FPGA.

Le flot de compilation présenté ici allie le développement *software* de sources SystemC, et l'implémentation *hardware* des blocs ainsi créés. Il s'agit là du flot de compilation suivi lors du projet et les parties 2.2 et 2.3 suivantes viennent détailler sa mise en pratique.

## 2.2 Modélisation en SystemC et simulations

## 2.3 Implémentation sur FPGA et validation

Une fois les fichiers SystemC écrits et les simulations en *software* vérifiées, il convient de tester les blocs et chaînes entières en *hardware*. Pour cela, un environnement de test a été mis en place et il est illustré en Figure X.




Figure 7 – Environnement de test

On distingue ici deux parties essentielles :

- la partie *software* : elle se déroule sur un ordinateur, sous *Vivado HLS* par exemple, et permet de lancer une simulation,
- la partie *hardware* : elle représente la carte Nexys 4 reliée en USB sur le port série de l'ordinateur, elle contient également l'implémentation du bloc IP à tester.

Avant de tester les chaînes globales développées en SystemC, les blocs réalisant la racine carrée ainsi que la puissance au carré ont notamment été implémentés sur FPGA. Pour ce faire, le bloc "Générateur" permet de venir lire les données d'entrée stockées dans un fichier texte, que ce soit les valeurs extraites du signal biomédical ou bien des valeurs plus rudimentaires pour tester la racine carrée. Après passage dans une FIFO, les données sont envoyées sur le port série et traitées sur le FPGA. Ce dernier contient l'IP que l'on souhaite tester en *hardware*, la racine carrée par exemple, et renvoie les données sortantes vers le bloc "Stockage données". Ce bloc écrit alors les données calculées sur le FPGA dans un fichier texte. Comme expliqué en 2.2, les données contenues dans une FIFO doivent être consommées, c'est pourquoi le bloc "Analyseur" se contente de venir lire dans la FIFO, pour fermer la chaîne de test.

En ce qui concerne l'échange de données entre la partie *software* et le FPGA, le module de communication utilisant l'UART et développé par Yannick Bornat a été utilisé. Cependant, les deux chaînes précédemment décrites manipulent des données de type *float*, donc sur 32 bits, tandis que l'UART ne reçoit et renvoie que des données sur 8 bits. Pour palier à cette incompatibilité, des *wrappers* ont été décrit en SystemC selon le modèle présenté en Figure X. Le *wrapper IN* reçoit les données provenant de l'UART sur 8 bits et les reforme sur 32 bits, en attendant donc quatre paquets de 8 bits, et les envoie ensuite au bloc de test, tandis que le *wrapper OUT* fait l'opération inverse et découpe la donnée en quatre paquets de 8 bits, chacun d'eux envoyé à l'UART. De plus, le bloc "Ouverture port série" réalise également ce découpage des données sur 8 bits en entrée et la reformation de la donnée de sortie sur 32 bits car il communique directement avec l'UART et la partie *software*. Ces deux wrappers ont alors été synthétisés et exportés en tant qu'IP avec le bloc à tester.



Figure 8 – UART Wrappers

Lorsque les différents blocs ont été validés un à un sur cet environnement de test, les deux chaînes ont pu successivement être implémentées sur FPGA. Leur validation est, quant à elle, passée par une comparaison entre les données traitées et celles de référence obtenues après développement en VHDL de Yannick Bornat. La principale difficulté de cette démarche d'implémentation *hardware* résidait dans l'envoi et la réception des données entre la chaîne de simulation et la carte Nexys 4. En effet, le goulot d'étranglement se trouve dans la communication avec l'UART qui attend de recevoir une donnée avant d'en transmettre une autre. Une fois cette notion appréhendée il a été possible de vérifier le fonctionnement de n'importe quels blocs.

### 3 Résultats

## 4 Conclusion