# Implementacija FIR filtra koristeći N-modular redundancy wih spares tehnikom

Ivan Čejić EE54-2019

December 2023

#### 1 Uvod

N-modularna redundancija sa rezervama predstavlja robustnu tehniku koja se koristi u digitalnim sistemima radi smanjenja mogućnosti pojave grešaka. Osnovna ideja podrazumeva uvoenje više hardverskih resursa sa identičnom funkcionalnošću. Konačan rezultat odreuje se na osnovu većine ovih redundantnih komponenti. Osim toga, ova tehnika omogućava uključivanje K rezervnih funkcionalnih jedinica koje deluju kao zamene za eventualno neispravne jedinice. Shematski prikaz ovakvog sistema ilustrovan je na Slici 1.

Kao što je prikazano, N funkcionalnih jedinica služe kao osnovne komponente, svaka izvršava iste funkcije. Uloga switch komponente je da izabere N signala iz ukupno N+K, koji se potom prosleuju na izlaz i biraju za glasanje. Voter komponenta prepoznaje najčešće javljene podatke i označava ih kao ispravne izlaze. Takoe, postoji logika koja prati izlaze prekidačkih modula. Na osnovu izabranog podatka identifikuje da li su neke od ulaznih funkcionalnih jedinica neispravne. Njena funkcija je da identifikuje komponentu koja nije ispravna i zameni je nekom od K rezervnih komponenti.

Ova inovativna strategija redundancije ne samo da obezbeuje tačnost izlaza sistema putem glasanja, već pruža i mehanizam samopopravke zamjenom neispravnih komponenti dostupnim rezervama. Ovo je moćan pristup poboljšanju pouzdanosti i otpornosti na greške digitalnih sistema, čime se osigurava neprekidan rad u kritičnim aplikacijama.

U ovom projektu primenjena je ova tehnika na implementaciji FIR filtra. Umesto svakog MAC modula postoji komponenta koja se sastoji od N+K MAC modula, i po jedne switch, voter i decision logike.




Figure 1: Blok dijagram sistema koji je implementiran pomiću Nmodular redundancy with spares tehnike

### 2 Implementacija SWITCH

Na slici 2 prikazan je blok dijagram implementacije switch komponente. Za svaki izlaz je potreban po 1 multiplekser koji ima K+1 izlaza. Na svaki multiplekser dovode se K signala, od svake rezervne komponente i jedan ulaz koji pripada jednoj od N glavnih komponenti. Na ovaj nacin moguce je izabrati bilo koju rezervnu MAC componentu ukoliko se glavna pokvari. Ne samo to, ukoliko se desi da se pokvari i rezervna komponenta, moguće je zameniti drugom rezervnom komponentom.




Figure 2: Blok dijagram sistema koji je implementiran pomiću Nmodular redundancy with spares tehnike

### 3 Implementacija VOTER

Voter ima ključnu ulogu u prebrojavanju logičkih jedinica na svakoj poziciji u std\_logic\_vector-u koji predstavlja N ulaznih signala. Na primer, u situaciji kada postoji N ulaznih signala u voteru, njegova odgovornost je da izračuna koliko

puta se logička vrednost '1' pojavljuje na [0] poziciji std\_logic\_vector-a.

Postupak je sledeći: ukoliko broj jedinica na ovoj poziciji premaši N/2, voter donosi odluku da će prava vrednost na izlaznom podatku na istoj poziciji biti '1'. Nasuprot tome, ako je broj jedinica manji od N/2, tada će izglasani vektor na poziciji [0] imati vrednost '0'.

#### 4 Implementacija decision logic bloka

Decision logic block ima ključnu ulogu u detektovanju potencijalnih kvarova na jednoj od funkcionalnih jedinica. Posmatra izlazne signale iz *switch* komponente, kao i izlaz iz voter komponente, koji bi trebao da predstavlja ispravan podatk. Za svaki od N izlaza *switch* komponente, ovaj blok vrši uporeivanje sa ispravnim podatkom kako bi identifikovao eventualne greške na modulima. Ovim postupkom generiše selekcione ulaze za svaki od multipleksera.

Inicijalno, svi selekcioni ulazi su postavljeni na vrednost 0, što simbolizuje situaciju kada svi N MAC modula ispravno funkcionišu. Meutim, u slučaju da doe do greške na nekom od N MAC modula, Decision logic block automatski menja selekcioni ulaz, usmeravajući ga ka izlazu jednog od K rezervnih MAC modula.

#### 5 Simulacija

Na narednih par slika biće prikazan rad ovakvog sistema. Kvarovi će biti demonstrani forsiranjem odredjenog signala na neku od logičkih vrednosti. Za N parametar uzeta je vrednost 5, a za parametar K uzeto je 3. Ovo se može menjati u dizajnu i simulaciji po potrebi.

Na slici 3 prikazan je kvar prve komponente(MAC-N0). Forsirana su 2 bita na logičku jedinicu. Može se videti da se taj signal prosledjuje na izlaz *switch* komponente. Kada se ovo dogodi, *decision* logika detektuje kvar, menja selekcione ulaze, nakon čega proslednjuje izlaz MAC-K0 na *switch\_out0*. Na ovaj način je N0 komponenta zamenjena za K0.

Na slici 4 prikazan je kvar forsiran druge komponente(MAC-N1). Forsiran je 1 bita na logičku jedinicu. Može se videti da se taj signal prosledjuje na izlaz *switch* komponente. Kada se ovo dogodi, decision logika opet detektuje kvar, menja selekcione ulaze za drugi multiplekser, nakon čega proslednjuje izlaz MAC-K1 na *switch\_out1*. Na ovaj način je N1 komponenta zamenjena sa K1.




Figure 3: Forsirana greška na  ${\rm N0~modulu}$ - zamena sa  ${\rm K0}$ 




Figure 4: Forsirana greška na N1 modulu - zamena sa K1

Radi ilustracije, na slici 5 prikazan je kvar zamenske komponente K0, i način na koji sistem reaguje na takve situacije. Forsiran je 1 bita na logičku jedinicu. Signal je vidljiv na izlazu switch komponente. Kada se ovo dogodi, decision logika detektuje kvar, menja selekcione ulaze za prvi multiplekser (K0 menja N0 pošto je N0 pokvaren), nakon čega proslednjuje izlaz MAC-K2 na switch\_out0. Na ovaj način je K0 komponenta zamenjena sa K3.



Figure 5: Forsirana greška na K0 modulu - zamena sa K2

Pošto su iskorišćena sva 3 rezervna modula, nema više rezervnih modula i nije moguće promeniti neki pokvaren modul sa ispravnim. To je prikazano na slici 6. Sada je forsiran kvar na K2 komponenti. Medjutim nema više slobodnih ispravnih MAC modula i neće doći ni do kakve zamene. Od ove tačke, sistem se oslanja na voter logiku. Izlaz i voter-a je i dalje ispravan pošto je većina izlaznih signal iz swtich-a nula.

## 6 Utrošenost resursa i frekvencija

Procenjena frekvencija sistema pre primene tehnike za redudantnost iznosi oko  $250 \mathrm{MHz}$ , u poredjenju sa filterom sa primenjenom tehnikom kada je maksimalna učestanost od oko  $150 \mathrm{MHz}$ . Ova frekvencija je procenjena kada su uzeti u obzir sledeći parametri :  $N=2 \mathrm{K}=1$  (implementacija nije mogla da se izvrši za veće parametre zbog velike utrošenosti resursa). Kao što se može primetiti da je frekvencija značajno opala i za malu redudantnost. Povećanjem broja MAC-ova frekvencija bi bila sve manja.

Na slici 7 se može videti utrošenost resursa pre primene metode, a na slici 8 se može videti utrošenost resursa nakon primene metode za parametre N=5




Figure 6: Forsirana greška na K2 modulu - bez zemene

i K=3. Može se primetiti da je broj iskorišćenih DSP jedinica tačno 8 puta veći(N+K veći).

Resource	Utilization	Available	Utilization %
LUT	29	17600	0.16
FF	403	35200	1.14
DSP	21	80	26.25

Figure 7: Resursi pre primene tehnike

Resource	Estimation	Available	Utilization %
LUT	6081	17600	34.55
FF	655	35200	1.86
DSP	168	80	210.00

Figure 8: Resursi nakon primene tehnike