ICLab Final Project Checklist:

Checklist

*請依照這份 checklist 確定該繳交的檔案是否有交齊,並且在 Fin 填寫自己這個階段是否有完成。在 Comment 中寫上需要請助教特別注意的事, ex 沒完成,但做到什麼地步...

ヒムコ	Comment	Fin	Description	Design Stage
亚目己	如果有需要請在 comment 描述	(y/n)?		
	的狀態、結果			
		у	Your program (*.exe, *.m)	Software
測	含原始圖片、param 中的硬體源	У	Test pattern	(/SW)
	資、golden 中的硬體比對答案			
·	X 5	у	Source file	RTL implementation
			<verilog (*.v)="" file=""></verilog>	(/RTL)
模擬	1920*1280 之圖片因 gatesim 科	У	Simulation file	,
	時間過長而沒有進行模擬		<testbench (*.v)<="" td=""><td></td></testbench>	
			ncverilog.log, mist.txt>	
		У	. , ,	
		У	_	
			\ <i>\</i> , , .	(/SYN)
		.,		Diago and Doute
		У		
				(// (
擬時	1920*1280 之圖片因 posim 模拟	V	Post-Simulation	P&R
, 4, 6	•		< testbench (*.v)	(/APR)
CK-AAAAAAA			ncverilog.log>	
		У	Power Analysis	
			<pt_power.rep, scripts(*.tcl)=""></pt_power.rep,>	
		У	1.放入這份	pdf document.
			Gxx_Checklist.pdf,	(/)
			Gxx_finalproject.pdf,	
			2.簡述如何使用你的 SW 驗證	
			3.請附上你們 project 資料夾	
			的路徑,並公開權限讓助教可	
			以抓到檔案	
	1920*1280 之圖片因 gatesim 相時間過長而沒有進行模擬 1920*1280 之圖片因 posim 模拟 間過長而沒有進行模擬	у у у у	Simulation file	Synthesis (/SYN) Place and Route (/APR) P&R (/APR) pdf document.

Software Usage

軟體使用分為兩部分,一部分是進行電路功能的驗證,另一部分則是將解碼的後續動作(upsample, YUV to RGB)完成以及產生重建過後的圖片。我們是利用 Python 來撰寫模

擬硬體計算的軟體程式,無論是 LUT、8-bit 定點數、運算架構都會仿照硬體的模式去撰寫程式,並且同步近似值的方法。

驗證的部分,利用 jupyter notebook 的多個 cell 的特性,來將運算途中的答案抽取出來與硬體的答案進行比較。我們的目標是驗證出編碼出來的答案以及解碼出來的 YUV 矩陣都是正確的。因此會將軟體運算完的結果,依照報告裡所說的分段驗證(RGB to YUV, DCT, quantize, dequantize, IDCT),轉換成硬體讀取的格式(2 進位制或 16 進位制),生出測資以及答案,給 testbench 讀取進行部分演算法的驗證。上述提到的目標則是依照兩個不同的 SRAM 之存放格式,將編碼或解碼出來的結果生成檔案供給 testbench 讀取以進行整體電路的驗證。

另一部分,我們將電路解碼出的 YUV 矩陣利用 Python 進行 upsample,以及將色域轉換回去變成 RGB,並將圖片進行輸出,並與原圖進行比較。

Project path

~u107061234/ICLAB/FINAL ver2

Filetree

為了方便助教們了解你 project 資料夾底下有哪些東西,請列出重要資料夾/檔案,並敘述功能

```
/FINAL ver2
      |-- G20_finalproject.pdf
      |-- G20 Checklist.pdf
      |-- SW
        |-- final_encode.ipynb
                                軟體 encode 程式
        |-- final_decode.ipynb
                                軟體 decode 程式
        ITP
                                測資(裡面包含原始圖片、硬體使用測資 param 以及
                                答案 golden)
      I--RTL
         lhdl
          -- top.v
                                最後完成電路的 top module
          |-- (other module (*.v)) 其餘 10 個 module
                               SRAM model
          |-- sram Nx23b.v
          |-- sram_Nx8b.v
                                SRAM model
        Isim
                                主要模擬的 testbench
           |-- test top all.v
          |-- presim.f
                                用於模擬的 filelist, presim
          |-- gatesim.f
                                   用於模擬的 filelist, gatesim
      I--SYN
        |-- *.tcl
                              合成 script
                              含合成後之 nelist、delay...
        Inetlist
                              合成過後的 netlist
          -- top_syn.v
      I--APR
        |-- *.tcl
                              P&R script
        |-- io_pin.tdf
                              IO 設置
```

```
|posim
  |-- test_top_all.v
                       模擬的 testbench
  |-- posim.f
                       用於模擬的 filelist, posim
                       含 P&R 後之 nelist、delay...
|netlist
  |-- CHIP_layout.v
                        P&R 後電路
  |-- CHIP_layout.sdf
                        delay
ΙΡΤ̈́
                       PT script
  |-- pt_px.tcl
                       P&R result
|icc_run
```

. .