

# FUNDAMENTAL OF DIGITAL SYSTEM FINAL PROJECT REPORT DEPARTMENT OF ELECTRICAL ENGINEERING UNIVERSITAS INDONESIA

# **SMART OFFICE LOCKING DOOR**

# **GROUP B3**

Brian Yudha Sandi	2106637082
Cecilia Inez Reva M.	2106636994
Fayza Nirwasita	2106635700
Zefanya Christira Deardo	2106637214

#### PREFACE

Puji syukur atas kehadirat Tuhan Yang Maha Esa karena berkat dan rahmat-Nya, kami dapat menyusun laporan praktikum. Laporan ini disusun dengan tujuan implementasi pemrograman VHDL dapat diterapkan dalam masalah dan kehidupan sehari-hari. Laporan ini membahas penerapan pintu otomatis, yang merupakan salah satu permasalahan kehidupan sehari-hari yang dapat diimplementasikan teknologi FSM.

Penulisan laporan bertujuan memenuhi objektif proyek akhir praktikum Perancangan Sistem Digital. Selain itu, laporan dibuat untuk menunjukkan implementasi teknologi yang sebelumnya dipelajari selama masa pembelajaran mata kuliah Perancangan Sistem Digital. Diharapkan dari penulisan laporan ini, tujuan penulis dapat tersampaikan dan dapat diterapkan dalam kehidupan nyata secara aplikatif, solutif, dan efisien.

Penulis mengucapkan terima kasih kepada asisten laboratorium selaku pembimbing praktikum perancangan sistem digital. Penulis juga mengucapkan terima kasih kepada teman-teman dan orang tua dalam membantu baik dukungan dan materi untuk membuat laporan ini. Penulis menyadari bahwa terdapat kekurangan dalam menyusun laporan. Maka dari itu, penulis memohon kritik dan saran yang membangun untuk menyempurnakan dalam pembuatan makalah berikutnya. Harapan penulis adalah dengan makalah ini semoga pembaca memahami dan menerapkan ilmu dasar sistem digital dengan baik

Depok, December 10, 2022

# TABLE OF CONTENTS

# **CHAPTER 1: INTRODUCTION 1**

- 1.1 Background
- 1.2 Project Description
- 1.3 Objectives
- 1.4 Roles and Responsibilities

# **CHAPTER 2: IMPLEMENTATION**

- 2.1 Equipment
- 2.2 Implementation

# **CHAPTER 3: TESTING AND ANALYSIS**

- 3.1 Testing
- 3.2 Result
- 3.3 Analysis

# **CHAPTER 4: CONCLUSION**

# **REFERENCES**

# **APPENDICES**

Appendix A: Project Schematic

Appendix B: Documentation

#### INTRODUCTION

#### 1.1 BACKGROUND

Setelah masa pandemi, perkembangan teknologi masih terus dan akan berkembang pesat. Bahkan dengan adanya keterbatasan-keterbatasan yang muncul selama masa pandemi, berbagai kreativitas melahirkan aplikasi teknologi yang dapat memudahkan dan meningkatkan efisiensi dalam kehidupan manusia. Terutama dalam kehidupan sehari-hari yang sebelumnya tidak terlalu dipertimbangkan oleh manusia sebelumnya.

Pintu otomatis adalah salah satu contoh aplikasi teknologi yang dibutuhkan dalam kehidupan sehari-hari. Umumnya pintu otomatis dibutuhkan dalam perkantoran atau ruangan publik yang sering digunakan oleh banyak pihak. Karena ruangan publik selalu dipakai oleh berbagai pihak, maka masalah keamanan selalu menjadi topik yang selalu dipertimbangkan dalam penggunaan ruangan.

Dalam beberapa kasus, beberapa ruangan menginginkan hanya orang-orang tertentu yang dapat mengakses suatu ruangan, atau yang terverifikasi datanya untuk menggunakan ruangan. Hal ini tidak hanya berlaku untuk ruangan publik saja, tetapi juga ruangan pribadi yang ingin menjaga privasi pemilik ruangan. Jika selama ini masalah keamanan ini diselesaikan dengan menyediakan petugas keamanan atau rekaman tamu, kenyataannya masih terjadi kasus-kasus penyusupan ruangan oleh pihak yang tidak diinginkan.

Maka untuk meningkatkan sistem keamanan tersebut, maka teknologi pintu otomatis dapat diaplikasikan dalam permasalahan ini. Di mana pintu bekerja saat menginput kode berupa angka atau kartu. Pintu akan memeriksa kode input untuk verifikasi, lalu akan terbuka otomatis jika input terverifikasi. Pengguna kemudian dapat mengakses ruangan tersebut, dan jika ingin keluar ruangan pengguna tidak perlu menginput kode untuk verifikasi. Selain itu untuk mencegah adanya penyusup saat pengguna mengakses ruangan, pintu ditambahkan *timer* di mana dalam waktu singkat jika pintu masih terbuka akan tertutup secara otomatis dan mengunci.

Dengan mengaplikasikan teknologi pintu otomatis, diharapkan dapat memaksimalkan fungsi pintu otomatis dan juga meningkatkan keamanan. Selain itu juga dengan aplikasi

teknologi tersebut, diharapkan *human error* yang mungkin terjadi dapat diminimalisir. Berdasarkan hal tersebut, kami memutuskan untuk melaksanakan proyek *Smart Locking Door* untuk mengimplementasikan sistem pintu otomatis dengan menggunakan FSM.

#### 1.2 PROJECT DESCRIPTION

Proyek praktikum berjudul *Smart Office Locking Door. Smart Office Locking Door* adalah suatu sistem di mana pintu dapat terbuka secara otomatis jika memasukkan kode input/kartu yang sesuai dan terverifikasi. Pintu akan tertutup setelah beberapa waktu tertentu menggunakan *timer*, dan akan terkunci secara otomatis. Jika dimasukkan kode input yang salah maka pintu tetap tertutup dan tidak memberikan akses masuk. Pengguna juga dapat keluar dari dalam ruangan namun dalam kondisi ini tidak perlu menggunakan kode untuk *unlock* pintu.

Sistem terdiri atas input berupa kode dan sensor pintu. Sensor pintu bernilai 0 dan 1 untuk identifikasi kondisi tertutup dan terbuka. Untuk output sistem memiliki enam outputs, yaitu LED merah dan hijau untuk menunjukkan tanda *true* dan *false*, *Unlock Door* untuk menunjukkan kondisi pintu terbuka, *counter* untuk menghitung jumlah pengguna yang masuk dalam ruangan, dan *seven segment* untuk *display* hasil counter dan menunjukkan jumlah orang yang masuk ruangan.

Sistem memiliki penambahan fitur berupa *timer* dan implementasi *hash*. *Timer* digunakan untuk menerapkan waktu terbatas berapa lama pintu tetap terbuka setelah input terverifikasi. Setelah melewati waktu yang ditetapkan, maka pintu akan tertutup dan terkunci secara otomatis. Implementasi *hash* adalah untuk metode enkripsi kode input pintu otomatis untuk meningkatkan keamanan sistem.

#### 1.3 **OBJECTIVES**

Tujuan dari pembuatan proyek akhir adalah sebagai berikut:

- Mengimplementasikan materi dan modul-modul praktikum Perancangan Sistem Digital
- 2. Dapat membuat sebuah sistem pintu otomatis yang dapat menghitung jumlah pengguna dalam akses ruangan

- 3. Mengimplementasikan sistem FSM ke dalam kode VHDL
- 4. Membuat *testbench* untuk menguji kode agar sesuai input dan output yang diinginkan.

# 1.4 ROLES AND RESPONSIBILITIES

The roles and responsibilities assigned to the group members are as follows:

Roles	Responsibilities	Person
Anggota	Membuat Laporan Fayza Nirwasita	
	Membuat FSM Chart	
Anggota	Membuat Kode VHDL	Cecilia Inez Reva M.
	Membuat Laporan	
Anggota	Membuat Kode VHDL	Zefanya Christira Deardo
	Membuat Laporan	
Anggota	Membuat Laporan	Brian Yudha Sandi
	Membuat PPT	

Table 1. Roles and Responsibilities

#### **IMPLEMENTATION**

## 2.1 EQUIPMENT

Peralatan yang akan digunakan dalam proyek akhir adalah sebagai berikut:

- Visual Studio Code (.vhd)
- Draw.io
- Modelsim

## 2.2 IMPLEMENTATION

Smart Office Locking Door (SOLD) menggunakan Finite State Machine dalam implementasi sistem pintu otomatis. Sistem memiliki tujuh buah state, yaitu: IDLE, WAIT OPEN, NO ACCESS, OPEN LOCK, TIMER, LIMIT, dan QUIT.

## Penjelasan dari 7 state :

- idle : terus looping jika pintu dalam keadaan tidak terbuka dan juga dalam kondisi tidak ada kode input dari luar
- wait\_open : kondisi memeriksa kode akses kartu sesuai atau tidak sesuai
- no\_access: untuk penyampaian informasi kepada pengguna bahwa kode akses kartu salah dengan led merah sebagai tanda untuk kode yang salah
- open\_lock : menunjukkan bahwa akses ruangan office berhasil dengan led hijau sebagai tanda untuk kode yang benar dan kunci pintu akan terbuka.
- timer : kondisi penghitung waktu untuk durasi tertentu saat kunci pintu sudah berhasil terbuka namun pintu tidak segera dibuka
- limit : ruangan office hanya dapat diakses oleh beberapa orang sehingga jika ruangan sudah penuh, led merah akan menyala
- quit : kondisi ketika terdapat orang yang akan keluar dari ruangan dan dilakukan juga perhitungan menggunakan counter untuk menunjukkan jumlah orang di dalam ruangan yang akan ditampilkan melalui seven segment.

Untuk mendeskripsikan sistem dalam kode VHDL, program menggunakan arsitektur behavioral dan sebuah entity yang disebut juga dengan blackbox. Blackbox atau entity digunakan untuk merepresentasikan input pada sistem yaitu sensor yang terdapat pada gagang pintu otomatis dari kode akses kartu untuk membuka pintu dan juga akses untuk membuka pintu dari dalam ruangan tanpa diperlukan kode. Selain itu, blackbox juga merepresentasikan output pada sistem yaitu kunci depan dan kunci belakang yang ditandai dengan menggunakan LED hijau dan LED merah sebagai tanda keberhasilan dan kegagalan dalam mengakses pintu serta 2 buah seven-segment untuk menampilkan jumlah orang yang berada di ruangan dalam jumlah satuan dan puluhan. Untuk penjelasan dari blackbox dari sistem *Smart Office Locking Door* dapat dilihat pada Fig 1.




Fig 1. Skematik Blackbox dari Smart Office Locking Door (SOLD)




Fig 2. Skematik FSM

Untuk penjelasan dari Finite State Machine dari sistem *Smart Office Locking Door* dapat dilihat pada Fig 2. State awal dari sistem adalah IDLE. Pada IDLE terdapat 4 kondisi yang berbeda untuk menentukan state selanjutnya. Apabila terdapat orang yang ingin mengakses pintu depan sementara tidak ada yang ingin keluar dari ruangan maka kode akses kartu akan dimasukkan ke dalam data\_in yang akan menggunakan metode hashing yaitu md5 hash pada kode akses kartu. Kemudian akan memulai hash. Jika counter adalah 00110010 atau merupakan limit untuk jumlah orang di dalam ruangan maka sistem akan lanjut ke state LIMIT. Jika tidak, maka akan ke state WAIT\_OPEN. Kemudian. untuk kondisi ketika terdapat orang dari dalam ruangan office yang ingin keluar dari ruangan atau akses belakang = 1 maka akan memulai counter yaitu perhitungan untuk jumlah orang di dalam office.

State selanjutnya adalah WAIT\_OPEN yaitu kondisi untuk mengecek kode akses kartu yang menggunakan metode hash. Jika sesuai maka counter juga akan menghitung orang yang masuk ke dalam ruangan dan menuju ke state OPEN\_LOCK dimana pintu terbuka. Jika tidak maka akan ke state NO\_ACCESS yaitu kondisi pintu akan dikunci dan LED merah untuk menginformasikan kepada pengguna bahwa pintu tidak dapat terbuka. Pada state OPEN\_LOCK pintu akan terbuka, counter akan menghitung sebagai pengguna 1 setiap pintu terbuka dan akan menuju ke state TIMER dimana timer sebagai pengatur waktu untuk durasi tertentu ketika kunci pintu berhasil dibuka namun tidak terbuka maka akses membuka room akan dibatalkan dan balik ke state IDLE. State terakhir adalah state QUIT yaitu kondisi ketika orang yang sudah berada di dalam ruangan ingin keluar dari ruangan tanpa perlu akses kartu dapat segera keluar (kunci\_belakang = 1) dan counter juga akan menghitung pengurangan jumlah orang yang keluar.

#### **TESTING AND ANALYSIS**

#### 3.1 TESTING

Dalam percobaan, kami melakukan pengujian pada VHDL yang telah dibuat sebelumnya. Dalam hal ini kami menggunakan kode VHDL dengan mendefinisikan dalam satu file yaitu Smart Office Locking Door menggunakan Visual Code Studio. Dalam kode VHDL, kami membagi statenya menjadi beberapa state, yaitu *IDLE, WAIT\_OPEN, NO ACCESS, OPEN LOCK, TIMER, LIMIT,* dan *QUIT*.

#### • Door Lock VHDL:

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
use ieee.math real.all;
    PORT (
       CLK : IN STD LOGIC;
       Pintu depan, Akses depan, Akses belakang : IN STD LOGIC;
        Input Pass : IN STD LOGIC VECTOR(31 DOWNTO 0);
       Kunci depan, Kunci belakang : OUT STD LOGIC;
        Segment1, Segment2 : OUT STD LOGIC VECTOR (6 DOWNTO 0);
        LED hijau, LED merah : OUT STD LOGIC
```

```
);
END doorLock;
          Second : integer := 5
      );
          DONE : out std logic
(others => '0');
          reset: in STD LOGIC
```

```
TYPE states IS (IDLE, WAIT_OPEN, OPEN_LOCK, NO_ACCESS, LIMIT,
QUIT, TIMER);
   SIGNAL CS, NS : states;
   SIGNAL START, DONE : std logic := '0';
'0');
=> '0');
        constant Pass : std logic vector(127 downto 0) :=
x"403AD5A2515657485E4C3AD825814D34";
BEGIN
   timer_proc: timer_count
          Second => 5
           CLK => CLK,
          DONE => DONE
   hash_proc : md5_hash
```

```
CLK => CLK,
           reset => reset
   sync_proc : PROCESS (CLK, NS)
        IF (rising_edge(CLK)) THEN
        END IF;
     comb_proc : PROCESS (CS, Akses_depan, Akses_belakang, CNT,
Pintu depan, DONE, START, data out)
               WHEN IDLE => -- terus looping jika tidak ada yang
                START <= '0';
                Kunci depan <= '0';
                Kunci belakang <= '0';</pre>
                LED_hijau <= '0';</pre>
```

```
IF (Akses_depan = '1' AND Akses_belakang = '0')
                 hash start <= '1';</pre>
                   NS <= LIMIT;
                 ELSE
                   NS <= WAIT OPEN;
                 END IF;
                 ELSIF (Akses_belakang = '1' AND Akses_depan =
 to unsigned(1, Counter'length));
                NS <= QUIT;
             ELSE
                NS <= IDLE;
IF (data out = Pass) THEN
                                               Counter <=
std_logic_vector(unsigned(Counter) + to_unsigned(1,
Counter'length));
                    NS <= OPEN LOCK;
                   NS <= NO ACCESS;
                END if;
```

```
NS <= WAIT_OPEN;
 WHEN NO ACCESS => -- kode salah, pintu tidak dibuka,
    Kunci depan <= '0';</pre>
    LED hijau <= '0';
    LED_merah <= '1';</pre>
    NS <= IDLE;
    Kunci_depan <= '1';</pre>
   LED hijau <= '1';
    reset <= '1';
    NS <= TIMER;
WHEN TIMER =>
    reset <= '0';
    if (DONE = '1' OR Pintu depan = '1') then
       NS <= IDLE;
       NS <= TIMER;
```

```
NS <= IDLE;
           WHEN QUIT => -- kondisi keluar ruangan tanpa akses
            Kunci belakang <= '1';</pre>
            NS <= IDLE;
        WHEN OTHERS =>
            NS <= IDLE;
    END CASE;
    Segment1 <= "01111111" WHEN "00000000",</pre>
    "0000110" WHEN "00000001",
    "1100110" WHEN "00000100",
    "1101101" WHEN "00000101",
    "0000000" WHEN OTHERS;
WITH Y SELECT
```

```
"0000110" WHEN "00000001",

"1011011" WHEN "00000011",

"1100110" WHEN "00000100",

"1101101" WHEN "00000101",

"1111101" WHEN "00000110",

"0000111" WHEN "00000111",

"1111111" WHEN "00001000",

"1101111" WHEN "00001001",

"0000000" WHEN OTHERS;

END behavioral;
```

#### • Md5 Hash VHDL:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity md5_hash is
    Port (
         data_in: in STD_LOGIC_VECTOR (31 downto 0);
         data_out: out STD_LOGIC_VECTOR (127 downto 0) :=
(others => '0');
    hash_done: out STD_LOGIC := '0';
    hash_start: in STD_LOGIC;
```

```
clk:
        reset:
end md5 hash;
subtype uint512 t is unsigned(0 to 511);
subtype uint32 t is unsigned(31 downto 0);
subtype uint8 t is unsigned(7 downto 0);
type const_s is array (0 to 63) of uint8_t;
type const_k is array (0 to 63) of uint32_t;
constant S: const s := (
   X"05", X"09", X"0E", X"14", -- 5, 9, 14, 20,
```

```
X"06", X"0A", X"0F", X"15", -- 6, 10, 15, 21);
   X"06", X"0A", X"0F", X"15"
   X"f57c0faf", X"4787c62a", X"a8304613", X"fd469501",
   X"698098d8", X"8b44f7af", X"fffff5bb1", X"895cd7be",
   X"6b901122", X"fd987193", X"a679438e", X"49b40821",
   X"d62f105d", X"02441453", X"d8a1e681", X"e7d3fbc8",
   X"21e1cde6", X"c33707d6", X"f4d50d87", X"455a14ed",
   X"a9e3e905", X"fcefa3f8", X"676f02d9", X"8d2a4c8a",
   X"fffa3942", X"8771f681", X"6d9d6122", X"fde5380c",
   X"d9d4d039", X"e6db99e5", X"1fa27cf8", X"c4ac5665",
   X"f4292244", X"432aff97", X"ab9423a7", X"fc93a039",
   X"655b59c3", X"8f0ccc92", X"ffeff47d", X"85845dd1",
   X"f7537e82", X"bd3af235", X"2ad7d2bb", X"eb86d391"
   );
signal M : uint512 t := (others => '0');
signal message length : uint32 t := (others => '0');
signal data counter : natural := 0;
signal loop counter, loop counter n : natural := 0;
```

```
constant a0 : uint32 t := X"67452301";
constant b0 : uint32 t := X"efcdab89";
constant c0 : uint32 t := X"98badcfe";
constant d0 : uint32 t := X"10325476";
signal A, A_n : uint32_t := a0;
signal B, B n : uint32 t := b0;
signal C, C n : uint32 t := c0;
signal D, D_n : uint32_t := d0;
signal F : uint32_t := to_unsigned(0, A'length);
signal g : integer := 0;
   idle,
   load length,
   pad,
   rotate,
   stage1_F, stage1_B,
   stage2_F, stage2_B,
   stage3 F, stage3 B,
   stage4 F, stage4 B,
   stage5, -- add a0 to A, b0 to B etc.
   stage6, -- swap endianness
   finished,
    );
signal state, state_n : state_t;
```

```
function leftrotate(x: in uint32_t; c: in uint8_t) return
uint32_t is
begin
        return SHIFT_LEFT(x, to_integer(c)) or SHIFT_RIGHT(x,
to integer(32-c));
end function leftrotate;
function swap_endianness(x: in uint32_t) return uint32_t is
begin
   return x(7 downto 0) &
       x(15 downto 8) &
       x(23 downto 16) &
end function swap endianness;
begin
       if (reset = '1') then
           state <= idle;</pre>
            loop_counter <= 0;</pre>
       elsif (rising_edge(clk)) then
       end if;
```

```
end process main;
     fsm: process(state, hash_start, loop_counter, data_counter,
message_length)
        case state is
                    state n <= load length;</pre>
                end if;
            when load_length =>
                state_n <= load_data;</pre>
                if (data_counter >= message_length) then
                    state_n <= pad;
            when pad =>
            when rotate =>
                state n <= stage1_F;
            when stage1_F =>
                state_n <= stage1_B;</pre>
```

```
when stage1_B =>
       state_n <= stage2_F;
       state_n <= stage1_F;
when stage2_F =>
   state_n <= stage2_B;
when stage2_B =>
       state_n <= stage3_F;
       state_n <= stage2_F;</pre>
when stage3_F =>
   state_n <= stage3_B;</pre>
when stage3 B =>
      state_n <= stage4_F;
       state_n <= stage3_F;
when stage4_F =>
```

```
state_n <= stage4_B;</pre>
    when stage4 B =>
        if (loop_counter = 63) then
            state_n <= stage5;</pre>
           state_n <= stage4_F;
    when stage5 =>
        state_n <= stage6;</pre>
    when stage6 =>
if (reset = '0' and rising_edge(clk)) then
   case state is
        when load_length =>
```

```
message_length <= to_unsigned(data_in'length,</pre>
message length'length);
                 when load data =>
unsigned(data in);
                     if (data_counter < message_length) then</pre>
                 when pad =>
                     M(to integer(message length)) <= '1';</pre>
                          M(to_integer(message_length+1) to 447) <=
(others => '0');
                                  swap endianness(message length) &
"0000000000000000000000000000000000";
                when rotate =>
swap endianness(M(32*i to 32*i+31));
                 when stage1_B | stage2_B | stage3_B | stage4_B =>
                      B_n <= B + leftrotate(A + F + K(loop_counter)</pre>
+ M(g to g+31), s(loop_counter));
                     loop_counter_n <= loop_counter + 1;</pre>
```

```
when stage1_F =>
     F \le (B_n \text{ and } C_n) \text{ or (not } B_n \text{ and } D_n);
     g <= 32*loop_counter_n;</pre>
when stage2_F =>
    F \le (D_n \text{ and } B_n) \text{ or (not } D_n \text{ and } C_n);
when stage3_F =>
     F <= B_n xor C_n xor D_n;
     g <= 32*((3*loop_counter_n + 5) mod 16);</pre>
when stage4_F =>
     F \le C_n \times (B_n \text{ or not } D_n);
     g <= 32*((7*loop_counter_n) mod 16);
when stage5 =>
    A_n \le A_n + a0;
    B_n <= B_n + b0;
when stage6 =>
     A_n <= swap_endianness(A_n);</pre>
     B_n <= swap_endianness(B_n);</pre>
    C n <= swap endianness(C n);</pre>
     D_n <= swap_endianness(D_n);</pre>
```

# • Timer Count VHDL:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity timer_count is
    generic(
        Second : integer := 5);
    port(
        Clk : in std_logic;
        START : in std_logic;
        DONE : out std_logic := '0'
        );
end entity;
```

```
begin
       if rising_edge(Clk) then
                   Ticks <= 0;
                   if Ticks = Second - 1 then
                   end if;
           end if;
end architecture;
```

#### • Testbench:

```
Libraries / Package
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY tb doorLock IS
END tb doorLock;
ARCHITECTURE behavioral OF tb doorLock IS
   PORT (
       Pintu depan, Akses depan, Akses belakang : IN STD LOGIC;
       Input_Pass : IN STD LOGIC VECTOR(31 DOWNTO 0);
       Kunci_depan, Kunci_belakang : OUT STD_LOGIC;
       Segment1, Segment2 : OUT STD LOGIC VECTOR (6 DOWNTO 0);
       LED hijau, LED merah : OUT STD LOGIC
   SIGNAL CLK : STD LOGIC;
   SIGNAL Pintu depan, Akses depan, Akses belakang : STD LOGIC;
       Signal Input_Pass : STD_LOGIC_VECTOR (31 DOWNTO 0) :=
("01101001001100001100110001110011"); --x"6930cc73";
```


```
Signal Kunci_depan, Kunci_belakang : STD_LOGIC;
Signal Segment1, Segment2 : STD LOGIC VECTOR (6 DOWNTO 0);
Signal LED hijau, LED merah : STD LOGIC;
SIGNAL Counter: INTEGER RANGE 0 TO 50;
CONSTANT T : TIME := 50 ns;
CONSTANT T2 : TIME := 6900 ns;
SiGNAL loop_counter : INTEGER := 0;
   CLK => CLK,
    Pintu depan => Pintu depan,
    Akses_depan => Akses_depan,
    Akses belakang => Akses belakang,
    Input Pass => Input Pass,
    Kunci depan => Kunci_depan,
    Kunci_belakang => Kunci_belakang,
    Segment1 => Segment1,
    Segment2 => Segment2,
    LED hijau => LED hijau,
clock generator : PROCESS
```


```
CLK <= '1';
        CLK <= '0';
        WAIT FOR T/2;
           i <= i + 1;
        END IF;
    stim proc : PROCESS
        constant Pintu depan stream : STD LOGIC VECTOR(0 TO 9) :=
("1111111111");
         CONSTANT Akses depan stream : STD LOGIC VECTOR(0 TO 9) :=
("1111100011");
         CONSTANT Akses belakang stream : STD LOGIC VECTOR(0 TO 9)
:= ("0000011100");
          CONSTANT LED hijau stream : STD LOGIC VECTOR(0 TO 9) :=
("1101100011");
("0000001100");
            loop counter <= loop counter + 1;</pre>
            Pintu_depan <= Pintu_depan_stream (j);</pre>
            Akses_depan <= Akses_depan_stream (j);</pre>
            Akses belakang <= Akses belakang stream(j);
            if (j = 0) then
                WAIT for T2;
```


```
else WAIT FOR 4*T;
end if;

END LOOP;
WAIT;
END PROCESS;
END behavioral;
```

# 3.2 RESULT







# 3.3 ANALYSIS

Dari hasil pengujian melalui testbench dan secara langsung dapat dilihat bahwa program pertama-tama akan berada pada state IDLE, kemudian dikarenakan akses\_depan bernilai 1 dan akses\_belakang bernilai 0, maka state akan berubah ke WAIT\_OPEN yang akan menunggu input\_pass yang diberikan selesai dihashing dan kemudian akan dicek apakah sama dengan password yang telah disediakan, hashing selesai pada waktu kurang lebih 6900000 ps.

#### **CONCLUSION**

SOLD atau *Smart Office Locking Door* adalah sebuah sistem keamanan otomatis dari sebuah pintu. Pada sistem ini, digunakan kode input, atau bisa juga menggunakan kartu sebagai metode verifikasi. Sebagai bagian dari mekanisme penguncian pintu, digunakan Finite State Machine, dengan tujuh buah state yaitu idle, wait\_open, no\_access, open\_lock, timer, limit, dan quit. Untuk indikator output pada sistem ini, digunakan lampu LED yang akan berwarna hijau apabila kode input atau kartu berhasil terverifikasi, dan akan berwarna merah jika gagal. Dan juga, terdapat seven-segment display, untuk menampilkan jumlah orang yang terdapat dalam ruangan yang terintegrasi dengan sistem SOLD ini

Secara sederhana, sistem ini bekerja dengan mendeteksi dan memeriksa kode akses, lalu kemudian akan memulai hash. Jika di dalam ruangan tersebut sudah memenuhi batas, maka sistem akan masuk ke dalam state limit, namun jika tidak akan masuk ke dalam wait\_open dan kemudian akan masuk ke dalam state open\_lock, dengan catatan, terdapat state timer, yang akan menghitung waktu apabila pintu tersebut tidak segera dibuka, maka akan kembali ke state idle.

# **REFERENCES**

- [1] B. Mealy, F. Tappero. 2018. FREE RANGE VHDL, diakses pada tanggal 28 November 2022.
- [2] C. H. Roth, L. K. John. 2008. Digital Systems Design Using VHDL, 2nd edition, diakses pada tanggal 30 November 2022
- [3] P. P. Chu. 2008. FPGA PROTOTYPING BY VERILOG EXAMPLES, 3rd edition., diakses pada tanggal 30 November 2022.