
VHDL

Beschrijving van digitale systemen

VHDL

Het proces



sequentiële uitdrukkingen worden hoofdzakelijk gebruikt in processen

PROCESS (d0, d1, sel)

BEGIN


IF sel = 0

THEN out <= d0;

ELSE out <= d1;

END IF;

END PROCESS;



sequentiële uitdrukkingen worden hoofdzakelijk gebruikt in processen

een architectuur kan zoveel processen bevatten als noodzakelijk voor de beschrijving

```
PROCESS (d0, d1, sel)


BEGIN

IF sel = '0'

THEN out <= d0;

ELSE out <= d1;
```

END PROCESS;



sequentiële uitdrukkingen worden hoofdzakelijk gebruikt in processen

een architectuur kan zoveel processen bevatten als noodzakelijk voor de beschrijving

een proces wordt uitgevoerd zoals een concurrente uitdrukking

PROCESS (d0, d1, sel)

BEGIN


IF sel = 0

THEN out \leq d0;

ELSE out <= d1;

END IF;

END PROCESS;



PROCESS (d0, d1, sel)

BEGIN

IF sel = '0'

THEN out \leq d0;

ELSE out <= d1;

END IF;

END PROCESS;

sequentiële uitdrukkingen worden hoofdzakelijk gebruikt in processen

een architectuur kan zoveel processen bevatten als noodzakelijk voor de beschrijving

een proces wordt uitgevoerd zoals een concurrente uitdrukking

alle processen worden concurrent uitgevoerd

alg. structuur

de algemene structuur van een proces ziet eruit zoals hier getoond

procesnaam: process (sensitivity list)

lokale definities en toewijzinger

BEGIN

sequentiële uitdrukkingen

END PROCESS:

alg. structuur

de algemene structuur van een proces ziet eruit zoals hier getoond

in een voorbeeld bekijken we de verschillende delen van de processtructuur

procesnaam: process (sensitivity list)

lokale definities en toewijzingen

BEGIN

sequentiële uitdrukkingen

END PROCESS

```
architecture versie2 of circuit is
          signal Q1,Q2: std_logic;
begin
          voorb: process (clk)
                    variable tmp1,tmp2: std_logic
          begin
                    if rising_edge(clk)
                              tmp1 := a and b;
                              tmp2 := Q1 and c;
                    end if;
                    Q1 \leq tmp1;
                    Q2 \ll tmp2;
          end process;
end versie 2;
```

voor de duidelijkheid, vooral in architecturen met verschillende processen, is het wenselijk een procesnaam te voorzien

```
architecture versie2 of circuit is
          signal Q1,Q2: std_logic;
begin
          voorb: process (clk)
                    variable tmp1,tmp2: std_logic
          begin
                    if rising_edge(clk)
                              tmp1 := a and b;
                              tmp2 := Q1 and c;
                    end if;
                    Q1 \ll tmp1;
                    Q2 \ll tmp2;
          end process;
end versie 2;
```

de signaalveranderingen die het proces moeten starten vinden we terug in de sensitivity list (proces gevoeligheidslijst)

```
architecture versie2 of circuit is
          signal Q1,Q2: std_logic;
begin
          voorb: process (clk)
                    variable tmp1,tmp2: std_logic
          begin
                    if rising_edge(clk)
                              tmp1 := a and b;
                              tmp2 := Q1 and c;
                    end if;
                    Q1 \ll tmp1;
                    Q2 \ll tmp2;
          end process;
end versie 2;
```

eventuele veranderlijken die enkel voor het proces zichtbaar moeten zijn worden hier gedefinieerd

```
architecture versie2 of circuit is
          signal Q1,Q2: std_logic;
begin
          voorb: process (clk)
                    variable tmp1,tmp2: std_logic
          begin
                    if rising_edge(clk)
                              tmp1 := a and b;
                              tmp2 := Q1 and c;
                    end if;
                    Q1 \leq tmp1;
                    Q2 \ll tmp2;
          end process;
```

tussen BEGIN en END PROCESS worden de sequentiële uitdrukkingen geplaatst die het gedrag van het te beschrijven systeem modelleren

end versie 2;

uitvoering

```
architecture versie2 of circuit is
          signal Q1,Q2: std_logic;
begin
          voorb: process (clk)
                    variable tmp1,tmp2: std_logic
          begin
                    if rising_edge(clk)
                              tmp1 := a and b;
                              tmp2 := Q1 and c;
                    end if;
                    Q1 \leq tmp1;
                    Q2 \ll tmp2;
          end process;
end versie 2;
```

een proces wordt telkens slechts 1 maal uitgevoerd en daarna wordt de uitvoering ervan onderbroken

uitvoering

```
architecture versie2 of circuit is
          signal Q1,Q2: std_logic;
begin
          voorb: process (clk)
                    variable tmp1,tmp2: std_logic
          begin
                    if rising_edge(clk)
                              tmp1 := a and b;
                              tmp2 := Q1 and c:
                    end if;
                    Q1 \leq tmp1;
                    Q2 \ll tmp2;
          end process;
end versie 2;
```

pas na de onderbreking van het proces zijn de signaaltoekenningen die in het proces gebeurd zijn beschikbaar voor andere processen of concurrente uitdrukkingen

uitvoering

```
architecture versie2 of circuit is
          signal Q1,Q2: std_logic;
begin
          voorb: process (clk)
                    variable tmp1,tmp2: std_logic
          begin
                    if rising_edge(clk)
                              tmp1 := a and b;
                              tmp2 := Q1 and c:
                    end if;
                    Q1 \leq tmp1;
                    Q2 \ll tmp2;
          end process;
end versie 2;
```

pas na de onderbreking van het proces zijn de signaaltoekenningen die in het proces gebeurd zijn beschikbaar voor andere processen of concurrente uitdrukkingen

wanneer processen of concurrente uitdrukkingen die gebruik maken van signalen waarvan de waarde afkomstig is van een proces in uitvoering of van een niet gestart proces, dan wordt de daarvoor opgeslagen signaalwaarde gebruikt

uitvoering

```
architecture versie2 of circuit is
          signal Q1,Q2: std_logic;
begin
          voorb: process (clk)
                    variable tmp1,tmp2: std_logic
          begin
                    if rising_edge(clk)
                              tmp1 := a and b;
                              tmp2 := Q1 and c;
                    end if;
                    Q1 \leq tmp1;
                    Q2 \ll tmp2;
          end process;
end versie 2;
```

een proces wordt slechts opnieuw gestart wanneer een signaal dat opgenomen is in de sensitivity list een waardeverandering vertoont (bvb. door de uitvoering van een ander proces of concurrente uitdrukking)

onderbrekingen

processen zonder gevoeligheidslijst zijn echter ook mogelijk omdat bij het starten van een simulatie alle processen 1 keer worden uitgevoerd

process

begin

in1 <= '0';

in2 <= '0';

wait;

end process;

onderbrekingen

om de signalen die door het proces worden gegenereerd te kunnen gebruiken in andere processen moeten we het onderbreken

process

begin

in1 <= '0';

in2 <= '0';

wait;

end process;

onderbrekingen

wait;

process

begin

in1 <= '0';

in2 <= '0';

wait;

end process;

het wait commando zorgt voor de onderbreking

onderbrekingen

wait;

process begin

> in1 <= '0'; in2 <= '0'; wait;

end process;

nadat dit proces 1 keer is uitgevoerd en door het wait commando onderbroken werd, wordt het niet meer gestart

onderbrekingen

wait;

process begin

> in1 <= '0'; in2 <= '0'; wait;

end process;

nadat dit proces 1 keer is uitgevoerd en door het wait commando onderbroken werd, wordt het niet meer gestart

een typische toepassing van dit soort proces is de initialisatie van een systeem

onderbrekingen

wait for wachttijd;

```
process
begin

clk <= '0';

wait for 50 ns;

clk <= '1';

wait for 50 ns;

end process;
```

met het wait for commando kunnen we een proces gedurende een bepaalde tijd onderbreken

onderbrekingen

wait for wachttijd;

```
process
begin

clk <= '0';

wait for 50 ns;

clk <= '1';

wait for 50 ns;
```

end process;

wanneer de onderbrekingstijd voorbij is wordt het proces verder uitgevoer tot aan het volgende onderbrekingscommando

onderbrekingen

wait for wachttijd;

```
process
begin

clk <= '0';

wait for 50 ns;

clk <= '1';

wait for 50 ns;

end process;
```

als end process wordt bereikt wordt het proces opnieuw opgestart

onderbrekingen

wait for wachttijd;

in dit voorbeeld wordt hierdoor een kloksignaal (clk) met een periode van 100 ns opgewekt

process

begin


clk <= '0';

wait for 50 ns;

clk <= '1';

wait for 50 ns;

end process;



onderbrekingen

wait until uitdrukking;

met de wait until variante van het wait commando blijft een proces onderbroken tot het resultaat van de uitdrukking waar is

onderbrekingen

wait on signaallijst;

met de wait on variante blijft het proces onderbroken tot één van de vermelde signalen van waarde verandert

(dit komt op hetzelfde neer als een proces met gevoeligheidslijst)

signalen/variabelen

```
architecture versie2 of circuit is
          signal Q1,Q2: std_logic;
begin
          process (clk)
                    variable tmp1,tmp2: std_logic
          begin
                   if rising_edge(clk)
                              tmp1 := a \text{ and } b;
                              tmp2 := Q1 and c;
                   end if;
                    Q1 \leq tmp1;
                    Q2 \ll tmp2;
                                                 buiten de gebruikelijke signalen,
         end process;
                                                 kunnen we in een proces ook
end versie 2;
                                                 veranderlijken gebruiken
```

signalen/variabelen

```
architecture versie2 of circuit is
          signal Q1,Q2: std_logic;
begin
          process (clk)
                    variable tmp1,tmp2: std_logic
          begin
                    if rising_edge(clk)
                              tmp1 := a and b;
                              tmp2 := Q1 and c;
                    end if;
                    Q1 \leq tmp1;
                    Q2 \ll tmp2;
          end process;
end versie 2;
```

de declaratie van de veranderlijken gebeurt in het declaratiedeel (voor BEGIN) van het proces

signalen/variabelen

```
architecture versie2 of circuit is
          signal Q1,Q2: std_logic;
begin
          process (clk)
                    variable tmp1,tmp2: std_logic
          begin
                    if rising_edge(clk)
                              tmp1 := a and b;
                              tmp2 := Q1 and c;
                    end if;
                    Q1 \leq tmp1;
                    Q2 \ll tmp2;
          end process;
end versie 2;
```

de veranderlijken worden gebruikt voor tijdelijke opslag van informatie binnen een proces dit verbetert de duidelijkheid of de structuur van een proces

signalen/variabelen

```
architecture versie1 of circuit is signal Q1,Q2: std_logic; begin process \, (clk) \\ begin \\ if rising_edge(clk) \\ Q1 <= a \text{ an } \\ Q2 <= Q1 \\ end if; \\ end process; \\ end versie 1;
```


Opgelet !!!

De waardetoekenning aan een veranderlijke gebeurt onmiddelijk bij het uitvoeren van het commando

De waardetoekenning aan een signaal gebeurt slechts na onderbreking van het proces

```
a & d Q1
b d Q2
c het proces
```

```
Q1 <= tmp1;
Q2 <= tmp2;
end process;
end versie 2;
```



signalen/variabelen

```
architecture versie1 of circuit is
                                                          architecture versie2 of circuit is
           signal Q1,Q2: std_logic;
                                                                      signal Q1,Q2: std_logic;
                                                          begin
           process (clk)
                                                                      process (clk)
                                                                                 variable tmp1,tmp2: std_logic
                       if rising_edge(clk)
                                   O1 \le a and b:
                                                                                 if rising_edge(clk)
                                                                                             tmp1 \le a and b;
                       hierdoor kan bij synthese van een
                                                                                             tmp2 \le Q1 and c;
                       schakeling het al of niet gebruiken van
           end proces
                                                                                 end if:
                       veranderlijken een verschillend synthese-
end versie 1;
                                                                                 Q1 \ll tmp1;
                       resultaat opleveren,
                                                                                 O2 \le tmp2;
                      clk
                                                                                 clk
                                                                          tmp1
                                     Q1
                                                                                                  Q1
                                                                          tmp2
                                      Q2
                                                                                                   Q2
het proces
```

signalen/variabelen

```
architecture versie1 of circuit is
                                                         architecture versie2 of circuit is
           signal Q1,Q2: std_logic;
                                                                    signal Q1,Q2: std_logic;
                                                         begin
           process (clk)
                                                                    process (clk)
                                                                                variable tmp1,tmp2: std_logic
                      if rising_edge(clk)
                                  O1 \le a and b:
                                                                                if rising_edge(clk)
                                                                                           tmp1 \le a and b;
                       hierdoor kan bij synthese van een
                                                                                           tmp2 \le Q1 and c;
                       schakeling het al of niet gebruiken van
           end proces
                                                                               end if:
                       veranderlijken een verschillend synthese-
end versie 1:
                                                                                Q1 \ll tmp1;
                       resultaat opleveren,
                                                                                O2 \le tmp2;
                       dit wordt in het volgende voorbeeld
                       geillustreerd
                     clk
                                                                        tmp1
                                    Q1
                                                                                                Q1
                                                                         tmp2
                                     Q2
                                                                                                 Q2
het proces
```

signalen/variabelen


```
architecture versie1 of circuit is signal Q1,Q2: std_logic; begin process \, (clk) \\ begin \\ if \, rising\_edge(clk) \\ Q1 <= a \, and \, b; \\ Q2 <= Q1 \, and \, c; \\ end \, process; \\ end \, versie 1;
```

dit proces is enkel met signalen uitgevoerd

signalen/variabelen

```
architecture versie1 of circuit is signal Q1,Q2: std_logic; begin process \, (clk) \\ begin \\ if rising_edge(clk) \\ Q1 <= a \ and \ b; \\ Q2 <= Q1 \ and \ c; \\ end \ process; \\ end \ versie 1;
```

dit proces is enkel met signalen uitgevoerd



synthese levert dit schema op

signalen/variabelen

```
architecture versie1 of circuit is
signal Q1,Q2: std_logic;
begin

hetzelfde proces
uitgevoerd met
veranderlijken

end if;
end process;
end versie 1;
```

clk

het proces


Q1

Q2


```
architecture versie2 of circuit is signal Q1,Q2: std_logic; begin process \, (clk) \\ variable \, tmp1,tmp2: std_logic \\ begin \\ if \, rising\_edge(clk) \\ tmp1 <= a \, and \, b; \\ tmp2 <= Q1 \, and \, c; \\ end \, if; \\ Q1 <= tmp1; \\ Q2 <= tmp2; \\ end \, process; \\ end \, versie \, 2;
```

signalen/variabelen

```
architecture versie1 of circuit is signal Q1,Q2: std_logic; begin process \, (clk) \\ begin \\ if \, rising\_edge(clk) \\ Q1 <= a \, and \, b; \\ Q2 <= Q1 \, and \, c; \\ end \, process; \\ end \, versie 1;
```



```
architecture versie2 of circuit is signal Q1,Q2: std_logic; begin process (clk) variable tmp1,tmp2: std_logic begin if rising_edge(clk) tmp1 <= a and b; tmp2 <= Q1 and c; end if; Q1 <= tmp1; Q2 <= tmp2; end process; end versie 2;
```



signalen/variabelen

```
beide schema's zijn duidelijk
architecture versie1 of circuit is
                                                                                   f circuit is
            signal Q1,Q2: std_log
                                                                                   1,Q2: std_logic;
                                                 verschillend
begin
            process (clk)
                                                                          process (clk)
            begin
                                                                                       variable tmp1,tmp2: std_logic
                        if rising_edge(clk)
                                                                          begin
                                     Q1 \le a and b;
                                                                                       if rising_edge(clk)
                                     Q2 \le Q1 and c;
                                                                                                   tmp1 \le a and b;
                        end if;
                                                                                                   tmp2 \le Q1 and c;
            end process;
                                                                                       end if:
end versie 1;
                                                                                       Q1 \ll tmp1;
                                                                                       Q2 \ll tmp2;
                                                                          end process;
                                                              end versie 2;
                       clk
                                                                                      clk
                                        Q1
                                                                                                        Q1
                                                                 b
                                                                     &
                                         Q2
                                                                                                          Q2
```

VHDL

EINDE