2022 計算機組織

Computer Organization

Lab 8 Report

系級	建築研究所 碩二
學號	N76101012
姓名	謝慈芯

1. Architecture Diagram



2. Explain why Pipeline can accelerate the CPU

因為當 instruction 進到下一個 stage 時，下一行的指令就可以繼續讀取，使用 Pipeline CPU 可以讓每一個 stage 在同時間內一起做事，減少每個 module 閒置的時間，每一行指令也可以即時更新資料。



3. Describe all the hazards you encountered and how you fixed them in your Pipeline CPU

Structure Hazard : 當指令是 load 時候需要同時從 memory 讀取指令與 load data。

solution : 將 SRAM 複製分成 im & dm 以解決同時獲取指令和 load data 的 memory access 問題。

Control Hazard : 在確定 jump/branch 之前，後續指令已經進入 pipeline 裡面，造成跳轉錯誤。

solution : 在 controller 產生 flush 訊號，以洗掉 pipeline 裡面 register 中的錯誤指令。

Data Hazard : 如果下一行指令需要用到上一行指令的結果，則在上一行指令運算完成之前來不及寫回給下一行指令。

solution : 將 MEM 階段和 WB 階段的結果寫回 ID 階段和 EX 階段。

4. Screenshot the successful result of prog0



5. Screenshot the successful result of prog1