

AÇIKLAMALAR:

1. Aşağıda verilen soruları Verilog donanım tanımlama dilinde kapı seviyesinde yazın.
 2. Dosya gönderimi için sorularda belirtilen ".v" uzantılı dosyalarınızı "isim_soyisim_numara_quiz" isimli bir klasöre attıktan sonra klasörü sıkıştırınız ve sınav sırasında gözetmenin getireceği USB veya Uzak'a yüklemeye hazır olacak şekilde bekleyiniz.
 3. <Projenizin bulunduğu dizin>\<Proje ismi>\<Proje ismi>.srcs\sources_1\new → dizininde yazdığınız ".v" uzantılı dosyaları bulabilirsiniz. Simülasyon dosyalarını ise aynı uzantıda .srcs'den sonra \sim_1 klasöründe bulabilirsiniz.
1. [40 Puan] 3 adet (A, B ve C) girişi, 1 adet çıkışı (F) olan kapı seviyesinde bir mantık devresi için, bu 3 giriş değerini birbiriyle karşılaştırarak, hepsinin birbirine eşit olduğu durumda 0, aksi durumda 1 sayısını üreten devreyi Verilog donanım tanımlama dilinde kapı seviyesinde yazın. Oluşturacağınız modüle "bcomp" (oluşacak dosya "bcomp.v") ismini verin.
 2. [60 puan] Aşağıda tam toplayıcı devresi verilmiştir. Öncelikle bu devreyi bir tane xor kapısı ekleyerek tam toplayıcı/çıkarıcı devresi haline getiriniz. Bu devre Cin:0 olduğunda toplama işlemini yapacak, Cin:1 olduğunda ise çıkarma işlemi yapacak şekilde düşünülmelidir. Devrenin ismini "full_add_sub.v" olarak belirleyiniz. Tam toplayıcı/çıkarıcı modülünde girişler "a", "b" ve "carry_in", çıkışlar ise "result" ve "carry_out" isminde olmalıdır.

